CN101252292B - 集成电路装置及电子设备 - Google Patents

Abstract

本发明公开了一种既能够降低噪声影响又能够提高布局效率的集成电路装置。该集成电路装置包括数字电源调整电路(30)、模拟电源调整电路(32)，控制逻辑电路(110)、模拟电路(120)和电源布线区PWRG，在电源布线区PWRG上布线有供给数字电源VDD3用的数字电源线和模拟电源线VD45A。在控制逻辑电路(110)的D1方向侧配置有数字电源调整电路(30)、模拟电路(120)和模拟电源调整电路(32)。电源布线区PWRG在控制逻辑电路(110)和数字电源调整电路(30)、模拟电路(120)、模拟电源调整电路(32)之间的区域沿着D2方向形成。

Description

集成电路装置及电子设备

技术领域

本发明涉及集成电路装置及电子设备。

背景技术

近年来，利用电磁感应，在没有金属部分触点的情况下即可以实现电力传输的无触点电力传输(非接触电力传输)的技术广受关注。作为该无触点电力传输的适用例，现有技术中有便携式电话机或家庭用设备(例如电话机的子机)的充电技术等。

作为无触点电力传输的现有技术有专利文件1。在该专利文件1中，由连接于送电驱动器的输出的电容和一次线圈构成共振电路，从送电装置(一次侧)向受电装置(二次侧，用户端)提供电力。此外，作为半导体功率模块的现有技术有专利文件2。

专利文件1的送电控制装置是通过数字-模拟混合存在的集成电路装置实现的。在这种情况下，存在当数字电路的噪声传达到模拟电路时，会导致模拟电路错误动作的问题。另一方面，为了降低这样的噪声的恶劣影响，拉开数字电路和模拟电路之间的距离，又会导致集成电路装置的面积增大。

专利文件1：日本特开2006-60909号公报

专利文件2：日本特开平6-21330号公报

发明内容

鉴于上述技术问题，本发明的目的在于提供一种在较低噪声的不好影响的同时提高布局效率的集成电路装置以及包含该集成电路装置的电子设备。

本发明所涉及的集成电路装置包括：数字电源调整电路，用于进行数字电源的调整；模拟电源调整电路，用于进行模拟电源的调整；控制逻辑电路，具有逻辑单元，供给有由所述数字电源调整电路调整过的数字电源，并进行动作(通过被供给有由所述数字电源调整电路调整过的数字电源而进行动作)；模拟电路，具有比较器和运算放大器中的至少一个，供给有通过所述模拟电源调整电路调整过的模拟电源，并进行动作(通过被供给有由所述模拟电源调整电路调整过的模拟电源而进行动作)；以及电源布线区，至少布线有数字电源线和模拟电源线，所述数字电源线用于供给通过所述数字电源调整电路调整过的所述数字电源，所述模拟电源线用于供给通过所述模拟电源调整电路调整过的所述模拟电源，其中，在所述控制逻辑电路的第一方向侧配置有所述数字电源调整电路、所述模拟电路和所述模拟电源调整电路，当将与所述第一方向正交的方向作为第二方向时，所述电源布线区在所述控制逻辑电路与所述数字电源调整电路、所述模拟电路及所述模拟电源电路之间的区域上沿着所述第二方向形成。

根据本发明，在控制逻辑电路和模拟逻辑电路之间形成有电源布线区。因此，有效地利用该电源布线区在第一方向上的宽度，能够分开控制逻辑电路和模拟电路之间的距离，能够既实现降低噪声的不好影响又提高布局效率。

此外，在本发明中，优选在所述数字电源调整电路的所述第二方向侧配置有所述模拟电路，在所述模拟电路的所述第二方向侧配置有所述模拟电源调整电路。

根据上述结构，能够实现电源对模拟电路和控制逻辑电路的有效布线。

此外，根据本发明，当将所述第二方向的相反方向作为第四方向时，在所述数字电源调整电路的所述第四方向侧配置有第一电源焊盘，所述第一电源焊盘用于输入作为所述数字电源调整电路的调整对象的电源，在所述模拟电源调整电路的所述第二方向侧配置有第二电源焊盘，所述第二电源焊盘用于输入作为所述模拟电源调整电路的调整对象的电源。

根据上述结构，能够以短路总线(short bus)将来自第一、第二电源焊盘的电源向数字电源调整电路、模拟电源调整电路布线，能够提高布局效率。

在上述集成电路装置中，还包括：复位电路，生成复位信号，并输出到所述集成电路的各个电路，所述复位电路被配置在所述数字电源调整电路和所述模拟电路之间。

根据上述结构，利用该复位电路的配置，能够降低数字噪声对模拟电路的不好影响。

在上述集成电路装置中，还包括：温度检测电路，所述温度检测电路供给有通过所述数字电源调整电路调整过的所述数字电源，并进行动作(所述温度检测电路通过被供给有通过所述数字电源调整电路调整过的所述数字电源而进行动作)，用于进行温度检测处理，所述温度检测电路被配置在所述数字电源调整电路和所述模拟电路之间。

根据上述结构，能够降低来自温度检测电路的噪声对模拟电路的影响，防止模拟电路的性能劣化。

在上述集成电路装置中，所述温度检测电路包括：基准测量用晶体管，在作为基准电容器一端的节点的振荡节点和所述数字电源之间与基准阻抗串联设置；电容器温度测量用晶体管，在所述振荡节点和所述数字电源之间与所述电容器温度测量用热敏电阻串联设置；周围温度测量用晶体管，在所述振荡节点和所述数字电源之间与所述周围温度测量用热敏电阻串联设置；放电用晶体管，所述放电用晶体管的漏极被连接在所述振荡节点上；以及检测电路，当所述振荡节点的电压超过给定的阈值电压时，输出检测脉冲。

根据上述结构，通过利用了基准电阻、电容器温度测量用热敏电阻、周围温度测量用热敏电阻的CR振荡，能够精度高地测量电容器温度和周围温度。

在上述集成电路装置中，还包括：第一预驱动器，用于驱动由第一N型功率MOS晶体管和第一P型功率MOS晶体管构成的第一外部驱动器的所述第一N型功率MOS晶体管；以及第二预驱动器，用于驱动所述第一外部驱动器的所述第一P型功率MOS晶体管，当将所述第一方向的相反方向作为第三方向时，所述第一预驱动器和所述第二预驱动器被配置在所述电源布线区的所述第三方向侧。

本发明另一方面所涉及的集成电路装置，包括：控制逻辑电路，具有逻辑单元，供给有数字电源并进行动作；模拟电路，具有比较器和运算放大器中的至少一个，供给有模拟电源并进行动作；电源布线区，布线有电源线；第一预驱动器，用于驱动由第一N型功率MOS晶体管和第一P型功率MOS晶体管构成的第一外部驱动器的所述第一N型功率MOS晶体管；以及第二预驱动器，用于驱动所述第一外部驱动器的所述第一P型功率MOS晶体管，在所述控制逻辑电路的第一方向侧配置有所述模拟电路，当将与所述第一方向正交的方向作为第二方向时，所述电源布线区在所述控制逻辑电路和所述模拟电路之间的区域上沿着所述第二方向形成，当将所述第一方向的相反方向作为第三方向时，所述第一预驱动器和所述第二预驱动器被配置在所述电源布线区的所述第三方向侧。

根据本发明，能够将作为噪声源的第一、第二预驱动器和控制逻辑电路集中配置在电源布线区的第三方向侧，在降低噪声的不好影响的同事提高布局效率。

在上述的集成电路装置中，所述第一预驱动器和所述第二预驱动器的低电位侧电源线和高电位侧电源线与所述集成电路装置的其他电路的低电位侧电源线和高电位侧电源线分离配置。

这样一来，能够防止在第一、第二预驱动器侧产生的噪声通过低电位侧电源线或高电位侧电源线传输给其他电路。

在上述的集成电路装置中，在所述第一预驱动器的配置区域，配置有构成所述第一预驱动器的第一N型晶体管和第一P型晶体管，在所述第二预驱动器的配置区域，配置有构成所述第二预驱动器的第二N型晶体管和第二P型晶体管，所述第一N型晶体管、所述第一P型晶体管、所述第二N型晶体管、所述第二P型晶体管的各个晶体管由并联连接的多个单元晶体管构成，所述集成电路装置还包括：第一N型用栅极控制电路，输出多个栅极控制信号，各个栅极控制信号被分别输入到构成所述第一N型晶体管的多个单元晶体管的各个栅极；第一P型用栅极控制电路，输出多个栅极控制信号，各个栅极控制信号被分别输入到构成所述第一P型晶体管的多个单元晶体管的各个栅极；第二N型用栅极控制电路，输出多个栅极控制信号，各个栅极控制信号被分别输入到构成所述第二N型晶体管的多个单元晶体管的各个栅极；以及第二P型用栅极控制电路，输出多个栅极控制信号，各个栅极控制信号被分别输入到构成所述第二P型晶体管的多个单元晶体管的各个栅极。根据本发明，能够使用栅极控制信号详细控制第一N型晶体管、第一P型晶体管、第二N型晶体管、第二P型晶体管的导通、截止。

在上述的集成电路装置中，所述第一N型用栅极控制电路输出栅极控制信号，以使当导通所述第一N型晶体管时，以不同的定时导通构成所述第一N型晶体管的多个单元晶体管，当截止所述第一N型晶体管时，以相同的定时截止构成所述第一N型晶体管的多个单元晶体管，所述第一P型用栅极控制电路输出栅极控制信号，以使当导通所述第一P型晶体管时，以不同的定时导通构成所述第一P型晶体管的多个单元晶体管，当截止所述第一P型晶体管时，以相同的定时截止构成所述第一P型晶体管的多个单元晶体管，所述第二N型用栅极控制电路输出栅极控制信号，以使当导通所述第二N型晶体管时，以不同的定时导通构成所述第二N型晶体管的多个单元晶体管，当截止所述第二N型晶体管时，以相同的定时截止构成所述第二N型晶体管的多个单元晶体管，

所述第二P型用栅极控制电路输出栅极控制信号，以使当导通所述第二P型晶体管时，以不同的定时导通构成所述第二P型晶体管的多个单元晶体管，当截止所述第二P型晶体管时，以相同的定时截止构成所述第二P型晶体管的多个单元晶体管。

这样一来，在能够降低第一N型晶体管、第一P型晶体管、第二N型晶体管、第二P型晶体管导通时的过冲(Overshoot)噪声的同时防止贯通电流的发生。

此外，在上述的集成电路装置中，还包括：第三预驱动器，用于驱动由第二N型功率MOS晶体管和第二P型功率晶体管构成的第二外部驱动器的所述第二N型功率MOS晶体管；以及第四预驱动器，用于驱动所述第二外部驱动器的所述第二P型功率MOS晶体管，所述第一预驱动器和所述第二预驱动器沿着所述集成电路的第一边配置，所述第三预驱动器和所述第四预驱动器沿着所述集成电路的与所述第一边交叉的第二边配置，所述模拟电路沿着与所述第二边相对的第四边配置。

这样一来，能够将第1～第4预驱动器集中配置在由第一边和第二边形成的集成电路装置的角区域。因此，容易进行第1～第4预驱动器和其他电路之间的电源分离，降低第1～第4预驱动器的噪声对其他电路带来的不好影响。

在上述的集成电路装置中，还包括：在所述第一预驱动器和所述第二预驱动器的所述第二方向侧、且在所述第三预驱动器和所述第四预驱动器的所述第一方向侧，配置有用于控制所述第一预驱动器、所述第二预驱动器、所述第三预驱动器和所述第四预驱动器的所述控制逻辑电路。

这样一来，能够以短路总线布线控制逻辑电路和第一、第二预驱动器之间的信号线，能够提高布局效率。

上述的集成电路装置设置在无触点电力传输***的送电装置上，所述无触点电力传输***电磁耦合一次线圈和二次线圈，从所述送电装置向受电装置传输电力，并向所述受电装置的负载提供电力，所述第一外部驱动器是用于驱动所述一次线圈的一端的第一送电驱动器，所述第二外部驱动器是用于驱动所述一次线圈另一端的第二送电驱动器。

这样一来，能够高效地驱动无触点电力传输***的第一、第二送电驱动器，实现电力传输效率的提高等。

此外，本发明还涉及包含上述任一项所述的集成电路装置。

附图说明

图1是本实施例的集成电路装置的配置构成例；

图2是第一变形例的集成电路装置的配置构成例；

图3是第二变形例的集成电路装置的配置构成例；

图4是第三变形例的集成电路装置的配置构成例；

图5是从横向看纵向定位装置的图；

图6(A)、图6(B)和图6(C)是外部驱动器、预驱动器和单元驱动器的说明图；

图7是预驱动器的具体配置构成例；

图8是栅极控制电路的说明图；

图9是栅极控制电路的具体配置构成例；

图10是预驱动器的详细布局示例；

图11是作为外部驱动器的送电驱动器和共振电路的说明书；

图12是预驱动器的具体配置构成例；

图13(A)和图13(B)是无触点电力传输的说明图；

图14是送电装置、送电控制装置、受电控制装置的构成例；

图15(A)、图15(B)和图15(C)是基于频率调制、负载调制的数据传输的说明图；

图16是波形检测电路的构成例；

图17是温度检测电路的构成例；

图18(A)和图18(B)是用于说明温度检测电路的动作的信号波形图；

图19是实现送电控制装置的集成电路装置的布局示例；以及

图20是实现受电控制装置的集成电路装置的布局示例。

具体实施方式

以下，对本发明的最佳实施例进行详细说明。此外，以下说明的本实施例并不是对权利要求中记载的本发明内容进行不当的限定，并且，本实施例中说明的所有结构并不一定都是本发明解决手段的必须要件。

1.集成电路装置

图1示出了本实施例的集成电路装置的配置结构例。在图1中，沿集成电路装置的第一边SD1的方向为第一方向D1，与第一方向正交的方向为第二方向D2。此外，第一方向D1的相反方向为第三方向，第二方向D2的相反方向为第四方向D4。此外，在图1中，D1方向为右方向，D3方向为左方向，但是，也可以是D1方向为左方向，D3方向为右方向。此外，D2方向为下方向，D4方向为上方向，但是，也可以是D2方向为上方向，D4方向为下方向。

图1中的集成电路装置包括数字电源调整电路30、模拟电源调整电路32、控制逻辑电路110、模拟电路120以及电源布线区PWRG。

数字电源调整电路30(数字电源稳压器、数字用恒定电压生成电路)进行数字电源(数字电源电压、逻辑电源电压)的调整(regulation)。具体地说，例如调整从外部输入的5V的数字用电源VDD5的电压，输出例如3V的稳定电位的数字电源VDD3的电压。

模拟电源调整电路32(模拟电源稳压器、模拟用恒定电压生成电路)进行模拟电源(模拟电源电压)的调整(regulation)。具体地说，例如调整从外部输入的5V的模拟用电源VD5A的电压，输出例如4.5V的稳定电位的模拟电源VD45A的电压。

作为数字电源调整电路30、模拟电源调整电路32，可以采用例如公知的串联稳压器。该串联稳压器可以包括：设置于高电位侧电源和其输出节点之间的驱动晶体管；设置于其输出节点和低电位侧电源之间、用于电阻分割输出电压的电压分割电路；以及运算放大器，在其第一输入端子(例如非反转输入端子)上输入基准电压，在其第二输入端子(例如反转输入端子)输入来自于电压分割电路的电阻分割电压，其输出端子与驱动晶体管的栅极连接；以及其他的模块等等。此外，模拟电源调整电路32可以是生成模拟GND并向模拟电路120提供的电路。

控制逻辑电路110是包括NAND、NOR、反相器、D触发器等逻辑单元，并且提供有通过数字电源调整电路30调整过的数字电源VDD3、且进行动作的电路。该控制逻辑电路110可以通过栅极阵列和微型计算机等实现，并进行各种序列控制和判断处理。并且，控制集成电路装置的各电路或者进行集成电路装置整体的控制。

模拟电路120是包括比较器和运算放大器等，并且提供有通过模拟电源调整电路32调整过的模拟电源VD45A、且进行动作的电路。具体地说，模拟电路120进行采用了一个或多个比较器或者一个或多个运算放大器的模拟处理。而且具体地说，模拟电路120可以是包括用于进行振幅检测(峰值检测)、脉冲宽度检测、相位检测或频率检测等各种检测处理的检测电路、进行采用了模拟电压的判断处理的判断电路、进行模拟信号的增幅处理的增幅电路、电流镜电路、或者将模拟电压转换为数字电压的A/D转换电路等。

在电源布线区PWRG中布线有用于提供由数字电源调整电路30调整的数字电源VDD3的数字电源线、用于提供由模拟电源调整电路32调整的模拟电源VD45A的模拟电源线。此外，在电源布线区域PWRG中还可以布线不同于数字电源VDD3、模拟电源VD45A的电位的电源线。具体地说，例如可以布线低电位侧的数字电源线或低电位侧的模拟电源线。或者还可以布线电位高于数字电源VDD3的电源线、或电位高于模拟电源VD45A的电源线。

在本实施例的集成电路装置中，在控制逻辑电路110的D1方向侧配置有数字电源调整电路30、模拟电路120、模拟电源调整电路32。具体地说，例如在数字电源调整电路30的D2方向侧配置有模拟电路120，在模拟电路120的D2方向侧配置有模拟电源调整电路32。此外，还可以以不同于图1的配置顺序来配置这些电路，或者是省略数字电源调整电路30或模拟电源调整电路32等结构要件的变形实施例。

电源布线区域PWRG是在控制逻辑电路110和数字电源调整电路30、模拟电路120、模拟电源调整电路32之间的区域中，沿D2方向形成的。具体地说，例如从集成电路装置的边SD1朝向SD3，沿着D2方向以一直线的形式形成电源布线区域PWRG。此外，向控制逻辑电路110或模拟电路120或未图示的各种电路提供从该电源布线区域PWRG分流的电源。

根据图1的配置结构，在控制逻辑电路110和模拟电路120之间，形成有电源布线区PWRG。因此，可以利用该电源布线区域PWRG的D1方向上的宽度，拉开控制逻辑电路110和模拟电路120之间的距离。即、将电源布线区PWRG的D3方向侧的区域作为数字电路区域，将PWRG的D1方向侧的区域作为模拟电路区域，从而可以将数字电路和模拟电路相互拉开距离进行分离配置。由此，可以防止例如控制逻辑电路110等的数字电路的开关噪声传递到模拟电路120导致错误动作或性能劣化的事态。

此外，在图1中，作为数字电路区域和模拟电路区域的噪声分离区域利用了电源布线区PWRG。通过这样的配置结构，具有同时实现提高布局效率和分离噪声的优点。即、布线于电源布线区PWRG中的电源线需要使其布线电阻低于普通的信号线，所以，其布线宽度比普通的信号线的布线宽度宽。因此，通过沿D2方向在电源布线区PWRG中布线D1方向上的布线宽度宽的多条电源线，可以增宽PWRG的D1方向上的宽度。由此，可以使数字电路区域和模拟电路区域之间足以拉开分离噪声所需要的距离。此外，通过增宽电源线的D1方向上的宽度，可以增加用于噪声分离的距离，并且还可以降低电源线的寄生电阻。此外，无论怎样都需要沿D2方向进行布线，所以布局效率不会恶化。

此外，如果从集成电路装置的第一边SD1朝向对置的第三边SD3以一直线的形式形成电源布线区域PWRG，则可以对PWRG两侧的各电路效率良好地布线所需种类的电源线，因此可以通过布局效率。

例如，作为比较例的方法，可以考虑将数字电源线和模拟电源线这两种电源线在集成电路装置的磁芯电路的周围布线为环状。但是，通过这种方法。需要在集成电路装置的所有四个边SD1、SD2、SD3、SD4上都至少布线数字电源线和模拟电源线这两种电源线(高电位侧电源线)，因此集成电路装置的芯片面积也会相应地增大。

针对于此，通过图1的配置方法，数字电源线、模拟电源线只布线于电源布线区PWRG内，这些电源线所带来的集成电路装置的宽度增加相当于在D1方向上的宽度增加，与布线为环状的上述方法相比，可以提高布局效率。

此外，在图1中，在数字电源调整电路30的D4方向侧，配置有输入有作为数字电源调整电路30的调整对象的电源VDD5的第一电源焊盘。此外，在模拟电源调整电路32的D2方向侧，配置有输入有作为模拟电源调整电路32的调整对象的电源VD5A的第二电源焊盘。这样，对于数字电源调整电路30、模拟电源调整电路32可以以短路总线的方式布线电源VDD5、VD5A。因此，VDD5、VD5A的电源线不会遍布在集成电路装置的磁芯区域中，可以提高布局效率。

即、可以将VDD5的电源线以短路总线的方式从其电源焊盘连接于数字电源调整电路30，在数字电源调整电路30中调整其电压，并将调整后的电源VDD3在电源布线区PWRG中沿D2方向进行布线。同样地，可以将VD5A的电源线以短路总线的方式从其电源焊盘连接于模拟电源调整电路32，在模拟电源调整电路32中调整其电压，并将调整后的电源VD45A在电源布线区PWRG中沿D2方向进行布线。因此，可以将VDD5、VD5A的电源线的布线区域控制在最小限度，提高布局效率。此外，在这种情况下，模拟电路120配置在数字电源调整电路30和模拟电源调整电路32之间。因此，具有下述优点：关于调整后的VDD3、VD45A的电源线，也可以从数字调整电路30、模拟电源调整电路32向控制逻辑电路110、模拟电路120效率良好地进行布线。

2.第一变形例

图2示出了本实施例的第一变形例的集成电路装置的配置结构例。图2和图1的不同点在于还设置有温度检测电路38、复位电路39。此外，还可以是省略了温度检测电路38、复位电路39中任意一个的变形实施例。

温度检测电路38是提供有数字电源调整电路30所调整的数字电源VDD3且进行动作，并进行温度检测处理的电路。具体地说，例如检测电容器的温度，检测电容器的tanδ的异常(不良)。作为该电容器可以考虑在后述的无触点电力传输***中和一次线圈共同构成共振电路的电容器等。

复位电路39生成复位信号并向集成电路装置的各电路输出。具体地说，复位电路39用于监测来自于外部的电源的电压、数字电源调整电路30所调整的数字电源(逻辑电源)的电压、模拟电源调整电路32所调整的模拟电源的电压。并且，当这些电源的电压适当地上升时，解除复位信号，开始集成电路装置的各电路的动作，实现所谓的通电(power on，接通电源)复位。

此外，在图2中，温度检测电路38配置在数字电源调整电路30和模拟电路120之间。更具体地说是配置在数字电源调整电路30和复位电路39之间。这样，可以将温度检测电路38配置在数字电源调整电路30附近，所以可以将来自于数字电源调整电路30的恒定电压的电源VDD3稳定地提供给温度检测电路38。例如作为温度检测电路38，如果采用了使用后述CR振荡电路的RF转换器(converter，变压器)，则电源VDD3的电压发生变动，计量时间发生变动，测量温度也发生变动。关于这一点，如果如图2所示邻接数字电源调整电路30配置温度检测电路38，则可以以短路总线的方式将来自于数字电源调整电路30的VDD3的电源线布线于温度检测电路38，可以将电源线的寄生电阻控制在最小限度，因此，能够防止RF转换器中的测量变动，实现稳定的温度检测。

此外，在图2中，复位电路39配置在数字电源调整电路30和模拟电路120之间。在这种情况下，复位电路39仅在通电复位时(初始化时)进行动作，在通常情况下不进行动作。因此，即使将作为数字***电路的复位电路39配置在模拟电路120的附近，也可以将数字噪声对于模拟电路120的恶劣影响控制在最小限度。此外，在图2中，复位电路39配置在温度检测电路38和模拟电路120之间。因此，可以利用复位电路39的D2方向上的宽度，拉开模拟电路120和温度检测电路38之间的距离。由此，可以降低温度检测电路38的CR振荡等噪声对模拟电路120的影响，防止模拟电路120的性能劣化。

3.第二变形例

图3示出了本实施例的第二变形例的集成电路装置的配置结构例。图3与图1、图2的不同点在于，还设置有预驱动器PR1、PR2。此外，在图3中是沿集成电路装置的边SD1配置预驱动器PR1、PR2，但是也可以沿与边SD1正交的边SD2配置预驱动器。

例如在图3中，在集成电路装置的外部设置有第一外部驱动器DR1。该外部驱动器DR1由作为外带部件的N型功率MOS晶体管PTN1(广义上的N型晶体管、N型MOS晶体管)以及P型功率MOS晶体管PTP1(广义上的P型晶体管、P型MOS晶体管)构成。作为该外部驱动器DR1，可以考虑在无触点电力传输中用于驱动一次线圈的送电驱动器、或驱动电机的电机驱动器等各种驱动器。

预驱动器PR1用于驱动外部驱动器DR1的N型功率MOS晶体管PTN1。具体地说，作为预驱动器PR1可以采用由N型晶体管以及P型晶体管构成的反相器电路。此外，预驱动器PR1的输出信号DN1通过输出焊盘PDN1输入到N型功率MOS晶体管PTN1的栅极，从而进行晶体管PTN1的导通·截止控制。

预驱动器PR2用于驱动外部驱动器DR1的P型功率MOS晶体管PTP1。具体地说，作为预驱动器PR2可以采用由N型晶体管及P型晶体管构成的反相器电路。此外，预驱动器PR2的输出信号DP1通过输出焊盘PDP1输入到P型功率MOS晶体管PTP1的栅极，从而进行晶体管PTP1的导通、截止控制。

这时，输出信号DN1、DP1成为激活期间相互不重叠的非重叠信号，由此，可以防止从高电位侧电源通过晶体管向低电位侧电源流入贯通电流。

此外，在图3中，将D1方向的相反方向作为D3方向时，相对于模拟电路120配置于电源布线区域PWRG的D1方向侧，第一、第二预驱动器PR1、PR2和控制逻辑电路110一起配置于电源布线区域PWRG的D3方向侧的数字电路区域。

这样，可以将作为数字的开关噪声发生源的预驱动器PR1、PR2以及控制逻辑电路110集中配置在电源布线区域PWRG的D3方向侧。因此，可以利用电源布线区PWRG的D1方向上的宽度，有效地防止来自于这些预驱动器PR1、PR2以及控制逻辑电路110的噪声传到模拟电路120等。此外，可以将开关噪声大的数字电源线集中布线在数字电路区域，因此，能够提高布局效率。此外，根据图3的配置结构，可以简化将构成外部驱动器DR1的功率MOS晶体管PTN1、PTP1安装于电路基板的工序，简化在电路基板上的布线，实现电路基板的小型化。

4.第三变形例

图4示出了本实施例的第三变形例的集成电路装置的配置结构例。图4和图3的不同点在于还设置了预驱动器PR3、PR4。

在图4中，第二外部驱动器DR2是由第二N型功率MOS晶体管PTN2和第二P型功率MOS晶体管PTP2构成的。并且，预驱动器PR3驱动外部驱动器DR2的晶体管PTN2，预驱动器PR4驱动晶体管PTP2。

并且，在图4中，第一、第二预驱动器PR1、PR2沿集成电路装置的第一边SD1配置。另一方面，第三、第四预驱动器PR3、PR4沿集成电路装置的第二边SD2配置。这里，边SD2是与边SD1正交交叉的边。即、边SD1是沿D1方向的边，边SD2是沿D2方向的边，由边SD1、SD2形成了集成电路装置的角部。并且，预驱动器PR1～PR4配置于该集成电路装置的角部区域。

根据图4的配置，非常容易实现预驱动器PR1、PR2或PR3、PR4和其它电路之间的电源分离。因此，可以提高电源布线等相关的布局效率，缩小芯片面积。此外，由于预驱动器PR1～PR4集中配置于角部区域，所以可以将噪声对其它电路带来的恶劣影响控制在最小限度。

5.预驱动器

下面，对本实施例的预驱动器的配置结构例进行说明。在图5中，集成电路装置包括第一、第二预驱动器PR1、PR2。此外，还包括低电位侧电源焊盘PVSS1、第一输出焊盘PDN1、第二输出焊盘PDP1、高电位侧电源焊盘PVDD1。这些焊盘(电极、端子)沿集成电路装置的例如第一边SD1配置。

电源焊盘PVSS1是向预驱动器PR1、PR2提供低电位侧电源VSS1的焊盘。具体地说，预驱动器PR1、PR2的低电位侧的电源线VSL1通过第一连接线CL1与电源焊盘PVSS1连接。此外，电源VSS1也是外部驱动器DR1的低电位侧的电源，VSS1的电源线通过电路基板上的布线连接于晶体管PTN1的源极。

焊盘PDN1是用于输出预驱动器PR1的输出信号DN1的焊盘。具体地说，预驱动器PR1的第一输出线QL1通过第二连接线CL2连接于焊盘PDN1，通过这些QL1、CL2、PDN1将信号DN1向外部输出。

焊盘PDP1是用于输出预驱动器PR2的输出信号DP1的焊盘。具体地说，预驱动器PR2的第二输出线QL2通过第三连接线CL3连接于焊盘PDP1，通过这些QL2、CL3、PDP1将信号DP1向外部输出。

电源焊盘PVDD1是用于向预驱动器PR1、PR2提供高电位侧电源VDD1的焊盘。具体地说，预驱动器PR1、PR2的高电位侧的电源线VDL1通过第四连接线CL4连接于电源焊盘PVDD1。此外，电源VDD1也是外部驱动器DR1的高电位侧的电源，VDD1的电源线通过电路基板上的布线连接于晶体管PTP1的源极。

如图5所示，在本实施例中，低电位侧的电源焊盘PVSS1、第一、第二输出焊盘PDN1、PDP1、以及高电位侧的电源焊盘PVDD1沿D1方向配置。具体地说，在电源焊盘PVSS1的D1方向侧配置有输出焊盘PDN1，在PDN1的D1方向侧配置有输出焊盘PDP1，在PDP1的D1方向侧配置有电源焊盘PVDD1。

此外，在将与D1方向正交的方向作为D2方向时，预驱动器PR1配置于电源焊盘PVSS1、输出焊盘PDN1的D2方向侧。此外，预驱动器PR2配置于输出焊盘PDP1、电源焊盘PVDD1的D2方向侧。

图6(A)示出了预驱动器PR1、PR2的电路结构例。预驱动器PR1是由P型的晶体管TP1和N型的晶体管TN1构成的。向晶体管TP1的源极提供电源VDD1，向晶体管TN1的源极提供电源VSS1。预驱动器PR2是由P型的晶体管TP2和N型的晶体管TN2构成的。向晶体管TP2的源极提供电源VDD1，向晶体管TN2的源极提供电源VSS1。

外部驱动器DR1的功率MOS晶体管PTP1、PTN1的晶体管尺寸非常大。因此，如果发生了这些晶体管PTP1、PTN1一起导通的期间，则会流入非常大的贯通电流。因此，例如在预驱动器PR2的输出信号DP1为L电平，晶体管PTP1为导通的期间内，需要可靠地截止晶体管PTN1。此外为了可靠地截止晶体管PTN1，需要使节点NF1、NF2为相同电位，因此优选将A1、A2所表示的布线的寄生电阻控制在最小限度。

同样，在预驱动器PR1的输出信号DN1为H电平，晶体管PTN1导通的期间内，需要可靠地截止晶体管PTP1。从而需要使节点NF3、NF4为相同电位，因此优选将A3、A4所表示的布线的寄生电阻控制在最小限度。

关于这一点，在本实施例中如图5所示，焊盘沿D1方向以PVSS1、PDN1、PDP1、PVDD1的顺序进行排列。此外，预驱动器PR1配置于焊盘PVSS1、PDN1的D2方向侧，预驱动器PR2配置于焊盘PDP1、PVDD1的D2方向侧。因此，可以缩短从焊盘PVSS1向预驱动器PR1的布线，以及从焊盘PDN1向预驱动器PR1的布线，能够将图6(A)的A1、A2所表示的布线的寄生电阻控制在最小限度。由此，在晶体管PTP1导通的期间内，可以可靠地截止晶体管PTN1，从而防止贯通电流的发生。

同样，在图5中，可以缩短从焊盘PVDD1向预驱动器PR2的布线，以及从焊盘PDP1向预驱动器PR2的布线，能够将图6(A)的A3、A4所表示的布线的寄生电阻控制在最小限度。由此，在晶体管PTN1导通的期间内，可以可靠地截止晶体管PTP1，从而防止贯通电流的发生。

此外，根据图5的配置结构，可以缩小焊盘PVSS1、PDN1、PDP1、PVDD1以及预驱动器PR1、PR2的D2方向上的占有面积，能够提高布局效率。

而且，根据图5的配置结构，可以简化将构成外部驱动器DR1的功率MOS晶体管PTN1、PTP1安装于电路基板的工序，简化电路基板上的布线，实现噪声降低以及电路基板的小型化。

图7示出了本实施例的集成电路装置、预驱动器的更详细的配置结构例。如图7所示，在第一预驱动器PR1的配置区域中，构成PR1的第一P型晶体管TP1和第一N型晶体管TN1沿D2方向配置。具体地说，晶体管TP1、TN1沿D2方向邻接配置。此外，在第二预驱动器PR2的配置区域中，构成PR2的第二P型晶体管TP2和第二N型晶体管TN2沿D2方向配置。具体地说，晶体管TP2、TN2沿D2方向邻接配置。而且，如图6(B)所示，这些晶体管TP1、TN1、TP2、TN2的栅极沿D2方向布线。

此外，在图7中，是沿D2方向按照P型晶体管、N型晶体管的顺序进行配置，但是，也可以是沿D2方向按照N型晶体管、P型晶体管的顺序进行配置。

在图7中，用于向预驱动器PR1、PR2提供低电位侧电源VSS1的低电位侧电源线VSL1在预驱动器PR1、PR2的配置区域中沿D1方向布线。此外用于连接低电位侧电源焊盘PVSS1和低电位侧电源线VSL1的第一连接线CL1(引出线)从电源焊盘PVSS1朝向预驱动器PR1的低电位侧电源连接节点NE1沿D2方向布线。

此外，连接于预驱动器PR1的输出的第一输出线QL1在预驱动器PR1的配置区域中沿D1方向布线。此外，用于连接第一输出焊盘PDN1和第一输出线QL1的第二连接线CL2从第一输出焊盘PDN1朝向预驱动器PR1的输出连接节点NE2沿D2方向布线。

此外，连接于预驱动器PR2的输出的第二输出线QL2在预驱动器PR2的配置区域中沿D1方向布线。此外，用于连接第二输出焊盘PDP1和第二输出线QL2的第三连接线CL3从第二输出焊盘PDP1朝向预驱动器PR2的输出连接节点NE3沿D2方向布线。

此外，用于向预驱动器PR1、PR2提供高电位侧电源VDD1的高电位侧电源线VDL1在预驱动器PR1、PR2的配置区域中沿D1方向布线。此外，用于连接高电位侧电源焊盘PVDD1和高电位侧电源线VDL1的第四连接线CL4从高电位侧电源焊盘PVDD1朝向预驱动器PR2的高电位侧电源连接节点NE4沿D2方向布线。

此外，连接线CL1、CL2、CL3、CL4至少其一部分是以沿D2方向的直线方式进行布线即可，也可以有例如沿D1方向布线的部分。此外，连接节点NE1、NE2、NE3、NE4的位置并不限定于图7所示的位置。此外，布线电源线VSL1、VDL1、输出线QL1、QL2的位置也不限定于图7所示位置，也可以布线于晶体管TP1、TN1、TP2、TN2的外侧的区域中。

如果如图7所示地布线连接线CL1、CL2、电源线VSL1、输出线QL1，则可以以短距离的布线，从电源焊盘PVSS1向晶体管TN1的源极提供电源VSS1。并且可以以短距离的布线，从晶体管TP1、TN1的漏极向输出焊盘PDN1输出信号DN1。因此，可以减小图6(A)的A1、A2所表示的布线的寄生电阻，将贯通电流和过冲噪声控制在最小限度。

此外，如果如图7所示地布线连接线CL3、CL4、电源线VDL1、输出线QL2，则可以以短距离的布线，从电源焊盘PVDD1向晶体管TP1的源极提供电源VDD1。并且可以以短距离的布线，从从晶体管TP2、TN2的漏极向输出焊盘PDP1输出信号DP1。因此，可以减小图6(A)的A3、A4所表示的布线的寄生电阻，将贯通电流和过冲噪声控制在最小限度。

即、如后所述，为了在将以高驱动频率进行动作的外部驱动器DR1中的过冲噪声控制在最小限度的同时，防止贯通电流的发生，优选增长晶体管PTP1、PTN1从截止变化为导通的导通迁移期间，缩短从导通变化为截止的截止迁移期间。

因此，优选增长信号DN1的H电平迁移期间，缩短信号DN1的L电平迁移期间，其中，在信号DN1的H电平迁移期间，导通图6(A)的预驱动器PR1的晶体管TP1，使信号DN1从L电平变化为H电平，在信号DN1的L电平迁移期间，导通晶体管TN1，使信号DN1从H电平变化为L电平。同样，优选增长信号DP1的L电平迁移期间，缩短信号DP1的H电平迁移期间，其中，在信号DP1的L电平迁移期间，导通预驱动器PR2的晶体管TN2，使信号DP1从H电平变化为L电平，在信号DP1的H电平迁移期间，导通晶体管TP21，使信号DP1从L电平变化为H电平。

关于这一点，根据图7的配置结构，一方面增大图6(A)的A5所表示的布线的寄生电阻，另一方面减小A1、A2所表示的布线的寄生电阻。因此，信号DN1的H电平迁移期间增长，L电平迁移期间缩短，从而可以增长外部驱动器DR1的晶体管PTN1的导通迁移期间，缩短截止迁移期间。由此可以同时实现过冲噪声的降低以及贯通电流的降低。

此外，根据图7的配置结构，一方面增大图6(A)的A6所表示的布线的寄生电阻，另一方面减小A3、A4所表示的布线的寄生电阻。因此，信号DP1的L电平迁移期间增长，H电平迁移期间缩短，从而可以增长外部驱动器DR1的晶体管PTP1的导通迁移期间，缩短截止迁移期间。由此可以同时实现过冲噪声的降低以及贯通电流的降低。

此外，如图7中B1、B2所示，预驱动器PR1、PR2的低电位侧电源线VSL1或高电位侧电源线VDL1与集成电路装置的其它电路的低电位侧电源线或高电位侧电源线分开布线(分离布线)。即在B1、B2所示的点上切断彼此的电源线，使其不相互连接。这样，可以防止为了充放电外部驱动器DR1的强大寄生电容，在强大电流流过的预驱动器PR1、PR2中发生的开关噪声(电源噪声)对其它电路产生恶劣影响，还可以防止相反的情况，即、其它电路的开关噪声对预驱动器PR1、PR2产生恶劣影响的事态。

此外，在图7中，在电源焊盘PVSS1、输出焊盘PDN1、PDP1、电源焊盘PVDD1和预驱动器PR1、PR2之间设置了配置有预驱动器用的多个静电保护元件的静电保护区ESDR1。此外，作为静电保护元件，可以使用例如二极管或硅可控整流器等，例如静电保护元件可以对应各个焊盘进行设置。

此外，静电用的低电位侧电源线VSLES1在静电保护区ESDR1中沿D1方向布线，该静电用的低电位侧电源线VSLES1在连接于低电位侧的电源焊盘PVSS1的同时，向预驱动器用的静电保护元件提供低电位侧电源VSS1。此外，静电用的高电位侧电源线VDLES1在静电保护区域ESDR1中沿D1方向布线，该静电用的高电位侧电源线VDLES1在连接于高电位侧的电源焊盘PVDD1的同时，向预驱动器用的静电保护元件提供高电位侧电源VDD1。

此外，如图7的B3、B4所示，这些静电用的低电位侧电源线VSLES1及高电位侧电源线VDLES1和其它电路的静电保护元件用的低电位例电源线及高电位侧电源线分开布线。即、在B3、B4所示的点上，切断彼此的电源线，使其不相互连接。

这样，可以防止预驱动器PR1、PR2中发生的开关噪声通过电源线VSLES1、VDLES1传到其它电路带来恶劣影响，以及其它电路的开关噪声对预驱动器PR1、PR2的动作带来恶劣影响的事态发生。

6.栅极控制电路

图7的N型晶体管TN1可以由如图8所示的并联连接的多个单元晶体管TNU1～TNU5构成，P型晶体管TP1可以由并联连接的多个单元晶体管TPU1～TPU5构成。N型晶体管TN2、P型晶体管TP2也可以以相同的方式构成。

如图6(B)所示，这些单元晶体管TNU1～TNU5、TPU1～TPU5是其栅极方向沿D2方向的晶体管。此外，在单元晶体管TNU1～TNU5的源极上提供有电源VSS1，在单元晶体管TPU1～TPU5的源极上提供有电源VDD1。此外，单元晶体管TNU1～TNU5的漏极和单元晶体管TPU1～TPU5的漏极共同连接于信号DN1的输出节点NG1上。

N型用栅极控制电路100生成栅极控制信号GN1～GN5并进行输出。具体地说，输出栅极控制信号GN1～GN5，其中，各栅极控制信号分别输入构成N型晶体管TN1的多个单元晶体管TNU1～TNU5的栅极的各个栅极。

而且，在使N型晶体管TN1导通时，N型用栅极控制电路100输出栅极控制信号GN1～GN5，该栅极控制信号GN1～GN5用于在不同的定时(timing，时刻)导通构成TN1的多个单元晶体管TNU1～TNU5的各个单元晶体管。具体地说，例如以GN5、GN4、GN3、GN2、GN1的顺序使栅极控制信号从L电平变化为H电平，以TNU5、TNU4、TNU3、TNU2、TNU1的顺序使单元晶体管导通。

另一方面，在使N型晶体管TN1截止时，N型用栅极控制电路100输出栅极控制信号GN1～GN5，该栅极控制信号GN1～GN5用于在相同的定时(包括大致相同定时的情况)截止构成TN1的多个单元晶体管TNU1～TNU5。具体地说，在相同的定时(时刻)使栅极控制信号GN1～GN5从H电平变化为L电平，在相同的定时(时刻)使TNU1～TNU5截止。

P型用栅极控制电路102生成栅极控制信号GP1～GP5并进行输出。具体地说，输出栅极控制信号GP1～GP5，其中，其各栅极控制信号分别输入构成P型晶体管TP1的多个单元晶体管TPU1～TPU5的栅极的各个栅极。

此外，在使P型晶体管TP1导通时，P型用栅极控制电路102输出栅极控制信号GP1～GP5，该栅极控制信号GP1～GP5用于在不同的定时导通构成TP1的多个单元晶体管TPU1～TPU5的各个单元晶体管。具体地说，例如以GP5、GP4、GP3、GP2、GP1的顺序使栅极控制信号从H电平变化为L电平，以TPU5、TPU4、TPU3、TPU2、TPU1的顺序使单元晶体管导通。

另一方面，在使P型晶体管TP1截止时，P型用栅极控制电路102输出栅极控制信号GP1～GP5，该栅极控制信号GP1～GP5用于在相同的定时(大致相同定时)截止构成TP1的多个单元晶体管TPU1～TPU5。具体地说，在相同的定时使栅极控制信号GP1～GP5从L电平变化为H电平，在相同的定时使TPU1～TPU5截止。

此外，如后面的图10所示，N型晶体管TN2、P型晶体管TP2也是由以和图8相同形式并联连接的多个单元晶体管TNU6～TNU10、TPU6～TPU10构成的。此外，在集成电路装置中设置有向构成N型晶体管TN2的多个单元晶体管TNU6～TNU10输出多个栅极控制信号的第二N型用栅极控制电路104、以及向构成P型晶体管TP2的多个单元晶体管TPU6～TPU10输出多个栅极控制信号的第二P型用栅极控制电路106。这些第二N型用、P型用栅极控制电路104、106以和图8的第一N型用、P型用栅极控制电路100、102相同的结构进行同样的动作。

图9示出了栅极控制电路100、102(104、106)的具体结构例。N型用栅极控制电路100包括NAND电路NAN1～NAN4、反相器电路IN11～IN16。NAND电路NAN1～NAN4的第一输入端子、反相器电路IN16上输入有用于控制N型单元晶体管TNU1～TNU5的导通/截止的信号NGATE。NAND电路NAN1～NAN4的第二输入端子上输入有前段的反相器电路IN12～IN15的输出。NAND电路NAN1～NAN4的输出输入至反相器电路IN11～IN14，反相器电路IN16的输出输入至IN15。此外，反相器电路IN11～IN15的输出为栅极控制信号GN1～GN5。

P型用栅极控制电路102包括NOR电路NR1～NR4、反相器电路IN21～IN26。NOR电路NR1～NR4的第一输入端子、反相器电路IN26上输入有用于控制P型单元晶体管TPU1～TPU5的导通/截止的信号PGATE。NOR电路NR1～NR4的第二输入端子上输入有前段的反相器电路IN22～IN25的输出。NOR电路NR1～NR4的输出输入至反相器电路IN21～IN24，反相器电路IN26的输出输入至IN25。此外，反相器电路IN21～IN25的输出为栅极控制信号GP1～GP5。

此外，栅极控制电路的结构并不仅限于图9所示，也可以是省略其结构要件的一部分，或者追加其它结构要件等的各种变形实施例。例如还可以在反相器电路IN11～IN15、IN21～IN25的后段设置用于延长元件延迟时间的多段(例如两段)反相器电路。

在图9中，如果信号NGATE从L电平变化为H电平，则反相器电路IN16、IN15的元件延迟时间经过之后，信号GN5从L电平变化为H电平。这样，由于NAND电路NAN4的第一、第二输入端子均为H电平，所以在NAN4、IN14的元件延迟时间经过之后，信号GN4从L电平变化为H电平。由此，由于NAND电路NAN3的第一、第二输入端子均为H电平，所以在NAN3、IN13的元件延迟时间经过之后，信号GN3从L电平变化为H电平。由此，在图9中，如果信号NGATE从L电平变化为H电平，则以GN5、GN4、GN3、GN2、GN1的顺序，栅极控制信号从L电平变化为H电平。由此，单元晶体管以TNU5、TNU4、TNU3、TNU2、TNU1的顺序导通。

另一方面，如果信号NGATE从H电平变化为L电平，则信号GN1～GN5在相同的定时(大致相同的定时)从H电平变化为L电平。由此，单元晶体管TNU1～TNU5在相同的定时截止。即、如果信号NGATE从H电平变化为L电平，则在元件延迟时间经过之后单元晶体管TNU1～TNU5马上截止。

此外，在图9中，如果信号PGATE从H电平变化为L电平，则反相器电路IN26、IN25的元件延迟时间经过之后，信号GP5从H电平变化为L电平。这样，由于NOR电路NR4的第一、第二输入端子均为L电平，所以在NR4、IN24的元件延迟时间经过之后，信号GP4从H电平变化为L电平。由此，由于NOR电路NR3的第一、第二输入端子均为L电平，所以在NR3、IN23的元件延迟时间经过之后，信号GP3从H电平变化为L电平。由此，在图9中，如果信号PGATE从H电平变化为L电平，则以GP5、GP4、GP3、GP2、GP1的顺序，栅极控制信号从H电平变化为L电平。由此，单元晶体管以TPU5、TPU4、TPU3、TPU2、TPU1的顺序导通。

另一方面，如果信号PGATE从L电平变化为H电平，则信号GP1～GP5在相同的定时(大致相同的定时)从L电平变化为H电平。由此，单元晶体管TPU1～TPU5也在相同的定时截止。即、如果信号PGATE从L电平变化为H电平，则在元件延迟时间经过之后单元晶体管TPU1～TPU5马上截止。

这样，在图9中，晶体管TP1、TN1导通时，其单元晶体管TPU1～TPU5、TNU1～TNU5错开定时导通。由此，可以降低晶体管TP1、TN1导通时发生的过冲噪声(开关噪声)。

另一方面，在图9中，晶体管TP1、TN1截止时，其单元晶体管TPU1～TPU5、TNU1～TNU5在相同的定时截止。由此，TPU1～TPU5、TNU1～TNU5的一例的导通期间和另一侧的导通期间可以相互非过冲，可以防止贯通电流的发生。

此外，如果错开单元晶体管的导通定时，则到所有的单元晶体管导通为止需要花费时间，当驱动频率增高时，时间方面的宽松度则降低。关于这一点，虽然错开单元晶体管的导通定时，但是如果使单元晶体管的截止定时为同时定时，则可以增加驱动频率增高时的时间方面的宽松度。

图10示出了预驱动器PR1、PR2的详细布局例。在图10中，在构成第一N型晶体管TN1及第一P型晶体管TP1的单元晶体管TNU1～TNU5、TPU1～TPU5的D2方向侧，配置有第一N型用栅极控制电路100，在D4方向侧配置有第一P型用栅极控制电路102。此外，在图10中，是沿D2方向按照TP1(TPU1～TPU5)、TN(TNU1～TNU5)的顺序配置晶体管，但是也可以是沿D2方向按照TN1、TP1的顺序配置晶体管。这时，也可以是在TN1、TP1的D2方向例配置第一P型用栅极控制电路102，在D4方向侧配置第一N型用栅极控制电路100。

此外，在图10中，在构成第二N型晶体管TN2及第二P型晶体管TP2的单元晶体管TNU6～TNU10、TPU6～TPU10的D2方向侧配置有第二N型用栅极控制电路104，在D4方向侧配置有第二P型用栅极控制电路106。

如果以图10所示进行配置，则可以从栅极控制电路100、102、104、106向单元晶体管TNU1～TNU5、TPU1～TPU5、TNU6～TNU10、TPU6～TPU10以短路总线的方式布线栅极控制信号线。因此，可以将栅极控制电路和单元晶体管之间的布线区域控制在最小限度，缩小布局面积。此外，可以将栅极控制信号线的寄生电阻、寄生电容控制在最小限度，以最合适的方式进行图8、图9中说明的晶体管的导通、截止。

此外，在图10中，作为PVSS1、PDN1、PDP1、PVDD1的焊盘，使用了通过铝层等电连接的多个(三个)焊盘。此外，设定各焊盘的D1方向上的排列间隔与单元晶体管的D1方向上的排列间隔相同(大致相同)。此外，静电保护元件(ESD1～ESD12)的排列间隔也设定为相同。

这样，可以通过简单的布局变更，将驱动外部驱动器的各功率MOS晶体管的单元晶体管的个数设定为与功率MOS晶体管的尺寸相适应的个数。例如驱动较小尺寸的功率MOS晶体管(广义上的外部驱动器)时，减少排列于D1方向上的单元晶体管的个数，驱动较大尺寸的功率MOS晶体管时，增加排列于D1方向上的单元晶体管的个数即可。这时，在图10中，因为焊盘的排列间隔和单元晶体管的排列间隔一致，所以只要增减由焊盘和单元晶体管(以及静电保护元件)构成的单元的D1方向上的排列个数，即可对应各种尺寸的功率MOS晶体管的驱动。从而可以实现布局设计的高效率化以及缩短设计期间。

7.预驱动器的配置

在后面所述的无触点电力传输***中，如图11所示，由一次线圈L1和电容器C1构成共振电路(串联共振电路)。因此，需要用于驱动一次线圈L1的一端的外部驱动器DR1(第一送电驱动器)、以及用于驱动L1的另一端的外部驱动器DR2(第二送电驱动器)。具体地说，外部驱动器DR1的输出和一次线圈L1的一端之间设置有电容C1，外部驱动器DR2的输出和一次线圈L1的另一端连接。此外，共振电路的结构并不仅限定于图11所示，也可以是例如在一次线圈L1的两端设置共振电容。

在图11中，预驱动器PR1驱动外部驱动器DR1的晶体管PTN1，预驱动器PR2驱动晶体管PTP1。另一方面，预驱动器PR3驱动外部驱动器DR2的晶体管PTN2，预驱动器PR4驱动晶体管PTP2。

图12示出了预驱动器PR1～PR4的配置结构例。在图12中，预驱动器PR1、PR2沿集成电路装置的第一边SD1配置。另一方面，预驱动器PR3、PR4沿集成电路装置的第二边SD2配置。

根据图12的配置，可以容易地实现预驱动器PR1、PR2或PR3、PR4和其它电路之间的电源分离。即、仅在图12的D1或D2所示区域中，进行考虑了电源分离的布局即可，在D3所示的角部区域中无需考虑电源分离，因此可以提高布局效率。例如在D1所示的区域中进行电源分离时，如果在D3所示的区域中配置其它电路，则需要对D3的区域中配置的其它电路布线电源线，从而导致布局效率的恶化。此外，还存在预驱动器中发生的噪声对该其它电路产生恶劣影响的担忧。

针对于此，在图12中，沿D3的角部区域中的边SD1配置有预驱动器PR1、PR2，沿D3的角部区域中的边SD2配置有预驱动器PR3、PR4。因此，可以提高电源布线等相关的布局效率，缩小芯片面积。此外，通过将预驱动器PR1～PR4集中配置在角部区域，可以将噪声对其它电路的恶劣影响控制在最小限度。

此外，在图12中，在预驱动器PR3、PR4的D1方向侧配置有用于控制预驱动器PR1～PR4的控制逻辑电路110，其中，预驱动器PR3、PR4的D1方向侧是预驱动器PR1、PR2的D2方向侧。该控制逻辑电路110生成例如图9的信号NGATE、PGATE等，并控制预驱动器PR1～PR4.

根据这样的配置，可以以短路总线的方式布线控制逻辑电路110、预驱动器PR1～PR4之间的信号线，因此可以提高布局效率。此外，可以将作为开关噪声的发生源的预驱动器PR1～PR4以及控制逻辑电路110集中配置在和其它电路分开的位置，因此可以将噪声的恶劣影响控制在最小限度。此外，在图12中，预驱动器PR1～PR4的电源线与控制逻辑电路的电源线电分离，从而可以防止双方发生的噪声相互产生恶劣影响的事态发生。

8.电子设备

图13(A)示出采用了本实施例的集成电路装置的电子设备的例子。在这些电子设备中可以实现无触点的电力传输。

作为一个电子设备的充电器500(发源地cradle)包括送电装置10。此外，作为一个电子设备的便携式电话机510包括受电装置40。此外，便携式电话机510包括LCD等的显示部512、由按钮等构成的操作部514、麦克风516(声音输入部)、扬声器518(声音输出部)、天线520。

通过AC适配器502向充电器500提供电力，该电力通过无触点电力传输从送电装置10向受电装置40送电。由此，可以对便携式电话机510的电池进行充电，或者使便携式电话机510内的设备进行动作。

此外，适用本实施例的电子设备并不仅限于便携式电话机510。也可以适用于例如手表、无线电话机、剃须刀、列表计算机(listcomputer)、手持终端、便携式信息终端、或者电动自行车等各种电子设备。

如图13(B)的模式性说明所示，从送电装置10向受电装置40的电力传输是通过使设置于送电装置10侧的一次线圈L1(送电线圈)和设置于受电装置40侧的二次线圈L2(受电线圈)电磁结合形成电力传输转换器(电力传输变压器)来实现的。由此可以实现非接触的电力传输。

9.送电装置、受电装置

图14示出了送电装置10、受电装置40的结构例。图13(A)的充电器500等送电侧的电子设备至少包括图14的送电装置10。此外，便携式电话机510等受电侧的电子设备至少包括受电装置40和负载90(本负载)。此外，根据图14的结构，可以实现无触点电力传输(非接触电力传输)，该无触点电力传输是使一次线圈L1和二次线圈L2电磁结合，从送电装置10向受电装置40传输电力，从受电装置40的电压输出节点NB7向负载90提供电力(电压VOUT)。

送电装置10(送电模块、一次模块)可以包括一次线圈L1、送电部12、电压检测电路14、显示部16、送电控制装置20。此外，送电装置10或送电控制装置20并不仅限定于图14所示的结构，还可以是省略其结构要件的一部分(例如显示部、电压检测电路)、或增加其它结构要件、或变更连接关系等各种变形实施例。

该送电部12在电力传输是生成预定频率的交流电压，在数据传送时生成对应数据频率不同的交流电压，并向一次线圈L1提供。具体地说，如图15(A)所示，例如向受电装置40发送数据“1”时，生成频率f1的交流电压，发送数据“0”时，生成频率f2的交流电压。

如图11中所做说明，该送电部12可以包括用于驱动一次线圈L1的一端的第一送电驱动器DR1(第一外部驱动器)、用于驱动一次线圈L1的另一端的第二送电驱动器DR2(第二外部驱动器)、以及和一次线圈L1共同构成共振电路的电容C1等。此外，送电部12所包括的第一、第二送电驱动器DR1、DR2的各个送电驱动器是例如由功率MOS晶体管构成的反相器电路(缓冲电路)，由送电控制装置20的驱动控制电路26进行控制。

一次线圈L1(送电侧线圈)与二次线圈L2(受电侧线圈)电磁结合形成电力传输用转换器。例如需要电力传输时，如图13(A)、图13(B)所示，将便携式电话机510放置于充电器500上，呈一次线圈L1的磁力线穿过二次线圈L2的状态。另一方面，当不需要电力传输时，使充电器500和便携式电话机510物理分离，呈一次线圈L1的磁力线不穿过二次线圈L2的状态。

电压检测电路14是用于检测一次线圈L1的感应电压的电路。包括：例如电阻RA1、RA2；以及设置于RA1和RA2的连接节点NA3与GND(广义上的低电位侧电源)之间的二极管DA1。

该电压检测电路14作为一次线圈L1的线圈端电压信号的半波整流电路发挥功能。此外，通过电阻RA1、RA2分压一次线圈L1的线圈端电压所获得信号PHIN(感应电压信号、半波整流信号)被输入送电控制装置20的波形检测电路28(振幅检测电路、脉冲宽度检测电路)。即、电阻RA1、RA2构成电压分割电路(电阻分割电路)，从其电压分割节点NA3输出信号PHIN。

显示部16采用颜色或图像等显示无触点电力传输***的各种状态(电力传输中、ID认证等)，例如通过LED或LCD等实现。

送电控制装置20是进行送电装置10的各种控制的装置，例如通过本实施例的集成电路装置(IC)实现。该送电控制装置20可以包括控制电路22(送电侧)、振荡电路24、驱动控制电路26、波形检测电路28、数字电源调整电路30、模拟电源调整电路32、温度检测电路38、复位电路39。

控制电路22(控制部)用于进行送电装置10或送电控制装置20的控制，例如通过栅极阵列或微型计算机等实现。具体地说，控制电路22进行电力传输、负载检测、频率调制、异物检测或安装拆除检测等所需要各种序列控制或判断处理。

振荡电路24例如由水晶振荡电路构成，生成一次侧的时钟。驱动控制电路26基于振荡电路24中生成的时钟或来自于控制电路22的频率设定信号等，生成期望频率的控制信号，并向送电部12的第一、第二送电驱动器DR1、DR2输出，控制DR1、DR2。

波形检测电路28监视相当于一次线圈L1的一端的感应电压的信号PHIN的波形，检测二次侧(受电装置侧)的负载变动。由此，可以实现数据(负载)检测、异物(金属)检测、安装拆除(拆下)检测等。具体地说，波形检测电路28(振幅检测电路)检测相当于一次线圈L1的一端的感应电压的信号PHIN的振幅信息(峰值电压、振幅电压、实效电压)。

例如受电装置40的负载调制部46进行用于向送电装置10发送数据的负载调制，则一次线圈L1的感应电压的信号波形以图15(B)所示方式进行变化。具体地说，为了发送数据“0”，负载调制部46降低负载时，信号波形的振幅(峰值电压)变小，为了发送数据“1”而提高负载时，信号波形的振幅变大。因此，波形检测电路28进行感应电压的信号波形的峰值保持处理等，通过判断峰值电压是否超过阈值电压，可以判断来自于受电装置40的数据是“0”还是“1”。

此外，基于波形检测电路28的负载变动的检测方法并不仅限定于图15(A)、图15(B)的方法，也可以采用峰值电压以外的物理量来判断受电侧的负载是变高还是变低。例如波形检测电路28(脉冲宽度检测电路)也可以检测一次线圈L1的感应电压信号PHIN的脉冲宽度信息(线圈端电压波形为给定的设定电压以上的脉冲宽度期间)。具体地说，波形检测电路28接收来自于生成信号PHIN的波形整形信号的波形整形电路的波形整形信号、以及来自于向驱动控制电路26提供驱动时钟的驱动时钟生成电路的驱动时钟。此外，也可以通过检测信号的脉冲宽度信息来检测感应电压信号PHIN的脉冲宽度信息，检测负载变动。

数字电源调整电路30进行数字电源的调整处理。控制电路22(具有逻辑单元的电路)提供有由数字电源调整电路30调整的数字电源并进行动作。模拟电源调整电路32进行模拟电源的调整处理。送电控制装置20所包括的模拟电路(包括比较器或运算放大器等的电路)提供有由模拟电源调整电路32调整的模拟电源并进行动作。

温度检测电路38检测图11的电容器C1等的温度，检测电容的tanδ的异常(不良)。当检测出电容的tanδ的异常时，控制电路22进行使送电部12的送电驱动器DR1、DR2的送电停止的控制。具体地说，温度检测电路38通过求得电容温度和周围温度的温度差，检测电容的tanδ的异常。此外，控制电路22在判断出电容温度和周围温度的温度差超过了给定的温度差时，停止从一次侧向二次侧的送电。或者还可以是电容温度超过给定的温度时，停止从一次侧向二次侧的送电。

复位电路39生成复位信号并向送电控制装置20(集成电路装置)的各电路输出，实现所谓的通电复位。

受电装置40(受电模块、二次模块)可以包括二次线圈L2、受电部42、负载调制部46、供电控制部48、受电控制装置50。此外，受电装置40和受电控制装置50并不仅限于图14的结构，还可以是省略其结构要件的一部分、或增加其它结构要件、或变更连接关系等各种变形实施例。

受电部42将二次线圈L2的交流的感应电压转换为直流电压。该转换是由受电部42所包括的整流电路43进行的。该整流电路43包括二极管DB1～DB4。二极管DB1设置在二次线圈L2的一端的节点NB1和直流电压VDC的生成节点NB3之间，DB3设置在节点NB2和VSS的节点NB4之间，DB4设置在节点NB4和NB1之间。

受电部42的电阻RB1、RB2设置在节点NB1和NB4之间。此外，通过电阻RB1、RB2分压节点NB1、NB4之间的电压所获得的信号CCMPI被输入受电控制装置50的频率检测电路60。

受电部42的电容CB1及电阻RB4、RB5设置在直流电压VDC的节点NB3和VSS的节点NB4之间。此外，通过电阻RB4、RB5分压节点NB3、NB4之间的电压所获得的信号ADIN被输入受电控制装置50的位置检测电路56。

负载调制部46进行负载调制处理。具体地说，当从受电装置40向送电装置10发送期望的数据时，根据发送数据使负载调制部46(二次侧)的负载变化为可变负载，并且如图15(B)所示地变化一次线圈L1的感应电压的信号波形。因此，负载调制部46包括在节点NB3、NB4之间串联设置的电阻RB3、晶体管TB3(N型CMOS晶体管)。该晶体管TB3由来自于受电控制装置50的控制电路52的信号P3Q进行导通、截止控制。此外，当对晶体管TB3进行导通截止控制并进行负载调制时，供电控制部48的晶体管TB1、TB2截止，呈负载90没有电连接于受电装置40的状态。

例如，如图15(B)所示，当为了发送数据“0”而使二次侧为低负载(阻抗大)时，信号P3Q为L电平，晶体管TB3截止。由此，负载调制部46的负载几乎为无限大(无负载)。另一方面，当为了发送数据“1”而使二次侧为高负载(阻抗小)时，信号P3Q为H电平，晶体管TB3导通。由此，负载调制部46的负载为电阻RB3(高负载)。

供电控制部48控制对于负载90的电力供电。稳压器49调整通过整流电路43中的转换所获得的直流电压VDC的电压电平，生成电源电压VD5(例如5V)。受电控制装置50提供有例如该电源电压VD5并进行动作。

晶体管TB2(P型CMOS晶体管)由来自于受电控制装置50的控制电路52的信号P1Q控制。具体地说，在完成(确立)了ID认证并进行普通的电力传输时，晶体管TB2导通，在负载调制等情况下，晶体管TB2截止。

晶体管TB1(P型CMOS晶体管)由来自于输出保证电路54的信号P4Q控制。具体地说，在完成了ID认证并进行普通的电力传输时，晶体管TB1导通。另一方面，当检测出AC适配器(adapter)的连接，或电源电压VD5小于受电控制装置50(控制电路52)的动作下限电压时等，晶体管TB1截止。

受电控制装置50是进行受电装置40的各种控制的装置。通过本实施例的集成电路装置(IC)实现。该受电控制装置50可以通过从二次线圈L2的感应电压生成的电源电压进行动作。此外，受电控制装置50可以包括控制电路52(受电侧)、输出保证电路54、位置检测电路56、振荡电路58、频率检测电路60、满充电检测电路62、数字电源调整电路70、模拟电源调整电路72、复位电路74。

控制电路52(控制部)用于进行受电装置40或受电控制装置50的控制。例如通过栅极阵列或微型计算机等实现。具体地说，控制电路52进行ID认证、位置检测、频率检测、负载调制、或满充电检测等所需要各种序列控制或判断处理。

输出保证电路54是保证低电压时(0V时)的受电装置40的输出的电路，防止从电压输出节点NB7向受电装置40侧的电流的逆流。

位置检测电路56用于监测相当于二次线圈L2的感应电压的波形的信号ADIN的波形，判断一次线圈L1和二次线圈L2的位置关系是否适当。具体地说，通过比较器将信号ADIN转换为二值，判断位置关系是否适当。

振荡电路58例如由CR振荡电路构成，生成二次侧的时钟。频率检测电路60检测信号CCMPI的频率(f1、f2)，如图15(A)所示，判断来自于送电装置10的发送数据是“1”还是“0”。

满充电检测电路62(充电检测电路)是用于检测负载90的电池94(二次电池)是否为满充电状态(充电状态)的电路。

数字电源调整电路70是进行数字电源调整的电路，模拟电源调整电路72是进行模拟电源调整的电路。复位电路74生成复位信号，并向受电控制装置50(集成电路装置)的各电路输出，实现所谓的通电复位。

负载90包括进行电池94的充电控制等的充电控制装置92。该充电控制装置92(充电控制IC)通过集成电路装置等实现。此外，还可以象智能电池一样，使电池94自身具有充电控制装置92的功能。

10.波形检测电路

图16示出相当于图1～图4的模拟电路的波形检测电路28的结构例。该波形检测电路28包括振幅检测电路27和A/D转换电路29。

振幅检测电路27包括运算放大器OPA1、OPA2、以及保持电容CA1、以及复位用N型晶体管TA1。运算放大器OPA1其非反转输入电子上输入有信号PHIN，其反转输入端子上接连有运算放大器OPA2的输出节点NA5。保持电容CA1、复位用晶体管TA1设置在作为运算放大器OPA1的输出节点的峰值电压的保持节点NV4和VSS(低电位侧电源)之间。运算放大器OPA2其非反转输入端子上连接有保持节点NA4，其反转输入端子上连接有OPA2的输出节点NA5、构成电压输出连接的运算放大器。

图16的运算放大器OPA1、OPA2、保持电容CA1、复位用晶体管TA1构成峰值保持电路(峰值检测电路)。即、来自于电压检测电路14的检测信号PHIN的峰值电压保持在保持节点NA4，该保持的峰值电压的信号被电压输出连接的运算放大器OPA2进行阻抗转换并输出至节点NA5。

复位用晶体管TA1在复位期间导通，并将保持节点NA4的电荷向VSS(GND)侧放电。即、运算放大器OPA1为仅可以将电荷存储在保持电容CA1中，不能向VSS侧放电电荷的运算放大器类型。因此，可以追随信号PHIN的峰值电压的上升，但是，无法追随峰值电压的下降。此外，运算放大器OPA1的输出部中设置的电荷存储用P型晶体管中存在漏电流，因此，即使是该P型晶体管为截止的情况下，如果经过了较长时间，保持节点NA4的电压也会上升。因此，需要定期复位保持节点NA4的电压。基于上述理由，在图16中，保持节点NA4上设置了复位用的晶体管TA1。

A/D转换电路29包括抽样保持电路110、比较器CPA1、逐次比较寄存器112、D/A转换电路114。抽样保持电路110抽样信号PHQ并进行保持。比较器CPA1对来自于D/A转换电路114的D/A转换后的模拟信号DAQ和来自于抽样保持电路110的抽样保持信号SHQ进行比较。逐次比较寄存器112(逐次比较控制电路)存储比较器CPA1的输出信号CQ1的数据。D/A转换电路114对来自于逐次比较寄存器112的例如8位的数字数据SAQ进行D/A转换，并输出模拟信号DAQ。

此外，A/D转换电路29并不仅限定于图16的结构，也可以是例如不同电路结构的逐次比较型A/D转换电路。还可以是追随比较型、并列比较型、二重积分型等A/D转换电路。此外，还可以设置多个比较器代替A/D转换电路29，该多个比较器其第一输入端子上输入有信号PHQ，其第二输入端子上输入有多个不同的判断用基准电压。

11.温度检测电路

图17示出了温度检测电路38(tanδ检测电路)的具体结构例。图17的温度检测电路38包括基准测定用晶体管TR0、电容温度测定用晶体管TR1、周围温度测定用的晶体管TR2。此外，也可以包括放电用的晶体管TR3、检测电路BUFR、测定电路200。此外晶体管TR0、TR1、TR2例如是CMOS的P型晶体管，晶体管TR3是CMOS的N型晶体管。

在作为截止电容C0的一端的节点的振荡节点NR1与VDD3(高电位侧电源)之间，基准测定用的晶体管TR0与基准电阻R0串联设置。例如晶体管TR0的源极上提供有VDD3，漏极上连接有其一端连接于振荡节点NR1的基准电阻R0的另一端。此外，晶体管TR0的栅极上输入有来自于测定电路200的控制信号SC0。此外，基准电容C0设置在振荡节点NR1和VSS(低电位侧电源)之间。

在振荡节点NR1和VDD3之间，电容温度测定用晶体管TR1和电容温度测定用热敏电阻RT1串联设置。例如晶体管TR1的源极上提供有VDD3，漏极上连接有其一端连接于振荡节点NR1的热敏电阻RT1的另一端。此外，晶体管TR1的栅极上输入有来自于测定电路200的控制信号SC1。

在振荡节点NR1和VDD3之间，周围温度测定用晶体管TR2和周围温度测定用热敏电阻RT2串联设置。例如晶体管TR2的源极上提供有VDD3，漏极上连接有其一端连接于振荡节点NR1的热敏电阻RT2的另一端。此外，晶体管TR2的栅极上输入有来自于测定电路200的控制信号SC2。

放电用晶体管TR3设置在振荡节点NR1和VSS(GND)之间。例如晶体管TR3的源极上提供有VSS，漏极与振荡节点NR1连接。此外，晶体管TR3的栅极上输入有来自于测定电路200的控制信号SC3。

检测电路BUFR是振荡节点NR1的电压超过给定的阈值电压时，输出检测脉冲DP的电路。该检测电路BUFR是例如通过施特密触发型的反相器电路等实现的。

测定电路200接收来自于检测电路BUFR的检测脉冲DP，并进行温度的测定处理。此外，生成控制信号SC0～SC3，控制晶体管TR0～TR3的导通、截止。

图18(A)、图18(B)示出了用于说明图17的电路动作的信号波形例。首先如图18(A)所示进行基准计量时间T的测定。具体地说，测定电路200在测定基准计量时间T时，将图18(A)所示的控制信号SC0、SC3输出至晶体管TR0、TR3。此外，在控制信号SC0、SC3为L电平的期间，晶体管TR0导通，晶体管TR3截止。因此，从VDD3通过晶体管TR0及截止电阻R0，将电荷存储于振荡节点NR1的基准电容C0中。由此，振荡节点NR1的电压以由C0×R0的时间定数所决定的倾斜度上升。此外，在本说明书中，表示C0、R0等电容器或电阻的符号，也可以作为表示电容值或电阻值的符号并用。

振荡节点NR1的电压超过阈值电压VT时，缓冲电路BUFR(脉冲发生电路)发生检测脉冲DP。由此，控制信号SC0、SC3为H电平，晶体管R0为截止，晶体管TR3为导通。其结果是振荡节点NR1的电压下降至0V。然后，控制信号SC0、SC3为L电平，振荡节点NR1的电压再次以C0×R0的时间定数上升。

测定电路200在反复如上所述的CR振荡的期间，计数来自于缓冲电路BUFR的检测脉冲DP的次数。此外，检测脉冲数例如是1000次(N次)时，结束基准计量时间T的测定。由此，基准计量时间为T＝1000×C0×R0×a，其中a是任意的系数。

下面，进行图18(B)所示的电容温度的测定。具体地说，测定电路200在测定电容温度时，将图18(B)所示的控制信号SC1、SC3输出至晶体管TR1、TR3。此外，在控制信号SC1、SC3为L电平的期间，晶体管导通，晶体管TR3截止，由此，振荡节点NR1的电压以由C0×RT1的时间定数所决定的倾斜度上升。此外，振荡节点NR1的电压超过阈值电压VT时，检测脉冲DP发生，由此，控制信号SC1、SC3为H电平，晶体管TR1截止，晶体管TR3导通。其结果是振荡节点NR1的电压下降至0V。然后，控制信号SC1、SC3为L电平，振荡节点NR1的电压再次以C0×RT1的时间定数上升。

测定电路200在图18(A)中所计量的基准计量时间T的期间，计数检测脉冲数。并且，作为第一计数值CM求得在基准计量时间T内所计数的检测脉冲数。因此，下述数学式成立。

T＝CM×C0×RT1×a＝1000×C0×R0×a    (1)

RT1/R0＝1000/CM                       (2)

接着，测定电路200按照图18(B)的方法，由控制信号SC2、SC3对晶体管TR2、TR3进行导通、截止控制，并进行周围温度的测定，获得第二计数值CM。这时，下述数学式成立。

T＝CM×C0×RT2×a＝1000×C0×R0×a    (3)

RT2/R0＝1000/CM                       (4)

根据图17的电路，可以以图18(A)所说明地方式求得基准计量时间T。此外，如图18(B)的说明，计数该基准计量时间T内的检测脉冲数，基于所获得的计数值CM，求得电阻比信息(RT/R0、RT2/R0)。并且，基于该电阻比信息确定电容温度或周围温度。

这样，即使是例如基准电容C0的电容值发生变动时，也可以获得吸收了该变动的计数值CM，从而测定更加正确的电容温度或周围温度。

12.送电控制装置、受电控制装置的集成电路装置的布局。

图19示出了实现图14的送电控制装置20的集成电路装置的详细的布局例。

图19的控制逻辑电路110是包括NAND、NOR、反相器、D触发器等逻辑单元，用于实现图14的控制电路22等的逻辑电路。该控制逻辑电路110基于由数字电源调整电路30(串联稳压器)调整的数字电源(例如3V)进行动作。此外，图14的驱动器控制电路26是通过图19的控制逻辑电路110或预驱动器PR1～PR4等实现的。

模拟电路120是包括波形检测电路等各种检测电路的比较器或运算放大器等的电路。该模拟电路120基于模拟电源调整电路32(串联稳压器)调整的模拟电源(例如4.5V)进行动作。

在图19的E1中形成至少布线有用于提供数字电源的数字电源线以及用于提供模拟电源的模拟电源线的电源布线区域。此外，在控制逻辑电路110的D1方向侧，配置有数字电源调整电路30、模拟电路120、模拟电源调整电路32。具体地说，在数字电源调整电路30的D2方向侧配置有模拟电路120，在模拟电路120的D2方向侧配置有模拟电源调整电路32。

此外，E1所示的电源布线区域是在控制逻辑电路110和数字电源调整电路30、模拟电路120以及模拟电源调整电路32之间的区域中，沿D2方向形成的。即、沿D2方向以一直线的方式形成电源布线区域。

此外，在图19中，在数字电源调整电路30的D4方向侧，配置有输入作为数字电源调整电路30的调整对象的电源VDD5的第一电源焊盘。此外，在模拟电源调整电路32的D2方向侧，配置有输入作为模拟电源调整电路32的调整对象的电源VD5A的第二电源焊盘。

此外，在图19中，预驱动器PR1、PR2沿集成电路装置的边SD1配置，预驱动器PR3、PR4沿边SD2配置。此外，预驱动器PR1～PR4配置于E1的电源布线区域的D3方向侧的逻辑电路区域。因此，如图19的E2、E3所示，可以以预驱动器PR1、PR2用VDD1、VSS1的电源线以及预驱动器PR3、PR4用VDD2、VSS2的电源线与其它电路电源线易于分离的方式进行布线。由此，可以防止预驱动器PR1～PR4的开关噪声对其它电路产生恶劣影响。

此外，温度检测电路38基于来自于与D2方向邻接配置的数字电源调整电路30的电源VDD3进行动作。因此，可以稳定图18(A)、图18(B)的CR振荡动作，提高温度检测的测定精度。

此外，控制逻辑电路110配置在芯片重要部附近，易于遍布来自周边电路的布线。

此外，振荡电路24配置集成电路装置的左下部，时钟端子CLKI、CLKO的焊盘被VSS的电源焊盘所夹持，因此，降低了噪声。此外，振荡电路24与控制逻辑电路110的D2方向侧邻接配置，因此可以减少对于控制逻辑电路110的布线的卷绕。

此外，通常不进行动作的测试电路配置在集成电路装置的左下部，振幅检测电路27配置在集成电路装置的中央下部，其中，该测试电路作为5V的逻辑电路。通过这样的配置，可以拉开作为噪声源的振荡电路24或预驱动器和模拟电路120之间的距离，降低噪声的恶劣影响。

此外，在模拟电路120的区域中，配置有图16的波形检测电路28的A/D转换电路29(或检测判断用的多个比较器)等。但是，也可以将波形检测电路28的所有电路配置在模拟电路120的区域。

在集成电路装置的下边SD3或右边SD4的下部，布线有VD5A、VSSA的模拟电源线，在右边SD4的上部或振荡电路24的配置区域中，布线有VDD5、VSS的数字电源线。另一方面，在集成电路装置的左上部，布线有VDD1、VSS1、VDD2、VSS2的预驱动器用电源线。通过这样地分离电源线，可以降低来自于预驱动器的噪声的恶劣影响。

图20示出了用于实现图4的受电控制装置50的集成电路装置的详细布局例。

在图20的F1中，形成了至少布线有用于提供数字电源的数字电源线和用于提供模拟电源的模拟电源线的电源布线区域。此外，在控制逻辑电路130(图14的控制电路52等)的D1方向侧，配置有数字电源调整电路70、模拟电路140、模拟电源调整电路72。具体地说，在数字电源调整电路70的D2方向侧配置有模拟电路140，在模拟电路140的D2方向例配置有模拟电源调整电路72。此外，在模拟电路140的区域中，配置有用于实现图14的位置检测电路56、频率检测电路60、满充电检测电路62的比较器或运算放大器。

此外，在图20中，在集成电路装置的中央部附近配置有控制逻辑电路130，因此，易于遍布来自周边电路的布线。此外，测试电路配置在集成电路装置的左下部，在集成电路装置的左侧集中了逻辑电路，其中，该测试电路为5V的逻辑电路。

此外，在集成电路装置的左上部配置振荡电路58，其附近布线了VSS、VDD3的电源线。数字电源调整电路70配置在集成电路装置的右上部的振荡电路58的附近，其中，该数字电源调整电路70输出控制逻辑电路130用及振荡电路58用的电源VDD3。由此，可以抑制电源变动，实现振荡电路58的动作稳定化。

此外，在集成电路装置的下边SD3及右边SD4上布线有模拟电源线，在上边SD1及左边SD2上布线有VSS的数字电源线。此外，VDD5、VD5A的电源线和作为其它电源线的VDD的电源线分离，VDD的电源线在集成电路装置的磁芯电路的周围布线为环状。通过这样地电源分离，实现噪声降低。

此外，因为对应周边部件的安装配置了P1Q、P3Q、P4Q、PBQ的焊盘，所以可以使周边部件的安装简单化。

此外，如上所述，对本实施例进行了详细说明，但是本领域技术人员可以容易地理解本发明的新内容以及从效果来看还可以有不脱离实质范围的很多的变形例。因此，这样的变形例均包括在本发明的范围内。例如，在说明书或附图中，和更广义或同义的不同用语(P型晶体管、N型晶体管、外部驱动器等)一起至少记载过一次的用语(P型功率MSO晶体管、N型功率MSO晶体管、外部驱动器等)，在说明书或附图的任何地方，可以替换为其不同的用语。此外，本实施例以及变形例的所有组合均包括在本发明的范围内。此外，集成电路装置，预驱动器、送电装置、送电控制装置、受电装置、受电控制装置的结构、配置、动作、以及电源线的布线方法并不仅限定于本实施例中的说明，可以有各种变形实施。

附图标记说明

DR1、DR2  送电驱动器(外部驱动器)

PR1～PR4  预驱动器

PTN1、PTN2  N型功率MOS晶体管

PTP1、PTP2  P型功率MOS晶体管

PVSS1、PDN1、PDP1、PVDD1  焊盘

PVSS2、PDN2、PDP2、PVDD2  焊盘

CL1～CL4、CL5～CL8  连接线

VSL1、VSL2  低电位侧电源线

VDL1、VDL2  高电位侧电源线

ESDR1、ESDR2  静电保护区

GN1～GN5、GP1～GP5  栅极控制信号

L1  一次线圈          L2  二次线圈

10  送电装置          12  送电部

14  电压检测电路      16  显示部

20  送电控制装置      22  送电部(送电侧)

24  振荡电路          26  驱动器控制电路

28  波形检测电路                30  数字电源调整电路

32  模拟电源调整电路            38  温度检测电路

39  复位电路                    40  受电装置

42  受电部                      43  整流电路

46  负载调制部                  48  供电控制部

50  受电控制装置                52  控制电路(受电侧)

54  输出保证电路                56  位置检测电路

58  振荡电路                    60  频率检测电路

62  充满电检测电路              70  数字电源调整电路

72  模拟电源调整电路            74  复位电力

90  负载                        92  充电控制装置

94  电池

100、104  N型用栅极控制电路

102、106  P型用栅极控制电路     110  控制逻辑电路

120  模拟电路                   130  控制逻辑电路

140  模拟电路

Claims (14)

1.一种集成电路装置，其特征在于，包括：

数字电源调整电路，用于进行数字电源的调整；

模拟电源调整电路，用于进行模拟电源的调整；

控制逻辑电路，具有逻辑单元，供给有由所述数字电源调整电路调整过的数字电源，并进行动作；

模拟电路，具有比较器和运算放大器中的至少一个，供给有通过所述模拟电源调整电路调整过的模拟电源，并进行动作；以及

电源布线区，至少布线有数字电源线和模拟电源线，所述数字电源线用于供给通过所述数字电源调整电路调整过的所述数字电源，所述模拟电源线用于供给通过所述模拟电源调整电路调整过的所述模拟电源，

其中，在所述控制逻辑电路的第一方向侧配置有所述数字电源调整电路、所述模拟电路和所述模拟电源调整电路，

当将与所述第一方向正交的方向作为第二方向时，所述电源布线区在配置有所述控制逻辑电路的第一区域与配置有所述数字电源调整电路、所述模拟电路及所述模拟电源调整电路的第二区域之间的区域上沿着所述第二方向形成。

2.根据权利要求1所述的集成电路装置，其特征在于，在所述数字电源调整电路的所述第二方向侧配置有所述模拟电路，在所述模拟电路的所述第二方向侧配置有所述模拟电源调整电路。

3.根据权利要求2所述的集成电路装置，其特征在于：

当将所述第二方向的相反方向作为第四方向时，在所述数字电源调整电路的所述第四方向侧配置有第一电源焊盘，所述第一电源焊盘用于输入作为所述数字电源调整电路的调整对象的电源，

在所述模拟电源调整电路的所述第二方向侧配置有第二电源焊盘，所述第二电源焊盘用于输入作为所述模拟电源调整电路的调整对象的电源。

4.根据权利要求2或3所述的集成电路装置，其特征在于，还包括：

温度检测电路，所述温度检测电路供给有通过所述数字电源调整电路调整过的所述数字电源，并进行动作，用于进行温度检测处理，

所述温度检测电路被配置在所述数字电源调整电路和所述模拟电路之间。

5.根据权利要求4所述的集成电路装置，其特征在于：

所述温度检测电路包括：

基准测量用晶体管，在作为基准电容器一端的节点的振荡节点和所述数字电源之间与基准阻抗串联设置；

电容器温度测量用晶体管，在所述振荡节点和所述数字电源之间与电容器温度测量用热敏电阻串联设置；

周围温度测量用晶体管，在所述振荡节点和所述数字电源之间与周围温度测量用热敏电阻串联设置；

放电用晶体管，所述放电用晶体管的漏极被连接在所述振荡节点上；以及

检测电路，当所述振荡节点的电压超过给定的阈值电压时，输出检测脉冲。

6.根据权利要求1～3中任一项所述的集成电路装置，其特征在于，还包括：

第一预驱动器，用于驱动由第一N型功率MOS晶体管和第一P型功率MOS晶体管构成的第一外部驱动器的所述第一N型功率MOS晶体管；以及

第二预驱动器，用于驱动所述第一外部驱动器的所述第一P型功率MOS晶体管，

当将所述第一方向的相反方向作为第三方向时，所述第一预驱动器和所述第二预驱动器被配置在所述电源布线区的所述第三方向侧。

7.根据权利要求6所述的集成电路装置，其特征在于：所述第一预驱动器和所述第二预驱动器的低电位侧电源线和高电位侧电源线与所述集成电路装置的其他电路的低电位侧电源线和高电位侧电源线分开布线。

8.根据权利要求6所述的集成电路装置，其特征在于：

在所述第一预驱动器的配置区域，配置有构成所述第一预驱动器的第一N型晶体管和第一P型晶体管，

在所述第二预驱动器的配置区域，配置有构成所述第二预驱动器的第二N型晶体管和第二P型晶体管，

所述第一N型晶体管、所述第一P型晶体管、所述第二N型晶体管、所述第二P型晶体管中的各个晶体管均由并联连接的多个单元晶体管构成，

所述集成电路装置还包括：

第一N型用栅极控制电路，输出多个栅极控制信号，各个所述栅极控制信号被分别输入到构成所述第一N型晶体管的多个单元晶体管的各个栅极；

第一P型用栅极控制电路，输出多个栅极控制信号，各个所述栅极控制信号被分别输入到构成所述第一P型晶体管的多个单元晶体管的各个栅极；

第二N型用栅极控制电路，输出多个栅极控制信号，各个所述栅极控制信号被分别输入到构成所述第二N型晶体管的多个单元晶体管的各个栅极；以及

第二P型用栅极控制电路，输出多个栅极控制信号，各个所述栅极控制信号被分别输入到构成所述第二P型晶体管的多个单元晶体管的各个栅极。

9.根据权利要求8所述的集成电路装置，其特征在于：

所述第一N型用栅极控制电路输出栅极控制信号，以使当导通所述第一N型晶体管时，以不同的定时导通构成所述第一N型晶体管的多个单元晶体管，当截止所述第一N型晶体管时，以相同的定时截止构成所述第一N型晶体管的多个单元晶体管，

所述第一P型用栅极控制电路输出栅极控制信号，以使当导通所述第一P型晶体管时，以不同的定时导通构成所述第一P型晶体管的多个单元晶体管，当截止所述第一P型晶体管时，以相同的定时截止构成所述第一P型晶体管的多个单元晶体管，

所述第二N型用栅极控制电路输出栅极控制信号，以使当导通所述第二N型晶体管时，以不同的定时导通构成所述第二N型晶体管的多个单元晶体管，当截止所述第二N型晶体管时，以相同的定时截止构成所述第二N型晶体管的多个单元晶体管，

所述第二P型用栅极控制电路输出栅极控制信号，以使当导通所述第二P型晶体管时，以不同的定时导通构成所述第二P型晶体管的多个单元晶体管，当截止所述第二P型晶体管时，以相同的定时截止构成所述第二P型晶体管的多个单元晶体管。

10.根据权利要求6所述的集成电路装置，其特征在于，还包括：

第三预驱动器，用于驱动由第二N型功率MOS晶体管和第二P型功率MOS晶体管构成的第二外部驱动器的所述第二N型功率MOS晶体管；以及

第四预驱动器，用于驱动所述第二外部驱动器的所述第二P型功率MOS晶体管，

所述第一预驱动器和所述第二预驱动器沿着所述集成电路装置的第一边配置，

所述第三预驱动器和所述第四预驱动器沿着所述集成电路装置的与所述第一边交叉的第二边配置，

所述模拟电路沿着与所述第二边相对的第四边配置。

11.根据权利要求10所述的集成电路装置，其特征在于：

在所述第一预驱动器和所述第二预驱动器的所述第二方向侧、且在所述第三预驱动器和所述第四预驱动器的所述第一方向侧，配置有用于控制所述第一预驱动器、所述第二预驱动器、所述第三预驱动器和所述第四预驱动器的所述控制逻辑电路。

12.根据权利要求10所述的集成电路装置，设置在无触点电力传输***的送电装置上，所述无触点电力传输***电磁耦合一次线圈和二次线圈，从所述送电装置向受电装置传输电力，并向所述受电装置的负载提供电力，所述集成电路装置的特征在于：

所述第一外部驱动器是用于驱动所述一次线圈的一端的第一送电驱动器，

所述第二外部驱动器是用于驱动所述一次线圈另一端的第二送电驱动器。

13.根据权利要求11所述的集成电路装置，设置在无触点电力传输***的送电装置上，所述无触点电力传输***电磁耦合一次线圈和二次线圈，从所述送电装置向受电装置传输电力，并向所述受电装置的负载提供电力，所述集成电路装置的特征在于：

所述第一外部驱动器是用于驱动所述一次线圈的一端的第一送电驱动器，

所述第二外部驱动器是用于驱动所述一次线圈另一端的第二送电驱动器。

14.一种电子设备，其特征在于：包括根据权利要求1至13中任一项所述的集成电路装置。

Images