CN101217024B - 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法 - Google Patents

栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法 Download PDF

Info

Publication number
CN101217024B
CN101217024B CN2008100003269A CN200810000326A CN101217024B CN 101217024 B CN101217024 B CN 101217024B CN 2008100003269 A CN2008100003269 A CN 2008100003269A CN 200810000326 A CN200810000326 A CN 200810000326A CN 101217024 B CN101217024 B CN 101217024B
Authority
CN
China
Prior art keywords
gate
electrode
transistor
contact site
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100003269A
Other languages
English (en)
Other versions
CN101217024A (zh
Inventor
金晶日
白承洙
李昌洙
李旼哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101217024A publication Critical patent/CN101217024A/zh
Application granted granted Critical
Publication of CN101217024B publication Critical patent/CN101217024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种包括彼此依赖地连接的多个级的栅极驱动电路。每一级包括：形成于栅极线的一端的栅极焊盘；输出用于驱动栅极线的栅极驱动信号的上拉晶体管；形成有设置在连接至上拉晶体管的栅电极的第一电极与连接至上拉晶体管的漏电极的第二电极之间的介电物质的电容器；将栅极焊盘连接至第二电极的第一连接电极；连接至上拉晶体管以维持栅极驱动信号的电压电平的保持晶体管；连接至上拉晶体管和电容器以通过栅极驱动信号控制保持晶体管的开关晶体管；以及将第二电极连接至开关晶体管的栅电极的第二连接电极。

Description

栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法
相关申请交叉参考
本发明要求于2007年1月5日向韩国知识产权局提交的韩国专利申请第10-2007-0001536号的优先权，其公开内容整体结合于此作为参考。
技术领域
本发明涉及一种液晶显示器(LCD)，更具体地说，涉及一种栅极驱动电路、具有这种栅极驱动电路的液晶显示器以及制造薄膜晶体管基板的方法，该方法能够防止由于液晶显示面板的制作过程中的静电放电而造成的损坏。
背景技术
通常，液晶显示器包括用于显示图像的液晶显示面板。该液晶显示面板包括显示图像的显示区和邻近显示区的***区。显示区由多条栅极线、多条数据线以及多个像素组成。每个像素由薄膜晶体管和液晶电容器组成。同时，***区由向栅极线提供栅极驱动信号的栅极驱动电路和向数据线提供数据驱动信号的数据驱动电路组成。
通过与薄膜晶体管的制作过程相同的制作过程使栅极驱动电路同时形成在液晶显示面板的***区中。栅极驱动电路包括：上拉晶体管，向栅极线提供栅极驱动信号；电容器，自举(boot strap)用于导通(turn on)上拉晶体管的脉冲；保持晶体管，连接至上拉晶体管的输出端，以维持栅极驱动信号的电压电平；以及开关晶体管，通过来自上拉晶体管的栅极驱动信号而断开(turn off)，以导通保持晶体管。这样，通过上拉晶体管的输出端和栅极线使栅极驱动电路连接至液晶显示器的像素区。
同时，在液晶显示器的制作过程中，栅极线和栅极驱动电路的栅电极同时形成，以形成栅极金属图案组。在形成栅极金属图像组之后，产生于像素区中的静电放电通过栅极线被引入到形成于栅极线一端的栅极焊盘(pad)中。从而，静电放电被引入到与栅极焊盘连接的栅极驱动电路的开关晶体管中。此时，引入到开关晶体管中的静电放电对栅极驱动电路的金属图案的密集部分造成了损坏。
发明内容
本发明提供了一种栅极驱动电路、具有这种栅极驱动电路的液晶显示器以及制造薄膜晶体管基板的方法，该方法能够防止由于在液晶显示面板的制作过程中从液晶显示面板的显示区引入的静电放电而造成的损坏。
根据本发明的一个方面，栅极驱动电路包括彼此依赖地(dependently)连接的多个级，其中，每个级包括：形成于栅极线一端的栅极焊盘；输出栅极驱动信号以驱动栅极线的上拉晶体管；形成有设置在连接至上拉晶体管的栅电极的第一电极与连接至上拉晶体管的漏电极的第二电极之间的介电物质的电容器；将栅极焊盘连接至第二电极的第一连接电极；连接至上拉晶体管以维持栅极驱动信号的电压电平的保持晶体管；连接至上拉晶体管和电容器以通过栅极驱动信号控制保持晶体管的开关晶体管；以及将第二电极连接至开关晶体管的栅电极的第二连接电极。
根据本发明的另一方面，液晶显示器包括：形成有栅极线和数据线以显示图像的液晶显示面板；用于驱动数据线的数据驱动电路；以及形成有多个级以驱动栅极线的栅极驱动电路，其中，每个级包括：形成于栅极线一端的栅极焊盘；输出栅极驱动信号以驱动栅极线的上拉晶体管；形成有设置在连接至上拉晶体管的栅电极的第一电极与连接至上拉晶体管的漏电极的第二电极之间的介电质的电容器；将栅极焊盘连接至第二电极的第一连接电极；连接至上拉晶体管以维持栅极驱动信号的电压电平的保持晶体管；连接至上拉晶体管和电容器以通过栅极驱动信号控制保持晶体管的开关晶体管；以及将第二电极连接至开关晶体管的栅电极的第二连接电极。
根据本发明的再一方面，制造薄膜晶体管基板的方法包括以下步骤：在基板上形成包括栅极线、栅极焊盘、第一电极、接触部、信号提供线以及栅电极的栅极金属图案；在栅极金属层上形成绝缘层；在绝缘层上形成包括有源层和欧姆接触层的半导体层；在半导体层上形成包括第二电极和漏电极的数据金属图案；在数据金属层上形成保护层并且形成接触孔以露出第二电极、栅极焊盘以及接触部、漏电极；以及在保护层上形成通过接触孔而露出的第二电极、栅极焊盘、接触部，连接至漏电极的连接电极以及像素电极。
在此，以大于栅极线宽度的距离将形成的栅极金属图案与栅极焊盘间隔开。
附图说明
根据以下描述和附图，本发明的特征将变得更明显，附图中：
图1是示出了本发明实施例的方框图；
图2是示出了图1所示的第一和第二栅极驱动电路的方框图；
图3是图2中所示的第一级的电路；
图4是图3中所示的第一级的结构的平面图；
图5A与图5B是沿图4中的线I-I′得到的横截面图；
图6是图4中所示的第一级的栅极金属图案的示例性结构的平面图；
图7A是根据本发明实施例的薄膜晶体管基板的平面图；
图7B是沿图7A中的线I-I′得到的横截面图；
图7C是沿图7A中的线II-II′得到的横截面图；
图8A是示出了根据本发明实施例的制造薄膜晶体管基板的方法中的一个步骤的平面图；
图8B至图8P是示出了根据本发明实施例的制造薄膜晶体管基板的方法中的各步骤的横截面图；
具体实施方式
以下参照于其中示出了本发明示例性实施例的图1至图8P对本发明进行更加充分地描述。
图1是根据本发明实施例的液晶显示器的方框图。
如图1所示，液晶显示器包括液晶显示面板110、数据驱动电路120、栅极驱动电路130和140、电平转换器150和160、计时控制器170，以及电源180。
液晶显示面板110包括彼此结合的TFT基板112和滤色片基板114。液晶显示面板110包括液晶层(未示出)，该液晶层通过TFT基板112与滤色片基板114之间产生的电场来驱动，以控制穿过液晶层的光量。
滤色片基板114包括：黑色矩阵，以矩阵方式形成在诸如玻璃的透明绝缘基板上；红、绿、蓝滤色片，形成在由黑色矩阵限定的区域中；以及共用电极，向液晶施加共用电压。
TFT 112包括显示区DA以及第一和第二***区PA1和PA2。显示区DA包括栅极线GL1、...、GLn，数据线DL1、...、DLm，以及布置在其中栅极线和数据线彼此连接的矩阵中的多个像素。第一***区PA1包括驱动栅极线GL1、...、GLn的栅极驱动电路130和140。第二***区PA2包括驱动数据线DL1、...、DLm的数据驱动电路120。在此，第一***区PA1代表邻近栅极线GL1、...、GLn的一端的区域，而第二***区PA2代表邻近数据线DL1、...、DLm的一端的区域。
像素区包括连接至栅极线GL1、...、GLn和数据线DL1、...、DLm的TFT T，连接至TFT T的液晶电容器Clc，以及存储电容器Cst。TFT T的栅电极和源电极分别连接至栅极线GL1、...、GLn和数据线DL1、...、DLm，而TFT T的漏电极连接至液晶电容器Clc和存储电容器Cst。
液晶电容器Clc由形成在TFT基板112上的像素电极(未示出)、形成在滤色片基板114上的共用电极(未示出)、以及介于像素电极与共用电极之间的液晶层形成。此外，存储电容器Cst由像素电极、形成在TFT基板112上以面向像素电极的存储电极线(未示出)、以及介于像素电极与存储电极线之间的绝缘层(未示出)形成。
栅极驱动电路130和140整体形成在位于液晶显示面板110的第一***区PA1中的栅极线GL1、...、GLn的至少一端。在此，栅极驱动电路130和140结合于栅极线GL1，...，GLn的两端，并形成为第一和第二栅极驱动电路130和140。更具体地说，通过与形成于显示区DA中的TFT T的制作过程相同的制作过程使第一和第二栅极驱动电路130和140与TFT T一起同时形成在第一***区PA1中。第一和第二栅极驱动电路130和140的输出连接至每条栅极线GL1、...、GLn。第一和第二栅极驱动电路130和140在栅极线GL1、...、GLn的两端相继提供栅极驱动信号，以驱动栅极线GL1、...、GLn。
数据驱动电路120接收来自计时控制器170的数据控制信号和数据，并选择与这些数据对应的模拟驱动电压，以向数据线DL1、...、DLm提供灰度(gray-scale)电压。数据驱动电路120形成有集成芯片，并被安装在TFT基板112的第二***区PA2中。数据驱动电路120通过连接于第二***区PA2的柔性印刷电路板102连接至时计控制器170和电源180。在此，数据驱动电路120并不限于形成在TFT基板112的第二***区中，而是可以通过带载封装(TCP)方法形成。
电平转换器150和160接收来自计时控制器170的栅极控制信号和来自电源180的驱动电压，以产生驱动第一和第二驱动电路130和140的信号，并且接着向第一和第二栅极驱动电路130和140提供该信号。在此，电平转换器150和160形成为分别向第一和第二驱动电路130和140提供驱动信号的第一和第二电平转换器150和160。
计时控制器170接收来自外源的数据和输入控制信号，以产生栅极控制信号和数据控制信号，并且接着向第一和第二电平转换器150和160以及数据驱动电路120提供该栅极控制信号和该数据控制信号。在此，这些数据代表RGB图像信号，而输入控制信号包括垂直同步信号VSYNC、水平同步信号HSYNC、主时钟MCLK以及数据使能信号DE。
电源180利用从外源接收到的源电压产生模拟驱动电压AVDD、共用电压VCOM以及栅极驱动电压。电源180向数据驱动电路120提供该模拟驱动电压AVDD，向液晶显示面板110的共用电极提供该共用电压VCOM，向电平转换器150和160提供栅极驱动电压。
计时控制器170、第一和第二电平转换器150和160、以及电源180安装在印刷电路基板104上。印刷电路基板104通过柔性电路基板102连接至TFT基板112的第二***区PA2。形成于液晶显示面板110上的栅极驱动电路130和140通过数据驱动电路120或柔性电路基板102连接至计时控制器170和电源180。
图2是图1中所示的第一和第二栅极驱动电路的方框图。
如图2中所示，第一和第二栅极驱动电路设置成邻近显示区DA的相对侧，以驱动终止于两个相对侧的栅极线GL1、...、GLn。
第一和第二栅极驱动电路130和140具有关于栅极线GL1、...、GLn彼此对称的结构。第一和第二栅极驱动电路130和140中的每一条均包括接收和传输来自数据驱动电路120的信号的引线部134，以及随后响应于该信号而输出栅极驱动信号的电路部132。
电路部132包括具有彼此连接的多个级STG1、...、STG(n+1)的移位寄存器。电路部132中彼此连接的第一至第(n+1)级STG1、...、STG(n+1)中的每一个均电连接，以依次输出栅极驱动信号。第(n+1)级STG(n+1)代表虚拟级。在此，n是偶数。
级STG1、...、STG(n+1)中的每一个均包括第一和第二时钟端CK1和CK2、输入端IN、控制端CT、输出端OUT、复位端RE、进位(carry)端CR以及接地电压端VSS。
在级STG1、...、STG(n+1)的奇数级STG1、STG3、...、STG(n+1)中，第一时钟端CK1接收栅极时钟脉冲CKV，而第二时钟端CK2接收栅极时钟条(bar)脉冲CKVB。在级STG1、...、STG(n+1)的偶数级STG2、STG4、...、STGn中，第一时钟端CK1接收栅极时钟条脉冲CKVB，而第二时钟端CK2接收栅极时钟脉冲CKV。
级STG1、...、STG(n+1)中的每一级的输入端IN均连接至上一级的进位端CR，以接收上一级的进位信号，而控制端CT均连接至下一级的输出端OUT，以接收下一级的输出信号。由于对第一级STG1而言不存在上一级，因此第一级STG1的输入端IN接收启动脉冲STVP。由进位端CR输出的进位信号驱动下一级。
优选地，向第n级STGn的控制端CT提供进位信号的虚拟级STG(n+1)的控制端CT接收启动脉冲STVP。级STG1、...、STG(n+1)的接地电压端VSS接收接地电压VOFF，而复位端RE接收第(n+1)级STG(n+1)的输出信号。
此外，级STG1、...、STG(n+1)的奇数级STG1、STG3、...、STG(n+1)的输出端OUT输出栅极时钟脉冲CKV作为栅极驱动信号，而其进位端CR输出栅极时钟脉冲CKV作为进位信号。级STG1、...、STG(n+1)中的偶数级STG2、STG4、...、STGn的输出端OUT输出栅极时钟条脉冲CKVB作为栅极驱动信号，而其进位端CR输出栅极时钟条脉冲CKVB作为进位信号。换句话说，通过使栅极时钟脉冲CKV与奇数级STG1、STG3、...、STG(n+1)同步以及使栅极时钟条脉冲CKVB与偶数级STG2、STG4、...、STGn同步，第一栅极驱动电路130输出栅极驱动信号。
第一栅极驱动电路130的级STG1、...、STG(n+1)的输出端OUT分别连接至形成于显示区DA中的栅极线GL1、...、GLn，以便依次向栅极线GL1、...、GLn提供栅极驱动信号，以依次驱动栅极线GL1、...、GLn。
引线部134邻近电路部132而形成。引线部134包括彼此平行延伸的启动脉冲引线SL1、栅极时钟脉冲引线SL2、栅极时钟条脉冲引线SL3、接地电压引线SL4以及复位引线SL5。
启动脉冲引线SL1接收来自第一电平转换器150的启动脉冲STVP并向第一级STG1的输入端和第(n+1)级STG(n+1)的控制端CT传输该启动脉冲STVP。
栅极时钟脉冲引线SL2接收来自第一电平转换器150的栅极时钟脉冲CKV并向奇数级STG1、STG3、...、STG(n+1)的第一时钟端CK1和偶数级STG2、STG4、...、STGn的第二时钟端CK2传输该栅极时钟脉冲CKV。
栅极时钟条脉冲引线SL3接收来自第一电平转换器150的栅极时钟条脉冲CKVB并向奇数级STG1、STG3、...、STG(n+1)的第二时钟端CK2和偶数级STG2、STG4、...、STGn的第一时钟端CK1传输该栅极时钟条脉冲CKVB。
接地电压引线SL4接收来自电源180的栅极关断电压VOFF并向第一至第(n+1)级STG1、...、STG(n+1)的接地电压端VSS传输该栅极关断电压VOFF。
复位配线SL5向级STG1、...、STG(n+1)的复位端RE提供第(n+1)级STG(n+1))的输出端OUT的输出信号作为复位信号REsig。
第二栅极驱动电路140与第一栅极驱动电路130关于栅极线GL1、...、GLn对称。因此，第二栅极驱动电路140具有与第一栅极驱动电路130相同的结构，从而，将省去对第二栅极驱动电路140的详细描述。
栅极驱动电路130和140并不限于根据本发明示例性实施例的第一和第二栅极驱动电路130和140，而是可以形成为具有一条栅极驱动电路。在此，第一栅极驱动电路130邻近显示区DA的一端而设置，以在显示区DA一端驱动栅极线GL1、...、GLn。第二栅极驱动电路140具有与第一栅极驱动电路130相同的结构，因此，不需对第二栅极驱动电路140进行详细描述。
此外，栅极驱动电路130和140可形成为使得第一栅极驱动电路130的奇数级STG1、STG3、...、STG(n+1)形成于栅极线GL1、...、GLn的一端，而第二栅极驱动电路140的偶数级STG2、STG4、...、STGn形成于栅极线GL1、...、GLn的另一端。于是，奇数级STG1、STG3、...、STG(n+1)与偶数级STG2、STG4、...、STGn可被交替地驱动。第二栅极驱动电路140通过第二级STG2的输入端IN和第n级的控制端CT接收由第一栅极驱动电路130的第一级STG1的输出端OUT输出的栅极时钟脉冲CKV，而不是接收偶数级STG2、STG4、...、STGn的第一级处的启动脉冲STVP。栅极驱动电路130和140的每一奇数级STG1、STG3、...、STG(n+1)和每一偶数级STG2、STG4、...、STGn的操作与第一栅极电路130的每一奇数级和每一偶数级的操作相同，因此，将省去对其的详细描述。
图3是用于说明图2中所示的第一级的电路图。
在此，第一级具有与第二至第(n+1)级中的每一级相同的结构，因此仅对第一级的结构进行描述，而对第二至第(n+1)级的结构不再描述。
如图3中所示，第一级包括上拉部132a、下拉部132b、驱动部132c、保持部132d、开关(switching)部132e以及进位部132f。
上拉部132a上拉通过第一时钟端CK1提供的栅极时钟脉冲CKV，以通过输出端OUT将其作为栅极驱动信号输出。上拉部132a包括具有连接至第一节点N1的栅电极的第一晶体管NT1、连接至第一时钟端CK1的源电极、以及连接至输出端OUT的漏电极。第一晶体管NT1代表上拉栅极时钟脉冲CKV的上拉晶体管。并且，第一晶体管NT1通过输出端OUT向像素区的栅极线提供栅极驱动信号。
下拉部132b将响应于来自第二级的进位信号而被上拉的栅极驱动信号下拉至通过接地电压端VSS提供的栅极关断电压VOFF。下拉部132b包括具有连接至控制端CT的栅电极的第二晶体管NT2、连接至输出端OUT的漏电极、以及连接至接地电压端VSS的源电极。
驱动部132c响应于通过输入端IN提供的启动脉冲STVP导通上拉部132a并且响应于第二级的进位信号而将其断开。为此，驱动部132c包括缓冲部、充电部以及放电部。
缓冲部包括第三晶体管NT3，该第三晶体管具有共同连接至输入端IN的栅电极和源电极，以及连接至第一节点N1的源电极。充电部包括第一电容器C1，该第一电容器具有连接至第一节点N1的第一电极以及连接至第二节点N2的第二电极。放电部包括第四晶体管NT4，该第四晶体管具有连接至控制端CT的栅电极、连接至第一节点N1的源电极以及连接至接地电压端VSS的漏电极。
当输入端IN接收启动脉冲STVP时，第三晶体管NT3响应于此而导通，并且该启动脉冲STVP被充入第一电容器C1中。当高于第一晶体管T1的阈值电压的电压被充入第一电容器C1中时，第一晶体管NT1被导通，以将提供至第一时钟端CK1的栅极时钟脉冲CKV提供至输出端OUT。此时，通过第一电容器C1响应于第二节点N2的电势变化的耦合，第一节点N1的电势通过第二节点N2的电势变化而自举。因此，第一晶体管NT1允许施加给源电极的第一栅极时钟脉冲CKV通过输出端OUT输出。在此，启动脉冲STVP利用第一晶体管NT1作为预备充电信号，以便产生第一栅极驱动信号。当第四晶体管NT4响应于通过控制端CT输入的第二级进位信号而导通时，第一电容器C1中的电荷被放出至通过接地电压端VSS提供的栅极关断电压VOFF的电平。提供至输出端OUT的栅极时钟脉冲CKV变成提供至栅极线的栅极驱动信号。
保持部132d包括将栅极驱动信号保持于栅极关断电压VOFF的电平的第五和第六晶体管NT5和NT6。第五晶体管NT5具有连接至第三节点N3的栅电极、连接至第二节点N2的源电极以及连接至接地电压端VSS的漏电极。第六晶体管NT6具有连接至第二时钟端CK2的栅电极、连接至第二节点N2的源电极以及连接至接地电压端VSS的漏电极。
开关部132e包括第七、第八、第九和第十晶体管NT7、NT8、NT9和NT10以及第二和第三电容器C2和C3，并且控制着保持部132d的驱动。第七晶体管NT7具有连接至第一时钟端CK1的栅电极和漏电极、以及通过第三电容器C3连接至第三节点N3的源电极。第八晶体管NT8具有连接至第一时钟端CK1的源电极、通过第二电容器C2连接至源电极的栅电极、以及通过第三电容器C3连接至第三节点N3和栅电极的漏电极。第九晶体管NT9具有连接至第七晶体管NT7的源电极的漏电极、连接至第二节点N2的栅电极、以及连接至接地电压端VSS的源电极。第十晶体管NT10具有连接至第三节点N3的源电极、连接至第二节点N2的栅电极、以及连接至接地电压端VSS的漏电极。
当栅极时钟脉冲CKV的高电平被作为栅极驱动信号输出至输出端OUT时，第二节点N2的电势变为高电平。当第二节点N2的电势变为高电平时，第九和第十晶体管NT9和NT10被切换为导通状态。此时，尽管第七和第八晶体管NT7和NT8通过提供至第一时钟端CK1的栅极时钟脉冲CKV而被切换为导通状态，但是由第七和第八晶体管NT7和NT8输出的信号通过第九和第十晶体管NT9和NT10而被放电至接地电压VOFF。因此，尽管栅极驱动信号的高电平被输出，但是第三节点N3的电势仍维持在低电平，并且因此第五晶体管NT5维持断开状态。栅极驱动信号响应于通过控制端CT输入的第二级的进位信号而通过接地电压端VSS放电，并且第二节点N2的电势逐渐下降至低电平。因此，第九和第十晶体管NT9和NT10被切换为断开状态，而第三节点N3的电势通过由第七和第八晶体管NT7和NT8输出的信号而上升至高电平。随着第三节点N3的电势增加，第五晶体管NT5被导通，而第二节点N2的电势通过第五晶体管NT5而放电至接地电压VOFF。
在这种情况下，当第六晶体管NT6通过提供至第二时钟端CK2的栅极时钟条脉冲CKVB而被导通时，第二节点N2的电势通过接地电压端VSS而放电。
保持部132d的第五和第六晶体管NT5和NT6将第二节点N2的电势保持于接地电压VOFF。第五晶体管NT5代表保持晶体管。
开关部132e决定将第五晶体管NT5导通的时间。开关部132e的第五晶体管NT5代表开关晶体管。
进位部132f包括第十一晶体管NT11，该第十一晶体管具有连接至第一时钟端CK1的漏电极、连接至第一节点N1的栅电极以及连接至进位端CR的源电极。第十一晶体管NT11被导通并向进位端CR提供输入至漏电极的栅极时钟脉冲CKV。
第一级进一步包括纹波(ripple)防止部132g和复位部132h。纹波防止部132g防止维持在接地电压VOFF处的栅极驱动信号由于通过输入端IN输入的噪音而波动。纹波防止部132g包括第十二晶体管NT12和第十三晶体管NT13。第十二晶体管NT12具有连接至输入端IN的源电极、连接至第二时钟端CK2的栅电极以及连接至第一节点N1的漏电极。第十三晶体管NT13具有连接至第一节点N1的漏电极、连接至第一时钟端CK1的栅电极以及连接至第二电极N2的源电极。
复位部132h包括第十四晶体管NT14，该第十四晶体管具有通过第一节点N1连接至上拉部132a的源电极、连接至复位端RE的栅电极以及连接至接地电压端VSS的漏电极。第十四晶体管NT14响应于复位信号(该复位信号是通过复位端RE输入的第(n+1)级的输出信号)而放出通过输入端IN输入的噪音。复位部132h通过导通STG1、...、STGn中的每一级的第十四晶体管NT14而将级STG1、...、STGn中的每一级的第一节点N1复位至接地电压VOFF。于是，电路部132的级STG1、...、STG(n+1)能够再次运行在初始状态。
同时，上拉部132a的第一晶体管NT1和转换部132e的第十晶体管NT10通过第二节点N2连接。在此，当通过连接至栅极线的输出端OUT而在像素区中产生的静电放电被引入时，静电放电也通过第二节点N2被引入到第一晶体管T1和第十晶体管NT10中。此时，将静电放电引入第一晶体管NT1和第十晶体管NT10中对电路造成损害。因此，应通过形成第一晶体管NT1和第二节点N2以使它们不会在栅极电平处彼此直接连接而防止静电放电的引入。
在此，以下参照图4和图5详细描述根据本发明实施例的用于防止静电放电引入的第一级的示例性结构。
图4是用于说明图3中所示的第一级的示例性结构的平面图，图5A和5B是沿图4中的线I-I′得到的横截面图。在此，描述了根据本发明实施例的第一级的部分结构。
如图4中所示，第一级包括具有第一电极211和第二电极231的电容器210、形成在栅极线214的一端并通过第一连接电极251连接至第二电极231的栅极焊盘213、以及通过信号提供线216连接至开关晶体管并通过第二连接电极252连接至第二电极231的接触部215。在此，电容器210对应于图3中所示的第一电容器C1。
电容器210通过依次沉积第一电极211、作为介电物质的绝缘层220以及第二电极231而形成。电容器210连接至栅极焊盘213，以接收由上拉晶体管输出的栅极驱动信号并将该栅极驱动信号提供给栅极线214。电容器210与连接至开关晶体管的接触部215连接。
如图5B中所示，电容器210可进一步包括形成于绝缘层220上的有源层221。在此，有源层221用作与绝缘层220类似的介电物质。有源层221防止发生在第一电极221与第二电极231之间的诸如由外界物质造成的短路的缺陷。
栅极焊盘213形成于从像素区延伸出的栅极线214的一端。在此，栅极焊盘213与电容器210的第一电极211以大于栅极线214的宽度的距离间隔开。栅极焊盘213通过第一连接电极251连接至电容器210的第二电极231。栅极焊盘213向栅极线214提供栅极驱动信号。
接触部215设置在电容器210与栅极焊盘213之间。接触部215通过信号引线216连接至开关晶体管。在此，接触部215与栅极焊盘213以距离L间隔开。优选地，将L形成得大于栅极线214的宽度。
第一级进一步包括形成于第二电极231和绝缘层220上的保护层241。
第一连接电极251通过保护层241的第一和第二接触孔242和243连接至电容器210和栅极焊盘213。第二连接电极252通过第三和第四接触孔244和245连接至电容器210和接触部215。这样，栅极焊盘213和接触部215未通过同一平面上的导电材料连接，而是利用电容器210以及第一和第二连接电极251和252而电连接。
以下参照图6详细描述接触部215的距离L。
图6是图4中所示的第一级的栅极金属图案的示例性结构的平面图。
如图6中所示，接触部215与栅极焊盘213以距离L间隔开。例如，距离L不受限制，但优选地，考虑到电容器210与栅极焊盘213之间的距离，接触部215形成得尽可能大，从而使产生于像素区中并通过栅极线214引入到栅极焊盘213中的静电放电不被引入到接触部215中。这样，接触部215在栅极电平处不被连接至电容器210和栅极焊盘213，从而防止了静电放电的引入。
同时，信号提供线216连接至接触部215和开关晶体管的栅电极。
在此，现在将参照图7A至图8P，详细描述根据本发明实施例的制造TFT基板的方法。
图7A是根据本发明实施例的TFT基板的平面图，图7B是沿图7A中的线I-I′得到的横截面图，而图7C是沿图7A中的线II-II′得到的横截面图。
参照图7A至图7C，制造TFT基板的方法包括以下步骤：在基板201上形成包括栅极线214、栅极焊盘213、第一电极211、接触部215、信号提供线216以及栅电极217的栅极金属图案；在栅极金属图案上形成绝缘层220；在绝缘层220上形成包括有源层211和欧姆接触层223的半导体层；在半导体层上形成包括第二电极231以及源电极和漏电极233和234的数据金属图案；在数据金属图案上形成保护层241以及形成接触孔242、243、244、245和246以露出第二电极231、栅极焊盘213、接触部215和漏电极234；以及在保护层241上形成连接至通过接触孔242、243、244、245和246而露出的第二电极231、栅极焊盘213、接触部215和漏电极234的连接电极251和252以及像素电极255。
现在将参照图8A至图8P详细描述制造TFT基板的方法。
图8A至图8P是用于说明根据本发明实施例的制造TFT基本的方法的平面图以及各横截面图。
如图8A至图8C中所示，以下描述在基板201上形成包括栅极线214、栅极焊盘213、第一电极211、接触部215、信号提供线216以及栅极电极217的栅极金属层的步骤。
更具体地说，形成包括构成栅极驱动电路的栅极线214、第一电极211、栅极焊盘213、接触部215以及信号提供线216的栅极金属图案。此时，借助于通过诸如溅射等的沉积方法形成栅极金属层并且随后通过光刻和蚀刻工艺将该栅极金属层图案化来形成栅极金属图案。在此，基板201通常使用诸如玻璃或塑料的透明绝缘玻璃。
同时，形成包括构成像素TFT的栅极线214和栅电极217的栅极金属图案。
通过从像素区向栅极驱动电路区延伸而形成栅极线214，栅极焊盘213形成于栅极线214的一端。第一电极211与栅极焊盘213的一端以预定距离间隔开。将接触部215设置在栅极焊盘213与第一电极211之间。信号提供线216将其一端连接至接触部215，而将其另一端连接至开关晶体管的栅电极。此外，将栅电极217连接至栅极线214并形成为突出在从栅极线214延伸出的一端处突出。
由于制造环境的电性质，形成栅极金属图案可能会导致像素区的栅极线214中的静电放电。在这种情况下，静电放电通过栅极线214转移至形成于栅极线214的一端的栅极焊盘213。
将接触部215与栅极焊盘213以距离L间隔开。优选地，距离L代表大于栅极线214的宽度的距离，从而使得转移至栅极焊盘213的静电放电不被引入到接触部215中。通常，考虑到栅极线214的宽度被形成为大约4μm，因此优选地，将接触部215与栅极焊盘213以大于4μm的距离间隔开，但并不限于此。
此外，优选地，栅极焊盘213与第一电极211之间的距离大于栅极线214的宽度。
下面，如图8D至图8E所示，现在将描述在具有栅极金属图案基板201上通过等离子体增强化学气相沉积(PECVD)法等形成绝缘层220的步骤。在此，通过在基板201的整个表面上沉积诸如SiOx或SiNx的绝缘材料而形成绝缘层220。这样，绝缘层220覆盖了形成于基板201上的栅极金属图案，以使该栅极金属图案绝缘。
如图8F至图8G中所示，现在将描述在其上形成有绝缘层200的基板201上形成包括有源层221和欧姆接触层223的半导体层的步骤。此时，将构成栅极驱动电路的有源层221形成为与第一电极211交叠。
通过分别沉积非晶硅和掺杂的非晶硅并在随后进行蚀刻而形成有源层211和欧姆接触层223。
下面，如图8H至图8J所示，现在将描述在包括半导体层的基板201上形成包括第二电极231、数据线232、源电极233以及漏电极234的数据金属图案。
更具体地说，借助于通过诸如溅射方法等的沉积方法在包括半导体层的基板201上形成金属层并且随后通过光刻和蚀刻工艺对该金属层图案化而形成数据金属图案。将第二电极231图案成与第一电极211交叠。这样，形成了具有设置在第一和第二电极211和231之间的绝缘层220的电容器210。
同时，通过在像素区中的欧姆接触层223上形成源电极233和漏电极234而形成像素TFT。
下面，如图8K至图8M所示，现在将描述在包括数据金属图案的基板201上形成保护层241以及第一至第五接触孔242、243、244、245和246的步骤。
通过诸如PECVD的沉积法或旋涂方法形成保护层241。利用掩膜通过光刻和蚀刻工艺形成穿透保护层241的第一、第三和第五接触孔242、244和246以及穿透保护层241和绝缘层220的第二和第四接触孔243和245。第一至第五接触孔242、243、244、245和246使第二电极231、栅极焊盘213、接触部215以及漏电极234的一部分露出。
保护层241由诸如SiNx或SiOx的用于绝缘的无机材料，或诸如亚克力(acryl)、聚酰亚胺的有机材料，或苯并环丁烯(BCB)形成。
下面，如图8N与图8P所示，现在将描述在保护层241上形成栅极驱动电路的第一和第二电极251和252以及像素区的像素电极255的步骤。
在保护层241上通过溅射方法等由透明导电材料形成第一和第二连接电极251和252以及像素电极255。第一和第二连接电极251和252以及像素电极255由诸如ITO(氧化铟锡)、TZO(氧化铟锌)或TO(氧化锡)的透明导电材料形成。通过利用掩膜借助于光刻和蚀刻工艺对透明导电材料图案化而形成第一和第二连接电极251和252以及像素电极255。
第一和第二连接电极251和252通过第一至第四接触孔242、243、244和255连接至第二电极231、栅极焊盘213以及接触部215。像素电极255通过第五接触孔246连接至漏电极234。
如上所述，通过形成栅极焊盘以及连接至第二电极和连接电极的接触部，根据本发明实施例的栅极驱动电路以及具有该栅极驱动电路的液晶显示器防止产生于像素区中的静电放电被引入到栅极驱动电路中。因此，本发明防止了栅极驱动电路由于静电放电而损坏并且防止了液晶显示器的驱动故障。
尽管已结合目前被认为是实用的示例性实施例描述了本发明，但应理解的是，本发明并不限于所公开的各实施例，相反地，本发明旨在覆盖包含于所附权利要求的精神和范围内的各种更改和等同布置。

Claims (18)

1.一种栅极驱动电路，包括：
多个级，每一级包括：
栅极焊盘，形成于栅极线的一端；
上拉晶体管，输出用于驱动所述栅极线的栅极驱动信号；
电容器，形成有设置在第一电极与第二电极之间的介电物质，所述第一电极连接至所述上拉晶体管的栅电极，所述第二电极连接至所述上拉晶体管的漏电极；
第一连接电极，将所述栅极焊盘连接至所述第二电极；
保持晶体管，连接至所述上拉晶体管，以维持所述栅极驱动信号的电压电平；
开关晶体管，连接至所述上拉晶体管和所述电容器，以通过所述栅极驱动信号控制所述保持晶体管；以及
第二连接电极，将所述第二电极连接至所述开关晶体管的栅电极，其中，进一步包括通过信号提供线连接至所述开关晶体管的栅电极的接触部，所述接触部与所述栅极焊盘以预定的距离间隔开，其中，所述接触部通过所述第二连接电极连接至所述第二电极。
2.根据权利要求1所述的栅极驱动电路，其中，所述介电物质由使栅极线绝缘的绝缘层形成。
3.根据权利要求2所述的栅极驱动电路，其中，所述介电物质进一步包括有源层。
4.根据权利要求2所述的栅极驱动电路，其中，所述接触部与所述栅极焊盘以大于所述栅极线宽度的距离间隔开。
5.根据权利要求4所述的栅极驱动电路，其中，所述接触部与所述栅极焊盘以大于4μm的距离间隔开。
6.根据权利要求4所述的栅极驱动电路，其中，所述接触部设置在所述第一电极与所述栅极焊盘之间。
7.根据权利要求4所述的栅极驱动电路，其中，所述栅极焊盘与所述第一电极以大于所述栅极线宽度的距离间隔开。
8.一种液晶显示器包括：
液晶显示面板，包括栅极线和数据线；
数据驱动电路，用于驱动所述数据线；以及
栅极驱动电路，形成有多个级，以驱动所述栅极线，
其中，每一级包括：形成于栅极线一端的栅极焊盘；输出用于驱动所述栅极线的栅极驱动信号的上拉晶体管；形成有介电物质的电容器，所述介电物质设置在连接至所述上拉晶体管的栅电极的第一电极与连接至所述上拉晶体管的漏电极的第二电极之间；将所述栅极焊盘连接至所述第二电极的第一连接电极；连接至所述上拉晶体管以维持所述栅极驱动信号的电压电平的保持晶体管；连接至所述上拉晶体管和所述电容器以通过所述栅极驱动信号控制所述保持晶体管的开关晶体管；以及将所述第二电极连接至所述开关晶体管的栅电极的第二连接电极，
其中，进一步包括通过信号提供线连接至所述开关晶体管的栅电极的接触部，所述接触部与所述栅极焊盘以预定距离间隔开，其中，所述接触部连接至所述第二连接电极。
9.根据权利要求8所述的液晶显示器，进一步包括：
电源，被适配为利用从外源接收到的电压产生用于驱动所述数据和栅极驱动电路的电压；
计时控制器，产生栅极和数据控制信号，以控制所述栅极线和数据线；以及
电平转换器，接收来自所述计时控制器的栅极和数据控制信号以及来自所述电源的栅极驱动电压，并且产生驱动所述栅极驱动电路的信号。
10.根据权利要求8所述的液晶显示器，其中，所述介电物质由使所述栅极线绝缘的绝缘层形成。
11.根据权利要求8所述的液晶显示器，其中，所述介电物质进一步包括有源层。
12.根据权利要求10所述的液晶显示器，其中，所述接触部与所述栅极焊盘以大于所述栅极线宽度的距离间隔开。
13.根据权利要求12所述的液晶显示器，其中，所述接触部与所述栅极焊盘以大于4μm的距离间隔开。
14.根据权利要求12所述的液晶显示器，其中，所述接触部设置在所述第一电极与所述栅极焊盘之间。
15.根据权利要求12所述的液晶显示器，其中，所述栅极焊盘与所述第一电极以大于所述栅极线宽度的距离间隔开。
16.根据权利要求8所述的液晶显示器，其中，所述栅极驱动电路形成于所述栅极线的至少一端处。
17.一种制造薄膜晶体管基板的方法，所述基板包括根据权利要求1所述的栅极驱动电路，所述方法包括：
在基板上形成包括栅极线、栅极焊盘、第一电极、接触部、信号提供线以及栅电极的栅极金属图案；
在所述栅极金属图案的层上形成绝缘层；
在所述绝缘层上形成包括有源层和欧姆接触层的半导体层；
在所述半导体层上形成包括第二电极和漏电极的数据金属图案；
在所述数据金属图案的层上形成保护层，并且形成接触孔以露出所述第二电极、所述栅极焊盘、所述接触部以及所述漏电极；以及
形成连接至通过所述接触孔而露出的所述第二电极、所述栅极焊盘、所述接触部以及所述漏电极的连接电极和像素电极，所述连接电极包括第一连接电极和第二连接电极，
其中，所述栅极焊盘通过所述第一连接电极连接至所述第二电极，所述第二电极通过所述第二连接电极连接至所述栅极驱动电路的开关晶体管的栅电极，所述接触部通过所述信号提供线连接至所述栅极驱动电路的开关晶体管的栅电极，所述接触部与所述栅极焊盘以预定的距离间隔开，其中，所述接触部通过所述第二连接电极连接至所述第二电极。
18.根据权利要求17所述的方法，其中，形成所述栅极金属图案的步骤包括将所述栅极金属图案形成为使所述栅极金属图案与所述栅极焊盘以大于所述栅极线宽度的距离间隔开。
CN2008100003269A 2007-01-05 2008-01-04 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法 Active CN101217024B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0001536 2007-01-05
KR1020070001536 2007-01-05
KR1020070001536A KR101316791B1 (ko) 2007-01-05 2007-01-05 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
CN101217024A CN101217024A (zh) 2008-07-09
CN101217024B true CN101217024B (zh) 2012-06-20

Family

ID=39276247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100003269A Active CN101217024B (zh) 2007-01-05 2008-01-04 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法

Country Status (4)

Country Link
US (1) US20080165110A1 (zh)
EP (1) EP1942525B1 (zh)
KR (1) KR101316791B1 (zh)
CN (1) CN101217024B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432126B1 (ko) * 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101499651B1 (ko) 2008-08-01 2015-03-06 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
CN102144253B (zh) * 2008-10-10 2013-07-03 夏普株式会社 显示装置及其驱动方法
KR101891590B1 (ko) * 2011-09-01 2018-08-27 삼성디스플레이 주식회사 게이트 구동회로, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR20130046847A (ko) * 2011-10-28 2013-05-08 삼성디스플레이 주식회사 표시기판 및 표시기판의 수리 방법
US9601064B1 (en) * 2011-11-28 2017-03-21 Elbit Systems Ltd. Liquid crystal display with full driver redundancy scheme
CN102646401B (zh) * 2011-12-30 2013-10-16 北京京东方光电科技有限公司 移位寄存器、goa面板及栅极驱动方法
MY167330A (en) * 2012-04-20 2018-08-16 Sharp Kk Display device
CN102854643B (zh) * 2012-09-04 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示面板及其制造方法
KR20140057794A (ko) 2012-11-05 2014-05-14 삼성디스플레이 주식회사 게이트 구동 회로, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102082408B1 (ko) 2013-05-15 2020-02-28 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
JP6098017B2 (ja) * 2014-02-17 2017-03-22 エバーディスプレイ オプトロニクス（シャンハイ） リミテッド 薄膜トランジスタアレイ基板及びその製造方法
KR102187771B1 (ko) 2014-03-13 2020-12-08 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
TWI517135B (zh) 2014-05-08 2016-01-11 友達光電股份有限公司 主動元件陣列基板及其修補方法
JP6360718B2 (ja) * 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
KR102218606B1 (ko) * 2014-06-05 2021-02-23 삼성디스플레이 주식회사 표시 패널 모듈, 이를 구비하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
CN104318890A (zh) 2014-11-18 2015-01-28 合肥鑫晟光电科技有限公司 一种阵列基板及其驱动方法、显示装置
CN105097826A (zh) * 2015-06-04 2015-11-25 京东方科技集团股份有限公司 Goa单元及其制作方法、显示基板、显示装置
KR102369858B1 (ko) 2015-06-29 2022-03-07 삼성디스플레이 주식회사 표시 장치
CN105575352A (zh) * 2016-03-02 2016-05-11 京东方科技集团股份有限公司 栅极驱动方法及电路、显示装置
KR102073636B1 (ko) * 2016-09-13 2020-02-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR102657989B1 (ko) * 2016-11-30 2024-04-16 삼성디스플레이 주식회사 표시 장치
CN107068092B (zh) * 2017-05-04 2019-11-01 京东方科技集团股份有限公司 一种静电防护方法、装置及液晶显示器
KR102420079B1 (ko) 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
CN109557729B (zh) 2017-09-26 2022-02-15 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
KR102559086B1 (ko) * 2017-12-12 2023-07-24 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
KR102647372B1 (ko) * 2018-07-13 2024-03-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10832607B2 (en) * 2018-09-27 2020-11-10 HKC Corporation Limited Display control device, display, and self-test interrupt method
KR102543041B1 (ko) * 2018-11-29 2023-06-14 엘지디스플레이 주식회사 외부 보상용 표시 장치 및 그 구동 방법
KR102666170B1 (ko) * 2019-04-17 2024-05-16 삼성디스플레이 주식회사 표시 패널 및 표시 장치
US11348533B1 (en) * 2019-06-13 2022-05-31 Apple Inc. Methods and apparatus for accelerating scan signal fall time to reduce display border width

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519927A (zh) * 2003-02-06 2004-08-11 ������������ʽ���� 半导体装置
CN1727975A (zh) * 2004-07-30 2006-02-01 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657139A (en) * 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
JPH08179731A (ja) * 1994-12-26 1996-07-12 Hitachi Ltd データドライバ、走査ドライバ、液晶表示装置及びその駆動方式
JPH11509938A (ja) * 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
KR100326356B1 (ko) * 1995-08-07 2002-06-20 가나이 쓰도무 정전기대책에 적합한 액티브매트릭스방식의 액정표시장치
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4067090B2 (ja) * 2002-10-03 2008-03-26 シャープ株式会社 Ｔｆｔ基板およびその製造方法
JP3794368B2 (ja) * 2002-10-29 2006-07-05 セイコーエプソン株式会社 Ｅｌ表示装置
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
JP4583732B2 (ja) * 2003-06-30 2010-11-17 株式会社半導体エネルギー研究所 表示装置、及びその駆動方法
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
TWI220312B (en) * 2003-07-16 2004-08-11 Mediatek Inc Electrostatic discharge protection circuit
TWI234835B (en) * 2003-09-08 2005-06-21 Realtek Semiconductor Corp Method for checking via density in IC layout
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
US7269817B2 (en) * 2004-02-10 2007-09-11 International Business Machines Corporation Lithographic process window optimization under complex constraints on edge placement
US6984853B2 (en) * 2004-02-26 2006-01-10 Agilent Technologies, Inc Integrated circuit with enhancement mode pseudomorphic high electron mobility transistors having on-chip electrostatic discharge protection
KR20060091465A (ko) * 2005-02-15 2006-08-21 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR20060102173A (ko) * 2005-03-23 2006-09-27 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 이의 제조 방법
KR101165472B1 (ko) * 2005-12-30 2012-07-13 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US7420252B2 (en) * 2006-01-20 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. LDMOS device with improved ESD performance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519927A (zh) * 2003-02-06 2004-08-11 ������������ʽ���� 半导体装置
CN1727975A (zh) * 2004-07-30 2006-02-01 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法

Also Published As

Publication number Publication date
KR101316791B1 (ko) 2013-10-11
EP1942525A2 (en) 2008-07-09
US20080165110A1 (en) 2008-07-10
CN101217024A (zh) 2008-07-09
EP1942525A3 (en) 2013-08-28
EP1942525B1 (en) 2017-11-15
KR20080064531A (ko) 2008-07-09

Similar Documents

Publication Publication Date Title
CN101217024B (zh) 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法
CN105321462B (zh) 显示设备
TWI385623B (zh) 閘極驅動電路與具有其之顯示裝置
CN100474364C (zh) 栅极驱动单元及具有该栅极驱动单元的显示装置
CN1725287B (zh) 移位寄存器、具有其的显示设备和驱动其的方法
US9293090B2 (en) Gate-driving apparatus and display device including the same
CN101089939B (zh) 栅极驱动电路和具有该栅极驱动电路的显示装置
KR101769400B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
US9035926B2 (en) Nano crystal display
CN101017263B (zh) 显示基板及具有该显示基板的显示装置
CN103632642A (zh) 栅极驱动电路及具有该栅极驱动电路的显示装置
KR101702031B1 (ko) 표시 패널
US11705048B2 (en) Shift register unit, circuit structure, gate drive circuit, drive circuit and display device
CN110322845A (zh) 栅极驱动电路和显示面板
KR20150015638A (ko) 네로우 베젤을 갖는 표시장치
KR20110067573A (ko) 표시 패널
US20150338692A1 (en) Display device
KR102195175B1 (ko) 표시장치
CN100541274C (zh) 显示器基底、制造该基底的方法和具有该基底的液晶显示装置
KR102342327B1 (ko) 표시장치
KR20070082414A (ko) 어레이 기판
KR20070105001A (ko) 게이트 구동회로 및 이를 갖는 어레이 기판
TWI464730B (zh) 閘極驅動電路與具有其之顯示裝置（二）
CN108053794A (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
KR20050116964A (ko) 게이트 구동회로 및 이를 갖는 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121228

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.