KR102666170B1 - 표시 패널 및 표시 장치 - Google Patents

표시 패널 및 표시 장치 Download PDF

Info

Publication number
KR102666170B1
KR102666170B1 KR1020190044843A KR20190044843A KR102666170B1 KR 102666170 B1 KR102666170 B1 KR 102666170B1 KR 1020190044843 A KR1020190044843 A KR 1020190044843A KR 20190044843 A KR20190044843 A KR 20190044843A KR 102666170 B1 KR102666170 B1 KR 102666170B1
Authority
KR
South Korea
Prior art keywords
open
signal
short test
stages
display panel
Prior art date
Application number
KR1020190044843A
Other languages
English (en)
Other versions
KR20200122449A (ko
Inventor
박준현
김동우
이안수
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190044843A priority Critical patent/KR102666170B1/ko
Priority to CN202010305287.4A priority patent/CN111833785A/zh
Priority to US16/851,590 priority patent/US11199573B2/en
Publication of KR20200122449A publication Critical patent/KR20200122449A/ko
Application granted granted Critical
Publication of KR102666170B1 publication Critical patent/KR102666170B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/56—Testing of electric apparatus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 패널은 복수의 화소들이 형성된 화소 영역, 복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역, 스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지, 및 캐리 신호에 응답하여 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들을 포함한다. 복수의 스테이지들은 화소 영역으로부터 제1 거리만큼 이격되고, 더미 스테이지는 오픈/쇼트 테스트 영역으로부터 제1 거리보다 큰 제2 거리만큼 이격된다. 이에 따라, 표시 패널에 대한 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.

Description

표시 패널 및 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 오픈/쇼트 테스트 영역을 포함하는 표시 패널, 및 이를 포함하는 표시 장치에 관한 것이다.
유기 발광 다이오드 표시 패널과 같은 표시 패널이 제조될 때, 상기 표시 패널에 형성된 데이터 라인과 같은 배선의 결함 여부를 검출되도록 오픈/쇼트 테스트가 수행될 수 있다. 오픈/쇼트 테스트 장비는 표시 패널의 오픈/쇼트 테스트 패드에 오픈/쇼트 테스트 신호를 인가하고, 프로브를 통하여 상기 오픈/쇼트 테스트 신호를 수신함으로써 상기 오픈/쇼트 테스트를 수행할 수 있다.
한편, 상기 오픈/쇼트 테스트 장비의 프로브가 상기 표시 패널에 접촉되어야 하므로, 상기 오픈/쇼트 테스트 장비의 프로브에 의해 상기 표시 패널에 손상이 발생될 수 있는 문제가 있다.
본 발명의 일 목적은 오픈/쇼트 테스트 시의 손상을 방지할 수 있는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 오픈/쇼트 테스트 시의 손상을 방지할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널은 복수의 화소들이 형성된 화소 영역, 복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역, 스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지, 및 상기 캐리 신호에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들을 포함한다. 상기 복수의 스테이지들은 상기 화소 영역으로부터 제1 거리만큼 이격되고, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 영역으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격된다.
일 실시예에서, 상기 오픈/쇼트 테스트 영역으로부터의 상기 더미 스테이지의 상기 제2 거리는 오픈/쇼트 테스트 장비에 의한 손상을 방지하기 위한 기준 거리 이상일 수 있다.
일 실시예에서, 상기 더미 스테이지의 폭은 상기 복수의 스테이지들 각각의 폭보다 작을 수 있다.
일 실시예에서, 상기 복수의 스테이지들 각각은 이전 캐리 신호에 응답하여 동작하는 제1 회로부, 및 상기 제1 회로부에 의해 제어되어 상기 복수의 스캔 신호들 중 상응하는 스캔 신호를 출력하는 제1 버퍼부를 포함하고, 상기 더미 스테이지는 상기 스캔 시작 신호에 응답하여 동작하는 제2 회로부, 및 상기 제2 회로부에 의해 제어되는 제2 버퍼부를 포함할 수 있다. 상기 더미 스테이지의 상기 제2 버퍼부의 폭은 상기 복수의 스테이지들 각각의 상기 제1 버퍼부의 폭보다 작을 수 있다.
일 실시예에서, 상기 제2 버퍼부의 적어도 하나의 트랜지스터의 사이즈는 상기 제1 버퍼부의 적어도 하나의 트랜지스터의 사이즈보다 작을 수 있다.
일 실시예에서, 상기 제1 회로부 및 상기 제2 회로부 각각은, 상기 스캔 시작 신호 또는 상기 이전 캐리 신호에 응답하여 내부 제어 노드를 충전하는 제어 노드 충전 블록, 상기 내부 제어 노드의 전압에 기초하여 내부 반전 제어 노드를 제어하는 인버터 블록, 상기 내부 제어 노드의 상기 전압을 유지하는 제어 노드 유지 블록, 상기 내부 제어 노드의 상기 전압에 응답하여 현재 캐리 신호를 생성하는 캐리 블록, 및 다음 캐리 신호에 응답하여 상기 내부 제어 노드를 방전하는 제어 노드 방전 블록을 포함하고, 상기 제1 버퍼부 및 상기 제2 버퍼부 각각은, 상기 내부 제어 노드의 상기 전압에 응답하여 상기 복수의 스캔 신호들 중 상응하는 스캔 신호를 생성하는 스캔 신호 출력 블록을 포함할 수 있다. 상기 제2 버퍼부의 상기 스캔 신호 출력 블록의 사이즈는 상기 제1 버퍼부의 상기 스캔 신호 출력 블록의 사이즈보다 작을 수 있다.
일 실시예에서, 상기 제1 버퍼부의 상기 스캔 신호 출력 블록은 상응하는 스캔 라인에 연결되고, 상기 상응하는 스캔 라인에 상기 상응하는 스캔 신호를 출력하고, 상기 제2 버퍼부의 상기 스캔 신호 출력 블록은 스캔 라인에 연결되지 않을 수 있다.
일 실시예에서, 상기 제1 회로부 및 상기 제2 회로부 각각은, 센싱 온 신호 및 센싱 클록 신호에 기초하여 상기 내부 제어 노드를 제어하는 센싱 블록을 더 포함하고, 상기 제1 버퍼부 및 상기 제2 버퍼부 각각은, 상기 내부 제어 노드의 상기 전압에 응답하여 복수의 센싱 신호들 중 상응하는 센싱 신호를 생성하는 센싱 신호 출력 블록을 더 포함할 수 있다. 상기 제2 버퍼부의 상기 센싱 신호 출력 블록의 사이즈는 상기 제1 버퍼부의 상기 센싱 신호 출력 블록의 사이즈보다 작을 수 있다.
일 실시예에서, 상기 제1 버퍼부의 상기 센싱 신호 출력 블록은 상응하는 센싱 제어 라인에 연결되고, 상기 상응하는 센싱 제어 라인에 상기 상응하는 센싱 신호를 출력하고, 상기 제2 버퍼부의 상기 센싱 신호 출력 블록은 센싱 제어 라인에 연결되지 않을 수 있다.
일 실시예에서, 상기 복수의 스테이지들 각각은 이전 캐리 신호에 응답하여 동작하는 제1 회로부, 및 상기 제1 회로부에 의해 제어되어 상기 복수의 스캔 신호들 중 상응하는 스캔 신호 및 복수의 센싱 센호들 중 상응하는 센싱 신호를 출력하는 제1 버퍼부를 포함하고, 상기 더미 스테이지는 상기 스캔 시작 신호에 응답하여 동작하는 제2 회로부, 및 상기 제2 회로부에 의해 제어되는 제2 버퍼부를 포함할 수 있다. 상기 더미 스테이지의 상기 제2 회로부의 폭은 상기 복수의 스테이지들 각각의 상기 제1 회로부의 폭보다 작고, 상기 더미 스테이지의 상기 제2 버퍼부의 폭은 상기 복수의 스테이지들 각각의 상기 제1 버퍼부의 폭보다 작을 수 있다.
일 실시예에서, 상기 제1 회로부는 센싱 온 신호 및 센싱 클록 신호에 기초하여 내부 제어 노드를 제어하는 센싱 블록을 포함하고, 상기 제2 회로부는 상기 센싱 블록을 포함하지 않을 수 있다.
일 실시예에서, 상기 제2 버퍼부의 적어도 하나의 트랜지스터의 사이즈는 상기 제1 버퍼부의 적어도 하나의 트랜지스터의 사이즈보다 작을 수 있다.
일 실시예에서, 상기 제1 버퍼부는 상기 제1 회로부의 내부 제어 노드의 전압에 응답하여 상기 상응하는 센싱 신호를 생성하는 센싱 신호 출력 블록을 포함하고, 상기 제2 버퍼부는 상기 센싱 신호 출력 블록을 포함하지 않을 수 있다.
일 실시예에서, 상기 표시 패널은 상기 더미 스테이지 및 상기 복수의 스테이지들 상에 형성된 배선을 더 포함할 수 있다. 상기 배선은 상기 화소 영역으로부터 제3 거리만큼 이격되고, 상기 오픈/쇼트 테스트 영역으로부터 상기 제3 거리보다 큰 제4 거리만큼 이격될 수 있다.
일 실시예에서, 상기 배선은, 상기 더미 스테이지를 지나고, 수직 방향으로 연장된 제1 부분, 상기 더미 스테이지와 상기 복수의 스테이지들 사이에서 수평 방향으로 연장된 제2 부분, 및 상기 복수의 스테이지들을 지나고, 상기 수직 방향으로 연장된 제3 부분을 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널은 복수의 화소들이 형성된 화소 영역, 복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역, 스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지, 및 상기 캐리 신호에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적을 제공하는 복수의 스테이지들을 포함한다. 상기 더미 스테이지는 오픈/쇼트 테스트 장비의 프로브가 지나가는 오픈/쇼트 테스트 라인으로부터 이격된다.
일 실시예에서, 상기 오픈/쇼트 테스트 라인은 수평 방향으로 연장되고, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 라인으로부터 수직 방향을 따라 소정의 거리만큼 이격될 수 있다.
일 실시예에서, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 영역의 상기 화소 영역으로부터 먼 쪽의 외곽선보다 외곽에 형성될 수 있다.
일 실시예에서, 상기 더미 스테이지의 폭이 상기 복수의 스테이지들 각각의 폭보다 작을 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들이 형성된 화소 영역, 복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역, 스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지, 및 상기 캐리 신호에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들을 포함하는 표시 패널, 상기 표시 패널에 데이터 신호들을 출력하는 데이터 드라이버, 및 상기 데이터 드라이버, 상기 더미 스테이지 및 상기 복수의 스테이지들을 제어하는 컨트롤러를 포함한다. 상기 복수의 스테이지들은 상기 화소 영역으로부터 제1 거리만큼 이격되고, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 영역으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격된다.
본 발명의 실시예들에 따른 표시 패널 및 표시 장치에서, 복수의 스테이지들은 화소 영역으로부터 제1 거리만큼 이격되고, 더미 스테이지는 오픈/쇼트 테스트 영역으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격될 수 있다. 이에 따라, 상기 표시 패널에 대한 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타내는 도면이다.
도 4는 도 3의 표시 패널에 포함된 더미 스테이지 또는 일반 스테이지의 일 예를 나타내는 회로도이다.
도 5는 도 3의 표시 패널에 포함된 더미 스테이지 또는 일반 스테이지의 다른 예를 나타내는 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타내는 도면이다.
도 7은 도 6의 표시 패널에 포함된 더미 스테이지의 일 예를 나타내는 회로도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이고, 도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)는 표시 패널(110), 표시 패널(110)에 데이터 신호들을 출력하는 데이터 드라이버(160), 및 표시 장치(100)의 동작을 제어하는 컨트롤러(예를 들어, 타이밍 컨트롤러)(180)를 포함할 수 있다. 일 실시예에서, 표시 패널(110)은 복수의 화소들(PX)이 형성된 화소 영역(120), 복수의 오픈/쇼트 테스트 패드들이 형성된 적어도 하나의 오픈/쇼트 테스트 영역(130, 135), 및 복수의 화소들(PX)에 복수의 스캔 신호들 및/또는 복수의 센싱 신호들을 제공하는 스캔 드라이버(140)를 포함할 수 있다.
표시 패널(110)의 화소 영역(120)은 복수의 데이터 라인들(DL), 복수의 스캔 라인들(SSL), 및 복수의 데이터 라인들(DL)과 복수의 스캔 라인들(SSL)에 연결된 복수의 화소들(PX)을 포함할 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 화소 영역(120)은 복수의 센싱 제어 라인들(SCL) 및 복수의 센싱 라인들(SL)을 더 포함하고, 복수의 화소들(PX)은 복수의 센싱 제어 라인들(SCL) 및 복수의 센싱 라인들(SL)에 더욱 연결될 수 있다. 또한, 일 실시예에서, 표시 패널(110)은 각 화소(PX)가 유기 발광 다이오드를 포함하는 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 패널일 수 있다. 일 예에서, 표시 패널(110)은 각 화소(PX)의 발광층이 양자점(Quantum Dot; QD) 물질을 포함하는 양자점-유기 발광 다이오드(QD OLED) 표시 패널일 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 표시 패널(110)은 액정 표시(Liquid Crystal Display; LCD) 패널이거나, 또는 다른 임의의 표시 패널일 수 있다.
일 실시예에서, 도 2에 도시된 바와 같이, 각 화소(PX)는 세 개의 트랜지스터들(TSWS1, TSWS2, TDR) 및 하나의 커패시터(CST)를 포함하는 3T1C 구조를 가질 수 있다. 예를 들어, 각 화소(PX)는 저장 커패시터(CST), 스캔 신호(SS)에 응답하여 데이터 라인(DL)을 저장 커패시터(CST)의 일 단에 연결하는 제1 스위칭 트랜지스터(TSWS1), 센싱 신호(SENS)에 응답하여 센싱 라인(SL)을 저장 커패시터(CST)의 타 단에 연결하는 제2 스위칭 트랜지스터(TSWS2), 저장 커패시터(CST)에 저장된 전압에 기초하여 구동 전류를 생성하는 구동 트랜지스터(TDR), 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드(EL)를 포함할 수 있다. 한편, 도 2에는 3T1C 구조를 가지는 화소(PX)의 일 예가 도시되어 있으나, 본 발명의 실시예들에 따른 표시 장치(100)의 화소(PX)는 이에 한정되지 않는다. 예를 들어, 화소(PX)는 도 2의 예와 다른 연결 관계를 가지는 3T1C 구조를 가지거나, 2 이상의 트랜지스터들 및 1 이상의 커패시터를 포함하는 임의의 구조를 가질 수 있다.
표시 패널(110)의 오픈/쇼트 테스트 영역(130, 135)에는 오픈/쇼트 테스트 장비로부터의 오픈/쇼트 테스트 신호들이 인가되는 복수의 오픈/쇼트 테스트 패드들이 형성될 수 있다. 한편, 상기 오픈/쇼트 테스트 장비는 상기 오픈/쇼트 테스트 장비의 프로브를 이용하여 상기 복수의 오픈/쇼트 테스트 패드들과 표시 패널(110)의 화소 영역(120)의 라인들(예를 들어, 데이터 라인들(DL) 및/또는 센싱 라인들(SL))을 경유한 상기 오픈/쇼트 테스트 신호들을 수신하고, 상기 수신된 오픈/쇼트 테스트 신호들에 기초하여 화소 영역(120)의 라인들의 오픈/쇼트 결함을 검출할 수 있다. 상기 오픈/쇼트 테스트 신호들의 수신을 위하여, 상기 오픈/쇼트 테스트 장비의 이러한 프로브는 각각의 데이터 라인들(DL) 및/또는 각각의 센싱 라인들(SL)에 접촉되면서 오픈/쇼트 테스트 영역(130, 135)을 지나갈 수 있다. 여기서, 상기 오픈/쇼트 테스트 장비의 상기 프로브가 지나가는 가상의 라인은 오픈/쇼트 테스트 라인(OSTL)으로 불릴 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 화소 영역(120)의 양측(예를 들어, 상측 및 하측)에 오픈/쇼트 테스트 영역들(130, 135)이 각각 형성될 수 있다. 다른 실시예에서, 화소 영역(120)의 일측(예를 들어, 상측 또는 하측)에 오픈/쇼트 테스트 영역(130 또는 135)이 형성될 수 있다.
스캔 드라이버(140)는 표시 패널(110) 상에 형성되고, 컨트롤러(170)로부터 수신된 스캔 제어 신호에 응답하여 복수의 스캔 라인들(SSL)을 통하여 복수의 화소들(PX)에 상기 복수의 스캔 신호들을 순차적으로 제공할 수 있다. 일 실시예에서, 상기 스캔 제어 신호는 스캔 시작 신호(SSP) 및 스캔 클록 신호(CLK)를 포함할 수 있다. 스캔 드라이버(140)는 스캔 시작 신호(SSP) 및 스캔 클록 신호(CLK)에 기초하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지(141, 142), 및 상기 캐리 신호 및 스캔 클록 신호(CLK)에 기초하여 복수의 화소들(PX)에 상기 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들(144, 146, 148)을 포함할 수 있다. 일 실시예에서, 스캔 드라이버(140)는 컨트롤러(170)로부터 상기 스캔 제어 신호로서 센싱 온 신호(SON) 및 센싱 클록 신호(SCLK)를 더욱 수신하고, 센싱 온 신호(SON) 및 센싱 클록 신호(SCLK)에 응답하여 복수의 센싱 제어 라인들(SCL)을 통하여 복수의 화소들(PX)에 상기 복수의 센싱 신호들을 제공할 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에서, 복수의 스테이지들(144, 146, 148)은 화소 영역(120)으로부터 제1 거리(D1)만큼 이격되고, 더미 스테이지(141, 142)는 오픈/쇼트 테스트 영역(130, 135)으로부터 제1 거리(D1)보다 큰 제2 거리(D2)만큼 이격될 수 있다. 일 실시예에서, 오픈/쇼트 테스트 영역(130, 135)으로부터의 더미 스테이지(141, 142)의 제2 거리(D2)는 상기 오픈/쇼트 테스트 장비에 의한 손상을 방지하기 위한 기준 거리 이상일 수 있다. 예를 들어, 표시 패널(110)에 접촉되는 상기 오픈/쇼트 테스트 장비의 상기 프로브에 의해 표시 패널(110)의 배선, 예를 들어, 더미 스테이지(141, 142)를 지나는 배선(WR)이 손상될 수 있으나, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 더미 스테이지(141, 142)가 오픈/쇼트 테스트 영역(130, 135)으로부터 상기 기준 거리 이상의 제2 거리(D2)만큼 이격됨으로써 상기 오픈/쇼트 테스트 장비의 상기 프로브에 의한 손상이 방지될 수 있다. 일 예에서, 상기 기준 거리는 약 500 μm이고, 제2 거리(D2)는 약 500 μm 이상일 수 있으나, 이에 한정되지 않는다.
일 실시예에서, 복수의 스테이지들(144, 146, 148)이 화소 영역(120)으로부터 제1 거리(D1)만큼 이격되고, 더미 스테이지(141, 142)가 오픈/쇼트 테스트 영역(130, 135)으로부터 제2 거리(D2)만큼 이격되도록, 더미 스테이지(141, 142)의 폭(즉, 수평 방향 폭)은 복수의 스테이지들(144, 146, 148) 각각의 폭보다 작을 수 있다. 한편, 도 1에 도시된 바와 같이, 복수의 스테이지들(144, 146, 148) 각각은 상응하는 스캔 라인(SSL)에 연결되고, 더미 스테이지(141, 142)는 상기 스캔 라인(SSL)에 연결되지 않을 수 있다. 더미 스테이지(141, 142)는 상기 스캔 라인(SSL)에 상기 스캔 신호를 출력하지 않을 수 있고, 따라서 더미 스테이지(141, 142)에서 상기 스캔 신호의 출력을 위한 적어도 하나의 트랜지스터는 복수의 스테이지들(144, 146, 148) 각각의 적어도 하나의 트랜지스터보다 작은 사이즈를 가질 수 있다. 이에 따라, 더미 스테이지(141, 142)의 적어도 하나의 트랜지스터가 작은 사이즈를 가짐으로써, 더미 스테이지(141, 142)는 복수의 스테이지들(144, 146, 148) 각각보다 작은 폭을 가질 수 있다. 또한, 일 실시예에서, 복수의 스테이지들(144, 146, 148) 각각은 상응하는 센싱 제어 라인(SCL)에 더욱 연결되고, 더미 스테이지(141, 142)는 상기 센싱 제어 라인(SCL)에 연결되지 않을 수 있다.
일 실시예에서, 표시 장치(100)는 더미 스테이지(141, 142) 및 복수의 스테이지들(144, 146, 148) 상에 형성된 배선(WR)을 더 포함할 수 있다. 배선(WR)은 표시 패널(110)에 전압 또는 신호를 제공하는 임의의 배선일 수 있다. 예를 들어, 배선(WR)은 저 전원 전압(VSS), 고 전원 전압(VDD), 로우 게이트 전압(VGL) 또는 하이 게이트 전압(VGH)일 수 있으나, 이에 한정되지 않는다. 본 발명의 실시예들에 따른 표시 장치(100)에서, 도 1에 도시된 바와 같이, 배선(WR)은 배선(WR)이 복수의 스테이지들(144, 146, 148)을 지나는 위치들에서 화소 영역(120)으로부터 제3 거리만큼 이격되고, 배선(WR)이 더미 스테이지(141, 142)를 지나는 위치들에서 오픈/쇼트 테스트 영역(130, 135)으로부터 상기 제3 거리보다 큰 제4 거리만큼 이격될 수 있다. 예를 들어, 배선(WR)은 더미 스테이지(141, 142)를 지나고 수직 방향(예를 들어, 데이터 라인(DL)이 연장된 방향)으로 연장된 제1 부분, 더미 스테이지(141, 142)와 복수의 스테이지들(144, 146, 148) 사이에서 수평 방향(예를 들어, 스캔 라인(SSL)이 연장된 방향)으로 연장된 제2 부분, 및 복수의 스테이지들(144, 146, 148)을 지나고 상기 수직 방향으로 연장된 제3 부분을 포함할 수 있다. 이 경우, 배선(WR)의 상기 제3 부분은 화소 영역(120)으로부터 상기 제3 거리만큼 이격되고, 배선(WR)의 상기 제1 부분은 오픈/쇼트 테스트 영역(130, 135)으로부터 상기 제3 거리보다 큰 제4 거리만큼 이격될 수 있다. 이에 따라, 배선(WR)이 상기 오픈/쇼트 테스트 장비의 상기 프로브가 지나가는 가상의 라인인 오픈/쇼트 테스트 라인(OSTL)으로부터 이격될 수 있고, 따라서 배선(WR)에 대한 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.
일 실시예에서, 도 1에 도시된 바와 같이, 스캔 드라이버(140)는 복수의 스테이지들(144, 146, 148) 중 첫 번째 스테이지(144) 이전에 배치된 적어도 하나의 제1 더미 스테이지(141), 및 복수의 스테이지들(144, 146, 148) 중 마지막 스테이지(148) 다음에 배치된 적어도 하나의 제2 더미 스테이지(142)를 포함할 수 있다. 또한, 제1 더미 스테이지(141) 및 제2 더미 스테이지(142) 각각은 하나 또는 그 이상의 더미 스테이지들일 수 있다. 다른 실시예에서, 스캔 드라이버(140)는 상기 첫 번째 스테이지(144) 이전에 배치된 적어도 하나의 제1 더미 스테이지(141), 또는 상기 마지막 스테이지(148) 다음에 배치된 적어도 하나의 제2 더미 스테이지(142) 중 하나를 포함할 수 있다.
데이터 드라이버(160)는 컨트롤러(180)로부터 수신된 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 복수의 데이터 라인들(DL)에 상기 데이터 신호들을 출력할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 또한, 일 실시예에서, 표시 장치(100)는 복수의 센싱 라인들(SL)을 통하여 복수의 화소들(PX)의 구동 특성들, 예를 들어 복수의 화소들(PX)의 구동 트랜지스터들(TDR)의 문턱 전압들을 센싱하는 센싱 드라이버를 더 포함할 수 있다. 실시예들에 따라, 상기 센싱 드라이버는 데이터 드라이버(160)에 포함되거나, 데이터 드라이버(160)의 외부에 형성될 수 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(Timing Controller; TCON))(180)는 외부의 호스트(예를 들어, 그래픽 처리부(Graphic Processing Unit; GPU) 또는 그래픽 카드)로부터 수신된 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 데이터 드라이버(160) 및 스캔 드라이버(140)(즉, 더미 스테이지(141) 및 복수의 스테이지들(144, 146, 148))을 제어할 수 있다. 일 실시예에서, 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 영상 데이터일 수 있다. 또한, 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(180)는 데이터 드라이버(160)에 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)를 제공하여 데이터 드라이버(160)의 동작을 제어하고, 스캔 드라이버(140)에 상기 스캔 제어 신호(예를 들어, 스캔 시작 신호(SSP), 스캔 클록 신호(CLK), 센싱 온 신호(SON) 및 센싱 클록 신호(SCLK))를 제공하여 스캔 드라이버(140)의 동작을 제어할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)에서, 복수의 스테이지들(144, 146, 148)은 화소 영역(120)으로부터 제1 거리(D1)만큼 이격되고, 더미 스테이지(141, 142)는 오픈/쇼트 테스트 영역(130, 135)으로부터 제1 거리(D1)보다 큰 제2 거리(D2)만큼 이격될 수 있다. 또한, 일 실시예에서, 오픈/쇼트 테스트 영역(130, 135)으로부터의 더미 스테이지(141, 142)의 제2 거리(D2)는 상기 오픈/쇼트 테스트 장비에 의한 손상을 방지하기 위한 상기 기준 거리 이상일 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(100)에서, 표시 패널(110)에 대한 상기 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타내는 도면이고, 도 4는 도 3의 표시 패널에 포함된 더미 스테이지 또는 일반 스테이지의 일 예를 나타내는 회로도이며, 도 5는 도 3의 표시 패널에 포함된 더미 스테이지 또는 일반 스테이지의 다른 예를 나타내는 회로도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 패널(110a)은 복수의 화소들이 형성된 화소 영역(120), 복수의 오픈/쇼트 테스트 패드들(OSTP)이 형성된 오픈/쇼트 테스트 영역(130), 스캔 시작 신호(SSP)에 응답하여 캐리 신호(CR)를 생성하는 적어도 하나의 더미 스테이지(141a), 및 캐리 신호(CR)에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들(144a, 146a)(또는 일반 스테이지들(144a, 146a))을 포함할 수 있다.
표시 패널(110a)에서, 복수의 스테이지들(144a, 146a)은 화소 영역(120)으로부터 제1 거리만큼 이격되고, 더미 스테이지(141a)는 오픈/쇼트 테스트 영역(130)으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격될 수 있다. 일 실시예에서, 오픈/쇼트 테스트 영역(130)으로부터의 더미 스테이지(141a)의 상기 제2 거리는 오픈/쇼트 테스트 장비에 의한 손상을 방지하기 위한 기준 거리 이상일 수 있다. 복수의 스테이지들(144a, 146a)이 화소 영역(120)으로부터 상기 제1 거리만큼 이격되고, 더미 스테이지(141a)가 오픈/쇼트 테스트 영역(130)으로부터 상기 제2 거리만큼 이격되도록, 도 3에 도시된 바와 같이, 더미 스테이지(141a)의 폭(수평 방향 폭)이 복수의 스테이지들(144a, 146a) 각각의 폭보다 작을 수 있다.
복수의 스테이지들(144a, 146a) 각각은 이전 캐리 신호(예를 들어, 제1 스테이지(144a)에 대하여 더미 스테이지(141a)에서 생성된 캐리 신호(CR), 또는 제2 스테이지(146a)에 대하여 제1 스테이지(144a)에서 생성된 캐리 신호(CR))에 응답하여 동작하는 제1 회로부(CIRP1), 및 제1 회로부(CIRP1)에 의해 제어되어 상응하는 스캔 신호를 출력하는 제1 버퍼부(BUFP1)를 포함하고, 더미 스테이지(141a)는 스캔 시작 신호(SSP)에 응답하여 동작하는 제2 회로부(CIRP2), 및 (CIRP2)에 의해 제어되는 제2 버퍼부(BUFP2)를 포함할 수 있다. 한편, 본 발명의 일 실시예에 따른 표시 패널(110a)에서, 더미 스테이지(141a)가 복수의 스테이지들(144a, 146a) 각각 보다 작은 폭을 가지도록, 더미 스테이지(141a)의 제2 버퍼부(BUFP2)의 폭(W2)은 복수의 스테이지들(144a, 146a) 각각의 제1 버퍼부(BUFP1)의 폭(W1)보다 작을 수 있다. 예를 들어, 제2 버퍼부(BUFP2)가 제1 버퍼부(BUFP1)의 적어도 하나의 트랜지스터의 사이즈보다 작은 사이즈를 가지는 적어도 하나의 트랜지스터를 포함하도록 구현됨으로써, 제2 버퍼부(BUFP2)는 복수의 스테이지들(144a, 146a) 각각의 제1 버퍼부(BUFP1)의 폭(W1)보다 작은 폭(W2)을 가질 수 있다.
일 실시예에서, 도 4에 도시된 바와 같이, 각 스테이지(144a, 146a)의 제1 회로부(CIRP1a) 및 더미 스테이지(141a)의 제2 회로부 각각(CIRP2a)은, 스캔 시작 신호(SSP) 또는 이전 캐리 신호(PCR)에 응답하여 내부 제어 노드(NQ)를 충전하는 제어 노드 충전 블록(QCB), 내부 제어 노드(NQ)의 전압에 기초하여 내부 반전 제어 노드(NQB)를 제어하는 인버터 블록(IB), 내부 제어 노드(NQ)의 상기 전압을 유지하는 제어 노드 유지 블록(QHB), 내부 제어 노드(NQ)의 상기 전압에 응답하여 현재 캐리 신호(CCR)를 생성하는 캐리 블록(CRB), 및 다음 캐리 신호(NCR)에 응답하여 내부 제어 노드(NQ)를 방전하는 제어 노드 방전 블록(QDB)을 포함할 수 있다. 또한, 각 스테이지(144a, 146a)의 제1 버퍼부(BUFP1a) 및 더미 스테이지(141a)의 제2 버퍼부(BUFP2a) 각각은, 내부 제어 노드(NQ)의 상기 전압에 응답하여 상응하는 스캔 신호(SS)를 생성하는 스캔 신호 출력 블록(SSOB)을 포함할 수 있다.
예를 들어, 제어 노드 충전 블록(QCB)는 스캔 시작 신호(SSP) 또는 이전 캐리 신호(PCR)에 응답하여 내부 제어 노드(NQ)에 하이 게이트 전압(VGH)을 전달하는 제1 트랜지스터(T1)를 포함할 수 있다. 인버터 블록(IB)은 내부 제어 노드(NQ)의 상기 전압에 응답하여 내부 반전 제어 노드(NQB)에 제1 스캔 클록 신호(CLK1)를 전달하는 제2 트랜지스터(T2-1, T2-2), 제1 스캔 클록 신호(CLK1)에 응답하여 내부 반전 제어 노드(NQB)에 하이 게이트 전압(VGH)을 전달하는 제3 트랜지스터(T3), 및 내부 반전 제어 노드(NQB)의 전압에 응답하여 내부 반전 제어 노드(NQB)에 하이 게이트 전압(VGH)을 전달하는 제4 트랜지스터(T4)를 포함할 수 있다. 일 예에서, 제2 트랜지스터(T2-1, T2-2)는 도 4에 도시된 바와 같이 두 개의 트랜지스터들(T2-1, T2-2)로 구현될 수 있다. 제어 노드 유지 블록(QHB)은 제2 스캔 클록 신호(CLK2) 및 내부 반전 제어 노드(NQB)의 상기 전압에 응답하여 내부 제어 노드(NQ)를 캐리 출력 노드에 연결하는 제5 및 제6 트랜지스터들(T5, T6)을 포함할 수 있다. 캐리 블록(CRB)은 내부 제어 노드(NQ)의 상기 전압에 응답하여 제3 스캔 클록 신호(CLK3)를 현재 캐리 신호(CCR)로서 출력하는 제7 트랜지스터(T7), 내부 반전 제어 노드(NQB)의 상기 전압에 응답하여 상기 캐리 출력 노드에 로우 게이트 전압(VGL)을 전달하는 제8 트랜지스터(T8), 및 내부 반전 제어 노드(NQB)와 로우 게이트 전압(VGL)의 라인 사이에 연결된 제1 커패시터(C1)를 포함할 수 있다. 제어 노드 방전 블록(QDB)는 다음 캐리 신호(NCR)에 응답하여 내부 제어 노드(NQ)를 상기 캐리 출력 노드에 연결하는 제9 트랜지스터(T9)를 포함할 수 있다. 또한, 스캔 신호 출력 블록(SSOB)은 내부 제어 노드(NQ)의 상기 전압에 응답하여 제2 스캔 클록 신호(CLK2)를 스캔 신호(SS)로서 출력하는 제10 트랜지스터(T10), 내부 반전 제어 노드(NQB)의 상기 전압에 응답하여 스캔 출력 노드에 로우 게이트 전압(VGL)을 전달하는 제11 트랜지스터(T11), 및 내부 제어 노드(NQ)와 상기 스캔 출력 노드 사이에 연결된 제2 커패시터(C2)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(110a)에서, 제2 버퍼부(BUFP2a)의 스캔 신호 출력 블록(SSOB)의 사이즈는 제1 버퍼부(BUFP1a)의 스캔 신호 출력 블록(SSOB)의 사이즈보다 작을 수 있다. 이를 위하여, 제2 버퍼부(BUFP2a)의 스캔 신호 출력 블록(SSOB)의 제10 및 제11 트랜지스터들(T10, T11)은 제1 버퍼부(BUFP1a)의 스캔 신호 출력 블록(SSOB)의 제10 및 제11 트랜지스터들(T10, T11)보다 작은 사이즈(예를 들어, 작은 채널 폭)을 가질 수 있다. 또한, 도 3에 도시된 바와 같이, 제1 버퍼부(BUFP1, BUFP1a)의 스캔 신호 출력 블록(SSOB)은 상응하는 스캔 라인(SSL)에 연결되고, 상기 상응하는 스캔 라인(SSL)에 상응하는 스캔 신호(SS)를 출력할 수 있다. 그러나, 제2 버퍼부(BUFP2, BUFP2a)의 스캔 신호 출력 블록(SSOB)은 스캔 라인에 연결되지 않을 수 있다. 이에 따라, 제2 버퍼부(BUFP2, BUFP2a)의 스캔 신호 출력 블록(SSOB)이 작은 사이즈의 제10 및 제11 트랜지스터들(T10, T11)를 포함하더라도, 제2 버퍼부(BUFP2, BUFP2a)를 포함하는 더미 스테이지(141a)는 정상적으로 동작할 수 있다. 이와 같이, 제2 버퍼부(BUFP2, BUFP2a)는 복수의 스테이지들(144a, 146a) 각각의 제1 버퍼부(BUFP1, BUFP1a)의 폭(W1)보다 작은 폭(W2)을 가질 수 있고, 이에 따라 표시 패널(110a)에 대한 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.
다른 실시예에서, 도 5에 도시된 바와 같이, 각 스테이지(144a, 146a)의 제1 회로부(CIRP1b) 및 더미 스테이지(141a)의 제2 회로부(CIRP2b) 각각은, 도 4의 제1 회로부(CIRP1a) 또는 제2 회로부(CIRP2a)에 비교하여, 센싱 온 신호(SON) 및 센싱 클록 신호(SCLK)에 기초하여 내부 제어 노드(NQ)를 제어하는 센싱 블록(SENB)을 더 포함할 수 있다. 또한, 각 스테이지(144a, 146a)의 제1 버퍼부(BUFP1b) 및 제2 버퍼부(BUFP2b) 각각은, 도 4의 제1 버퍼부(BUFP1a) 또는 제2 버퍼부(BUFP2a)에 비교하여, 내부 제어 노드(NQ)의 상기 전압에 응답하여 상응하는 센싱 신호(SENS)를 생성하는 센싱 신호 출력 블록(SENSOB)을 더 포함할 수 있다.
예를 들어, 센싱 블록(SENB)은 센싱 온 신호(SON)에 응답하여 센싱 노드(NSEN)에 다음 캐리 신호(NCR)를 전달하는 제12 트랜지스터(T12-1, T12-2), 센싱 노드(NSEN)의 전압에 응답하여 내부 제어 노드(NQ)에 센싱 클록 신호(SCLK)을 전달하는 제13 트랜지스터(T13-1, T13-2), 및 로우 게이트 전압(VGL)의 라인과 센싱 노드(NSEN) 사이에 연결된 제3 커패시터(C3)를 포함할 수 있다. 일 예에서, 도 5에 도시된 바와 같이, 제12 트랜지스터(T12-1, T12-2)는 두 개의 트랜지스터들(T12-1, T12-2)로 구현되고, 제13 트랜지스터(T13-1, T13-2)는 두 개의 트랜지스터들(T13-1, T13-2)로 구현될 수 있다. 센싱 신호 출력 블록(SENSOB)은 내부 제어 노드(NQ)의 상기 전압에 응답하여 제4 스캔 클록 신호(CLK4)를 센싱 신호(SENS)로서 출력하는 제14 트랜지스터(T14), 내부 반전 제어 노드(NQB)의 상기 전압에 응답하여 센싱 출력 노드에 로우 게이트 전압(VGL)을 전달하는 제15 트랜지스터(T15), 및 내부 제어 노드(NQ)와 상기 센싱 출력 노드 사이에 연결된 제4 커패시터(C4)를 포함할 수 있다.
이 경우, 제2 버퍼부(BUFP2b)의 센싱 신호 출력 블록(SENSOB)의 사이즈는 제1 버퍼부(BUFP1b)의 센싱 신호 출력 블록(SENSOB)의 사이즈보다 작을 수 있다. 이를 위하여, 제2 버퍼부(BUFP2b)의 센싱 신호 출력 블록(SENSOB)의 제14 및 제15 트랜지스터들(T14, T15)은 제1 버퍼부(BUFP1b)의 센싱 신호 출력 블록(SENSOB)의 제14 및 제15 트랜지스터들(T14, T15)보다 작은 사이즈(예를 들어, 작은 채널 폭)을 가질 수 있다. 또한, 도 3에 도시된 바와 같이, 제1 버퍼부(BUFP1, BUFP1b)의 센싱 신호 출력 블록(SENSOB)은 상응하는 센싱 제어 라인(SCL)에 연결되고, 상기 상응하는 센싱 제어 라인(SCL)에 상응하는 센싱 신호(SENS)를 출력할 수 있다. 그러나, 제2 버퍼부(BUFP2, BUFP2b)의 센싱 신호 출력 블록(SENSOB)은 센싱 제어 라인에 연결되지 않을 수 있다. 이에 따라, 제2 버퍼부(BUFP2, BUFP2b)의 센싱 신호 출력 블록(SENSOB)이 작은 사이즈의 제14 및 제15 트랜지스터들(T14, T15)를 포함하더라도, 제2 버퍼부(BUFP2, BUFP2b)를 포함하는 더미 스테이지(141a)는 정상적으로 동작할 수 있다. 이와 같이, 제2 버퍼부(BUFP2, BUFP2b)는 복수의 스테이지들(144a, 146a) 각각의 제1 버퍼부(BUFP1, BUFP1b)의 폭(W1)보다 작은 폭(W2)을 가질 수 있고, 이에 따라 표시 패널(110a)에 대한 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타내는 도면이고, 도 7은 도 6의 표시 패널에 포함된 더미 스테이지의 일 예를 나타내는 회로도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 표시 패널(110b)은 복수의 화소들이 형성된 화소 영역(120), 복수의 오픈/쇼트 테스트 패드들(OSTP)이 형성된 오픈/쇼트 테스트 영역(130), 스캔 시작 신호(SSP)에 응답하여 캐리 신호(CR)를 생성하는 적어도 하나의 더미 스테이지(141b), 및 캐리 신호(CR)에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들(144b, 146b)(또는 일반 스테이지들(144b, 146b))을 포함할 수 있다.
각 스테이지(144b, 146b)는 이전 캐리 신호에 응답하여 동작하는 제1 회로부(CIRP1), 및 제1 회로부(CIRP1)에 의해 제어되어 상응하는 스캔 신호 및 상응하는 센싱 신호를 출력하는 제1 버퍼부(BUFP1)를 포함하고, 더미 스테이지(141b)는 스캔 시작 신호(SSP)에 응답하여 동작하는 제2 회로부(CIRP2), 및 제2 회로부(CIRP2)에 의해 제어되는 제2 버퍼부(BUFP2)를 포함할 수 있다. 복수의 스테이지들(144b, 146b)이 화소 영역(120)으로부터 제1 거리만큼 이격되고, 더미 스테이지(141b)가 오픈/쇼트 테스트 영역(130)으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격되도록, 도 6에 도시된 바와 같이, 더미 스테이지(141b)의 제2 회로부(CIRP2)의 폭(W4)은 각 스테이지(144b, 146b)의 제1 회로부(CIRP1)의 폭(W3)보다 작고, 더미 스테이지(141b)의 제2 버퍼부(BUFP2)의 폭(W2)은 각 스테이지(144b, 146b)의 제1 버퍼부(BUFP1)의 폭(W1)보다 작을 수 있다.
일 실시예에서, 각 스테이지(144b, 146b)는 도 5에 도시된 바와 같이 구현되고, 더미 스테이지(141b)는 도 7에 도시된 바와 같이 구현될 수 있다. 즉, 각 스테이지(144b, 146b)의 제1 회로부(CIRP1b)는 센싱 온 신호(SON) 및 센싱 클록 신호(SCLK)에 기초하여 내부 제어 노드(NQ)를 제어하는 센싱 블록(SENB)을 포함하고, 더미 스테이지(141b)의 제2 회로부(CIRP2c)는 센싱 블록을 포함하지 않을 수 있다. 이에 따라, 더미 스테이지(141b)의 제2 회로부(CIRP2, CIRP2c)의 폭(W4)은 각 스테이지(144b, 146b)의 제1 회로부(CIRP1. CIRP1b)의 폭(W3)보다 작을 수 있다. 또한, 더미 스테이지(141b)의 제2 버퍼부(BUFP2c)의 적어도 하나의 트랜지스터(T10, T11, T14, T15)의 사이즈(예를 들어, 채널 폭)는 각 스테이지(144b, 146b)의 제1 버퍼부(BUFP1b)의 적어도 하나의 트랜지스터(T10, T11, T14, T15)의 사이즈보다 작을 수 있다. 이에 따라, 더미 스테이지(141b)의 제2 버퍼부(BUFP2, BUFP2c)의 폭(W2)은 각 스테이지(144b, 146b)의 제1 버퍼부(BUFP1, BUFP1b)의 폭(W1)보다 작을 수 있다.
다른 실시예에서, 각 스테이지(144b, 146b)는 도 5에 도시된 바와 같이 구현되고, 더미 스테이지(141b)는 도 4에 도시된 바와 같이 구현될 수 있다. 즉, 각 스테이지(144b, 146b)의 제1 회로부(CIRP1b)는 센싱 블록(SENB)을 포함하고, 더미 스테이지(141b)의 제2 회로부(CIRP2a)는 센싱 블록을 포함하지 않을 수 있다. 이에 따라, 더미 스테이지(141b)의 제2 회로부(CIRP2, CIRP2a)의 폭(W4)은 각 스테이지(144b, 146b)의 제1 회로부(CIRP1. CIRP1b)의 폭(W3)보다 작을 수 있다. 또한, 각 스테이지(144b, 146b)의 제1 버퍼부(BUFP1b)는 제1 회로부(CIRP1b)의 내부 제어 노드(NQ)의 전압에 응답하여 상응하는 센싱 신호(SENS)를 생성하는 센싱 신호 출력 블록(SENSOB)을 포함하고, 더미 스테이지(141b)의 제2 버퍼부(BUFP2a)는 센싱 신호 출력 블록을 포함하지 않을 수 있다. 이에 따라, 더미 스테이지(141b)의 제2 버퍼부(BUFP2, BUFP2a)의 폭(W2)은 각 스테이지(144b, 146b)의 제1 버퍼부(BUFP1, BUFP1b)의 폭(W1)보다 작을 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 패널(110b)에서, 더미 스테이지(141b)의 제2 회로부(CIRP2)의 폭(W4)은 각 스테이지(144b, 146b)의 제1 회로부(CIRP1)의 폭(W3)보다 작고, 더미 스테이지(141b)의 제2 버퍼부(BUFP2)의 폭(W2)은 각 스테이지(144b, 146b)의 제1 버퍼부(BUFP1)의 폭(W1)보다 작을 수 있고, 이에 따라 표시 패널(110b)에 대한 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 패널의 일부를 나타내는 도면이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 패널(110c)은 복수의 화소들이 형성된 화소 영역(120), 복수의 오픈/쇼트 테스트 패드들(OSTP)이 형성된 오픈/쇼트 테스트 영역(130), 스캔 시작 신호(SSP)에 응답하여 캐리 신호(CR)를 생성하는 적어도 하나의 더미 스테이지(141c), 및 캐리 신호(CR)에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적을 제공하는 복수의 스테이지들(144c, 146c)을 포함할 수 있다.
표시 패널(110c)에서 더미 스테이지(141c)는 오픈/쇼트 테스트 장비의 프로브가 지나가는 오픈/쇼트 테스트 라인(OSTL)으로부터 이격될 수 있다. 일 실시예에서, 도 8에 도시된 바와 같이, 오픈/쇼트 테스트 라인(OSTL)은 수평 방향(예를 들어, 스캔 라인(SSL)이 연장된 방향)으로 연장되고, 더미 스테이지(141c)는 오픈/쇼트 테스트 라인(OSTL)으로부터 수직 방향(예를 들어, 데이터 라인(DL)이 연장된 방향)을 따라 소정의 거리(PD)만큼 이격될 수 있다. 일 예에서, 도 8에 도시된 바와 같이, 더미 스테이지(141c)는 오픈/쇼트 테스트 영역(130)의 화소 영역(120)으로부터 먼 쪽의 외곽선(130c)보다 외곽에 형성될 수 있다. 또한, 일 실시예에서, 더미 스테이지(141c)의 폭은 복수의 스테이지들(144c, 146c) 각각의 폭보다 작을 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예에 따른 표시 패널(110c)에서, 더미 스테이지(141c)는 상기 오픈/쇼트 테스트 장비의 상기 프로브가 지나가는 오픈/쇼트 테스트 라인(OSTL)으로부터 이격될 수 있고, 이에 따라, 오픈/쇼트 테스트 시의 상기 오픈/쇼트 테스트 장비의 상기 프로브에 의한 손상이 방지될 수 있다.
도 9는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 9를 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)에서, 복수의 스테이지들은 화소 영역으로부터 제1 거리만큼 이격되고, 더미 스테이지는 오픈/쇼트 테스트 영역으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격될 수 있다. 또한, 일 실시예에서, 상기 오픈/쇼트 테스트 영역으로부터의 상기 더미 스테이지의 상기 제2 거리는 오픈/쇼트 테스트 장비에 의한 손상을 방지하기 위한 기준 거리 이상일 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(1160)에서, 표시 패널에 대한 오픈/쇼트 테스트 시의 손상이 방지될 수 있다.
실시예들에 따라, 전자 기기(1000)는 디지털 TV(Digital Television), 3D TV, VR(Virtual Reality) 기기, 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, HMD, VR 기기, 휴대폰, 스마트 폰, 태블릿 컴퓨터, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시 패널
120: 화소 영역
130, 135: 오픈/쇼트 테스트 영역
140: 스캔 드라이버
141, 142: 더미 스테이지
144, 146, 148: 복수의 스테이지들
160: 데이터 드라이버
180: 컨트롤러

Claims (20)

  1. 복수의 화소들이 형성된 화소 영역;
    복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역;
    스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지; 및
    상기 캐리 신호에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들을 포함하고,
    상기 복수의 스테이지들은 상기 화소 영역으로부터 제1 거리만큼 이격되고, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 영역으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격되며,
    상기 오픈/쇼트 테스트 영역으로부터의 상기 더미 스테이지의 상기 제2 거리는 오픈/쇼트 테스트 장비에 의한 손상을 방지하기 위한 기준 거리 이상인 것을 특징으로 하는 표시 패널.
  2. 삭제
  3. 제1 항에 있어서, 상기 더미 스테이지의 폭은 상기 복수의 스테이지들 각각의 폭보다 작은 것을 특징으로 하는 표시 패널.
  4. 제1 항에 있어서, 상기 복수의 스테이지들 각각은 이전 캐리 신호에 응답하여 동작하는 제1 회로부, 및 상기 제1 회로부에 의해 제어되어 상기 복수의 스캔 신호들 중 상응하는 스캔 신호를 출력하는 제1 버퍼부를 포함하고,
    상기 더미 스테이지는 상기 스캔 시작 신호에 응답하여 동작하는 제2 회로부, 및 상기 제2 회로부에 의해 제어되는 제2 버퍼부를 포함하고,
    상기 더미 스테이지의 상기 제2 버퍼부의 폭은 상기 복수의 스테이지들 각각의 상기 제1 버퍼부의 폭보다 작은 것을 특징으로 하는 표시 패널.
  5. 제4 항에 있어서, 상기 제2 버퍼부의 적어도 하나의 트랜지스터의 사이즈는 상기 제1 버퍼부의 적어도 하나의 트랜지스터의 사이즈보다 작은 것을 특징으로 하는 표시 패널.
  6. 제4 항에 있어서, 상기 제1 회로부 및 상기 제2 회로부 각각은, 상기 스캔 시작 신호 또는 상기 이전 캐리 신호에 응답하여 내부 제어 노드를 충전하는 제어 노드 충전 블록, 상기 내부 제어 노드의 전압에 기초하여 내부 반전 제어 노드를 제어하는 인버터 블록, 상기 내부 제어 노드의 상기 전압을 유지하는 제어 노드 유지 블록, 상기 내부 제어 노드의 상기 전압에 응답하여 현재 캐리 신호를 생성하는 캐리 블록, 및 다음 캐리 신호에 응답하여 상기 내부 제어 노드를 방전하는 제어 노드 방전 블록을 포함하고,
    상기 제1 버퍼부 및 상기 제2 버퍼부 각각은, 상기 내부 제어 노드의 상기 전압에 응답하여 상기 복수의 스캔 신호들 중 상응하는 스캔 신호를 생성하는 스캔 신호 출력 블록을 포함하고,
    상기 제2 버퍼부의 상기 스캔 신호 출력 블록의 사이즈는 상기 제1 버퍼부의 상기 스캔 신호 출력 블록의 사이즈보다 작은 것을 특징으로 하는 표시 패널.
  7. 제6 항에 있어서, 상기 제1 버퍼부의 상기 스캔 신호 출력 블록은 상응하는 스캔 라인에 연결되고, 상기 상응하는 스캔 라인에 상기 상응하는 스캔 신호를 출력하고,
    상기 제2 버퍼부의 상기 스캔 신호 출력 블록은 스캔 라인에 연결되지 않는 것을 특징으로 하는 표시 패널.
  8. 제6 항에 있어서, 상기 제1 회로부 및 상기 제2 회로부 각각은, 센싱 온 신호 및 센싱 클록 신호에 기초하여 상기 내부 제어 노드를 제어하는 센싱 블록을 더 포함하고,
    상기 제1 버퍼부 및 상기 제2 버퍼부 각각은, 상기 내부 제어 노드의 상기 전압에 응답하여 복수의 센싱 신호들 중 상응하는 센싱 신호를 생성하는 센싱 신호 출력 블록을 더 포함하고,
    상기 제2 버퍼부의 상기 센싱 신호 출력 블록의 사이즈는 상기 제1 버퍼부의 상기 센싱 신호 출력 블록의 사이즈보다 작은 것을 특징으로 하는 표시 패널.
  9. 제8 항에 있어서, 상기 제1 버퍼부의 상기 센싱 신호 출력 블록은 상응하는 센싱 제어 라인에 연결되고, 상기 상응하는 센싱 제어 라인에 상기 상응하는 센싱 신호를 출력하고,
    상기 제2 버퍼부의 상기 센싱 신호 출력 블록은 센싱 제어 라인에 연결되지 않는 것을 특징으로 하는 표시 패널.
  10. 복수의 화소들이 형성된 화소 영역;
    복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역;
    스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지; 및
    상기 캐리 신호에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들을 포함하고,
    상기 복수의 스테이지들은 상기 화소 영역으로부터 제1 거리만큼 이격되고, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 영역으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격되고,
    상기 복수의 스테이지들 각각은 이전 캐리 신호에 응답하여 동작하는 제1 회로부, 및 상기 제1 회로부에 의해 제어되어 상기 복수의 스캔 신호들 중 상응하는 스캔 신호 및 복수의 센싱 센호들 중 상응하는 센싱 신호를 출력하는 제1 버퍼부를 포함하고,
    상기 더미 스테이지는 상기 스캔 시작 신호에 응답하여 동작하는 제2 회로부, 및 상기 제2 회로부에 의해 제어되는 제2 버퍼부를 포함하고,
    상기 더미 스테이지의 상기 제2 회로부의 폭은 상기 복수의 스테이지들 각각의 상기 제1 회로부의 폭보다 작고,
    상기 더미 스테이지의 상기 제2 버퍼부의 폭은 상기 복수의 스테이지들 각각의 상기 제1 버퍼부의 폭보다 작은 것을 특징으로 하는 표시 패널.
  11. 제10 항에 있어서, 상기 제1 회로부는 센싱 온 신호 및 센싱 클록 신호에 기초하여 내부 제어 노드를 제어하는 센싱 블록을 포함하고,
    상기 제2 회로부는 상기 센싱 블록을 포함하지 않는 것을 특징으로 하는 표시 패널.
  12. 제10 항에 있어서, 상기 제2 버퍼부의 적어도 하나의 트랜지스터의 사이즈는 상기 제1 버퍼부의 적어도 하나의 트랜지스터의 사이즈보다 작은 것을 특징으로 하는 표시 패널.
  13. 제10 항에 있어서, 상기 제1 버퍼부는 상기 제1 회로부의 내부 제어 노드의 전압에 응답하여 상기 상응하는 센싱 신호를 생성하는 센싱 신호 출력 블록을 포함하고,
    상기 제2 버퍼부는 상기 센싱 신호 출력 블록을 포함하지 않는 것을 특징으로 하는 표시 패널.
  14. 제1 항에 있어서,
    상기 더미 스테이지 및 상기 복수의 스테이지들 상에 형성된 배선을 더 포함하고,
    상기 배선은 상기 화소 영역으로부터 제3 거리만큼 이격되고, 상기 오픈/쇼트 테스트 영역으로부터 상기 제3 거리보다 큰 제4 거리만큼 이격된 것을 특징으로 하는 표시 패널.
  15. 제14 항에 있어서, 상기 배선은,
    상기 더미 스테이지를 지나고, 수직 방향으로 연장된 제1 부분;
    상기 더미 스테이지와 상기 복수의 스테이지들 사이에서 수평 방향으로 연장된 제2 부분; 및
    상기 복수의 스테이지들을 지나고, 상기 수직 방향으로 연장된 제3 부분을 포함하는 것을 특징으로 하는 표시 패널.
  16. 복수의 화소들이 형성된 화소 영역;
    복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역;
    스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지; 및
    상기 캐리 신호에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적을 제공하는 복수의 스테이지들을 포함하고,
    상기 더미 스테이지는 오픈/쇼트 테스트 장비의 프로브가 지나가는 오픈/쇼트 테스트 라인으로부터 이격되며,
    상기 오픈/쇼트 테스트 라인은 수평 방향으로 연장되고, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 라인으로부터 수직 방향을 따라 소정의 거리만큼 이격된 것을 특징으로 하는 표시 패널.
  17. 삭제
  18. 제16 항에 있어서, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 영역의 상기 화소 영역으로부터 먼 쪽의 외곽선보다 외곽에 형성된 것을 특징으로 하는 표시 패널.
  19. 제16 항에 있어서, 상기 더미 스테이지의 폭이 상기 복수의 스테이지들 각각의 폭보다 작은 것을 특징으로 하는 표시 패널.
  20. 복수의 화소들이 형성된 화소 영역, 복수의 오픈/쇼트 테스트 패드들이 형성된 오픈/쇼트 테스트 영역, 스캔 시작 신호에 응답하여 캐리 신호를 생성하는 적어도 하나의 더미 스테이지, 및 상기 캐리 신호에 응답하여 상기 복수의 화소들에 복수의 스캔 신호들을 순차적으로 제공하는 복수의 스테이지들을 포함하는 표시 패널;
    상기 표시 패널에 데이터 신호들을 출력하는 데이터 드라이버; 및
    상기 데이터 드라이버, 상기 더미 스테이지 및 상기 복수의 스테이지들을 제어하는 컨트롤러를 포함하고,
    상기 복수의 스테이지들은 상기 화소 영역으로부터 제1 거리만큼 이격되고, 상기 더미 스테이지는 상기 오픈/쇼트 테스트 영역으로부터 상기 제1 거리보다 큰 제2 거리만큼 이격되며,
    상기 오픈/쇼트 테스트 영역으로부터의 상기 더미 스테이지의 상기 제2 거리는 오픈/쇼트 테스트 장비에 의한 손상을 방지하기 위한 기준 거리 이상인 것을 특징으로 하는 표시 장치.
KR1020190044843A 2019-04-17 2019-04-17 표시 패널 및 표시 장치 KR102666170B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190044843A KR102666170B1 (ko) 2019-04-17 2019-04-17 표시 패널 및 표시 장치
CN202010305287.4A CN111833785A (zh) 2019-04-17 2020-04-17 显示面板以及显示设备
US16/851,590 US11199573B2 (en) 2019-04-17 2020-04-17 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044843A KR102666170B1 (ko) 2019-04-17 2019-04-17 표시 패널 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20200122449A KR20200122449A (ko) 2020-10-28
KR102666170B1 true KR102666170B1 (ko) 2024-05-16

Family

ID=72832265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044843A KR102666170B1 (ko) 2019-04-17 2019-04-17 표시 패널 및 표시 장치

Country Status (3)

Country Link
US (1) US11199573B2 (ko)
KR (1) KR102666170B1 (ko)
CN (1) CN111833785A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096949A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광표시장치
KR20220129703A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치와 그를 포함하는 타일형 표시 장치
KR20220154316A (ko) * 2021-05-12 2022-11-22 삼성디스플레이 주식회사 스캔 구동부

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033354A1 (en) * 2016-08-01 2018-02-01 Samsung Display Co., Ltd. Display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0182184B1 (en) * 1996-04-24 1999-04-15 Samsung Electronics Co Ltd Disconnection/short test apparatus and its method of signal line using metrix
CN1983365B (zh) * 2002-04-26 2011-05-18 东芝松下显示技术有限公司 用于场致发光显示屏的驱动电路
US8013816B2 (en) * 2004-06-30 2011-09-06 Samsung Mobile Display Co., Ltd. Light emitting display
CN101401022B (zh) * 2006-02-06 2010-07-21 诺基亚公司 在成像***中进行位置检测的方法和设备
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
KR102105369B1 (ko) * 2013-09-25 2020-04-29 삼성디스플레이 주식회사 표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판
TWI576801B (zh) * 2015-06-25 2017-04-01 群創光電股份有限公司 影像顯示系統與閘極驅動電路
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102559957B1 (ko) * 2016-09-12 2023-07-28 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20180030314A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 표시 장치
US10269278B2 (en) * 2016-09-23 2019-04-23 Apple Inc. Edge column differential sensing systems and methods
KR20180074905A (ko) 2016-12-23 2018-07-04 엘지디스플레이 주식회사 협 베젤 표시장치
KR102396195B1 (ko) * 2017-07-13 2022-05-10 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102499175B1 (ko) * 2018-04-06 2023-02-13 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시장치
KR101997218B1 (ko) 2018-06-21 2019-07-08 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033354A1 (en) * 2016-08-01 2018-02-01 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN111833785A (zh) 2020-10-27
US20200333391A1 (en) 2020-10-22
KR20200122449A (ko) 2020-10-28
US11199573B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US10559262B2 (en) Scan sense driver and display device including the same
KR102666170B1 (ko) 표시 패널 및 표시 장치
KR102661852B1 (ko) 센싱 동작을 수행하는 표시 장치
KR102508450B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US11049451B2 (en) Display device performing multi-frequency driving
KR102477012B1 (ko) 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
KR20160117758A (ko) 표시 장치
KR20190110661A (ko) 가변 화소 블록 경계를 가지는 표시 장치
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
US11551604B2 (en) Scan driver and display device
KR102383116B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
US10140926B2 (en) Display device and electronic device having the same
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
US11961455B2 (en) Pixel circuit and display device having the same
US11915640B1 (en) Pixel circuit and display device including the same
US20230402012A1 (en) Gate driver and display device having the same
EP4328897A1 (en) Display device
US11592859B2 (en) Gate clock generator and display device
KR20210062770A (ko) 유기 발광 표시 장치
US9633628B2 (en) Method of driving display device and display device for performing the same
KR20230054537A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20230086846A (ko) 발광 드라이버 및 표시 장치
KR20240003014A (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant