CN101162610B - 对非易失性存储器件生成编程电压的电路和方法 - Google Patents

对非易失性存储器件生成编程电压的电路和方法 Download PDF

Info

Publication number
CN101162610B
CN101162610B CN2007101801647A CN200710180164A CN101162610B CN 101162610 B CN101162610 B CN 101162610B CN 2007101801647 A CN2007101801647 A CN 2007101801647A CN 200710180164 A CN200710180164 A CN 200710180164A CN 101162610 B CN101162610 B CN 101162610B
Authority
CN
China
Prior art keywords
program voltage
program
voltage
control signal
erase operations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101801647A
Other languages
English (en)
Other versions
CN101162610A (zh
Inventor
李镇旭
李真烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101162610A publication Critical patent/CN101162610A/zh
Application granted granted Critical
Publication of CN101162610B publication Critical patent/CN101162610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

提供一种用于生成编程电压的电路和方法以及使用该电路和方法的非易失性存储器件。生成用于编程半导体存储器件的存储单元的编程电压的电路包括编程电压控制器和电压生成单元。编程电压控制器根据编程/擦除操作信息生成编程电压控制信号。电压控制器响应于该编程电压控制信号，生成编程电压。

Description

对非易失性存储器件生成编程电压的电路和方法
相关申请交叉引用
本申请要求于2006年10月10日提交的韩国专利申请第10-2006-0098643号的优先权，其主题通过引用并入这里。
技术领域
本发明涉及一种非易失性存储器件。更具体地说，本发明涉及一种能够根据施加到器件中的存储单元的编程/擦除操作数目来生成编程电压的非易失性存储器件。
背景技术
电可擦除/可编程非易失性存储器件即使在停止供电时也能够保持数据。闪存是电可擦除/可编程非易失性存储器件的一个代表性示例。
特别地，NAND型闪存具有串结构，其中多个闪存单元串联，因此可以容易地集成并且可以以低成本制造。为此，NAND型闪存已被用作各种类型的便携产品的数据存储器。
利用被称为F-N隧道效应的物理现象来编程或擦除闪存内的存储单元。现在将描述与闪存中的存储单元的编程或擦除相关的某些一般原理。
在擦除操作期间，地电压被施加到存储单元晶体管的控制栅极，并且高电压(即，大于规定供电电压的电压)被施加到与该存储单元相关的半导体衬底(或基体(bulk))。在这些擦除偏压条件下，在浮置栅极(floating gate)与基体之间形成强的电场。由于在浮置栅极和基体上出现的大电压差，浮置栅极上累积的电子通过F-N隧道效应放电到基体。换而言之，擦除的单元晶体管的阈值电压在负方向上移动。
在存储单元的编程操作期间，高电压(即，大于供电电压的电压)被施加到构成单元晶体管的控制栅极，并且地电压被施加到该单元晶体管的漏极和基体。在这些偏压条件下，电子通过F-N隧道效应注入到单元晶体管的浮置栅极上。换而言之，编程的单元晶体管的阈值电压在正方向上移动。
图1是作为非易失性存储器件的示例提供的NAND型闪存器件100的框图。NAND型闪存器件100大体上包括存储单元阵列110、行译码器130和页面缓冲电路150。
存储单元阵列110被划分成多个存储块(未示出)，每一个存储块包括在行方向上延伸的多个串110_1到110_M。为了方便说明，图1仅示出了一个存储块。
串110_1到110_M的每一个包括串选择晶体管SST、地选择晶体管GST、以及串联在串选择晶体管SST和地选择晶体管GST之间的多个存储单元晶体管MCT<0>到MCT<N-1>。
串选择晶体管SST的栅极连接到串选择线SSL，并且串选择晶体管SST的漏极连接到相应位线BLe或BLo。地选择晶体管GST的栅极连接到地选择线GSL，并且源极连接到公共源极线CSL。存储单元晶体管MCT<0>到MCT<N-1>的每一个的控制栅极连接到字线WL<0>到WL<N-1>中的相应字线。
这里，由行译码器130响应于预定定时控制信号(未示出)，控制施加到线SSL、WL<0>到WL<N>以及GSL的每一个的电压，并且由页面缓冲电路150中的页面缓冲器(未示出)控制每对相邻位线BLe和BLo上出现的电压。
可以使用本领域技术人员公知的常规方法来控制线SSL、WL0到WLn和GSL以及位线对BLe和BLo。因此，为了简明起见，将省略更详细的描述。
通常，使用递增阶跃脉冲编程(ISPP)方法来编程各个单元晶体管。在ISPP方法中，对存储单元重复编程、同时逐渐增加编程电压，从而准确控制该存储单元的阈值电压分布。
图2是在常规ISPP方法的操作内施加到非易失性存储器件的编程电压VPGM的示例性时序图。如图2所示，编程电压VPGM从起始电压VSTART开始，按阶跃电压VSTEP递增。
在非易失性存储器件中重复执行的编程和/或擦除操作越多，编程所需的编程时间越短。编程时间被缩短主要是由于公知的电荷俘获效应。“电荷俘获”是指这样的现象，其中注入浮置栅极的某些电子在编程操作期间被浮置栅极与基体之间存在的氧化层所俘获。因此，执行的编程/擦除操作越多，电荷俘获效应变得越大。
更具体地，电荷俘获效应与非易失性存储单元上的单元晶体管相关联。随着氧化层中出现的俘获的电荷数量增加，需要注入更少的电子来编程单元晶体管。结果，编程时间减少。
虽然有该效应，但还是施加相同的编程电压(见图2)到非易失性存储器的单元晶体管，而不管与电荷俘获效应相关的编程时间变化。结果，向单元晶体管施加编程电压所引起的编程应力(stress)被不必要地增加。本领域技术人员所公知的是，编程应力导致过编程(over-programming)。过编程导致单元晶体管的阈值电压不期望的浮动，并且阻止精确地读取单元晶体管中存储的数据。
此外，当对于非易失性存储器件的一个单元晶体管重复执行编程/擦除操作时，可以在与该非易失性存储器件相关联的所有单元晶体管中发生电荷俘获，从而降低器件的可靠性。因此，需要开发一种编程方法，即使在重复执行编程/擦写操作时也为非易失性存储器件提供改进的可靠性。
发明内容
本发明的实施例提供被适配用于非易失性存储器件中的电路，其能够根据非易失性存储器件的编程/擦除操作信息生成编程电压。本发明的实施例还提供根据编程/擦除操作信息有区别地生成编程电压的方法以及使用该方法编程非易失性存储器件的方法。
在一个实施例中，本发明提供一种用于生成非易失性存储器件中的编程电压的电路，该电路包括：编程电压控制器，根据该非易失性存储器件的编程/擦除操作信息，生成编程电压控制信号；和电压生成单元，响应于该编程电压控制信号，生成编程电压。
在另一实施例中，本发明提供一种非易失性半导体存储器件，包括：用于生成非易失性存储器件中的编程电压的电路，其中该电路包括：编程电压控制器，根据该非易失性存储器件的编程/擦除操作信息，生成编程电压控制信号；和电压生成单元，响应于该编程电压控制信号，生成编程电压。
在另一实施例中，本发明提供一种生成编程电压的方法，该编程电压用于编程非易失性存储器件中的存储单元，该方法包括：根据编程/擦除操作信息，生成编程电压控制信号；和响应于该编程电压控制信号，生成编程电压。
在另一实施例中，本发明提供一种非易失性存储器件的编程方法，包括：根据编程/擦除操作信息，生成编程电压控制信号；响应于该编程电压控制信号，生成编程电压；和将编程电压施加到非易失性存储器件中的存储单元。
附图说明
将参照附图描述本发明的实施例，其中：
图1是非易失性存储器件的框图；
图2是非易失性存储器件的编程电压的时序图；
图3是根据本发明实施例的非易失性存储器件的框图；
图4是根据本发明实施例的、图3所示的编程的框图；
图5是根据本发明另一实施例的、图3所示的编程的框图；
图6是根据本发明实施例的、非易失性存储器件的编程电压的时序图；知
图7是根据本发明另一实施例的、非易失性存储器件的编程电压的时序图。
具体实施方式
在本公开中，对于示例性非易失性存储器件的实施例描述本发明，但本领域普通技术人员应当理解，本发明可以在许多不同类型的非易失性存储器件中不同地实现。在书面描述和附图中，通篇相同的附图标记标识相同或相似的元件。
图3是半导体存储器件300、更具体的是根据本发明实施例的非易失性半导体存储器件的总体框图。非易失性存储器件300包括存储单元阵列110、行译码器130、页面缓冲电路150和编程电压生成器370。
存储单元阵列110、行译码器130和页面缓冲电路150的结构和操作本质上可以是常规的，如结合图1所示的非易失性存储器件100的存储单元阵列110、行译码器130和页面缓冲电路150的背景讨论所提出的那样。
编程电压生成器370生成用于编程存储单元的编程电压VPGM，并且将其提供给行译码器130。行译码器130将编程电压VPGM施加到对应于要编程的存储单元的字线，从而编程相应存储单元。
编程电压生成器370可以根据本领域公知的常规方法生成编程电压VPGM。在本发明的实施例中，编程电压生成器370根据递增阶跃脉冲编程(ISPP)方法生成编程电压VPGM。下面，假设编程电压生成器370根据ISPP方法生成编程电压VPGM。
如上所述，当对非易失性存储器件重复执行编程/擦除操作时，可能在非易失性存储器件的一些或所有构成单元晶体管中发生电荷俘获，从而引起过编程。因此，根据本发明，为了防止由于电荷俘获的过编程，以这样的方式控制根据ISPP方法生成的编程电压，即，减少施加到其中发生电荷俘获的单元晶体管的编程应力。
现在将参照图6和图7描述根据本发明实施例的、一种控制编程电压的方法。
在使用根据之前执行的编程/擦除操作数目控制编程电压的方法的本发明实施例中，可以防止过编程。为了控制编程电压，可以根据所选非易失性存储器件的特性和/或制造该非易失性存储器件的相关工艺，凭经验确定编程/擦除操作的大致数目。例如，施加到特定非易失性存储器件的特定“初始”编程电压，在应当对编程电压进行控制之前，可以允许大约100000次编程/擦除操作。
如果向一个未经历电荷俘获的存储单元和另一经历电荷俘获的单元晶体管施加定义的编程电压(例如见图2)，则在经历电荷俘获的单元晶体管中可能产生编程应力，从而引起过编程。因此，在本发明实施例中，可以通过减少根据ISPP方法生成的编程电压VPGM的阶跃电压VSTEP(例如见图6)，减少起始电压VSTART(见图7)，或者减少阶跃电压VSTEP和起始电压VSTART这两者，来防止过编程。
图6是根据本发明实施例的、施加到非易失性存储器件的编程电压VPGM的示例性时序图。图7是根据本发明另一实施例的、施加到非易失性存储器件的编程电压VPGM的示例性时序图。
图6中所示的编程电压VPGM与图2所示的编程电压VPGM的比较揭示：图6所示的编程电压VPGM的起始电压VSTART1等于图2所示的编程电压VPGM的起始电压VSTART，但图6所示的编程电压VPGM的阶跃电压VSTEP1低于图2所示的编程电压VPGM的阶跃电压VSTEP。因此，当图6所示的编程电压VPGM被施加到发生电荷俘获的单元晶体管时，减少递增电压—即阶跃电压VSTEP1的量，从而使单元晶体管上的编程应力最小化。
图7的编程电压VPGM与图2的编程电压VPGM的比较揭示：图7的编程电压VPGM的阶跃电压VSTEP2等于图2的编程电压VPGM的阶跃电压VSTEP，但图7的编程电压VPGM的起始电压VSTART2低于图2的编程电压VPGM的起始电压VSTART。因此，当图7的编程电压VPGM被施加到发生电荷俘获的单元晶体管时，减少最初施加的电压—即起始电压VSTART2，从而使单元晶体管上的编程应力最小化。
本领域普通技术人员将理解，图6和图7的实施例可以单独或一起应用到适当的非易失性存储器件。
现在将参照图4到图7更详细地描述编程电压生成器370的结构和操作。图4是根据本发明实施例的、图3所示的编程电压生成器370的框图。编程电压生成器370包括编程电压控制器373和电压生成单元371。
编程电压控制器373根据编程/擦除操作信息EX_CTRL生成编程电压控制信号VPGM_CTRL。在图4的实施例中，编程/擦除操作信息EX_CTRL可以是外部提供的，并且可以指示特定存储单元可被编程或擦除的次数。
例如，图3的非易失性存储器件300可以用作多媒体***的存储器件，并且多媒体***的处理器能够监视非易失性存储器件的编程/擦除操作信息(执行编程/擦除的次数)。当执行编程/擦除的次数等于或大于预定次数时，处理器将指示该事实的编程/擦除操作信息EX_CTRL发送给编程电压控制器373，并且编程电压控制器373根据编程/擦除操作信息EX_CTRL，生成编程电压控制信号VPGM_CTRL。
编程电压控制信号VPGM_CTRL控制编程电压VPGM的起始电压VSTART和/或阶跃电压VSTEP。在本发明的实施例中，通过减少阶跃电压VSTEP(见图6)、起始电压VSTART(见图7)或阶跃电压VSTEP和起始电压VSTART这两者，来防止过编程。
因此，可以通过使用编程电压控制信号VPGM_CTRL减少起始电压VSTART和/或阶跃电压VSTEP。电压生成单元371响应于编程电压控制信号VPGM_CTRL，生成编程电压VPGM，其起始电压VSTART和/或阶跃电压VSTEP被减少。
图5是根据本发明另一实施例的、图3所示的编程电压生成器370的框图。与图4所示的编程电压生成器370相比，图5的编程电压生成器370还包括计数器375。如参照图4所述，编程/擦除操作信息可以指示特定存储单元可被编程或擦除的次数。
在图5所示的实施例中，计数器375对存储单元被编程或擦除的次数进行计数，并且编程电压控制器373响应于计数器375的计数结果，生成编程电压控制信号VPGM_CTRL。例如，假设外部处理器给出指示编程非易失性存储器件的命令，计数器375对从外部处理器接收到这样的命令的次数进行计数。编程电压控制器373确定计数器375的计数结果是否等于能够执行编程的预定次数，并且基于确定结果生成编程电压控制信号VPGM_CTRL。
根据本发明的实施例，可以根据施加到非易失性存储单元的编程/擦除操作的次数来控制编程电压。然而，一般而言，非易失性存储器件的存储单元块被交替和依次编程，并且每个存储单元块以串为单位被编程。因此，对于存储单元的编程/擦除操作信息可以与对于所有存储单元的相同。
如上所述，根据本发明的实施例，可以编程非易失性存储器件，即使其中发生电荷俘获也不会引起过编程，从而提高半导体存储器件的可靠性。
此外，根据本发明的实施例，即使在非易失性存储器件中将编程/擦除执行编程/擦除可被执行的预定次数，也可以通过控制编程电压来可靠地编程非易失性存储器件，从而增加了非易失性存储器件的寿命。
尽管参照其示例性实施例特别示出和描述了本发明，但本领域技术人员应当理解，在不背离附加的权利要求书所限定的本发明范围的前提下，可以在其中对形式和细节进行各种改变。

Claims (15)

1.一种用于生成非易失性存储器件中的编程电压的电路，该电路包括：
编程电压控制器，根据编程/擦除操作信息生成编程电压控制信号，其中，编程/擦除操作信息指示该非易失性存储器件内的存储单元已被编程或擦除的次数；和
电压生成单元，生成编程电压，其中编程电压具有响应于该编程电压控制信号而变化的电平。
2.如权利要求1所述的电路，其中，电压生成单元使用递增阶跃脉冲编程方法生成编程电压。
3.如权利要求2所述的电路，其中，编程电压控制信号控制用于限定编程电压的起始电压和阶跃电压中的至少一个。
4.如权利要求3所述的电路，其中，编程电压控制器响应于编程电压控制信号，减少起始电压和阶跃电压中的至少一个。
5.如权利要求1所述的电路，其中，编程/擦除操作信息是外部提供的。
6.如权利要求1所述的电路，还包括计数器，对次数进行计数，并且生成编程/擦除操作信息作为计数结果。
7.一种非易失性半导体存储器件，包括：
用于生成非易失性存储器件中的编程电压的电路，其中该电路包括：
编程电压控制器，根据编程/擦除操作信息生成编程电压控制信号，其中，编程/擦除操作信息指示该非易失性存储器件内的存储单元已被编程或擦除的次数；和
电压生成单元，生成编程电压，其中编程电压具有响应于该编程电压控制信号而变化的电平。
8.一种生成编程电压的方法，该编程电压用于编程非易失性存储器件中的存储单元，该方法包括：
根据编程/擦除操作信息生成编程电压控制信号，其中，编程/擦除操作信息指示该非易失性存储器件内的存储单元已被编程或擦除的次数；和
生成编程电压，其中编程电压具有响应于该编程电压控制信号而变化的电平。
9.如权利要求8所述的方法，其中，编程电压是使用递增阶跃脉冲编程方法生成的。
10.如权利要求9所述的方法，其中，编程电压控制信号控制用于限定编程电压的起始电压和阶跃电压中的至少一个。
11.如权利要求10所述的方法，其中，响应于编程电压控制信号，减少起始电压和阶跃电压中的至少一个。
12.如权利要求8所述的方法，其中，编程/擦除操作信息是外部提供的。
13.如权利要求8所述的方法，还包括：
对该存储单元已被编程或擦除的次数进行计数，并且生成与计数相关的编程/擦除操作信息。
14.一种非易失性存储器件的编程方法，包括：
根据编程/擦除操作信息生成编程电压控制信号，其中，编程/擦除操作信息指示该存储单元已被编程或擦除的次数；
生成编程电压，其中编程电压具有响应于该编程电压控制信号而变化的电平；和
将编程电压施加到非易失性存储器件中的存储单元。
15.如权利要求14所述的方法，其中，编程电压是使用递增阶跃脉冲编程方法生成的。
CN2007101801647A 2006-10-10 2007-10-10 对非易失性存储器件生成编程电压的电路和方法 Active CN101162610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR98643/06 2006-10-10
KR1020060098643A KR100909961B1 (ko) 2006-10-10 2006-10-10 프로그램 전압 발생 회로 및 방법, 그리고 이를 이용한불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
CN101162610A CN101162610A (zh) 2008-04-16
CN101162610B true CN101162610B (zh) 2012-08-29

Family

ID=39274823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101801647A Active CN101162610B (zh) 2006-10-10 2007-10-10 对非易失性存储器件生成编程电压的电路和方法

Country Status (3)

Country Link
US (1) US7646639B2 (zh)
KR (1) KR100909961B1 (zh)
CN (1) CN101162610B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848856B1 (ko) 2007-03-27 2008-07-29 주식회사 넵 영구적 소수성을 갖는 에어로겔의 제조 방법 및 이로부터제조된 영구적 소수성을 갖는 에어로겔
KR101423612B1 (ko) 2008-09-16 2014-07-25 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
CN101477835A (zh) * 2008-12-30 2009-07-08 上海宏力半导体制造有限公司 存储器的擦除方法
IT1400747B1 (it) * 2010-06-30 2013-07-02 St Microelectronics Srl Riduzione di consumo di potenza di fondo di dispositivi elettronici
JP5542737B2 (ja) * 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
US9646705B2 (en) 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof
CN103337257B (zh) * 2013-06-20 2017-05-24 深圳市瑞耐斯技术有限公司 一种nand闪存设备及其操作方法
KR102288546B1 (ko) * 2015-08-31 2021-08-10 삼성전자주식회사 스토리지 장치 및 그 제어 방법
KR102449196B1 (ko) 2016-01-15 2022-09-29 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN110634526A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
JP2022040515A (ja) * 2020-08-31 2022-03-11 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリおよびプログラミング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426892B2 (en) * 1999-09-20 2002-07-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device for storing multivalued data
US20050169057A1 (en) * 2004-01-30 2005-08-04 Noboru Shibata Semiconductor memory device which stores plural data in a cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051388A (ko) * 1995-12-26 1997-07-29 김광호 불휘발성 메모리 장치
JPH1131391A (ja) 1997-07-10 1999-02-02 Sony Corp 不揮発性半導体記憶装置
JPH11134879A (ja) 1997-10-30 1999-05-21 Toshiba Corp 不揮発性半導体記憶装置
KR100550789B1 (ko) * 2002-07-18 2006-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램/소거 전압 공급 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426892B2 (en) * 1999-09-20 2002-07-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device for storing multivalued data
US20050169057A1 (en) * 2004-01-30 2005-08-04 Noboru Shibata Semiconductor memory device which stores plural data in a cell

Also Published As

Publication number Publication date
US7646639B2 (en) 2010-01-12
US20080084749A1 (en) 2008-04-10
KR100909961B1 (ko) 2009-07-29
CN101162610A (zh) 2008-04-16
KR20080032765A (ko) 2008-04-16

Similar Documents

Publication Publication Date Title
CN101162610B (zh) 对非易失性存储器件生成编程电压的电路和方法
JP6783682B2 (ja) 半導体記憶装置及びメモリシステム
KR101119371B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US7672166B2 (en) Method of programming in a non-volatile memory device and non-volatile memory device for performing the same
KR101178122B1 (ko) 플래시 메모리 장치, 플래시 메모리 장치를 소거하는 방법,그리고 그 장치를 포함한 메모리 시스템
US7372754B2 (en) Method and apparatus for controlling slope of word line voltage in nonvolatile memory device
US20160118127A1 (en) Non-volatile semiconductor storage device
US20080137422A1 (en) Semiconductor memory device and method of erasing data therein
JP5565948B2 (ja) 半導体メモリ
JP2008140488A (ja) 半導体記憶装置
US8649222B2 (en) Nonvolatile semiconductor memory device which transfers a plurality of voltages to memory cells and method of writing the same
US8085601B2 (en) Programming method and initial charging method of nonvolatile memory device
JP2008084471A (ja) 半導体記憶装置
JP5992983B2 (ja) 不揮発性半導体記憶装置
JP2008135100A (ja) 半導体記憶装置及びそのデータ消去方法
JP2013125576A (ja) 不揮発性半導体記憶装置
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
US20130163333A1 (en) Semiconductor memory device and method of operating the same
KR20190006760A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20110292734A1 (en) Method of programming nonvolatile memory device
US9779830B2 (en) Non-volatile semiconductor memory device and erase method thereof
CN106558342B (zh) 非易失性半导体存储装置及其擦除方法
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
US10032519B2 (en) Semiconductor memory device in which bit line pre-charging, which is based on result of verify operation, is initiated prior to completion of the verify operation
JP5467938B2 (ja) 半導体メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant