CN101154449B - 闪存器件及其读取方法 - Google Patents

闪存器件及其读取方法 Download PDF

Info

Publication number
CN101154449B
CN101154449B CN2006101564454A CN200610156445A CN101154449B CN 101154449 B CN101154449 B CN 101154449B CN 2006101564454 A CN2006101564454 A CN 2006101564454A CN 200610156445 A CN200610156445 A CN 200610156445A CN 101154449 B CN101154449 B CN 101154449B
Authority
CN
China
Prior art keywords
bit line
node
sense node
voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101564454A
Other languages
English (en)
Other versions
CN101154449A (zh
Inventor
朴镇寿
裴基铉
杨中燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101154449A publication Critical patent/CN101154449A/zh
Application granted granted Critical
Publication of CN101154449B publication Critical patent/CN101154449B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及闪存器件及其读取方法，其中在闪存器件的页面缓冲器中，传送单元被设置在位线和感测节点之间，并且感测节点接线的长度被配置为在所有页面缓冲器上都是相同的。另外，多个感测节点的接线被设置在分开的电平(低和高)上以不彼此相邻，使得页面缓冲器的感测节点的加载时间是一致的并且感测节点接线之间的耦合电容被消除，从而导致数据的精确的读取操作。

Description

闪存器件及其读取方法
相关申请的交叉引用
此申请要求2006年9月29日提交的韩国专利申请号10-2006-096215的优先权，其通过引用整体结合在这里。
技术领域
本发明涉及一种闪存器件及其读取方法，并且更具体地涉及一种闪存器件及其读取方法，其不受页面缓冲器的感测节点接线之间干扰的影响。
最近，已经有对其中可以电编程和擦除并且不需要周期性刷新的半导体存储器件的增加的需求。另外，已经对高度集成存储器件有力度地执行了研究和开发以制造具有大数据容量的存储器件。这里“编程”是指在存储器单元上写数据并且“擦除”是指擦除写在存储器单元上的数据。
同时开发了NAND型闪存器件，其中多个存储器单元被串联连接以便以形成串的方式高度地集成存储器件(即一种配置，其中彼此相邻的单元共占一漏区或一源区)。与NOR型闪存器件相对，NAND型闪存器件为一种读取随后信息的存储器件。编程和擦除NAND型闪存器件以如下方式执行：将电子注入浮栅并且将它们从该处放出，以通过使用F-N隧穿(tunneling)方法控制存储器单元的阈值电压。
另外，页面缓冲器被使用在NAND型闪存器件中以在短时段中存储大量的信息。
图1是存储器件的电路，其示出了根据传统技术的存储器件的页面缓冲器。
参见图1，页面缓冲器(例如PB[0])包括：位线选择单元10，其可选择地将感测节点SO[0]连接到偶数位线BLe[0]或奇数位线BLo[0]；以及感测单元20，其感测由位线选择单元10选择的位线BLe[0]或BLo[0]上的数据。如上述方式配置的页面缓冲器连接到多对位线BLe和BLo。位线选择单元被制造为高压晶体管以共用同一阱，使得在擦除操作中其可耐受施加到位线BLe[0]或BL0[0]的高电压。
图2是波形图，示出如图1中配置的闪存页面缓冲器的读取操作。
重置信号被施加到感测单元20的NMOS晶体管N8以将QA[0]重置到低电平。另外，处于高电平的放电开关DISCHe、DISCHo施加到位线选择单元10的NMOS晶体管N1和N2。相应地，NMOS晶体管N1、N2被接通以将偏置电压VIRPWR施加到位线BLe[0]、BLo[0]。此时，偏置电压VIRPWR是0V并且因此位线BLe[0]、BLo[0]被放电到成为0V。
同时，处于低电平的预充电信号PRECHb被施加到感测单元20的PMOS信号上，以将感测节点SO[1]预充电到高电平。例如，如果偶数位线BLe[0]被选择，放电信号DISCHe被转变到低电平，以关断位线选择单元10的NMOS晶体管N1。另外，对预定时段，处于V1电平的位线选择信号BSLe施加到位线选择单元10的NMOS晶体管N3。因此，偶数位线BLe[0]具有V1减去阈值电压Vt、或V1-Vt的电压。此时，奇数位线BLo[0]保持在0V。
另外，预充电信号PRECHb被转变到高电平以关断PMOS晶体管P1。然后，处于V2电平的位线选择信号BSLe施加到位线选择单元10的NMOS晶体管N3。此时，如果偶数位线BLe[0]的电压等于或大于V2-Vt，则NMOS晶体管N3保持关断状态并且因此感测节点SO[0]保持在高电平。相比之下，如果偶数位线BLe[0]的电压等于或小于V2-Vt，则NMOS晶体管N3被接通以将感测节点SO[0]和位线BLe[0]之间的电荷共享。然后，处于高电平的读取信号READ被施加到感测单元20的NMOS晶体管N7以使用感测节点SO[0]的电压驱动NMOS晶体管N6。相应地，根据感测节点SO[0]的电压，数据被存储在IV2、IV3构成的锁存器上。
根据上述传统技术的页面缓冲器被配置成：根据其设置配置，感测节点20的接线长度不同于其他页面缓冲器中的感测节点的接线长度，原因在于一个页面缓冲器难于设置在两个位线的节距之间并且因此一个页面缓冲器被连接到两个位线(偶数和奇数位线)。结果，多个页面缓冲器的感测节点的接线长度彼此不同，并且因此加载时间和电容彼此不同。
图3示出依赖于感测节点的接线长度的感测节点电压的电荷共享。
参见图3，依赖于感测节点20的接线长度的电容是不同的，并且因此用于降低电压电平的时段彼此不同。即，要在同一时段将每个感测节点的电压降低到预定电平，则在感测节点具有较小电容时需要较低的位电压，原因在于感测节点的接线的较大电容。因此，根据感测节点的接线的电容，由页面缓冲器感测的单元电流彼此不同。
图4示出根据传统技术的页面缓冲器的读取裕度。
根据感测节点的接线设置，由页面缓冲器感测的单元电流彼此不同。因此，具有感测节点的最差加载的、由页面缓冲器感测的单元电流应大于在位线上流动的漏电流。此差异成为“0”单元裕度。相比之下，具有感测节点的最好加载的、由页面缓冲器感测的单元电流应比单元接通电流(on-cell current)中最差的单元接通电流差。此差异成为“1”单元裕度。不同地设置的由页面缓冲器感测的电流的差意味着读取裕度间隙的减小。
另外，相邻页面缓冲器PB[0]和PB[1]的感测节点SO[0]和SO[1]之间的间隙变窄使得耦合电容Cso增大，并且可能产生感测节点的电压下降，并且如果在读取操作中存储器单元数据为‘0’，可能由于页面缓冲器的错误相应地导致感测‘1’数据的故障。
发明内容
本发明的技术主题是提供一种闪存器件及其读取方法，其中在闪存器件的页面缓冲器中，传送单元设置在位线和感测节点之间，并且相应感测节点接线的长度被配置为相同的。另外，多个感测节点的接线被设置在分开的低电平和高电平上以彼此不相邻，使页面缓冲器的感测节点的加载时段相同并且避免感测节点接线之间的耦合电容，从而得到精确的读取操作。
根据本发明的一方面的闪存器件包括：多个存储器单元，其中所述多个存储器单元包括连接到多对位线的多个存储器单元阵列；以及多个页面缓冲器，用于读取所述多个存储器单元中的所选的、连接到相应的位线对的存储器单元上的数据，其中所述多个页面缓冲器的每个都包括：位线选择单元，其在所述位线对中选择一个位线并且将其连接到共享节点；传送单元，其将所述位线选择单元连接到感测节点；以及感测单元，其将在所选的存储器单元上的、通过感测节点而传送的数据存储，其中位线选择单元设置在存储器件的高电压区上，并且传送单元和感测单元设置在器件的低电压区上，以及传送单元响应第一感测信号通过使用感测节点的电压对共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从所选择的存储器单元传送到共享节点的数据传送到感测节点。
根据本发明的另一方面，提供了一种闪存器件的读取方法，包括步骤：将所述多个存储器单元中所选的存储器单元所连接到的选择位线连接到所述多个页面缓冲器的相应的共享节点；将共享节点预充电到高电平，并且随后将所选存储器单元上的数据从共享节点传送到感测节点；以及将传送到感测节点的所选存储器单元上的数据存储在页面缓冲器上。其中将数据传送到感测节点的步骤包括：通过使用处于电源电压电平的感测节点电压预充电共享节点；根据所选存储器单元的状态改变共享节点的电压并且将数据传送到共享节点；以及将感测节点连接到共享节点以改变感测节点电压并且将数据传送到感测节点。
根据本发明的又一方面，提供了一种闪存器件，包括：存储器单元阵列，其包括多个存储器单元和多个位线；多个位线选择单元；多个传送单元；以及多个感测单元；其中多个位线的每个都连接到位线选择单元；多个位线选择单元的每个都通过共享节点连接到传送单元；多个传送单元的每个都通过感测节点连接到感测单元；将多个传送单元的每个都连接到感测单元的感测节点都是相同长度的，以及传送单元响应第一感测信号通过使用感测节点的电压对共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从所选择的存储器单元传送到共享节点的数据传送到感测节点。
根据本发明的再一方面，提供了一种闪存器件，包括：存储器单元阵列；多个位线选择单元，它们通过多个位线连接到存储器单元阵列；多个页面缓冲器单元，多个位线选择单元的每个都通过共享节点连接到页面缓冲器单元；其中每个页面缓冲器单元包括：传送单元，其连接到共享节点；以及感测单元，其通过感测节点连接到传送单元；其中多个页面缓冲器单元的每个的感测节点都是相同长度的，以及传送单元响应第一感测信号通过使用感测节点的电压对共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从所选择的存储器单元传送到共享节点的数据传送到感测节点。
根据本发明的又一方面，提供了一种闪存器件，包括：第一和第二位线选择单元，用于从存储器单元阵列选择位线输出；第一和第二共享节点，它们分别位于第一和第二位线选择单元以及第一和第二传送单元之间；以及第一和第二感测节点，它们分别位于第一和第二传送单元以及第一和第二感测单元之间；其中第一和第二感测节点是相同长度的，并且第一感测节点位于器件的第一电平上，并且第二感测节点位于器件的第二电平上，以及第一和第二传送单元响应第一感测信号通过使用第一和第二感测节点的电压分别对第一和第二共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从存储器单元阵列传送到第一和第二共享节点的数据分别传送到第一和第二感测节点。
附图说明
附图被包括以提供对本发明的进一步理解并且被结合在这里构成此申请的一部分，附图说明了本发明的实施例，并且与说明书一起用于解释本发明的原理。在图中：
图1是存储器件的电路，用于示出根据传统技术的存储器件的页面缓冲器。
图2是波形图，示出如图1中配置的闪存器件上的页面缓冲器的读取操作。
图3示出根据感测节点的接线长度的感测节点电压的电荷共享。
图4示出根据传统技术的页面缓冲器的读取裕度；
图5示出根据本发明的一实施例的闪存器件的配置；
图6示出如图5中所示的页面缓冲器的详细电路；
图7是信号的波形图，示出通过使用如图6中所示的页面缓冲器的闪存器件的读取方法。
图8是概念图，示出在根据本发明的读取操作中的电荷共享操作；以及
图9示出根据本发明的读取操作中的读取裕度。
具体实施方式
下面将结合附图描述本发明的优选实施例。但是，应该理解前面的总体描述和下面的详细描述两者都是示范性和解释性的并且旨在提供对要求保护的本发明的进一步解释。
图5示出根据本发明一实施例的闪存器件的配置。
参见图5，闪存器件包括存储器单元阵列100，多个位线选择单元110到11n，其中n是整数；多个传送单元120到12n，其中n是整数；以及多个发送单元130到13n，其中n是整数。
存储器单元阵列100包括多个存储器单元，并且多个存储器单元被连接为串结构以形成多个位线BLe和BLo。多个位线选择单元110到11n的每个都连接到位线对BLe和BLo，并且将位线对BLe和BLo的一个位线连接到共享线(例如BLCM[0])。多个传送单元120到12n的每个都分别连接在共享线BLCM[0]到BLCM[n]和感测节点SO[0]到SO[n]之间，使得其将共享线BLCM[0]到BLCM[n]连接到感测节点SO[0]到SO[n]。多个感测单元130到13n的每个都分别连接到感测节点SO[0]到SO[n]，并且感测和存储传送到感测节点SO[0]到SO[n]的数据。多个位线选择单元110到11n形成在高电压晶体管区HVN上，并且多个传送单元120到12n和多个感测单元130到13n形成在低电压区LVN上。
同时，页面缓冲器包括：一个位线选择单元(例如110)，其连接到一对位线BLe和BLo；一个传送单元(例如120)；以及一个感测单元(例如130)。多个感测节点SO[0]到SO[n]以相同长度设置在低电压区LVN上。这里，感测节点不是彼此相邻而形成，并且根据感测单元130到13n的设置而设置在不同的电平上(例如高电平和低电平)。由此，在感测节点SO[0]到SO[n]之间不存在耦合电容。
图6示出如图5中所示的页面缓冲器的详细电路。
参见图6，页面缓冲器PB包括位线选择单元110、传送单元120和感测单元130。
位线选择单元110包括多个NMOS晶体管N11到N14。NMOS晶体管N11连接在位线BLe和偏置电压VIRPWR之间，并且响应放电信号DISCHe将偏置电压VIRPWR施加到位线BLe。NMOS晶体管N12连接在位线BLo和偏置电压VIRPWR之间，并且响应放电信号DISCHo将偏置电压VIRPWR施加到位线BLo。NMOS晶体管N13连接在位线BLe和共享线BLCM之间，并且响应位线选择信号BSLe将位线BLe连接到共享线BLCM。NMOS晶体管N14连接在位线BLo和共享线BLCM之间，并且响应位线选择信号BSLo将位线BLo连接到共享线BLCM。
传送单元120连接在共享线BLCM和感测节点SO之间，并且响应感测信号SENSE将共享线BLCM连接到感测节点SO。
感测单元130包括PMOS晶体管P11、多个NMOS晶体管N16到N19、锁存器LAT、以及反相器IV11。PMOS晶体管P11连接在电源电压和感测节点SO之间，并且响应预充电信号PRECHb将电源电压连接到感测节点SO。锁存器LAT包括反相器IV12和IV13，它们在节点QA和QB之间以相反方向并联连接。NMOS晶体管N16和N17串联连接在节点QB和地电源Vss之间，并且分别响应感测节点SO和读取信号READ的电压被驱动。NMOS晶体管N16和N17被同时接通以将节点QB连接到地电源。NMOS晶体管N18连接在节点QA和地电源之间，并且响应重置信号RESET将节点QA连接到地电源。反相器IV11连接到节点QB，并且输出节点QB的相反信号。NMOS晶体管N19连接在反相器IV11的输出端和感测节点SO之间，并且响应编程信号PGM将反相器IV11的输出信号传送到感测节点SO。
图7是信号的波形图，示出通过使用如图6中所示的页面缓冲器的闪存器件的读取方法。
图8是概念图，示出在根据本发明的读取操作中的电荷共享操作；以及
参见图5到9，根据本发明的闪存中的读取操作的详细描述如下。这里，将给出对作为本发明一实施例的读取偶数位线BLe上的数据的方法的描述。
在第一步骤(T1)中，对预定时段，重置信号RESET被转变到高电平以接通NMOS晶体管N18。相应地，节点QA连接到地电源并且放电到低电平以重置节点QA。
低电平的放电信号DISCHe和DISCHo被转变到高电平以接通NMOS晶体管N11和N12。因此，偏置电压VIRPWR被施加到位线BLe和BLo。此时，偏置电压VIRPWR成为0V。
高电平的位线选择信号BSLe和BSLo被施加到NMOS晶体管N13和N14以将位线BLe和BLo连接到共享节点BLCM。
在第二步骤(T2)中，高电平的、要被施加的放电信号DISCHe被转变到低电平以将NMOS晶体管N11关断，并且因此关断来自位线BLe的偏置电压VIRPWR。
处于高电平的位线选择信号BSLo被转变到低电平并且关断位线BLo和共享节点BLCM之间的连接，并且因此仅位线BLe和共享节点BLCM被连接。
处于高电平的预充电信号PRECHb被转变到低电平以接通NMOS晶体管P11，并且因此感测节点SO被预充电到电源电压Vcc的电平。
此时，处于高电平的具有电压V1的感测信号SENSE被施加到传送单元120以将感测节点SO连接到共享节点BLCM。因此，位线BLe和共享节点BLCM的电压通过感测节点SO被提升到电平V1-Vt。
在第三步骤(T3)中，感测信号SENSE被转变到低电平以关断感测节点SO和共享节点BLCM之间的连接。此时，位线BLe和共享节点BLCM的电压保持在电平V1-Vt(在此电平处要被读取的单元处于‘0’数据的状态)，并且被放电到低电平(在此电平处要被读取的单元处于‘1’数据的状态)。
然后，处于低电平的预充电信号PRECHb被转变到高电平以关断用于感测节点SO的电源电压Vcc。
在第四步骤(T4)中，处于V2电压(低于V1电压)的感测信号被施加到传送单元120以将感测节点SO连接到共享节点BLCM。相应地，感测节点SO的电压根据共享节点BLCM而变化。即，在‘0’数据单元的情形中，感测节点SO保持在高电平，并且在‘1’数据单元的情形中，感测节点SO被放电到低电平。NMOS晶体管N16根据感测节点SO的电压而接通或关断。
参见图8，共享节点BLCM通过NMOS晶体管N13而保持与位线BLe相同的电压。然后，处于V2电压的感测信号SENSE被施加到NMOS晶体管N15。此时，当共享节点BLCM的电压小于V2-Vt时，NMOS晶体管N15被接通。结果，感测节点电容Cso上的电荷被放电到共享节点电容CBLCM和位线电容CBL。此时，由于共享节点电容CBLCM远小于位线电容CBL，所以共享节点电容CBLCM和位线电容CBL的和不会受到共享节点电容CBLCM的差异的显著影响。因此，在电荷共享中，感测节点SO的电压的降低速率是不变的，与页面缓冲器的设置无关。这意味着页面缓冲器的感测电流是不变的，并且因此页面缓冲器的读取裕度变得更大得多，如图9中所示。
之后，处于高电平的读取信号READ被施加到感测单元130的NMOS晶体管N17，并且因此接通NMOS晶体管N17。相应地，当感测节点SO处于高电平时，NMOS晶体管N16和N17被同时接通使节点QB成为低电平。相比之下，当感测节点SO处于低电平时，NMOS晶体管N16被关断并且节点QB保持在重置状态，即处于高电平，即使NMOS晶体管N17被接通也是如此。
如上面详细描述的，当一个页面缓冲器执行读取操作时，相邻的页面缓冲器执行读取操作。此时，各个页面缓冲器的感测节点的接线长度是相同的，如图5中所示，并且因此其加载时段是相同的。另外，相邻页面缓冲器的相应感测节点接线不设置在同一电平上，而是在低电平或高电平上，从而避免它们之间的干扰影响。结果，可以避免感测节点中的电压降低。
尽管已经结合上面概述的特定实施例描述了此发明，对本领域技术人员来说许多替换、修改和变化是明显的。因此，如上面陈述的本发明的优选实施例旨在说明，而不是限制。

Claims (12)

1.一种闪存器件，包括：
存储器单元阵列，其包括多个存储器单元和多个位线对，其中每个存储器单元都连接到一位线；以及
多个页面缓冲器，用于从选自所述多个存储器单元中的存储器单元读取数据，其中所述多个页面缓冲器的每个都连接到所述多个位线对之一，
其中所述多个页面缓冲器的每个都包括：
位线选择单元，其从连接到所述页面缓冲器的所述位线对中选择一个位线并且将所选择的位线连接到共享节点；
传送单元，其将所述共享节点连接到感测节点；以及
感测单元，其存储通过所述感测节点而传送的数据，
其中所述位线选择单元设置在存储器件的高电压区上，并且所述传送单元和感测单元设置在所述器件的低电压区上，以及
所述传送单元响应第一感测信号通过使用所述感测节点的电压对所述共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从所选择的存储器单元传送到所述共享节点的数据传送到所述感测节点。
2.如权利要求1的闪存器件，其中所述多个页面缓冲器各包括相同长度的感测节点接线。
3.如权利要求2的闪存器件，其中相邻页面缓冲器的所述感测节点接线被设置在低电平或高电平上以不直接彼此相邻。
4.如权利要求1的闪存器件，其中所述位线选择单元包括：
偏置施加电路，用于响应放电信号将偏置电压施加到所述位线对的至少一个上；以及
位线连接器，其将所述位线对之一连接到所述共享节点。
5.如权利要求1的闪存器件，其中所述感测单元包括：
锁存器，用于存储数据；
重置电路，用于响应重置信号重置所述锁存器；以及
感测电路，用于将所述数据从所选存储器单元传送到所述锁存器。
6.一种闪存器件的读取方法，所述闪存器件包括：存储器单元阵列，包括多个存储器单元和多个位线对，以及多个页面缓冲器，用于从选自所述多个存储器单元中的存储器单元读取数据，其中每个存储器单元都连接到一位线，所述多个页面缓冲器的每个都包括与其余所述页面缓冲器的所述感测节点相同长度的感测节点，并且所述多个页面缓冲器的所述感测节点设置在低电平或高电平上以不直接彼此相邻，所述方法包括步骤：
将所选存储器单元所连接到的位线对连接到所述多个页面缓冲器之一的一共享节点；
将所述共享节点预充电到高电平；
将来自所选存储器单元的数据从所述共享节点传送到所述感测节点；以及
将来自所选存储器单元的所述数据存储在所述页面缓冲器上，
其中将所述数据传送到所述感测节点的步骤包括：
通过使用处于电源电压电平的感测节点电压预充电所述共享节点；
根据所选存储器单元的状态改变所述共享节点的电压并且将所述数据传送到所述共享节点；以及
将所述感测节点连接到所述共享节点以改变所述感测节点电压并且将所述数据传送到所述感测节点。
7.如权利要求6的闪存器件的读取方法，其中将所选位线连接到所述共享节点的所述步骤包括：
响应放电信号而关断来自所选位线的偏置电压；以及
响应位线选择信号将所选位线连接到所述共享节点。
8.一种闪存器件，包括：
存储器单元阵列，其包括多个存储器单元和多个位线；
多个位线选择单元；
多个传送单元；以及
多个感测单元；
其中所述多个位线的每个都连接到位线选择单元；
所述多个位线选择单元的每个都通过共享节点连接到传送单元；
所述多个传送单元的每个都通过感测节点连接到感测单元；
将所述多个传送单元的每个都连接到感测单元的所述感测节点都是相同长度的，以及
所述传送单元响应第一感测信号通过使用所述感测节点的电压对所述共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从所选择的存储器单元传送到所述共享节点的数据传送到所述感测节点。
9.如权利要求8的闪存器件，其中相邻感测节点被交替地置于高电平或低电平以不直接彼此相邻。
10.一种闪存器件，包括：
存储器单元阵列；
多个位线选择单元，它们通过多个位线连接到所述存储器单元阵列；
多个页面缓冲器单元，所述多个位线选择单元的每个都通过共享节点连接到页面缓冲器单元；
其中每个页面缓冲器单元包括：
传送单元，其连接到所述共享节点；以及
感测单元，其通过感测节点连接到所述传送单元；
其中所述多个页面缓冲器单元的每个的所述感测节点都是相同长度的，以及
所述传送单元响应第一感测信号通过使用所述感测节点的电压对所述共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从所选择的存储器单元传送到所述共享节点的数据传送到所述感测节点。
11.如权利要求10的闪存器件，其中相邻页面缓冲器的所述感测节点被交替地置于高电平或低电平以不直接彼此相邻。
12.一种闪存器件，包括：
第一和第二位线选择单元，用于从存储器单元阵列选择位线输出；
第一和第二共享节点，它们分别位于所述第一和第二位线选择单元以及第一和第二传送单元之间；以及
第一和第二感测节点，它们分别位于所述第一和第二传送单元以及第一和第二感测单元之间；
其中所述第一和第二感测节点是相同长度的，并且所述第一感测节点位于所述器件的第一电平上，并且所述第二感测节点位于所述器件的第二电平上，以及
所述第一和第二传送单元响应第一感测信号通过使用所述第一和第二感测节点的电压分别对所述第一和第二共享节点的电压预充电，或者响应第二感测信号而通过电荷共享动作把从所述存储器单元阵列传送到所述第一和第二共享节点的数据分别传送到所述第一和第二感测节点。
CN2006101564454A 2006-09-29 2006-12-31 闪存器件及其读取方法 Expired - Fee Related CN101154449B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0096215 2006-09-29
KR1020060096215A KR100816148B1 (ko) 2006-09-29 2006-09-29 플래시 메모리 소자 및 이의 독출 방법
KR1020060096215 2006-09-29

Publications (2)

Publication Number Publication Date
CN101154449A CN101154449A (zh) 2008-04-02
CN101154449B true CN101154449B (zh) 2010-05-19

Family

ID=39256032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101564454A Expired - Fee Related CN101154449B (zh) 2006-09-29 2006-12-31 闪存器件及其读取方法

Country Status (4)

Country Link
US (1) US20080080257A1 (zh)
JP (1) JP2008090998A (zh)
KR (1) KR100816148B1 (zh)
CN (1) CN101154449B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5550609B2 (ja) 2011-07-13 2014-07-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US8705282B2 (en) * 2011-11-01 2014-04-22 Silicon Storage Technology, Inc. Mixed voltage non-volatile memory integrated circuit with power saving
KR20130133491A (ko) * 2012-05-29 2013-12-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102622301B1 (ko) * 2016-03-07 2024-01-09 에스케이하이닉스 주식회사 센싱 버퍼 및 이를 포함하는 메모리 장치
KR102580945B1 (ko) 2016-11-17 2023-09-20 삼성전자주식회사 디커플링 회로를 포함하는 비휘발성 메모리 장치
CN106782653B (zh) * 2016-12-07 2019-02-15 武汉新芯集成电路制造有限公司 一种读操作的优化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585930A (zh) * 2002-08-29 2005-02-23 松下电器产业株式会社 用于将数据写入快闪存储设备的半导体存储器的装置和方法
CN1832039A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 多面型闪存以及控制其程序和读取操作的方法
US7190618B2 (en) * 2004-03-25 2007-03-13 Samsung Electronics Co., Ltd. Semiconductor device for reducing coupling noise

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748535A (en) * 1994-10-26 1998-05-05 Macronix International Co., Ltd. Advanced program verify for page mode flash memory
US5754469A (en) * 1996-06-14 1998-05-19 Macronix International Co., Ltd. Page mode floating gate memory device storing multiple bits per cell
KR100284916B1 (ko) * 1997-07-29 2001-03-15 니시무로 타이죠 반도체 기억 장치 및 그 기입 제어 방법
US6469955B1 (en) * 2000-11-21 2002-10-22 Integrated Memory Technologies, Inc. Integrated circuit memory device having interleaved read and program capabilities and methods of operating same
US6147910A (en) * 1999-08-31 2000-11-14 Macronix International Co., Ltd. Parallel read and verify for floating gate memory device
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6281539B1 (en) * 2000-03-31 2001-08-28 International Business Machines Corporation Structure and process for 6F2 DT cell having vertical MOSFET and large storage capacitance
US6576945B2 (en) * 2001-02-05 2003-06-10 International Business Machines Corporation Structure and method for a compact trench-capacitor DRAM cell with body contact
KR100471167B1 (ko) * 2002-05-13 2005-03-08 삼성전자주식회사 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치
US6727540B2 (en) * 2002-08-23 2004-04-27 International Business Machines Corporation Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact
JP2004087002A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd Ａｃセンス方式のメモリ回路
US7002258B2 (en) * 2003-12-03 2006-02-21 Arm Physical Ip, Inc. Dual port memory core cell architecture with matched bit line capacitances
KR100546136B1 (ko) * 2003-12-04 2006-01-24 주식회사 하이닉스반도체 와이드 페이지 버퍼를 갖는 불휘발성 강유전체 메모리 장치
KR100630535B1 (ko) * 2004-03-23 2006-09-29 에스티마이크로일렉트로닉스 엔.브이. 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
KR100626371B1 (ko) * 2004-03-30 2006-09-20 삼성전자주식회사 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법
KR100609568B1 (ko) * 2004-07-15 2006-08-08 에스티마이크로일렉트로닉스 엔.브이. 비휘발성 메모리 장치의 페이지 버퍼 및 이를 이용한프로그램 방법과 독출 방법
KR20060086465A (ko) * 2005-01-26 2006-07-31 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그 테스트 방법
KR100672125B1 (ko) * 2005-03-15 2007-01-19 주식회사 하이닉스반도체 사전 소거 검증을 위한 페이지 버퍼를 갖는 불휘발성 메모리 장치
KR100723772B1 (ko) * 2005-03-28 2007-05-30 주식회사 하이닉스반도체 개선된 프로그램 동작 성능을 가지는 플래쉬 메모리 소자의페이지 버퍼 및 그것의 프로그램 동작 제어 방법
KR100680484B1 (ko) * 2005-03-30 2007-02-08 주식회사 하이닉스반도체 개선된 독출 동작 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 독출 동작 제어 방법
KR100626392B1 (ko) * 2005-04-01 2006-09-20 삼성전자주식회사 읽기 속도를 향상시킬 수 있는 플래시 메모리 장치
KR100600301B1 (ko) * 2005-05-25 2006-07-13 주식회사 하이닉스반도체 면적이 감소된 페이지 버퍼 회로와, 이를 포함하는 플래시메모리 장치 및 그 프로그램 동작 방법
KR100673703B1 (ko) * 2005-06-14 2007-01-24 주식회사 하이닉스반도체 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법
KR100624300B1 (ko) * 2005-06-29 2006-09-19 주식회사 하이닉스반도체 프로그램 시간을 감소시키는 플래시 메모리 장치의프로그램 동작 제어 방법
KR100694972B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 센싱 노드용 프리차지 전압을 선택적으로 변경하는 기능을가지는 플래시 메모리 장치 및 그 독출 동작 방법
US7359248B2 (en) * 2006-07-06 2008-04-15 Elite Semiconductor Memory Technology Inc Methods for programming and reading NAND flash memory device and page buffer performing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585930A (zh) * 2002-08-29 2005-02-23 松下电器产业株式会社 用于将数据写入快闪存储设备的半导体存储器的装置和方法
US7190618B2 (en) * 2004-03-25 2007-03-13 Samsung Electronics Co., Ltd. Semiconductor device for reducing coupling noise
CN1832039A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 多面型闪存以及控制其程序和读取操作的方法

Also Published As

Publication number Publication date
US20080080257A1 (en) 2008-04-03
KR100816148B1 (ko) 2008-03-21
CN101154449A (zh) 2008-04-02
JP2008090998A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
JP4836487B2 (ja) 不揮発性半導体記憶装置
US8503246B2 (en) Semiconductor memory device and method of operating the same
JP4410188B2 (ja) 半導体記憶装置のデータ書き込み方法
CN101488367B (zh) 用于验证非易失性存储装置的编程的方法
KR101119343B1 (ko) 반도체 메모리 장치의 프로그램 방법
CN102110471B (zh) 非易失性半导体存储装置
US8923055B2 (en) Semiconductor device and method of operating the same
CN102890965B (zh) 半导体器件及其操作方法
CN102760482A (zh) 半导体存储器件
KR101967895B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
KR20150028785A (ko) 혼성 록아웃을 가진 비휘발성 메모리를 위한 콤팩트한 고속 감지 증폭기
US8351273B2 (en) Nonvolatile memory device and method of operating the same
JP2007280505A (ja) 半導体記憶装置
CN101154449B (zh) 闪存器件及其读取方法
CN101937715A (zh) 非易失性存储器件及其读取方法
EP1152433A1 (en) Semiconductor storage device
KR20130046521A (ko) 전압 선택 회로 및 이를 구비한 집적회로
KR20150030219A (ko) 감소된 레이아웃 면적 및 파워 소비를 가진 비휘발성 메모리를 위한 콤팩트한 고속 감지 증폭기
US7995389B2 (en) Multi-level nonvolatile semiconductor memory
KR100672117B1 (ko) 플래시 메모리 소자의 순간 과전류를 줄이는 프로그램 방법
KR20180036880A (ko) 트립 전압의 변화를 보상하는 메모리 장치 및 그것의 읽기 방법
KR101746758B1 (ko) 불휘발성 반도체 메모리 장치
CN100568389C (zh) 降低耦合噪声的半导体器件
KR102333241B1 (ko) 반도체 장치 및 이의 동작 방법
KR101060255B1 (ko) 플래쉬 메모리 소자의 페이지 버퍼 및 이를 이용한 독출방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20131231