KR100673703B1 - 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 - Google Patents
멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 Download PDFInfo
- Publication number
- KR100673703B1 KR100673703B1 KR1020050050763A KR20050050763A KR100673703B1 KR 100673703 B1 KR100673703 B1 KR 100673703B1 KR 1020050050763 A KR1020050050763 A KR 1020050050763A KR 20050050763 A KR20050050763 A KR 20050050763A KR 100673703 B1 KR100673703 B1 KR 100673703B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- program
- bit register
- sensing
- control signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
Abstract
Description
N1 | N2 | CM(SO 노드) |
0 | 0 | Hi-Z(하이 임피던스 상태) |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
N1 | N2 | FPD1 | 타겟 멀티 레벨 셀의 프로그램 상태 |
0 | 0 | Hi-Z(하이 임피던스 상태) | 프로그램 금지 |
0 | 1 | 0 | "00" 데이터 프로그램 |
1 | 0 | 0 | "01" 데이터 프로그램 |
1 | 1 | 1 | 프로그램 금지 |
Claims (23)
- 비트 라인들과 워드 라인들에 연결되는 복수의 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법에 있어서,제1 하위 독출 제어 신호에 응답하여, 하위비트 레지스터를 초기화시키는 단계;상기 복수의 멀티 레벨 셀들 중 소스 멀티 레벨 셀이 연결된 워드 라인에 제1 및 제2 독출 전압들을 순차적으로 공급하여, 상기 소스 멀티 레벨 셀로부터 제1 및 제2 하위 비트 데이터들을 순차적으로 독출하고, 상기 제1 및 제2 하위 비트 데이터들에 기초하여 프로그램 데이터를 상기 하위비트 레지스터에 저장하는 단계;상기 프로그램 데이터의 변경 여부를 판단하는 단계;상기 프로그램 데이터를 변경하지 않을 경우, 제1 프로그램 제어 신호에 응답하여, 상기 프로그램 데이터를 상기 복수의 멀티 레벨 셀들 중 타겟 멀티 레벨 셀에 프로그램하는 제1 프로그램 단계;상기 프로그램 데이터를 변경할 경우, 상기 하위 비트 레지스터에 변경 프로그램 데이터를 저장하는 단계; 및상기 제1 프로그램 제어 신호에 응답하여, 상기 변경 프로그램 데이터를 상기 타겟 멀티 레벨 셀에 프로그램하는 제2 프로그램 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제1항에 있어서, 상기 프로그램 데이터를 상기 하위비트 레지스터에 저장하는 단계는,상기 소스 멀티 레벨 셀이 연결된 워드 라인에 상기 제1 독출 전압을 공급하여, 상기 소스 멀티 레벨 셀로부터 상기 제1 하위 비트 데이터를 독출하는 단계;제2 하위 독출 제어 신호에 응답하여, 상기 제1 하위 비트 데이터를 센싱하고, 제1 하위 센싱 데이터를 상기 하위비트 레지스터에 저장하는 단계;상기 소스 멀티 레벨 셀이 연결된 워드 라인에 상기 제2 독출 전압을 공급하여, 상기 소스 멀티 레벨 셀로부터 상기 제2 하위 비트 데이터를 독출하는 단계; 및상기 제1 하위 독출 제어 신호에 응답하여, 상기 제2 하위 비트 데이터를 센싱하고, 제2 하위 센싱 데이터를 상기 프로그램 데이터로서 상기 하위비트 레지스터에 저장하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제1항에 있어서,상기 제1 프로그램 단계 이 후, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 검증 전압을 공급하여, 상기 타겟 멀티 레벨 셀의 프로그램 완료 여부를 검증하는 단계: 및상기 타겟 멀티 레벨 셀의 프로그램이 완료될 때까지, 상기 제1 프로그램 단계와 상기 검증 단계를 반복적으로 실행하는 단계를 더 포함하고,상기 검증 단계 이 후에 실행되는 상기 제1 프로그램 단계에서, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압은, 상기 검증 단계 이 전에 실행되는 상기 제1 프로그램 단계에서, 상기 타켓 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압 보다 스텝 전압만큼 더 큰 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제3항에 있어서,상기 스텝 전압은 0.3V 이하인 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제1항에 있어서,상기 제2 프로그램 단계 이 후, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 검증 전압을 공급하여, 상기 타겟 멀티 레벨 셀의 프로그램 완료 여부를 검증하는 단계: 및상기 타겟 멀티 레벨 셀의 프로그램이 완료될 때까지, 상기 제2 프로그램 단계와 상기 검증 단계를 반복적으로 실행하는 단계를 더 포함하고,상기 검증 단계 이 후에 실행되는 상기 제2 프로그램 단계에서, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압은, 상기 검증 단계 이 전에 실행되는 상기 제2 프로그램 단계에서, 상기 타켓 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압 보다 스텝 전압만큼 더 큰 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제5항에 있어서,상기 스텝 전압은 0.3V 이하인 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제1항에 있어서,상기 제1 프로그램 제어 신호는 내부 전압 보다 작은 기준 전압 레벨을 가지는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제1항에 있어서, 상기 하위 비트 레지스터에 상기 변경 프로그램 데이터를 저장하는 단계는,상위 독출 제어 신호에 응답하여, 상위 비트 레지스터를 초기화시키고, 제2 하위 독출 제어 신호에 응답하여, 상기 하위 비트 레지스터를 초기화시키는 단계;데이터 입력 신호들에 응답하여, 입력 데이터를 상기 상위 비트 레지스터에 저장하는 단계;데이터 전달 신호에 응답하여, 센싱 노드를 통하여 상기 입력 데이터를 상기 하위 비트 레지스터에 전달하는 단계;상기 제1 하위 독출 제어 신호에 응답하여, 상기 입력 데이터를 센싱하고, 하위 센싱 데이터를 상기 변경 프로그램 데이터로서 상기 하위비트 레지스터에 저장하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제1항에 있어서,상기 제2 독출 전압이 상기 제1 독출 전압보다 더 큰 플래시 메모리 장치의 카피백 동작 제어 방법.
- 비트 라인들과 워드 라인들에 연결되는 복수의 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법에 있어서,리셋 제어 신호에 응답하여 상위비트 레지스터를 초기화시키고, 제1 하위 독출 제어 신호에 응답하여 하위비트 레지스터를 초기화시키는 단계;상기 복수의 멀티 레벨 셀들 중 소스 멀티 레벨 셀이 연결된 워드 라인에 제1 독출 전압을 공급하여, 상기 소스 멀티 레벨 셀로부터 상위 비트 데이터를 독출하고, 그 독출된 상위 비트 데이터에 기초하여, 제1 상위 센싱 데이터를 상기 상위비트 레지스터에 저장하는 단계;상기 복수의 멀티 레벨 셀들 중 타겟 멀티 레벨 셀이 연결된 워드 라인에 제2 독출 전압을 공급하여, 상기 타겟 멀티 레벨 셀로부터 하위 비트 데이터를 독출하고, 그 독출된 하위 비트 데이터와 상기 제1 상위 센싱 데이터에 기초하여, 제1 하위 프로그램 금지 데이터를 상기 하위비트 레지스터에 저장하는 단계;상기 제1 상위 센싱 데이터와 상기 제1 하위 프로그램 금지 데이터에 기초하여, 프로그램 데이터를 발생하고, 상기 프로그램 데이터를 상기 상위비트 레지스터에 저장하는 단계;상기 프로그램 데이터의 변경 여부를 판단하는 단계;상기 프로그램 데이터를 변경하지 않을 경우, 상기 프로그램 데이터와 상기 제1 하위 프로그램 금지 데이터에 기초하여, 제1 최종 프로그램 데이터를 발생하고, 상기 제1 최종 프로그램 데이터를 상기 타겟 멀티 레벨 셀에 프로그램하는 제1 프로그램 단계;상기 프로그램 데이터를 변경할 경우, 상기 하위비트 레지스터에 제2 하위 프로그램 금지 데이터를 저장하고, 상기 상위 비트 레지스터에 변경 프로그램 데이터를 저장하는 단계; 및상기 변경 프로그램 데이터와 상기 제2 하위 프로그램 금지 데이터에 기초하여, 제2 최종 프로그램 데이터를 발생하고, 상기 제2 최종 프로그램 데이터를 상기 타겟 멀티 레벨 셀에 프로그램하는 제2 프로그램 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서,상기 제1 독출 전압은 상기 제2 독출 전압보다 큰 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서,상기 제1 프로그램 단계 이 후, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 검증 전압을 공급하여, 상기 타겟 멀티 레벨 셀의 프로그램 완료 여부를 검증하 는 단계: 및상기 타겟 멀티 레벨 셀의 프로그램이 완료될 때까지, 상기 제1 프로그램 단계와 상기 검증 단계를 반복적으로 실행하는 단계를 더 포함하고,상기 검증 단계 이 후에 실행되는 상기 제1 프로그램 단계에서, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압은, 상기 검증 단계 이 전에 실행되는 상기 제1 프로그램 단계에서, 상기 타켓 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압 보다 스텝 전압만큼 더 큰 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제12항에 있어서,상기 스텝 전압은 0.3V 이하인 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서,상기 제2 프로그램 단계 이 후, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 검증 전압을 공급하여, 상기 타겟 멀티 레벨 셀의 프로그램 완료 여부를 검증하는 단계: 및상기 타겟 멀티 레벨 셀의 프로그램이 완료될 때까지, 상기 제2 프로그램 단계와 상기 검증 단계를 반복적으로 실행하는 단계를 더 포함하고,상기 검증 단계 이 후에 실행되는 상기 제2 프로그램 단계에서, 상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압은, 상기 검증 단계 이 전에 실행되는 상기 제2 프로그램 단계에서, 상기 타켓 멀티 레벨 셀이 연결된 워드 라인에 공급되는 프로그램 전압 보다 스텝 전압만큼 더 큰 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제14항에 있어서,상기 스텝 전압은 0.3V 이하인 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서, 상기 제1 상위 센싱 데이터를 상기 상위비트 레지스터에 저장하는 단계는,상기 소스 멀티 레벨 셀이 연결된 워드 라인에 상기 제1 독출 전압을 공급하여, 상기 소스 멀티 레벨 셀로부터 상기 상위 비트 데이터를 독출하는 단계;제2 하위 독출 제어 신호에 응답하여, 상기 상위 비트 데이터를 센싱하고, 제1 하위 센싱 데이터를 상기 하위비트 레지스터에 저장하는 단계;제1 프로그램 제어 신호에 응답하여, 상기 제1 하위 센싱 데이터를 센싱 노드를 통하여 상기 상위비트 레지스터에 전달하는 단계; 및상위 독출 제어 신호에 응답하여 상기 제1 하위 센싱 데이터를 센싱하고, 그 센싱된 데이터를 상기 제1 상위 센싱 데이터로서 상기 상위비트 레지스터에 저장하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서, 상기 하위비트 레지스터에 상기 제1 하위 프로그램 금지 데이터를 저장하는 단계는,제2 하위 독출 제어 신호에 응답하여, 상기 하위비트 레지스터를 초기화시키는 단계;상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 상기 제2 독출 전압을 공급하여, 상기 타겟 멀티 레벨 셀로부터 하위 비트 데이터를 독출하는 단계;상기 제1 하위 독출 제어 신호에 응답하여, 상기 하위 비트 데이터를 센싱하고, 제1 하위 센싱 데이터를 상기 하위비트 레지스터에 저장하는 단계;데이터 전달 신호에 응답하여, 상기 제1 상위 센싱 데이터를 센싱 노드를 통하여 상기 하위비트 레지스터에 전달하는 단계; 및상기 제1 하위 독출 제어 신호에 응답하여, 상기 제1 상위 센싱 데이터를 센싱하고, 제2 하위 센싱 데이터를 상기 제1 하위 프로그램 금지 데이터로서 상기 하위비트 레지스터에 저장하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서, 상기 상위비트 레지스터에 상기 프로그램 데이터를 저장하는 단계는,제2 프로그램 제어 신호에 응답하여, 상기 제1 상위 센싱 데이터와 상기 제1 하위 프로그램 금지 데이터를 비교하고, 그 비교 결과로서, 비교 결과 데이터를 상 기 센싱 노드에 발생하는 단계; 및상위 독출 제어 신호에 응답하여 상기 비교 결과 데이터를 센싱하고, 제2 상위 센싱 데이터를 상기 프로그램 데이터로서 상기 상위비트 레지스터에 저장하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서, 상기 제1 프로그램 단계는,제2 프로그램 제어 신호에 응답하여, 상기 프로그램 데이터와 상기 제1 하위 프로그램 금지 데이터를 비교하고, 그 비교 결과에 따라 상기 제1 최종 프로그램 데이터를 발생하는 단계; 및상기 제1 최종 프로그램 데이터를 상기 타겟 멀티 레벨 셀에 프로그램하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제19항에 있어서,상기 제2 프로그램 제어 신호는 내부 전압 보다 작은 기준 전압 레벨을 가지는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서, 상기 하위비트 레지스터에 상기 제2 하위 프로그램 금지 데이터를 저장하고, 상기 상위 비트 레지스터에 상기 변경 프로그램 데이터를 저장하는 단계는,상위 독출 제어 신호에 응답하여, 상기 상위비트 레지스터를 초기화시키고, 제2 하위 독출 제어 신호에 응답하여, 상기 하위비트 레지스터를 초기화시키는 단계;데이터 입력 신호들에 응답하여, 입력 데이터를 상기 상위 비트 레지스터에 저장하는 단계;상기 타겟 멀티 레벨 셀이 연결된 워드 라인에 상기 제2 독출 전압을 공급하여, 상기 타겟 멀티 레벨 셀로부터 상기 하위 비트 데이터를 독출하는 단계;상기 제1 하위 독출 제어 신호에 응답하여, 상기 하위 비트 데이터를 센싱하고, 제1 하위 센싱 데이터를 상기 하위비트 레지스터에 저장하는 단계;데이터 전달 신호에 응답하여, 상기 입력 데이터를 센싱 노드를 통하여 상기 하위비트 레지스터에 전달하는 단계;상기 제1 하위 독출 제어 신호에 응답하여, 상기 입력 데이터를 센싱하고, 제2 하위 센싱 데이터를 상기 제2 하위 프로그램 금지 데이터로서 상기 하위비트 레지스터에 저장하는 단계;제2 프로그램 제어 신호에 응답하여, 상기 입력 데이터와 상기 제2 하위 프로그램 금지 데이터를 비교하고, 그 비교 결과로서, 비교 결과 데이터를 상기 센싱 노드에 발생하는 단계; 및상기 상위 독출 제어 신호에 응답하여 상기 비교 결과 데이터를 센싱하고, 제2 상위 센싱 데이터를 상기 변경 프로그램 데이터로서 상기 상위비트 레지스터에 저장하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제10항에 있어서, 상기 제2 프로그램 단계는,제2 프로그램 제어 신호에 응답하여, 상기 변경 프로그램 데이터와 상기 제2 하위 프로그램 금지 데이터를 비교하고, 그 비교 결과에 따라 상기 제2 최종 프로그램 데이터를 상기 센싱 노드에 발생하는 단계; 및상기 상기 제2 최종 프로그램 데이터 상기 타겟 멀티 레벨 셀에 프로그램하는 단계를 포함하는 플래시 메모리 장치의 카피백 동작 제어 방법.
- 제22항에 있어서,상기 제2 프로그램 제어 신호는 내부 전압 보다 작은 기준 전압 레벨을 가지는 플래시 메모리 장치의 카피백 동작 제어 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050050763A KR100673703B1 (ko) | 2005-06-14 | 2005-06-14 | 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 |
US11/416,070 US7301825B2 (en) | 2005-06-14 | 2006-05-03 | Method of controlling copy-back operation of flash memory device including multi-level cells |
CN2008102120110A CN101373638B (zh) | 2005-06-14 | 2006-05-29 | 控制对包括多级单元的闪存器件的回拷贝操作的方法 |
CN2006100836038A CN1881473B (zh) | 2005-06-14 | 2006-05-29 | 控制对包括多级单元的闪存器件的回拷贝操作的方法 |
US11/907,551 US7535768B2 (en) | 2005-06-14 | 2007-10-15 | Method of controlling copy-back operation of flash memory device including multi-level cells |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050050763A KR100673703B1 (ko) | 2005-06-14 | 2005-06-14 | 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060130984A KR20060130984A (ko) | 2006-12-20 |
KR100673703B1 true KR100673703B1 (ko) | 2007-01-24 |
Family
ID=37519625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050050763A KR100673703B1 (ko) | 2005-06-14 | 2005-06-14 | 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7301825B2 (ko) |
KR (1) | KR100673703B1 (ko) |
CN (2) | CN101373638B (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100512181B1 (ko) * | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
KR100673703B1 (ko) * | 2005-06-14 | 2007-01-24 | 주식회사 하이닉스반도체 | 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 |
US8264884B2 (en) * | 2006-09-12 | 2012-09-11 | Spansion Israel Ltd | Methods, circuits and systems for reading non-volatile memory cells |
KR100816148B1 (ko) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 이의 독출 방법 |
KR100769770B1 (ko) * | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 메모리 장치의 페이지 버퍼 회로 및 프로그램 방법 |
KR100866954B1 (ko) * | 2006-09-29 | 2008-11-05 | 삼성전자주식회사 | 멀티 레벨 셀의 프로그래밍 시간을 줄일 수 있는 플래쉬메모리 장치 및 그 프로그래밍 방법 |
US7848141B2 (en) * | 2006-10-31 | 2010-12-07 | Hynix Semiconductor Inc. | Multi-level cell copyback program method in a non-volatile memory device |
KR100816121B1 (ko) * | 2006-12-28 | 2008-03-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리장치의 멀티비트 프로그램 방법 |
KR101292574B1 (ko) * | 2007-10-08 | 2013-08-16 | 삼성전자주식회사 | 멀티 비트 프로그래밍 장치 및 방법 |
US7924628B2 (en) * | 2007-11-14 | 2011-04-12 | Spansion Israel Ltd | Operation of a non-volatile memory array |
CN101483067B (zh) * | 2008-01-11 | 2012-04-18 | 群联电子股份有限公司 | 快闪存储器数据写入方法及其快闪存储器控制器 |
US7852680B2 (en) * | 2008-01-22 | 2010-12-14 | Macronix International Co., Ltd. | Operating method of multi-level memory cell |
KR100977717B1 (ko) * | 2009-01-19 | 2010-08-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 카피백 방법 |
US8443263B2 (en) * | 2009-12-30 | 2013-05-14 | Sandisk Technologies Inc. | Method and controller for performing a copy-back operation |
US20120110244A1 (en) * | 2010-11-02 | 2012-05-03 | Micron Technology, Inc. | Copyback operations |
KR102094334B1 (ko) | 2013-03-15 | 2020-03-27 | 삼성전자주식회사 | 비휘발성 멀티-레벨 셀 메모리 시스템 및 상기 시스템에서의 적응적 데이터 백업 방법 |
US9378097B1 (en) * | 2013-08-27 | 2016-06-28 | Sk Hynix Memory Solutions Inc. | Selective copy-back |
CN105529048B (zh) * | 2014-09-28 | 2019-11-26 | 华邦电子股份有限公司 | 快闪存储器装置及快闪存储器的写入方法 |
US9619321B1 (en) | 2015-10-08 | 2017-04-11 | Seagate Technology Llc | Internal copy-back with read-verify |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2922116B2 (ja) * | 1993-09-02 | 1999-07-19 | 株式会社東芝 | 半導体記憶装置 |
US5903907A (en) * | 1996-07-01 | 1999-05-11 | Sun Microsystems, Inc. | Skip-level write-through in a multi-level memory of a computer system |
US5822251A (en) * | 1997-08-25 | 1998-10-13 | Bit Microsystems, Inc. | Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers |
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
US7042770B2 (en) * | 2001-07-23 | 2006-05-09 | Samsung Electronics Co., Ltd. | Memory devices with page buffer having dual registers and method of using the same |
JP4270832B2 (ja) * | 2002-09-26 | 2009-06-03 | 株式会社東芝 | 不揮発性半導体メモリ |
KR100723772B1 (ko) * | 2005-03-28 | 2007-05-30 | 주식회사 하이닉스반도체 | 개선된 프로그램 동작 성능을 가지는 플래쉬 메모리 소자의페이지 버퍼 및 그것의 프로그램 동작 제어 방법 |
KR100600301B1 (ko) * | 2005-05-25 | 2006-07-13 | 주식회사 하이닉스반도체 | 면적이 감소된 페이지 버퍼 회로와, 이를 포함하는 플래시메모리 장치 및 그 프로그램 동작 방법 |
KR100673703B1 (ko) * | 2005-06-14 | 2007-01-24 | 주식회사 하이닉스반도체 | 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 |
KR100624300B1 (ko) * | 2005-06-29 | 2006-09-19 | 주식회사 하이닉스반도체 | 프로그램 시간을 감소시키는 플래시 메모리 장치의프로그램 동작 제어 방법 |
-
2005
- 2005-06-14 KR KR1020050050763A patent/KR100673703B1/ko active IP Right Grant
-
2006
- 2006-05-03 US US11/416,070 patent/US7301825B2/en active Active
- 2006-05-29 CN CN2008102120110A patent/CN101373638B/zh active Active
- 2006-05-29 CN CN2006100836038A patent/CN1881473B/zh active Active
-
2007
- 2007-10-15 US US11/907,551 patent/US7535768B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101373638A (zh) | 2009-02-25 |
US20080068884A1 (en) | 2008-03-20 |
CN1881473B (zh) | 2011-08-17 |
CN101373638B (zh) | 2011-12-21 |
US7535768B2 (en) | 2009-05-19 |
US20060279989A1 (en) | 2006-12-14 |
US7301825B2 (en) | 2007-11-27 |
KR20060130984A (ko) | 2006-12-20 |
CN1881473A (zh) | 2006-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100673703B1 (ko) | 멀티 레벨 셀들을 포함하는 플래시 메모리 장치의 카피백동작 제어 방법 | |
US9343163B2 (en) | Semiconductor memory device and operating method based upon a comparison of program data and read data thereof | |
US7843723B2 (en) | Semiconductor memory device capable of reading data reliably | |
US8897066B2 (en) | Method of programming nonvolatile memory device | |
KR100380775B1 (ko) | 불휘발성 반도체 메모리 장치 | |
US7221598B2 (en) | Method of controlling program operation of flash memory device with reduced program time | |
US8570801B2 (en) | Method of programming a semiconductor memory device | |
US8738836B2 (en) | Non-volatile semiconductor memory device and write-in method thereof | |
US20060181923A1 (en) | Nonvolatile semiconductor memory device | |
US8064270B2 (en) | Semiconductor integrated circuit device | |
US20100124109A1 (en) | Semiconductor memory device for storing multi level data | |
US8208308B2 (en) | Method of programming nonvolatile memory device | |
JP2005032431A (ja) | マルチレベルセルを有するフラッシュメモリ装置とその読み出し方法及びプログラム方法 | |
US7796438B2 (en) | Flash memory device and method of programming the same | |
JP2014157650A (ja) | 半導体記憶装置 | |
JP2010160873A (ja) | 半導体記憶装置と半導体記憶システム | |
JP2009158061A (ja) | 半導体記憶装置 | |
KR20140026115A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US8054685B2 (en) | Method of programming nonvolatile memory device | |
JP2007213806A (ja) | 不揮発性半導体記憶装置 | |
JP5242603B2 (ja) | 半導体記憶装置 | |
CN114783488A (zh) | 页缓冲器、编程方法、存储器装置及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 14 |