CN101119107A - 低功耗无交叠四相时钟电路及实现方法 - Google Patents
低功耗无交叠四相时钟电路及实现方法 Download PDFInfo
- Publication number
- CN101119107A CN101119107A CNA2007101516169A CN200710151616A CN101119107A CN 101119107 A CN101119107 A CN 101119107A CN A2007101516169 A CNA2007101516169 A CN A2007101516169A CN 200710151616 A CN200710151616 A CN 200710151616A CN 101119107 A CN101119107 A CN 101119107A
- Authority
- CN
- China
- Prior art keywords
- gate
- input
- phase
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开一种低功耗无交叠四相时钟电路，其特征在于包括：第一组合逻辑模块，用于接收主时钟信号并输出与主时钟信号同相或反相的四个时钟信号；一时序逻辑模块，接收所述四个时钟信号作为内部锁存器的时钟输入，并输出四个分频时钟信号；第二组合逻辑模块，用于接收所述四个分频时钟信号，并输出相邻时钟之间相位相差90°的四相时钟。本发明还公开了一种低功耗无交叠四相时钟的实现方法。本发明的有益效果在于：利用门电路自身的延时来实现时钟无交叠，电路结构简单，可靠性高，性能好，功耗低，面积小，成本低。
Description
技术领域
本发明涉及集成电路领域的四相时钟，具体涉及一种低功耗、无交叠的四相时钟电路及实现方法。
背景技术
随着社会的进步，人们的生活水平逐渐提高，所需求的能源日益增加。而随着自然资源的日益枯竭，能源问题越来越严峻。
为了减轻能源问题的压力，各国都把提高资源利用率、减少浪费提到了首位。家用电器、电子仪器等电气产品作为电力的直接终端，其功耗的高低决定其产品的成败。
各种电气产品都朝自动化、智能化方向发展。实现这种控制大多数都是使用的MCU控制器。作为控制器，其自身的功耗相对于整机功耗，特别是待机功耗具有重要的意义。
在精简指令集(RISC)计算机结构的微控制单元(MCU)中，时钟电路作为***运行的根本对于微控制单元(MCU)工作的稳定性和功耗起着决定性的作用。使用较多的是4相时钟，如附图1所示。图中，如果时钟Q1～Q4的高电平发生交叠，则会增加***的功耗，并对微控制单元(MCU)的稳定性产生较大的影响。在以往的做法中，常采用延时的方法实现时钟的无交叠，但温度和工艺的变化对电路的稳定性会产生严重的影响。为了消除这种影响，往往采用额外的延时模块，这样做无疑会增加电路的成本。
发明内容
本发明要解决的技术问题在于提供一种低功耗、无交叠的四相时钟电路及实现方法，不采用延时模块，利用门电路自身的延时来实现时钟无交叠，在保持电路稳定性的同时，降低***的功耗。
为实现上述目的，本发明提供一种低功耗无交叠四相时钟电路，其特征在于所述四相时钟电路包括：
第一组合逻辑模块，用于接收主时钟信号(clk)并输出与主时钟信号同相或反相的四个时钟信号(CK1N、CK1P、CK2N、CK2P)；
一时序逻辑模块，接收所述四个时钟信号(CK1N、CK1P、CK2N、CK2P)作为内部锁存器的时钟输入，并输出四个分频时钟信号(PH1、PH1_、PH2、PH2_)；
第二组合逻辑模块，用于接收所述四个分频时钟信号(PH1、PH1_、PH2、PH2_)，并输出相邻时钟之间相位相差90°的四相时钟(Q1、Q2、Q3、Q4)。
本发明还提供一种低功耗无交叠四相时钟的实现方法，其特征在于该方法利用门电路自身的延时来实现时钟无交叠，所述方法包括：
将主时钟信号(clk)输入到第一组合逻辑模块，输出与主时钟信号同相或反相的四个时钟信号(CK1N、CK1P、CK2N、CK2P)；
将四个时钟信号(CK1N、CK1P、CK2N、CK2P)作为一时序逻辑模块的时钟输入，输出四个分频时钟信号(PH1、PH1_、PH2、PH2_)；
将四个分频时钟信号(PH1、PH1_、PH2、PH2_)输入到第二组合逻辑模块，输出相邻时钟之间相位相差90°的四相时钟(Q1、Q2、Q3、Q4)。
具体来说，所述第一组合逻辑模块包括含有三个输入端的第一、第二或非门和含有三个输入端的第一、第二与非门，第一或非门和第二与非门分别输出与主时钟信号(clk)反相的两个时钟信号(CK1N、CK2P)，第一与非门和第二或非门分别输出与主时钟信号(clk)同相的两个时钟信号(CK1P、CK2N)，主时钟信号(clk)通过一级非逻辑运算得到反相主时钟信号(ck)，再通过一级非逻辑运算得到正相主时钟信号(ck_)，反相主时钟信号(ck)分别输入到第二或非门和第一与非门的一个输入端，同相主时钟信号(ck_)分别输入到第一或非门和第二与非门的一个输入端，第一或非门的输出信号(CK1N)输入到第二或非门的第二个输入端，第二或非门的输出信号(CK2N)分别输入到第一或非门和第二与非门的第二个输入端，第二或非门的输出信号(CK2N)经过非逻辑运算后输入到第一与非门的第二个输入端，第一与非门的输出信号(CK1P)分别输入到第一或非门和第二与非门的第三个输入端，第一与非门的输出信号(CK1P)经过非逻辑运算后输入到第二或非门的第三个输入端，第二与非门的输出信号(CK2P)输入到第一与非门的第三个输入端。
所述时序逻辑模块包括两级锁存器，两级锁存器受第一组合逻辑模块输出的四个时钟信号(CK1N、CK1P、CK2N、CK2P)同步控制，第一级锁存器的正输出端(Q)连接第二级锁存器的数据输入端(D)，第二级锁存器的正输出端(Q)通过一非门连接第一级锁存器的数据输入端(D)，第一级、第二级锁存器的负输出端(Q_)分别输出正相分频时钟信号(PH1、PH2)，正相分频时钟信号(PH1、PH2)分别通过非逻辑运算得到反相分频时钟信号(PH1_、PH2_)。
所述锁存器包括第一、第二、第三和第四传输门，每个传输门有一输入端、一输出端、一高电平控制端和一低电平控制端，第一传输门的输入端作为锁存器的数据输入端(D)，第一传输门的输出端输出信号和锁存器的清零信号(CLR)进行与非逻辑后输入到第二传输门的输入端，第二传输门的输出端连接一非门，该非门的输出端作为锁存器的正输出端(Q)，第二传输门的输入端通过一非门连接第三传输门的输入端，第三传输门的输出端连接第一传输门的输出端，锁存器的正输出端(Q)通过一非门连接第四传输门的输入端，第四传输门的输出端连接第二传输门的输出端，第一、第四传输门的高、低电平控制端分别输入一组时钟信号(CK1N、CK1P)，第二、第三传输门的高、低电平控制端分别输入另一组时钟信号(CK2N、CK2P)。
所述第二组合逻辑模块包括含有三个输入端的第三、第四、第五和第六或非门，四个或非门的输出信号分别经过两级非门后依次得到四相时钟(Q1、Q2、Q3、Q4)，其中270°相位时钟(Q4)和两个反相分频时钟信号(PH1_、PH2_)分别输入到第三或非门的三个输入端，0°相位时钟(Q1)和一正相一反相两个分频时钟信号(PH1、PH2_)分别输入到第四或非门的三个输入端，90°相位时钟(Q2)和两个正相分频时钟信号(PH1、PH2)分别输入到第五或非门的三个输入端，180°相位时钟(Q3)和一反相一正相两个分频时钟信号(PH1_、PH2)分别输入到第六或非门的三个输入端。
本发明的有益效果在于：利用门电路自身的延时来实现时钟无交叠，电路结构简单，可靠性高，性能好。电路采用门电路搭建，功耗低，面积小，成本低。
与传统的四相时钟电路相比较，本发明具有如下显著优点：
1.电路面积缩小1/2；
2.平均功耗缩小1uw/30nw＝33倍；
3.具有可靠的稳定性，电路性能不受工艺及温度变化影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步的阐述。
附图1为四相时钟时序图；
附图2为本发明所述低功耗无交叠四相时钟电路的结构图；
附图3为附图2中的锁存器的内部电路图；
附图4为时钟信号CK1N、CK1P、CK2N、CK2P的波形示意图；
附图5为本发明所述低功耗无交叠四相时钟电路一应用实例框图。
具体实施方式
如图2所示的低功耗无交叠四相时钟电路，包括第一、第二组合逻辑模块和一时序逻辑模块。
第一组合逻辑模块包括含有三个输入端A、B、C的第一或非门I5、第二或非门I2、第一与非门I4和第二与非门I3。第一或非门I5和第二与非门I3分别输出与主时钟信号clk反相的两个时钟信号CK1N、CK2P，第一与非门I4和第二或非门I2分别输出与主时钟信号clk同相的两个时钟信号CK1P、CK2N。主时钟信号clk通过非门I0得到反相主时钟信号ck，再通过非门I1得到正相主时钟信号ck_。反相主时钟信号ck分别输入到第二或非门I2的输入端B和第一与非门I4的输入端B，同相主时钟信号ck_分别输入到第一或非门I5的输入端C和第二与非门I3的输入端A。第一或非门I5的输出信号CK1N输入到第二或非门I2的输入端C，第二或非门I2的输出信号CK2N分别输入到第一或非门I5的输入端A和第二与非门I3的输入端B。第二或非门I2的输出信号CK2N还经过非门I6输入到第一与非门I4的输入端C。第一与非门I4的输出信号CK1P分别输入到第一或非门I5的输入端B和第二与非门I3的输入端C，第一与非门I4的输出信号CK1P还经过非门I7输入到第二或非门I2的输入端A。第二与非门I3的输出信号CK2P输入到第一与非门I4的输入端A。时钟信号CK1N、CK1P、CK2N、CK2P的波形如图4所示，其中CK1N和CK1P是一对反相波形，CK2N、CK2P是一对反相波形。
时序逻辑模块包括两级锁存器I47、I48。锁存器I47、I48有四个钟控端clk1、clk1_、clk2、clk2_分别接收第一组合逻辑模块输出的四个时钟信号CK1N、CK1P、CK2N、CK2P。锁存器I48的正输出端Q连接锁存器I47的数据输入端D，锁存器I47的正输出端Q通过非门I51连接锁存器I48的数据输入端D。锁存器I48、I47的负输出端Q_分别输出正相分频时钟信号PH1、PH2。正相分频时钟信号PH1、PH2分别通过非门I49、I50得到反相分频时钟信号PH1_、PH2_。锁存器I47、I48的内部电路如图3所示，包括四个传输门，每个传输门有一输入端A、一输出端Y、一高电平控制端ck+和一低电平控制端ck-。第一传输门的输入端A作为锁存器的数据输入端D，第一传输门的输出端Y和锁存器的清零信号端CLR_连接到一与非门的两输入端，进行与非逻辑后输入到第二传输门的输入端A，第二传输门的输出端Y连接一非门的输入端，该非门的输出端作为锁存器的正输出端Q。第二传输门的输入端A通过一非门连接第三传输门的输入端A，第三传输门的输出端Y连接第一传输门的输出端Y。锁存器的正输出端Q通过一非门连接第四传输门的输入端A，第四传输门的输出端Y连接第二传输门的输出端Y。第一、第四传输门的高电平控制端ck+和低电平控制端ck-作为锁存器的钟控端clk1、clk1_分别输入时钟信号CK1N、CK1P，第二、第三传输门的高电平控制端ck+和低电平控制端ck-作为锁存器的钟控端clk2、clk2_分别输入时钟信号CK2N、CK2P。对于锁存器I47、I48，由于CK1N和CK2N总是在对方从高变低之后才从低变高，从而能有效避免信号的冲突，从而达到了降低功耗和提高稳定性的目的。
第二组合逻辑模块包括含有三个输入端A、B、C的第三、第四、第五和第六或非门I31、I25、I17和I19。第三或非门I31的输出信号经过两级非门I55、I28得到0°相位时钟Q1，第四或非门I25的输出信号经过两级非门I54、I10得到90°相位时钟Q2，第五或非门I17的输出信号经过两级非门I53、I13得到180°相位时钟Q3，第六或非门I19的输出信号经过两级非门I52、I29得到270°相位时钟Q4。四相时钟Q1、Q2、Q3和Q4的时序见图1。270°相位时钟Q4和分频时钟信号PH2_、PH1_分别输入到第三或非门I31的三个输入端A、B、C，0°相位时钟Q1和分频时钟信号PH2_、PH1分别输入到第四或非门I25的三个输入端A、B、C，90°相位时钟Q2和分频时钟信号PH2、PH1分别输入到第五或非门I17的三个输入端A、B、C，180°相位时钟Q3和分频时钟信号PH2、PH1分别输入到第六或非门I19的三个输入端A、B、C。由于采用以上结构，四相时钟Q1～Q4互相控制，Q1为高电平时，Q2必为低电平，Q2和Q3、Q3和Q4、Q4和Q1之间的电平关系与此类似，这样就实现了无交叠时序。
如图5所示为低功耗无交叠四相时钟电路的应用实例框图，将本发明所述低功耗无交叠四相时钟电路应用于MCU电路中。在RISC结构的四位MCU和八位MCU中，时钟电路是***工作的基本电路。如图5所示，四相时钟电路产生的四相时钟用于控制MCU的每个功能模块，MCU的每个功能模块都在四相时钟的控制下一步步工作。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (10)
1.一种低功耗无交叠四相时钟电路，其特征在于所述四相时钟电路包括：
第一组合逻辑模块，用于接收主时钟信号(clk)并输出与主时钟信号同相或反相的四个时钟信号(CK1N、CK1P、CK2N、CK2P)；
一时序逻辑模块，接收所述四个时钟信号(CK1N、CK1P、CK2N、CK2P)作为内部锁存器的时钟输入，并输出四个分频时钟信号(PH1、PH1_、PH2、PH2_)；
第二组合逻辑模块，用于接收所述四个分频时钟信号(PH1、PH1_、PH2、PH2_)，并输出相邻时钟之间相位相差90°的四相时钟(Q1、Q2、Q3、Q4)。
2.如权利要求1所述的低功耗无交叠四相时钟电路，其特征在于所述第一组合逻辑模块包括含有三个输入端的第一、第二或非门和含有三个输入端的第一、第二与非门，第一或非门和第二与非门分别输出与主时钟信号(clk)反相的两个时钟信号(CK1N、CK2P)，第一与非门和第二或非门分别输出与主时钟信号(clk)同相的两个时钟信号(CK1P、CK2N)，主时钟信号(clk)通过一级非逻辑运算得到反相主时钟信号(ck)，再通过一级非逻辑运算得到正相主时钟信号(ck_)，反相主时钟信号(ck)分别输入到第二或非门和第一与非门的一个输入端，同相主时钟信号(ck_)分别输入到第一或非门和第二与非门的一个输入端，第一或非门的输出信号(CK1N)输入到第二或非门的第二个输入端，第二或非门的输出信号(CK2N)分别输入到第一或非门和第二与非门的第二个输入端，第二或非门的输出信号(CK2N)经过非逻辑运算后输入到第一与非门的第二个输入端，第一与非门的输出信号(CK1P)分别输入到第一或非门和第二与非门的第三个输入端，第一与非门的输出信号(CK1P)经过非逻辑运算后输入到第二或非门的第三个输入端，第二与非门的输出信号(CK2P)输入到第一与非门的第三个输入端。
3.如权利要求1所述的低功耗无交叠四相时钟电路，其特征在于所述时序逻辑模块包括两级锁存器，两级锁存器受第一组合逻辑模块输出的四个时钟信号(CK1N、CK1P、CK2N、CK2P)同步控制，第一级锁存器的正输出端(Q)连接第二级锁存器的数据输入端(D)，第二级锁存器的正输出端(Q)通过一非门连接第一级锁存器的数据输入端(D)，第一级、第二级锁存器的负输出端(Q_)分别输出正相分频时钟信号(PH1、PH2)，正相分频时钟信号(PH1、PH2)分别通过非逻辑运算得到反相分频时钟信号(PH1_、PH2_)。
4.如权利要求3所述的低功耗无交叠四相时钟电路，其特征在于所述锁存器包括第一、第二、第三和第四传输门，每个传输门有一输入端、一输出端、一高电平控制端和一低电平控制端，第一传输门的输入端作为锁存器的数据输入端(D)，第一传输门的输出端输出信号和锁存器的清零信号(CLR_)进行与非逻辑后输入到第二传输门的输入端，第二传输门的输出端连接一非门，该非门的输出端作为锁存器的正输出端(Q)，第二传输门的输入端通过一非门连接第三传输门的输入端，第三传输门的输出端连接第一传输门的输出端，锁存器的正输出端(Q)通过一非门连接第四传输门的输入端，第四传输门的输出端连接第二传输门的输出端，第一、第四传输门的高、低电平控制端分别输入一组时钟信号(CK1N、CK1P)，第二、第三传输门的高、低电平控制端分别输入另一组时钟信号(CK2N、CK2P)。
5.如权利要求1所述的低功耗无交叠四相时钟电路，其特征在于所述第二组合逻辑模块包括含有三个输入端的第三、第四、第五和第六或非门，四个或非门的输出信号分别经过两级非门后依次得到四相时钟(Q1、Q2、Q3、Q4)，其中270°相位时钟(Q4)和两个反相分频时钟信号(PH1_、PH2_)分别输入到第三或非门的三个输入端，0°相位时钟(Q1)和一正相一反相两个分频时钟信号(PH1、PH2_)分别输入到第四或非门的三个输入端，90°相位时钟(Q2)和两个正相分频时钟信号(PH1、PH2)分别输入到第五或非门的三个输入端，180°相位时钟(Q3)和一反相一正相两个分频时钟信号(PH1_、PH2)分别输入到第六或非门的三个输入端。
6.一种低功耗无交叠四相时钟的实现方法，其特征在于该方法利用门电路自身的延时来实现时钟无交叠，所述方法包括：
将主时钟信号(clk)输入到第一组合逻辑模块，输出与主时钟信号同相或反相的四个时钟信号(CK1N、CK1P、CK2N、CK2P)；
将四个时钟信号(CK1N、CK1P、CK2N、CK2P)作为一时序逻辑模块的时钟输入，输出四个分频时钟信号(PH1、PH1_、PH2、PH2_)；
将四个分频时钟信号(PH1、PH1_、PH2、PH2_)输入到第二组合逻辑模块，输出相邻时钟之间相位相差90°的四相时钟(Q1、Q2、Q3、Q4)。
7.如权利要求6所述的低功耗无交叠四相时钟的实现方法，其特征在于所述第一组合逻辑模块包括含有三个输入端的第一、第二或非门和含有三个输入端的第一、第二与非门，第一或非门和第二与非门分别输出与主时钟信号(clk)反相的两个时钟信号(CK1N、CK2P)，第一与非门和第二或非门分别输出与主时钟信号(clk)同相的两个时钟信号(CK1P、CK2N)，主时钟信号(clk)通过一级非逻辑运算得到反相主时钟信号(ck)，再通过一级非逻辑运算得到正相主时钟信号(ck_)，反相主时钟信号(ck)分别输入到第二或非门和第一与非门的一个输入端，同相主时钟信号(ck_)分别输入到第一或非门和第二与非门的一个输入端，第一或非门的输出信号(CK1N)输入到第二或非门的第二个输入端，第二或非门的输出信号(CK2N)分别输入到第一或非门和第二与非门的第二个输入端，第二或非门的输出信号(CK2N)经过非逻辑运算后输入到第一与非门的第二个输入端，第一与非门的输出信号(CK1P)分别输入到第一或非门和第二与非门的第三个输入端，第一与非门的输出信号(CK1P)经过非逻辑运算后输入到第二或非门的第三个输入端，第二与非门的输出信号(CK2P)输入到第一与非门的第三个输入端。
8.如权利要求6所述的低功耗无交叠四相时钟的实现方法，其特征在于所述时序逻辑模块包括两级锁存器，两级锁存器受第一组合逻辑模块输出的四个时钟信号(CK1N、CK1P、CK2N、CK2P)同步控制，第一级锁存器的正输出端(Q)连接第二级锁存器的数据输入端(D)，第二级锁存器的正输出端(Q)通过一非门连接第一级锁存器的数据输入端(D)，第一级、第二级锁存器的负输出端(Q_)分别输出正相分频时钟信号(PH1、PH2)，正相分频时钟信号(PH1、PH2)分别通过非逻辑运算得到反相分频时钟信号(PH1_、PH2_)。
9.如权利要求8所述的低功耗无交叠四相时钟的实现方法，其特征在于所述锁存器包括第一、第二、第三和第四传输门，每个传输门有一输入端、一输出端、一高电平控制端和一低电平控制端，第一传输门的输入端作为锁存器的数据输入端(D)，第一传输门的输出端输出信号和锁存器的清零信号(CLR_)进行与非逻辑后输入到第二传输门的输入端，第二传输门的输出端连接一非门，该非门的输出端作为锁存器的正输出端(Q)，第二传输门的输入端通过一非门连接第三传输门的输入端，第三传输门的输出端连接第一传输门的输出端，锁存器的正输出端(Q)通过一非门连接第四传输门的输入端，第四传输门的输出端连接第二传输门的输出端，第一、第四传输门的高、低电平控制端分别输入一组时钟信号(CK1N、CK1P)，第二、第三传输门的高、低电平控制端分别输入另一组时钟信号(CK2N、CK2P)。
10.如权利要求6所述的低功耗无交叠四相时钟的实现方法，其特征在于所述第二组合逻辑模块包括含有三个输入端的第三、第四、第五和第六或非门，四个或非门的输出信号分别经过两级非门后依次得到四相时钟(Q1、Q2、Q3、Q4)，其中270°相位时钟(Q4)和两个反相分频时钟信号(PH1_、PH2_)分别输入到第三或非门的三个输入端，0°相位时钟(Q1)和一正相一反相两个分频时钟信号(PH1、PH2_)分别输入到第四或非门的三个输入端，90°相位时钟(Q2)和两个正相分频时钟信号(PH1、PH2)分别输入到第五或非门的三个输入端，180°相位时钟(Q3)和一反相一正相两个分频时钟信号(PH1_、PH2)分别输入到第六或非门的三个输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101516169A CN101119107B (zh) | 2007-09-25 | 2007-09-25 | 低功耗无交叠四相时钟电路及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101516169A CN101119107B (zh) | 2007-09-25 | 2007-09-25 | 低功耗无交叠四相时钟电路及实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101119107A true CN101119107A (zh) | 2008-02-06 |
| CN101119107B CN101119107B (zh) | 2011-05-04 |
Family
ID=39055077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101516169A Expired - Fee Related CN101119107B (zh) | 2007-09-25 | 2007-09-25 | 低功耗无交叠四相时钟电路及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101119107B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437836A (zh) * | 2011-12-19 | 2012-05-02 | 宁波大学 | 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器 |
| CN102457179A (zh) * | 2010-10-18 | 2012-05-16 | 张孟凡 | 具有低噪声及高输出电压电流的电子泵 |
| CN104242874A (zh) * | 2013-06-14 | 2014-12-24 | 凌通科技股份有限公司 | 弛张振荡器 |
| WO2017206287A1 (zh) * | 2016-05-30 | 2017-12-07 | 武汉华星光电技术有限公司 | 液晶显示器及其多路输出选择器电路 |
| CN109067390A (zh) * | 2018-07-19 | 2018-12-21 | 重庆湃芯入微科技有限公司 | 一种基于传输门和反相器的超高速时钟分频电路 |
| CN112820225A (zh) * | 2019-11-15 | 2021-05-18 | 京东方科技集团股份有限公司 | 一种数据缓存电路、显示面板及显示装置 |
| CN112820226A (zh) * | 2019-11-15 | 2021-05-18 | 京东方科技集团股份有限公司 | 一种串并转换电路及显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398001A (en) * | 1993-06-02 | 1995-03-14 | National Semiconductor Corporation | Self-timing four-phase clock generator |
| US20040032300A1 (en) * | 2002-08-19 | 2004-02-19 | Koninklijke Philips Electronics N.V. | Multi-phase oscillator and method therefor |
| JP2007188395A (ja) * | 2006-01-16 | 2007-07-26 | Elpida Memory Inc | クロック信号発生回路 |
| CN201122939Y (zh) * | 2007-09-25 | 2008-09-24 | 苏州市华芯微电子有限公司 | 低功耗无交叠四相时钟电路 |
-
2007
- 2007-09-25 CN CN2007101516169A patent/CN101119107B/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102457179A (zh) * | 2010-10-18 | 2012-05-16 | 张孟凡 | 具有低噪声及高输出电压电流的电子泵 |
| CN102457179B (zh) * | 2010-10-18 | 2014-01-29 | 张孟凡 | 具有低噪声及高输出电压电流的电子泵 |
| CN102437836A (zh) * | 2011-12-19 | 2012-05-02 | 宁波大学 | 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器 |
| CN102437836B (zh) * | 2011-12-19 | 2014-07-23 | 宁波大学 | 一种低功耗脉冲型d触发器 |
| CN104242874A (zh) * | 2013-06-14 | 2014-12-24 | 凌通科技股份有限公司 | 弛张振荡器 |
| WO2017206287A1 (zh) * | 2016-05-30 | 2017-12-07 | 武汉华星光电技术有限公司 | 液晶显示器及其多路输出选择器电路 |
| CN109067390A (zh) * | 2018-07-19 | 2018-12-21 | 重庆湃芯入微科技有限公司 | 一种基于传输门和反相器的超高速时钟分频电路 |
| CN112820225A (zh) * | 2019-11-15 | 2021-05-18 | 京东方科技集团股份有限公司 | 一种数据缓存电路、显示面板及显示装置 |
| CN112820226A (zh) * | 2019-11-15 | 2021-05-18 | 京东方科技集团股份有限公司 | 一种串并转换电路及显示面板 |
| CN112820225B (zh) * | 2019-11-15 | 2023-01-24 | 京东方科技集团股份有限公司 | 一种数据缓存电路、显示面板及显示装置 |
| CN112820226B (zh) * | 2019-11-15 | 2023-02-03 | 京东方科技集团股份有限公司 | 一种串并转换电路及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101119107B (zh) | 2011-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101119107B (zh) | 低功耗无交叠四相时钟电路及实现方法 | |
| CN201122939Y (zh) | 低功耗无交叠四相时钟电路 | |
| CN102916687B (zh) | 基于cmos工艺的三值时钟发生器 | |
| CN106055026B (zh) | 一种微控制器soc中实时时钟单元 | |
| CN101834595B (zh) | 一种单功率时钟钟控传输门三值绝热电路及t运算电路 | |
| CN100517181C (zh) | 一种处理器及其降频装置和方法 | |
| CN100511089C (zh) | 时钟切换电路及时钟信号切换的方法 | |
| CN104050305B (zh) | 一种tc‑bc转换的电路单元 | |
| CN101860353B (zh) | 数模混合芯片中的时钟电路控制装置及方法 | |
| CN108964668A (zh) | 一种串并行转换复用电路 | |
| CN107911104A (zh) | 时钟门控电路 | |
| CN102545680B (zh) | 一种基于fpga驱动发生的级联型多电平变频器 | |
| CN204463019U (zh) | 一种供电控制电路 | |
| CN102291120B (zh) | 一种三值绝热d触发器及四位三值绝热同步可逆计数器 | |
| CN101686041A (zh) | 一种门控时钟电路及门控时钟信号产生方法 | |
| CN101478282B (zh) | 通过fpga内嵌双口ram实现高压变频器主控***的方法 | |
| CN102624378B (zh) | 一种低功耗多米诺三值文字运算电路 | |
| CN201522684U (zh) | 嵌入式***的功耗管理电路 | |
| CN109002277A (zh) | 一种伪随机信号动态配置***及方法 | |
| CN202475298U (zh) | 一种基于fpga驱动发生的级联型多电平变频器 | |
| CN112600550B (zh) | 一种基于跨时钟域的异步时钟选择电路及其切换方法 | |
| CN100563104C (zh) | 门控时钟电路及相关方法 | |
| CN109088620B (zh) | 一种基于数据控制的pfm调制电路 | |
| CN203387478U (zh) | 基于tms320vc5402芯片的可编程脉宽调制产生器 | |
| CN103401540A (zh) | 基于tms320vc5402芯片的可编程脉宽调制产生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20080206 Assignee: East Branch, China Electronic Product Reliability and Environmental Testing Research Institute,Mll Assignor: Suzhou Huaxin Microelectronics Co., Ltd. Contract record no.: 2018110000030 Denomination of invention: Low-power consumption non-overlapping four-phase clock circuit and implementing method Granted publication date: 20110504 License type: Exclusive License Record date: 20180503 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110504 Termination date: 20200925 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |