CN104050305B - 一种tc‑bc转换的电路单元 - Google Patents
一种tc‑bc转换的电路单元 Download PDFInfo
- Publication number
- CN104050305B CN104050305B CN201310284416.6A CN201310284416A CN104050305B CN 104050305 B CN104050305 B CN 104050305B CN 201310284416 A CN201310284416 A CN 201310284416A CN 104050305 B CN104050305 B CN 104050305B
- Authority
- CN
- China
- Prior art keywords
- clock
- ternary
- value
- level
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明创造了一种把TC转换为BC的电路单元,该电路单元主要由第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管和第二PMOS管组成;本发明的价值在于:该TC‑BC转换的电路单元在把TC转换为BC的过程中,有用的信息得以保留,没有丢失应有的信息量;这样,本发明将TC转换为传统的BC后,就可以使用具有低功耗优势的TC来驱动基于BC的电路与***,从而降低功耗;另一方面,该TC‑BC转换的电路单元把识别难度大的TC转换为易识别的BC,这样就可以降低应用TC电路的复杂度,进而有利于具有低功耗优势的TC的推广应用。
Description
技术领域 本发明涉及一种基于CMOS工艺的将三值时钟信号TC(Ternary Clock)转换为二值时钟信号BC(Binary Clock)的电路单元。
背景技术数字电路***包含时钟子***,该子***又分为时钟分布网络和触发器两部分[1]。现有技术的时钟分布网络为二值时钟分布网络。而三值信号具有信息量大的特点[2,3]。如,三值时钟TC在一个周期内有四次跳变(边沿),而传统的二值时钟BC一个周期内只有两次跳变。因为前者在一个周期内的边沿数比后者的多一倍,所以使用三值时钟的电路有着低功耗的特点[4,5]。目前现有的数字电路***中的锁存器、触发器等时序部件都是基于二值时钟而设计的,而非三值时钟。如何将低功耗的三值时钟分布网络与基于二值时钟的数字逻辑单元结合使用,使三值时钟得以广泛应用,从而降低数字***的功耗。这是目前出现在电路研究和设计者面前的一个新课题。而这种结合使用的难点在于:三值时钟的四次边沿都要得到有效的利用,而又能驱动基于二值时钟的锁存器和触发器等时序逻辑单元的正常工作。用三值时钟驱动基于二值时钟的数字电路***进行工作又能充分利用三值时钟的四次跳变的技术问题得不到解决,三值时钟就难以得到广泛的应用,其低功耗优势的实际意义也就难以显示出来。
参考文献:
[1]Kim C,Kang S M.A low-swing clock double-edge triggered flip-flop[J].IEEE Journal of Solid-State Circuits,2002,37(5):648-652.
[2]Wu,X.,Prosser,F.:Design of ternary CMOS circuits based ontransmission function theory,International Journal of Electronics,1988,65,(5),pp.891-905
[3]Prosser,F.,Wu,X.,Chen,X.CMOS Ternary Flip-Flops & TheirApplications.IEE Proceedings on Computer & Digital Techniques 1988;135(5):266-272.
[4]郎燕峰,沈继忠.低功耗四边沿触发器设计[J].电路与***学报,2012,17(6):37-41.
[5]胡俊锋,沈继忠,姚茂群等.多值低功耗双边沿触发器设计[J].浙江大学学报(工学版),2005,39(11):1699-1702.
发明内容 针对上述三值时钟TC转换为二值时钟BC的技术问题,本发明的任务就是在充分利用三值时钟四次跳变的前提下,把三值时钟转换为二值时钟,以解决三值时钟TC与基于二值时钟BC的数字逻辑单元不能结合使用的问题。
本发明利用发明者的研究成果,创造了一种把三值时钟信号TC转换为二值时钟信号BC的电路单元,该转换单元将三值时钟的四种边沿转换为二值时钟的两种边沿,而在相同的时间段内两种时钟的边沿数是保持不变的。
本发明采取的技术方案是:先对三值时钟TC的电平变换进行研究;然后用研究成果在保持时钟的跳变数不变的前提下,把三值时钟TC的三种电平值变换为两种电平值;最后用MOS管来实现将三值时钟转换为二值时钟的电路单元,即TC-BC转换电路单元,该单元的输出信号就是二值时钟信号BC。
所述的TC-BC转换的电路单元包含如下技术特征:
A、输入信号为一个三值时钟信号TC,其电平值为0、1和2,电平的切换次序为0→1→2→1→0;
B、输出信号为一个二值时钟信号BC,其电平值为0和1,电平的切换次序为0→1→0;
C、当输入的三值时钟信号TC为电平0时,转换输出二值时钟信号BC电平1;
D、当输入的三值时钟信号TC为电平1时,转换输出二值时钟信号BC电平0;
E、当输入的三值时钟信号TC为电平2时,转换输出二值时钟信号BC电平1。
具有上述特征的TC-BC转换电路单元将把电平切换次序为0→1→2→1→0的三值时钟信号TC转换为电平切换次序为1→0→1→0→1(即0→1→0)的二值时钟信号BC。从上述转换过程中可以看出,输入的三值时钟被TC-BC转换的电路单元转换为二值时钟,而时钟的边沿数保持不变。因此,本发明采用的技术方案实现了发明的任务。
根据上述的技术特征和传输电压开关理论[2,3],可以获得输出的二值时钟BC与输入的三值时钟TC的开关级函数表达式(1)。
BC=0*(0.5TC·TC1.5)#1*(TC0.5+1.5TC) (1)
对式(1)进行开关级的表达式变换,使之易于用MOS管实现。变换后的开关级表达式如式(2)所示。
根据式(2),可以得到由6个MOS管组成的TC-BC转换电路单元,其有一个接三值时钟的输入端TC和一个输出二值时钟的输出端BC。因为该电路单元只使用6个MOS管,所以设计的电路极为简单。
该转换单元能将三值时钟的四种边沿转换为二值时钟的两种边沿,而在相同的时间段内两种时钟的边沿数是保持不变的。这样就充分利用了三值时钟的四次边沿从而保持了三值时钟的优势,又为基于二值时钟的时序逻辑单元的正常工作提供了所需的二值时钟。使三值时钟与基于二值时钟的数字逻辑单元不能结合使用的问题得以完美解决。
使用该时钟转换单元也可以使基于二值时钟的数字***用三值时钟作为其时钟信号。因此,该时钟转换电路单元还可以解决基于三值时钟的数字***与基于二值时钟的数字***的时钟同步性问题。
本发明的价值在于:该TC-BC转换的电路单元在把三值时钟TC转换为二值时钟BC的过程中,有用的信息得以保留,没有丢失应有的信息量;这样,本发明将三值时钟TC转换为传统的二值时钟BC后,就可以使用具有低功耗优势的三值时钟TC来驱动基于二值时钟BC的电路与***,从而降低功耗;另一方面,该TC-BC转换的电路单元把识别难度大的三值时钟TC转换为易识别的二值时钟BC,这样就可以降低应用三值时钟TC的电路复杂度,进而有利于具有低功耗优势的三值时钟TC的推广应用。
附图说明 下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是输入、输出信号分别为三值时钟TC和二值时钟BC的TC-BC转换电路单元的线路图。
图2是阈0.5反相器的线路图。
图3是图1所示电路中三值时钟信号TC和两种二值时钟信号BC及BC1的电压瞬态波形图。
具体实施方式 根据式(2),可以得到TC-BC转换电路单元的开关级设计,其线路图如图1所示,该电路单元共使用了6个MOS管。该电路单元的工作原理为:在输入端(TC)接入三个电平值为0、1和2的三值时钟信号TC,在输出端(BC)输出的信号就是两个电平值为0和1的二值时钟信号BC。如果需要的二值时钟为电平值为0和2的二值时钟,那么可以将这个电平值为0和1的二值时钟BC作为图2所描述的阈0.5反相器的输入信号,其输出信号就是电平值为0和2的二值时钟BC1。由此可见,利用本发明和相应的反相器就可以轻易获得两种不同电平值的二值时钟信号BC和BC1。因此,本发明的TC-BC转换电路单元,电路结构简单,使用方便,接口信号丰富。
为验证本发明的TC-BC转换的电路单元,下面用HSPICE软件对其进行模拟,模拟时采用TSMC180nm的CMOS工艺参数,输出负载为30fF。本发明的TC-BC转换电路单元模拟所得的电压瞬态波形如图3所示,其中TC和BC分别为TC-BC转换电路单元的输入三值时钟信号和输出二值时钟信号;BC1是图2描述的阈0.5反相器输出的二值时钟信号。图3所示的模拟结果表明,本发明设计的TC-BC转换电路单元具有正确的逻辑功能,解决了把三值时钟转换为二值时钟的问题,完成了发明的任务。
总结:本发明的TC-BC转换电路单元具有正确的逻辑功能,能将三值时钟的跳变转换为二值时钟的跳变,使得时钟的跳变数保持不变。此外,本发明电路简单,整个电路单元只使用6个MOS管,因此电路工作稳定可靠高效。
Claims (1)
1.一种将三值时钟TC转换为二值时钟BC的电路单元,即一种TC-BC转换的电路单元,把三值时钟TC的电平0转换为二值时钟BC的电平1,把三值时钟TC的电平1转换为二值时钟BC的电平0,把三值时钟TC的电平2转换为二值时钟BC的电平1,即把电平切换次序为0→1→2→1→0的三值时钟TC转换为电平切换次序为1→0→1的二值时钟BC,所述电平0、1和2分别代表地、电压值2.5V和电压值5.0V;
所述一种TC-BC转换的电路单元的输入信号即三值时钟TC被用来产生控制信号a,三值时钟TC与控制信号a之间的CMOS电路连接为:源极接地的阈1.5的NMOS管记为N1,源极接电平2的阈-0.5的PMOS管记为P1,所述N1和P1的栅极都接三值时钟TC,所述N1和P1的漏极都连接至所述控制信号a;
所述一种TC-BC转换的电路单元的特征在于由三值时钟TC和所述控制信号a产生二值时钟BC的CMOS电路部分,其为一个单一的整体,其CMOS电路连接为:源极接地的阈0.5的NMOS管记为N2,所述N2的栅极接所述控制信号a,源极接所述N2漏极的阈0.5的NMOS管记为N3,所述N3的栅极接三值时钟TC,源极接电平1的阈0.5的NMOS管记为N4,源极接电平1的阈-0.5的PMOS管记为P2,所述N4和P2的栅极都接三值时钟TC,所述N3、N4和P2的漏极接在一起输出二值时钟BC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310284416.6A CN104050305B (zh) | 2013-07-03 | 2013-07-03 | 一种tc‑bc转换的电路单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310284416.6A CN104050305B (zh) | 2013-07-03 | 2013-07-03 | 一种tc‑bc转换的电路单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104050305A CN104050305A (zh) | 2014-09-17 |
CN104050305B true CN104050305B (zh) | 2016-12-28 |
Family
ID=51503137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310284416.6A Expired - Fee Related CN104050305B (zh) | 2013-07-03 | 2013-07-03 | 一种tc‑bc转换的电路单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104050305B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104467805B (zh) * | 2014-11-14 | 2017-08-01 | 浙江工商大学 | 一种qc‑bc03的转换电路 |
CN104333370A (zh) * | 2014-11-14 | 2015-02-04 | 浙江工商大学 | 基于四二值时钟的qbc20电路 |
CN104320128A (zh) * | 2014-11-14 | 2015-01-28 | 浙江工商大学 | 一种基于cmos的qbc23电路 |
CN104579310A (zh) * | 2014-11-14 | 2015-04-29 | 浙江工商大学 | 基于cmos的qb32模块电路单元 |
CN104320126A (zh) * | 2014-11-14 | 2015-01-28 | 浙江工商大学 | Qc变换bc21的电路单元 |
CN104485943A (zh) * | 2014-11-14 | 2015-04-01 | 浙江工商大学 | 基于cmos工艺的qc-bc12电路 |
CN104485939A (zh) * | 2014-11-14 | 2015-04-01 | 浙江工商大学 | 用于四二值时钟变换的qb10电路 |
CN104320127A (zh) * | 2014-11-14 | 2015-01-28 | 浙江工商大学 | 一种qc转换为bc13的cmos电路单元 |
CN104617921B (zh) * | 2015-03-04 | 2017-11-17 | 浙江水利水电学院 | 基于tff的qc产生电路 |
CN104639112B (zh) * | 2015-03-04 | 2017-06-16 | 浙江工商大学 | 用tff组成的qcg电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102624380A (zh) * | 2012-04-13 | 2012-08-01 | 南通大学 | 三位可逆三值-二值逻辑转换器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4022453B2 (ja) * | 2002-08-22 | 2007-12-19 | Necエレクトロニクス株式会社 | ラッチ回路 |
-
2013
- 2013-07-03 CN CN201310284416.6A patent/CN104050305B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102624380A (zh) * | 2012-04-13 | 2012-08-01 | 南通大学 | 三位可逆三值-二值逻辑转换器 |
Non-Patent Citations (2)
Title |
---|
多值低功耗双边沿触发器的简化设计;郎燕峰;《杭州电子科技大学学报》;20101031;第30卷(第5期);第21-24页 * |
多值低功耗双边沿触发器设计;胡俊锋等;《浙江大学学报(工学版)》;20051130;第39卷(第11期);1699-1702页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104050305A (zh) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104050305B (zh) | 一种tc‑bc转换的电路单元 | |
CN104052434B (zh) | 一种时钟变换电路 | |
CN102916687B (zh) | 基于cmos工艺的三值时钟发生器 | |
CN101834595B (zh) | 一种单功率时钟钟控传输门三值绝热电路及t运算电路 | |
CN104333356A (zh) | 四二值时钟转换的qb02电路单元 | |
CN102291120B (zh) | 一种三值绝热d触发器及四位三值绝热同步可逆计数器 | |
CN103346780B (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
CN103219990A (zh) | 基于绝热多米诺逻辑的三值低功耗t运算电路 | |
CN102624378B (zh) | 一种低功耗多米诺三值文字运算电路 | |
CN104320128A (zh) | 一种基于cmos的qbc23电路 | |
CN105720948B (zh) | 一种基于FinFET器件的时钟控制触发器 | |
CN104617916A (zh) | 一种基于FinFET器件的主从触发器 | |
CN104333370A (zh) | 基于四二值时钟的qbc20电路 | |
CN104320126A (zh) | Qc变换bc21的电路单元 | |
CN104333355A (zh) | 用于时钟变换的qc-bc01电路模块 | |
CN104038184B (zh) | 一种基于cmos工艺的qetff电路单元 | |
CN109088618A (zh) | C2mos触发器 | |
CN104467758A (zh) | 一种qb31的电路单元 | |
CN104579310A (zh) | 基于cmos的qb32模块电路单元 | |
CN104639114A (zh) | 基于rsff的qclk生成单元 | |
CN104485943A (zh) | 基于cmos工艺的qc-bc12电路 | |
CN104485939A (zh) | 用于四二值时钟变换的qb10电路 | |
CN104617920B (zh) | 由两种dff构成的qc生成器 | |
CN104467805A (zh) | 一种qc-bc03的转换电路 | |
CN104639110B (zh) | 一种由rsff组成的qcg单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information |
Inventor after: Pan Hongming Inventor before: Lang Yanfeng |
|
COR | Change of bibliographic data | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161228 Termination date: 20170703 |