CN104242874A - 弛张振荡器 - Google Patents

弛张振荡器 Download PDF

Info

Publication number
CN104242874A
CN104242874A CN201310339533.8A CN201310339533A CN104242874A CN 104242874 A CN104242874 A CN 104242874A CN 201310339533 A CN201310339533 A CN 201310339533A CN 104242874 A CN104242874 A CN 104242874A
Authority
CN
China
Prior art keywords
couples
effect transistor
type mos
mos field
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310339533.8A
Other languages
English (en)
Inventor
罗世明
陆敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Generalplus Technology Inc
Original Assignee
Generalplus Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Generalplus Technology Inc filed Critical Generalplus Technology Inc
Publication of CN104242874A publication Critical patent/CN104242874A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种弛张振荡器。此弛张振荡器包括一设定－重设闩锁器、一第一延迟电路以及一第二延迟电路。第一延迟电路的输入端耦接该设定－重设闩锁器的Q输出端，第一延迟电路的输出端耦接该设定－重设闩锁器的重设端。第二延迟电路的输入端耦接该设定－重设闩锁器的反Q输出端，该第二延迟电路的输出端耦接该设定－重设闩锁器的设定端。当第一延迟电路的输入端输入一第一逻辑电压，在一延迟时间后，第一延迟电路的输出端输出第二逻辑电压脉冲。当第二延迟电路的输入端输入第一逻辑电压，在一延迟时间后，第二延迟电路的输出端输出第二逻辑电压脉冲。本发明的弛张振荡器可提供更高速的时钟脉冲信号，并节省电流消耗。

Description

弛张振荡器
技术领域
本发明是关于一种振荡器的技术，更进一步来说，本发明是关于一种改善逻辑延迟的弛张振荡器（Relaxation Oscillator）。
背景技术
随着科技的进步，电子技术已经由最早的真空管、晶体管，进展到集成电路芯片。其用途十分的广泛，也因此，电子产品也渐渐的成为现代人生活中不可或缺的生活必需品。然而，振荡器更是模拟电路或数字电路中不可或缺的重要元件。弛张振荡器是属于振荡器中，重要的一种。弛张振荡器常用于电容传感器以及单芯片功率集成电路。相较于电感、电容振荡器（LC Oscillator），弛张振荡器仅需一种储能元件。此振荡器的优点在于，具有较宽的频率调整范围，以及高度的线性控制。设计良好的弛张振荡器应具有稳定性高、可调频率范围宽、控制线性度高等特点。
图1为现有技术的弛张振荡器的电路图。请参考图1，此弛张振荡器包括由两个或非门组成的设定－重设闩锁器（latch）101、反相器102、或非门103、或非门104、第一P型金属氧化物半导体场效应晶体管MP1、第二P型金属氧化物半导体场效应晶体管MP2、第三P型金属氧化物半导体场效应晶体管MP3、第四P型金属氧化物半导体场效应晶体管MP4、第一N型金属氧化物半导体场效应晶体管MN1、第二N型金属氧化物半导体场效应晶体管MN2、第三N型金属氧化物半导体场效应晶体管MN3、第四N型金属氧化物半导体场效应晶体管MN4、第一电容105以及第二电容106。第一N型金属氧化物半导体场效应晶体管MN1、第二N型金属氧化物半导体场效应晶体管MN2、第三P型金属氧化物半导体场效应晶体管MP3、第四P型金属氧化物半导体场效应晶体管MP4主要是用来作偏压（电流源）使用，图式中的VBP与VBN则分别是P型金属氧化物半导体场效应晶体管的栅极偏压与N型金属氧化物半导体场效应晶体管的栅极偏压。为了让所属技术领域普通技术人员了解，此图中标示了节点N1、节点N2、节点S3以及节点S4。
为了详细说明此振荡器的运作原理，先假设设定－重设闩锁器101的重设端R、设定端S、Q输出端以及反Q输出端的初始逻辑状态分别是0、1、1、0。此时，节点S4的电压为逻辑高电压，节点S3的电压则低于第四N型金属氧化物半导体场效应晶体管MN4的门槛电压。由于重设端R的逻辑状态为0，且Q输出端的逻辑状态为1，因此，或非门104的输出端为逻辑低电压，使得P型金属氧化物半导体场效应晶体管MP2导通。电容器106被快速的充电到逻辑高电压，使得设定－重设闩锁器101的设定端S转为逻辑低电压，此时，设定－重设闩锁器101的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态改变为0、0、1、0。
接下来，由于设定－重设闩锁器101的设定端S与反Q输出端的逻辑皆为0，使得或非门103的输出端输出逻辑高电压，因此，P型金属氧化物半导体场效应晶体管MP1截止，电容器105通过N型金属氧化物半导体场效应晶体管MN1进行放电。当电容器105被放电到逻辑低电压时，设定－重设闩锁器101的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态被改变为1、0、0、1。由于此时，设定－重设闩锁器101的设定端S以及其反Q输出端的逻辑分别是0、1，并且，重设端R以及其Q输出端的逻辑分别是1、0，因此，或非门103以及或非门104的输出端皆为逻辑低电压，P型金属氧化物半导体场效应晶体管MP1以及MP2也因此导通。此时，电容器105被快速的充电到逻辑高电压，而设定－重设闩锁器101的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态被改变为0、0、0、1。
接下来，由于设定－重设闩锁器101的重设端R与Q输出端的逻辑皆为0，使得第二或非门104的输出端输出逻辑高电压，因此，P型金属氧化物半导体场效应晶体管MP2截止，电容器106通过N型金属氧化物半导体场效应晶体管MN2进行放电。当电容器106被放电到逻辑低电压时，此时，设定－重设闩锁器101的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态又再度变回0、1、1、0。
图2为现有技术的弛张振荡器的操作波形图。请参考图2，所属技术领域普通技术人员可以看出，节点N1的电压与节点N2的电压虽是反相，但是两者确有同时为逻辑低电压的间隙。因此，导致节点S3在节点N1为逻辑低电压时，并未立刻进行放电，且节点S4在节点N2为逻辑低电压时，并未立刻进行放电。如此，导致此弛张振荡器的操作频率无法提升，相反的，如要得得到相同的频率，就必须耗费更大的电流。
发明内容
本发明的一目的在于提供一种弛张振荡器，藉此，提升振荡器的操作频率，减少振荡器内部电路的延迟。
有鉴于此，本发明提供一种弛张振荡器，此弛张振荡器包括一设定－重设闩锁器、一第一延迟电路以及一第二延迟电路。此设定－重设闩锁器具有一设定端、一重设端、一Q输出端以及一反Q输出端。第一延迟电路包括一第一充电电路、一第一电容、一第一放电元件以及一第一比较检测电路。第一充电电路的第一端耦接一电源电压，第一充电电路的控制端耦接Q输出端。当Q输出端输出一第一逻辑电压时，第一充电电路的第一端与该第一充电电路的第二端导通。第一电容的第一端耦接第一充电电路的第二端，且第一电容的第二端耦接一共接电压。第一放电元件的第一端耦接第一充电电路的第二端，第一放电元件的第二端耦接共接电压。第一比较检测电路的输入端耦接第一电容的第一端，且第一比较检测电路的输出端耦接设定－重设闩锁器的重设端，其中，当第一比较检测电路的输入端的电压下降到第一电压时，第一比较检测电路的输出端输出第一逻辑脉冲。
第二延迟电路包括一第二充电电路、一第二电容、一第二放电元件以及一第二比较检测电路。第二充电电路的第一端耦接一电源电压，第二充电电路的控制端耦接反Q输出端。当反Q输出端输出第一逻辑电压时，第二充电电路的第一端与第二充电电路的第二端导通。第二电容的第一端耦接第二充电电路的第二端，且第二电容的第二端耦接共接电压。第二放电元件的第一端耦接第二充电电路的第二端，且第二放电元件的第二端耦接共接电压。第二比较检测电路的输入端耦接第二电容的第一端，第二比较检测电路的输出端耦接设定－重设闩锁器的设定端，其中，当第二比较检测电路的输入端的电压下降到第一电压时，第二比较检测电路的输出端输出第一逻辑脉冲。
依照本发明较佳实施例所述的弛张振荡器，上述第一充电电路包括一第一P型金属氧化物半导体场效应晶体管，其中，第一P型金属氧化物半导体场效应晶体管的栅极耦接第一充电电路的控制端，第一P型金属氧化物半导体场效应晶体管的第一源漏极耦接第一充电电路的第一端，第一P型金属氧化物半导体场效应晶体管的第二源漏极耦接第一充电电路的第二端。另外，第一放电元件包括第一N型金属氧化物半导体场效应晶体管，其中，第一N型金属氧化物半导体场效应晶体管的栅极接收一第一偏压，第一N型金属氧化物半导体场效应晶体管的第一源漏极耦接第一放电元件的第一端，第一N型金属氧化物半导体场效应晶体管的第二源漏极耦接第一放电元件的第二端。
依照本发明较佳实施例所述的弛张振荡器，上述第一比较检测电路包括一第二P型金属氧化物半导体场效应晶体管以及一第二N型金属氧化物半导体场效应晶体管。第二P型金属氧化物半导体场效应晶体管的栅极耦接一第二偏压，第二P型金属氧化物半导体场效应晶体管的第一源漏极耦接电源电压。第二N型金属氧化物半导体场效应晶体管的栅极耦接第一比较检测电路的输入端，第二N型金属氧化物半导体场效应晶体管的第一源漏极耦接第一比较检测电路的输出端以及第二P型金属氧化物半导体场效应晶体管的第二源漏极，第二N型金属氧化物半导体场效应晶体管的第二源漏极耦接共接电压。
本发明另外提供一种弛张振荡器，此弛张振荡器包括一设定－重设闩锁器、一第一延迟电路以及一第二延迟电路。此设定－重设闩锁器具有一设定端、一重设端、一Q输出端以及一反Q输出端。第一延迟电路包括一第一反相器、一第一电容以及一第一比较检测电路。第一反相器的输入端耦接Q输出端。第一电容的第一端耦接第一反相器的输出端，第一电容的第二端耦接一共接电压。第一比较检测电路的输入端耦接第一电容的第一端，第一比较检测电路的输出端耦接设定－重设闩锁器的重设端。第二延迟电路包括一第二反相器、一第二电容以及一第二比较检测电路。第二反相器的输入端耦接反Q输出端。第二电容的第一端耦接第二反相器的输出端，第二电容的第二端耦接共接电压。第二比较检测电路的输入端耦接第二电容的第一端，第二比较检测电路的输出端耦接设定－重设闩锁器的重设端。
依照本发明较佳实施例所述的弛张振荡器，上述第一反相器包括一第一P型金属氧化物半导体场效应晶体管以及一第一N型金属氧化物半导体场效应晶体管。第一P型金属氧化物半导体场效应晶体管的栅极耦接Q输出端，第一P型金属氧化物半导体场效应晶体管的第一源漏极耦接一电源电压。第一N型金属氧化物半导体场效应晶体管的栅极耦接Q输出端，第一N型金属氧化物半导体场效应晶体管的第一源漏极耦接第一P型金属氧化物半导体场效应晶体管的第二源漏极，第一N型金属氧化物半导体场效应晶体管的第二源漏极耦接共接电压。另外，第一延迟电路更包括一第一偏压电流源，耦接在电源电压与第一P型金属氧化物半导体场效应晶体管的第一源漏极之间，用以提供一固定电流。
再者，一较佳实施例中，第一比较检测电路包括一第二偏压电流源以及一第二N型金属氧化物半导体场效应晶体管。第二偏压电流源的第一端耦接一电源电压，用以提供一固定电流。第二N型金属氧化物半导体场效应晶体管的栅极耦接第一比较检测电路的输入端，第二N型金属氧化物半导体场效应晶体管的第一源漏极耦接第二偏压电流源的第二端，第二N型金属氧化物半导体场效应晶体管的第二源漏极耦接共接电压。
本发明的精神在于通过状态图分析电路，找寻现有技术的振荡器的关键延迟点。据此，减少现有技术的逻辑延迟（Logic Delay），因此，本发明的弛张振荡器可提供更高速的时钟脉冲信号，并节省电流消耗。另外，振荡器的运作原理也更加直觉，便于设计者的使用。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为现有技术的弛张振荡器的电路图；
图2为现有技术的弛张振荡器的操作波形图；
图3为本发明实施例针对现有技术的弛张振荡器的分析的状态转移图；
图4为本发明一较佳实施例的弛张振荡器的电路图；
图5A为本发明一较佳实施例的弛张振荡器的电路图；
图5B为本发明一较佳实施例的弛张振荡器的电路图；
图6为本发明一较佳实施例的弛张振荡器的偏压产生电路的电路图；
图7为本发明一较佳实施例的弛张振荡器的电路图；
图8A为本发明一较佳实施例的弛张振荡器的电路图；
图8B为本发明一较佳实施例的弛张振荡器的电路图；
图9为本发明一较佳实施例的弛张振荡器的电路图；
图10为本发明一较佳实施例的弛张振荡器的电路图。
附图标记
101、401： 设定－重设闩锁器
102： 反相器
103、104： 或非门
MP1： 第一P型金属氧化物半导体场效应晶体管
MP2： 第二P型金属氧化物半导体场效应晶体管
MP3： 第三P型金属氧化物半导体场效应晶体管
MP4： 第四P型金属氧化物半导体场效应晶体管
MN1： 第一N型金属氧化物半导体场效应晶体管
MN2： 第二N型金属氧化物半导体场效应晶体管
MN3： 第三N型金属氧化物半导体场效应晶体管
MN4： 第四N型金属氧化物半导体场效应晶体管
105： 第一电容
106： 第二电容
402： 第一延迟电路
403： 第二延迟电路
404： 反相器
405、409： 充电电路
406、410： 放电元件
407、411、804、808： 电容器
408、412、802、806： 比较检测电路
501、503、MP601： P型金属氧化物半导体场效应晶体管
502、504、MN601、MN602： N型金属氧化物半导体场效应晶体管
R601： 电阻
701： 开关电路
702： 充电电路
801、805： 反相器
803、807： 偏压电流源
具体实施方式
为了让所属技术领域普通技术人员可以了解现有技术的弛张振荡器的操作频率无法上升的原因，请参考图3，图3为本发明实施例针对现有技术的弛张振荡器的分析的状态转移图。如图3所示，其中，箭头向下表示电压下降，箭头向上表示电压上升。当Q输出端开始电压下降，反Q输出端QB电压向上，之后，N1节点电压向下，接下来，S4节点电压向上，R输入端电压向下，之后N2节点电压向上。换句话说，从Q输出端电压下降，到N2节点电压向上，经过了QB输出端、N1节点、S4节点以及R输入端的电压延迟。
同样的道理，当反Q输出端QB开始电压下降，Q输出端电压向上，之后，N2节点电压向下，接下来，S3节点电压向上，S输入端电压向下，之后N1节点电压向上。换句话说，从QB输出端电压下降，到N1节点电压向上，经过了Q输出端、N2节点、S3节点以及S输入端的电压延迟。上述逻辑状态图，可以看出，从Q的电压变化到节点N2的电压变化之间的延迟以及从QB的电压变化到节点N1的电压变化的延迟，是此弛张振荡器的操作频率无法上升的主因。
因此，在设计本发明实施例的弛张振荡器，便考虑到当反Q输出端QB开始电压下降，立即性的使节点N1的电压上升，且当Q输出端开始电压下降，立即性的使节点N2的电压上升。图4为本发明一较佳实施例的弛张振荡器的电路图。请参考图4，此弛张振荡器包括一设定－重设闩锁器401、一第一延迟电路402以及一第二延迟电路403。在此实施例中，设定－重设闩锁器401是以两个或非门实施。又，在设定－重设闩锁器401的Q输出端后，额外耦接一反相器404，主要是用来作为一缓冲电路。此缓冲电路主要是用以增加输出时钟脉冲信号的驱动能力，以推动一负载，或是做波形整型用。
第一延迟电路402包括一充电电路405、放电元件406、电容器407以及比较检测电路408。第二延迟电路403亦包括一充电电路409、放电元件410、电容器411以及比较检测电路412。为了详细说明此弛张振荡器的运作原理，先假设设定－重设闩锁器401的重设端R、设定端S、Q输出端以及反Q输出端的初始逻辑状态分别是0、1、1、0。此时，节点S4的电压为逻辑高电压，节点S3的电压则低于比较检测电路412的检测电压。由于反Q输出端的逻辑状态为0，且Q输出端的逻辑状态为1，因此，充电电路409导通，充电电路405截止，电容器411被快速的充电到逻辑高电压，同时，电容器407通过放电元件406进行放电。当电容器407的电压被放电到比较检测电路408的检测电压时，设定－重设闩锁器401的设定端S转为逻辑低电压，且设定－重设闩锁器401的重设端R转为逻辑高电压，此时，设定－重设闩锁器101的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态改变为1、0、0、1。
接下来，设定－重设闩锁器401的Q输出端的逻辑是0，并且，反Q输出端的逻辑是1，因此，充电电路405导通，同时，充电电路409截止。此时，电容器407被快速的充电到逻辑高电压，同时，电容器411通过放电元件410进行放电。当电容器411的电压被放电到比较检测电路412的检测电压时，设定－重设闩锁器401的重设端R转为逻辑低电压，此时，设定－重设闩锁器401的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态被改变为0、1、1、0。
请比对现有技术与上述实施例，所属技术领域普通技术人员可以看出，现有技术的延迟电路需要等待设定－重设闩锁器101的设定端S的逻辑与设定－重设闩锁器101的反Q输出端的逻辑同样为0时，才会对电容器105进行放电，且现有技术的延迟电路需要等待设定－重设闩锁器101的重设端R的逻辑与设定－重设闩锁器101的Q输出端的逻辑同样为0时，才会对电容器106进行放电。在此例中，只要设定－重设闩锁器401的Q输出端的逻辑变为1，便可以立即的针对电容器407进行放电，且只要设定－重设闩锁器401的反Q输出端的逻辑变为1，便可以立即的针对电容器411进行放电。换句话说，本实施例已经大大的减少了现有技术的弛张振荡器的延迟时间。
图5A为本发明一较佳实施例的弛张振荡器的电路图。请参考图5A，在此实施例中，第一延迟电路402的充电电路405是以一P型金属氧化物半导体场效应晶体管501实施，当设定－重设闩锁器101的Q输出端为逻辑0时，P型金属氧化物半导体场效应晶体管501导通以对电容器407充电。放电元件406是以栅极耦接一偏压VBN的N型金属氧化物半导体场效应晶体管502实施。比较检测电路408则是以一N型金属氧化物半导体场效应晶体管504与栅极耦接一偏压VBP的P型金属氧化物半导体场效应晶体管503实施。另外，由于第二延迟电路403的实施方式与第一延迟电路402的实施方式相同，故不予赘述。
图5B为本发明一较佳实施例的弛张振荡器的电路图。请参考图5B，在此实施例中，比较检测电路408则是以一比较器505实施。此比较器505的正输入端接收一参考电压VREF，比较器505的负输入端耦接电容器407。当Q转变为逻辑高电压，电容器407的电压通过N型金属氧化物半导体场效应晶体管502被放电到低于参考电压VREF时，比较器505便输出一逻辑电压脉冲。另外，由于第二延迟电路403的实施方式与第一延迟电路402的实施方式相同，故不予赘述。另外，参考电压VREF可以采用偏压VBN取代或另外用带隙参考电压产生电路（Bandgap Reference VoltageGenerator）产生。
图6为本发明一较佳实施例的弛张振荡器的偏压产生电路的电路图。请参考图6，此偏压产生电路是用以产生上述的偏压VBN与VBP，此电路主要是一个基本结构的电流镜，此电流镜包括一电阻R601、N型金属氧化物半导体场效应晶体管MN601、MN602以及P型金属氧化物半导体场效应晶体管MP601。由此电路可知，N型金属氧化物半导体场效应晶体管502的电流会与N型金属氧化物半导体场效应晶体管MN601的电流成比例，且P型金属氧化物半导体场效应晶体管503的电流会与P型金属氧化物半导体场效应晶体管MP601的电流成比例。在此，为了让本领域普通技术人员，能够完整了解此偏压产生电路的意义，以下以数学的形式说明。
首先，假设流过电阻R601的电流为IR，电流IR可以用下述数学表示：
I R = VDD - VBN R - - - ( 1 )
又，假设在图5A及图5B的电路中的电容器407的电容为C，电容器407的电压变化为△V，流过N型金属半导体场效应晶体管502的电流为IM，则：
CΔV=IMT    （2）
又，电容器407的电压变化为△V＝VDD－VBN，且电流IM与电流IR成一定比例（假设为m），因此，数学式（2）可以改为
C ( VDD - VBN ) = m VDD - VBN R T - - - ( 3 )
整理上述数学式（3），可得
T = RC m - - - ( 4 )
由上述推导，所属技术领域普通技术人员便可以了解，增加此电流源作偏压可以让此弛张振荡器能够产生与电源电压VDD、制成参数以及温度无关的时钟脉冲信号。
图7为本发明一较佳实施例的弛张振荡器的电路图。请参考图7，在此实施例中，第一延迟电路402除了原本的图5A及图5B的P型金属氧化物半导体场效应晶体管501、N型金属氧化物半导体场效应晶体管502、P型金属氧化物半导体场效应晶体管503、N型金属氧化物半导体场效应晶体管504以及图4的电容器407之外，还增加了开关电路701以及充电电路702，其中，开关电路701是以传输门的方式实施，充电电路702是以P型金属氧化物半导体场效应晶体管实施。
较特殊的是，当设定－重设闩锁器401的Q输出端输出逻辑0时，开关电路701截止，节点S4会被迅速的充电到逻辑1，因此，设定－重设闩锁器401的R输入端会迅速的由逻辑1转为逻辑0。而充电电路702则另外独立的对电容器407进行充电。当设定－重设闩锁器401的Q输出端输出逻辑1时，开关电路701导通且充电电路702截止，节点S4通过开关电路701以及N型金属氧化物半导体场效应晶体管502进行放电。因此，此实施例可以更进一步的增加操作频率。另外，由于第二延迟电路的实施方式与第一延迟电路402相同，故在此不予赘述。
图8A为本发明一较佳实施例的弛张振荡器的电路图。请参考图8A，在此实施例中，第一延迟电路402由反相器801、比较检测电路802、偏压电流源803以及电容器804实施。第二延迟电路403由反相器805、比较检测电路806、偏压电流源807以及电容器808实施。在此实施例中，比较检测电路802是以N型金属氧化物半导体场效应晶体管以及电流源实施，且比较检测电路806同样是以N型金属氧化物半导体场效应晶体管以及电流源实施。
先假设设定－重设闩锁器401的重设端R、设定端S、Q输出端以及反Q输出端的初始逻辑状态分别是0、1、1、0。此时，节点S4的电压为逻辑高电压，节点S3的电压则低于比较检测电路806的检测电压（以此例来说，是N型金属氧化物半导体场效应晶体管的门槛电压）。由于反Q输出端的逻辑状态为0，且Q输出端的逻辑状态为1，因此，反相器805输出逻辑1，反相器801输出逻辑0，电容器808被偏压电流源807以定电流充电到逻辑高电压，同时，电容器804通过反相器801的N型金属半导体场效应晶体管进行放电，因此，设定－重设闩锁器401的设定端S转为逻辑低电压，且设定－重设闩锁器401的重设端R转为逻辑高电压，此时，设定－重设闩锁器101的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态改变为1、0、0、1。
接下来，设定－重设闩锁器401的Q输出端的逻辑是0，并且，反Q输出端的逻辑是1，因此，反相器801输出逻辑1，同时，反相器805输出逻辑0。此时，电容器804被偏压电流源803以定电流充电到逻辑高电压，同时，电容器808通过反相器805的N型金属半导体场效应晶体管进行放电，而设定－重设闩锁器401的重设端R、设定端S、Q输出端以及反Q输出端的逻辑状态被改变为0、1、1、0。
同样的道理，请比对现有技术与上述实施例，所属技术领域普通技术人员可以看出，现有技术的延迟电路需要等待设定－重设闩锁器101的设定端S的逻辑与设定－重设闩锁器101的反Q输出端的逻辑同样为0时，才会对电容器105进行放电，且现有技术的延迟电路需要等待设定－重设闩锁器101的重设端R的逻辑与设定－重设闩锁器101的Q输出端的逻辑同样为0时，才会对电容器106进行放电。在此例中，只要设定－重设闩锁器401的Q输出端的逻辑变为1，便可以立即的针对电容器808进行充电，且只要设定－重设闩锁器401的反Q输出端的逻辑变为1，便可以立即的针对电容器804进行充电。换句话说，本实施例已经大大的减少了现有技术的弛张振荡器的延迟时间。
图8B为本发明一较佳实施例的弛张振荡器的电路图。请参考图8B，在此实施例中，比较检测电路802是以一比较器809实施。此比较器809的负输入端接收一参考电压VREF，比较器809的正输入端耦接电容器804。另外，比较检测电路806是以一比较器810实施。此比较器810的负输入端接收一参考电压VREF，比较器810的正输入端耦接电容器804。由于运作原理相同，差异仅在于检测电压是以参考电压VREF决定，而非金属氧化物半导体场效应晶体管的门槛电压。
图9为本发明一较佳实施例的弛张振荡器的电路图。请参考图8与图9，在此实施例中，延迟电路的反相器801与805的P型金属氧化物半导体场效应晶体管皆被移除。在图8中，实际P型金属氧化物半导体场效应晶体管的用意是当N型金属氧化物半导体场效应晶体管在执行放电时，P型金属氧化物半导体场效应晶体管不导通，因此，电流源803与807的电流不会流过N型金属氧化物半导体场效应晶体管，藉以避免额外的耗流。在此实施例中，P型金属氧化物半导体场效应晶体管虽然被移除，然元件迭接数量减少，使此弛张振荡器可以操作在更加低压的环境。此弛张振荡器的逻辑动作与原理与图8的弛张振荡器的逻辑动作与原理相同，故不予赘述。
图10为本发明一较佳实施例的弛张振荡器的电路图。请参考图10与图5A及图5B，在此实施例中，延迟电路402、403分别被额外加入了N型金属氧化物半导体场效应晶体管1001、1002。上述N型金属氧化物半导体场效应晶体管1001可以在充电电路（P型金属氧化物半导体场效应晶体管501）对电容充电时，阻断放电电路（N型金属氧化物半导体场效应晶体管502），如此，可以达到快速充电的功效，进一步改善此弛张振荡器的频率。
综上所述，本发明的精神在于通过状态图分析电路，找寻现有技术的振荡器的关键延迟点。据此，减少现有技术的逻辑延迟（Logic Delay），因此，本发明的弛张振荡器可提供更高速的时钟脉冲信号，并节省电流消耗。另外，振荡器的运作原理也更加直觉，简便设计者的使用。
另外，在本发明的较佳实施例中，上述延迟电路若配合较佳实施例的偏压产生电路，此弛张振荡器可以进一步产生不受到电源电压、制成参数与温度影响的时钟脉冲信号。
在较佳实施例的详细说明中所提出的具体实施例仅用以方便说明本发明的技术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明的精神及以下申请专利范围之情况，所做的种种变化实施，皆属于本发明的范围。因此本发明的保护范围当视权利要求书所界定的为准。

Claims (10)

1.一种弛张振荡器，其特征在于，所述弛张振荡器包括：
一设定－重设闩锁器，具有一设定端、一重设端、一Q输出端以及一反Q输出端；
一第一延迟电路，包括：
一第一充电电路，包括一第一端、一第二端以及一控制端，其中，所述第一充电电路的第一端耦接一电源电压，所述第一充电电路的控制端耦接所述Q输出端，其中，当所述Q输出端输出一第一逻辑电压时，所述第一充电电路的第一端与所述第一充电电路的第二端导通；
一第一电容，包括一第一端以及一第二端，其中，所述第一电容的第一端耦接所述第一充电电路的第二端，所述第一电容的第二端耦接一共接电压；
一第一放电元件，包括一第一端以及一第二端，其中，所述第一放电元件的第一端耦接所述第一充电电路的第二端，所述第一放电元件的第二端耦接所述共接电压；以及
一第一比较检测电路，包括一输入端以及一输出端，其中，所述第一比较检测电路的输入端耦接所述第一电容的第一端，所述第一比较检测电路的输出端耦接所述设定－重设闩锁器的重设端，其中，当所述第一比较检测电路的输入端的电压下降到一第一电压时，所述第一比较检测电路的输出端输出一第一逻辑脉冲；以及
一第二延迟电路，包括：
一第二充电电路，包括一第一端、一第二端以及一控制端，其中，所述第二充电电路的第一端耦接一电源电压，所述第二充电电路的控制端耦接所述反Q输出端，其中，当所述反Q输出端输出所述第一逻辑电压时，所述第二充电电路的第一端与所述第二充电电路的第二端导通；
一第二电容，包括一第一端以及一第二端，其中，所述第二电容的第一端耦接所述第二充电电路的第二端，所述第二电容的第二端耦接所述共接电压；
一第二放电元件，包括一第一端以及一第二端，其中，所述第二放电元件的第一端耦接所述第二充电电路的第二端，所述第二放电元件的第二端耦接所述共接电压；以及
一第二比较检测电路，包括一输入端以及一输出端，其中，所述第二比较检测电路的输入端耦接所述第二电容的第一端，所述第二比较检测电路的输出端耦接所述设定－重设闩锁器的设定端，其中，当所述第二比较检测电路的输入端的电压下降到一第二电压时，所述第二比较检测电路的输出端输出所述第一逻辑脉冲。
2.根据权利要求1所述的弛张振荡器，其特征在于，所述第一充电电路包括：
一第一P型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第一P型金属氧化物半导体场效应晶体管的栅极耦接所述第一充电电路的控制端，所述第一P型金属氧化物半导体场效应晶体管的第一源漏极耦接所述第一充电电路的第一端，所述第一P型金属氧化物半导体场效应晶体管的第二源漏极耦接所述第一充电电路的第二端。
3.根据权利要求1所述的弛张振荡器，其特征在于，所述第一放电元件包括：
一第一N型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第一N型金属氧化物半导体场效应晶体管的栅极接收一第一偏压，所述第一N型金属氧化物半导体场效应晶体管的第一源漏极耦接所述第一放电元件的第一端，所述第一N型金属氧化物半导体场效应晶体管的第二源漏极耦接所述第一放电元件的第二端。
4.根据权利要求3所述的弛张振荡器，其特征在于，所述第一偏压由一偏压产生电路产生，所述偏压产生电路包括：
一第一电阻，包括一第一端以及一第二端，其中，所述第一电阻的第一端耦接所述电源电压；
一第二N型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第二N型金属氧化物半导体场效应晶体管的栅极耦接所述第二N型金属氧化物半导体场效应晶体管的第一源漏极，且所述第二N型金属氧化物半导体场效应晶体管的第二源漏极耦接所述共接电压；
一第三N型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第三N型金属氧化物半导体场效应晶体管的栅极耦接所述第二N型金属氧化物半导体场效应晶体管的栅极，且所述第三N型金属氧化物半导体场效应晶体管的第二源漏极耦接所述共接电压；以及
一第二P型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第二P型金属氧化物半导体场效应晶体管的栅极耦接所述第二P型金属氧化物半导体场效应晶体管的第二源漏极以及所述第三N型金属氧化物半导体场效应晶体管的第一源漏极，所述第二P型金属氧化物半导体场效应晶体管的第一源漏极耦接所述电源电压，
其中，所述第二N型金属氧化物半导体场效应晶体管的栅极的电压为所述第一偏压。
5.根据权利要求1所述的弛张振荡器，其特征在于，所述第一比较检测电路包括：
一第三P型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第三P型金属氧化物半导体场效应晶体管的栅极耦接一第二偏压，所述第三P型金属氧化物半导体场效应晶体管的第一源漏极耦接所述电源电压；以及
一第四N型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第四N型金属氧化物半导体场效应晶体管的栅极耦接所述第一比较检测电路的输入端，所述第四N型金属氧化物半导体场效应晶体管的第一源漏极耦接所述第一比较检测电路的输出端以及所述第三P型金属氧化物半导体场效应晶体管的第二源漏极，所述第四N型金属氧化物半导体场效应晶体管的第二源漏极耦接所述共接电压。
6.根据权利要求1所述的弛张振荡器，其特征在于，在所述第一电容的第一端与所述第一充电电路的第二端之间更包括：
一第一开关，包括一第一端、一第二端以及一控制端，其中，当所述第一开关的控制端耦接所述Q输出端，所述第一开关的第一端耦接所述第一放电元件的第一端与所述第一充电电路的第二端，所述第一开关的第二端耦接所述第一电容的第一端；以及
一第三充电电路，包括一第一端、一第二端以及一控制端，其中，所述第三充电电路的第一端耦接一电源电压，所述第三充电电路的控制端耦接所述Q输出端，所述第三充电电路的第二端耦接所述第一电容的第一端，
其中，当所述Q输出端输出所述第一逻辑电压时，所述第三充电电路的第一端与所述第三充电电路的第二端导通，且所述第一开关的第一端与所述第一开关的第二端截止，
其中，当所述Q输出端输出一第二逻辑电压时，所述第三充电电路的第一端与所述第三充电电路的第二端截止，且所述第一开关的第一端与所述第一开关的第二端导通。
7.一种弛张振荡器，其特征在于，所述弛张振荡器包括：
一设定－重设闩锁器，具有一设定端、一重设端、一Q输出端以及一反Q输出端；
一第一延迟电路，包括：
一第一反相器，包括一输入端以及一输出端，其中，所述第一反相器的输入端耦接Q输出端；
一第一电容，包括一第一端以及一第二端，其中，所述第一电容的第一端耦接所述第一反相器的输出端，所述第一电容的第二端耦接一共接电压；以及
一第一比较检测电路，包括一输入端以及一输出端，其中，所述第一比较检测电路的输入端耦接所述第一电容的第一端，所述第一比较检测电路的输出端耦接所述设定－重设闩锁器的重设端，其中，当所述第一比较检测电路的输入端的电压上升到一第一电压时，所述第一比较检测电路的输出端输出一第一逻辑脉冲；以及
一第二延迟电路，包括：
一第二反相器，包括一输入端以及一输出端，其中，所述第二反相器的输入端耦接反Q输出端；
一第二电容，包括一第一端以及一第二端，其中，所述第二电容的第一端耦接所述第二反相器的输出端，所述第二电容的第二端耦接所述共接电压；以及
一第二比较检测电路，包括一输入端以及一输出端，其中，所述第二比较检测电路的输入端耦接所述第二电容的第一端，所述第二比较检测电路的输出端耦接所述设定－重设闩锁器的重设端，其中，当所述第二比较检测电路的输入端的电压上升到所述第一电压时，所述第二比较检测电路的输出端输出所述第一逻辑脉冲。
8.根据权利要求7所述的弛张振荡器，其特征在于，所述第一反相器包括：
一第一P型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第一P型金属氧化物半导体场效应晶体管的栅极耦接所述Q输出端，所述第一P型金属氧化物半导体场效应晶体管的第一源漏极耦接一电源电压；以及
一第一N型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第一N型金属氧化物半导体场效应晶体管的栅极耦接所述Q输出端，所述第一N型金属氧化物半导体场效应晶体管的第一源漏极耦接所述第一P型金属氧化物半导体场效应晶体管的第二源漏极，所述第一N型金属氧化物半导体场效应晶体管的第二源漏极耦接所述共接电压。
9.根据权利要求8所述的弛张振荡器，其特征在于，所述第一延迟电路更包括：
一第一偏压电流源，包括一第一端以及一第二端，所述第一偏压电流源的第一端耦接所述电源电压，所述第一偏压电流源的第二端耦接所述第一P型金属氧化物半导体场效应晶体管的第一源漏极，所述第一偏压电流源用以提供一固定电流。
10.根据权利要求7所述的弛张振荡器，其特征在于，所述第一比较检测电路包括：
一第二偏压电流源，包括一第一端以及一第二端，其中，所述第二偏压电流源的第一端耦接一电源电压，所述第二偏压电流源用以提供一固定电流；以及
一第二N型金属氧化物半导体场效应晶体管，包括一栅极、一第一源漏极以及一第二源漏极，其中，所述第二N型金属氧化物半导体场效应晶体管的栅极耦接所述第一比较检测电路的输入端，所述第二N型金属氧化物半导体场效应晶体管的第一源漏极耦接所述第二偏压电流源的第二端，所述第二N型金属氧化物半导体场效应晶体管的第二源漏极耦接所述共接电压。
CN201310339533.8A 2013-06-14 2013-08-06 弛张振荡器 Pending CN104242874A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102121191A TWI542153B (zh) 2013-06-14 2013-06-14 弛張振盪器
TW102121191 2013-06-14

Publications (1)

Publication Number Publication Date
CN104242874A true CN104242874A (zh) 2014-12-24

Family

ID=52018728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310339533.8A Pending CN104242874A (zh) 2013-06-14 2013-08-06 弛张振荡器

Country Status (3)

Country Link
US (1) US9166569B2 (zh)
CN (1) CN104242874A (zh)
TW (1) TWI542153B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105071786A (zh) * 2015-07-30 2015-11-18 北京大学 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器
CN105391433A (zh) * 2015-11-16 2016-03-09 深圳市汇春科技股份有限公司 一种带失效检测机制的时钟电路
CN114388017A (zh) * 2021-12-29 2022-04-22 中天弘宇集成电路有限责任公司 振荡电路及存储器
TWI821142B (zh) * 2023-04-06 2023-11-01 智原科技股份有限公司 弛張振盪器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312887B2 (en) * 2016-11-30 2019-06-04 Omnivision Technologies, Inc. Self-biasing integrated oscillator without bandgap reference
US10050612B1 (en) * 2017-04-06 2018-08-14 Texas Instruments Incorporated Resistor-capacitor (RC) delay circuit with a precharge mode
CN108512532B (zh) * 2018-06-29 2019-08-20 长江存储科技有限责任公司 张弛振荡器
TWI673952B (zh) * 2018-12-28 2019-10-01 大陸商北京集創北方科技股份有限公司 Rc振盪器
CN110492846B (zh) * 2019-07-17 2023-06-27 南开大学 超低功耗弛张振荡器及控制方法
CN114945888A (zh) * 2020-01-16 2022-08-26 华为技术有限公司 时钟信号发生器、片内时钟***及芯片
JP2022156260A (ja) * 2021-03-31 2022-10-14 ラピステクノロジー株式会社 発振回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362697B1 (en) * 1999-04-30 2002-03-26 Stmicroelectronics S.R.L. Low supply voltage relaxation oscillator having current mirror transistors supply for capacitors
US20050007201A1 (en) * 2003-07-10 2005-01-13 Byeong-Hoon Lee Oscillator circuits and methods that change frequency in inverse proportion to power source voltage
CN101119107A (zh) * 2007-09-25 2008-02-06 苏州市华芯微电子有限公司 低功耗无交叠四相时钟电路及实现方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334619A (ja) * 1989-06-29 1991-02-14 Nec Corp Ｃｒ型発振回路
US6600379B2 (en) * 2001-12-21 2003-07-29 Micrel, Incorporated Voltage-controlled variable duty-cycle oscillator
CN103916101B (zh) * 2012-12-31 2017-12-26 意法半导体研发(深圳)有限公司 产生振荡信号的电路和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362697B1 (en) * 1999-04-30 2002-03-26 Stmicroelectronics S.R.L. Low supply voltage relaxation oscillator having current mirror transistors supply for capacitors
US20050007201A1 (en) * 2003-07-10 2005-01-13 Byeong-Hoon Lee Oscillator circuits and methods that change frequency in inverse proportion to power source voltage
CN101119107A (zh) * 2007-09-25 2008-02-06 苏州市华芯微电子有限公司 低功耗无交叠四相时钟电路及实现方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105071786A (zh) * 2015-07-30 2015-11-18 北京大学 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器
CN105071786B (zh) * 2015-07-30 2018-01-09 北京大学 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器
CN105391433A (zh) * 2015-11-16 2016-03-09 深圳市汇春科技股份有限公司 一种带失效检测机制的时钟电路
CN114388017A (zh) * 2021-12-29 2022-04-22 中天弘宇集成电路有限责任公司 振荡电路及存储器
TWI821142B (zh) * 2023-04-06 2023-11-01 智原科技股份有限公司 弛張振盪器

Also Published As

Publication number Publication date
TW201448469A (zh) 2014-12-16
US9166569B2 (en) 2015-10-20
TWI542153B (zh) 2016-07-11
US20140368284A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
CN104242874A (zh) 弛张振荡器
Maghsoudloo et al. A high-speed and ultra low-power subthreshold signal level shifter
CN103595244B (zh) 具有频率抖动功能的弛张振荡器
CN102118148B (zh) 一种振荡器
CN102356549A (zh) 工艺、电压、温度补偿振荡器
CN103546121B (zh) Rc振荡器
CN104184469A (zh) 一种低功耗低温度系数的环形振荡器
CN104124921A (zh) 基于电流模比较器的低压低功耗cmos张弛振荡器及方法
Asano et al. A 1.66-nW/kHz, 32.7-kHz, 99.5 ppm/° C fully integrated current-mode RC oscillator for real-time clock applications with PVT stability
CN108494385A (zh) 低频振荡电路及偏置电压和电流产生电路
CN103475338B (zh) 一种高精度低压振荡器
CN101814907B (zh) 信号延迟电路及使用信号延迟电路的振荡器
CN107294516B (zh) 一种无静态功耗的上电复位电路
CN103490726A (zh) 一种低压振荡器
CN106026719B (zh) P-sshi有源整流电路及自供电电子设备
Kushawaha et al. Modified positive feedback adiabatic logic for ultra low power VLSI
Patel et al. Comparative analysis of adiabatic logic techniques
Roy et al. Exploring circuit robustness to power supply variation in low-voltage latch and register-based digital systems
CN104702216B (zh) 一种振荡电路
CN105897168A (zh) Rc振荡器
Zheng A Comparison of Digital Droop Detection Techniques in ASAP7 FinFET
Lee et al. A slew-rate based process monitor and bi-directional body bias circuit for adaptive body biasing in SoC applications
CN212343748U (zh) 一种脉宽频率可调节cmos环形振荡器
CN203423675U (zh) 一种限频压控环形振荡器
Savanth et al. A 50nW voltage monitor scheme for minimum energy sensor systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141224

WD01 Invention patent application deemed withdrawn after publication