CN101118845A - 用于制造键合晶片的方法 - Google Patents
用于制造键合晶片的方法 Download PDFInfo
- Publication number
- CN101118845A CN101118845A CNA2007101464395A CN200710146439A CN101118845A CN 101118845 A CN101118845 A CN 101118845A CN A2007101464395 A CNA2007101464395 A CN A2007101464395A CN 200710146439 A CN200710146439 A CN 200710146439A CN 101118845 A CN101118845 A CN 101118845A
- Authority
- CN
- China
- Prior art keywords
- wafer
- heat treatment
- active layer
- treatment step
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
用于制造键合晶片的方法。通过包括以预定的深度位置将轻元素例如氢、氦或类似的离子注入到用于有源层的晶片中以形成离子注入层的步骤、通过绝缘膜将该元素的用于有源层的晶片键合至用于支撑衬底的晶片上的步骤、将在该离子注入层处的该晶片剥落的步骤、为了减少通过该剥落暴露的有源层表面上的损坏而进行牺牲氧化的第一热处理步骤和提高键合强度的第二热处理步骤的方法制造键合晶片,其中该第二热处理步骤是在该第一热处理步骤之后不移除在该有源层的表面上形成的氧化膜而连续地进行的。
Description
背景技术
1、发明领域
本发明涉及用于制造键合晶片的方法,其包括以预定深度位置将轻元素例如氢、氦或类似的元素的离子注入到用于有源层的晶片中、键合晶片到用于支撑衬底的晶片以及其后经过热处理以使离子注入部分剥落的步骤,以及通过这种方法制造的键合晶片。
2、相关技术表述
作为制造键合晶片的方法,已有,例如,所谓的智能切割方法,包括为以预定深度位置将轻元素例如氢、氦或类似的元素离子注入到用于有源层的晶片中以形成离子注入层的步骤、通过绝缘膜将用于有源层的晶片键合到用于支撑衬底的晶片的步骤、将在离子注入层处的晶片剥落的步骤以及通过抛光减薄由于剥落暴露的有源层部分以形成具有预定膜厚的有源层的步骤。依照这个智能切割方法,键合后剥落的晶片部分可作为晶片被重复利用,其与传统键合技术不同。通过这样的重复利用,在键合的晶片中,可以多次使用一个晶片(用于有源层的晶片),其导致减少材料成本。同样,通过智能切割方法制造的晶片在膜厚度均匀上是极好的,以致于智能切割方法作为具有未来潜力的制造方法而被关注。
然而,至于通过智能切割方法制造的键合晶片,由于离子注入部分的剥落,大约100nm的损坏残留在有源层的剥落表面中。因此,为了移除该损坏需要实施处理,并且因此存在有作为用于牺牲氧化的典型技术。当在高温下实施牺牲氧化时,然而,会引起在损坏层中出现的位错在热处理过程中延伸至有源层的内部中并且在后来的步骤中作为表面缺陷出现在表面的问题。同样,牺牲氧化后的晶片浸入氢氟酸(HF)中以移除氧化膜并且经过加强热处理以及为增强键合强度的平面化热处理,但是由于通过浸入在氢氟酸中绝缘膜的剥落和键合强度的缺乏,后来的平面化热处理(在氩气或氢气气氛中以1000-1200℃的高温热处理)引起了有源层的剥落,并且因此引起产生缺陷的问题以及打破了有源层的厚度的均匀。
由于缺陷的产生和有源层厚度的分散导致晶片器件特性和器件性能上的显著坏的影响,需要发展制造键合晶片的方法,其中为了改善键合晶片的质量在键合晶片中可以有效地抑制缺陷的产生并且可以确保有源层的厚度的均匀。
发明综述
因此,发明的目标是提供用于制造键合晶片的方法,其中,通过在预定条件下为了减少通过剥落暴露的有源层表面上的损坏而连续地实施牺牲氧化的第一热处理步骤和为了加强键合强度的第二热处理步骤,可以抑制有源层中的缺陷的产生并且可均匀化厚度。
为了达到上述目标,发明的概要和结构如下:
(1)制造键合晶片的方法,其包括以预定深度位置将轻元素例如氢、氦或类似的元素离子注入到用于有源层的晶片中以形成离子注入层的步骤、通过绝缘膜将该用于有源层的晶片键合至用于支撑衬底的晶片上的步骤、将在该离子注入层处的该晶片剥落的步骤、为了减少通过该剥落暴露的有源层表面上的损坏而进行牺牲氧化的第一热处理步骤和提高键合强度的第二热处理步骤,其中该第二热处理步骤是在该第一热处理步骤之后不移除在该有源层表面上形成的氧化膜而连续地进行的。
(2)根据条目(1)的用于制造键合晶片的方法,其中所述的第一热处理步骤是在不高于900℃的氧气气氛中的热处理。
(3)根据条目(1)或(2)的制造键合晶片的方法,其中所述的第二热处理步骤是在不低于1050℃的氧气或氮气气氛中进行不少于2小时的热处理。
根据本发明,有可能提供用于制造键合晶片的方法,其中,通过在预定条件下为了减少通过剥落暴露的有源层表面上的损坏而连续地实施牺牲氧化的第一热处理步骤和为了加强键合强度的第二热处理步骤,可以抑制有源层中的缺陷的产生并且可均匀化厚度。
附图简述
图1是示出通过根据本发明的生产方法的键合晶片的生产步骤流程图,其中(a)示出通过热氧化处理的用于有源层的晶片,(b)示出用于有源层的注入了H+离子的晶片,(c)示出用于支撑衬底的晶片,(d)示出键合了晶片(b)和(c)两者的状态,(e)示出紧接在通过热处理剥落用于有源层的晶片后的状态,(f)示出剥落用于有源层的晶片后键合晶片的状态,(g)示出紧接在第一热处理之后的键合晶片,(h)示出紧接在第二热处理之后的状态,(i)示出跟随第二热处理之后的紧接在以HF溶液除去氧化膜之后的键合晶片,(j)示出紧接在平面化热处理之后的键合晶片,以及(k)示出抛光键合晶片的状态。
图2是示出通过传统生产方法的键合晶片的部分生产步骤的流程图,其中(a)示出紧接在用于牺牲氧化的热处理之后的键合晶片,(b)示出在牺牲氧化后紧接在以HF溶液去除氧化膜之后的键合晶片,(c)示出紧接在用于增强键合强度和平面化晶片的热处理之后的键合晶片,以及(d)示出抛光键合晶片的状态。
优选实施方案的描述
将要参考下面的附图描述根据发明的制造键合晶片的方法。
图1是示出通过发明的生产方法制造键合晶片步骤的流程图。
本发明的生产方法是所谓的智能切割方法,包括热氧化用于有源层的晶片1的至少一侧表面以在这样表面上形成绝缘膜3(氧化硅膜)(图1(a)),以预定深度位置将轻元素例如氢、氦或类似的元素离子注入到用于有源层的晶片1中(优选400-600nm深度位置)(图1(b)),将晶片键合到用于支撑衬底的晶片2的晶片并且通过热处理在离子注入部分处剥落的步骤。通过智能切割方法制造的键合晶片具有由于在离子注入部分处剥落后在有源层表面上产生的损坏而产生缺陷以使产量恶化的问题。在用于解决这个问题的传统技术中,如图2中所示,使用生产方法,该方法包括为了减少在通过剥落暴露的有源层的表面上的损坏而进行牺牲氧化的热处理步骤(图2(a))、移除在晶片表面上的氧化膜的步骤(图2(b))以及用于加强键合强度和平面化晶片的热处理步骤(图2(c))。然而,传统的牺牲氧化在大约950℃的高处理温度下进行,以致于存在有在热处理过程中存在在有源层表面的损伤中的位错延伸至有源层的内部并且在后来的步骤中达到表面作为表面缺陷的问题。同样,在传统技术中,在保留氢注入损伤的有源层表面的邻近在牺牲氧化步骤中氧化以将损伤区域归还为SiO2(氧化膜11),并且然后通过HF溶液去除氧化膜11以除去损伤区域。既然这样,然而,它趋向于移除位于晶片平台区域的绝缘膜的***边缘部分,其基本上不应该被移除。结果,在后来的为了增强键合强度和平面化晶片的热处理步骤中,引起由于平面化热处理部分剥离有源层以产生缺陷并且破坏有源层的厚度均匀的问题。
本发明人对上述问题已做了各种各样的研究并且发现制造键合晶片的方法,其中,在牺牲氧化(第一热处理)之后在移除在有源层表面上产生的氧化膜之前通过连续地进行为了加强键合强度(第二热处理步骤)的热处理步骤,改善了键合强度而不移除在键合界面处的绝缘膜的***边缘部分,并且因此,在后来的平面化热处理步骤中可阻止有源层的剥落以及可抑制缺陷的产生和可以使厚度均匀化。
在根据发明的具体生产方法中,如图1中所示,轻元素例如H+的离子被注入到具有热氧化绝缘膜3在其表面上(图1(a))的用于有源层的晶片中,以在距表面预定深度位置处形成离子注入层4(图1(b))。然后,用于有源层的晶片1键合到用于支撑衬底的晶片2(图1(d))上并且在氮气气氛中以预定温度,优选在400-600℃的范围内进行热处理,以在离子注入层4处剥落用于有源层的晶片的残余5(图1(e))。其后,在预定条件下,为了减少由于剥落暴露的有源层表面的损伤,对通过剥落暴露的有源层7(图1(f))进行牺牲氧化(第一热处理步骤),如图1(g)中所示,优选在不高于900℃的氧气氛中进行。在第一热处理步骤之后,如图1(h)中所示,在预定条件下,键合晶片经过热处理,优选在不低于1050℃不少于2个小时的氧或氮气氛中,而不用HF溶液进行有源层表面上的氧化膜的移除(第二热处理步骤)。然后,在通过将键合晶片101浸入预定的清洁溶液中刻蚀和移除在晶片表面上形成的氧化膜11的步骤之后(图1(i)),对有源层7进行平面化热处理(图1(j))以及然后通过抛光减薄(图1(k))。这样,有可能制造出能够抑制有源层中缺陷的产生和均匀化膜厚度的键合晶片。
此外,第一热处理步骤优选是在不高于900℃在氧气气氛中的热处理。当热处理温度超过900℃时,在热处理过程中存在在有源层7中的损伤作为晶体缺陷或位错延伸到有源层7的内部以使得结晶度恶化的担心。另一方面,当在除了氧气之外的气氛中进行热处理时,不能完全移除损伤层。
进一步,第二热处理步骤优选是在不低于1050℃进行不少于两小时的在氧气或氮气气氛中的热处理。当热处理温度低于1050℃时,不能获得足够的键合强度,尽管当在除了氧气或氮气之外的气氛中实施热处理时,在热处理时间少于两小时不能得到足够的键合强度。在使用还原气体的情况下,通过这样的气体引起在有源层表面中的刻蚀。
此外,只要包括氢氟酸(HF),对为了移除氧化膜而使用的清洁溶液没有特别的限制,并且包括,例如,包括占(by mass of) 0.1-50%质量的一个或多种从由柠檬酸、丁二酸、乙二胺四乙酸二钾、酒石酸、水杨酸、草酸、乙酸以及蚁酸组成的组中挑选的有机酸以及占0.005-0.25%质量的氢氟酸的清洁溶液。
另外,平面化热处理还是使用为了使有源层表面的不平坦平滑的还原反应的高温热处理,其包括,例如,在1000-1200℃在氩气或氢气气氛中的热处理。
尽管上面仅仅通过参考发明的实施例进行了描述,但是在本发明范围内可做出各种各样的修正。
(实施例1)
在具有300nm尺寸的用于有源层的硅晶片上形成150nm的氧化膜,并且其后注入氢气的离子(加速电压:50keV,剂量:1×1017/cm2),然后将用于有源层的晶片键合到用于支撑衬底的晶片上。使键合晶片在氮气气氛中在500℃接受30分钟的热处理以剥落注入了氢离子的部分。使剥落之后的键合晶片接受在氧气气氛中保持在850℃通过立式热处理炉热处理90分钟(第一热处理)以及进一步在氧气气氛中保持在1050℃通过相同热处理炉热处理120分钟(第二热处理)。在第二热处理之后,将键合晶片浸入包含作为有机酸的0.5质量%柠檬酸和0.01质量%氢氟酸(HF)的HF溶液中,以除去氧化膜,然后经过在氩气气氛中在1100℃平面化热处理120分钟以制造键合晶片。
(比较实施例1)
键合晶片是以与实施例1中相同的方式制造的,除了第一热处理温度是950℃外。
(比较实施例2)
键合晶片是以与实施例1中相同的方式制造的,除了第一热处理气氛气体是氩气外。
(比较实施例3)
键合晶片是以与实施例1中相同的方式制造的,除了第二热处理温度是1000℃外。
(实施例2)
键合晶片是以与实施例1中相同的方式制造的,除了第二热处理气氛气体是氮气外。
(比较实施例4)
键合晶片是以与实施例1中相同的方式制造的,除了第二热处理气氛气体是氩气外。
(比较实施例5)
键合晶片是以与实施例1中相同的方式制造的,除了第二热处理处理时间是一小时外。
(比较实施例6)
键合晶片是以与实施例1中相同的方式制造的,除了在第一热处理步骤之后并且在第二热处理步骤之前通过浸入HF溶液中来去除有源层表面上的氧化膜外。
(评价方法)
将要测试的每个上述晶片浸入HF溶液(49质量%)中大约30分钟,其过程中通过光学显微镜的手段观察在晶片中检测的HF缺陷,以计算每1平方厘米的缺陷密度。同样,通过用厚度测量装置测量有源层的厚度并且取晶片中厚度的最大值和最小值之间的差异来计算有源层厚度均匀性。这些测量结果在表1中示出。
表1在实施例和比较实施例中的有源层的HF缺陷密度和厚度均匀性
HF缺陷密度(缺陷/cm2) | 厚度均匀性(nm) | |
实施例1 | 0.052 | 1.84 |
实施例2 | 0.046 | 1.77 |
比较实施例1 | 0.25 | 2.53 |
比较实施例2 | 0.96 | 3.40 |
比较实施例3 | 0.54 | 3.36 |
比较实施例4 | 0.73 | 5.72 |
比较实施例5 | 0.34 | 2.81 |
比较实施例6 | 0.78 | 5.20 |
正如从表1中的结果所看到的,当与依照传统方法的比较实施例6中的键合晶片的那些值相比时,在根据本发明的实施例1和2中获得有源层的HF缺陷密度和厚度均匀性两者的良好的数值。另一方面,在其中第一热处理温度超过900℃的比较实施例1中,其中第一热处理气氛气体是除了氧气之外的气体的比较实施例2,在其中第二热处理温度低于1050℃的比较实施例3中,其中第二热处理气氛气体是除了氧气或氮气之外的气体的比较实施例4,以及在其中第二热处理的处理时间少于2小时的比较实施例5中,有源层的HF缺陷密度和厚度均匀性的两者的数值都比其中每个值在优选范围内的实施例1的那些值差。
根照这个发明,可提供用于制造键合晶片的方法,其中通过在预定条件下为了减少由剥落暴露的有源层表面上损伤而连续地实施牺牲氧化的第一热处理步骤以及为增加键合强度的第二热处理步骤,可抑制有源层中缺陷的产生并且可以均匀化厚度。
Claims (3)
1.一种用于制造键合晶片的方法,其包括以预定深度位置将轻元素例如氢、氦或类似的元素的离子注入到用于有源层的晶片中以形成离子注入层的步骤、通过绝缘膜将该用于有源层的晶片键合至用于支撑衬底的晶片上的步骤、将在该离子注入层处的该晶片剥落的步骤、为了减少通过该剥落而暴露的有源层表面上的损坏而进行牺牲氧化的第一热处理步骤和提高键合强度的第二热处理步骤,其中该第二热处理步骤是在该第一热处理步骤之后不移除在该有源层的表面上形成的氧化膜而连续地进行的。
2.根据权利要求1的制造键合晶片的方法,其中所述的第一热处理步骤是在不高于900℃的氧气气氛中的热处理。
3.根据权利要求1或2的制造键合晶片的方法,其中所述的第二热处理步骤是在不低于1050℃的氧气或氮气气氛中进行不少于2小时的热处理。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197844A JP2008028070A (ja) | 2006-07-20 | 2006-07-20 | 貼り合わせウェーハの製造方法 |
JP2006197844 | 2006-07-20 | ||
JP2006-197844 | 2006-07-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101118845A true CN101118845A (zh) | 2008-02-06 |
CN101118845B CN101118845B (zh) | 2010-10-06 |
Family
ID=38480453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101464395A Active CN101118845B (zh) | 2006-07-20 | 2007-07-20 | 用于制造键合晶片的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7745306B2 (zh) |
EP (1) | EP1881528A1 (zh) |
JP (1) | JP2008028070A (zh) |
CN (1) | CN101118845B (zh) |
SG (1) | SG139678A1 (zh) |
TW (1) | TWI357101B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102804328A (zh) * | 2009-06-30 | 2012-11-28 | 特温克里克技术公司 | 离子植入装置和方法 |
CN102106006B (zh) * | 2008-06-02 | 2014-12-10 | Lg伊诺特有限公司 | 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置 |
CN105358474A (zh) * | 2013-06-28 | 2016-02-24 | Soitec公司 | 复合结构的制造工艺 |
CN106601615A (zh) * | 2016-12-27 | 2017-04-26 | 上海新傲科技股份有限公司 | 提高键合强度的退火方法 |
CN113078047A (zh) * | 2021-03-30 | 2021-07-06 | 芜湖启迪半导体有限公司 | 键合Si衬底及其制备方法及制备Si/3C-SiC异质结构和3C-SiC薄膜的方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100089978A1 (en) * | 2008-06-11 | 2010-04-15 | Suss Microtec Inc | Method and apparatus for wafer bonding |
EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
JP2010098167A (ja) * | 2008-10-17 | 2010-04-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP5477277B2 (ja) * | 2010-12-20 | 2014-04-23 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP2016082093A (ja) * | 2014-10-17 | 2016-05-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
FR3036224B1 (fr) * | 2015-05-13 | 2017-06-02 | Commissariat Energie Atomique | Procede de collage direct |
JP6380245B2 (ja) | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP6805074B2 (ja) * | 2017-05-12 | 2020-12-23 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH10135137A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 結晶性半導体作製方法 |
US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
FR2777115B1 (fr) | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
FR2797714B1 (fr) * | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
JP3961240B2 (ja) * | 2001-06-28 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2003009386A1 (fr) | 2001-07-17 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes de liaison |
EP1333468B1 (en) * | 2002-01-22 | 2010-05-26 | Ebara Corporation | Stage device |
JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Soiウェーハの製造方法 |
-
2006
- 2006-07-20 JP JP2006197844A patent/JP2008028070A/ja not_active Withdrawn
-
2007
- 2007-07-19 SG SG200705313-5A patent/SG139678A1/en unknown
- 2007-07-20 US US11/880,144 patent/US7745306B2/en active Active
- 2007-07-20 CN CN2007101464395A patent/CN101118845B/zh active Active
- 2007-07-20 EP EP07014349A patent/EP1881528A1/en not_active Withdrawn
- 2007-07-20 TW TW096126643A patent/TWI357101B/zh active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102106006B (zh) * | 2008-06-02 | 2014-12-10 | Lg伊诺特有限公司 | 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置 |
CN102804328A (zh) * | 2009-06-30 | 2012-11-28 | 特温克里克技术公司 | 离子植入装置和方法 |
CN102804328B (zh) * | 2009-06-30 | 2015-09-16 | 特温克里克技术公司 | 离子植入装置和方法 |
CN105358474A (zh) * | 2013-06-28 | 2016-02-24 | Soitec公司 | 复合结构的制造工艺 |
CN105358474B (zh) * | 2013-06-28 | 2018-02-13 | Soitec公司 | 复合结构的制造工艺 |
CN106601615A (zh) * | 2016-12-27 | 2017-04-26 | 上海新傲科技股份有限公司 | 提高键合强度的退火方法 |
CN106601615B (zh) * | 2016-12-27 | 2020-05-15 | 上海新傲科技股份有限公司 | 提高键合强度的退火方法 |
CN113078047A (zh) * | 2021-03-30 | 2021-07-06 | 芜湖启迪半导体有限公司 | 键合Si衬底及其制备方法及制备Si/3C-SiC异质结构和3C-SiC薄膜的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008028070A (ja) | 2008-02-07 |
SG139678A1 (en) | 2008-02-29 |
CN101118845B (zh) | 2010-10-06 |
TWI357101B (en) | 2012-01-21 |
US20080020514A1 (en) | 2008-01-24 |
TW200822199A (en) | 2008-05-16 |
US7745306B2 (en) | 2010-06-29 |
EP1881528A1 (en) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101118845B (zh) | 用于制造键合晶片的方法 | |
US6372609B1 (en) | Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method | |
JP4934966B2 (ja) | Soi基板の製造方法 | |
JP4582982B2 (ja) | 基板の処理方法 | |
CN101765901B (zh) | 贴合晶片的制造方法 | |
EP2259299A1 (en) | Method for manufacturing SOI wafer, and SOI wafer | |
CN1465104A (zh) | 贴合晶片的制造方法 | |
KR20090037319A (ko) | 접합 웨이퍼의 제조 방법 | |
US6903032B2 (en) | Method for preparing a semiconductor wafer surface | |
WO2000062343A1 (fr) | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant | |
JP2006210899A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
US8461018B2 (en) | Treatment for bonding interface stabilization | |
US20140322895A1 (en) | Method for manufacturing a bonded soi wafer | |
CN104488080A (zh) | 混合基板的制造方法和混合基板 | |
CN101356622A (zh) | 贴合晶片的制造方法 | |
KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
JP2015177150A (ja) | 貼り合わせウェーハの製造方法 | |
CN1107254A (zh) | 制造半导体集成电路的方法和设备 | |
KR102138949B1 (ko) | Sos 기판의 제조 방법 및 sos 기판 | |
JP2007500435A (ja) | 共注入と熱アニールによって特性の改善された薄層を得るための方法 | |
WO2009031392A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP4624812B2 (ja) | Soiウエーハの製造方法 | |
JP2009283582A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
CN107641837B (zh) | 一种恢复ntd区熔单晶硅真实电阻率的退火方法 | |
JP4706199B2 (ja) | Simox基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |