CN101114583A - 半导体功率器件及其制造工艺 - Google Patents

半导体功率器件及其制造工艺 Download PDF

Info

Publication number
CN101114583A
CN101114583A CNA2007101421046A CN200710142104A CN101114583A CN 101114583 A CN101114583 A CN 101114583A CN A2007101421046 A CNA2007101421046 A CN A2007101421046A CN 200710142104 A CN200710142104 A CN 200710142104A CN 101114583 A CN101114583 A CN 101114583A
Authority
CN
China
Prior art keywords
top surface
main body
active area
region
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101421046A
Other languages
English (en)
Other versions
CN101114583B (zh
Inventor
M·G·萨吉奥
D·穆拉比托
F·弗利斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN101114583A publication Critical patent/CN101114583A/zh
Application granted granted Critical
Publication of CN101114583B publication Critical patent/CN101114583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体功率器件的工艺，其步骤包括：提供由半导体材料制成的具有第一顶表面的主体；在第一顶表面附近内和主体有源部分内部形成具有第一导电类型的有源区；和形成边缘终端结构。边缘终端结构由以下部分形成：具有第一导电类型和第一掺杂等级的环形区，其设置于主体的***边缘部分中并电连接有源区；和保护区，具有第一导电类型和比第一掺杂等级高的第二掺杂等级，其被设置在第一顶表面附近并连接有源区至环形区。该工艺还包括步骤：在第一顶表面上和***边缘部分处形成具有第一导电类型的表面层，其与保护区接触；和以蚀刻终止于保护区内部的方式蚀刻该表面层，以去除其在边缘部分上方的部分。

Description

半导体功率器件及其制造工艺
技术领域
本发明一般涉及一种用于制造包括电荷平衡柱形结构的双极型功率二极管的工艺，和也包括电荷平衡柱形结构的用于半导体功率器件的边缘终端结构。
背景技术
如所共知的，在最近几年中，已经开发了很多用于增加半导体功率器件效率的解决方案，尤其是用在增加击穿电压和降低输出电阻方面。
例如，以本申请人的名字提出的美国专利6,586,798、6,228,719、6,300,171和6,404,010描述了一种垂直传导半导体功率器件，其中相反极性的柱形结构形成于外延层内部，形成了具有给定导电类型的部分漏极区。该柱形结构具有这样的掺杂剂浓度，其基本上与外延层的掺杂剂浓度相同但是类型相反，用这样的方式以便于提供基本的电荷平衡(所谓的“多漏极(MD)技术”)。该电荷平衡能获得高击穿电压，而且该高浓度外延层能实现低输出电阻(和较低的导电损耗)。
简言之，形成上述柱形结构设想按照以下顺序，生长N型外延层的多个步骤，每个步骤之后是注入P型掺杂剂的步骤。注入区域被叠置以便形成柱形结构。接下来，以柱形结构构成体区域向漏极区域中的延伸部分的这种方式，使功率器件的体区域形成为与柱形结构接触。
该技术的发展已经证明了形成器件的基本条带密度的逐渐增加，即使具有相同的击穿电压(其基本上与柱形结构的高度有关)，也进一步增加了外延层中的电荷浓度和获得了具有较小输出电阻的器件。然而，另一方面，增加基本条带密度已经引起器件的热平衡的降低和外延生长步骤数目的相应增加，并因此引起制造成本和时间的增加，并且引起与外延生长实质相关的缺陷的增加。
因此已经开发了替换技术，以获得电荷平衡柱形结构；这些技术例如设想在外延层内部形成沟槽，并使用适当掺杂的半导体材料填充沟槽以获得电荷平衡。
例如，在2006年4月11日提交的共同悬而未决的专利申请WO-PCTIT0600244和在2006年4月21日提交的WO-PCTIT0600273中，二者都以本申请人的名字提出，其中描述了一种用于形成沟槽和填充它们，尤其没有残留缺陷以获得电荷平衡结构和用于形成具有该电荷平衡结构的半导体功率器件的改进技术(在以下内容中将部分涉及到)。尤其，在WO-PCTIT0600273中，提出了在沟槽内部非选择性外延生长，也影响其中形成沟槽的层的顶表面。因此，在外延工艺结束时，形成了由半导体材料制成的起皱表面层，其特征在于在与柱形结构对应的区域中存在多个沟槽。还提出了形成至少部分在该起皱表面层中的功率器件。
而且，如所共知的，提供有效的边缘终端结构是关键，以确保功率器件的适当工作；事实上，考虑到电场线浓度，由于边缘区域的弯曲，正好在边缘区域中会发生最多的击穿。边缘终端具有局部降低电场强度的作用，以便防止该边缘处出现强度峰值。
目前为止，为电荷平衡功率器件提供能最大化所述器件的反向偏置性能的边缘终端结构的问题还没有得到令人满意的解决。
发明内容
因此本发明的目的是进一步改进制造电荷平衡功率器件的技术，尤其是用于制造双极性功率二极管的技术，和基于该功率二极管提供用于上述器件的有效边缘终端结构。
根据本发明，提供了一种制造半导体功率器件的工艺，包括：
提供具有第一顶表面的由半导体材料制成的本体；
在所述第一顶表面附近和所述本体的有源部分内部形成具有第一导电类型的有源区；和
形成边缘终端结构，包括具有所述第一导电类型和第一掺杂等级的环形区，其被设置在所述本体的***边缘部分内并且电连接到所述有源区，其特征在于形成边缘终端结构的所述步骤进一步包括形成保护区，其具有所述第一导电类型和比所述第一掺杂等级高的第二掺杂等级，其在所述第一顶表面附近并且连接所述有源区至所述环形区；和其特征在于还包括：
在所述第一顶表面上、也在所述***边缘部分处形成具有第一导电类型的表面层，其与所述保护区接触；和
蚀刻所述表面层，以蚀刻在所述保护区内部终止的方式去除在所述边缘部分上的表面层。
根据本发明，也提供了一种半导体功率器件，其包括：
由具有第一顶表面的半导体材料制成的本体；
具有第一导电类型的有源区，其被设置在所述第一顶表面附近内和所述本体的有源部分内部；和
边缘终端结构，其包括环形区域，该环形区域具有所述第一导电类型和第一掺杂等级，并被设置在所述本体的外部边缘中并电连接到所述有源区，
其特征在于，所述边缘终端结构进一步包括具有所述第一导电类型和比所述第一掺杂等级高的第二掺杂等级的保护区，其被设置在所述第一顶表面附近内并连接所述有源区至所述环形区；和其特征在于所述本体还包括被设置在所述***边缘部分处相对于所述第一顶表面处于较低水平面的第二顶表面，和所述保护区在其内部具有构成为连接所述第一和第二顶表面的台阶。
附图说明
为了更好地理解本发明，现在仅仅借助于非限制性实例和参考附图描述其优选实施例，附图中：
图1示出了贯穿根据本发明第一实施例制造功率二极管和相应边缘终端结构工艺的初始步骤中由半导体材料制成的晶片的截面图；
图2示出了在随后的制造工艺步骤中图1晶片的顶视图；
图3至10示出了在随后制造工艺步骤中沿着图2的III-III截面的线贯穿由半导体材料制成的晶片的截面图；
图11示出了对应于本发明的变形的与图2相似的由半导体材料制成的晶片的顶视图；
图12和13分别示出了制造工艺的最初步骤和最终步骤中沿着图11的截面XII-XII的线的由半导体材料制成的晶片的截面图；
图14a-14f示出了在根据本发明第二实施例的半导体功率器件、尤其是MOSFET及相应的边缘终端结构制造工艺的连续步骤中由半导体材料制成的晶片的截面图；
图15a-15e示出了根据本发明第三实施例在半导体功率器件的制造工艺以及相应的边缘终端结构制造工艺的连续步骤中由半导体材料制成的晶片的截面图。
具体实施方式
现在描述用于通过电荷平衡技术制造半导体功率二极管的工艺。如以下将清楚描述的，通过适当的改进，可使用所获得的结构以获得用于通常的电荷平衡功率器件(例如，MOSFET、BJT等)的边缘结构。
图1示出了由半导体材料、通常是硅制成的晶片1，其包括具有电阻率低于10mΩ·cm的第一导电类型如N++型的基板2，和电阻率在0.1Ω·cm和2Ω·cm之间的也具有第一导电类型如N型的外延层3。该晶片1例如具有<100>的表面取向，并且外延层3具有顶表面3a。
在制造工艺的最初步骤中(图2和3)中，使用具有第二导电类型的掺杂剂原子进行第一注入，在该实例中为P型导电类型(用硼原子)，以在外延层3的顶表面3a附近内形成第一掺杂区4。如以下将清楚描述的，第一掺杂区4将形成功率二极管的阳极区、和部分相对应的边缘终端结构(尤其是保护环)。具体地，通过适合形状的第一掩模(未示出)，用高剂量(在5·1013和3·1015at/cm2之间)和中等能量(在80和160keV之间)进行注入，以便于在功率器件的有源区中和相同有源区的周围区域(在相应边缘区的边界处)中定位该注入。例如，第一掺杂区4在平面图中具有通常闭合的矩形形状(如图2中看到的)。
然后通过第二掩模(未示出)进行P型掺杂剂原子的第二注入，以形成功率器件的边缘终端结构的环形区5。在实例中也用硼原子进行的注入为低剂量(5·1011和8·1012at/cm2之间)和高能量(在120keV和1MeV之间)。这在关于外延层3的顶表面3a以比第一掺杂区4更深的深度设置环形区5之后。尤其，第二掩模定位功率器件的外周区域中的环形区5。详细地，环形区5完全包围第一掺杂区4并且具有与后者交叠的区域6(通过虚线表示)。因此可以辨别晶片1中的有源区1a，其被设计为提供有源器件(在实例中为功率二极管)，和被设置于为第一掺杂区4的有源部分4a的区域中；以及边缘区域1b，其被设计为提供边缘终端结构，并且被设置于为第一掺杂区4的边缘部分4b的区域中，和环形区域5。
接下来(图4)，电荷平衡柱形结构7穿过外延层3形成，并因此也通过了已经注入的区域，即第一掺杂区4和环形区5，基本上与前述共同悬而未决的专利申请WO-PCTIT0600244和WO-PCTIT0600273中详细描述的一样。
总之，用于形成柱形结构7的工艺设想借助于通过适当掩模的各向异性干法蚀刻首先在外延层3中形成深沟槽8(和通过第一掺杂区4和环形区5)。深沟槽8具有例如在顶表面3a的水平面上在0.8μm和2μm之间的宽度，和在其底部上在0.2和1.4μm之间的较小宽度。此外，深沟槽8的高度例如在5和50μm之间变化，并且与外延层3的厚度一起确定最终器件的电压等级(借助于实例，对应于5μm高度的是100V的电压等级，而对应于30μm高度的是600V的电压等级)。之后，在氢环境中在1000-1150℃温度下对晶片1进行退火处理1-15分钟的处理时间。除了消除由于之前蚀刻导致的损伤之外，该处理在结晶平面<100>和<130>的深沟槽8的底部上并沿着平面<010>的侧壁进行曝光(因此深沟槽8呈现图4中可见的形状)。接下来，在使用硼离子的P型实例中，经由掺杂第二导电类型的硅的外延生长填充深沟槽8。尤其，外延生长通过提供含有硅的气体(例如二氯甲硅烷)和含有硼的气体(例如乙硼烷)的流量进行，并通过保持乙硼烷流量中恒定生长梯度(例如，通过设置最初流量和为最初流量值两倍的最终流量之间的线性倾斜增长)和保持二氯甲硅烷恒定流量来确保掺杂控制。假设关于深沟槽8的生长不是可选择的，则外延生长从侧壁开始在表面附近以最快速度在沟槽内部和沟槽外部都进行，尤其在外延层3的顶表面3a上。为了防止由于从壁的生长前侧相遇而导致过早闭合深沟槽8，外延生长和例如用HCl蚀刻部分表面生长的连续步骤相交替(所谓的“多步骤”工艺)。在工艺顺序结束时，通过形成完全填充深沟槽8并具有均匀掺杂空间分布和减少的缺陷(例如，孔隙)存在的柱形结构7，获得了图4中示出的结构。在形成P型起皱表面层9的顶部上，利用与柱形结构7相对应的区域中的沟槽，非选择性外延生长的工艺也影响外延层3的顶表面3a。尤其，每个柱形结构7在具有非平面表面图形且带有尤其为V形的特征性沟槽截面的顶部表面3a处和上面具有表面延伸10。具有平面表面图形的起皱表面层9的连接部分11连接至相邻柱形结构7的表面延伸10。
根据本发明的一方面(图5)，然后实施又一光技术(phototechnique)(其包括掩模和随后的蚀刻)，以消除起皱表面层9在与边缘区1b对应、或者以相同的方式对应于环形区5的位置中的那部分。蚀刻也包括外延层3的表面部分，以平坦化在环形区5上方的外延层表面，并且该外延层表面相对于器件(其中保留着起皱表面层9)的有源区1a处于较低水平。因此，在环形区5的上方，限制了平面表面3b，其被设置在对于初始外延层3的顶部表面3a为较低的水平面处。
前述蚀刻还包括第一掺杂区域4在与交叠区域6对应的位置中的那部分，并且以在相同掺杂区内部停止的方式校准，由此在其边缘部分4b的内部形成台阶13。该台阶13连接顶表面3a与平坦表面3b，并且被设置在功率器件的整个有源区1a的周围。同样，第一掺杂区4在其有源部分4a处具有给定厚度，和在超出台阶13的其边缘部分4b的端部区域处具有较小厚度。
有利地，蚀刻步骤在第一掺杂区4(具有高掺杂等级)处终止的事实保证了功率器件的击穿的稳定性，防止发生电场线的危险性集中。事实上，在反向偏置中，电场线也不能达到蚀刻的尖锐边缘，其通过P+结保护。基本上，除了电连接环形区5至功率器件的有源区之外，第一掺杂区4的边缘部分4b表现为用于功率器件的保护环，这能防止由蚀刻起皱表面层导致的台阶的不希望的影响(在电场集中方面)。
接下来，图6，场氧化层15生长在晶片1的顶部上，和有源区1a由蚀刻在有源区1a上的场氧化层15来限定。场氧化物因此仅保留在边缘区1b上，且尤其在第一掺杂区4的边缘部分4b上(其中，其具有下面的起皱表面层9的非平面表面图形)，和在环形区域5上(其中代替地，其具有在较低水平面的平面表面图形)。氧化物生长相关的热处理(以所暴露出的硅为代价)也引起之前注入区的延伸。尤其，环形区5延伸到远达平坦化表面3b并且连接到边缘部分4b的边缘部分。
然后功率二极管的制造工艺继续在P型的有源区1a中以在1×1013和5×1014at/cm2之间的注入剂量和在80和200keV之间的能量进行大量注入(例如，再一次用硼原子)，以提供晶片表面部分中(且尤其在起皱表面层9内部中)的富集区域16(图7)。富集区16具有改善随后在功率二极管的阳极区中形成的触点的功能。注入可能通过之前沉积在有源区(离子预注入氧化物)中的适当牺牲氧化层来实施。任一种情况下其后实施热扩散工艺。
接下来(图8)，在超出边缘区域1b的器件的外部周围处(例如在切割晶片以限定含有功率器件的管芯的点处)，在晶片表面(平坦化的表面3b)附近内形成高剂量的N++型第二掺杂区18。详细地，首先形成适合的注入掩模19，覆盖有源区1a和边缘区1b，仅留下前述的所暴露器件的***。之后，蚀刻绝缘层15，和注入第二掺杂区18。尤其，第二掺杂区18具有将功率二极管的阴极电势引入到表面的功能(该阴极由外延层3构成)，以便限制在反向偏置下的水平电场线。接下来，将注入掩模19从晶片去除，和第二掺杂区18被激活。
之后进行(图9)溅射工艺，以在晶片上形成前面的金属化层20，其厚度取决于意图用于器件保护的电流承载能力。之后蚀刻前金属化层20，以便限定用于阳极的第一接触区20a(与富集区16相接触)，和用于二极管阴极的第二接触区20b(与第二掺杂区18相接触)。
然后在晶片上沉积钝化层22(图10)，且接下来通过适当掩模限定该钝化层22，以便于打开接触窗，用于第一和第二接触区20a、20b。该工艺以加工背面(公知类型)和切割晶片获得含有功率器件的各种管芯来结束。
根据本发明的第二实施例(图11和12)，第一掺杂区4在有源区1a中具有带型结构。这种情况下，有源部分4a通过全部在相同方向上相互平行地延伸的多个带形成。边缘区域1b中的带被连接到边缘部分4b，其再次地在交叠区域6中与环形区5交叠。
功率二极管的制造工艺基本上与之前描述的相同，不同之处在于有源部分4a不是连续的，和电荷平衡柱形结构7位于每个带的内部。图13中示出的是在工艺结束时所获得的结构，其中认识到了典型的边缘终端结构，其包括第一掺杂区4的边缘部分4b，由于蚀刻起皱表面层9导致的台阶13位于其中，和环形区5。也是在这种情况下，最终结构对于有源阳极区和边缘终端区具有不同水平面/平面，有源阳极区和边缘终端区通过台阶13连接。
之前描述的二极管边缘终端结构能便利地用于普通电荷平衡功率器件，如MOSFET。在前述共同悬而未决的专利申请WO-PCTIT0600273中详细描述了电荷平衡MOSFET的制造工艺，且以下将简要表述，在两种变形中，示出其与所述边缘终端结构的结合。两种情况下，MOSFET形成于部分在起皱表面层9的内部的不平坦表面上，采用所述层的部分，尤其是柱形结构7的表面延伸部分10作为器件的有源区。
第一种变形最初设想(图14a)在有源区中以低能量执行N型表面注入，以在外延层3的顶部表面3a附近内形成表面注入层24。在形成柱形结构7之前和例如形成第一掺杂区4和在边缘区域1b中形成环形区域5之后，进行注入。应当注意，在这种情况下，第一掺杂区4不在有源区中延伸且仅包括边缘部分4b。
该工艺以之前在图4至6中描述的步骤继续进行，涉及到边缘终端结构，即形成柱形结构7、蚀刻边缘区域1b中的起皱表面层9和随后限定台阶13和形成场氧化层15。
接下来(图14b，示出了随后工艺步骤涉及到的有源区的放大部分)，在连接部分11的表面区中，柱形结构7的相邻表面延伸部分10之间，实施N型注入以形成表面接触区25。
这之后(图14c)进行热扩散工艺，用于限定N型下沉物26，其使得相应连接部分11的导电性反向并延伸到也为N型的下面的表面注入层24。在晶片上，再次限制于有源区，然后生长栅极氧化物层27，在其顶部上沉积多晶硅层，随后蚀刻该多晶硅层以便在下沉物26的顶部处获得栅极区域28。
接下来(图14d)，通过棚极氧化物层27并采用栅极区28作为“硬掩模”，实施P型本体注入，这之后进行热扩散工艺，以形成本体区29。后者在柱形结构7的表面延伸部分10内部延伸，因此重新产生了具有沟槽截面的其非平面剖面，并且部分地位于栅极区28下方(该处形成了晶体管的沟道区)的下沉物26内部。
之后进行P++型深主体注入(图14e)，其例如具有与导致形成第一掺杂区4的注入相同的特性(在能量和剂量方面)。这之后是热扩散工艺以在表面延伸部分10的中心区域中形成深主体区30。接下来，进行N+型源极注入以在主体区29和深主体去30内部形成源极区32。这之后是沉积和限定介电层以在栅极区28上形成绝缘区33以及对触点形成开口的工艺。因此在制造工艺结束时，通过在平坦区域中的栅极氧化物和栅极区以及非平坦区域中的主体区在不平坦表面上获得功率MOS晶体管(尤其是在电荷平衡柱形结构的表面延伸部分内部制得)。
图14f示出了具有相应边缘结构的MOSFET的最终结构，通过形成用于阴极接触的第二掺杂区18、金属化和钝化的最终步骤获得，其方式与前述的相似。尤其，晶体管最后的有源单元(或带)的深主体区30被连接到第一掺杂区4的边缘部分4b(边缘终端的二极管的阳极)。
电荷平衡MOSFET的制造工艺的第二变形最初设想参考图3至6所描述的涉及到边缘终端结构的工艺步骤，即形成第一掺杂区4的边缘部分4b(其再次地不延伸到有源区域中)和环形区域5；形成柱形结构7；蚀刻边缘区域1b中的起皱表面层9和随之限定台阶13；以及形成场氧化层15。
在有源区域中，然后进行P型表面注入，以形成主体层35(图15a)，其在起皱表面层9的表面部分内部延伸。接下来，在晶片1的表面上进行N型覆盖注入(再次地在有源区中)，以形成源极层36，其位于主体层35的表面部分中。
然后进行深注入以形成深主体区，再次地其由30表示，其位于第一柱形结构的表面延伸部分处，且不位于与在外延层3内部的第一柱形结构交替的第二柱形结构中(图15b中)。接下来，在起皱表面层9的连接部分11中，打开表面沟槽37，该沟槽横穿了连接部分11，并达到下部的外延层3。表面沟槽37限定了晶体管的主体区29。
在有源区中，然后在晶片1上生长棚极氧化层38(图15c)，沉积于其顶部上的是共形的多晶硅层39，其填充了表面沟槽37。
然后蚀刻多晶硅层，以便获得在与表面沟槽37对应的区域中的栅极区域28(图1 5d)。这之后是沉积介电层以在棚极区28上形成绝缘区33和对触点进行开口的工艺。因此在制造工艺结束时，在非平面表面上获得功率MOSFET，氧化物和沟道区位于通过沟槽形成工艺限定的区域中。尤其，沟道区在源极层36和外延层3之间在表面沟槽37的一侧处的主体层35内部垂直延伸。主体区在非平坦区域中，在电荷平衡柱形结构的表面延伸部分内部。
图15e中示出的是具有相应边缘结构的MOSFET的最终结构，由形成用于阴极接触的第二掺杂区18、金属化和钝化的最终步骤制成，方式与前面已经描述的相似。尤其，晶体管的最终有源单元(或带)的主体区域29被连接到边缘终端结构的边缘部分4b。
所述制造工艺和所获得结构的优点根据前面描述可清楚得出。
首先，该工艺能获得电荷平衡功率二极管和相应的有效边缘终端结构，这能最大化器件的反向偏置的性能。
基于电荷平衡原理，边缘终端结构能容易地结合到功率器件(例如MOSFET)中。尤其，所述工艺设想在形成电荷平衡柱形结构之后形成的起皱表面层的边缘区域中的去除，和校准用于该去除的蚀刻以便在重掺杂区(第一掺杂区4的边缘部分4b)内部终止，这表示抵抗电场集中的保护区。相同的重掺杂区域连接功率器件的有源区(例如，二极管的情况下是阳极区，或者在MOSFET的情况下是主体区)和边缘终端结构的环形区域。所获得结构因此非常有效，并能防止功率器件的击穿现象(根据外延层的厚度，其能具有甚至达到1500V的截止电压)。
最后，清楚的是，可对在此描述和示出的实施方式进行改进和变形，由此不超出本发明的范围，如附属的权利要求所限定的。
尤其，清楚的是，采用所描述的原理，可以获得不同的功率器件，例如IGBT(绝缘栅极双极型晶体管)、BJT或肖特基二极管。
而且，其中电荷平衡借助于在P型掺杂外延层中形成N掺杂柱形结构来实现的获得双结构的可能性是明显的。
柱形结构7能贯穿外延层3的厚度延伸，终止于基板2的内部。作为另一替换方式，例如N型的缓冲层能被提供在基板2和外延层3之间，和柱形结构7能终止于缓冲层中。
而且，在所描述工艺之下的概念能用在一般功率器件中，其中在晶片顶表面上提供也在边缘区域中延伸的掺杂表面层，设想在边缘区域中蚀刻和去除所述层，在重掺杂保护区内部停止蚀刻，以限制击穿现象。

Claims (26)

1.一种制造半导体功率器件的工艺，其包括：
提供由半导体材料制成的具有第一顶表面(3a)的主体(3)；
在所述第一顶表面(3a)的附近内和在所述主体(3)的有源部分(1a)内部形成具有第一导电类型的有源区(4a；29，30)；和
形成边缘终端结构(4b，5)，其包括具有所述第一导电类型和第一掺杂等级的环形区(50)，该环形区被设置在所述主体(3)的***边缘部分(1b)内部并且电连接到所述有源区，
其特征在于形成边缘终端结构的所述步骤还包括在所述第一顶表面(3a)附近内形成保护区(4b)，其具有所述第一导电类型和比所述第一掺杂等级高的第二掺杂等级，并且连接所述有源区(4a；29，30)至所述环形区(5)；并且其特征在于还包括：
在所述第一顶表面(3a)上在所述***边缘部分(1b)处形成具有所述第一导电类型的表面层(9)，其与所述保护区接触；和
以在所述保护区(4b)内部终止蚀刻的方式蚀刻所述表面层(9)，以去除在所述边缘部分(1b)上方的表面层(9)。
2.如权利要求1的工艺，其中蚀刻所述表面层(9)的所述步骤还包括：蚀刻所述主体(3)的表面部分，使得所述主体(3)在所述***边缘部分(1b)处具有第二顶表面(3b)，其被设置在相对于所述第一顶表面(3a)为较低的水平面处，和由此在所述保护区(4b)的内部形成台阶(13)，该台阶连接所述第一和第二顶表面(3a，3b)。
3.如权利要求2的工艺，其中蚀刻所述主体(3)的表面部分的所述步骤包括平坦化所述第二顶表面(3b)。
4.如权利要求2的工艺，其中形成所述有源区(4a；29，30)包括设置所述有源区，使其延伸到远达至少对应于所述第一顶表面(3a)的第一水平面，和形成所述环形区(5)包括设置所述环形区，使其延伸到远达低于所述第一水平面并且对应于所述第二顶表面(3b)的第二水平面。
5.如权利要求4的工艺，其中设置所述环形区(5)包括：在蚀刻所述表面层(9)的所述步骤之前，以与所述第一顶表面(3a)分开的距离，将所述第二导电类型的掺杂剂引入到所述主体(3)内部；和在蚀刻所述表面层的所述步骤之后进行设置所述环形区(5)远达所述第二顶表面(3b)的工艺。
6.如权利要求5的工艺，还包括在蚀刻所述表面层(9)的步骤之后在所述主体(3)上方生长热氧化层(15)，和去除在所述有源部分(1a)上方的所述热氧化层的步骤；生长热氧化层(15)的所述步骤包括进行设置所述环形区(5)的工艺的步骤。
7.如权利要求1的工艺，其中所述主体(3)具有与第一导电类型相反的第二导电类型；还包括在所述有源部分(1a)和所述边缘部分(1b)中形成贯穿所述主体(3)，尤其是贯穿所述保护区(4b)和所述环形区(5)的具有第一导电类型的电荷平衡柱形区(7)的步骤；形成柱形区的所述步骤还包括形成所述表面层(9)，和尤其是在所述第一顶表面(3a)上的所述柱形区(6)的表面延伸部分(10)和在所述表面延伸部分(10)之间的连接部分(11)。
8.如权利要求7的工艺，其中所述表面层(9)具有非平面轮廓，和所述表面延伸部分(10)具有凹槽的尤其是基本上V型的表面剖面。
9.如权利要求7的工艺，其中形成柱形区(7)包括：
在所述主体(3)内部形成深沟槽(8)；和
经由非选择性外延生长用半导体材料填充所述深沟槽(8)，以便在所述深沟槽(8)内部形成所述柱形区(7)和在所述第一顶表面(3a)上形成所述表面延伸部分(10)；所述柱形区(7)具有基本上与所述主体(3)的相反掺杂等级相平衡的掺杂等级。
10.如权利要求9的工艺，其中填充所述深沟槽(8)包括提供含有所述半导体材料的气体和含有所述第一导电类型的掺杂剂离子的气体；提供包括变化尤其是增加的含有掺杂剂离子的所述气体的流量。
11.如权利要求7的工艺，其中所述功率器件是双极性二极管，和其中所述有源区(4a)在平面图中具有基本为矩形的形状且其被所述环形区(5)包围；所述有源区(4a)的***部分以连续的方式连接到所述保护区(4b)，和所述柱形区(7)进一步横跨所述有源区(4a)。
12.如权利要求7的工艺，其中所述功率器件是双极性二极管，且其中所述有源区(4a)在平面图中具有平行带的形状，且其被所述环形区(5)包围；所述有源区(4a)的***带被连接到所述保护区(4b)，和所述柱形区(7)的每一个都横跨各自的所述带。
13.如权利要求7的工艺，其中所述功率器件是MOS器件，且所述有源区(29，30)包括多个主体区(29，30)，每一个主体区都至少部分地形成在所述柱形区(7)的相应表面延伸部分(10)的内部；还包括至少部分在所述第一顶表面(3a)上方在相邻柱形区(7)之间形成栅极结构(28)，和在所述主体区(29，30)内部形成所述第二导电类型的源极区(32，36)；和去除所述连接部分(11)以便相互分离所述表面延伸部分(10)的步骤以及在形成所述栅极结构(28)之前进一步进行中断所述起皱表面层(9)的步骤。
14.如权利要求1的工艺，其中所述主体(3)具有与所述第一导电类型相反的第二导电类型，和所述保护区(4b)与所述主体(3)一起形成了双极性二极管，其中所述保护区(4b)是阳极和所述主体(3)是阴极；还包括在所述主体(3)的表面部分中与所述有源部分(1a)和所述边缘部分(1b)不同地形成具有所述第二导电类型的接触区(18)以接触所述阴极。
15.一种制造用于根据权利要求1的半导体功率器件的边缘终端结构(4b，5)的工艺。
16.一种半导体功率器件，包括：
由半导体材料制成的具有第一顶表面(3a)的主体(3)；
具有第一导电类型的有源区(4a；29，30)，其被设置在所述第一顶表面(3a)附近内和在所述主体(3)的有源部分(1a)内部；和
边缘终端结构(4b，5)，其包括具有所述第一导电类型和第一掺杂等级的环形区域(5)，其被设置在所述主体(3)的***边缘部分(1b)中并且电连接到所述有源区，
其特征在于所述边缘终端结构进一步包括具有所述第一导电类型和高于所述第一掺杂等级的第二掺杂等级的保护区(4b)，其被设置在所述第一顶表面(3a)附近内并且连接所述有源区(4a；29，30)至所述环形区(5)；和所述主体(3)还具有在所述***边缘部分(1b)处的第二顶表面(3b)，其被设置在相对于所述第一顶表面(3a)为较低的水平面处，并且所述保护区(4b)在其内部具有构成为连接所述第一和第二顶表面的台阶(13)。
17.如权利要求16的器件，其中所述保护区(4b)具有主体部分，其具有给定厚度，并且被设置成与面对于所述第一顶表面(3a)的所述有源区(4a；29，30)接触，和具有小于所述给定厚度的厚度的端部部分，其通过所述台阶(13)与所述主体部分相分离并且被设置成与与面对于所述第二顶表面(3b)的所述环形区域(5)接触。
18.如权利要求16的器件，其中所述有源区(4a；29，30)延伸远至至少部分地与所述第一顶表面(3a)对应的第一水平面，和所述环形区(5)延伸远至低于所述第一水平面并对应于所述第二顶表面(3b)的第二水平面。
19.如权利要求16的器件，还包括具有所述第一导电类型的被设置在与所述保护区(4b)的主体部分对应并接触的位置中的所述第一顶表面(3a)上的表面区域(9)；所述表面区域是非平面的，且所述第二顶表面(3b)是平面的并被设置在与所述保护区(4b)的端部部分和所述环形区(5)相对应的位置中。
20.如权利要求19的器件，其中所述主体(3)具有与所述第一导电类型相反的第二导电类型；还包括在所述有源部分(1a)和所述边缘部分(1b)中具有所述第一导电类型并横跨所述主体(3)并且尤其横跨所述保护区(4b)和所述环形区(5)的电荷平衡柱形区(7)；所述表面区(9)包括在所述第一顶表面(3a)上的所述柱形区(7)的表面延伸部分(10)，和所述柱形区(7)具有基本上和所述主体(3)的相反掺杂等级相平衡的掺杂等级。
21.如权利要求20的器件，其中所述表面延伸部分(10)具有凹槽的尤其是基本V型的表面剖面。
22.如权利要求16的器件，其中所述主体(3)具有与所述第一导电类型相反的第二导电类型，和所述保护区(4b)与所述主体(3)一起形成双极性二极管，其中所述保护区(4b)是阳极，和所述主体(3)是阴极；还包括在与所述主体(3)的表面部分相对应的、与所述有源部分(1a)和所述边缘部分(1b)不同的位置中具有所述第二导电类型的接触区(18)以接触所述阴极。
23.如权利要求20的器件，其中所述功率器件是双极性二极管，且其中所述有源区(4a)在其平面图中具有基本矩形形状，且其由所述环形区(5)包围；所述有源区(4a)的***部分以连续的方式与所述保护区(4b)连接，和所述柱形结构(7)进一步横跨所述有源区(4a)。
24.如权利要求20的器件，其中所述功率器件是双极性二极管，且其中所述有源区(4a)在其平面图中具有平行带的形状，且其被所述环形区(5)包围；所述有源区(4a)的***带连接到所述保护区(4b)，并且所述柱形结构(7)的每一个都横跨各自的所述带。
25.如权利要求20的器件，其中所述功率器件是MOS器件，和所述有源区(29，30)包括多个主体区(29，30)，其每一个主体区都至少部分地形成在所述柱形结构(7)的相应表面延伸部分(10)的内部；还包括设置在相邻柱形(7)区之间的栅极结构(28)，其至少部分地在所述第一顶表面(3a)上方，和所述第二导电类型的被设置在所述主体区(29，30)内部的源极区(32，36)。
26.一种边缘终端结构(4a，5)，用于根据权利要求16的半导体功率器件。
CN2007101421046A 2006-06-28 2007-06-28 半导体功率器件及其制造工艺 Active CN101114583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06425448A EP1873837B1 (en) 2006-06-28 2006-06-28 Semiconductor power device having an edge-termination structure and manufacturing method thereof
EP06425448.5 2006-06-28

Publications (2)

Publication Number Publication Date
CN101114583A true CN101114583A (zh) 2008-01-30
CN101114583B CN101114583B (zh) 2012-05-16

Family

ID=37547706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101421046A Active CN101114583B (zh) 2006-06-28 2007-06-28 半导体功率器件及其制造工艺

Country Status (3)

Country Link
US (2) US8039898B2 (zh)
EP (1) EP1873837B1 (zh)
CN (1) CN101114583B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380471A (zh) * 2012-06-13 2015-02-25 株式会社电装 碳化硅半导体装置及其制造方法
CN105932044A (zh) * 2010-06-30 2016-09-07 瑞萨电子株式会社 半导体器件
CN107731735A (zh) * 2017-11-21 2018-02-23 长江存储科技有限责任公司 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
JP5484741B2 (ja) * 2009-01-23 2014-05-07 株式会社東芝 半導体装置
US8603868B2 (en) 2011-12-19 2013-12-10 International Business Machines Corporation V-groove source/drain MOSFET and process for fabricating same
US9496331B2 (en) 2012-12-07 2016-11-15 Denso Corporation Semiconductor device having vertical MOSFET with super junction structure, and method for manufacturing the same
KR101403061B1 (ko) * 2012-12-12 2014-06-27 주식회사 케이이씨 전력 반도체 디바이스
CN110993557A (zh) * 2018-10-02 2020-04-10 英飞凌科技奥地利有限公司 用于在半导体主体中形成绝缘层的方法和晶体管器件
TWI795286B (zh) * 2022-05-06 2023-03-01 國立陽明交通大學 浮動保護環耐壓的穩定方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242690A (en) * 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US6228719B1 (en) * 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
DE69833743T2 (de) * 1998-12-09 2006-11-09 Stmicroelectronics S.R.L., Agrate Brianza Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
DE69838453D1 (de) * 1998-12-09 2007-10-31 St Microelectronics Srl Leistungsbauelement mit MOS-Gate für hohe Spannungen und diesbezügliches Herstellungsverfahren
EP1160873A1 (en) * 2000-05-19 2001-12-05 STMicroelectronics S.r.l. MOS technology power device
JP4011848B2 (ja) 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
GB0214618D0 (en) * 2002-06-25 2002-08-07 Koninkl Philips Electronics Nv Semiconductor device with edge structure
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
WO2007116420A1 (en) 2006-04-11 2007-10-18 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor power device and respective device
US8455318B2 (en) 2006-04-21 2013-06-04 Stmicroelectronics S.R.L. Process for manufacturing a power semiconductor device having charge-balance columnar structures on a non-planar surface, and corresponding power semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932044A (zh) * 2010-06-30 2016-09-07 瑞萨电子株式会社 半导体器件
CN105932044B (zh) * 2010-06-30 2020-03-06 瑞萨电子株式会社 半导体器件
CN104380471A (zh) * 2012-06-13 2015-02-25 株式会社电装 碳化硅半导体装置及其制造方法
CN104380471B (zh) * 2012-06-13 2017-10-27 株式会社电装 碳化硅半导体装置及其制造方法
CN107731735A (zh) * 2017-11-21 2018-02-23 长江存储科技有限责任公司 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺

Also Published As

Publication number Publication date
EP1873837B1 (en) 2013-03-27
EP1873837A1 (en) 2008-01-02
US20080001223A1 (en) 2008-01-03
CN101114583B (zh) 2012-05-16
US7790520B2 (en) 2010-09-07
US20100093136A1 (en) 2010-04-15
US8039898B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
CN101114583B (zh) 半导体功率器件及其制造工艺
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
CN101877358B (zh) 具有对称击穿电压的瞬时电压抑制器
US8829614B2 (en) Integrated Schottky diode in high voltage semiconductor device
CN102412260B (zh) 超级结半导体器件的终端保护结构及制作方法
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
CN100424887C (zh) 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
US10177221B2 (en) Integrated Schottky diode in high voltage semiconductor device
US7109110B2 (en) Method of manufacturing a superjunction device
CN101151732B (zh) 包括功率二极管的集成电路
US20100084704A1 (en) Devices Containing Permanent Charge
TWI712173B (zh) 整合在超級接面功率mosfet中的肖特基二極體
CN111081779B (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
JPH06169088A (ja) 半導体装置及びその製造方法
US20050176192A1 (en) Planarization method of manufacturing a superjunction device
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
TW201246390A (en) Semiconductor device and manufacturing method thereof
US20210126124A1 (en) Termination of multiple stepped oxide shielded gate trench mosfet
JP2008512866A (ja) 半導体装置及びその製造方法
CN104051540A (zh) 超级结器件及其制造方法
CN105981173A (zh) 半导体装置以及半导体装置的制造方法
JP2019521529A (ja) パワーデバイス及びその製造方法
CN110429134B (zh) 一种具有非对称原胞的igbt器件及制备方法
CN104716179A (zh) 一种具有深孔的ldmos器件及其制造方法
CN108091684B (zh) 超结金属氧化物场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant