CN101097371B - 制造用于平板显示器件的薄膜晶体管的方法 - Google Patents

制造用于平板显示器件的薄膜晶体管的方法 Download PDF

Info

Publication number
CN101097371B
CN101097371B CN2006101722852A CN200610172285A CN101097371B CN 101097371 B CN101097371 B CN 101097371B CN 2006101722852 A CN2006101722852 A CN 2006101722852A CN 200610172285 A CN200610172285 A CN 200610172285A CN 101097371 B CN101097371 B CN 101097371B
Authority
CN
China
Prior art keywords
layer
photoresist pattern
photoresist
carried out
resistance body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101722852A
Other languages
English (en)
Other versions
CN101097371A (zh
Inventor
朴相旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101097371A publication Critical patent/CN101097371A/zh
Application granted granted Critical
Publication of CN101097371B publication Critical patent/CN101097371B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种制造用于平板显示器件的薄膜晶体管的方法。在该方法中，利用第一掩模构图出栅极，并且利用第二掩模形成有源图案和光刻胶图案。基于预定宽度的蚀刻阻体对所述光刻胶图案进行灰化，对位于经灰化光刻胶图案下的绝缘层进行构图，以形成所述蚀刻阻体。在该制造方法中，蚀刻阻体可以作为钝化层，并形成在薄膜晶体管部分的有源层上。

Description

制造用于平板显示器件的薄膜晶体管的方法
技术领域
本发明涉及制造用于平板显示器件的薄膜晶体管(TFT)的方法。具体来讲，本发明涉及一种利用减少数量的掩模来制造TFT的方法。
背景技术
目前存在对于用于便携式信息设备的图像显示器件的需求。尤其对于代替阴极射线管(CRT)的平板显示器(FPD)有很大的需求。液晶显示器(LCD)是最流行的平板显示器(FPD)中的一种。LCD器件通过利用液晶的光各向异性来显示图像。LCD器件由于提供了高分辨率和良好图像质量的优点而已被用作笔记本计算机和台式计算机的监视器。
LCD器件包括：第一基板一滤色器基板；第二基板-阵列基板；以及形成在滤色器基板和阵列基板之间的液晶层。LCD器件是通过光刻来制造的。光刻包括用于形成包括薄膜晶体管(作为开关元件)的阵列基板的多个掩模工艺。
图1是表示用于LCD器件的薄膜晶体管阵列基板的某些部分的平面图。在图1中，线I-I’对应于薄膜晶体管部分和数据线部分，线II-II’对应于数据焊盘部分，而线III-III’对应于选通焊盘部分。
根据型号不同，现有技术的用于制造LCD器件的方法可能涉及多个掩模，例如四、五或六个掩模。例如，在图1中，该现有技术方法可以使用四个掩模，包括(i)用于形成栅极的第一掩模；(ii)用于形成有源层以及源极和漏极的第二掩模；(iii)用于在钝化层中形成接触孔的第三掩模；和(iv)用于形成像素电极的第四掩模。
现有技术的制造LCD器件的方法中所使用的掩模可能是昂贵的。随着制造方法中使用更多的掩模，制造成本可能显著提高。使用掩模时，接下来要进行诸如照射、剥离(stripping)和清洁的附加工艺。因此，需要制造LCD器件的工艺，特别是减少制造方法中所使用的掩模的数量。
发明内容
在一个实施例中，一种制造薄膜晶体管的方法包括利用第一掩模构图出栅极，并且利用第二掩模形成有源图案和光刻胶图案。基于预定宽度的蚀刻阻体(stopper)对光刻胶图案进行灰化(ash)。对位于经灰化光刻胶图案下的绝缘层进行构图，以形成蚀刻阻体。利用第三掩模构图出源极和漏极。
在另一实施例中，一种制造薄膜晶体管的方法包括在绝缘基板上形成栅极，并且在栅极上形成有源层和蚀刻阻体。在包括蚀刻阻体的绝缘基板的整个表面上形成金属层。通过选择性地蚀刻金属层而露出蚀刻阻体。通过蚀刻剩余的金属层而在蚀刻阻体的两侧形成源极和漏极。
在另一实施例中，一种制造LCD器件的方法包括制备限定有薄膜晶体管部分、数据线部分、选通焊盘部分和数据焊盘的绝缘基板。利用第一掩模在绝缘基板上形成选通线，该选通线包括形成在薄膜晶体管部分中的栅极。并且利用该第一掩模在选通焊盘部分中形成选通焊盘。利用第二掩模形成有源图案和光刻胶图案。基于预定宽度的蚀刻阻体对光刻胶图案进行灰化。对经灰化光刻胶图案下的绝缘层进行构图，以形成蚀刻阻体。利用第三掩模在薄膜晶体管部分中形成数据线，并在数据焊盘部分中形成数据焊盘。形成与漏极相连的像素电极。
附图说明
所包括的用于提供对本发明的进一步理解，并结合且构成本说明书一部分的附图示出了本发明的实施例，并连同说明书一起用于解释本发明的原理。
图1是表示根据现有技术的薄膜晶体管阵列基板的平面图；
图2是表示根据本发明一个实施例的薄膜晶体管阵列基板的平面图；以及
图3A至3I是沿图2的剖视线截取的表示用于制造薄膜晶体管阵列基板的方法的剖视图。
具体实施方式
下面将详细参照本发明的优选实施例，其示例在附图中示出。
图2是表示根据本发明一个实施例的薄膜晶体管阵列基板的某些部分的平面图。图2包括与薄膜晶体管部分和数据线部分相对应的线IV-IV’、与数据焊盘部分相对应的线V-V’以及与选通焊盘部分相对应的线VI-VI’。图3A到3I是沿图2的线IV-IV’、V-V’和VI-VI’截取的表示采用3掩模工艺来制造LCD器件的方法的剖视图。
在图2和图3A中，提供绝缘基板51。绝缘基板51可以限定有薄膜晶体管部分、数据线部分、选通焊盘部分和数据焊盘部分。绝缘基板51由玻璃的透明材料形成。在绝缘基板51上形成第一金属层53。第一金属层53可以由选自例如铝(Al)、铝钕(AlNd)、钨(W)和铬(Cr)的导电金属材料中的任何一种形成，或者可以由合金形成。第一金属层53可以利用溅射法形成。在第一金属层53上涂敷光刻胶层。接下来，涂敷预定形状的第一掩模M1并对光刻胶层进行构图。结果形成了光刻胶图案81。位于第一图案81下的第一金属层53在蚀刻时受到保护，因此形成了包括选通焊盘和栅极的选通线53P。
在图2和图3B中，形成经构图的第一金属层53和选通线53P。选通线53P沿一个方向形成在绝缘基板51上。此时，在与选通线的一端相对应的选通焊盘部分中形成选通焊盘53P1，并且在薄膜晶体管部分中形成栅极53P2。然后，移除第一图案81。
在移除第一图案81之后，在移除了第一图案81的绝缘基板51上依次形成绝缘层54、硅层55和蚀刻阻体层57。绝缘层54可以是硅氧化物层。在其他实施例中，绝缘层54可以由氮化硅层形成。硅层55可以通过依次淀积第一非晶硅层和第二非晶硅层来形成。第二非晶硅层是重掺杂的。蚀刻阻体层57可以由绝缘层形成。在绝缘基板51和蚀刻阻体层57上涂敷光刻胶层83。
应用第二掩模90并且选择性地覆盖光刻胶层83的某些部分。在本实施例中，第二掩模90是衍射掩模。在其他实施例中，可以使用半色调掩模。衍射掩模包括完全透光的透射部分A1、部分透光的半透射部分A2和阻断光的阻断部分A3。通过使用衍射掩模作为第二掩模90，向光刻胶层83选择性地施加光。在其他实施例中，选通焊盘部分可以是半透射部分。
在图2和图3C中，根据曝光对选择性暴露于光的光刻胶层83进行构图。与第二掩模90的透射部分A1相对应的光刻胶层83被完全移除。与半透射部分A2相对应的光刻胶层83被部分地移除，而与阻断部分A3相对应的光刻胶层83保持原样。结果形成了第二图案83P1(图3C)。第二图案83P1可以是厚度不同的光刻胶图案。第二图案83P1包括薄膜晶体管部分。与沟道形成部分相对应的光刻胶层83相对于与源极和漏极相对应的光刻胶层83较厚，如图3C所示。第二图案83P1还包括与选通焊盘部分相对应的要被构图为相对较厚的光刻胶层83，以及与数据线部分和数据焊盘部分相对应的要被构图为相对较薄的光刻胶层。
在图2和图3D中，使用第二图案83P1对蚀刻阻体层57、硅层55和绝缘层54进行构图。结果，在薄膜晶体管部分中形成有源层55P和初步(preliminary)蚀刻阻体层57P。通过对第二图案83P1进行灰化而形成第三图案83P2。灰化工艺部分地移除了第二图案83P1，并且第二图案83P1的剩余部分成为第三图案83P2。灰化工艺移除了第二图案83P1，以便与稍后要形成的蚀刻阻体的宽度相对应。仅选择性地在薄膜晶体管部分的沟道形成部分和选通焊盘部分中形成第三图案83P2。
在图2和图3E中，通过使用第三图案83P2作为掩模对剩余在薄膜晶体管部分中的初步蚀刻阻体进行构图。结果形成了蚀刻阻体57P2。蚀刻阻体57P2覆盖了薄膜晶体管部分的沟道形成部分。因此，蚀刻阻体57P2保护了沟道形成部分，从而无需用于形成钝化层的附加工艺。由于选通焊盘部分被第三图案83P2覆盖，所以选通焊盘部分也免于被构图。数据线部分和数据焊盘部分也没有被第三图案83P2覆盖。完全移除初步蚀刻阻体57P。
在包括第三图案83P2和蚀刻阻体57P2的绝缘基板51上依次形成欧姆接触层59和第二金属层61。第二金属层61在蚀刻选择率方面不同于第一金属层51，因为第一金属层和第二金属层由不同的金属材料形成。第二金属层61是由选自例如钼(Mo)、钼合金等导电金属材料中的任意一种形成的。第二金属层61可以采用淀积或溅射来形成。
在图2和图3F中，利用剥离工艺选择性地移除第二金属层61和欧姆接触层59以及第三图案83P2。剥离工艺移除了光刻胶层和该光刻胶层上的诸如铟锡氧化物(ITO)的导电层。通过对光刻胶层进行显影，连同光刻胶层一起剥离了覆盖在该光刻胶层上的导电层。由于没有利用蚀刻工艺对诸如ITO的导电层进行构图，因而可以不使用掩模。该剥离工艺可以简化LCD器件的制造方法。在图3E中，选择性地移除位置LO从而露出第三图案83P2。结果，利用该剥离工艺移除了第三图案83P2和第二金属层61。
在图2和图3F中，在绝缘层51、欧姆接触层59、第二金属层61和蚀刻阻体57P2上形成光刻胶层。使用诸如衍射掩模90的预定形状的第三掩模M3对光刻胶层进行构图。曝光和显影之后，形成光刻胶层作为第四图案85。第四图案85的厚度可以不同。形成第四图案85的方法与形成第二图案83P1的方法是相同的(如图3B和3C所示)。
结果，第四图案85包括薄膜晶体管部分。在该薄膜晶体管部分中，与漏极相对应的光刻胶层相对于与沟道和源极相对应的光刻胶层更薄。而且，与选通焊盘部分相对应的光刻胶层在预定部分打开的状态下相对较厚，而与数据线部分和数据焊盘部分相对应的光刻胶层相对较薄。
在图2和图3G中，使用第四图案85对剩余的第二金属层61和欧姆接触层59进行蚀刻，以形成数据线61P。数据线61P垂直于选通线53P形成，从而限定了单元像素区B。在数据焊盘部分中形成数据焊盘61P1，并且在薄膜晶体管部分中形成源极61P2和漏极61P3。使用第三掩模对剩余金属层进行构图的上述工艺是通过湿蚀刻技术来执行的。
在图2和图3H中，通过对第四图案85进行灰化而形成第五图案85P。在包括第五图案85P的绝缘基板上形成透明导电层63。透明导电层63可以由ITO或铟锌氧化物(IZO)中的任意一种形成。
在图2和图3I中，利用剥离工艺选择性地移除第五图案85P和设置在第五图案85P上的透明导电层63，以形成像素电极63P。像素电极63P与漏极61P3相连接。在形成像素电极63P时，透明导电层63穿过选通焊盘部分中打开的所述预定部分与选通焊盘相连，并且透明导电层63覆盖了数据焊盘部分和数据线部分。
在以上工艺中，在薄膜晶体管部分的有源层上形成蚀刻阻体57P2。蚀刻阻体57P2可以用作钝化层。可以省略形成钝化层和接触孔的工艺，从而减少了掩模的数量。
如上所述，这种制造LCD器件的方法使用了3掩模工艺。在薄膜晶体管部分的有源层上形成了用作钝化层的蚀刻阻体。结果，降低了薄膜晶体管的截止电流，提高了薄膜晶体管的稳定性。可以省略形成钝化层和接触孔的步骤。3掩模工艺可以省略用于形成掩模的照射、剥离和清洁工艺。制造方法得到了简化。结果，3掩模工艺提供了更低的制造成本和更高的产量。已经结合LCD器件的制造方法说明了以上实施例。然而，其也可应用于诸如有机发光显示(OLED)器件的其他平板显示器件。
由于本发明可以在不脱离其精神或实质特征的情况下以多种形式实施，所以还应该理解，上述实施例并不受以上说明书的任何细节的限制，除非另有指定，而是应该认为广义地落入所附权利要求所限定的精神和范围内，因此，落入权利要求的边界和范围，或者这些边界和范围的等价物内的所有改变和变型旨在由所附权利要求包含。
因此，以上详细说明旨在被认为是示例性的而不是限制性的，并且应该理解，是包括所有等价物的以下权利要求限定了本发明的精神和范围。

Claims (5)

1.一种制造液晶显示器件的方法，该方法包括：
制备限定有薄膜晶体管部分、数据线部分、选通焊盘部分和数据焊盘部分的绝缘基板；
在基板上形成第一金属层；
在所述第一金属层上形成第一光刻胶层；
利用第一掩模对所述第一光刻胶层进行构图，以形成第一光刻胶图案；
利用所述第一光刻胶图案对所述第一金属层进行构图，以在所述绝缘基板上形成选通线，其中该选通线包括形成在所述薄膜晶体管部分中的栅极，以及形成在所述选通焊盘部分中的选通焊盘；
在包括所述选通线的所述绝缘基板上依次形成绝缘层、硅层、蚀刻阻体层和具有不同厚度的第二光刻胶图案，在所述第二光刻胶图案中，与沟道形成部分相对应的光刻胶层相对于与源极和漏极相对应的光刻胶层较厚，与所述选通焊盘部分相对应的光刻胶层相对较厚，以及与所述数据线部分和所述数据焊盘部分相对应的光刻胶层相对较薄；
通过使用所述第二光刻胶图案对所述绝缘层、所述硅层以及所述蚀刻阻体层进行构图来形成有源层和初步蚀刻阻体；
对所述第二光刻胶图案进行灰化，以移除所述第二光刻胶图案的相对较薄的部分；
通过使用经灰化的第二光刻胶图案来蚀刻所述初步蚀刻阻体而形成所述蚀刻阻体；
在所述基板上形成欧姆接触层和金属层；
利用剥离工艺选择性地移除金属层、欧姆接触层以及所述经灰化的第二光刻胶图案；
在绝缘层、欧姆接触层、金属层以及蚀刻阻体层上形成第三光刻胶层；
利用第三掩模对所述第三光刻胶层进行构图，以形成第三光刻胶图案；
利用所述第三光刻胶图案对剩余的金属层和欧姆接触层进行蚀刻，以形成数据线，该数据线包括形成在所述薄膜晶体管部分中的源极和漏极，以及形成在所述数据焊盘部分中的数据焊盘；
对所述第三光刻胶图案进行灰化；
在包括所述第三光刻胶图案的所述绝缘基板上形成透明导电层；以及
剥离所述第三光刻胶图案以及其上的所述透明导电层，以形成与所述漏极相连的像素电极。
2.根据权利要求1所述的方法，其中，形成所述第三光刻胶图案的步骤包括：
对所述第三光刻胶层进行构图以形成具有不同厚度的第三光刻胶图案。
3.根据权利要求2所述的方法，其中对剩余金属层进行蚀刻的工艺是通过湿蚀刻技术来执行的。
4.根据权利要求2所述的方法，该方法还包括：
在形成所述金属层之前，在包括所述经灰化的第二光刻胶图案和所述蚀刻阻体的所述绝缘基板上形成欧姆接触层。
5.根据权利要求1所述的方法，其中形成所述像素电极包括使用所述蚀刻阻体作为钝化层来形成。
CN2006101722852A 2006-06-29 2006-12-30 制造用于平板显示器件的薄膜晶体管的方法 Expired - Fee Related CN101097371B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060059975A KR101277218B1 (ko) 2006-06-29 2006-06-29 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR10-2006-0059975 2006-06-29
KR1020060059975 2006-06-29

Publications (2)

Publication Number Publication Date
CN101097371A CN101097371A (zh) 2008-01-02
CN101097371B true CN101097371B (zh) 2013-07-10

Family

ID=38877185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101722852A Expired - Fee Related CN101097371B (zh) 2006-06-29 2006-12-30 制造用于平板显示器件的薄膜晶体管的方法

Country Status (5)

Country Link
US (1) US7553711B2 (zh)
JP (1) JP4994014B2 (zh)
KR (1) KR101277218B1 (zh)
CN (1) CN101097371B (zh)
FR (1) FR2903201B1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226444B1 (ko) 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR100917654B1 (ko) * 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI358820B (en) * 2008-02-29 2012-02-21 Chunghwa Picture Tubes Ltd Active device array substrate and fabrication meth
TWI374510B (en) 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
KR100944808B1 (ko) * 2008-05-16 2010-02-26 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법
TWI384650B (zh) * 2008-07-18 2013-02-01 Lextar Electronics Corp 發光二極體晶片的製造方法
JP4661913B2 (ja) * 2008-07-19 2011-03-30 カシオ計算機株式会社 液晶表示装置
US7892031B1 (en) 2009-07-30 2011-02-22 Tyco Electronics Corporation Quick insertion lamp assembly
KR101901330B1 (ko) * 2012-09-19 2018-09-27 삼성디스플레이 주식회사 유기전계발광 표시장치의 제조 방법
CN102994079A (zh) 2012-12-21 2013-03-27 北京有色金属研究总院 氮氧化物橙-红色荧光物质，包括其的发光膜或发光片及发光器件
CN103367166B (zh) * 2013-07-19 2016-01-06 京东方科技集团股份有限公司 薄膜晶体管制备方法和***、以及薄膜晶体管、阵列基板
CN104576523A (zh) * 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
US9312276B2 (en) * 2014-03-28 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing array substrate
CN105632920B (zh) * 2014-10-27 2019-05-21 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板的制作方法
TWI550725B (zh) * 2014-10-27 2016-09-21 業鑫科技顧問股份有限公司 薄膜電晶體基板製作方法
KR102373687B1 (ko) * 2015-05-11 2022-03-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
CN109003882B (zh) * 2018-06-27 2021-11-05 南京京东方显示技术有限公司 一种基板及其制造方法
US20200035709A1 (en) * 2018-07-30 2020-01-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
CN111124344B (zh) * 2018-11-01 2024-03-12 合肥欣奕华智能机器股份有限公司 一种屏幕颗粒亮度提取方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101106556B1 (ko) * 2004-11-26 2012-01-19 엘지디스플레이 주식회사 횡전계 액정표시장치용 어레이 기판 및 그 제조방법
TWI261360B (en) * 2005-08-17 2006-09-01 Au Optronics Corp A method of manufacturing a thin film transistor matrix substrate

Also Published As

Publication number Publication date
KR101277218B1 (ko) 2013-06-24
US7553711B2 (en) 2009-06-30
JP2008010810A (ja) 2008-01-17
KR20080001505A (ko) 2008-01-03
CN101097371A (zh) 2008-01-02
JP4994014B2 (ja) 2012-08-08
FR2903201B1 (fr) 2012-07-20
FR2903201A1 (fr) 2008-01-04
US20080003726A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
CN101097371B (zh) 制造用于平板显示器件的薄膜晶体管的方法
CN100504524C (zh) 液晶显示装置的阵列基板及其制造方法
US20140220747A1 (en) Tft-lcd array substrate and manufacturing method thereof
JP4691681B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
US7514712B2 (en) Electro-optic display and connection between drain electrode and pixel electrode
US20090176325A1 (en) Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same
KR20080012810A (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US6853405B2 (en) Method of fabricating liquid crystal display
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN102902111B (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
CN109300840A (zh) 显示基板及其制造方法、显示装置
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
TW441133B (en) Manufacturing method of thin-film transistor with three photomask processes
US8698148B2 (en) Display devices and fabrication methods thereof
TW437096B (en) Manufacturing method for thin film transistor
JPH0618215B2 (ja) 薄膜トランジスタの製造方法
KR101174429B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
CN113948458B (zh) 阵列基板及其制作方法
CN114089571A (zh) 阵列基板及制作方法和显示面板
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
US6448117B1 (en) Tri-layer process for forming TFT matrix of LCD with gate metal layer around pixel electrode as black matrix
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR102120171B1 (ko) 산화물 박막트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130710

Termination date: 20181230

CF01 Termination of patent right due to non-payment of annual fee