CN109300840A - 显示基板及其制造方法、显示装置 - Google Patents
显示基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN109300840A CN109300840A CN201811159425.1A CN201811159425A CN109300840A CN 109300840 A CN109300840 A CN 109300840A CN 201811159425 A CN201811159425 A CN 201811159425A CN 109300840 A CN109300840 A CN 109300840A
- Authority
- CN
- China
- Prior art keywords
- layer
- interlayer dielectric
- gate insulation
- dielectric layer
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开一种显示基板及其制造方法、显示装置,属于显示技术领域。该方法包括:在衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层;在形成有第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层;通过一次构图工艺对有源层材质层和层间介质材质层进行处理,得到第二有源层和第二层间介质层。本申请解决了显示基板的制造过程复杂,制造成本较高的问题,简化了显示基板的制造过程,降低了显示基板的制造成本。本申请用于LTPO基板的制造。
Description
技术领域
本申请涉及显示技术领域,特别涉及一种显示基板及其制造方法、显示装置。
背景技术
低温多晶氧化物(英文:Low temperature polycrystalline oxide;简称:LTPO)基板是一种新型的显示基板,其具有低温多晶硅(英文:Low Temperature Poly-silicon;简称:LTPS)基板和氧化物(英文:Oxide)基板的优点,是未来显示基板的主要发展方向。其中,LTPS基板指的是显示单元中的薄膜晶体管(英文:Thin Film Transistor;简称:TFT)为LTPS TFT的显示基板,氧化物基板指的是显示单元中的TFT为氧化物TFT的显示基板,LTPO基板指的每个显示单元中包括LTPS TFT和氧化物TFT的显示基板,显示单元也称为子像素。
相关技术中,LTPO基板包括衬底基板,以及,设置在衬底基板上的聚酰亚胺层、阻挡层、第一缓冲层、多晶硅有源层、第一栅绝缘层、第一栅极、第一层间介质层、第二缓冲层、氧化物有源层、第二栅绝缘层、第二栅极、第二层间介质层、源漏极连接线、第一源漏极层、钝化层、第一平坦层、第二源漏极层、第二平坦层、阳极、像素界定层和隔垫物层。在制造该LTPO基板的过程中,多晶硅有源层、第一栅极、第一层间介质层、氧化物有源层、第二栅极、第二层间介质层、源漏极连接线、第一源漏极层、钝化层、第一平坦层、第二源漏极层、第二平坦层、阳极和像素定义层这14个膜层的制造均需要通过一次构图工艺处理。
在实现本申请的过程中,发明人发现相关技术至少存在以下问题:
由于多晶硅有源层、第一栅极、第一层间介质层、氧化物有源层、第二栅极、第二层间介质层、源漏极连接线、第一源漏极层、钝化层、第一平坦层、第二源漏极层、第二平坦层、阳极和像素定义层这14个膜层的制造均需要通过一次构图工艺处理,因此LTPO基板的制造过程至少需要14次构图工艺,该LTPO基板的制造过程复杂,制造成本较高。
发明内容
本申请提供一种显示基板及其制造方法、显示装置,可以简化显示基板的制造过程,降低制造成本。本申请的技术方案如下:
第一方面,提供一种显示基板的制造方法,所述方法包括:
在衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层;
在形成有所述第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层;
通过一次构图工艺对所述有源层材质层和所述层间介质材质层进行处理,得到第二有源层和第二层间介质层。
可选地,所述第二栅绝缘层的形状与所述第二栅极的形状相同,所述第二有源层、所述第二栅绝缘层和所述第二栅极依次叠加,所述第二层间介质层覆盖所述第二栅绝缘层、所述第二栅极和所述第二有源层的上表面的部分区域,所述第二有源层的上表面中未被所述第二层间介质层覆盖的区域为用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
可选地,所述通过一次构图工艺对所述有源层材质层和所述层间介质材质层进行处理,得到第二有源层和第二层间介质层,包括:
在所述层间介质材质层上形成光刻胶层;
对形成有所述光刻胶层的衬底基板依次进行曝光、显影和刻蚀,得到依次叠加的初始层间介质层和光刻胶图形,所述初始层间介质层的形状与所述光刻胶图形的形状相同;
对所述有源层材质层上,未被所述初始层间介质层覆盖的区域进行刻蚀,得到所述第二有源层;
对所述光刻胶图形进行灰化,露出所述初始层间介质层的待刻蚀区域;
对所述初始层间介质层的待刻蚀区域进行刻蚀,得到第二层间介质层,露出所述第二有源层上用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面;
剥离剩余的光刻胶。
可选地,在通过一次构图工艺对所述有源层材质层和所述层间介质材质层进行处理,得到第二有源层和第二层间介质层之后,所述方法还包括:
通过一次构图工艺在所述第一层间介质层上和所述第一栅绝缘层上分别形成多个第一过孔,所述第一层间介质层上的多个第一过孔与所述第一栅绝缘层上的多个第一过孔一一对应连通;
在形成有所述第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层;
其中,所述显示基板具有多个显示单元,在每个显示单元中,所述第一源漏极层包括两个第一源极和一个第一漏极,所述第二源漏极层包括第二源极和第二漏极,所述两个第一源极中的一个第一源极和所述第一漏极的一端分别搭接在所述第二有源层的台阶结构上,所述两个第一源极中的另一个第一源极和所述第一漏极的另一端分别通过一组所述第一过孔与所述第一有源层连接,每组所述第一过孔包括所述第二缓冲层上和所述第一层间介质层上连通的两个第一过孔,所述钝化层上和所述第一平坦层上分别形成有多个第二过孔,所述钝化层上的多个第二过孔与所述第一平坦层上的多个第二过孔一一对应连通,所述第二源极通过一组所述第二过孔与所述另一个第一源极连接,所述第二漏极通过一组所述第二过孔与所述第一漏极连接,每组所述第二过孔包括所述第一平坦层上和所述钝化层上连通的两个第二过孔。
可选地,在形成有所述第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层之后,所述方法还包括:
在形成有所述第二平坦层的衬底基板上依次形成阳极、像素界定层和隔垫物层,所述第二平坦层上形成有第三过孔,所述阳极通过所述第三过孔与所述第二漏极连接。
可选地,在衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层之前,所述方法还包括:
在衬底基板上依次形成柔性基底层、阻挡层和第一缓冲层;
所述衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层,包括:
在形成有所述第一缓冲层的衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层。
可选地,在形成有所述第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层之前,所述方法还包括:
在形成有所述第一层间介质层的衬底基板上形成第二缓冲层;
所述在形成有所述第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层,包括:
在形成有所述第二缓冲层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层;
所述通过一次构图工艺在所述第一层间介质层上和所述第一栅绝缘层上分别形成多个第一过孔,所述第一层间介质层上的多个第一过孔与所述第一栅绝缘层上的多个第一过孔一一对应连通,包括:
通过一次构图工艺在所述第二缓冲层上、所述第一层间介质层上和所述第一栅绝缘层上分别形成多个第一过孔,所述第二缓冲层上的多个第一过孔、所述第一层间介质层上的多个第一过孔以及所述第一栅绝缘层上的多个第一过孔一一对应连通;
其中,所述另一个第一源极和所述第一漏极的另一端分别通过一组所述第一过孔与所述第一有源层连接,每组所述第一过孔包括所述第二缓冲层上、所述第一层间介质层上和所述第一栅绝缘层上连通的三个第一过孔。
可选地,所述第一有源层为多晶硅有源层,所述第二有源层为氧化物有源层,所述方法还包括:
在形成有所述第一栅绝缘层的衬底基板上形成遮光层,所述遮光层与所述第一栅极同层设置且通过同一次构图工艺形成,所述第二有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影区域内。
第二方面,提供一种显示基板,所述显示基板包括:衬底基板,以及,设置在所述衬底基板上的第一有源层、第一栅绝缘层、第一栅极、第一层间介质层、第二有源层、第二栅绝缘层、第二栅极和第二层间介质层,所述第二栅绝缘层的形状与所述第二栅极的形状相同,所述第二有源层、所述第二栅绝缘层和所述第二栅极依次叠加,所述第二层间介质层覆盖所述第二栅绝缘层、所述第二栅极和所述第二有源层的上表面的部分区域,所述第二有源层的上表面中未被所述第二层间介质层覆盖的区域为用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
第三方面,提供一种显示装置,所述显示装置包括第二方面所述的显示基板
本申请提供的技术方案带来的有益效果是:
本申请提供的显示基板及其制造方法、显示装置,由于第二有源层和第二层间介质层通过同一次构图工艺形成,因此相比于相关技术,该显示基板的制造过程可以减少一次构图工艺,简化了显示基板的制造过程,降低了制造成本。进一步地,由于第二层间介质层覆盖第二栅绝缘层、第二栅极和第二有源层的上表面的部分区域,因此第二层间介质层的面积较小,相关技术中的第二层间介质层的面积较大,本申请中的第二层间介质层的面积较小,本申请中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,本申请中的第二层间介质层相当于对相关技术中的第二层间介质层的应力进行了释放,因此本申请中的第二层间介质层的应力较小,第二层间介质层的应力较易控制,避免显示基板的翘曲,显示基板能够更好的应用于柔性可折叠等产品,显示基板的良率较高。此外,本申请中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,相对于相关技术,本申请可以简化显示基板的膜层结构。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种LTPO基板的结构示意图;
图2是本申请实施例提供的一种显示基板的结构示意图;
图3是本申请实施例提供的另一种显示基板的结构示意图;
图4是本申请实施例提供的一种显示基板的制造方法的方法流程图;
图5是本申请实施例提供的另一种显示基板的制造方法的方法流程图。
图6是本申请实施例提供的一种在衬底基板上依次形成柔性基底层、阻挡层和第一缓冲层后的示意图;
图7是本申请实施例提供的一种在形成有第一缓冲层的衬底基板上依次形成第一有源层和第一栅绝缘层后的示意图;
图8是本申请实施例提供的一种在形成有第一栅绝缘层的衬底基板上形成第一栅极和遮光层后的示意图;
图9是本申请实施例提供的一种在形成有第一栅极和遮光层的衬底基板上依次形成第一层间介质层和第二缓冲层后的示意图;
图10是本申请实施例提供的一种在形成有第二缓冲层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层后的示意图;
图11是本申请实施例提供的一种通过一次构图工艺对有源层材质层和层间介质材质层进行处理的方法流程图;
图12是本申请实施例提供的一种在层间介质材质层上形成光刻胶层后的示意图;
图13是本申请实施例提供的一种对形成有光刻胶层的衬底基板依次进行曝光、显影和刻蚀后的示意图;
图14是本申请实施例提供的一种对有源层材质层进行刻蚀后的示意图;
图15是本申请实施例提供的一种对光刻胶图形进行灰化后的示意图;
图16是本申请实施例提供的一种对初始层间介质层的待刻蚀区域进行刻蚀后的示意图;
图17是本申请实施例提供的一种剥离剩余的光刻胶后的示意图;
图18是本申请实施例提供的一种在第二缓冲层上、第一层间介质层上和第一栅绝缘层上分别形成多个第一过孔后的示意图;
图19是本申请实施例提供的一种在形成有第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层后的示意图。
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请作进一步地详细描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
显示基板是显示装置的主要部件,其包括衬底基板以及设置在衬底基板上的显示单元,显示单元包括TFT。LTPS基板指的是显示单元中的TFT为LTPS TFT的显示基板,氧化物基板指的是显示单元中的TFT为氧化物TFT的显示基板。多晶硅有源层的迁移率较大,使得LTPS TFT的漏电流(英文:Ioff)较大,LTPS基板在低频驱动下的功耗较大,难以很好的保持静态黑画面,画面品质较差;并且,为了更好的展开灰阶,在LTPS基板中,需要将驱动薄膜晶体管(英文:Driver Thin Film Transistor;简称:DTFT)的沟道制作的很长,这样就难以实现LTPS基板的高分辨率,分辨率指的是每英寸所设置的像素数目(英文:Pixel Per Inch;简称:PPI);此外,多晶硅有源层的迟滞(英文:Hysteresis)较大,因此LTPS基板容易出现画面残像的问题。氧化物有源层的迁移率较小,使得氧化物TFT的漏电流较小,氧化物基板在低频驱动下的功耗较小,能够很好的保持静态黑画面,提升画面品质;并且,在氧化物基板中,无需将DTFT的沟道制作的很长,就能更好的展开灰阶,实现高PPI;此外,氧化物有源层的迟滞较小,氧化物基板不容易出现画面残像问题;进一步地,氧化物TFT的均一性比LTPSTFT的均一性好。
根据以上描述可知,氧化物工艺能够很好的弥补LTPS工艺的一些不足。但是,LTPS工艺和氧化物工艺各有利弊,因此,将LTPS工艺和氧化物工艺是一种非常有竞争力的工艺方案,将LTPS工艺和氧化物工艺结合的工艺为LTPO工艺,LTPO工艺未来很有可能应用在高端产品的开发中。但是,LTPS工艺和氧化物工艺的区别较大,工艺兼容较为困难,导致LTPO工艺的稳定性难以保证。
基于LTPO工艺的显示基板为LTPO基板,在LTPO基板中,每个显示单元包括LTPSTFT和氧化物TFT。请参考图1,其示出了相关技术提供的一种LTPO基板的结构示意图,参见图1,该LTPO基板包括衬底基板101以及依次设置在衬底基板101上的聚酰亚胺(英文:Polyimide;简称:PI)层102、阻挡(英文:Barrier)层103、第一缓冲(英文:Buffer)层104、多晶硅(简称:P-Si)有源层105、第一栅绝缘(英文:Gate Insulator;简称:GI)层106、第一栅极(英文:Gate)107、第一层间介质(英文:inter-layer Dielectric;简称:ILD)层108、第二缓冲层109、铟镓锌氧化物(英文:indium gallium zinc oxide;简称:IGZO)有源层110、第二GI层111、第二栅极112、第二ILD层113、源漏极连接线114、第一源漏(英文:SourceDrain;简称:SD)极层115、钝化(英文:Passivation;简称:PVX)层116、第一平坦(英文:Planarization;简称:PLN)层117、第二源漏极层118、第二PLN层119、阳极(英文:Anode;简称:AND)120、像素界定层(英文:Pixel Definition Layer;简称:PDL)121和隔垫物(英文:Photo Spacer;简称:PS)层122。漏极连接线114包括源极连接线1141和漏极连接线1142,第一源漏极层115包括第一源极1151和第一漏极1152,第二源漏极层118包括第二源极1181和第二漏极1182。
图1所示的LTPO基板的制造过程至少需要14次构图工艺,因此该LTPO基板的制造过程复杂,制造成本较高。此外,该LTPO基板的膜层结构复杂,第二ILD层113的面积较大且第二ILD层113的厚度较大,导致第二ILD层113的应力较大,第二ILD层113的应力难以控制,LTPO基板容易发生翘曲,难以满足柔性可折叠等产品的需求。此外,LTPO基板翘曲还会导在搬运LTPO基板的过程中,LTPO基板的衬底基板(衬底基板通常是玻璃材质的)产生碎片,影响LTPO基板的良率。
本申请提供的显示基板及其制造方法、显示装置,显示基板可以为LTPO基板,在显示基板的制造过程中,第二有源层(例如IGZO有源层)和第二层间介质层通过同一次构图工艺形成,因此可以减少显示基板的制造过程需要的构图工艺的次数,简化显示基板的制造过程,降低制造成本,其中,本申请在形成第二有源层和第二层间介质层的过程中,使用了灰化工艺或半曝光工艺;此外,该显示基板中,第二层间介质层的面积较小,使得第二层间介质层的应力较小,第二层间介质层的应力较易控制,改善了显示基板的翘曲,该显示基板能够满足柔性可折叠等产品的需求,提高了显示基板的良率。本申请的详细方案请参考下述实施例。
请参考图2,其示出了本申请实施例提供的一种显示基板的结构示意图,该显示基板可以为LTPO基板,参见图2,该显示基板包括:
衬底基板201,以及,设置在衬底基板201上的第一有源层202、第一栅绝缘层203、第一栅极204、第一层间介质层205、第二有源层206、第二栅绝缘层207、第二栅极208和第二层间介质层209。
第二栅绝缘层207的形状与第二栅极208的形状相同,第二有源层206、第二栅绝缘层207和第二栅极208依次叠加,第二层间介质层209覆盖第二栅绝缘层207、第二栅极208和第二有源层206的上表面的部分区域,第二有源层206的上表面中未被第二层间介质层209覆盖的区域为用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
其中,第二有源层206的上表面为第二有源层206的表面中远离衬底基板201的表面,第二有源层206和第二层间介质层209通过同一次构图工艺形成。
综上所述,本申请实施例提供的显示基板,由于第二有源层和第二层间介质层通过同一次构图工艺形成,因此相比于相关技术,该显示基板的制造过程可以减少一次构图工艺,简化了显示基板的制造过程,降低了制造成本。
进一步地,由于第二层间介质层覆盖第二栅绝缘层、第二栅极和第二有源层的上表面的部分区域,因此第二层间介质层的面积较小,相关技术中的第二层间介质层的面积较大,本申请实施例中的第二层间介质层的面积较小,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层的应力进行了释放,因此本申请的第二层间介质层的应力较小,第二层间介质层的应力较易控制,避免显示基板的翘曲,显示基板能够更好的应用于柔性可折叠等产品,显示基板的良率较高。此外,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,相对于相关技术,本申请实施例可以简化显示基板的膜层结构。
进一步地,请参考图3,其示出了本申请实施例提供的另一种显示基板的结构示意图,在图2的基础上,该显示基板还包括:设置在衬底基板201上的柔性基底层210、阻挡层211和第一缓冲层212,设置在第一栅绝缘层203上的遮光(英文:Light shield;简称:LS)层213,设置在第一层间介质层205与第二有源层206之间的第二缓冲层214,以及,依次设置在形成有第二层间介质层205的衬底基板201上的第一源漏极层215、钝化层216、第一平坦层217、第二源漏极层218和第二平坦层219。第一有源层202设置在第一缓冲层212上,遮光层213与第一栅极204同层设置,遮光层213与第一栅极204可以通过同一次构图工艺形成,第二有源层206在衬底基板201上的正投影位于遮光层213在衬底基板201上的正投影区域内。在本申请实施例中,第二有源层206可以是氧化物有源层,由于光照会影响氧化物有源层的迁移率,从而影响TFT的开关特性,本申请实施例中,第二有源层206在衬底基板201上的正投影位于遮光层213在衬底基板201上的正投影区域内,这样一来,遮光层213可以对第二有源层206进行遮挡,避免光照对第二有源层206的影响,从而避免光照对TFT的开关特性的影响。
在本申请实施例中,显示基板具有多个显示单元(图3中仅示出一个),在每个显示单元中,第一源漏极层215包括两个第一源极2151和一个第一漏极2152,第二源漏极层218包括第二源极2181、第二漏极2182和源漏极引线2183,源漏极引线2183用于将第二源极2181引至显示基板外,以向显示基板施加数据电压。第二缓冲层214、第一层间介质层205上和第一栅绝缘层203上分别设置有多个第一过孔(图3中未标出),第二缓冲层214上的多个第一过孔、第一层间介质层205上的多个第一过孔以及第一栅绝缘层203上的多个第一过孔一一对应连通,两个第一源极2151中的一个第一源极2151和第一漏极2152的一端分别搭接在第二有源层206的台阶结构的台阶面上,两个第一源极2151中的另一个第一源极2151和第一漏极2152的另一端分别通过一组第一过孔与第一有源层202连接,每组第一过孔包括第一栅绝缘层203上、第一层间介质层205上和第二缓冲层214上连通的三个第一过孔,第一层间介质层205和第二缓冲层214分别设置有连接孔,第一漏极2152通过连接孔与遮光层213连接。钝化层216上和第一平坦层217上分别设置有多个第二过孔(图3中未标出),钝化层216上的多个第二过孔与第一平坦层217上的多个第二过孔一一对应连通,第二源极2181通过一组第二过孔与所述另一个第一源极2151连接,第二漏极2182通过一组第二过孔与第一漏极2152连接,每组第二过孔包括钝化层216上和第一平坦层217上连通的两个第二过孔。
可选地,本申请实施例提供的显示基板可以为有机发光二极管(英文:OrganicLight Emitting Diode;简称:OLED)显示基板,如图3所示,该显示基板还包括:依次设置在第二平坦层219上的阳极220、像素界定层221和隔垫物层222,第二平坦层219上设置有第三过孔(图3中未标出),阳极220通过第三过孔与第二漏极2182连接。当然,除此之外,显示基板还可以包括有机发光层和阴极等结构,本申请实施例在此不再赘述。
在本申请实施例中,柔性基底层210可以为PI层,第一有源层202可以为多晶硅有源层,例如,第一有源层202可以是LTPS有源层,当第一有源层202为LTPS有源层时,第一有源层202、第一栅绝缘层203、第一栅极204、第一漏极2152以及与第一有源层202连接的第一源极2151构成LTPS TFT,第二有源层206可以是氧化物有源层,例如,第二有源层206可以是IGZO有源层或铟锡锌氧化物(英文:indium tin zinc oxide;简称:ITZO)有源层等,当第二有源层206为氧化物有源层时,第二有源层206、第二栅绝缘层207、第二栅极208、第一漏极2152以及与第二有源层206连接的第一源极2151构成氧化物TFT,如图3所示,LTPS TFT与氧化物TFT通过二者共用的第一漏极2152连接。
如图3所示,在本申请实施例中,显示基板具有EB区域(图3中未标出),第一缓冲层212的EB区域、第一栅绝缘层203的EB区域、第一层间介质层205的EB区域、第二缓冲层214的EB区域和钝化层216的EB区域均设置有EB过孔(图3中未标出),第一平坦层217位于EB区域中的部分充填在EB过孔中。其中,第一缓冲层212、第一栅绝缘层203、第一层间介质层205、第二缓冲层214和钝化层216中任一膜层的EB区域为显示基板的EB区域在该任一膜层上的对应区域。在成品的显示产品中,显示基板的EB区域被折弯,显示基板上与该EB区域相邻的周边区域被折弯至显示基板的背面(也即是非显示面),这样一来,显示产品的显示面的非显示区域的面积较小,甚至可以使显示产品的显示面不具有非显示区域,便于实现全面屏显示。
综上所述,本申请实施例提供的显示基板,由于第二有源层和第二层间介质层通过同一次构图工艺形成,因此相比于相关技术,该显示基板的制造过程可以减少一次构图工艺,简化了显示基板的制造过程,降低了制造成本。
进一步地,由于第二层间介质层覆盖第二栅绝缘层、第二栅极和第二有源层的上表面的部分区域,因此第二层间介质层的面积较小,相关技术中的第二层间介质层的面积较大,本申请实施例中的第二层间介质层的面积较小,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层的应力进行了释放,因此本申请的第二层间介质层的应力较小,第二层间介质层的应力较易控制,避免显示基板的翘曲,显示基板能够更好的应用于柔性可折叠等产品,显示基板的良率较高。此外,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,相对于相关技术,本申请实施例可以简化显示基板的膜层结构。
本申请实施例提供的显示基板可以应用于下文的方法,本申请实施例中显示基板的制造方法和制造原理可以参见下文各实施例中的描述。
请参考图4,其示出了本申请实施例提供的一种显示基板的制造方法的方法流程图,该显示基板的制造方法可以用于制造图2或图3所示的显示基板。参见图4,该方法包括:
步骤401、在衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层。
步骤402、在形成有第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层。
步骤403、通过一次构图工艺对有源层材质层和层间介质材质层进行处理,得到第二有源层和第二层间介质层。
综上所述,本申请实施例提供的显示基板的制造方法,由于第二有源层和第二层间介质层通过同一次构图工艺形成,因此相比于相关技术,该显示基板的制造过程可以减少一次构图工艺,简化了显示基板的制造过程,降低了制造成本。
可选地,第二栅绝缘层的形状与第二栅极的形状相同,第二有源层、第二栅绝缘层和第二栅极依次叠加,第二层间介质层覆盖第二栅绝缘层、第二栅极和第二有源层的上表面的部分区域,第二有源层的上表面中未被第二层间介质层覆盖的区域为用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
可选地,步骤403包括:
在层间介质材质层上形成光刻胶层;
对形成有光刻胶层的衬底基板依次进行曝光、显影和刻蚀,得到依次叠加的初始层间介质层和光刻胶图形,初始层间介质层的形状与光刻胶图形的形状相同;
对有源层材质层上,未被初始层间介质层覆盖的区域进行刻蚀,得到第二有源层;
对光刻胶图形进行灰化,露出初始层间介质层的待刻蚀区域;
对初始层间介质层的待刻蚀区域进行刻蚀,得到第二层间介质层,露出第二有源层上用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面;
剥离剩余的光刻胶。
可选地,在步骤403之后,该方法还包括:
通过一次构图工艺在第一层间介质层上和第一栅绝缘层上分别形成多个第一过孔,第一层间介质层上的多个第一过孔与第一栅绝缘层上的多个第一过孔一一对应连通;
在形成有第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层;
其中,显示基板具有多个显示单元,在每个显示单元中,第一源漏极层包括两个第一源极和一个第一漏极,第二源漏极层包括第二源极和第二漏极,两个第一源极中的一个第一源极和第一漏极的一端分别搭接在第二有源层的台阶结构上,两个第一源极中的另一个第一源极和第一漏极的另一端分别通过一组第一过孔与第一有源层连接,每组第一过孔包括第二缓冲层上和第一层间介质层上连通的两个第一过孔,钝化层上和第一平坦层上分别形成有多个第二过孔,钝化层上的多个第二过孔与第一平坦层上的多个第二过孔一一对应连通,第二源极通过一组第二过孔与第一源极连接,第二漏极通过一组第二过孔与第一漏极连接,每组第二过孔包括第一平坦层上和钝化层上连通的两个第二过孔。
可选地,在形成有第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层之后,该方法还包括:
在形成有第二平坦层的衬底基板上依次形成阳极、像素界定层和隔垫物层,第二平坦层上形成有第三过孔,阳极通过第三过孔与第二漏极连接。
可选地,在步骤401之前,该方法还包括:
在衬底基板上依次形成柔性基底层、阻挡层和第一缓冲层;
步骤401包括:在形成有第一缓冲层的衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层。
可选地,在步骤402之前,该方法还包括:
在形成有第一层间介质层的衬底基板上形成第二缓冲层;
步骤402包括:在形成有第二缓冲层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层;
通过一次构图工艺在第一层间介质层上和第一栅绝缘层上分别形成多个第一过孔,第一层间介质层上的多个第一过孔与第一栅绝缘层上的多个第一过孔一一对应连通,包括:
通过一次构图工艺在第二缓冲层上、第一层间介质层上和第一栅绝缘层上分别形成多个第一过孔,第二缓冲层上的多个第一过孔、第一层间介质层上的多个第一过孔以及第一栅绝缘层上的多个第一过孔一一对应连通;
其中,另一个第一源极和第一漏极的另一端分别通过一组第一过孔与第一有源层连接,每组第一过孔包括第二缓冲层上、第一层间介质层上和第一栅绝缘层上连通的三个第一过孔。
可选地,第一有源层为多晶硅有源层,第二有源层为氧化物有源层,该方法还包括:在形成有第一栅绝缘层的衬底基板上形成遮光层,遮光层与第一栅极同层设置且通过同一次构图工艺形成,第二有源层在衬底基板上的正投影位于遮光层在衬底基板上的正投影区域内。
上述所有可选技术方案,可以采用任意结合形成本申请的可选实施例,在此不再一一赘述。
请参考图5,其示出了本申请实施例提供的另一种显示基板的制造方法的方法流程图,该显示基板的制造方法可以用于制造图2或图3所示的显示基板。本实施例以制造图3所示的显示基板为例进行说明。参见图5,该方法包括:
步骤501、在衬底基板上依次形成柔性基底层、阻挡层和第一缓冲层。
请参考图6,其示出了本申请实施例提供的一种在衬底基板201上依次形成柔性基底层210、阻挡层211和第一缓冲层212后的示意图,衬底基板201可以为透明基板,其可以是采用玻璃、石英或透明树脂等具有一定坚固性的导光且非金属材料制成的基板,柔性基底层210可以为PI层,阻挡层211和第一缓冲层212这二者的形成材料均可以为SiOx(中文:氧化硅)、SiNx(中文:氮化硅)、Al2O3(中文:氧化铝)或SiOxNx(中文:氮氧化硅)等无机材料,且阻挡层211的形成材料与第一缓冲层212的形成材料可以相同或不同。
可选地,首先,在衬底基板201上涂覆一层PI作为柔性基底层210;之后,通过涂覆、磁控溅射、热蒸发或等离子体增强化学气相沉积法(英文:Plasma Enhanced ChemicalVapor Deposition;简称:PECVD)等方法在形成有柔性基底层210的衬底基板201上沉积一层SiOx作为阻挡层211;最后,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有阻挡层211的衬底基板201上沉积一层Al2O3作为第一缓冲层212。
步骤502、在形成有第一缓冲层的衬底基板上依次形成第一有源层和第一栅绝缘层。
请参考图7,其示出了本申请实施例提供的一种在形成有第一缓冲层212的衬底基板201上依次形成第一有源层202和第一栅绝缘层203后的示意图,第一有源层202可以为非晶硅有源层,例如,第一有源层202为LTPS有源层,第一栅绝缘层203的形成材料可以为SiOx、SiNx、Al2O3或SiOxNx等无机材料。
可选地,首先,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第一缓冲层212的衬底基板201上沉积一层非晶硅(简称:a-si),得到非晶硅层,然后,对非晶硅层进行退火处理使非晶硅转化为多晶硅,之后,通过一次构图工艺对退火后的非晶硅层进行处理,得到第一有源层202,最后,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第一有源层202的衬底基板201上沉积一层SiNx作为第一栅绝缘层203。
其中,一次构图工艺包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离,通过一次构图工艺对退火后的非晶硅层进行处理,得到第一有源层202,包括:在退火后的非晶硅层上涂覆一层光刻胶得到光刻胶层,采用掩膜版对光刻胶层进行曝光,使光刻胶层形成完全曝光区和非曝光区,之后通过显影工艺处理,使完全曝光区的光刻胶被完全去除,非曝光区的光刻胶全部保留,采用刻蚀工艺对退火后的非晶硅层上完全曝光区对应的区域进行刻蚀,最后剥离非曝光区的光刻胶,退火后的非晶硅层上与非曝光区对应的区域即为第一有源层202。需要说明的是,本申请实施例是以采用正性光刻胶形成第一有源层202为例说明的,还可以采用负性光刻胶形成第一有源层202,本申请实施例对此不做限定。
步骤503、在形成有第一栅绝缘层的衬底基板上形成第一栅极和遮光层。
请参考图8,其示出了本申请实施例提供的一种在形成有第一栅绝缘层203的衬底基板201上形成第一栅极204和遮光层213后的示意图,第一栅极204和遮光层213同层设置,第一栅极204和遮光层213通过同一次构图工艺形成,以简化显示基板的制造流程。其中,第一栅极204的形成材料可以为金属Mo(中文:钼)、金属Cu(中文:铜)、金属Al(中文:铝)、金属Ti(中文:钛)及其合金材料。
可选地,首先,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第一栅绝缘层203的衬底基板201上沉积一层金属Mo,得到金属Mo材质层,然后,通过一次构图工艺对金属Mo材质层进行处理得到第一栅极204和遮光层213。通过一次构图工艺对金属Mo材质层进行处理的过程可以参考步骤502通过一次构图工艺对退火后的非晶硅层进行处理的过程,本实施例在此不再赘述。
步骤504、在形成有第一栅极和遮光层的衬底基板上依次形成第一层间介质层和第二缓冲层。
请参考图9,其示出了本申请实施例提供的一种在形成有第一栅极204和遮光层213的衬底基板201上依次形成第一层间介质层205和第二缓冲层214后的示意图,第一层间介质层205和第二缓冲层214这二者的形成材料均可以为SiOx、SiNx、Al2O3或SiOxNx等无机材料,第一层间介质层205的形成材料与第二缓冲层214的形成材料可以相同或不同。
可选地,首先,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第一栅极204和遮光层213的衬底基板201上沉积一层SiOxNx作为第一层间介质层205;之后,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第一栅极204和遮光层213的衬底基板201上沉积一层SiOx作为第二缓冲层214。
步骤505、在形成有第二缓冲层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层。
请参考图10,其示出了本申请实施例提供的一种在形成有第二缓冲层214的衬底基板201上依次形成有源层材质层X、第二栅绝缘层207、第二栅极208和层间介质材质层Y后的示意图,第二栅绝缘层207和第二栅极208依次叠加,第二栅绝缘层207的形状与第二栅极208的形状相同。有源层材质层X的形成材料可以为IGZO或ITZO等氧化物,第二栅绝缘层207和层间介质材质层Y这二者的形成材料均可以为SiOx、SiNx、Al2O3或SiOxNx等无机材料,且第二栅绝缘层207的形成材料与层间介质材质层Y的形成材料可以相同或不同,第二栅极208的形成材料可以为金属Mo、金属Cu、金属Al、金属Ti及其合金材料。
可选地,首先,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第二缓冲层214的衬底基板201上沉积一层IGZO作为有源层材质层X;然后,在形成有源层材质层X的衬底基板201上形成第二栅绝缘层207和第二栅极208;最后,通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第二栅极208的衬底基板201上形成沉积一层SiOx作为层间介质材质层Y。
其中,在形成有源层材质层X的衬底基板201上形成第二栅绝缘层207和第二栅极208,包括:通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有源层材质层X的衬底基板201上依次沉积SiNx和金属Mo,得到依次叠加的SiNx材质层和金属Mo材质层,然后通过一次构图工艺对SiNx材质层和金属Mo材质层进行处理得到第二栅绝缘层207和第二栅极208。其中,通过一次构图工艺对SiNx材质层和金属Mo材质层进行处理的过程可以参考步骤502中通过一次构图工艺对退火后的非晶硅层进行处理的过程,本实施例在此不再赘述。
步骤506、通过一次构图工艺对有源层材质层和层间介质材质层进行处理,得到第二有源层和第二层间介质层。
请参考图11,其示出了本申请实施例提供的一种通过一次构图工艺对有源层材质层和层间介质材质层进行处理的方法流程图,参见图11,该方法包括:
子步骤5061、在层间介质材质层上形成光刻胶层。
请参考图12,其示出了本申请实施例提供的一种在层间介质材质层Y上形成光刻胶层Z后的示意图,可以通过涂覆工艺在层间介质材质层Y上形成光刻胶层Z。
子步骤5062、对形成有光刻胶层的衬底基板依次进行曝光、显影和刻蚀,得到依次叠加的初始层间介质层和光刻胶图形,初始层间介质层的形状与光刻胶图形的形状相同。
请参考图13,其示出了本申请实施例提供的一种对形成有光刻胶层Z的衬底基板201依次进行曝光、显影和刻蚀后的示意图,初始层间介质层Y1和光刻胶图形Z1依次叠加,初始层间介质层Y1的形状与光刻胶图形Z1的形状相同,光刻胶图形Z1的所有区域的厚度相等。可选地,首先,通过曝光工艺对光刻胶层Z进行曝光,使光刻胶层Z形成完全曝光区和非曝光区,之后,通过显影工艺对曝光后的光刻胶层Z处理,使完全曝光区的光刻胶被完全去除,非曝光区的光刻胶全部保留,最后,通过刻蚀工艺对层间介质材质层Y上完全曝光区对应的区域进行刻蚀。
子步骤5063、对有源层材质层上,未被初始层间介质层覆盖的区域进行刻蚀,得到第二有源层。
请参考图14,其示出了本申请实施例提供的一种对有源层材质层X上,未被初始层间介质层Y1覆盖的区域进行刻蚀后的示意图,对有源层材质层X进行刻蚀后得到第二有源层206,第二有源层206在衬底基板201上的正投影位于遮光层213在衬底基板201上的正投影区域内,这样一来,遮光层213可以对第二有源层206进行遮挡,避免光照对第二有源层206的影响,从而避免光照对第二有源层206所在的TFT的开关特性的影响。
需要说明的是,本申请实施例以初始层间介质层Y1为掩膜版(mask)对有源层材质层X进行刻蚀得到第二有源层206,相比于相关技术通过一次构图工艺对有源层材质层进行处理得到第二有源层,本申请实施例提供的方案可以节省一次光刻胶涂覆工艺、一次曝光工艺、一次显影工艺和一次光刻胶剥离工艺,因此可以简化第二有源层206的制造过程,从而简化显示基板的制造过程。
子步骤5064、对光刻胶图形进行灰化,露出初始层间介质层的待刻蚀区域。
请参考图15,其示出了本申请实施例提供的一种对光刻胶图形Z1进行灰化后的示意图,可以采用氧气和六氟化硫气体对光刻胶图形Z1进行灰化,使光刻胶图形Z1缩小,露出初始层间介质层Y1的待刻蚀区域(图15中未标出),光刻胶图形Z1的形状改变得到光刻胶图形Z2。
子步骤5065、对初始层间介质层的待刻蚀区域进行刻蚀,得到第二层间介质层,露出第二有源层上用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
请参考图16,其示出了本申请实施例提供的一种对初始层间介质层Y1的待刻蚀区域进行刻蚀后的示意图,刻蚀之后得到第二层间介质层209,第二有源层206上用于与待形成的第一源极(图16中未示出)和第一漏极(图16中未示出)搭接的台阶结构的台阶面露出。
子步骤5066、剥离剩余的光刻胶。
请参考图17,其示出了本申请实施例提供的一种剥离剩余的光刻胶后的示意图,剥离剩余的光刻胶后,第二有源层206、第二栅绝缘层207和第二栅极208依次叠加,第二层间介质层209覆盖第二栅绝缘层207、第二栅极208和第二有源层206的上表面的部分区域。
需要说明的是,图6所示的形成第二有源层和第二层间介质层的过程仅仅是示例性的,实际应用中,在形成第二有源层和第二层间介质层的过程,可以采用半曝光工艺进行处理。从而,上述子步骤5061至子步骤5066可以采用下述子步骤5061a至子步骤5066a代替:
子步骤5061a、在层间介质材质层上形成光刻胶层。
子步骤5062a、对形成有光刻胶层的衬底基板依次进行半曝光、显影和刻蚀,得到依次叠加的初始层间介质层和光刻胶图形,光刻胶图形包括第一光刻胶区和第二光刻胶区,第一光刻胶区的厚度小于第二光刻胶区的厚度,第一光刻胶区与初始层间介质层的待刻蚀区域对应。
可选地,可以采用半色调掩膜版对形成有光刻胶层的衬底基板进行半曝光。
子步骤5063a、对有源层材质层上,未被初始层间介质层覆盖的区域进行刻蚀,得到第二有源层。
子步骤5064a、去除第一光刻胶区的光刻胶,露出初始层间介质层的待刻蚀区域。
可选地,可以采用显影、剥离或灰化等工艺去除第一光刻胶区的光刻胶。
子步骤5065a、对初始层间介质层的待刻蚀区域进行刻蚀,得到第二层间介质层,露出第二有源层上用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
子步骤5066a、剥离第二光刻胶区的光刻胶。
该子步骤5061a至子步骤5066a的实现过程可以参考子步骤5061至子步骤5066以及相关技术,本申请实施例在此不再赘述。
步骤508、通过一次构图工艺在第二缓冲层上、第一层间介质层上和第一栅绝缘层上分别形成多个第一过孔,第二缓冲层上的多个第一过孔、第一层间介质层上的多个第一过孔以及第一栅绝缘层上的多个第一过孔一一对应连通。
请参考图18,其示出了本申请实施例提供的一种通过一次构图工艺在第二缓冲层214上、第一层间介质层205上和第一栅绝缘层203上分别形成多个第一过孔后的示意图,第二缓冲层214上的多个第一过孔、第一层间介质层205上的多个第一过孔和第一栅绝缘层203上的多个第一过孔一一对应连通形成多组第一过孔K1,每组第一过孔K1包括第二缓冲层214上、第一层间介质层205上和第一栅绝缘层203上连通的三个第一过孔。如图18所示,在形成第一过孔的过程中,还在第二缓冲层214上和第一层间介质层205上形成连通的连接孔K2,在第二缓冲层214的EB区域、第一层间介质层205的EB区域、第一栅绝缘层203的EB区域和第一缓冲层212的EB区域形成连通的EB过孔K3。其中,显示基板具有EB区域被折弯,第二缓冲层214、第一层间介质层205、第一栅绝缘层203和第一缓冲层212中的任一膜层的ED区域为显示基板的EB区域在该任一膜层上的对应区域。通过一次构图工艺形成第一过孔的过程可以参考步骤502中通过一次构图工艺对退火后的非晶硅层进行处理的过程,本实施例在此不再赘述。
步骤509、在形成有第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层。
请参考图19,其示出了本申请实施例提供的一种在形成有第二层间介质层209的衬底基板201上依次形成第一源漏极层215、钝化层216、第一平坦层217、第二源漏极层218和第二平坦层219后的示意图,参见图18和图19,第一源漏极层215包括两个第一源极2151和一个第一漏极2152,两个第一源极2151中的一个第一源极2151和第一漏极2152的一端分别搭接在第二有源层206的台阶结构上,两个第一源极2151中的另一个第一源极2151和第一漏极2152的另一端分别通过一组第一过孔K1与第一有源层202连接,第一漏极2152通过连接孔K2与遮光层213连接。第二源漏极层218包括第二源极2181、第二漏极2182和源漏极引线2183,钝化层216上和第一平坦层217上分别形成有多个第二过孔(图19中未标出),钝化层216上的多个第二过孔与第一平坦层217上的多个第二过孔一一对应连通,第二源极2181通过一组第二过孔与所述另一个第一源极2151连接,第二漏极2182通过一组第二过孔与第一漏极2052连接,每组第二过孔包括第一平坦层217上和钝化层216上连通的两个第二过孔。此外,如图19所示,钝化层216的EB区域形成有EB过孔,钝化层216上的EB过孔与第二缓冲层214上的EB过孔连通,第一平坦层217位于EB区域中的部分充填在相互连通的所有EB过孔中。钝化层216的EB区域为显示基板的EB区域在钝化层216上的对应区域。
可选地,第一源漏极层215和第二源漏极层218这二者的形成材料均可以为金属Mo、金属Cu、金属Al、金属Ti及其合金材料,第一源漏极层215的形成材料与第二源漏极层218的形成材料可以相同或不同,钝化层216、第一平坦层217和第二平坦层219这三者的形成材料均可以为有机树脂。在形成有第二层间介质层209的衬底基板201上依次形成第一源漏极层215、钝化层216、第一平坦层217、第二源漏极层218和第二平坦层219可以包括以下步骤:
步骤(1)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第二层间介质层209的衬底基板201上沉积一层金属Al,得到金属Al材质层,然后通过一次构图工艺对金属Al材质层进行处理得到第一源漏极层215。
步骤(2)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第一源漏极层215的衬底基板201上沉积一层有机树脂作为钝化层216,然后通过一次构图工艺对钝化层216进行处理,以在钝化层216上形成EB过孔。
步骤(3)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有钝化层216的衬底基板201上沉积一层有机树脂作为第一平坦层217。
步骤(4)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第一平坦层217的衬底基板201上沉积一层金属Ti,得到金属Ti材质层,然后通过一次构图工艺对金属Ti材质层进行处理得到第二源漏极层218。
步骤(5)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第二源漏极层218的衬底基板201上沉积一层有机树脂作为第二平坦层219。
步骤510、在形成有第二平坦层的衬底基板上依次形成阳极、像素界定层和隔垫物层,第二平坦层上形成有第三过孔,阳极通过第三过孔与第二漏极连接。
在形成有第二平坦层219的衬底基板201上依次形成阳极220、像素界定层221和隔垫物层222后的示意图可以参考图3,第二平坦层219上形成有第三过孔(图3中未标出),阳极220通过第三过孔与第二漏极2182连接。
可选地,阳极的形成材料可以为氧化铟锡(英文:Indium tin oxide;简称:ITO)、氧化铟锌(英文:Indium zinc oxide;简称:IZO)或掺铝氧化锌(英文:aluminum-dopedzinc oxide;简称:ZnO:Al),像素界定层221和隔垫物层222这二者的形成材料均可以为有机树脂。在形成有第二平坦层217的衬底基板201上依次形成阳极220、像素界定层221和隔垫物层222可以包括以下步骤:
步骤(1)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有第二平坦层217的衬底基板201上沉积一层ITO,得到ITO材质层,然后通过一次构图工艺对ITO材质层进行处理得到阳极220。
步骤(2)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有阳极220的衬底基板201上沉积一层有机树脂,得到有机材质层,然后通过一次构图工艺对有机材质层进行处理得到像素界定层221。
步骤(3)、通过涂覆、磁控溅射、热蒸发或PECVD等方法在形成有像素界定层221的衬底基板201上沉积一层有机树脂,得到有机材质层,然后通过一次构图工艺对有机材质层进行处理得到隔垫物层222。
需要说明的是,本申请实施例提供的显示基板的制造方法步骤的先后顺序可以进行适当调整,步骤也可以根据情况进行相应增减,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化的方法,都应涵盖在本申请的保护范围之内,因此不再赘述。
综上所述,本申请实施例提供的显示基板的制造方法,由于第二有源层和第二层间介质层通过同一次构图工艺形成,因此相比于相关技术,该显示基板的制造过程可以减少一次构图工艺,简化了显示基板的制造过程,降低了制造成本。
进一步地,由于第二层间介质层覆盖第二栅绝缘层、第二栅极和第二有源层的上表面的部分区域,因此第二层间介质层的面积较小,相关技术中的第二层间介质层的面积较大,本申请实施例中的第二层间介质层的面积较小,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层的应力进行了释放,因此本申请的第二层间介质层的应力较小,第二层间介质层的应力较易控制,避免显示基板的翘曲,显示基板能够更好的应用于柔性可折叠等产品,显示基板的良率较高。此外,由于本申请实施例中的第二层间介质层相当于对相关技术中的第二层间介质层进行图案化得到的,相对于相关技术,本申请实施例可以简化显示基板的膜层结构。
本申请实施例还提供了一种显示装置,该显示装置包括上述实施例提供的显示基板。该显示装置可以为全面屏显示装置,例如,该显示装置可以为手表、手环等可穿戴设备,或者,该显示装置可以为手机或平板电脑等移动终端,或者,该显示装置可以为电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种显示基板的制造方法,其特征在于,所述方法包括:
在衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层;
在形成有所述第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层;
通过一次构图工艺对所述有源层材质层和所述层间介质材质层进行处理,得到第二有源层和第二层间介质层。
2.根据权利要求1所述的方法,其特征在于,
所述第二栅绝缘层的形状与所述第二栅极的形状相同,所述第二有源层、所述第二栅绝缘层和所述第二栅极依次叠加,所述第二层间介质层覆盖所述第二栅绝缘层、所述第二栅极和所述第二有源层的上表面的部分区域,所述第二有源层的上表面中未被所述第二层间介质层覆盖的区域为用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
3.根据权利要求2所述的方法,其特征在于,
所述通过一次构图工艺对所述有源层材质层和所述层间介质材质层进行处理,得到第二有源层和第二层间介质层,包括:
在所述层间介质材质层上形成光刻胶层;
对形成有所述光刻胶层的衬底基板依次进行曝光、显影和刻蚀,得到依次叠加的初始层间介质层和光刻胶图形,所述初始层间介质层的形状与所述光刻胶图形的形状相同;
对所述有源层材质层上,未被所述初始层间介质层覆盖的区域进行刻蚀,得到所述第二有源层;
对所述光刻胶图形进行灰化,露出所述初始层间介质层的待刻蚀区域;
对所述初始层间介质层的待刻蚀区域进行刻蚀,得到第二层间介质层,露出所述第二有源层上用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面;
剥离剩余的光刻胶。
4.根据权利要求1所述的方法,其特征在于,
在通过一次构图工艺对所述有源层材质层和所述层间介质材质层进行处理,得到第二有源层和第二层间介质层之后,所述方法还包括:
通过一次构图工艺在所述第一层间介质层上和所述第一栅绝缘层上分别形成多个第一过孔,所述第一层间介质层上的多个第一过孔与所述第一栅绝缘层上的多个第一过孔一一对应连通;
在形成有所述第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层;
其中,所述显示基板具有多个显示单元,在每个显示单元中,所述第一源漏极层包括两个第一源极和一个第一漏极,所述第二源漏极层包括第二源极和第二漏极,所述两个第一源极中的一个第一源极和所述第一漏极的一端分别搭接在所述第二有源层的台阶结构上,所述两个第一源极中的另一个第一源极和所述第一漏极的另一端分别通过一组所述第一过孔与所述第一有源层连接,每组所述第一过孔包括所述第二缓冲层上和所述第一层间介质层上连通的两个第一过孔,所述钝化层上和所述第一平坦层上分别形成有多个第二过孔,所述钝化层上的多个第二过孔与所述第一平坦层上的多个第二过孔一一对应连通,所述第二源极通过一组所述第二过孔与所述另一个第一源极连接,所述第二漏极通过一组所述第二过孔与所述第一漏极连接,每组所述第二过孔包括所述第一平坦层上和所述钝化层上连通的两个第二过孔。
5.根据权利要求4所述的方法,其特征在于,
在形成有所述第二层间介质层的衬底基板上依次形成第一源漏极层、钝化层、第一平坦层、第二源漏极层和第二平坦层之后,所述方法还包括:
在形成有所述第二平坦层的衬底基板上依次形成阳极、像素界定层和隔垫物层,所述第二平坦层上形成有第三过孔,所述阳极通过所述第三过孔与所述第二漏极连接。
6.根据权利要求1所述的方法,其特征在于,
在衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层之前,所述方法还包括:
在衬底基板上依次形成柔性基底层、阻挡层和第一缓冲层;
所述衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层,包括:
在形成有所述第一缓冲层的衬底基板上依次形成第一有源层、第一栅绝缘层、第一栅极和第一层间介质层。
7.根据权利要求4所述的方法,其特征在于,
在形成有所述第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层之前,所述方法还包括:
在形成有所述第一层间介质层的衬底基板上形成第二缓冲层;
所述在形成有所述第一层间介质层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层,包括:
在形成有所述第二缓冲层的衬底基板上依次形成有源层材质层、第二栅绝缘层、第二栅极和层间介质材质层;
所述通过一次构图工艺在所述第一层间介质层上和所述第一栅绝缘层上分别形成多个第一过孔,所述第一层间介质层上的多个第一过孔与所述第一栅绝缘层上的多个第一过孔一一对应连通,包括:
通过一次构图工艺在所述第二缓冲层上、所述第一层间介质层上和所述第一栅绝缘层上分别形成多个第一过孔,所述第二缓冲层上的多个第一过孔、所述第一层间介质层上的多个第一过孔以及所述第一栅绝缘层上的多个第一过孔一一对应连通;
其中,所述另一个第一源极和所述第一漏极的另一端分别通过一组所述第一过孔与所述第一有源层连接,每组所述第一过孔包括所述第二缓冲层上、所述第一层间介质层上和所述第一栅绝缘层上连通的三个第一过孔。
8.根据权利要求1至7任一所述的方法,其特征在于,所述第一有源层为多晶硅有源层,所述第二有源层为氧化物有源层,所述方法还包括:
在形成有所述第一栅绝缘层的衬底基板上形成遮光层,所述遮光层与所述第一栅极同层设置且通过同一次构图工艺形成,所述第二有源层在所述衬底基板上的正投影位于所述遮光层在所述衬底基板上的正投影区域内。
9.一种显示基板,其特征在于,所述显示基板包括:衬底基板,以及,设置在所述衬底基板上的第一有源层、第一栅绝缘层、第一栅极、第一层间介质层、第二有源层、第二栅绝缘层、第二栅极和第二层间介质层,所述第二栅绝缘层的形状与所述第二栅极的形状相同,所述第二有源层、所述第二栅绝缘层和所述第二栅极依次叠加,所述第二层间介质层覆盖所述第二栅绝缘层、所述第二栅极和所述第二有源层的上表面的部分区域,所述第二有源层的上表面中未被所述第二层间介质层覆盖的区域为用于与待形成的第一源极和第一漏极搭接的台阶结构的台阶面。
10.一种显示装置,其特征在于,所述显示装置包括权利要求9所述的显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811159425.1A CN109300840B (zh) | 2018-09-30 | 2018-09-30 | 显示基板及其制造方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811159425.1A CN109300840B (zh) | 2018-09-30 | 2018-09-30 | 显示基板及其制造方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109300840A true CN109300840A (zh) | 2019-02-01 |
CN109300840B CN109300840B (zh) | 2021-03-09 |
Family
ID=65161575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811159425.1A Active CN109300840B (zh) | 2018-09-30 | 2018-09-30 | 显示基板及其制造方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109300840B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110429125A (zh) * | 2019-08-12 | 2019-11-08 | 京东方科技集团股份有限公司 | 柔性显示基板及其制作方法、柔性显示装置 |
CN111668238A (zh) * | 2020-06-19 | 2020-09-15 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
WO2020206719A1 (zh) * | 2019-04-08 | 2020-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
CN112018266A (zh) * | 2020-09-09 | 2020-12-01 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
WO2021035931A1 (zh) * | 2019-08-26 | 2021-03-04 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制备方法和显示面板 |
CN112542499A (zh) * | 2020-12-03 | 2021-03-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制造方法 |
CN113193010A (zh) * | 2021-04-07 | 2021-07-30 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、oled显示面板 |
WO2022061523A1 (zh) * | 2020-09-22 | 2022-03-31 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
CN115220274A (zh) * | 2022-07-27 | 2022-10-21 | 京东方科技集团股份有限公司 | 显示背板及其制备方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105679707A (zh) * | 2016-04-20 | 2016-06-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
KR20180077954A (ko) * | 2016-12-29 | 2018-07-09 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
CN108376672A (zh) * | 2018-03-15 | 2018-08-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法,以及显示装置 |
-
2018
- 2018-09-30 CN CN201811159425.1A patent/CN109300840B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105679707A (zh) * | 2016-04-20 | 2016-06-15 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
KR20180077954A (ko) * | 2016-12-29 | 2018-07-09 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
CN108376672A (zh) * | 2018-03-15 | 2018-08-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法,以及显示装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020206719A1 (zh) * | 2019-04-08 | 2020-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
US11243572B2 (en) | 2019-08-12 | 2022-02-08 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Flexible display substrate, method for manufacturing the same and flexible display device |
CN110429125A (zh) * | 2019-08-12 | 2019-11-08 | 京东方科技集团股份有限公司 | 柔性显示基板及其制作方法、柔性显示装置 |
WO2021035931A1 (zh) * | 2019-08-26 | 2021-03-04 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制备方法和显示面板 |
CN111668238A (zh) * | 2020-06-19 | 2020-09-15 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
CN111668238B (zh) * | 2020-06-19 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
CN112018266A (zh) * | 2020-09-09 | 2020-12-01 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
WO2022061523A1 (zh) * | 2020-09-22 | 2022-03-31 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
US12022698B2 (en) | 2020-09-22 | 2024-06-25 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate, display panel, and display device |
CN112542499A (zh) * | 2020-12-03 | 2021-03-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制造方法 |
CN113193010A (zh) * | 2021-04-07 | 2021-07-30 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、oled显示面板 |
CN115220274A (zh) * | 2022-07-27 | 2022-10-21 | 京东方科技集团股份有限公司 | 显示背板及其制备方法、显示装置 |
CN115220274B (zh) * | 2022-07-27 | 2023-10-03 | 京东方科技集团股份有限公司 | 显示背板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109300840B (zh) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109300840A (zh) | 显示基板及其制造方法、显示装置 | |
CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
CN107068725B (zh) | 有源矩阵有机发光二极管背板及其制造方法 | |
CN106684155B (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN101097371B (zh) | 制造用于平板显示器件的薄膜晶体管的方法 | |
CN108288621A (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
WO2016041304A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN104637955B (zh) | 一种阵列基板及其制作方法、显示装置 | |
WO2013155840A1 (zh) | 阵列基板及其制造方法和显示装置 | |
WO2021036840A1 (zh) | 显示基板及其制造方法、显示装置 | |
WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
CN104218041A (zh) | 阵列基板及制备方法和显示装置 | |
CN108550553A (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
CN108598089A (zh) | Tft基板的制作方法及tft基板 | |
CN104576542A (zh) | 阵列基板及其制作方法、显示装置 | |
CN108376688A (zh) | 一种感光组件及其制备方法、阵列基板、显示装置 | |
CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
US11930679B2 (en) | Array substrate, preparation method therefor, and display device | |
CN108766989A (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
CN107302061A (zh) | Oled显示基板及其制作方法、显示装置 | |
US9618809B2 (en) | Liquid crystal display and method for manufacturing same | |
CN109728001A (zh) | 一种阵列基板及其制备方法、显示面板 | |
CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |