KR101277218B1 - 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 - Google Patents
박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 Download PDFInfo
- Publication number
- KR101277218B1 KR101277218B1 KR1020060059975A KR20060059975A KR101277218B1 KR 101277218 B1 KR101277218 B1 KR 101277218B1 KR 1020060059975 A KR1020060059975 A KR 1020060059975A KR 20060059975 A KR20060059975 A KR 20060059975A KR 101277218 B1 KR101277218 B1 KR 101277218B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask pattern
- etch stopper
- forming
- substrate
- pixel electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004973 liquid crystal related substance Substances 0.000 title description 18
- 239000010408 film Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000010409 thin film Substances 0.000 claims abstract description 34
- 238000000059 patterning Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 7
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000001681 protective effect Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 68
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 molybdenum (Mo) Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 박막 트랜지스터 제조방법에 관해 개시한다. 개시된 방법은 절연기판 상에 게이트전극을 형성한다. 상기 게이트전극을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성한다. 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성한다. 상기 금속막을 선택적으로 식각하여 상기 에치스톱퍼를 노출한다. 상기 잔류된 금속막을 식각하여 상기 소오스/드레인전극을 형성한다. 상기 소오스/드레인전극을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성한다. 상기한 구성에 의하면, 본 발명은 박막 트랜지스터부의 액티브층 위에 보호막 역할을 하는 에치스톱퍼를 형성함으로써, 박막 트랜지스터의 오프 전류를 낮추어 신뢰성 확보할 수 있으며, 보호막 형성 및 콘택공정을 생략하여 공정을 단순화할 수 있다.
Description
도 1은 일반적인 박막 트랜지스터 어레이기판의 일부를 나타낸 평면도.
도 2a 내지 도 2e는 도 1의 선의 절단면을 보인 공정별 단면도.
도 3은 본 발명에 따른 박막 트랜지스터 어레이기판의 일부를 나타낸 평면도.
도 4a 내지 4i는 도 3의 선의 절단면을 보인 공정별 단면도.
본 발명은 액정표시소자의 제조방법에 관한 것으로서, 보다 구체적으로는 3마스크를 적용하여 포토 마스크 수를 절감할 수 있는 액정표시소자의 제조방법에 관한 것이다.
최근 영상표시장치에 관한 괌심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube:CRT)를 대체하는 경량 박막형 평판표시장치(Flat Panel Display: FPD)에 대한 연구 및 상업화가 활발하게 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 적용되고 있다.
상기 액정표시장치는 크게 제 1기판인 컬러필터(color filter)기판, 제 2기판인 어레이(array)기판 및 상기 컬러필터기판과 어레이기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다. 상기 액정표시장치의 스위칭 소자로는 일반적으로 박막 트랜지스터를 포함하는 어레이기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography )공정)을 필요로 하므로 생산성 면에서 상기 마스크 공정 수를 줄이는 방안이 연구되고 있다.
도 1은 일반적인 박막 트랜지스터 어레이기판 일부를 나타낸 평면도로서, 도 3에서 Ｉ-Ｉ`절단선은 박막 트랜지스터부 및 데이터 배선부를, Ⅱ-Ⅱ`절단선은 데이터 패드부를, 그리고 Ⅲ-Ⅲ`절단선은 게이트 패드부를 각각 나타낸 것이다. 또한, 도 4a 내지 도 4f는 도 3의 Ｉ-Ｉ`, Ⅱ-Ⅱ` 및 Ⅲ-Ⅲ`의 절단면을 보인 공정별 단면도로서, 4마스크를 사용하여 액정표시소자를 제조하는 것을 보인 것이다.
도 1 및 도 2a에 도시된 바와 같이, 채널영역, 데이터라인부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연 기판(1)을 제공한다. 상기 절연 기판(1)은 유리 등의 투명한 기판일 수 있다. 상기 절연 기판(1) 상에 게이트 배선용 물질막(3)을 형성한다. 상기 게이트배선용 물질막(3)은 금속막을 이용할 수 있다. 상기 게이트배선용 물질막(3) 위에 소정의 제 1마스크(31)를 형성한다. 상기 제 1마스크(31)는 포토레지스트 패턴일 수 있다.
도 1 및 도 2b에 도시된 바와 같이, 상기 제 1마스크를 이용하여 상기 제 1 금속막을 패터닝하여 게이트 배선(3P)을 형성한다. 상기 게이트 배선(3P1)은 기판 상에 일방향으로 연장되되, 일 끝단에는 게이트 패드(3P1)를, 그리고 박막 트랜지스터부에는 게이트 전극(3P2)을 포함한다. 이어, 제 1마스크를 제거한다. 그 다음, 상기 제 1마스크가 제거된 기판 상에 게이트 산화막(5), 실리콘층(7) 및 제 2금속막(9)을 차례로 형성한다. 상기 제 2금속막(9)은 상기 제 1금속막과 식각선택비가 서로 다른 금속을 이용할 수 있다. 상기 제 2금속막(9)을 가진 기판 상에 소정의 제 2마스크(33)를 형성한다. 상기 제 2마스크(33)는 포토레지스트 패턴일 수 있다.
도 1 및 도 2c에 도시된 바와 같이, 상기 제 2마스크를 이용하여 상기 제 2금속막 및 실리콘층을 패터닝하여 차례로 적층된 액티브층(7P) 및 데이터 배선(9P)을 형성한다. 상기 데이터 배선(9P)은 상기 게이트 배선(3P)과 수직하게 교차하여 화소영역(A)을 정의하며, 데이터 패드부에 데이터 패드(9P1)를, 그리고 채널영역에 소오스/드레인전극(9P2)(9P3)을 포함한다. 상기 제 2마스크를 제거한다. 상기 제 3마스크가 제거된 기판 위에 보호막(11)을 형성한다. 상기 보호막(11)을 포함한 기판 상에 소정의 제 3마스크(35)을 형성한다.
도 1 및 도 2d에 도시된 바와 같이, 상기 제 3마스크를 이용하여 상기 보호막을 패터닝하여 상기 채널영역의 드레인전극(11Pc)을 노출하는 콘택홀(13H)를 형성한다. 상기 보호막을 식각하여 상기 채널영역에 드레인전극(11Pc)을 노출하는 콘택홀(13H)을 형성하는 동안, 상기 게이트 패드부에서는 보호막 뿐만 아니라 게이트 산화막까지 식각되어 상기 게이트 패드(3P1)를 노출하는 콘택홀이 형성되고, 상기 데이터패드부에서는 데이터 패드(11Pa)가 과도 식각되어 상기 데이터 패드(11Pa) 하부의 게이트 산화막을 노출하는 콘택홀이 형성될 수 있다. 이어, 제 3마스크를 제거한다. 그 다음, 상기 제 3마스크가 제거된 기판 상에 투명 도전막(15)을 형성한다. 상기 투명 도전막(15)을 포함한 기판 상에 소정의 제 4마스크(37)를 형성한다. 상기 제 4마스크(37)는 이후의 공정에서 화소전극을 형성하기 위한 것이다.
도 1 및 도 2e에 도시된 바와 같이, 상기 제 4마스크를 이용하여 상기 투명 도전막을 패터닝하여 상기 콘택홀(13H)을 통해 상기 드레인전극(11Pc)과 접촉하는 화소전극(15P)을 형성한다. 이때, 상기 화소전극(15P)은 상기 게이트 패드부 및 데이터 패드부 내의 콘택홀들을 덮을 수 있다. 이어, 상기 제 4마스크를 제거한다.
그러나, 이와 같은 종래 액정표시소자를 제조하기 위해서는 게이트전극을 형성하기 위한 제 1마스크, 액티브층 및 소오스/드레인전극을 형성하기 위한 제 2마스크, 콘택홀을 형성하기 위한 제 3마스크, 및 화소전극 형성하기 위한 제 4마스크 등 총 4개의 마스크를 필요로 한다. 그러므로, 상술한 종래 액정표시소자를 제조하기 위해서는 다수의 공정이 요구되며, 또한 공정 수가 증가할수록 재료비 등의 공정비용이 상승하는 문제점이 있다.
따라서, 마스크 수를 절감하여 공정을 단순화할 수 있는 새로운 액정 표시소자의 제조 공정이 요구된다.
본 발명의 과제는 마스크 수를 줄여 공정을 단순화할 수 있는 액정표시소자의 제조방법을 제공하려는 것이다.
상기 과제를 달성하고자, 본 발명은 3마스크를 적용한 액정표시소자의 제조방법을 제공한다. 상기 방법은 절연기판 상에 게이트전극을 형성한다. 상기 게이트전극을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성한다. 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성한다. 상기 금속막을 선택적으로 식각하여 상기 에치스톱퍼를 노출한다. 상기 잔류된 금속막을 식각하여 상기 소오스/드레인전극을 형성한다. 상기 소오스/드레인전극을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성한다.
상기 게이트전극을 가진 기판 상에 액티브층 및 에치스톱퍼를 차례로 형성하는 것은, 상기 게이트전극을 가진 기판 상에 실리콘층, 절연막 및 두께가 서로 다른 제 1마스크를 차례로 형성하되, 상기 제 1마스크는 상기 게이트전극과 대응된 부위가 상대적으로 두껍게 형성되고, 상기 제 1마스크를 이용하여 상기 절연막 및 상기 실리콘층을 패터닝하여 차례로 적층된 상기 액티브층 및 절연 패턴을 형성하고, 상기 제 1마스크를 에싱하여 제 1마스크 패턴을 형성하되 상기 제 1마스크 패턴은 상기 제 1마스크의 상대적으로 두께가 얇은 부위가 제거되고, 상기 제 1마스크 패턴을 이용하여 상기 절연 패턴을 식각하여 상기 에치스톱퍼를 형성하는 것을 포함한다.
상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것이 바람직하다.
상기 소오스/드레인전극은 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 금속막을 형성하고, 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하고, 상기 결과의 기판 상에 서로 다른 두께를 가진 제 2마스크를 형성하되, 상기 제 2마스크는 드레인전극이 형성될 부위가 상대적으로 얇게 형성되고, 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하여 형성하는 것을 포함한다.
상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것이 바람직하다.
상기 금속막을 형성하기 전에, 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 오믹콘택층을 형성하는 것을 더 포함한다.
상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것이 바람직하다.
상기 화소전극을 형성하는 것은 상기 제 2마스크를 에싱하여 제 2마스크 패턴을 형성하고, 상기 제 2마스크 패턴을 가진 기판 상에 투명도전막을 형성하고, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것을 포함한다.
상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것이 바람직하다.
상기 과제를 달성하고자, 본 발명은 액정표시소자의 제조방법을 제공한다. 상기 방법은 박막 트랜지스터부, 데이터배선부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연기판을 제공한다. 상기 절연기판 상에 게이트배선을 형성하되, 상기 게이트배선은 상기 박막 트랜지스터부에는 게이트전극이, 그리고 상기 게이트 패드부에는 게이트 패드가 각각 구비된다. 상기 게이트배선을 가진 기판 상에 차례로 적층된 액티브층 및 에치스톱퍼를 형성한다. 상기 에치스톱퍼를 가진 기판 상에 금속막을 형성한다. 상기 금속막을 선택적으로 식각하여 상기 박막 트랜지스터부 및 게이트 패드부의 에치스톱퍼를 노출한다. 상기 잔류된 금속막을 식각하여 데이터배선을 형성하되, 상기 데이터배선은 상기 게이트 배선과 수직인 방향으로 배열되며, 상기 박막 트랜지스터부에는 소오스/드레인 전극이, 그리고 상기 데이터 패드부에는 데이터 패드가 각각 구비된다. 상기 데이터배선을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성한다.
상기 게이트전극을 가진 기판 상에 액티브층 및 에치스톱퍼를 차례로 형성하는 것은 상기 게이트전극을 가진 기판 상에 실리콘층, 절연막 및 두께가 서로 다른 제 1마스크를 차례로 형성하되, 상기 제 1마스크는 상기 게이트전극과 대응된 부위가 상대적으로 두껍게 형성되고, 상기 제 1마스크를 이용하여 상기 절연막 및 상기 실리콘층을 패터닝하여 차례로 적층된 상기 액티브층 및 절연 패턴을 형성하고, 상기 제 1마스크를 에싱하여 제 1마스크 패턴을 형성하되 상기 제 1마스크 패턴은 상기 제 1마스크의 상대적으로 두께가 얇은 부위가 제거되고, 상기 제 1마스크 패턴을 이용하여 상기 절연 패턴을 식각하여 상기 에치스톱퍼를 형성하는 것을 포함한다.
상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것이 바람직하다.
상기 소오스/드레인전극을 형성하는 것은 상기 제 1마스크 패턴 및 에치스톱 퍼를 가진 기판 상에 금속막을 형성하고, 상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하고, 상기 결과의 기판 상에 서로 다른 두께를 가진 제 2마스크를 형성하되, 상기 제 2마스크는 드레인전극이 형성될 부위가 상대적으로 얇게 형성되도록 하고, 상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것을 포함한다.
상기 제 1마스크 패턴 및 상기 제 1마스크 패턴 상부의 금속막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것이 바람직하다.
상기 금속막을 형성하기 전에, 상기 제 1마스크 패턴 및 에치스톱퍼를 가진 기판 상에 오믹콘택층을 형성하는 것을 더 포함한다.
상기 제 2마스크를 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것이 바람직하다.
상기 화소전극을 형성하는 것은 상기 제 2마스크를 에싱하여 제 2마스크 패턴을 형성하고, 상기 제 2마스크 패턴을 가진 기판 상에 투명도전막을 형성하고, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것을 포함한다.
상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상의 투명도전막을 선택적으로 제거하는 것은 리프트-오프법을 이용하는 것이 바람직하다.
(실시예)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 3마스크를 적용한 액정표시소자의 제조방법을 설명하기로 한다.
도 3은 본 발명에 따른 박막 트랜지스터 어레이기판 일부를 나타낸 평면도로서, 도 3에서 Ⅳ-Ⅳ`절단선은 박막 트랜지스터부 및 데이터 배선부를, Ⅴ-Ⅴ`절단선은 데이터 패드부를, 그리고 Ⅵ- Ⅵ`절단선은 게이트 패드부를 각각 나타낸 것이다. 또한, 도 4a 내지 도 4f는 도 3의 Ⅳ-Ⅳ`, Ⅴ-Ⅴ` 및 Ⅵ- Ⅵ`의 절단면을 보인 공정별 단면도로서, 3마스크를 사용하여 본 발명에 따른 액정표시소자를 제조하는 것을 보인 것이다.
도 3 및 도 4a에 도시된 바와 같이, 박막트랜지스터부, 데이터배선부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연 기판(51)을 제공한다. 상기 절연 기판(51)은 유리 등의 투명한 기판일 수 있다. 상기 절연 기판(51) 상에 제 1금속막(53)을 형성한다. 상기 제 1금속막(53)은 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr) 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상일 수 있다. 상기 제 1금속막(53)은 스퍼터링(sputtering) 방법으로 형성할 수 있다. 상기 제 1금속막(53) 위에 소정의 제 1마스크패턴(81)을 형성한다. 상기 제 1마스크패턴(81)은 포토레지스트 패턴일 수 있다. 상기 제 1마스크패턴(81)은 이후의 공정에서 게이트 패드, 게이트 전극이 구비된 게이트 배선을 형성하기 위한 것이다.
도 3 및 도 4b에 도시된 바와 같이, 상기 제 1마스크패턴을 이용하여 상기 제 1금속막을 패터닝하여 게이트 배선(53P)을 형성한다. 상기 게이트 배선(53P)은 기판(51) 상에 일방향으로 연장되고, 일 끝단에는 게이트 패드(53P1)를, 그리고 박막 트랜지스터부에는 게이트 전극(53P2)을 구비한다. 이어, 제 1마스크를 제거한다. 그 다음, 상기 제 1마스크가 제거된 기판 상에 게이트 산화막(53), 실리콘층(55) 및 절연막(57)을 차례로 형성한다. 상기 실리콘층(55)은 비정질실리콘(amorphous silicon layer)과 고농도의 불순물이 도핑된 비정질실리콘층을 차례로 적층하여 형성할 수 있다. 상기 절연막(57)은 이후의 공정에서 에치스톱퍼를 형성하기 위한 것이다. 상기 절연막(57)을 가진 기판 상에 포토레지스트막(83)을 도포한다. 상기 포토레지스트막(83)은 포지티브형 포토레지스트막 및 네거티브 포토레지스트막 중 어느 하나를 이용할 수 있다. 여기서는, 편의상 포지티브형 포토레지스트막이 사용되는 것을 예로 하여 설명한다. 상기 포토레지스트막(83)을 가진 기판 상부에 회절 마스크(90)를 준비한다. 상기 회절 마스크(90)에는 광을 모두 투과하는 투과영역(A1)과, 광을 일부만 투과하는 반투과영역(A2)과, 광을 차단하는 차단영역(A3)이 구비되어 있다. 상기 회절 마스크(90)를 이용하여 광을 선택적으로 포토레지스트막에 조사한다.
도 3 및 도 4c에 도시된 바와 같이, 상기 회절 마스크를 통해 노광된 포토레지스트막을 현상한다. 그 결과, 상기 회절 마스크의 투과영역을 통해 광이 조사된 부위는 포토레지스트막이 모두 제거되고, 반투과영역 및 차단영역을 통해 광이 조사된 부위는 포토레지스트막이 일부 또는 전부 잔류되어, 제 2마스크패턴(83P1)이 형성된다. 상기 제 2마스크패턴(83P1)은 두께가 서로 다른 포토레지스트 패턴일 수 있다. 구체적으로, 상기 제 2마스크패턴(83P1)은 박막 트랜지스터부에서는 채널이 형성될 부위가 상대적으로 포토레지스트막이 두껍게 형성되고, 상기 게이트 패드부에서는 포토레지스트막이 두껍게 형성되고, 상기 데이터 배선부 및 데이터 패드부에서는 포토레지스트막이 상대적으로 얇게 형성되도록 패터닝된다.
도 3 및 도 4d에 도시된 바와 같이, 상기 제 2마스크패턴을 이용하여 상기 절연막, 실리콘층 및 게이트 산화막을 패터닝한다. 그 결과, 박막 트랜지스터부에는 차례로 적층된 액티브층(55P) 및 절연패턴(57P)이 형성된다. 이어, 상기 제 2마스크패턴을 에싱처리하여 박막 트랜지스터부 및 게이트 패드부에만 선택적으로 잔류되는 에치스톱퍼마스크패턴(83P2)을 형성한다. 즉, 상기 에치스톱퍼 마스크 패턴(83P2)은 제 2마스크패턴에 있어서 상대적으로 두께가 두꺼운 부분만 잔류하게 되고 그렇지 못한 부위는 모두 제거된다.
도 3 및 도 4e에 도시된 바와 같이, 상기 에치스톱퍼 마스크 패턴(83P2)을 마스크로 이용하여 상기 박막 트랜지스터부에 잔류된 절연패턴을 패터닝하여 에치스톱퍼(57P2)를 형성한다. 이때, 상기 게이트 패드부는 상기 에치스톱퍼 마스크 패턴(83P2)에 의해 덮여져 있으므로 패터닝 공정이 진행되지 않는다. 또한, 상기 데이터 배선부 및 데이터 패드부에는 상기 에치스톱퍼마스크 패턴이 존재하지 않기 때문에 절연 패턴이 모두 제거된다. 이어, 상기 에치스톱퍼마스크 패턴 및 상기 절연 패턴을 가진 기판 상에 오믹콘택층(59) 및 제 2금속막(61)을 차례로 형성한다. 상기 제 2금속막(61)은 제 1금속막과 식각선택비가 서로 다른 물질을 이용할 수 있다. 상기 제 2금속막(61)은 몰리브덴(Mo) 또는 몰리브덴 합금 등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상일 수 있다. 상기 제 2금속막(61)은 증착이나 스퍼터링(sputtering) 방법으로 형성할 수 있다.
도 3 및 도 4f에 도시된 바와 같이, 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상부의 상기 제 2금속막 및 오믹콘택층을 선택적으로 제거한다. 상기 제 2마스크 패턴 및 상기 제 2마스크 패턴 상부의 상기 제 2금속막 및 오믹콘택층을 선택적으로 제거하는 것은 리프트 오프법을 이용할 수 있다. 그 결과, 상기 제 2마스크 패턴이 덮고 있던 박막 트랜지스터부 및 게이트 패드부의 에치스톱퍼 상에는 제 2금속막 및 오믹 콘택층이 존재하지 않게 된다. 이후, 상기 결과의 기판 전면에 제 3마스크패턴(85)을 형성한다. 상기 제 3마스크패턴(85)은 회절 마스크를 적용한 두께가 서로 다른 포토레지스트 패턴일 수 있다. 상기 제 3마스크패턴(85) 형성은 제 2마스크패턴과 동일한 방법으로 진행된다. 즉, 제 3마스크패턴(85)은 상기 결과의 기판 전면에 포토레지스트막을 도포하고, 회절 마스크를 통한 상기 포토레지스트막의 노광 및 현상 공정을 거쳐서 형성된다. 그 결과, 상기 제 3마스크패턴(85)은 상기 박막 트랜지스터부에서 드레인전극이 형성될 부위는 상대적으로 얇게 형성되고, 상기 게이트 패드부는 소정부위가 개구되되 전체적으로 포토레지스트막이 두껍게 형성되고, 상기 데이터 배선부 및 데이터 패드부에는 포토레지스트막이 상대적으로 얇게 형성되도록 패터닝된다.
도 3 및 도 4g에 도시된 바와 같이, 상기 제 3마스크패턴을 이용하여 상기 잔류된 제 2금속막 및 오믹콘택층을 식각하여 데이터 배선(61P)을 형성한다. 상기 데이터 배선(61P)은 상기 게이트 배선(53P)과 수직하게 교차하여 화소영역(B)을 정의하며, 상기 데이터 패드부에는 데이터 패드(61P1)가, 그리고 상기 박막 트랜지스터부에는 소오스/드레인 전극(61P2,61P3)이 각각 구비된다.
도 3 및 도 4h에 도시된 바와 같이, 상기 제 3마스크패턴을 에싱하여 화전극용 마스크 패턴(85P)을 형성한다. 상기 화소전극용 마스크 패턴(85P)을 가진 기판 상에 투명도전막(63)을 형성한다. 상기 투명 도전막(63)은 인듐-틴-옥사이드(Indium Tin Oxide) 또는 인듐-징크-옥사이드(Indium Zinc Oxide) 중 어느 하나일 수 있다.
도 3 및 도 4i에 도시된 바와 같이, 상기 화소전극용 마스크 패턴 및 상기 화소전극용 마스크 패턴 상의 투명 도전막을 선택적으로 제거하여 상기 드레인전극(61P3)과 연결되는 화소전극(63P)을 형성한다. 이때, 상기 화소전극()은 상기 게이트 패드부 및 데이터 패드부 내의 각각의 콘택홀을 덮을 수 있다. 상기 화소전극용 마스크 패턴 및 상기 화소전극용 마스크 패턴 상의 투명 도전막을 선택적으로 제거하는 것은 리프트-오프법을 적용할 수 있다. 본 발명에서는 박막 트랜지스터부의 액티브층 위에 보호막 역할을 하는 에치스톱퍼를 형성한다. 따라서, 상기 박막 트랜지스터의 오프 전류를 낮추어 신뢰성 확보할 수 있다. 또한, 보호막 형성 및 콘택공정을 생략 가능하여 공정을 단순화할 수 있다.
본 발명에 따르면, 리프트 오프법을 적용한 3마스크 공정을 통해 액정표시소자를 제조할 수 있다. 본 발명은 박막 트랜지스터부의 액티브층 위에 보호막 역할을 하는 에치스톱퍼를 형성함으로써, 박막 트랜지스터의 오프 전류를 낮추어 신뢰성 확보할 수 있으며, 실제적으로 보호막 형성 및 콘택공정을 생략할 수 있다. 따라서, 본 발명의 3마스크 공정을 적용하게 되면, 기존의 4마스크 공정에 비해, 마스크 형성을 위한 포토 공정, 스트립 공정, 세정공정 등을 생략 가능하여 공정이 단순화되며, 그 결과, 제조 원가가 절감되는 이점이 있다. 또한, 생산효율이 증대되는 이점이 있다.
Claims (18)
- 제1마스크패턴을 이용하고 절연기판 상에 게이트전극을 형성하는 단계;상기 게이트전극을 가진 기판 상에 차례로 제1절연막, 반도체층 및 제2절연막을 차례로 형성하고 그 위에 서로 다른 두께의 제2마스크패턴을 형성하는 단계;상기 제2마스크패턴에 의해 제1절연막, 반도체층 및 제2절연막을 패터닝하여 절연층 및 액티브층을 형성하는 단계;상기 제2마스크패턴을 에싱하여 상기 액티브층 위의 패터닝된 제2절연막 위에 에치스톱퍼마스크패턴을 형성하는 단계;상기 에치스톱퍼마스크패턴을 이용하여 패터닝된 제2절연막을 다시 패터닝하여 액티브층 위에 에치스톱퍼를 형성하는 단계;상기 에치스톱퍼를 형성된 기판 상에 금속막을 형성하는 단계;상기 금속막을 선택적으로 식각하여 상기 에치스톱퍼를 노출시키는 단계;상기 잔류된 금속막 위에 서로 다른 두께를 갖는 제3마스크패턴을 형성하는 단계;상기 제3마스크패턴에 의해 금속막을 식각하여 소오스/드레인전극을 형성하는 단계;상기 소오스/드레인전극을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 삭제
- 제 1항에 있어서, 상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 에치스톱퍼를 노출시키는 단계는 에치스톱퍼 위의 에치스톱퍼마스크패턴을 리프트오프하여 그 위의 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 삭제
- 1항에 있어서, 상기 금속막을 형성하기 전에, 상기 에치스톱퍼마스크패턴 및 에치스톱퍼를 가진 기판 상에 오믹콘택층을 형성하는 것을 더 포함하는 박막 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제3마스크패턴을 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 화소전극을 형성하는 단계는,상기 제3마스크패턴을 에싱하여 드레인전극의 일부가 노출되는 화소전극용 마스크 패턴을 형성하는 단계;상기 화소전극용 마스크 패턴을 가진 기판 상에 투명도전막을 형성하는 단계;상기 화소전극용 마스크 패턴 및 상기 화소전극용 마스크 패턴 상의 투명도전막을 선택적으로 제거하는 단계를 포함하는 박막 트랜지스터 제조방법.
- 제 8항에 있어서, 상기 화소전극용 마스크 패턴 및 상기 화소전극용 마스크 패턴 상의 투명도전막은 리프트-오프법에 의해 제거되는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 박막 트랜지스터부, 데이터배선부, 게이트 패드부 및 데이터 패드부가 각각 정의된 절연기판을 제공하는 단계;제1마스크패턴을 이용하여 상기 절연기판 상에 박막 트랜지스터부에 게이트전극을 형성하고 게이트 패드부에 게이트 패드가 각각 형성하는 단계:상기 게이트전극 및 게이트패드가 형성된기판 상에 차례로 제1절연막, 반도체층 및 제2절연막을 차례로 형성하고 그 위에 서로 다른 두께의 제2마스크패턴을 형성하는 단계;상기 제2마스크패턴에 의해 제1절연막, 반도체층 및 제2절연막을 패터닝하여 절연층 및 액티브층을 형성하는 단계;상기 제2마스크패턴을 에싱하여 상기 액티브층 위의 패터닝된 제2절연막 위에 에치스톱퍼마스크패턴을 형성하는 단계;상기 에치스톱퍼마스크패턴을 이용하여 패터닝된 제2절연막을 다시 패터닝하여 박막트랜지스터부의 액티브층 위 및 게이트패드부의 게이트패드 위에 에치스톱퍼를 형성하는 단계;상기 에치스톱퍼가 형성된 기판 상에 금속막을 형성하는 단계;상기 금속막을 선택적으로 식각하여 상기 박막 트랜지스터부 및 게이트 패드부의 에치스톱퍼시키는 단계;상기 잔류된 금속막 위에 서로 다른 두께를 갖는 제3마스크패턴을 형성하는 단계;상기 제3마스크패턴에 의해 금속막을 식각하여 게이트 배선과 수직인 방향으로 배열되는 데이터배선, 상기 박막 트랜지스터부의 소오스/드레인 전극, 데이터 패드부에 데이터 패드를 각각 형성하는 단계;상기 데이터배선을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 삭제
- 제 10항에 있어서, 상기 금속막은 몰리브덴(Mo) 및 몰리브덴 합금 중 적어도 어느 하나인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 10항에 있어서, 상기 에치스톱퍼를 노출시키는 단계는 에치스톱퍼 위의 에치스톱퍼마스크패턴을 리프트오프하여 그 위의 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 삭제
- 제10항에 있어서, 상기 금속막을 형성하기 전에,상기 에치스톱퍼마스크패턴 및 에치스톱퍼를 가진 기판 상에 오믹콘택층을 형성하는 것을 더 포함하는 액정표시소자의 제조방법.
- 제10항에 있어서, 상기 제 3마스크패턴을 이용하여 상기 잔류된 금속막을 패터닝하는 것은 습식 식각공정으로 진행하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 10항에 있어서, 상기 화소전극을 형성하는 것은,상기 제 3마스크패턴을 에싱하여 드레인전극의 일부가 노출되는 화소전극용 마스크 패턴을 형성하는 단계:상기 화소전극용 마스크 패턴을 가진 기판 상에 투명도전막을 형성하는 단계;상기 화소전극용 마스크 패턴 및 상기 화소전극용 마스크 패턴 상의 투명도전막을 선택적으로 제거하는 단계를 포함하는 액정표시소자의 제조방법.
- 제 17항에 있어서, 상기 화소전극용 마스크 패턴 및 상기 화소전극용 마스크 패턴 상의 투명도전막은 리프트-오프법에 의해 제거되는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060059975A KR101277218B1 (ko) | 2006-06-29 | 2006-06-29 | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 |
| US11/526,453 US7553711B2 (en) | 2006-06-29 | 2006-09-25 | Method for fabricating a thin film transistor for use with a flat panel display device |
| JP2006336640A JP4994014B2 (ja) | 2006-06-29 | 2006-12-14 | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 |
| FR0611254A FR2903201B1 (fr) | 2006-06-29 | 2006-12-22 | Procede de fabrication d'un transistor en couches minces pour un dispositif d'affichage a cristaux liquides et procede destine a fabriquer ce dispositif. |
| CN2006101722852A CN101097371B (zh) | 2006-06-29 | 2006-12-30 | 制造用于平板显示器件的薄膜晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060059975A KR101277218B1 (ko) | 2006-06-29 | 2006-06-29 | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080001505A KR20080001505A (ko) | 2008-01-03 |
| KR101277218B1 true KR101277218B1 (ko) | 2013-06-24 |
Family
ID=38877185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060059975A KR101277218B1 (ko) | 2006-06-29 | 2006-06-29 | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7553711B2 (ko) |
| JP (1) | JP4994014B2 (ko) |
| KR (1) | KR101277218B1 (ko) |
| CN (1) | CN101097371B (ko) |
| FR (1) | FR2903201B1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101226444B1 (ko) * | 2005-12-21 | 2013-01-28 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 및 표시 기판 |
| KR101240652B1 (ko) * | 2006-04-24 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN100463193C (zh) * | 2006-11-03 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| KR100917654B1 (ko) * | 2006-11-10 | 2009-09-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 |
| KR20080060861A (ko) * | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101326129B1 (ko) * | 2007-07-24 | 2013-11-06 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5427390B2 (ja) * | 2007-10-23 | 2014-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI358820B (en) * | 2008-02-29 | 2012-02-21 | Chunghwa Picture Tubes Ltd | Active device array substrate and fabrication meth |
| TWI374510B (en) * | 2008-04-18 | 2012-10-11 | Au Optronics Corp | Gate driver on array of a display and method of making device of a display |
| KR100944808B1 (ko) * | 2008-05-16 | 2010-02-26 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| TWI384650B (zh) * | 2008-07-18 | 2013-02-01 | Lextar Electronics Corp | 發光二極體晶片的製造方法 |
| JP4661913B2 (ja) * | 2008-07-19 | 2011-03-30 | カシオ計算機株式会社 | 液晶表示装置 |
| US7892031B1 (en) | 2009-07-30 | 2011-02-22 | Tyco Electronics Corporation | Quick insertion lamp assembly |
| KR101901330B1 (ko) * | 2012-09-19 | 2018-09-27 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치의 제조 방법 |
| CN102994079A (zh) | 2012-12-21 | 2013-03-27 | 北京有色金属研究总院 | 氮氧化物橙-红色荧光物质，包括其的发光膜或发光片及发光器件 |
| CN103367166B (zh) * | 2013-07-19 | 2016-01-06 | 京东方科技集团股份有限公司 | 薄膜晶体管制备方法和***、以及薄膜晶体管、阵列基板 |
| CN104576523A (zh) * | 2013-10-16 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
| US9312276B2 (en) * | 2014-03-28 | 2016-04-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Method for manufacturing array substrate |
| CN105632920B (zh) * | 2014-10-27 | 2019-05-21 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管基板的制作方法 |
| TWI550725B (zh) * | 2014-10-27 | 2016-09-21 | 業鑫科技顧問股份有限公司 | 薄膜電晶體基板製作方法 |
| KR102373687B1 (ko) * | 2015-05-11 | 2022-03-17 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
| CN105914183B (zh) * | 2016-06-22 | 2019-04-30 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| CN109003882B (zh) * | 2018-06-27 | 2021-11-05 | 南京京东方显示技术有限公司 | 一种基板及其制造方法 |
| US20200035709A1 (en) * | 2018-07-30 | 2020-01-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate |
| CN111124344B (zh) * | 2018-11-01 | 2024-03-12 | 合肥欣奕华智能机器股份有限公司 | 一种屏幕颗粒亮度提取方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058990A (ko) * | 2004-11-26 | 2006-06-01 | 엘지.필립스 엘시디 주식회사 | 횡전계 액정표시장치용 어레이 기판 및 그 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05323373A (ja) * | 1992-05-22 | 1993-12-07 | Fujitsu Ltd | 薄膜トランジスタパネルの製造方法 |
| JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
| TW508830B (en) * | 2001-08-28 | 2002-11-01 | Hannstar Display Corp | Thin film transistor structure having four procedures of mask processing and the manufacturing method |
| JP2005108912A (ja) * | 2003-09-29 | 2005-04-21 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
| TWI261360B (en) * | 2005-08-17 | 2006-09-01 | Au Optronics Corp | A method of manufacturing a thin film transistor matrix substrate |
-
2006
- 2006-06-29 KR KR1020060059975A patent/KR101277218B1/ko active IP Right Grant
- 2006-09-25 US US11/526,453 patent/US7553711B2/en not_active Expired - Fee Related
- 2006-12-14 JP JP2006336640A patent/JP4994014B2/ja not_active Expired - Fee Related
- 2006-12-22 FR FR0611254A patent/FR2903201B1/fr not_active Expired - Fee Related
- 2006-12-30 CN CN2006101722852A patent/CN101097371B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058990A (ko) * | 2004-11-26 | 2006-06-01 | 엘지.필립스 엘시디 주식회사 | 횡전계 액정표시장치용 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080003726A1 (en) | 2008-01-03 |
| FR2903201B1 (fr) | 2012-07-20 |
| JP4994014B2 (ja) | 2012-08-08 |
| CN101097371A (zh) | 2008-01-02 |
| KR20080001505A (ko) | 2008-01-03 |
| JP2008010810A (ja) | 2008-01-17 |
| CN101097371B (zh) | 2013-07-10 |
| FR2903201A1 (fr) | 2008-01-04 |
| US7553711B2 (en) | 2009-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101277218B1 (ko) | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 | |
| KR100922802B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US8134158B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| KR101266273B1 (ko) | 액정표시소자의 제조방법 | |
| KR100690517B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US8294153B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| JP5096006B2 (ja) | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 | |
| US20120094409A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| JP4567589B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR20040021169A (ko) | 액정표시장치용 어레이기판과 제조방법 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| KR20060123810A (ko) | 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR102120171B1 (ko) | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR101369257B1 (ko) | 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법 | |
| KR100590754B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR101396809B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070119447A (ko) | 액정표시소자의 제조방법 | |
| KR20020027731A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101982727B1 (ko) | 어레이 기판 | |
| KR20010038188A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |