CN101009251A - 薄膜晶体管基板及其制造方法,以及具有其的液晶显示器 - Google Patents
薄膜晶体管基板及其制造方法,以及具有其的液晶显示器 Download PDFInfo
- Publication number
- CN101009251A CN101009251A CNA2007100037468A CN200710003746A CN101009251A CN 101009251 A CN101009251 A CN 101009251A CN A2007100037468 A CNA2007100037468 A CN A2007100037468A CN 200710003746 A CN200710003746 A CN 200710003746A CN 101009251 A CN101009251 A CN 101009251A
- Authority
- CN
- China
- Prior art keywords
- data wire
- photoresist film
- film
- gate line
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 6
- 239000010408 film Substances 0.000 claims abstract description 160
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 101
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 41
- 238000005516 engineering process Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管基板和通过3片掩模工艺制造薄膜晶体管基板的方法，该方法包括：在基板上形成第一导电膜；利用第一光致抗蚀剂膜图案形成包括栅极电极的栅极线；在该基板的整个表面上顺序形成栅极绝缘膜、有源层、欧姆接触层、第二导电膜和保护膜；利用在预定区域具有不同厚度的第二光致抗蚀剂膜图案形成有源区和包括源极－漏极电极的数据线；利用该第二光致抗蚀剂图案通过暴露该有源层的沟道区和部分地暴露该源极－漏极电极来形成接触孔；在该基板的整个表面上形成第三导电膜；以及利用第三光致抗蚀剂膜图案形成像素电极。本发明还包括具有该薄膜晶体管基板的液晶显示器。
Description
技术领域
本发明涉及薄膜晶体管基板、其制造方法以及具有该薄膜晶体管基板的液晶显示器。更特别地，本发明涉及通过3片(sheet)掩模工艺制造的薄膜晶体管基板、制造该薄膜晶体管基板的方法、以及具有该薄膜晶体管基板的液晶显示器。
背景技术
与常规阴极射线管(“CRT”)相比，液晶显示器(“LCD”)具有尺寸小、重量轻、以及显示屏幕大的优点。因此，近来已经积极开展了LCD的研发。LCD已经用作膝上型计算机和桌上型计算机的监视器、大尺寸显示器、以及移动通讯终端的显示器。其效用的可应用范围正在日益扩展。在这样的LCD中，光透射通过施加到以矩阵图案布置的多个控制开关的图像信号被控制，由此在LCD的面板上显示所需图像。
在现有技术中为了制造用于LCD的薄膜晶体管基板，通常需要五片或四片掩模。参照图1，显示一流程图，其示出根据现有技术通过5片掩模工艺制造薄膜晶体管基板的方法。按以下方式总共需要五片掩模，即在形成栅极图案的步骤S10中需要第一掩模，在形成有源层图案的步骤S30中需要第二掩模，在形成源极/漏极图案的步骤S40中需要第三掩模，在形成保护膜的步骤S70中需要第四掩模，以及在形成像素电极的步骤S80中需要第五掩模。
根据与制造用于LCD的薄膜晶体管基板有关的减小制造成本和提高产率的需要，当前正在持续进行对简化制造薄膜晶体管基板的现有方法的研究。因此，需要一种方法，其能够利用少于5或4道掩模来简化薄膜晶体管基板的制造而不改变现有生产线。
发明内容
构思本发明以解决现有技术中的前述问题。本发明的一个方面是提供一种通过3片掩模工艺制造的薄膜晶体管基板、制造该薄膜晶体管基板的方法、以及具有该薄膜晶体管基板的液晶显示器。
根据本发明一示例性实施例，制造薄膜晶体管基板的方法包括在基板上形成第一导电膜；利用第一光致抗蚀剂膜图案形成包括栅极电极的栅极线，该第一光致抗蚀剂膜图案通过其上形成有所需图案的第一掩模形成在该第一导电膜上；在该基板的整个表面上顺序形成栅极绝缘膜、有源层、欧姆接触层、第二导电膜和保护膜；利用第二光致抗蚀剂膜图案形成有源区和包括源极-漏极电极的数据线，该第二光致抗蚀剂膜图案在预定区域具有不同厚度且通过其上形成有所需图案的第二掩模形成在保护膜上；利用该第二光致抗蚀剂图案通过暴露该有源层的沟道区和部分暴露该源极-漏极电极形成接触孔；在该基板的整个表面上形成第三导电膜；以及利用第三光致抗蚀剂膜图案形成将被连接到该接触孔的像素电极，该第三光致抗蚀剂膜图案通过其上形成有所需图案的第三掩模形成在第三导电膜上。
该第二光致抗蚀剂膜图案可包括与该有源层的该沟道区对应的第一区以及与该接触孔对应的第二区。
该第二光致抗蚀剂膜图案在该第一区中的厚度可以小于该第二光致抗蚀剂膜图案在该第二区域中的厚度。
利用通过该第二掩模形成在该保护膜上的该第二光致抗蚀剂膜图案形成该有源区和该数据线可包括涂覆光致抗蚀剂膜在该保护膜上；利用该第二掩模控制在该第一区域和该第二区域中的曝光量；以及通过将该光致抗蚀剂膜显影来形成该第二光致抗蚀剂膜图案。
缝图案可形成在该第二掩模中。
利用通过该第二掩模形成在该保护膜上的该第二光致抗蚀剂膜图案形成该有源区和该数据线可包括通过利用该第二光致抗蚀剂膜图案蚀刻该保护膜、该第二导电膜、该欧姆接触层以及该有源层来形成该有源区和该数据线；以及通过初步灰化工艺降低该第二光致抗蚀剂膜图案的整体厚度。
通过该初步灰化工艺降低该第二光致抗蚀剂膜图案的整体厚度可包括进行该初步灰化工艺直到该第一区域中的该第二光致抗蚀剂膜图案被去除。
通过利用该第二光致抗蚀剂图案暴露该有源层的沟道区以及部分暴露该源极-漏极电极来形成该接触孔可包括蚀刻形成在该有源层的沟道区上的该第二导电膜和该保护膜；通过二次灰化工艺降低该第二光致抗蚀剂膜图案的整体厚度；以及通过利用该第二光致抗蚀剂膜图案部分地蚀刻该保护膜来形成该接触孔。
通过该二次灰化工艺降低该第二光致抗蚀剂膜图案的整体厚度可包括进行该二次灰化工艺直到在该第二区域中的该第二光致抗蚀剂膜图案被去除。
通过利用该第二光致抗蚀剂图案暴露该有源层的沟道区以及部分暴露该源极-漏极电极来形成该接触孔还可包括去除该第二光致抗蚀剂膜图案；以及蚀刻形成在该沟道区上的该欧姆接触层。
在该保护膜上涂覆该光致抗蚀剂膜可包括在该保护膜上涂覆具有约20,000厚度的光致抗蚀剂膜。
形成该数据线可包括形成与该栅极线交叉的包括该源极-漏极电极的该数据线的第一部分，以及形成与该栅极线部分交迭且与其平行的该数据线的第二部分。
形成包括该源极-漏极电极的该数据线的该第一和第二部分可包括形成该第一和第二部分使得该数据线的该第二部分的一端与相邻像素的数据线的第二部分的一端间隔开预定距离。
形成该栅极线可包括在该栅极线一端形成栅极焊盘，形成该数据线可包括在该数据线一端形成数据焊盘。
该第二光致抗蚀剂膜图案还可包括与该数据焊盘对应的第三区域，该第二区域中该第二光致抗蚀剂膜图案的厚度可等于该第三区域中该光致抗蚀剂膜图案的厚度。
该方法还可包括在该基板的整个表面上形成取向膜(alignment film)。
根据本发明另一示例性实施例，一种薄膜晶体管基板包括形成为在基板上沿一方向延伸的栅极线；形成为与该栅极线交叉且绝缘的数据线；形成在该栅极线和该数据线的交叉处且连接到该栅极线和该数据线的薄膜晶体管；以及连接到该薄膜晶体管的像素电极。此时，该薄膜晶体管包括形成在该基板上的栅极电极；形成在该栅极电极上的栅极绝缘膜；形成在该栅极绝缘膜上的有源层；以及顺序形成在除了该有源层的沟道区之外的该有源层的区域上的欧姆接触层、源极-漏极电极和保护膜。根据本发明再一示例性实施例，一种液晶显示器包括这样构造的薄膜晶体管基板。
附图说明
本发明的上述和其他方面、特征以及优点将从下面结合附图对示例性实施例的描述变得显然，附图中：
图1是流程图，示出制造薄膜晶体管基板的常规方法；
图2是根据本发明的薄膜晶体管基板的示例性实施例的示意性平面图；
图3A至3K是示意性剖视图，示出根据本发明制造薄膜晶体管基板的方法的示例性实施例；
图4A和4B是剖视图，示出根据本发明制造光致抗蚀剂膜图案的工艺；以及
图5是根据本发明包括薄膜晶体管基板的示例性实施例的液晶显示器的示意性剖视图。
具体实施方式
现在将参照附图更全面地描述本发明，附图中示出本发明的实施例。然而，本发明可以以许多不同形式实施且不应被理解为局限于这里提出的实施例。而是，提供这些实施例使得本公开将彻底和完整，且将向本领域技术人员充分传达本发明的范围。相似的附图标记始终表示相似的元件。
将理解，当元件被称为在另一元件“上”时，它可以直接在所述另一元件上，或者其间可存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，则不存在居间元件。这里使用时，术语“和/或”包括相关所列项的一个或更多的任意和全部组合。
将理解，尽管术语第一、第二、第三等可以在这里用来表示各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应局限于这些术语。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。因此，下面论述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分而不会偏离本发明的教导。
这里使用的术语仅用于描述特定实施例且无意限制本发明。这里使用时，单数形式“一”和“该”意在也包括复数形式，除非上下文另外地清楚描述。还将理解，当在本说明书中使用时术语“由...组成”或“包括”指定所陈述的特征、区域、整体、步骤、操作、元件和/或部件的存在，但是不排出一个或更多其他特征、区域、整体、步骤、操作、元件、部件和或其群组的存在或增加。
空间关系术语，例如“下面”、“之下”、“下”、“之上”、“ 上”等，可以为了描述的方便而在这里用来描述图中所示的一个元件或特征对另一元件(或多个元件)或特征(或多个特征)的关系。将理解，空间关系术语意在包括器件在使用或操作中的除了图中所示的取向之外的不同取向。例如，如果图中的器件被翻转，那么描述为在其他元件或特征“之下”或“下面”的元件将取向为在其他元件或特征“之上”。因此，示例性术语“之下”可包括之上和之下两个取向。器件可以另外地取向(旋转90度或者在其他取向)，这里使用的空间关系描述语相应地理解。
除非另外定义，这里使用的所有术语(包括科技术语)具有与本发明所属技术领域的普通技术人员一般理解的意思相同的意思。还将理解，术语，例如一般使用的字典中定义的那些术语，应被理解为具有与它们在相关技术和本公开的背景中的意思一致的意思，且将不会在理想化或过于正式的意义上来理解，除非这里清楚地这样定义。
这里参照剖视图描述本发明的实施例，剖视图是本发明的理想化实施例的示意图。因此，由于例如制造技术和/或容差导致的图示形状的变化是可以预期的。因此，本发明的实施例不应被理解为局限于这里示出的区域的特定形状，而是将包括例如制造所导致的形状的偏差。例如，示出或描述为平坦的区域一般可具有粗糙和/或非线性特征。此外，示出的尖角可以是圆的。因此，图中所示的区域实质上是示意性的且其形状无意示出区域的精确形状且无意限制本发明的范围。
下面，将参照附图详细描述本发明。
图2是根据本发明的薄膜晶体管基板的示例性实施例的示意性平面图。为了说明方便，图2示出以矩阵布置的多个单元像素中的仅一个单元像素。参照图2，薄膜晶体管基板包括沿基板的一个方向形成的栅极线310、与栅极线310绝缘且与栅极线310交叉的数据线348、形成在栅极线与数据线的交叉处的单元像素、形成在栅极线一端的栅极焊盘315、以及形成在数据线一端的数据焊盘355。单元像素包括薄膜晶体管、像素电极370和电容器电极(未示出)。薄膜晶体管包括从栅极线310延伸的栅极电极312、从数据线348延伸的源极电极351、以及连接到像素电极370的漏极电极352。这里，数据线348可包括形成为与栅极线310交叉的第一数据线353、以及形成为与第一数据线353交叉即在与栅极线310平行的方向上的第二数据线354。第二数据线354形成为与相邻单元像素的另一第二数据线354间隔开某一距离，优选约5μm至约6μm。
图3A至3K是示意性剖视图，示出根据本发明制造薄膜晶体管基板的方法的示例性实施例。图3A至3K是沿图2的线A-A′截取的剖视图。
参照图3A，第一导电膜(未示出)形成在透明绝缘基板301上，其又利用第一光致抗蚀剂图案(未示出)经历光刻工艺从而形成栅极线310和栅极电极312。
第一导电膜借助于沉积方法例如化学气相沉积(CVD)法、物理气相沉积(PVD)法、溅射工艺等形成在透明绝缘基板301上。优选地，第一导电膜由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)和Cr/Al(Nd)中的至少一种制成，且可以形成为多层膜。
然后，光致抗蚀剂膜被涂覆且然后进行利用第一掩模(未示出)的光刻工艺从而形成第一光致抗蚀剂膜图案。利用第一光致抗蚀剂膜图案作为蚀刻掩模进行蚀刻工艺，由此形成栅极线310和栅极电极312，如图3A所示。
之后，进行剥离工艺以去除栅极线310和栅极电极312上存在的第一光致抗蚀剂膜的残余物。
参照图3B，绝缘膜320、有源层330、欧姆接触层340、第二导电膜350和保护膜360顺序形成在已经形成栅极线310和栅极电极312的基板301的整个表面上。
栅极绝缘膜320通过沉积工艺例如等离子体增强化学气相沉积(PECVD)法、溅射工艺等形成在基板301的整个表面上。这里，栅极绝缘膜320优选由无机绝缘材料例如氧化硅或氮化硅制成。然后，有源层330、欧姆接触层340、第二导电膜350和保护膜360利用前述沉积方法顺序形成在栅极绝缘膜320上。这里，有源层330由非晶硅层形成，欧姆接触层340由硅化物层或被掺杂以高浓度N型杂质的非晶硅层形成。另外，第二导电膜350形成为由Mo、Al、Cr和Ti中的至少一种制成的单层膜或多层膜。还将对本领域技术人员变得显然的是，第二导电膜可以由与第一导电膜相同的材料制成。优选地，保护膜360由与栅极绝缘膜320相同的绝缘材料制成。保护膜360可形成为多层膜，包括例如具有无机保护层和有机保护层的膜。
参照图3C，光致抗蚀剂膜(未示出)被涂覆在基板的整个表面上且然后第二光致抗蚀剂膜图案420利用第二掩模(未示出)通过光刻工艺形成。这里，形成第二光致抗蚀剂膜图案的光致抗蚀剂膜涂覆以超过20,000的厚度。
第二光致抗蚀剂膜图案420形成为在不同区域具有不同厚度。第二光致抗蚀剂膜图案420包括与薄膜晶体管的沟道区对应的区域S1、与形成在数据线348一端的数据焊盘区对应的区域S2、以及与薄膜晶体管的漏极电极352和像素电极370连接到其上的接触孔对应的区域S3。这里，d1是区域S1的厚度，d2是区域S2的厚度，d3是区域S3的厚度，d4是形成第二光致抗蚀剂膜图案420之前光致抗蚀剂膜的厚度。厚度d1最小，厚度d2和d3大于厚度d1且小于厚度d4。另外，优选地厚度d2等于厚度d3。
如上所述，为了形成在特定区域具有不同厚度的第二光致抗蚀剂膜图案420，缝图案(slit pattern)形成在第二掩模的预定区域，即与其区域S1、S2和S3对应的区域。由于形成在第二掩模上的缝图案，第二光致抗蚀剂图案420上的S1、S2和S3区域不充分地暴露于光且因此在显影之后具有不同厚度。形成第二光致抗蚀剂膜图案420的工艺将稍后参照图4描述。
参照图3D，利用第二光致抗蚀剂膜图案420作为蚀刻掩模且利用栅极绝缘膜320作为蚀刻停止膜进行蚀刻工艺，由此在栅极电极312上形成有源区。另外，栅极焊盘区形成在栅极线310的一端，数据焊盘区形成在数据线348的一端。此时，栅极焊盘区域的栅极绝缘膜320被蚀刻从而部分暴露栅极线310。
参照图3E，进行初步灰化工艺从而减小第二光致抗蚀剂膜图案420的整体厚度(用虚线示出)。这里，初步灰化工艺可以利用氧等离子体进行。该初步灰化工艺持续到暴露薄膜晶体管的沟道区。即，该初步灰化工艺持续到区域S1中的第二光致抗蚀剂膜图案420被去除。
参照图3F，利用区域S1已通过初步灰化工艺从其去除的第二光致抗蚀剂膜图案420作为蚀刻掩模，进行蚀刻工艺从而蚀刻保护膜360以及第二导电膜350，由此形成源极电极351和漏极电极352。
参照图3G，进行二次灰化工艺从而减小第二光致抗蚀剂膜图案420的整体厚度。此时，二次灰化工艺也可利用氧等离子体进行。二次灰化工艺持续到与用于将漏极电极352连接到后面将描述的像素电极370的接触孔区域对应的区域S3、以及第二光致抗蚀剂膜图案420的在与数据焊盘区域对应的区域S2中的部分被去除。之后，利用区域S2和S3已经通过二次灰化工艺从其去除的第二光致抗蚀剂膜图案420作为蚀刻掩模，进行蚀刻工艺从而去除保护膜360。
参照图3H，利用第二光致抗蚀剂膜图案420作为蚀刻掩模，薄膜晶体管的沟道区被蚀刻从而形成连接源极电极351和漏极电极352的欧姆接触层340。
参照图3I，进行剥离工艺从而去除基板301的整个表面上存在的第二光致抗蚀剂膜图案420的剩余物。
参照图3J，第三导电膜(未示出)形成在基板301的整个表面上且然后利用第三掩模(未示出)通过光刻工艺形成第三光致抗蚀剂膜图案(未示出)。第三导电膜的开口区域利用第三光致抗蚀剂膜图案作为蚀刻掩模通过蚀刻工艺被去除且第三光致抗蚀剂膜图案通过预定剥离工艺被去除，由此形成像素电极370、栅极焊盘315和数据焊盘355。此时，优选第三导电膜由包括铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电膜形成。
参照图3K，取向膜380形成在其上形成有薄膜晶体管的薄膜晶体管基板的整个表面上。在通过前述3片掩模工艺制造的薄膜晶体管基板的薄膜晶体管中，沟道区的有源层330被暴露。因此，在形成像素电极370之后形成取向膜380是合意的。
图4A和4B是剖视图，示出根据本发明制造示例性光致抗蚀剂膜图案的工艺。图4a和4b示出在参照图3A至3K说明的制造薄膜晶体管基板的示例性方法中利用第二掩模520形成第二光致抗蚀剂膜图案420的工艺。
首先，栅极绝缘膜320、有源层330、欧姆接触层340、第二导电膜350和保护膜360顺序形成在已经形成栅极线310和栅极电极312的基板的整个表面上。之后，在基板的整个表面上以一厚度涂覆光致抗蚀剂膜，优选地，约20,000或更大。
为了形成第二光致抗蚀剂膜图案420使得它具有不同厚度的区域S1、S2和S3，缝图案521、522和523形成在第二掩模520上的区域中，即分别与区域S1、S2和S3对应的区域。这里，如上所述，区域S1的厚度小于区域S2和S3的厚度，区域S2的厚度等于区域S3的厚度。为此，缝图案521构造为与缝图案522和523相比透射更多的光。例如，使缝图案521的缝的数量大于缝图案522和523。
当光穿过具有如上形成在其中的缝图案521、522和523的第二掩模520透射时，透射穿过缝图案521、522和523的光被衍射，使得光致抗蚀剂膜上与缝图案521、522和523对应的区域与开口区域相比经历曝光不足(under-exposure)。曝光之后，进行显影工艺从而形成第二光致抗蚀剂膜图案420，如图4B所示。
尽管已经参照其中在掩模中形成缝图案以控制光透射率的示例描述了本发明的以上示例性实施例，但是不限于此。例如，具有半透明部分(translucent portion)的半透明掩模可用来控制光透射率。
图5是根据本发明包括薄膜晶体管基板的上述示例性实施例的液晶显示器的示意性剖视图。
参照图5，该液晶显示器包括薄膜晶体管基板、形成为面对该薄膜晶体管基板的滤色器基板、以及注入该薄膜晶体管基板与该滤色器基板之间的液晶层750。
该薄膜晶体管基板包括形成在栅极线(未示出)和数据线(未示出)的交叉处的作为开关元件的薄膜晶体管；由透明导电ITO制成的像素电极370，用于将被施加到该薄膜晶体管的信号电压应用到液晶单元；以及存储电容器(未示出)，用于将施加到像素电极的信号电压保持一段时间。该薄膜晶体管包括形成在基板301上的栅极电极312；形成在栅极电极312上的栅极绝缘膜320；形成在栅极绝缘膜320上的有源层330；以及顺序形成在除了有源层330的沟道区以外的有源层330的区域上的欧姆接触层340、源极-漏极电极351和352、以及保护膜360。此时，薄膜晶体管基板通过3片掩模工艺被制造，如上所述。
同时，滤色器基板通过在基板601上顺序形成黑矩阵610、滤色器620、公共电极630和取向膜640而制成。此时，涂覆膜(未示出)可形成在公共电极630和滤色器620之间。
间隔物(未示出)置于滤色器基板和薄膜晶体管基板之间。液晶层750注入到间隔物提供的空间中。密封图案760形成在基板周边从而将滤色器基板和薄膜晶体管基板彼此结合。
如上所述，根据本发明，薄膜晶体管基板可以通过3片掩模工艺制成，而不改变现有生产线。因此，制造工艺可以被简化，导致制造成本降低。
前面的内容仅是根据本发明的薄膜晶体管基板、制造该薄膜晶体管基板的方法、以及具有该薄膜晶体管基板的LCD的示例性实施例。本发明不限于该示例性实施例。本领域技术人员将容易地理解，在不偏离所附权利要求定义的本发明的思想和范围的情况下，可对其进行各种修改和改变。
Claims (26)
1.一种制造薄膜晶体管基板的方法，该方法包括：
在基板上形成第一导电膜；
利用第一光致抗蚀剂膜图案形成包括栅极电极的栅极线，该第一光致抗蚀剂膜图案通过其上形成有所需图案的第一掩模形成在该第一导电膜上；
在该基板的整个表面上顺序形成栅极绝缘膜、有源层、欧姆接触层、第二导电膜和保护膜；
利用第二光致抗蚀剂膜图案形成有源区和包括源极-漏极电极的数据线，该第二光致抗蚀剂膜图案通过其上形成有所需图案的第二掩模形成在该保护膜上，该第二光致抗蚀剂图案在各预定区域具有不同厚度；
利用该第二光致抗蚀剂图案通过暴露该有源层的沟道区和部分地暴露该源极-漏极电极来形成接触孔；
在该基板的整个表面上形成第三导电膜；以及
利用第三光致抗蚀剂膜图案形成连接到该接触孔的像素电极，该第三光致抗蚀剂膜图案通过其上形成有所需图案的第三掩模形成在该第三导电膜上。
2.根据权利要求1所述的方法，其中该第二光致抗蚀剂膜图案包括与该有源层的沟道区对应的第一区域以及与该接触孔对应的第二区域。
3.根据权利要求2所述的方法，其中在该第一区域中该第二光致抗蚀剂膜图案的厚度小于在该第二区域中该第二光致抗蚀剂膜图案的厚度。
4.根据权利要求3所述的方法，其中利用通过该第二掩模形成在该保护膜上的该第二光致抗蚀剂膜图案形成该有源区和该数据线包括：
在该保护膜上涂覆光致抗蚀剂膜；
利用该第二掩模控制该第一区域和该第二区域中的曝光量；以及
通过显影该光致抗蚀剂膜来形成该第二光致抗蚀剂膜图案。
5.根据权利要求4所述的方法，其中缝图案形成在该第二掩模中。
6.根据权利要求4所述的方法，其中利用通过该第二掩模形成在该保护膜上的该第二光致抗蚀剂膜图案形成该有源区和该数据线包括：
通过利用该第二光致抗蚀剂膜图案蚀刻该保护膜、该第二导电膜、该欧姆接触层和该有源层来形成该有源区和该数据线；以及
通过初步灰化工艺减小该第二光致抗蚀剂膜图案的整体厚度。
7.根据权利要求6所述的方法，其中通过该初步灰化工艺减小该第二光致抗蚀剂膜图案的整体厚度包括：
进行该初步灰化工艺直到该第一区域中的该第二光致抗蚀剂膜图案被去除。
8.根据权利要求6所述的方法，其中利用该第二光致抗蚀剂图案通过暴露该有源层的沟道区和部分地暴露该源极-漏极电极来形成该接触孔包括：
蚀刻形成在该有源层的沟道区上的该第二导电膜和该保护膜；
通过二次灰化工艺减小该第二光致抗蚀剂膜图案的整体厚度；以及
利用该第二光致抗蚀剂膜图案通过部分地蚀刻该保护膜形成该接触孔。
9.根据权利要求8所述的方法，其中通过该二次灰化工艺减小该第二光致抗蚀剂膜图案的整体厚度包括：
进行该二次灰化工艺直到在该第二区域中的该第二光致抗蚀剂膜图案被去除。
10.根据权利要求8所述的方法，其中通过利用该第二光致抗蚀剂图案暴露该有源层的沟道区和部分地暴露该源极-漏极电极形成该接触孔还包括：
去除该第二光致抗蚀剂膜图案；以及
蚀刻形成在该沟道区上的该欧姆接触层。
11.根据权利要求4所述的方法，其中在该保护膜上涂覆该光致抗蚀剂膜包括：
在该保护膜上涂覆具有约20,000厚度的光致抗蚀剂膜。
12.根据权利要求3所述的方法，其中形成该数据线包括：
形成与该栅极线交叉的包括该源极-漏极电极的该数据线的第一部分，以及形成与该栅极线部分交迭且与其平行的该数据线的第二部分。
13.根据权利要求12所述的方法，其中形成包括该源极-漏极电极的该数据线的该第一和第二部分包括：
形成该第一和第二部分，使得该数据线的该第二部分的一端与相邻像素的另一数据线的第二部分的一端间隔开预定距离。
14.根据权利要求8所述的方法，其中形成该栅极线包括形成该栅极线一端的栅极焊盘，且
形成该数据线包括形成位于该数据线一端的数据焊盘。
15.根据权利要求14所述的方法，其中该第二光致抗蚀剂膜图案还包括与该数据焊盘对应的第三区，在该第二区中该第二光致抗蚀剂膜图案的厚度等于在该第三区中该第二光致抗蚀剂膜图案的厚度。
16.根据权利要求3所述的方法，还包括在该基板的整个表面上形成取向膜。
17.一种薄膜晶体管基板，包括：
在基板上沿一方向延伸的栅极线；
与该栅极线交叉且与其绝缘的数据线；
形成在该栅极线与该数据线的交叉处且连接到该栅极线和该数据线的薄膜晶体管；以及
连接到该薄膜晶体管的像素电极，
其中该薄膜晶体管包括：
形成在该基板上的栅极电极；
形成在该栅极电极上的栅极绝缘膜；
形成在该栅极绝缘膜上的有源层；以及
顺序形成在除了该有源层的沟道区之外的该有源层的区域上的欧姆接触层、源极-漏极电极和保护膜。
18.根据权利要求17所述的薄膜晶体管基板，其中该数据线包括与该栅极线交叉的第一数据线以及从该第一数据线延伸且基本平行于该栅极线延伸的第二数据线。
19.根据权利要求18所述的薄膜晶体管基板，其中该第一数据线基本垂直于该栅极线延伸且该第二数据线基本平行于该栅极线延伸。
20.根据权利要求18所述的薄膜晶体管基板，其中该第二数据线形成为与相邻第二数据线间隔开预定距离。
21.根据权利要求17所述的薄膜晶体管基板，还包括形成在该基板的整个表面上的取向膜。
22.根据权利要求17所述的薄膜晶体管基板，其中该薄膜晶体管基板利用三片掩模形成。
23.一种液晶显示器，包括：
薄膜晶体管基板，包括：
在基板上沿一方向延伸的栅极线；
与该栅极线交叉且与其绝缘的数据线；
形成在该栅极线与该数据线的交叉处且连接到该栅极线和该数据线的薄膜晶体管；以及
连接到该薄膜晶体管的像素电极，
其中该薄膜晶体管包括：
形成在该基板上的栅极电极；
形成在该栅极电极上的栅极绝缘膜；
形成在该栅极绝缘膜上的有源层；以及
顺序形成在除了该有源层的沟道区之外的该有源层的区域上
的欧姆接触层、源极-漏极电极和保护膜；
形成为面对该薄膜晶体管基板的滤色器基板，该滤色器基板包括公共电极；以及
注入在该薄膜晶体管基板与该滤色器基板之间的液晶层。
24.根据权利要求23所述的液晶显示器，其中该数据线包括与该栅极线交叉的第一数据线以及从该第一数据线延伸且基本平行于该栅极线延伸的第二数据线。
25.根据权利要求24所述的液晶显示器，其中该第一数据线基本垂直于该栅极线延伸且该第二数据线基本平行于该栅极线延伸。
26.根据权利要求24所述的液晶显示器，其中该第二数据线形成为与相邻第二数据线间隔开预定距离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR7389/06 | 2006-01-24 | ||
| KR1020060007389A KR101174429B1 (ko) | 2006-01-24 | 2006-01-24 | 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101009251A true CN101009251A (zh) | 2007-08-01 |
| CN101009251B CN101009251B (zh) | 2011-05-18 |
Family
ID=38286056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100037468A Active CN101009251B (zh) | 2006-01-24 | 2007-01-24 | 薄膜晶体管基板及其制造方法,以及具有其的液晶显示器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7820496B2 (zh) |
| KR (1) | KR101174429B1 (zh) |
| CN (1) | CN101009251B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101131966B (zh) * | 2007-09-28 | 2010-10-06 | 友达光电股份有限公司 | 像素结构的制作方法 |
| CN110098259A (zh) * | 2019-04-10 | 2019-08-06 | 深圳市华星光电技术有限公司 | 非晶硅薄膜晶体管及其制作方法 |
| CN113424302A (zh) * | 2020-01-02 | 2021-09-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示面板和显示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI330407B (en) * | 2007-08-13 | 2010-09-11 | Au Optronics Corp | Method of manufacturing thin film transistor and display device applied with the same |
| TW201044088A (en) * | 2009-06-15 | 2010-12-16 | Chunghwa Picture Tubes Ltd | Pixel structure and manufacturing method thereof and display panel |
| JP5931573B2 (ja) * | 2011-05-13 | 2016-06-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI471669B (zh) * | 2012-11-15 | 2015-02-01 | Chunghwa Picture Tubes Ltd | 窄間距線路之形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI232991B (en) * | 2002-11-15 | 2005-05-21 | Nec Lcd Technologies Ltd | Method for manufacturing an LCD device |
| JP4651929B2 (ja) | 2002-11-15 | 2011-03-16 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| KR100904757B1 (ko) * | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR100925458B1 (ko) | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2006
- 2006-01-24 KR KR1020060007389A patent/KR101174429B1/ko active IP Right Grant
- 2006-12-13 US US11/610,231 patent/US7820496B2/en active Active
-
2007
- 2007-01-24 CN CN2007100037468A patent/CN101009251B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101131966B (zh) * | 2007-09-28 | 2010-10-06 | 友达光电股份有限公司 | 像素结构的制作方法 |
| CN110098259A (zh) * | 2019-04-10 | 2019-08-06 | 深圳市华星光电技术有限公司 | 非晶硅薄膜晶体管及其制作方法 |
| US11387370B2 (en) | 2019-04-10 | 2022-07-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Amorphous silicon thin film transistor and method for manufacturing the same |
| CN113424302A (zh) * | 2020-01-02 | 2021-09-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101009251B (zh) | 2011-05-18 |
| KR101174429B1 (ko) | 2012-08-23 |
| US20070172998A1 (en) | 2007-07-26 |
| KR20070077679A (ko) | 2007-07-27 |
| US7820496B2 (en) | 2010-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750999B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
| US9052550B2 (en) | Thin film transistor liquid crystal display | |
| KR100467944B1 (ko) | 반사투과형 액정표시장치 및 그의 제조방법 | |
| US7612836B2 (en) | Liquid crystal display device and fabrication method thereof | |
| WO2013056617A1 (zh) | 像素单元、阵列基板、液晶面板及阵列基板的制造方法 | |
| CN101009251B (zh) | 薄膜晶体管基板及其制造方法,以及具有其的液晶显示器 | |
| KR20070074344A (ko) | 박막 트랜지스터 기판과 그 제조 방법 및 이를 포함한 액정표시 장치 | |
| US8441015B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR100519372B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| US7683371B2 (en) | Display panel and method for manufacturing the same | |
| US20060033109A1 (en) | Liquid crystal display device and fabrication method thereof | |
| JP2008034853A (ja) | 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル | |
| KR20070080475A (ko) | 박막 트랜지스터 기판 및 액정 표시 장치 | |
| US20060044485A1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20070049402A (ko) | 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060128564A (ko) | 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| JPH10170950A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| KR20070082325A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 및 액정 표시장치 | |
| KR20050067942A (ko) | 액정표시장치의 제조방법 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| US20060044484A1 (en) | Liquid crystal display device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MONITOR CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20121030 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121030 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co., Ltd. |