TWI471669B - 窄間距線路之形成方法 - Google Patents

窄間距線路之形成方法 Download PDF

Info

Publication number
TWI471669B
TWI471669B TW101142655A TW101142655A TWI471669B TW I471669 B TWI471669 B TW I471669B TW 101142655 A TW101142655 A TW 101142655A TW 101142655 A TW101142655 A TW 101142655A TW I471669 B TWI471669 B TW I471669B
Authority
TW
Taiwan
Prior art keywords
layer
metal
line
forming
metal layer
Prior art date
Application number
TW101142655A
Other languages
English (en)
Other versions
TW201418853A (zh
Inventor
Han Tung Hsu
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW101142655A priority Critical patent/TWI471669B/zh
Priority to US13/737,015 priority patent/US8748083B2/en
Publication of TW201418853A publication Critical patent/TW201418853A/zh
Application granted granted Critical
Publication of TWI471669B publication Critical patent/TWI471669B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

窄間距線路之形成方法
本發明係有關於一種顯示器的佈線方法，特別有關於一種窄邊框顯示器的線路佈線方法。
輕薄且大畫面已成為顯示器的主流，因此對於具有窄邊框(narrow bezel)設計之顯示器的需求日益增加。然而，隨著顯示器的解析度增加，在顯示區域外的掃描線及資料線的數量也變的更多。因此，在顯示器邊框變窄但走線的數量又增加的情況下，如何在狹窄空間中的走線設計就成為了製造廠商的難題。
又因曝光機台的解析能力限制，線與線之間的最小距離有一定的限制，故無法將全部的走線設計在同一層。因此，有人提出了雙層走線(dual trace)的架構。請參照第1圖，第1圖繪示習知技術中的具有雙層走線的顯示器示意圖。液晶基板10之主動區域12周圍具有多條走線20，該些走線20連接於驅動晶片14與主動區域12內的主動元件之間。該些走線20包括資料線及驅動線。無論是資料線或是驅動線，所謂的雙層走線即是在兩相鄰的走線20分別位於不同層，如第1圖右側之局部剖面放大圖所示。藉著此設計，兩相鄰走線20之間的距離可非常靠近，因此可減少主動區域12周圍的空間，而達到窄邊框產品的要求。
然而，由於位於上層的走線20之保護層25厚度較薄，因此 保護層25容易破裂而造成斷線。另外，如第1圖所示，由於兩相鄰走線20非常靠近，可能造成保護層25披覆性不佳，容易形成裂痕，這也容易造成保護層25破裂，同樣地造成上層走線20斷線。
此外，雖然製作上下層的走線20的材料及製程參數一樣，但由於上下層走線20是形成在不同層，可能會因製程變異而產生上下層的走線20具有不一樣的線寬，此即造成上下層的走線20具有不同的阻抗，而可能造成畫面產生條紋的缺陷。
有鑑於此，有必要對現有技術進行改良，以克服習知雙層走線造成的斷線且畫面產生條紋缺陷的問題。
有鑑於此，本發明之目的在於提供一種窄間距線路之形成方法，以改善習知雙層走線造成的斷線且畫面產生條紋缺陷的問題。
為達上述之目的，本發明提出一種窄間距線路之形成方法，其包括下列步驟：於一基板上依序形成一第一金屬層及一保護層；使用一第一光罩圖案化該第一金屬層及該保護層，以形成一第一金屬線與位於其上的一圖案化保護層；形成一第二金屬層於該基板及該圖案化保護層上；使用一第二光罩圖案化該第二金屬層，以形成一第二金屬線，其中該第二金屬線鄰近該第一金屬線；以及去除該第一金屬線上的圖案化保護層。
於一較佳實施例中，使用該第一光罩圖案化之步驟包括下列 步驟：形成一光阻層於該保護層上；透過該第一光罩對該光阻層曝光；顯影該曝光後的光阻層，以形成一圖案化光阻層；依序蝕刻未被該圖案化光阻層覆蓋的該保護層及該第一金屬層；以及剝離該圖案化光阻層。
於此較佳實施例中，使用該第二光罩圖案化之步驟包括下列步驟：形成一光阻層於該第二金屬層上；透過該第二光罩對該光阻層曝光；顯影該曝光後的光阻層，以形成一圖案化光阻層；蝕刻未被該圖案化光阻層覆蓋的該第二金屬層；以及剝離該圖案化光阻層。
於此較佳實施例中，蝕刻該第一金屬層時具有一第一側蝕刻量，蝕刻該第二金屬層時具有一第二側蝕刻量，且該第一側蝕刻量與該第二側蝕刻量相同。在另一較佳實施例中，該第一側蝕刻量與該第二側蝕刻量相似。
於此較佳實施例中，形成該第一金屬線與該第二金屬線，使該第一金屬線與該第二金屬線之間具有一間距，該間距小於上述圖案化步驟所能達到的最小線距。於此較佳實施例中，該第一金屬層與該第二金屬層由相同的金屬材料所製成。
相對於習知技術，本發明透過兩道光罩製程將第一金屬線及第二金屬線形成於同一層上，克服曝光機台的線距限制，而達到窄邊框的要求。此外，由於第一金屬線及第二金屬線形成於同一層上，因此克服了習知雙層走線容易斷線的問題。也因第一金屬線及第二金屬線皆形成於同一層上，因此製程較易控制，而可達 成相同的線寬，而解決了習知由於線寬不同造成的條紋缺陷。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
以下將配合附圖來詳細說明本發明的窄間距線路之形成方法的較佳實施例。請參照第2圖，第2圖為本發明一較佳實施例之窄間距線路之形成方法之流程圖。本發明較佳實施例的窄間距線路之形成方法開始於步驟S10。請一併參照第3圖，第3圖繪示步驟S10之示意圖。
於步驟S10中，於一基板100上依序形成一第一金屬層200及一保護層300，然後進行步驟S20。具體來說，第一金屬層200可利用物理氣相沈積方式或化學氣相沈積方式形成。接著，在該第一金屬層200上塗佈該保護層300。
請一併參照第4圖，第4圖繪示步驟S20之示意圖。於步驟S20中，使用一第一光罩(請參照第6圖)圖案化該第一金屬層200及該保護層300，以形成一第一金屬線210與位於其上的一圖案化保護層310，然後進行步驟S30。
以下將詳細介紹步驟S20中使用該第一光罩圖案化之步驟。請參照第5圖及第6圖，第5圖為本實施例之使用該第一光罩圖案化之流程圖，第6圖為第5圖之流程示意圖。使用該第一光罩圖案化之步驟開始於步驟S21。
在步驟S21中，形成一光阻層120於該保護層300上，然後進行步驟S22。在步驟S22中，透過該第一光罩140對該光阻層120曝光，然後進行步驟S23。在步驟S23中，顯影該曝光後的光阻層120，以形成一圖案化光阻層122，然後進行步驟S24。在步驟S24中，依序蝕刻未被該圖案化光阻層122覆蓋的該保護層300及該第一金屬層200，然後進行步驟S25。在步驟S25中，剝離該圖案化光阻層122，最終如第4圖所示。
請一併參照第7圖，第7圖繪示步驟S30之示意圖。在步驟S30中，形成一第二金屬層400於該基板100及該圖案化保護層310上，然後進行步驟S40。同樣地，該第二金屬層400可利用物理氣相沈積方式或化學氣相沈積方式形成。
請一併參照第8圖，第8圖繪示步驟S40之示意圖。於步驟S40中，使用一第二光罩(請參照第10圖)圖案化該第二金屬層400，以形成一第二金屬線410，其中該第二金屬線410鄰近該第一金屬線210，然後進行步驟S50。
以下將詳細介紹步驟S40中使用該第二光罩圖案化之步驟。請參照第9圖及第10圖，第9圖為本實施例中使用該第二光罩圖案化之流程圖，第10圖為第9圖之流程示意圖。使用該第二光罩圖案化之步驟開始於步驟S41。
在步驟S41中，形成一光阻層120’於該第二金屬層400上，然後進行步驟S42。在步驟S42中，透過該第二光罩160對該光阻層120’曝光，然後進行步驟S43。在步驟S43中，顯影該曝光 後的光阻層120’，以形成一圖案化光阻層122’，然後進行步驟S44。在步驟S44中，蝕刻未被該圖案化光阻層122’覆蓋的該第二金屬層400，然後進行步驟S45。在步驟S45中，剝離該圖案化光阻層122’，最終如第8圖所示。
請一併參照第11圖，第11圖繪示步驟S50之示意圖。在步驟S50中，去除該第一金屬線210上的圖案化保護層310，而完成窄間距線路的製作。值得一提的是，由於該第一金屬線210與該第二金屬線410並非使用一道光罩製程同時形成於同一層，該第一金屬線210與該第二金屬線410之間具有一間距D，且該間距D可小於上述圖案化步驟所能達到的最小線距，即上述曝光機台所能達到之最小線距。較佳地，該間距D小於1.5微米。
需注意的是，該第一金屬層200與該第二金屬層400由相同的金屬材料所製成。因此，在步驟S24中之蝕刻該第一金屬層200時具有一第一側蝕刻量E1；在步驟S44中蝕刻該第二金屬層400時具有一第二側蝕刻量E2，且該第一側蝕刻量E1與該第二側蝕刻量E2相同。由上可知，該第一金屬線210與該第二金屬線410具有相同線寬，因此有相同電阻，而解決習知條紋的問題。
然而，在其他實施例中，該第一金屬層200與該第二金屬層400由相似的金屬材料所製成。更進一步來說，該第一金屬層200與該第二金屬層400各別之片電阻(sheet resistance)相似。另外，在步驟S24中之蝕刻該第一金屬層200時具有一第一側蝕刻量E1；在步驟S44中蝕刻該第二金屬層400時具有一第二側蝕刻量 E2，且該第一側蝕刻量E1與該第二側蝕刻量E2相似。由上可知，該第一金屬線210與該第二金屬線410具有相似線寬，而同樣可在同一層上形成較為相同之線寬，藉此克服習知產生條紋缺陷的問題。
綜上所述，本發明透過兩道光罩製程將第一金屬線210及第二金屬線410形成於同一層上，克服曝光機台的線距限制，而達到窄邊框的要求。此外，由於第一金屬線210及第二金屬線410形成於同一層上，因此克服了習知雙層走線容易斷線的問題。也因第一金屬線210及第二金屬線410皆形成於同一層上，因此製程較易控制，而可達成相同的線寬，而解決了習知由於線寬不同造成的條紋缺陷。
雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧液晶基板
12‧‧‧主動區域
14‧‧‧驅動晶片
20‧‧‧走線
25‧‧‧保護層
100‧‧‧基板
120、120’‧‧‧光阻層
122、122’‧‧‧圖案化光阻層
140‧‧‧第一光罩
160‧‧‧第二光罩
200‧‧‧第一金屬層
210‧‧‧第一金屬線
300‧‧‧保護層
310‧‧‧圖案化保護層
400‧‧‧第二金屬層
410‧‧‧第二金屬線
D‧‧‧間距
E1‧‧‧第一側蝕刻量
E2‧‧‧第二側蝕刻量
S10~S50‧‧‧步驟
S21~S25‧‧‧步驟
S41~S45‧‧‧步驟
第1圖繪示習知技術中的具有雙層走線的顯示器示意圖。
第2圖為本發明第一較佳實施例之窄間距線路之形成方法之流程圖。
第3圖繪示步驟S10之示意圖。
第4圖繪示步驟S20之示意圖。
第5圖為本實施例之使用該第一光罩圖案化之流程圖。
第6圖為第5圖之流程示意圖。
第7圖繪示步驟S30之示意圖。
第8圖繪示步驟S40之示意圖。
第9圖為本實施例中使用該第二光罩圖案化之流程圖。
第10圖為第9圖之流程示意圖。
第11圖繪示步驟S50之示意圖。
S10~S50‧‧‧步驟

Claims (9)

  1. 一種窄間距線路之形成方法，其包括下列步驟：於一基板上依序形成一第一金屬層及一保護層；使用一第一光罩圖案化該第一金屬層及該保護層，以形成一第一金屬線與位於其上的一圖案化保護層；形成一第二金屬層於該基板及該圖案化保護層上；使用一第二光罩圖案化該第二金屬層，以形成一第二金屬線，其中該第二金屬線鄰近該第一金屬線；以及去除該第一金屬線上的圖案化保護層。
  2. 如申請專利範圍第1項所述之窄間距線路之形成方法，其中使用該第一光罩圖案化之步驟包括下列步驟：形成一光阻層於該保護層上；透過該第一光罩對該光阻層曝光；顯影該曝光後的光阻層，以形成一圖案化光阻層；依序蝕刻未被該圖案化光阻層覆蓋的該保護層及該第一金屬層；以及剝離該圖案化光阻層。
  3. 如申請專利範圍第2項所述之窄間距線路之形成方法，其中使用該第二光罩圖案化之步驟包括下列步驟：形成一光阻層於該第二金屬層上；透過該第二光罩對該光阻層曝光；顯影該曝光後的光阻層，以形成一圖案化光阻層； 蝕刻未被該圖案化光阻層覆蓋的該第二金屬層；以及剝離該圖案化光阻層。
  4. 如申請專利範圍第3項所述之窄間距線路之形成方法，其中蝕刻該第一金屬層時具有一第一側蝕刻量，蝕刻該第二金屬層時具有一第二側蝕刻量，且該第一側蝕刻量與該第二側蝕刻量相同。
  5. 如申請專利範圍第3項所述之窄間距線路之形成方法，其中蝕刻該第一金屬層時具有一第一側蝕刻量，蝕刻該第二金屬層時具有一第二側蝕刻量，且該第一側蝕刻量與該第二側蝕刻量相似。
  6. 如申請專利範圍第1項所述之窄間距線路之形成方法，其中形成該第一金屬線與該第二金屬線，使該第一金屬線與該第二金屬線之間具有一間距，該間距小於上述圖案化步驟所能達到的最小線距。
  7. 如申請專利範圍第1項所述之窄間距線路之形成方法，其中該第一金屬層與該第二金屬層由相同的金屬材料所製成。
  8. 如申請專利範圍第1項所述之窄間距線路之形成方法，其中該第一金屬層與該第二金屬層由相似的金屬材料所製成。
  9. 如申請專利範圍第7項所述之窄間距線路之形成方法，其中該第一金屬層與該第二金屬層各別之片電阻相似。
TW101142655A 2012-11-15 2012-11-15 窄間距線路之形成方法 TWI471669B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101142655A TWI471669B (zh) 2012-11-15 2012-11-15 窄間距線路之形成方法
US13/737,015 US8748083B2 (en) 2012-11-15 2013-01-09 Method for forming wires with narrow spacing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101142655A TWI471669B (zh) 2012-11-15 2012-11-15 窄間距線路之形成方法

Publications (2)

Publication Number Publication Date
TW201418853A TW201418853A (zh) 2014-05-16
TWI471669B true TWI471669B (zh) 2015-02-01

Family

ID=50680671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142655A TWI471669B (zh) 2012-11-15 2012-11-15 窄間距線路之形成方法

Country Status (2)

Country Link
US (1) US8748083B2 (zh)
TW (1) TWI471669B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552050B (zh) * 2015-07-01 2016-10-01 友達光電股份有限公司 觸控面板及觸控顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080003723A1 (en) * 2006-06-28 2008-01-03 Lg.Philips Lcd Co., Ltd. Method for fabricating thin film transistor substrate
TW200917335A (en) * 2007-06-08 2009-04-16 Tokyo Electron Ltd Patterning method
TW200933891A (en) * 2008-01-18 2009-08-01 Innolux Display Corp Thin film transistor substrate and method of manufacturing the same, wiring structure and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101174429B1 (ko) * 2006-01-24 2012-08-23 삼성전자주식회사 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080003723A1 (en) * 2006-06-28 2008-01-03 Lg.Philips Lcd Co., Ltd. Method for fabricating thin film transistor substrate
TW200917335A (en) * 2007-06-08 2009-04-16 Tokyo Electron Ltd Patterning method
TW200933891A (en) * 2008-01-18 2009-08-01 Innolux Display Corp Thin film transistor substrate and method of manufacturing the same, wiring structure and method of manufacturing the same

Also Published As

Publication number Publication date
US8748083B2 (en) 2014-06-10
US20140131305A1 (en) 2014-05-15
TW201418853A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
US9134615B2 (en) Exposure method for glass substrate of liquid crystal display
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP4959631B2 (ja) グレースケールマスク
WO2014205998A1 (zh) Coa基板及其制造方法、显示装置
JP6497876B2 (ja) 液晶表示パネル、及びその製造方法
WO2015110027A1 (zh) 像素结构及其制作方法和显示面板
US20160306235A1 (en) Array substrate and method of manufacturing the same, and display device
CN103050379B (zh) 窄间距线路的形成方法
WO2016074413A1 (zh) 显示基板及其制作方法、显示面板及显示装置
WO2017000431A1 (zh) 阵列基板及其制备方法、显示面板及显示装置
JP2010152359A (ja) 表示装置の製造方法
JP4491375B2 (ja) 液晶表示装置の製造方法
TWI471669B (zh) 窄間距線路之形成方法
WO2014201714A1 (zh) Cf玻璃基板及其制作方法、液晶显示装置
TWI417966B (zh) 畫素結構的製作方法
JP5043474B2 (ja) 表示装置
JP6621673B2 (ja) 液晶表示装置及びその製造方法
JP2009145681A (ja) 表示装置の製造方法
US9442378B2 (en) Touch panel and manufacturing method thereof
KR100713893B1 (ko) 액정표시장치의 제조방법
JP2009244523A (ja) カラーフィルタの製造方法
JP2008216608A (ja) 薄膜トランジスタアレイ基板製造用フォトマスク及びこれを用いたアレイ基板の製造方法
JP2006047476A (ja) Ｔｆｔアレイパターン形成方法
JP2015201465A (ja) 薄膜トランジスタ基板およびその製造方法
TWI303082B (en) Method of eliminating the residue of electrode film

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees