KR20070080475A - 박막 트랜지스터 기판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 기판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20070080475A
KR20070080475A KR1020060011813A KR20060011813A KR20070080475A KR 20070080475 A KR20070080475 A KR 20070080475A KR 1020060011813 A KR1020060011813 A KR 1020060011813A KR 20060011813 A KR20060011813 A KR 20060011813A KR 20070080475 A KR20070080475 A KR 20070080475A
Authority
KR
South Korea
Prior art keywords
electrode
pixel
thin film
gate
gate line
Prior art date
Application number
KR1020060011813A
Other languages
English (en)
Inventor
김정일
장종웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011813A priority Critical patent/KR20070080475A/ko
Publication of KR20070080475A publication Critical patent/KR20070080475A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

가로 픽셀 구조의 액정 표시 장치의 스토리지 배선을 드레인 라인과 동일 면상에 형성하고, 화소 전극의 가장자리 영역 일부와 중첩되도록 하여 액정 커패시터의 커패시턴스가 화소 커패시터의 커패시턴스보다 커지는 현상을 방지할 수 있는 액정 표시 장치용 박막 트랜지스터 기판과 액정 표시 장치가 개시된다. 그리고, 본 발명은 가로 픽셀 구조의 화소 전극 가장자리 영역에 스토리지 배선을 형성하므로 가로 픽셀 구조의 개구율을 향상시킬 수 있다.
액정 표시 장치, 스토리지 배선, 데이터 라인, 박막 트랜지스터, 화소 전극

Description

박막 트랜지스터 기판 및 액정 표시 장치{THIN FILM TRANSISTOR PANEL AND LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도.
도 2는 도 1의 액정 표시 장치를 A-A 선에 대해 자른 단면도.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서대로 나타낸 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 게이트 라인 120 : 박막 트랜지스터
130 : 데이터 라인 140 : 유지 배선
150 : 화소 전극
본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 가로 픽셀 구 조에서 지그재그 형태로 스토리지 배선을 마련하여 스토리지 커패시턴스를 줄일 수 있는 박막 트랜지스터 기판 및 액정 표시 장치에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display; LCD)는 화소 전극, 스토리지 커패시터 및 각 화소를 스위칭하는 박막 트랜지스터(TFT: Thin Film Transistor) 등이 형성된 박막 트랜지스터 기판과, 공통 전극 등이 형성된 공통 전극 기판 및 두 기판 사이에 밀봉된 액정으로 구성된다.
이러한, 액정 표시 장치는 두 개의 기판 사이(즉, 화소 커패시터)에 전압을 인가하여 액정을 구동시키고 광의 투과율을 제어함으로써 화상을 디스플레이 한다. 즉, 게이트 신호에 의해 박막 트랜지스터를 턴온시킨 다음 데이터 신호를 화소 전극에 인가하여 주면 화소 커패시터 내의 전계가 변화하여 액정 배열이 변화되고, 이를 통해 목표로 하는 화상이 표시된다. 일반적으로 액정 표시 장치는 프레임 별로 신호가 인가되기 때문에 일 신호가 들어온 후 다음번 신호가 들어오기 전까지 화소 전극에 전압이 인가되지 않는 시간이 존재하게 되고, 이 시간동안 화소 전극의 전압이 변화되어 액정 배열이 흐트러지는 문제가 발생한다. 따라서, 이러한 문제를 해결하기위해 화소 영역 내에 스토리지 커패시터를 형성하였다. 스토리지 커패시터는 신호가 인가되지 않는 시간동안 화소 전극의 전압을 일정하게 유지하는 역할을 한다.
이러한 스토리지 커패시터는 화소 전극과 그 하부에 마련된 스토리지 배선간의 중첩 영역의 커패시턴스를 이용한 것으로, 스토리지 커패시터의 커패시턴스를 적절히 조절하는 것이 효과적이다. 이는, 스토리지 커패시터의 커패시턴스가 작을 경우에는 스토리지 커패시터가 제 역할을 하지 못해 화소 전극의 전압이 변화되어 액정 배열이 흐트러지는 문제가 발생하고, 스토리지 커패시터의 커패시턴스가 클 경우에는 화소 전극에 데이터 신호를 충전할 경우 역효과가 발생하여 충전이 이루어 지지 않게 되는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 도출된 것으로서, 화소 전극과 중첩되는 스토리지 배선 패턴을 조절하여 액정 커패시터와 화소 커패시터간의 커패시턴스 차이를 줄일 수 있는 박막 트랜지스터 기판 및 액정 표시 장치를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 복수의 게이트 라인과, 상기 게이트 라인과 교차하는 복수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 정의된 복수의 화소 영역에 마련된 복수의 화소 전극과, 상기 화소 전극, 상기 게이트 라인 및 상기 데이터 라인과 접속된 복수의 박막 트랜지스터와, 상기 화소 영역 내의 상기 화소 전극과 그 일부가 중첩되고, 상기 화소 영역 내의 상기 박막 트랜지스터에 접속된 게이트 라인과 인접하여 연장된 제 1 전극과, 상기 제 1 전극과 접속되고 상기 박막 트랜지스터에 접속된 데이터 라인과 대향하는 데이터 라인에 인접하여 연장된 제 2 전극과, 상기 제 2 전극과 접속되고 상기 박막 트랜지스터에 접속된 상기 게이트 라인과 대향하는 게이트 라인에 인접하여 돌출된 제 3 전극을 포함하는 전극부와, 일 화소 영역내의 전극부와, 인접한 화소 영역내의 전극부간을 연결하는 연결 배선부를 포함하는 복수의 스토리지 배선을 포함하는 박막 트랜지스터 기판을 제공한다.
상술한 연결 배선부는 상기 제 1 전극과 인접한 다른 화소 영역에 마련된 전극부의 제 3 전극간을 연결하는 제 1 연결 배선과, 상기 제 3 전극과 인접한 다른 화소 영역에 마련된 전극부의 제 1 전극간을 연결하는 제 2 연결배선을 포함하는 것이 바람직하다.
여기서, 상기 화소 영역은 수평 방향의 길이가 수직 방향의 길이보다 큰 대략 직사각형 형상으로 마련되는 것이 바람직하다.
물론, 상기 복수의 게이트 라인은 적어도 한 개의 게이트 라인을 포함하는 복수의 게이트 라인 그룹으로 분리되고, 각 게이트 라인 그룹 내의 상기 박막 트랜지스터는 상기 데이터 라인을 기준으로 하여 좌측 또는 우측 영역에 배치되는 것이 효과적이다.
또한, 본 발명에 따른 복수의 게이트 라인과, 상기 게이트 라인과 교차하는 복수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 정의된 복수의 화소 영역에 마련된 복수의 화소 전극과, 상기 화소 전극, 상기 게이트 라인 및 상기 데이터 라인과 접속된 복수의 박막 트랜지스터와, 상기 화소 영역 내의 상기 화소 전극과 그 일부가 중첩되고, 상기 화소 영역 내의 상기 박막 트랜지스터에 접 속된 게이트 라인과 인접하여 연장된 제 1 전극과, 상기 제 1 전극과 접속되고 상기 박막 트랜지스터에 접속된 데이터 라인과 대향하는 데이터 라인에 인접하여 연장된 제 2 전극과, 상기 제 2 전극과 접속되고 상기 박막 트랜지스터에 접속된 상기 게이트 라인과 대향하는 게이트 라인에 인접하여 돌출된 제 3 전극을 포함하는 전극부와, 일 화소 영역내의 전극부와, 인접한 화소 영역내의 전극부간을 연결하는 연결 배선부를 포함하는 복수의 스토리지 배선을 포함하는 하부 기판과, 상기 하부 기판과 마주하며 상기 화소 전극과 대향하는 공통 전극을 포함하는 상부 기판 및 상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함하는 액정 표시 장치를 제공한다.
여기서, 상기 연결 배선부는 상기 제 1 전극과 인접한 다른 화소 영역에 마련된 전극부의 제 3 전극간을 연결하는 제 1 연결 배선과, 상기 제 3 전극과 인접한 다른 화소 영역에 마련된 전극부의 제 1 전극간을 연결하는 제 2 연결배선을 포함하는 것이 바람직하다.
상기의 복수의 게이트 라인은 적어도 한 개의 게이트 라인을 포함하는 복수의 게이트 라인 그룹으로 분리되고, 각 게이트 라인 그룹 내의 상기 박막 트랜지스터는 상기 데이터 라인을 기준으로 하여 좌측 또는 우측 영역에 배치되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다 양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 상부에 또는 위에 있다고 표현되는 경우는 각 부분이 다른 부분의 바로 상부 또는 바로 위에 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이고, 도 2는 도 1의 액정 표시 장치를 A-A 선에 대해 자른 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 액정 표시 장치는 하부 기판인 박막 트랜지스터 기판(1000)과, 이와 대향하여 배치되는 상부 기판인 공통 전극 기판(2000)과, 이들 두 기판 사이에 형성되며 두 기판에 대해서 원하는 방향으로 배향되는 액정층(미도시)을 포함한다.
상하부 기판들의 대향 표면에는 액정의 배향을 위해 배향막이 설치되고 이를 통해 액정층의 액정 분자를 배향시킨다. 이때 액정층의 액정 분자의 배향은 각 기판에 대하여 수직이 되도록 하는 수직 배향 모드인 것이 바람직하나, 수직 배향이 아닐 수도 있다.
박막 트랜지스터 기판(1000)은 투광성 절연 기판(100) 위에 게이트 신호를 전달하며 수평 방향으로 연장되고 수직 방향으로 소정 간격을 갖도록 배열된 복수의 게이트 라인(110)과, 게이트 라인(110)에 교차하여 형성된 복수의 데이터 라인(130)과, 게이트 라인(110)과 데이터 라인(130)에 의해 정의된 화소 영역에 형성된 화소 전극(150)과, 상기 화소 전극과 접속되고 게이트 라인(110)과 데이터 라인(130)의 교차점에 매트릭스 형태로 형성된 복수의 박막 트랜지스터(120)와, 상기 데이터 라인(130)과 동일 면상에 마련되고, 화소 전극(150)의 일부와 중첩되는 스토리지 배선(141, 142, 143, 144, 145; 140)을 포함한다. 여기서, 상기의 화소 영역은 수평 방향의 길이가 수직 방향의 길이보다 큰 대략 직사각형 형상으로 형성된다. 즉, 수평 방향의 길이(게이트 라인(110)의 길이)가 수직 방향의 길이(데이터 라인(130)의 길이) 보다 약 2배 내지 4배 정도 길게 된다.
상술한 박막 트랜지스터(120)는 게이트 라인(110)에 공급되는 신호에 응답하여 데이터 라인(130)에 공급되는 화소 신호가 화소 전극(150)에 충전되도록 한다. 따라서, 박막 트랜지스터(120)는 게이트 라인(110)에 접속된 게이트 전극(121)과, 데이터 라인(130)에 접속된 소스 전극(124)과, 화소 전극(150)에 접속된 드레인 전극(126)과, 게이트 전극(121)과 소스 전극(124) 및 드레인 전극(126) 사이에 순차적으로 형성된 게이트 절연막(122) 및 활성층(123)과, 활성층(123)의 적어도 일부에 형성된 오믹 접촉층(124)을 포함한다. 이때 오믹 접촉층(124)은 채널부를 제외한 활성층(123) 상에 형성될 수 있다.
또한, 박막 트랜지스터(120)의 상부에는 절연성 보호막(131)이 형성되어 있다. 보호막(131)은 질화 실리콘 또는 산화 실리콘 등의 무기 물질로 형성될 수도 있고, 저유전율 유기막으로 형성될 수도 있다. 물론 무기 절연막과 유기막의 이중층으로 형성될 수도 있다.
게이트 라인(110)은 주로 수평 방향으로 뻗어 있고, 게이트 라인(110)의 일부가 상부 및/또는 하부로 돌출하여 상술한 박막 트랜지스터(120)의 게이트 전극(121)을 이룬다. 상기의 게이트 전극(121)은 데이터 라인(130)을 기준으로 좌측 또는 우측영역에 마련되는 것이 바람직하다. 상기 복수의 게이트 라인(110)은 적어도 한 개의 게이트 라인을 포함하는 복수의 게이트 라인 그룹으로 분리되고, 각 게이트 라인 그룹 내의 게이트 전극(121)은 모두 데이터 라인(130)을 기준으로 하여 좌측 또는 우측 영역에 배치되는 것이 바람직하다. 즉, 도 1에 도시된 바와 같이 두개의 게이트 라인(110)이 하나의 게이트 라인 그룹으로 구성되어 상부의 일 게이트 라인 그룹의 게이트 전극(121)들은 데이터 라인(130)을 기준으로 좌측영역에 배치되고, 하부의 다른 게이트 라인 그룹의 게이트 전극(121)들은 데이터 라인(130)을 기준으로 우측 영역에 배치되어 있다. 게이트 라인(110)의 끝단에는 외부 회로와의 연결을 위한 게이트 패드(미도시)가 형성되어 있다.
데이터 라인(130)은 주로 수직 방향으로 뻗어 있고, 그 일부가 돌출하여 상술한 박막 트랜지스터(120)의 소스 전극(125)을 이룬다. 앞서 설명한 바와 같이 본 실시예에서는 일 데이터 라인(130)을 기준으로 두개의 게이트 전극(121) 마다 번갈아가며 좌우측 영역에 각기 게이트 전극(121)이 배치되어 있기 때문에 이에 대응하여 일 데이터 라인(130)에서 돌출된 복수의 소스 전극(125)도 두개의 소스 전극(125) 마다 번갈아 가며 좌우측에 마련된 게이트 전극(121) 상측에 배치된다. 그리고, 데이터 라인(130)의 끝단에는 데이터 패드(미도시)가 형성되어 있다.
상기의 데이터 라인(130)과 동일 면상에 스토리지 커패시터용 스토리지 배선(140)이 형성되어 있다. 본 실시예의 스토리지 배선(140)은 일 화소 영역의 화소 전극(150)과 중첩되는 전극부(141, 142, 143)와, 인접한 화소 영역의 전극부(141, 142, 143)을 연결하는 연결 배선부(144, 145)를 포함한다. 상기의 전극부(141, 142, 143)는 화소 전극(150)과 그 일부가 중첩되고, 박막 트랜지스터(120)를 통해 화소 전극(150)과 접속된 일 게이트 라인(110a)과 인접하여 평행하게 연장된 제 1 전극(141)과, 박막 트랜지스터(120)의 반대위치의 제 1 전극(141)의 끝단에서 데이터 라인(130)과 평행하게 연장된 제 2 전극(142)과, 상기 제 2 전극(142) 끝단에서 타 게이트 라인(110b)과 평행하게 소정 길이 연장된 제 3 전극(143)을 포함한다. 연결 배선부(144, 145)는 제 1 전극(141)과 이웃한 일 화소 영역에 마련된 전극부의 제 3 전극(143)간을 연결하는 제 1 연결 배선(144)과, 제 3 전극(143)과 이웃한 타 화소 영역에 마련된 전극부의 제 1 전극(141)간을 연결하는 제 2 연결 배선(145)을 포함한다. 상기의 제 1 내지 제 3 전극(141, 142, 143)은 대략 직선 형태로 제작되는 것이 바람직하고, 화소 전극의 형상에 따라 그 일부가 절곡될 수도 있다. 상기 스토리지 배선(140)에는 공통 전압(Vcom)이 인가되는 것이 바람직하다.
여기서, 상기 제 1 및 제 3 전극(141, 143)은 데이터 라인(130)과 동일 면상에 마련됨으로 상기 게이트 전극(121)과 그 일부가 중첩될 수도 있다. 상기 제 1 내지 제 3 전극(141, 142, 143)과 화소 전극(150)간의 중첩 면적을 조절하여 스토리지 커패시터의 커패시턴스를 조절할 수 있다.
이때, 화소 전극(150)과 접속된 게이트 전극(121)이 마련된 일 게이트 라인(110a)과 인접한 화소 전극(150)의 길이를 1로 하였을 경우 제 1 전극(141)의 길이는 0.5 내지 0.9인 것이 바람직하고, 드레인 전극(125)과 인접한 화소 전극(150)의 길이를 1로 하였을 경우 제 2 전극(142)의 길이는 0.6 내지 1 인 것이 바람직하고, 타 게이트 라인(110b)과 인접한 화소 전극(150)의 길이를 1로 하였을 경우 제 3 전극(143)의 길이는 0.1 내지 0.5인 것이 바람직하다. 그리고, 상기 제 1 내지 제 3 전극(141, 142, 143)과 화소 전극(150)이 중첩되는 폭은 전극 폭의 10 내지 100%가 화소 전극(150)과 중첩되는 것이 바람직하다. 이와 같이 화소 전극(150)과 전극부의 제 1 내지 제 3 전극(141, 142, 143)간의 중첩 면적을 조절하여 스토리지 커패시터의 커패시턴스 값을 화소 커패시터와 동일한 값을 유지할 수 있다. 바람직하게는 화소 전극(150)의 가장자리 둘레의 1/3 내지 2/3이 전극부(141, 142, 143)와 중첩되는 것이 효과적이다.
여기서, 상기 스토리지 배선(140)은 데이터 라인(130)과 동일 면상에 마련되기 때문에 그 선폭을 줄일 수 있고, 화소 영역의 중심을 가로지르는 배선을 형성하지 않기 때문에 개구율을 향상시킬 수 있다. 즉, 스토리지 배선(140)을 데이터 라인(130)과 동일 면상에 형성할 경우에는 스토리지 배선(140)과 화소 전극(150) 사이의 유전체로는 보호막(131)만이 존재하기 때문에 스토리지 배선(140)의 선폭을 줄이더라도 충분한 커패시턴스를 유지할 수 있다.
상술한 스토리지 배선(140)은 복수의 화소열에서 지그재그 형태로 배치된다. 즉, 본 실시예에 따른 복수의 화소열 내에는 박막 트랜지스터(120)가 화소영역의 좌측 또는 우측에 교대로 마련되어 있기 때문에 상기의 스토리지 배선(140)은 이에 대응하여 우측 또는 좌측으로 교대로 화소 전극(150)과 중첩되면서 연장된다. 상기 도 1에서는 두개의 화소 영역 마다 스토리지 배선(140)이 지그재그 형태로 마련되었다.
상기의 스토리지 배선(140)과 그 일부가 중첩되는 화소 전극(150)은 투명한 전도성 재질의 인듐 틴 옥사이드(indium tin oxide: ITO) 또는 인듐 징크 옥사이드(indium zinc oxide: IZO)를 사용하여 형성한다.
한편, 공통 전극 기판(2000)은 유리 등의 투명한 절연 물질로 이루어진 절연 기판(200)의 아래 면에 빛샘과 인접한 화소 영역들 사이의 광 간섭을 방지하기 위한 블랙 매트릭스(210)와 적색, 녹색, 청색의 컬러 필터(220)가 형성되고, 컬러 필터(220) 위에는 유기 물질로 이루어진 오버코트막(230)이 형성되어 있다. 오버코트막(230) 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어진 공통 전극(240)이 형성되어 있다.
상기와 같은 박막 트랜지스터 기판(1000)과 공통 전극 기판(2000)을 실란트를 이용한 실링 부재를 통해 밀봉하고, 밀봉된 두 기판 사이에 액정을 주입하여 액정 표시 장치의 기본 패널을 제작한다. 물론 상기 액정은 적하 방법을 통해 두 기판 사이에 마련될 수도 있다. 이때, 하부의 박막 트랜지스터 기판(1000)과 상부의 공통 전극 기판(2000)은 화소 전극(150)이 컬러 필터(220)와 대응하여 정확하게 중첩되게 정렬될수록 효과적이다. 본 발명의 실시예에 따른 액정 표시 장치는 상부 및 하부 기판 사이에 네거티브 타입의 유전율 이방성(negative type dielectric constant anisotropy)을 갖는 액정을 구비하여 수직 배향시키는 것이 바람직하다. 그리고, 상술한 액정 표시 장치는 이러한 기본 패널 양측에 도시되지 않은 편광판, 백라이트, 보상판 등의 요소들을 배치할 수 있다.
이하 상술한 바와 같은 스토리지 배선 구조를 갖는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 도면을 참조하여 설명하되, 하기 도면에서는 일 화소의 제작 방법을 중심으로 설명한다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서대로 나타낸 평면도 및 단면도이다.
도 3을 참조하면, 투명 절연 기판(100) 상에 제 1 도전성막을 형성한 다음, 이를 제 1 감광막 마스크 패턴(미도시)을 이용한 식각공정을 통해 복수의 게이트 라인(110) 및 게이트 전극(121)을 형성한다.
본 실시예에서는 상기 투명 절연 기판(100)으로 유리 기판을 사용하는 것이 바람직하다. 물론 이에 한정되지 않고 플라스틱 또는 아크릴을 사용할 수도 있다. 상기의 투명 절연 기판(100) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 1 도전성 막을 형성한다. 제 1 도전성 막으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd) 및 Cr/Al(Nd) 중 적어도 어느 하나를 사용하는 것이 바람직하다. 물론 이에 한정되지 않고 앞서 설명한 바와 같이 제 1 도전성막으로 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성하되, 단일층 및 다중층으로 형성할 수 있다. 이후, 제 1 도전성막 상에 감광막을 도포한 다음, 제 1 마스크를 이용한 사진 식각 공정을 실시하여 제 1 감광막 마스크 패턴을 형성한다. 제 1 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 도 3에 도시된 바와 같이, 게이트 라인(110) 및 게이트 전극(121) 을 형성하는 것이 바람직하다. 이때, 게이트 라인(110)은 수평 방향으로 연장된 직선 형상으로 제작되는 것이 바람직하다. 그리고, 적어도 하나의 게이트 라인(110)과 접속되는 게이트 전극(121)은 모두 후속 공정을 통해 제조되는 데이터 라인(130)을 기준으로 하여 좌측 또는 우측 영역에 마련되는 것이 바람직하다. 그리고 앞서 설명한 바와 같이 본 실시예의 복수의 게이트 라인(110)은 적어도 한 개의 게이트 라인(110)을 포함하는 복수의 게이트 라인 그룹으로 분리되고, 게이트 라인 그룹 내의 게이트 전극(121)은 모두 데이터 라인(130)을 기준으로 하여 좌측 또는 우측 영역에 배치되는 것이 효과적이다. 이후, 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다.
도 4를 참조하면, 도 3에 도시된 전체 구조 상에 게이트 절연막(122), 활성층(123) 및 오믹 접촉층(124)을 순차적으로 형성한 다음, 제 2 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 활성층(123)과 오믹 접촉층(124)을 포함하는 박막 트랜지스터의 활성영역을 형성한다.
전체 기판 상에 PECVD법, 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 절연막(122)을 형성한다. 이때, 게이트 절연막(122)으로는 산화 실리콘 또는 질화 실리콘을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 게이트 절연막(122) 상에 상술한 증착 방법을 통해 활성층(123) 및 오믹 접촉층(124)을 순차적으로 형성한다. 활성층(123)으로는 비정질 실리콘층을 사용하고, 오믹 접촉층(124)으 로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용하는 것이 바람직하다. 이후, 오믹 접촉층(124) 상에 감광막을 도포한 다음, 제 2 마스크를 이용한 포토리소그라피 공정을 통해 제 2 감광막 마스크 패턴을 형성한다. 상기의 제 2 감광막 마스크 패턴을 식각 마스크로 하고, 게이트 절연막(122)을 식각 정지막으로 하는 식각 공정을 실시하여 오믹 접촉층(124) 및 활성층(123)을 제거하여 게이트 전극(121) 상부에 활성영역을 형성한다. 이후, 소정의 스트립 공정을 실시하여 잔류하는 제 2 감광막 마스크 패턴을 제거한다. 이때, 게이트 절연막(122)은 1500 내지 5000Å 두께로 형성하고, 활성층(123)은 500 내지 2000Å 두께로 형성하며, 오믹 접촉층(124)은 300 내지 600Å 두께로 형성하는 것이 바람직하다.
도 5를 참조하면, 도 4에 도시된 전체 구조 상에 제 2 도전성막을 형성한 다음, 이를 제 3 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 소스 및 드레인 전극(125, 126), 데이터 라인(130) 및 스토리지 배선(140)을 형성한다.
전체 기판 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 2 도전성막을 형성한다. 이때, 제 2 도전성막으로는 Mo, Al, Cr, Ti 및 이들의 합금을 포함하는 금속으로 제작하되 금속 단일층 또는 다중층으로 제작하는 것이 바람직하다. 물론 이에 한정되지 않고, 게이트 전극과 동일한 물질을 사용할 수도 있다. 상기의 제 2 도전성막은 1,500Å 내지 3,000Å의 두께로 증착하는 것이 효과적이다. 이후, 제 2 도전성막 상에 감광막을 도포한 다음, 마스크를 이용한 리소그라피 공정을 실시하여 제 3 감광막 마스크 패턴을 형성한다. 상기 제 3 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 제 2 도전성막을 식각한 다음, 제 2 도전성막 사이의 노출된 영역의 오믹 접촉층(124)을 제거하여 소스 전극(125)과 드레인 전극(126) 사이에는 활성층(123)으로 이루어진 채널을 형성하여 박막 트랜지스터(120)를 형성하고, 데이터 라인(130)과 스토리지 배선(140)을 형성한다. 상기 식각 공정은 먼저 습식 식각을 실시하여 제 3 감광막 마스크 패턴이 형성되지 않은 영역의 제 2 도전성막을 제거하고, 건식 식각 공정을 실시하여 오믹 접촉층(114)을 제거한다. 또한 습식 식각과 건식 식각 사이에 O2 플라즈마를 이용한 애싱 공정을 실시하여 제 3 감광막 패턴을 제거할 수도 있다.
상술한 공정에 의해, 데이터 라인(130)은 하부에 형성된 게이트 라인(110)과 교차하는 수직 방향으로 연장된 직선 형상으로 마련되는 것이 바람직하다. 그리고, 상기 데이터 라인(130)에서 연장된 소스 전극(125)은 게이트 전극(121) 상측에 배치되는 것이 효과적이다. 드레인 전극(126)은 소스 전극(125)과 인접하도록 상기 게이트 전극(121) 상측에 배치되고, 그 일부가 화소 영역으로 연장되어 후속 공정을 통해 제작된 화소 전극(150)에 접속되는 것이 바람직하다.
스토리지 배선(140)은 박막 트랜지스터(120)의 게이트 전극(121)과 접속된 게이트 라인과 인접하고, 이와 수평 하게 연장된 제 1 전극(141)과, 상기 제 1 전극(141)과 접속되고, 박막 트랜지스터(120)의 소스 전극(125)과 접속된 데이터 라인과 대향하는 데이터 라인에 인접하여 수평 연장된 제 2 전극(142)과, 상기 제 2 전극(142)과 접속되고, 상기 박막 트랜지스터(120)의 게이트 전극(121)과 접속된 게이트 라인과 대향하는 게이트 라인에 인접하여 소정 거리 수평 돌출된 제 3 전극 (143)과, 상기 제 1 전극(141)과 접속되어 상기 게이트 전극(121)과 접속된 게이트 라인을 가로질러 연장된 제 1 연결 배선(144)과, 상기 제 3 전극(143)과 접속되어 상기 게이트 전극(121)과 접속된 게이트 라인과 대향하는 게이트 라인을 가로질러 연장된 제 2 연결 배선(145)을 포함한다.
도 6을 참조하면, 도 5에 도시된 바와 같은 전체 구조 상에 보호막(131)을 형성하고, 제 4 감광막 마스크 패턴를 이용한 식각공정을 통해 보호막(131)의 일부를 제거하여 콘택홀(132)을 형성한다. 이후, 패터닝된 보호막(131) 상에 제 3 도전성막을 형성한 다음, 제 5 감광막 마스크 패턴(미도시)을 이용하여 제 3 도전성막을 패터닝하여 화소 전극(150)을 형성한다.
즉, 소정의 증착 방법을 통해 박막 트랜지스터(120), 데이터 라인(130) 및 스토리지 배선(140)이 형성된 기판(100) 상에 보호막(131)을 형성한다. 보호막(131)은 게이트 절연막(121)과 동일한 절연물질을 사용하는 것이 바람직하다. 또한, 보호막(131)은 다층으로 형성할 수 있다. 예를 들어 무기 보호막과 유기 보호막의 두 층으로 형성할 수 있다. 상기의 보호막(131) 상에 감광막을 도포한 다음 마스크를 이용한 포토리소그라피 공정을 실시하여 콘택영역을 개방하는 제 4 감광막 마스크 패턴(미도시)을 형성한다. 이후, 제 4 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 실시하여 화소 영역으로 연장된 드레인 전극(126)의 일부를 개방하는 콘택홀(132)을 형성한다. 이후, 잔류하는 제 3 감광막 마스크 패턴은 소정의 스트립 공정을 실시하여 제거한다.
콘택홀(132)이 형성된 보호막(131) 상에 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막의 제 3 도전성막을 형성한다. 상기 제 3 도전성막 상에 감광막을 도포하고, 마스크를 이용한 리소그라피 공정을 실시하여 제 5 감광막 마스크 패턴을 형성한다. 상기의 제 5 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 통해 제 3 도전성막의 개방영역을 제거하고, 소정의 스트립 공정을 통해 제 5 감광막 마스크 패턴을 제거하여 드레인 전극(126)과 접속된 화소 전극(150)이 형성된다. 이를 통해 하부 기판 즉, 박막 트랜지스터 기판이 제작된다. 상술한 실시예의 박막 트랜지스터 기판(100)은 5매 마스크 공정으로 형성되었지만, 이에 한정되지 않고, 5매 이상의 마스크 공정 또는 5매 이하의 마스크 공정을 통해서도 형성될 수 있다.
한편, 공통 전극 기판(2000)은 투명 절연 기판(200) 상에 블랙 매트릭스(210) 및 컬러 필터(220)를 패터닝 하고, 그 상부에 오버코트막(230) 및 투명 공통 전극(240)을 순차적으로 형성하여 제작한다.
이후 상기와 같이 제조된 박막 트랜지스터 기판(1000)과 공통 전극 기판(2000) 상에 배향막(미도시)과 스페이서(미도시)를 형성한 다음 두 기판을 접합한다. 진공 주입 방법을 이용하여 스페이서에 의해 형성된 소정의 공간에 액정물질을 주입하여 액정층을 형성하여 가로 픽셀 구조의 본 실시예에 따른 액정 표시 장치를 제작한다.
상술한 바와 같이, 본 발명은 가로 픽셀 구조를 갖는 액정 표시 장치의 스토 리지 배선을 드레인 라인과 동일 면상에 형성하고, 화소 전극의 가장자리 영역 일부와 중첩되도록 하여 액정 커패시터의 커패시턴스가 화소 커패시터의 커패시턴스보다 커지는 현상을 방지할 수 있다.
또한, 본 발명은 화소 전극의 가장자리 영역에 스토리지 배선을 형성하므로 가로 픽셀 구조의 개구율을 향상시킬 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

Claims (7)

  1. 복수의 게이트 라인;
    상기 게이트 라인과 교차하는 복수의 데이터 라인;
    상기 게이트 라인과 상기 데이터 라인에 의해 정의된 복수의 화소 영역에 마련된 복수의 화소 전극;
    상기 화소 전극, 상기 게이트 라인 및 상기 데이터 라인과 접속된 복수의 박막 트랜지스터;
    상기 화소 영역 내의 상기 화소 전극과 그 일부가 중첩되고, 상기 화소 영역 내의 상기 박막 트랜지스터에 접속된 게이트 라인과 인접하여 연장된 제 1 전극과, 상기 제 1 전극과 접속되고 상기 박막 트랜지스터에 접속된 데이터 라인과 대향하는 데이터 라인에 인접하여 연장된 제 2 전극과, 상기 제 2 전극과 접속되고 상기 박막 트랜지스터에 접속된 상기 게이트 라인과 대향하는 게이트 라인에 인접하여 돌출된 제 3 전극을 포함하는 전극부와, 일 화소 영역내의 전극부와, 인접한 화소 영역내의 전극부간을 연결하는 연결 배선부를 포함하는 복수의 스토리지 배선을 포함하는 박막 트랜지스터 기판.
  2. 청구항 1에 있어서,
    상기 연결 배선부는 상기 제 1 전극과 인접한 다른 화소 영역에 마련된 전극 부의 제 3 전극간을 연결하는 제 1 연결 배선과, 상기 제 3 전극과 인접한 다른 화소 영역에 마련된 전극부의 제 1 전극간을 연결하는 제 2 연결배선을 포함하는 박막 트랜지스터 기판.
  3. 청구항 1에 있어서,
    상기 화소 영역은 수평 방향의 길이가 수직 방향의 길이보다 큰 대략 직사각형 형상으로 마련되는 박막 트랜지스터 기판.
  4. 청구항 1에 있어서,
    상기 복수의 게이트 라인은 적어도 한 개의 게이트 라인을 포함하는 복수의 게이트 라인 그룹으로 분리되고, 각 게이트 라인 그룹 내의 상기 박막 트랜지스터는 상기 데이터 라인을 기준으로 하여 좌측 또는 우측 영역에 배치되는 박막 트랜지스터 기판.
  5. 복수의 게이트 라인과, 상기 게이트 라인과 교차하는 복수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 정의된 복수의 화소 영역에 마련된 복수의 화소 전극과, 상기 화소 전극, 상기 게이트 라인 및 상기 데이터 라인과 접 속된 복수의 박막 트랜지스터와, 상기 화소 영역 내의 상기 화소 전극과 그 일부가 중첩되고, 상기 화소 영역 내의 상기 박막 트랜지스터에 접속된 게이트 라인과 인접하여 연장된 제 1 전극과, 상기 제 1 전극과 접속되고 상기 박막 트랜지스터에 접속된 데이터 라인과 대향하는 데이터 라인에 인접하여 연장된 제 2 전극과, 상기 제 2 전극과 접속되고 상기 박막 트랜지스터에 접속된 상기 게이트 라인과 대향하는 게이트 라인에 인접하여 돌출된 제 3 전극을 포함하는 전극부와, 일 화소 영역내의 전극부와, 인접한 화소 영역내의 전극부간을 연결하는 연결 배선부를 포함하는 복수의 스토리지 배선을 포함하는 하부 기판;
    상기 하부 기판과 마주하며 상기 화소 전극과 대향하는 공통 전극을 포함하는 상부 기판; 및
    상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함하는 액정 표시 장치.
  6. 청구항 5에 있어서,
    상기 연결 배선부는 상기 제 1 전극과 인접한 다른 화소 영역에 마련된 전극부의 제 3 전극간을 연결하는 제 1 연결 배선과, 상기 제 3 전극과 인접한 다른 화소 영역에 마련된 전극부의 제 1 전극간을 연결하는 제 2 연결배선을 포함하는 액정 표시 장치.
  7. 청구항 5에 있어서,
    상기 복수의 게이트 라인은 적어도 한 개의 게이트 라인을 포함하는 복수의 게이트 라인 그룹으로 분리되고, 각 게이트 라인 그룹 내의 상기 박막 트랜지스터는 상기 데이터 라인을 기준으로 하여 좌측 또는 우측 영역에 배치되는 액정 표시 장치.
KR1020060011813A 2006-02-07 2006-02-07 박막 트랜지스터 기판 및 액정 표시 장치 KR20070080475A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060011813A KR20070080475A (ko) 2006-02-07 2006-02-07 박막 트랜지스터 기판 및 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011813A KR20070080475A (ko) 2006-02-07 2006-02-07 박막 트랜지스터 기판 및 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20070080475A true KR20070080475A (ko) 2007-08-10

Family

ID=38600848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011813A KR20070080475A (ko) 2006-02-07 2006-02-07 박막 트랜지스터 기판 및 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20070080475A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136283B2 (en) 2011-10-31 2015-09-15 Samsung Display Co., Ltd. Thin film transistor array panel
US9508748B2 (en) 2014-01-13 2016-11-29 Samsung Display Co., Ltd. Thin film transistor display panel and liquid crystal display
US9818354B2 (en) 2014-10-01 2017-11-14 Samsung Display Co., Ltd. Liquid crystal display including connector overlapping common electrode cutout
US9835920B2 (en) 2016-04-04 2017-12-05 Samsung Display Co., Ltd. Display device
WO2020009296A1 (ko) * 2018-07-03 2020-01-09 삼성디스플레이 주식회사 액정 표시 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136283B2 (en) 2011-10-31 2015-09-15 Samsung Display Co., Ltd. Thin film transistor array panel
US9666611B2 (en) 2011-10-31 2017-05-30 Samsung Display Co., Ltd. Thin film transistor array panel
US9508748B2 (en) 2014-01-13 2016-11-29 Samsung Display Co., Ltd. Thin film transistor display panel and liquid crystal display
US9818354B2 (en) 2014-10-01 2017-11-14 Samsung Display Co., Ltd. Liquid crystal display including connector overlapping common electrode cutout
US9835920B2 (en) 2016-04-04 2017-12-05 Samsung Display Co., Ltd. Display device
WO2020009296A1 (ko) * 2018-07-03 2020-01-09 삼성디스플레이 주식회사 액정 표시 장치

Similar Documents

Publication Publication Date Title
US8610860B2 (en) Array substrate and manufacturing method thereof, and liquid crystal display
KR101396943B1 (ko) 액정표시장치 및 제조방법
TWI243271B (en) Liquid crystal display device
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
US20070170504A1 (en) Thin film transistor substrate and method of fabricating the same and liquid crystal display having the thin film transistor substrate
KR20080071001A (ko) 액정 표시 패널 및 이의 제조 방법
KR20050014414A (ko) 다중 도메인 액정 표시 장치
KR101362960B1 (ko) 액정표시장치와 그 제조방법
US7289180B2 (en) Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof
KR20070080475A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR100760937B1 (ko) 횡전계방식의 액정표시장치 및 그 제조방법
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR20080073573A (ko) 액정패널과 이의 제조방법
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070025528A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20070082325A (ko) 박막 트랜지스터 기판 및 이의 제조 방법 및 액정 표시장치
KR101894552B1 (ko) 폭이 다른 화소전극이 형성된 액정표시소자
KR20070003190A (ko) 액정표시소자 및 그 제조방법
KR20050114800A (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination