CN100587921C - 利用电镀保护层同时并选择性分割通孔结构 - Google Patents
利用电镀保护层同时并选择性分割通孔结构 Download PDFInfo
- Publication number
- CN100587921C CN100587921C CN200680007139A CN200680007139A CN100587921C CN 100587921 C CN100587921 C CN 100587921C CN 200680007139 A CN200680007139 A CN 200680007139A CN 200680007139 A CN200680007139 A CN 200680007139A CN 100587921 C CN100587921 C CN 100587921C
- Authority
- CN
- China
- Prior art keywords
- layer
- cladding
- electro
- pcb
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/073—High voltage adaptations
- H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了用于通过利用PCB层叠内的电镀保护层将多个通孔结构同时分割为电绝缘部分的***和方法。这种通孔结构是通过在子复合结构中的一个或多个位置内选择性地沉积电镀保护层形成。在不同的位置上沉积的多个具有电镀保护层的子复合结构被层压以形成所期望的PCB设计的PCB层叠。通过导电层、介电层以及通过电镀保护层钻取穿过PCB层叠的穿通孔。由此,PCB板具有多个穿通孔,另一通过将PCB板放置到籽晶槽同时电镀多个穿通孔,随后浸入到非电解铜槽中。这种分割的通孔提高了线缆密度并且限制了通孔结构中的短线形成。这种分割的通孔使得大量的电信号能够传送到每个电绝缘部分而不相互干扰。
Description
技术领域
本发明涉及印刷电路板(PCB),尤其涉及用于通过利用PCB层叠内部的电镀保护层将通孔结构同时分割为多个电绝缘部分以允许大量电信号穿过每个电绝缘部分而相互之间没有干扰的***与方法。
技术背景
消费者对更快更小的电子产品的需求日益增长。随着新的电子应用的上市PCB的使用迅速增长。PCB通过将许多导电层与一个或多个非导电层层压而形成。随着PCB的尺寸的减小,其电互连的相对复杂性则在增加。
电镀通孔结构通常用于允许信号在PCB的多个层之间传播。电镀通孔结构是在PCB内充当电信号传输介质的电镀孔。例如,电信号可能经过PCB某一层上的迹线,经过电镀通孔结构的导电材料,然后进入PCB另外一个层上的第二迹线传播。
不幸的是,由于现有技术中的限制,电镀通孔结构可能会比完成电连接功能所必需的长度更长。例如,电镀通孔结构可能完全穿过PCB延伸却仅仅连接两个最为接近的相邻层上的两条迹线。结果是,可能形成一个或多个短线。短线是电镀通孔内对于传输电信号不必要的多余的导电材料。
当高速信号穿过电镀通孔结构传输时,“短线效应”可能会使信号失真。短线效应是电镀通孔结构内存在的无用的多余导电材料的结果。当部分信号从迹线连接处转向离开并进入电镀通孔结构的一个或多个短线内时发生短线效应。该部分的信号可能在某些延迟之后从短线的末端反射回到迹线连接。这种延迟的反射可能会干扰信号完整性,并且例如增大信号的误码率。短线效应的衰减效应可能随短线长度而增加。以每秒10G比特运行的信号的信号衰减差不多有50%的都可能是由于电镀通孔结构内的短线。可以制造具有较短短线的通孔结构,但是要求按序处理,这大大增加了成本。
图1是现有技术下具有电镀通孔结构110和短线170的PCB 100的示例。PCB 100由被非导电介电层120分隔的导电层130组成。通常,电镀通孔结构110包括外形为圆柱形并电镀以导电材料180的圆筒(即,通孔结构的轴)。电镀通孔结构110使得电信号160能够从PCB 100的第一导电层130上的迹线140传输到第二导电层130上的迹线150。电镀通孔结构110的短线170是电镀通孔结构110的不必要部分,其会引起短线效应。
图2是现有技术下已经通过反钻(backdrilling)去除了(图1所示的)短线170之后具有电镀通孔结构110的PCB 100的示例。反钻电镀通孔结构110的不必要部分以减少或去除短线170是减小短线效应的一种方法。反钻在连续层处理中是可行的可选方法,但是具有局限性。通常,钻头在短线170上反钻,从而去除电镀通孔结构110的不必要的多余导电材料部分。一旦钻头从电镀通孔结构110上去除了部分短线170就会形成反钻孔200。钻头通常是计算机数值控制(CNC)钻床中的硬质合金钻头。反钻的结果是去除了电镀通孔结构110的部分短线170,从而减少但并非完全消除可能干扰信号完整性的寄生电容、寄生电感、以及时间延迟。
在多数情况下,需要做出设计让步以允许钻孔装置的精确度的偏差。如果反钻不精确的话(例如,太深或偏离中心),则可能会去除掉电镀通孔结构110的功能部分而PCB 100可能会报废。结果,必须要重新构建并反钻新的PCB 100。由此降低了成品率并增加了成本。
反钻处理在能够可靠地保持的公差方面受限。反钻通常仅在+/-5mils深度的公差上可控。在许多情况下,由于强度和各层相容性的限制,还需要做出进一步的设计让步以允许钻孔的位置、宽度、以及方向上的各种变化。
还有另一个的限制是许多设计要求反钻短线170可能处于不同深度的多个电镀通孔结构110。这要求钻孔工具文件的特定编程,这将花费时间和金钱。
此外,反钻多个电镀通孔结构110通常是连续的处理,所以反钻PCB 100所需要的时间随着短线170的数量的增加而增长。如果其中有一个短线170钻得不合适,则PCB 100就可能报废。因此,反钻大量的短线170增加了PCB 100损坏的可能性。
另一个限制是许多设计还要求从PCB 100的两个表面上去除短线。这要求反钻处理期间使PCB 100进一步适应,这进一步耗费时间、要求额外的编程、并增加了反钻处理精确度的潜在错误。
此外,钻头易于破坏,这降低了成品率,并要求PCB 100的返工。返工过程中每个单独的电镀通孔结构110都增加了循环时间并增大了生产过程中的成本。此外,钻头非常昂贵,这进一步迫使成本升高。
反钻的一个结果是被去除的短线圆筒的容积在电路布线环境中不具备功能。任何一层上没有其它的迹线或互连能够通过被去除短线的容积范围。电路迹线需要绕着这种容积范围重新布线。多数情况下,需要在给定设计中增加额外的层以有效布置所有的迹线,并由此增加了复杂性和成本。
利用现有技术中已知的诸如按序处理技术的方法可以将PCB划分成两个或更多个部分以减小短线长度或增大布线密度。使用按序处理,两个分离的PCB子组件被单独加工。两个子组件随后层压在一起并电镀穿通孔或通孔以将两个独立的PCB连接为一个。以这种方式短线能够得到控制,但是受限于两个独立子组件之间的各个层。由于这种层压处理的“顺序性质”,要求额外的处理步骤并且制造的成本和周期都明显提高。
附图说明
图1示意了现有技术的具有电镀通孔结构和短线的PCB;
图2示意了现有技术中已经通过反钻去除短线之后具有电镀通孔结构的PCB;
图3是根据特定实施例,描述通过电镀保护层形成电镀通孔结构的PCB示例;
图4是根据特定实施例,描述使用选择性暴露到电磁辐射下的蚀刻保护层覆盖的核心子复合结构的示例;
图5是根据本发明的特定实施例,描述具有改变后的蚀刻保护层区域的子复合结构的导电层和介电层的示例;
图6是根据特定实施例,描述具有改变后的蚀刻保护层和去除了部分导电层以在导电层内形成间隙的子复合结构的导电层和介电层的示例;
图7是根据特定实施例,描述具有去除了未被改变的蚀刻保护层的子复合结构层的导电层和介电层的示例;
图8是根据特定实施例,描述具有在间隙内沉积的电镀保护层的子复合结构的导电层和介电层的示例;
图9是根据特定实施例,描述具有利用较厚一层的电镀保护层形成的分割的电镀通孔结构的PCB层叠的示例;
图10是根据特定实施例,描述具有分割的电镀通孔结构的PCB层叠的示例,该电镀通孔结构是通过导电层和子复合结构的相邻介电层内形成的间隙中选择性沉积电镀保护层而形成的;
图11是根据特定实施例,描述具有分割的电镀通孔结构的PCB层叠的示例,该电镀通孔结构是通过在与子复合结构的顶部导电层共面的反底垫(anti-pad)区域上的子复合结构的表面上选择性沉积电镀保护层而形成的;
图12是根据特定实施例,描述具有分割的电镀通孔结构的PCB层叠的示例,该电镀通孔结构是通过在子复合结构的表面上的导电区域或导电底垫上选择性地沉积电镀保护层而形成的。
具体实施方式
一个最小化信号衰减的、节省成本并有效的***是通过控制印刷电路板(PCB)的电镀通孔结构内的导电材料的形成从而电隔离、减少、或消除短线。电镀通孔结构内电镀保护层的一个或多个区域被用于通过在通孔结构中特意制成一个或多个空穴阻止导电材料的形成。结果,通孔结构内导电材料的形成可能受限于传输电信号所必需的那些区域。根据特定实施例,将通孔结构分割为电绝缘的段能够显著增加PCB设计的走线能力或布线密度。这是因为所分割的通孔的每个电绝缘段都能够用于在与该特定段相关联的层上电连接信号。
多层PCB可以是集成基片、母板、底板、背板、中心板、挠性或刚性挠性电路。本发明并非限制于在PCB中使用。通孔结构可以是用于从一个导电层向另一个导电层传输电信号所使用的电镀穿通孔。电镀通孔结构还可以是PCB上用于将电子组件电连接到其它电子组件的子组件安装孔。
在PCB的通孔结构内电隔离、减少、或消除短线的方法可能比反钻更加快速并且更为有效。电镀保护层可以同时放置在PCB的导电和/或介电层内的许多间隙之内。在大多数情况下PCB可能有100,000以上级别的穿通孔和通孔。同时,多层PCB可能有多个层。将每个通孔分割并针对每个通孔在不同程度上控制短线是有利的。换言之,可以在不同的层上并在不同位置上分割每个通孔。为了能够将同时处于单个板上的所有通孔分割开,在钻孔和随后电镀板内的通孔之前制造PCB层叠期间,可以选择性地在所选择的每个子复合核心层上沉积电镀保护层。例如,可以同时形成PCB层上的所有间隙。在另一个例子中,可以同时在PCB的所有通孔结构中形成导电材料。相反,如之前所讨论的,反钻通常是在每次在一个通孔结构上执行。这样,结合电镀保护层以限制短线形成的方法可能使得能够比反钻更快地生产PCB。
图3是根据特定实施例,描述通过电镀保护层370形成具有电镀通孔结构330的PCB 300的示例。PCB 300包括由介电层320a-320e分隔开的导电层310a-310e。电镀通孔结构330被电镀以籽晶导电材料390并进一步覆盖以导电材料392。为了制造PCB层叠,通过选择性地在子复合结构中沉积电镀保护层,电镀通孔330被有效分割为许多的电绝缘部分(330a和330b)。在此参考图4到8描述分割诸如电镀通孔330的电镀通孔的方法。
图3示出了通过穿越通孔330的绝缘部分330a电镀通孔使得电信号360能够从PCB 300的第一导电层310a上的一条迹线340或组件安装底垫传送到第二导电层310b上的另一条迹线350。类似地,通孔330的绝缘部分330b使得另一个电信号362能够传送到迹线380而不与信号360干扰。
电镀保护层通常是在导电和介电层的一个或多个间隙上沉积的非导电材料。例如,在图3中,电镀保护层沉积在导电层310d的间隙内。当PCB 300被放置在籽晶或催化电镀槽中时,籽晶将在通孔壁的所有区域上沉积,但不会沉积在电镀保护层上。假如少量籽晶沉积在电镀保护层上,可以利用后处理操作来去除这些残留的沉积。随后,当底板被放置到非电解铜或电解铜电镀槽中时,铜将在籽晶或导电的地方镀上,并且不会在电镀保护层处的区域内镀上或沉积。电镀保护层将形成将通孔的柱有效分割为各个段的圆柱形空穴。
电镀保护层370防止在导电层310d处的通孔结构330内沉积催化材料390和导电材料392。结果,通孔330被分割为电绝缘部分330a和330b。因此,电信号360从第一导电层310a传播到第二导电层310b,并且信号完整性没有由于330b部分所引起的干扰而降级。电镀通孔结构330的导电材料392是电信号360通过其从PCB 300的第一导电层310a传播到第二导电层310b的介质。与之类似,电信号362穿越电镀通孔330导电层310e。电镀通孔结构330可以是任何的形状。
导电或催化材料390的一些实例为非电解铜、钯籽晶。催化引晶处理还可以包括电泳电镀,或直接镀金属法。诸如导电材料或铜的电镀材料392在通孔结构330内沉积的电镀处理可能包括电解电镀、或非电解处理。
PCB 300可以具有任何数量的导电层和介电层。出于简化的目的,图3仅示出了五个导电层310a-310e和五个介电层320a-320e。每个导电层310a-310e都可以包括诸如供电层或接地层的部分或全部的层、可以包括电路迹线层、或可以包括同时具有电路迹线和诸如接地层的部分层的层。导电层310a-310e的非限制实例是铜。介电层320a-320e的一些非限制实例是FR-4、环氧玻璃、聚酰亚胺玻璃、陶瓷烃、聚酰亚胺膜、树脂浸制玻璃布、膜、树脂浸制锍材料、凯夫拉尔、纸、以及具有分散的毫微粉末的树脂电介质。根据特定实施例,使用绝缘或电阻性软膏填充分割的通孔以提高可靠性或功能性。
在此参考图4到8描述分割诸如电镀通孔330的电镀通孔的方法。如此处进一步的描述,间隙是至少一个导电层310a-310e和/或至少一个介电层320a-320e内的孔。例如,间隙可以在导电层310e内形成。每个间隙都具有比电镀通孔结构330更大的半径。在下面参考图4-8描述通过蚀刻处理形成间隙。
图4-8是根据本发明的特定实施例描述在导电层310d内蚀刻间隙,以及电镀保护层370的放置和沉积的实例。应当注意的是,参考图4-8描述的蚀刻可能会应用于子复合结构的两个导电层。出于简化的目的,参考图4-8的一个导电层(310d)来描述蚀刻。此外,为了简化,图4-8描述了电镀保护层在核心子复合结构内的一个位置上的选择性沉积。然而,应当理解,依赖于PCB设计可以在子复合结构上内的多个位置上选择性沉积电镀保护层。此外,每个子复合结构都可以具有在与其它子复合结构不同的层上选择性沉积的电镀保护层以便通过层压这些不同的子复合结构形成PCB层叠实现所希望的PCB设计。
图4是根据特定实施例,描述使用选择性暴露到电磁辐射下的蚀刻保护层覆盖的核心子复合结构的示例。图4示出了子复合结构402(在此也称为核心),其包括夹在两个导电层310d、310e之间的介电层320d。导电层310d被覆盖以蚀刻保护层400。部分蚀刻保护层被覆盖以掩模410。
蚀刻保护层400是应用于导电层310d的区域以防止在电磁、化学、或电化学蚀刻处理过程中与该区域起反应的任何材料。蚀刻保护层400可以通过平版印刷处理、通过选择性沉积、或者通过直接激光成像处理。蚀刻保护层400的一些实例是光阻材料、有机材料、干膜,薄板、软膏、聚合物厚膜、以及液体。
掩模410是选择性地覆盖一个区域以防止所覆盖区域在电磁、化学、或电化学作用过程中起反应的薄膜或板。掩模410的一些实例是银膜、玻璃、或重氮薄膜。可以使用掩模对准器(未示出)将掩模410放置在蚀刻保护层400之上,掩模对准器配置用于控制掩模410位置。蚀刻保护层400的暴露部分暴露在电磁辐射420、或激光之下,作为非限制实例,改变以使得暴露的蚀刻保护层可以被去除,同时使所覆盖的蚀刻保护层不受干扰。在使用激光的情况下就不需要掩模410了。
图5是根据本发明的特定实施例,描述具有改变后的蚀刻保护层500的子复合结构402的导电层310d、310e和介电层320d的示例。电磁辐射420(图4)已经结束,并且掩模410(图4)已被去除,由此暴露出未被改变的蚀刻保护层400。
图6是根据特定实施例,描述具有改变后的蚀刻保护层500(图5)和去除了部分导电层310d以在导电层310d内形成间隙600的子复合结构402的导电层310d、310e和介电层320b的示例。已经根据现有技术中众所周知的方法去除了改变了的蚀刻保护层500(图5)由此暴露出部分导电层310d。导电层310d的暴露部分于是被蚀刻以形成间隙600并暴露出介电层320d。间隙600可以是接地或供电板、或导电底垫、或信号层上的功能子组件。
图7是根据特定实施例,描述具有去除了未被改变的蚀刻保护层400的子复合结构402的导电层310d、310e和介电层320d的示例。可以使用现有技术内众所周知的方法来去除未被改变的蚀刻保护层400(图4-6),从而暴露出导电层310d。
图8是根据特定实施例,描述具有在间隙600内沉积的电镀保护层870的子复合结构402的导电层310d、310e和介电层320d的示例。
例如,可以利用印刷、丝网印刷,针沉积等沉积电镀保护层到间隙中。电镀保护层可以是疏水性介电材料,其对能够催化非电解材料沉积的催化种类具有抵抗力。电镀保护层还可以是防止诸如胶体石墨的其它“籽晶”沉积的材料。
可以沉积电镀保护层以便冲洗或高于蚀刻间隙层。电镀保护层可以是软膏或粘性液体。电镀保护层的一些非限制实例是硅树脂、聚乙烯树脂、碳氟化合物树脂、聚氨酯树脂、以及丙烯酸树脂。这种绝缘疏水性树脂类材料可以被单独使用或以足够的数量与其它树脂性材料复合使用以在复合物中保持疏水特性。
在沉积了电镀保护层之后,利用适当的方法固化电镀保护层。现在可以利用现有技术内众所周知的技术层压在适当的位置上具有电镀保护层870的子复合结构402到多层PCB层叠的剩余层上。具有在不同位置上选择性沉积的电镀保护层区域的多个子复合结构(核心)可以被层压以形成PCB层叠。通过PCB层叠、通过导电层、介电层、以及通过电镀保护层钻制穿通孔。
因而,PCB板有多个穿通孔,接着通过将底板放置到籽晶槽中,随后浸入到非电解铜槽内同时将它们电镀。籽晶槽的非限制实例为铜钯胶。用于表面电镀的实例可以在美国专利No.4,668,532中找到。非电解铜提供初始导电路径以允许底板内每个穿通孔的柱的附加电解铜电镀。籽晶化学(非电解铜)将在穿通孔壁的表面上沉积,但是不会在具有电镀保护层的壁的范围内有效沉积。少量的非电解铜可能沉积在电镀保护层上,但是这种数量能够使用现有技术中众所周知的后处理步骤去除。例如,可能在电镀保护层上沉积的任何少量的非电解铜都可以通过将受到的影响区域与碱性溶液中的螯合剂接触一段足够的时间以从疏水性电镀保护层上基本上去除所有的所述催化物。于是将遵循已知的处理或平面镀敷或图案电镀该板。例如,接着可以使用电解或非电解电镀。换言之,穿通孔的内壁与金属沉积溶液接触以仅将暴露出的不受疏水性电镀保护层保护的壁的催化区域镀上金属。
通孔结构内的导电材料的电镀将在存在籽晶材料的任何地方建立。与之类似,在存在电镀保护层的地方将不会形成导电材料的电镀。由此,通孔结构内没有电镀导电材料的区域有效地将通孔分割成为电绝缘部分。通过全局性在特定位置和PCB层叠的特定层上放置保护层,就可以同时形成通孔结构内的多个电绝缘部分。
由此,上述方法可以被用于将通孔结构配置为多个电绝缘的段。每个这样的段都为PCB内的适当的层提供互连路径。为了提高可靠性或增强功能性,随后可以使用类似环氧介电材料或其它绝缘或电阻聚合体填充这种分割的通孔。因此,可以避免昂贵、易出错、以及时间密集的反钻。与之类似,参考回到图3,电镀保护层370的使用避免了反钻可能产生的对PCB 300可能的破坏。还有一个好处是,鉴于反钻通常在+/-5mils的深度容差内可控,可以根据于此描述的***和方法实现可控的+/-1mils或更好的深度容差。结果,与反钻相比较,电镀保护层370、介电层320b、以及导电层310c之间的一致性可以被保持在更为紧密的标准偏差。
根据特定实施例,可能优选较厚的保护层沉积。在这种情况下,子复合结构或核心使用对应于在最终PCB层叠中所期望的分割的通孔结构的区域的穿通孔机械钻孔。子复合结构的厚度可以在大约1-50mils的范围内变化。由此,能够产生电镀保护层的较厚沉积。利用专门的孔洞填充装置、模版印刷或丝网印刷使用电镀保护层填充穿通孔。这种处理已知为孔填塞或通孔填充。然后利用适当的处理固化电镀保护层。可以使用平面化或洗涤工序以从子复合结构的表面上去除任何多余的电镀保护层。可以利用标准的PCB过程处理子复合结构以形成电路图像。应注意,可以在形成电路图像之前或之后使用电镀保护层填充穿通孔。子复合结构于是可以层压到多层PCB层叠并且该过程可以如上所述一直继续用于PCB层叠内一个或多个通孔结构内壁的非电解引晶以及随后的电镀。根据特定实施例,使用电介电材料、电阻性软膏或电压可变换的介电材料填充分割的通孔以提高可靠性和功能性。在使用电压可变换的介电材料的情况下,可以在PCB内制成可编程电路走线。此外,电压可变换的介电材料能够提供瞬变保护。此处所使用的术语“瞬变”不仅仅包括静电放电事件,还包括直接或间接导致电压和电流进入印刷电路板以及这种电压或电流的幅度足够高以致使印刷电路板上的电子元件退化或失败的任何短期的现象。
图9是根据特定实施例,描述具有利用较厚一层的电镀保护层形成的分割的电镀通孔结构的PCB层叠的示例。图9示出了包括由介电层920a-920f分隔的导电层910a-910f的PCB 900。电镀通孔结构930被电镀以籽晶导电材料990并进一步覆盖以导电材料992。通过在用于构成PCB层叠的子复合结构中选择性沉积电镀保护层将电镀通孔930有效地分割为许多电绝缘部分(930a和930b)。
图9示出了分割的电镀通孔允许电信号960通过穿越通孔930的绝缘部分930a从PCB 900的第一导电层910a上的一条迹线940传输到第二导电层910b上的另一条迹线950,同时信号完整性没有由于930b部分引起的干扰而降级。电镀通孔结构930的导电材料992是电信号960通过其从PCB 900的第一导电层910a传送到第二导电层910b的介质。与之类似,通孔930的绝缘部分930b允许另一电信号962传送到迹线980而不与信号960干扰。电镀保护层970防止通孔结构930内的导电材料990和992在导电层910c和910d上沉积。结果,通孔930被有效分割为电绝缘部分930a和930b。
PCB 900可以具有任何数量的导电层和介电层。出于简化的目的,图9仅示出了六个导电层910a-910f和六个介电层920a-920f。每个导电层910a-910f都可以包括诸如供电或接地层的部分或完整的层,并且可以包括电路迹线层,或可以包括同时具有电路迹线和诸如接地层的部分层的层。导电层910a-910f的非限制实例是铜,而介电层920a-920f的一些非限制实例是环氧玻璃、聚酰亚胺玻璃、陶瓷烃、聚酰亚胺膜、聚四氟乙烯薄膜、树脂浸制锍材料、凯夫拉尔、纸、以及具有分散的毫微粉末的树脂电介质。
根据特定实施例,电镀保护层被选择性地沉积在子复合结构的导电层和相邻介电层形成的间隙中。在此情况下,子复合结构可以被机械或激光钻孔以形成盲孔。盲孔在子复合结构的一个导电层上开始,继续经过介电层并在子复合结构的另一个导电层上结束。然而,盲孔的深度能够钻到达到子复合结构的导电层的任何深度。接着例如利用橡皮滚子、打印、或丝网印刷操作将电镀保护层沉积到盲孔中。保护层就得到了固化。可以使用平面化或洗涤操作以从盲孔的开口端去除保护层。可以利用标准PCB程序处理子复合结构以形成电路图像。应当指出,可以在形成电路图像之前或之后沉积电镀保护层。子复合结构于是可以被层压到多层PCB层叠上,并且可以继续进行如上所述的用于非电解引晶和后续的通孔结构内壁的电镀的处理。这种通孔结构内的优点在于电镀保护层不会从空穴的盲孔出来并且可以使得连接到达子复合结构(核心)的未被钻孔的导电层。根据特定实施例,使用电介电材料、电阻性软膏或电压可变换介电材料填充分割的通孔以提高可靠性和功能性。在利用用电压可变换介电材料的情况下,可以在PCB内制成造可编程电路走线。此外,电压可变换介电材料还可以提供瞬变保护。
图10是根据特定实施例,描述具有分割的电镀通孔结构的PCB层叠的示例,该电镀通孔结构是通过导电层和子复合结构的相邻介电层内形成的间隙中选择性沉积电镀保护层而形成的。图10示出了包括由介电层1020a-1020f分隔的导电层1010a-1010f的PCB 1000。电镀通孔结构1030被电镀以籽晶导电材料1090并进一步覆盖以导电材料1092。通过在用于构成PCB层叠的子复合结构中选择性沉积电镀保护层将电镀通孔1030有效分割为许多电绝缘部分(1030a和1030b)。
图10示出了分割的电镀通孔允许电信号1060通过穿越通孔1030的绝缘部分1030a从PCB 1000的第一导电层1010a上的一条迹线1040传送到另一导电层1010c上的另一条迹线1050,同时信号完整性没有由于1030b部分引起的干扰而降级。电镀通孔结构1030的导电材料1092是电信号1060通过其从PCB 1000的第一导电层1010a传送到另一导电层1010c的介质。与之类似,通孔1030的绝缘部分1030b允许另一电信号1062传送到迹线1080而不与信号1060干扰。电镀保护层1070防止通孔结构1030内的导电材料1090和1092在导电层1010d和介电层1020c上沉积。结果,通孔1030被有效分割为电绝缘部分1030a和1030b。
PCB 1000可以具有任何数量的导电层和介电层。出于简化的目的,图10仅示出了六个导电层1010a-1010f和六个介电层1020a-1020f。每个导电层1010a-1010f都可以包括诸如供电或接地层的部分或完整的层,并且可以包括电路迹线层,或可以包括同时具有电路迹线和诸如接地层的部分层的层。导电层1010a-1010f的非限制实例是铜,而介电层1020a-1020f的一些非限制实例是环氧玻璃、聚酰亚胺玻璃、陶瓷烃、聚酰亚胺膜、聚四氟乙烯薄膜、树脂浸制锍材料、凯夫拉尔、纸、以及具有分散的毫微粉末的树脂电介质。
根据特定实施例,电镀保护层被选择性地沉积在与子复合结构的顶部导电层共面的表面上暴露的电介质上的子复合结构的表面上。在此情况下,电镀保护层被沉积到暴露的电介质上的子复合核心的蚀刻表面上。利用丝网印刷、模版印刷、针沉积或现有技术内已知的其它方法将电镀保护层沉积到电介质上。电镀保护层的沉积厚度能够一直调整到5mils的厚度。电镀保护层的沉积可以是任何形状但是通常可能是几何圆形或方形。沉积之后,利用适当的处理固化保护层。可以使用标准PCB程序处理子复合结构以形成电路图像。应当指出,可以在形成电路图像之前或之后沉积电镀保护层。子复合结构于是就可以被层压到多层PCB层叠上,并且可以继续进行如上所述的用于非电解引晶和后续的通孔结构内壁的电镀的处理。根据特定实施例,使用电介电材料、电阻性软膏或电压可变换介电材料填充分割的通孔以提高可靠性和功能性。在利用电压可变换介电材料的情况下,可以在PCB内制成可编程电路走线。此外,电压可变换介电材料还可以提供瞬变保护。
图11是根据特定实施例,描述具有分割的电镀通孔结构的PCB层叠的示例,该电镀通孔结构是通过在暴露的电介质上的子复合结构的表面上选择性沉积电镀保护层而形成的。图11示出了包括由介电层1120a-1120e分隔的导电层1110a-1110e的PCB 1100。电镀通孔结构1130被电镀以籽晶导电材料1190并进一步覆盖以导电材料1192。通过在用于构成PCB层叠的子复合结构中选择性沉积电镀保护层将电镀通孔1130有效分割为许多电绝缘部分(1130a和1130b)。
图11示出了分割的电镀通孔允许电信号1160通过穿越通孔1130的绝缘部分1130a从PCB 1100的第一导电层1110a上的一条迹线1140传送到另一导电层1110c上的另一条迹线1150,同时信号完整性没有由于1130b部分所引起的干扰而降级。电镀通孔结构1130的导电材料1192是电信号1160通过其从PCB 1100的第一导电层1110a传送到另一导电层1110c的介质。与之类似,通孔1130的绝缘部分1130b允许另一电信号1162传送到迹线1180而不与信号1160干扰。电镀保护层1170防止通孔结构1130内的导电材料1190和1192在导电层1110c和另一导电层1110e之间的区域上沉积。结果,通孔1130被有效分割为电绝缘部分1130a和1130b。电镀通孔结构1130可以是任意的形状。
PCB 1100可以具有任何数量的导电层和介电层。出于简化的目的,图11仅示出了五个导电层1110a-1110e和五个介电层1120a-1120e。每个导电层1110a-1110e都可以包括诸如供电或接地层的部分或完整的层,并且可以包括电路迹线层,或可以包括同时具有电路迹线和诸如接地层的部分层的层。导电层1110a-1110e的非限制实例是铜,而介电层1120a-1120e的一些非限制实例是环氧玻璃、聚酰亚胺玻璃、陶瓷烃、聚酰亚胺膜、聚四氟乙烯薄膜、树脂浸制锍材料、凯夫拉尔、纸、以及具有分散的毫微粉末的树脂电介质。
根据特定实施例,电镀保护层被选择性地沉积在子复合结构表面上的导电区域或导电圆底垫上子复合结构的表面上。导电区域可以形成要电镀的图案或可以是独立的底垫或特征子组件。在底垫或特征子组件的情况下,电镀保护层可以与底垫重叠。利用丝网印刷、打印、针沉积或现有技术内已知的其它方法将电镀保护层沉积到导电区域上。电镀保护层的沉积能够是任何的形状但是通常可能是几何圆形或方形。沉积之后,利用适当的处理固化保护层。可以使用标准PCB程序处理子复合结构以形成电路图像。应当指出,可以在形成电路图像之前或之后沉积电镀保护层。子复合结构于是就可以被层压到多层PCB层叠上,并且可以继续进行如上所述的用于非电解引晶和后续的通孔结构内壁的电镀的处理。根据特定实施例,使用电介电材料、电阻性软膏或电压可变换介电材料填充分割的通孔以提高可靠性和功能性。在利用电压可变换介电材料的情况下,可以在PCB内制成可编程电路走线。此外,电压可变换介电材料还可以提供瞬变保护。
图12是根据特定实施例,描述具有分割的电镀通孔结构的PCB层叠的示例,该电镀通孔结构是通过在子复合结构表面上的导电区域或导电底垫上选择性地沉积电镀保护层而形成的。图12示出了包括由介电层1220a-1220e分隔的导电层1210a-1210e的PCB 1200。电镀通孔结构1230被电镀以籽晶导电材料1290电镀并进一步覆盖以导电材料1292。通过在用于构成PCB层叠的子复合结构中选择性地沉积电镀保护层将电镀通孔1230有效划分为许多电绝缘部分(1230a和1230b)。
图12示出了分割的电镀通孔允许电信号1260通过穿越通孔1230的绝缘部分1230a从PCB 1200的第一导电层1210a上的一条迹线1240传送到导电底垫1210d上的另一条迹线1250,同时信号完整性没有由于1230b部分所引起的干扰而降级。电镀通孔结构1230的导电材料1292是电信号1260通过其从PCB 1200的第一导电层1210a传送到导电底垫1210d的介质。与之类似,通孔1230的绝缘部分1230b允许另一电信号1262传送到迹线1280而不与信号1260干扰。电镀保护层1270防止通孔结构1230内的导电材料1290和1292在导电层1210e和导电底垫1210d之间的区域上沉积。结果是,通孔1230有效划分为电绝缘部分1230a和1230b。电镀通孔结构1230可以是任意形状。
PCB 1200可以具有任何数量的导电层和介电层。出于简化的目的,图12仅示出了五个导电层1210a-1210e和五个介电层1220a-1220e。每个导电层1210a-1210e都可以包括诸如供电或接地层的部分或完整的层,并且可以包括电路迹线层,或可以包括同时具有电路迹线和诸如接地层的部分层的层。导电层1210a-1210e的非限制实例是铜,而介电层1220a-1220e的一些非限制实例是环氧玻璃、聚酰亚胺玻璃、陶瓷烃、聚酰亚胺膜、聚四氟乙烯薄膜、树脂浸制锍材料、凯夫拉尔、纸、以及具有分散的毫微粉末的树脂电介质。
由于电镀保护层沉积的选择性特性和通孔的同时电镀导致分割的部分,通孔可以被细分为多个部分,每一个部分都能够承载信号而不与其它部分内的信号干扰。为了有效做到这样,在设计PCB布局时使用计算机程序是有利的。例如,计算机程序将被***到诸如Cadence AllegroTM或Mentor ExpeditionTM或SupermaxTM的ECAD软件中。计算机程序还可以作为将从ECAD***导入数据的单独的软件模块运行分割通孔,然后将适当的文件输出回到ECAD或计算机辅助制造(CAM)***。这种软件还能够输出用于编程制造装置的文件以在所选择核心上钻取适当的空穴和/或生成布线图以制造印刷模版用于选择性沉积电镀保护层。由此,通过确定电镀保护层的位置和最终分割的通孔的位置,PCB设计可以得到优化以增加走线密度和提高完整性。假如预先存在了PCB布局设计,可以使用计算机程序识别用于在与用来例如反钻的位置相关联的位置上选择性沉积电镀保护层的位置。
在前述说明里,已经参考可能会从一种实现变化为另一种实现的许多特定细节描述了本发明的各实施例。因此,说明和图示被认为是示例而并非出于限制的目的。本发明意图与所附权利要求书同样的广泛,包括其的所有等同物。
Claims (20)
1.一种多层PCB,所述多层PCB包括:
至少一个子复合结构,其具有:
夹在第一导电层和第二导电层之间的介电层;以及
钻通所述至少一个子复合结构并穿过第一导电层、所述介电层和所述第二导电层的第一穿通孔,其中使用电镀保护层填充所述第一穿通孔;
钻通所述多层PCB并穿过所述电镀保护层的第二穿通孔,其中在缺乏所述电镀保护层的区域内以导电材料电镀所述第二穿通孔的内表面,并且不沿着所述电镀保护层以导电材料电镀所述第二穿通孔的内表面,以形成通过所述多层PCB的电分割的通孔结构。
2.一种与多层PCB一起使用的子复合结构,所述子复合结构包括:
夹在第一导电层和第二导电层之间的介电层;以及
钻通所述子复合结构并穿过所述第一导电层、所述介电层和所述第二导电层的穿通孔,其中使用电镀保护层填充穿过所述第一导电层、所述介电层和所述第二导电层的所述穿通孔,所述电镀保护层电分割通过所述第一导电层、所述介电层和所述第二导电层延伸的通孔结构。
3.一种多层PCB,所述多层PCB包括:
至少一个子复合结构,其具有:
夹在第一导电层和第二导电层之间的介电层;以及
钻通所述第一导电层和所述介电层的盲孔,其中使用电镀保护层填充所述盲孔;
钻通所述多层PCB并穿过所述电镀保护层的穿通孔,其中在缺乏所述电镀保护层的区域内以导电材料电镀所述穿通孔的内表面,并且不沿着所述电镀保护层以导电材料电镀所述穿通孔的内表面,以形成通过所述多层PCB的电分割的通孔结构。
4.一种与多层PCB一起使用的子复合结构,所述子复合结构包括:
夹在第一导电层和第二导电层之间的介电层;以及
钻通所述第一导电层和所述介电层的盲孔,其中使用电镀保护层填充穿过所述第一导电层和所述介电层的所述盲孔,所述电镀保护层电分割通过所述第一导电层和所述介电层延伸的通孔结构。
5.一种多层PCB,所述多层PCB包括:
至少一个子复合结构,其具有:
夹在导电底垫和导电层之间的介电层;以及
在所述导电底垫上沉积的电镀保护层的选择性沉积;
钻通所述多层PCB并穿过所述电镀保护层的穿通孔,其中在缺乏所述电镀保护层的区域内以导电材料电镀所述穿通孔的内表面,并且不沿着所述电镀保护层用导电材料电镀所述穿通孔的内表面,以形成通过所述多层PCB的电分割的通孔结构。
6.一种与多层PCB一起使用的子复合结构,所述子复合结构包括:
夹在导电底垫和导电层之间的介电层;以及
在所述导电底垫上沉积的电镀保护层的选择性沉积,
其中电镀保护层电分割通过所述导电底垫、所述介电层和所述导电层延伸的通孔结构。
7.一种分割通孔结构的方法,所述方法包括:
在至少一个子复合结构的第一导电层、介电层、以及第二导电层中的至少两层内形成至少一个间隙,其中所述介电层夹在所述第一导电层和所述第二导电层之间;以及
在所述至少一个间隙内沉积电镀保护层以电分割通过所述第一导电层、所述介电层和所述第二导电层延伸的通孔结构。
8.根据权利要求7的方法,还包括:
将所述至少一个子复合结构层压成多层PCB层叠;
通过所述多层PCB层叠钻取穿通孔,以穿过所述电镀保护层的每个区域;以及
处理所述PCB层叠以在缺乏所述电镀保护层的区域内,利用导电材料电镀每个穿通孔的内表面,以形成通过所述多层PCB的相应分割的通孔结构。
9.根据权利要求8的方法,其中所述电镀包括使用电解电镀操作。
10.根据权利要求8的方法,其中所述电镀包括使用非电解电镀操作。
11.根据权利要求7的方法,其中所述电镀保护层包括对能够催化非电解金属沉积的催化类材料的沉积具有抵抗力的绝缘疏水性树脂类材料。
12.根据权利要求11的方法,其中所述绝缘疏水性树脂类材料包括硅树脂、聚乙烯树脂、碳氟树脂、聚氨脂树脂、以及丙烯酸树脂中的一种或多种。
13.根据权利要求11的方法,其中所述绝缘疏水性树脂类材料单独使用或以足够数量与其它树脂类材料结合复合使用,以在所述复合的合成物中保持疏水特性。
14.根据权利要求7的方法,其中所述电镀保护层为干膜。
15.根据权利要求7的方法,其中所述电镀保护层包括软膏或粘性液体。
16.根据权利要求8的方法,其中使用电绝缘、电阻性软膏、以及电压可变换的介电材料中任何一种填充所述分割的通孔结构,以提高可靠性或性能。
17.根据权利要求8的方法,其中所述介电层的材料为以下材料的一种或多种:FR4、环氧玻璃、聚酰亚胺玻璃、陶瓷烃、聚酰亚胺膜、树脂浸制玻璃布、聚四氟乙烯薄膜、树脂浸制锍材料、凯夫拉尔、纸、具有分散的毫微粉末的树脂电介质。
18.根据权利要求7的方法,还包括利用计算机程序来确定用于选择性沉积所述电镀保护层的位置,以及用于生成由一个或多个PCB设计布局程序和计算机辅助制造***所使用的信息以便选择性地沉积所述电镀保护层,以及用于通过所述分割的通孔结构布线电路迹线。
19.根据权利要求7的方法,还包括在包含通孔结构反钻的预先存在的PCB设计中用于反钻的位置上沉积所述电镀保护层。
20.根据权利要求7的方法,还包括在顺序处理期间,在分隔两个或多个分离的PCB子组件的位置上沉积所述电镀保护层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US65888605P | 2005-03-04 | 2005-03-04 | |
US60/658,886 | 2005-03-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101133478A CN101133478A (zh) | 2008-02-27 |
CN100587921C true CN100587921C (zh) | 2010-02-03 |
Family
ID=36941913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200680007139A Active CN100587921C (zh) | 2005-03-04 | 2006-03-06 | 利用电镀保护层同时并选择性分割通孔结构 |
Country Status (6)
Country | Link |
---|---|
US (4) | US20060199390A1 (zh) |
EP (1) | EP1856723B1 (zh) |
JP (1) | JP5179883B2 (zh) |
CN (1) | CN100587921C (zh) |
TW (1) | TWI389205B (zh) |
WO (1) | WO2006094307A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104126334A (zh) * | 2012-02-14 | 2014-10-29 | 太阳控股株式会社 | 阻镀剂用树脂组合物、多层印刷电路板以及多层印刷电路板的制造方法 |
CN109379859A (zh) * | 2018-10-10 | 2019-02-22 | 广州添利电子科技有限公司 | 在pcb基板上的背钻零残铜桩制作工艺 |
Families Citing this family (103)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7695644B2 (en) | 1999-08-27 | 2010-04-13 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
AU6531600A (en) | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
US7825491B2 (en) | 2005-11-22 | 2010-11-02 | Shocking Technologies, Inc. | Light-emitting device using voltage switchable dielectric material |
US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
CN101496167A (zh) | 2005-11-22 | 2009-07-29 | 肖克科技有限公司 | 用于过电压保护的包括电压可变换材料的半导体器件 |
US8089006B2 (en) * | 2006-06-12 | 2012-01-03 | International Business Machines Corporation | High performance resonant element |
US7968010B2 (en) | 2006-07-29 | 2011-06-28 | Shocking Technologies, Inc. | Method for electroplating a substrate |
US7872251B2 (en) | 2006-09-24 | 2011-01-18 | Shocking Technologies, Inc. | Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same |
US7646082B2 (en) * | 2007-05-22 | 2010-01-12 | International Business Machines Corporation | Multi-layer circuit substrate and method having improved transmission line integrity and increased routing density |
US7793236B2 (en) * | 2007-06-13 | 2010-09-07 | Shocking Technologies, Inc. | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
JP5550076B2 (ja) * | 2007-07-05 | 2014-07-16 | オー・アー・セー・マイクロテック・アクチボラゲット | 低抵抗のウエハ貫通ビア |
US7540744B1 (en) | 2008-01-08 | 2009-06-02 | Fci Americas Technology, Inc. | Shared hole orthogonal footprint with backdrilled vias |
US7821796B2 (en) | 2008-01-17 | 2010-10-26 | International Business Machines Corporation | Reference plane voids with strip segment for improving transmission line integrity over vias |
US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
US20090188710A1 (en) * | 2008-01-30 | 2009-07-30 | Cisco Technology, Inc. | System and method for forming filled vias and plated through holes |
US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
KR101653426B1 (ko) | 2008-09-30 | 2016-09-01 | 쇼킹 테크놀로지스 인코포레이티드 | 도전 코어 쉘 입자를 포함하는 전압 절환형 유전 물질 |
US9208931B2 (en) | 2008-09-30 | 2015-12-08 | Littelfuse, Inc. | Voltage switchable dielectric material containing conductor-on-conductor core shelled particles |
US8362871B2 (en) | 2008-11-05 | 2013-01-29 | Shocking Technologies, Inc. | Geometric and electric field considerations for including transient protective material in substrate devices |
US7891091B2 (en) * | 2008-11-25 | 2011-02-22 | Yonggang Li | Method of enabling selective area plating on a substrate |
US9226391B2 (en) | 2009-01-27 | 2015-12-29 | Littelfuse, Inc. | Substrates having voltage switchable dielectric materials |
US8272123B2 (en) | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
US8399773B2 (en) | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
EP2412212A1 (en) | 2009-03-26 | 2012-02-01 | Shocking Technologies Inc | Components having voltage switchable dielectric materials |
US9053844B2 (en) | 2009-09-09 | 2015-06-09 | Littelfuse, Inc. | Geometric configuration or alignment of protective material in a gap structure for electrical devices |
TWI414223B (zh) * | 2010-01-21 | 2013-11-01 | Advanced Semiconductor Eng | 多引線通孔之形成方法 |
US9320135B2 (en) | 2010-02-26 | 2016-04-19 | Littelfuse, Inc. | Electric discharge protection for surface mounted and embedded components |
US9082622B2 (en) | 2010-02-26 | 2015-07-14 | Littelfuse, Inc. | Circuit elements comprising ferroic materials |
US9224728B2 (en) | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
US8615616B2 (en) | 2010-10-28 | 2013-12-24 | Marvell World Trade Ltd. | Programming target devices via traces that traverse a structurally compromised region of a printed circuit board (pcb) |
US8402406B2 (en) | 2010-12-28 | 2013-03-19 | International Business Machines Corporation | Controlling plating stub reflections in a chip package |
WO2012117533A1 (ja) * | 2011-03-02 | 2012-09-07 | 株式会社メイコー | 貫通穴めっき方法及びこれを用いて製造された基板 |
JP2012195389A (ja) | 2011-03-15 | 2012-10-11 | Fujitsu Ltd | 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法 |
CN103188886B (zh) * | 2011-12-31 | 2016-02-03 | 北大方正集团有限公司 | 一种印制电路板及其制作方法 |
CN103857212A (zh) * | 2012-11-30 | 2014-06-11 | 深南电路有限公司 | 多层电路板的制造方法及电路板 |
US10820427B2 (en) | 2013-03-15 | 2020-10-27 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
US9781844B2 (en) | 2013-03-15 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
CN104066265A (zh) * | 2013-03-22 | 2014-09-24 | 叶云照 | 多层印刷电路板结构 |
CN104125699A (zh) * | 2013-04-26 | 2014-10-29 | 北大方正集团有限公司 | 一种印制电路板及其制造方法 |
JP6118170B2 (ja) * | 2013-05-10 | 2017-04-19 | 日本特殊陶業株式会社 | 多層セラミック基板およびその製造方法 |
IN2015DN02964A (zh) * | 2013-06-05 | 2015-09-18 | Ericsson Telefon Ab L M | |
CN105409334B (zh) * | 2013-06-21 | 2019-12-20 | 桑米纳公司 | 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法 |
WO2015012796A1 (en) * | 2013-07-22 | 2015-01-29 | Hewlett-Packard Development Company, L.P. | Motherboard with a hole |
US9801277B1 (en) | 2013-08-27 | 2017-10-24 | Flextronics Ap, Llc | Bellows interconnect |
CN104519659B (zh) * | 2013-09-30 | 2018-04-13 | 北大方正集团有限公司 | 一种电路板通层盲孔的制作方法及电路板 |
CN103687279B (zh) * | 2013-12-02 | 2016-08-31 | 广州美维电子有限公司 | 一种印制电路板制作方法 |
CN103687342B (zh) * | 2013-12-02 | 2016-08-31 | 广州美维电子有限公司 | 一种具有断孔的印制电路板及其制作方法 |
CN103687341B (zh) * | 2013-12-02 | 2016-08-24 | 广州美维电子有限公司 | 一种印制电路板的断孔制作方法 |
EP3085212A4 (en) * | 2013-12-17 | 2017-11-22 | Sanmina Corporation | Methods of forming segmented vias for printed circuit boards |
KR102300288B1 (ko) | 2014-01-22 | 2021-09-10 | 산미나 코포레이션 | 인쇄회로기판에 높은 종횡비로 도금된 관통 홀을 형성하고 높은 정밀도로 스터브를 제거하기 위한 방법 |
KR101975132B1 (ko) | 2014-02-21 | 2019-05-03 | 미쓰이금속광업주식회사 | 보호층 구비 동장 적층판 및 다층 프린트 배선판 |
US9123738B1 (en) * | 2014-05-16 | 2015-09-01 | Xilinx, Inc. | Transmission line via structure |
CN104066278A (zh) * | 2014-06-19 | 2014-09-24 | 四川普瑞森电子有限公司 | 一种印制电路板阻焊前处理方法及阻焊前处理粗化微蚀剂 |
TW201602715A (zh) * | 2014-07-07 | 2016-01-16 | Hitachi Maxell | 配列用遮罩及其製造方法 |
US9560742B2 (en) * | 2014-11-11 | 2017-01-31 | Alcatel Lucent | Backdrill reliability anchors |
US10237983B2 (en) * | 2014-12-23 | 2019-03-19 | Sanmina Corporation | Method for forming hole plug |
EP3259965A4 (en) | 2015-02-20 | 2018-11-07 | Nextgin Technology B.v. | Method for producing a printed circuit board |
CN106034377B (zh) * | 2015-03-19 | 2020-06-16 | 马尔泰克技术有限公司 | 选择性段过孔电镀工艺和结构 |
US9867290B2 (en) | 2015-03-19 | 2018-01-09 | Multek Technologies Limited | Selective segment via plating process and structure |
CN106163076B (zh) * | 2015-03-23 | 2020-10-16 | 马尔泰克技术有限公司 | 选择性段过孔电镀工艺和结构 |
US10264720B1 (en) | 2015-06-23 | 2019-04-16 | Flextronics Ap, Llc | Lead trimming module |
US10321560B2 (en) | 2015-11-12 | 2019-06-11 | Multek Technologies Limited | Dummy core plus plating resist restrict resin process and structure |
CN105451448B (zh) * | 2015-11-30 | 2018-06-26 | 北大方正集团有限公司 | 线路板的制作方法、线路板以及钻针 |
US10292279B2 (en) * | 2016-04-27 | 2019-05-14 | Multek Technologies Limited | Disconnect cavity by plating resist process and structure |
CN106096124B (zh) * | 2016-06-08 | 2020-02-14 | 大连藏龙光电子科技有限公司 | 一种用于pcb信号层的回型对称式布线方法 |
US10712398B1 (en) | 2016-06-21 | 2020-07-14 | Multek Technologies Limited | Measuring complex PCB-based interconnects in a production environment |
US9872399B1 (en) * | 2016-07-22 | 2018-01-16 | International Business Machines Corporation | Implementing backdrilling elimination utilizing anti-electroplate coating |
CN114980523A (zh) | 2016-08-19 | 2022-08-30 | 奈科斯特金技术私人有限公司 | 用于制造印刷电路板的方法 |
US10446356B2 (en) | 2016-10-13 | 2019-10-15 | Sanmina Corporation | Multilayer printed circuit board via hole registration and accuracy |
US10499500B2 (en) | 2016-11-04 | 2019-12-03 | Flex Ltd. | Circuit board with embedded metal pallet and a method of fabricating the circuit board |
US10458778B2 (en) | 2016-11-17 | 2019-10-29 | Multek Technologies Limited | Inline metrology on air flotation for PCB applications |
CN108738379B (zh) * | 2017-02-22 | 2020-02-21 | 华为技术有限公司 | 金属化孔的形成方法、电路板的制造方法及电路板 |
CN106973492B (zh) * | 2017-03-07 | 2019-03-05 | 深南电路股份有限公司 | 一种pcb内层电路互联结构及其加工方法 |
CN108697009B (zh) * | 2017-04-07 | 2020-08-07 | 北大方正集团有限公司 | 印刷电路板的制造方法及印刷电路板 |
US10050361B1 (en) * | 2017-05-22 | 2018-08-14 | Te Connectivity Corporation | Flexible circuit connector |
US10917976B1 (en) * | 2017-07-12 | 2021-02-09 | Juniper Networks, Inc. | Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB |
US10182494B1 (en) | 2017-09-07 | 2019-01-15 | Flex Ltd. | Landless via concept |
CN107960019A (zh) * | 2017-11-21 | 2018-04-24 | 生益电子股份有限公司 | 一种实现零残桩的pcb制作方法及pcb |
US10212828B1 (en) * | 2017-11-27 | 2019-02-19 | International Business Machines Corporation | Via stub elimination by disrupting plating |
CN109874229B (zh) * | 2017-12-04 | 2021-04-09 | 北大方正集团有限公司 | Pcb板阶梯孔的制造方法及pcb板 |
CN108347821A (zh) * | 2017-12-29 | 2018-07-31 | 加弘科技咨询(上海)有限公司 | 用于bga的高速线扇出方法及应用该方法的印制电路板 |
US11039531B1 (en) | 2018-02-05 | 2021-06-15 | Flex Ltd. | System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features |
US10973131B2 (en) | 2018-07-03 | 2021-04-06 | International Business Machines Corporation | Method of manufacturing printed circuit boards |
CN108901146A (zh) * | 2018-08-10 | 2018-11-27 | 重庆方正高密电子有限公司 | 电路板及其选择性电镀工艺、制作工艺 |
CN113424306A (zh) | 2018-12-17 | 2021-09-21 | 艾瑞科公司 | 三维电路的形成 |
WO2020205625A1 (en) * | 2019-03-29 | 2020-10-08 | Robotik Innovations, Inc. | Flex-rigid sensor array structure for robotic systems |
JP2022527847A (ja) | 2019-03-29 | 2022-06-06 | ライオス インテリジェント マシーンズ インコーポレイテッド | ロボットシステム用の触覚知覚装置 |
CN109862718A (zh) * | 2019-04-02 | 2019-06-07 | 生益电子股份有限公司 | 一种孔壁铜层在指定层断开的过孔加工方法及pcb |
US11234325B2 (en) | 2019-06-20 | 2022-01-25 | Infinera Corporation | Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures |
CN112399708A (zh) * | 2019-08-12 | 2021-02-23 | 中兴通讯股份有限公司 | 一种印制电路板、支架和通流装置 |
CN114731758A (zh) | 2019-11-06 | 2022-07-08 | 迅达科技公司 | 用于从印刷电路板去除过孔内的不想要的金属的***和方法 |
US11050172B2 (en) | 2019-11-22 | 2021-06-29 | International Business Machines Corporation | Insertable stubless interconnect |
CN112996220B (zh) * | 2019-12-17 | 2023-03-31 | 华为机器有限公司 | 印制电路板及印制电路板的制备方法 |
CN111010825B (zh) * | 2019-12-27 | 2021-01-01 | 生益电子股份有限公司 | 一种无残桩的pcb制作方法 |
CN110996526B (zh) * | 2019-12-27 | 2020-11-03 | 生益电子股份有限公司 | 一种信号过孔的制作方法 |
US20220252660A1 (en) * | 2021-02-11 | 2022-08-11 | R & D Circuits, Inc. | System and method for detecting defective back-drills in printed circuit boards |
CN115460772A (zh) * | 2021-06-08 | 2022-12-09 | 中兴智能科技南京有限公司 | 一种印刷电路板、印刷电路板制备方法以及电子设备 |
CN115988730A (zh) * | 2021-10-15 | 2023-04-18 | 奥特斯奥地利科技与***技术有限公司 | 部件承载件、以及部件承载件的制造方法和使用方法 |
WO2023076432A1 (en) * | 2021-10-26 | 2023-05-04 | Ttm Technologies, Inc. | Systems and methods for removing undesired metal within vias from printed circuit boards |
CN114206025B (zh) * | 2021-12-14 | 2023-04-28 | 生益电子股份有限公司 | 一种pcb的制备方法和pcb |
CN114340232A (zh) * | 2022-03-17 | 2022-04-12 | 梅州市志浩电子科技有限公司 | 一种选择性沉铜的制作方法及线路板 |
CN114745856A (zh) * | 2022-04-08 | 2022-07-12 | 南京大量数控科技有限公司 | 一种pcb板的高孔厚径比的通孔钻孔方法 |
CN114900973A (zh) * | 2022-06-28 | 2022-08-12 | 生益电子股份有限公司 | 一种塞槽件、pcb侧壁线路的制作方法及pcb |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4668532A (en) * | 1984-09-04 | 1987-05-26 | Kollmorgen Technologies Corporation | System for selective metallization of electronic interconnection boards |
CN1429063A (zh) * | 2001-12-28 | 2003-07-09 | 株式会社东芝 | 多层印制线路板及其制造方法、电子设备 |
US6613413B1 (en) * | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
CN1489187A (zh) * | 2002-06-03 | 2004-04-14 | ����ʿ�뵼������˾ | 用于制造半导体器件的方法 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5443568A (en) * | 1977-09-12 | 1979-04-06 | Fujitsu Ltd | Multilayer printed board |
US4628022A (en) * | 1983-07-13 | 1986-12-09 | At&T Technologies, Inc. | Multilayer circuit board fabrication process and polymer insulator used therein |
JPS62186595A (ja) * | 1986-02-12 | 1987-08-14 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
JPS63133596A (ja) * | 1986-11-26 | 1988-06-06 | カシオ計算機株式会社 | 多層印刷配線板およびその製造方法 |
US4791248A (en) * | 1987-01-22 | 1988-12-13 | The Boeing Company | Printed wire circuit board and its method of manufacture |
US5010641A (en) * | 1989-06-30 | 1991-04-30 | Unisys Corp. | Method of making multilayer printed circuit board |
US5260848A (en) * | 1990-07-27 | 1993-11-09 | Electromer Corporation | Foldback switching material and devices |
US5382928A (en) * | 1993-01-22 | 1995-01-17 | The Whitaker Corporation | RF filter having composite dielectric layer and method of manufacture |
GB2277197B (en) * | 1993-04-13 | 1997-08-27 | Motorola Inc | Voltage protection arrangement |
US5479031A (en) * | 1993-09-10 | 1995-12-26 | Teccor Electronics, Inc. | Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value |
NL9400261A (nl) * | 1994-02-22 | 1995-10-02 | Hollandse Signaalapparaten Bv | Werkwijze voor het vervaardigen van een multilayer microwave board alsmede op deze wijze verkregen boards. |
CN1094237C (zh) * | 1994-07-14 | 2002-11-13 | 苏吉克斯公司 | 单层及多层可变电压保护装置及其制作方法 |
MX9700370A (es) * | 1994-07-14 | 1998-03-31 | Surgx Corp | Estructuras de proteccion de voltaje variable y metodos para fabricarlas. |
US6210537B1 (en) * | 1995-06-19 | 2001-04-03 | Lynntech, Inc. | Method of forming electronically conducting polymers on conducting and nonconducting substrates |
US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
US6172590B1 (en) * | 1996-01-22 | 2001-01-09 | Surgx Corporation | Over-voltage protection device and method for making same |
JPH1053878A (ja) * | 1996-08-07 | 1998-02-24 | Kakihara Kogyo Kk | 無電解めっき析出阻害用組成物 |
US5796570A (en) * | 1996-09-19 | 1998-08-18 | National Semiconductor Corporation | Electrostatic discharge protection package |
US6013358A (en) * | 1997-11-18 | 2000-01-11 | Cooper Industries, Inc. | Transient voltage protection device with ceramic substrate |
US5863447A (en) * | 1997-04-08 | 1999-01-26 | International Business Machines Corporation | Method for providing a selective reference layer isolation technique for the production of printed circuit boards |
KR100452678B1 (ko) * | 1997-06-06 | 2004-10-14 | 제온 코포레이션 | 환상 올레핀계 중합체를 함유하는 절연재료 |
GB2334627B (en) * | 1998-02-21 | 2003-03-12 | Mitel Corp | Vertical spark gap for microelectronic circuits |
US6130459A (en) * | 1998-03-10 | 2000-10-10 | Oryx Technology Corporation | Over-voltage protection device for integrated circuits |
US6064094A (en) * | 1998-03-10 | 2000-05-16 | Oryx Technology Corporation | Over-voltage protection system for integrated circuits using the bonding pads and passivation layer |
US6549114B2 (en) * | 1998-08-20 | 2003-04-15 | Littelfuse, Inc. | Protection of electrical devices with voltage variable materials |
US6329603B1 (en) * | 1999-04-07 | 2001-12-11 | International Business Machines Corporation | Low CTE power and ground planes |
JP3756041B2 (ja) * | 1999-05-27 | 2006-03-15 | Hoya株式会社 | 多層プリント配線板の製造方法 |
US6388208B1 (en) | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
US7446030B2 (en) * | 1999-08-27 | 2008-11-04 | Shocking Technologies, Inc. | Methods for fabricating current-carrying structures using voltage switchable dielectric materials |
AU6531600A (en) * | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
JP3476395B2 (ja) * | 1999-09-24 | 2003-12-10 | Necエレクトロニクス株式会社 | クリーンルーム及びクリーンルームの空調方法 |
NL1014319C2 (nl) * | 2000-02-08 | 2001-08-09 | Fci S Hertogenbosch B V | Connector omvattende een ESD onderdrukker. |
DE10015269A1 (de) * | 2000-03-28 | 2001-06-28 | Siemens Ag | Innenliegende Widerstände in Bohrungen von Leiterplatten |
US6373719B1 (en) * | 2000-04-13 | 2002-04-16 | Surgx Corporation | Over-voltage protection for electronic circuits |
US6787708B1 (en) * | 2000-11-21 | 2004-09-07 | Unisys Corporation | Printed circuit board debug technique |
US6669871B2 (en) * | 2000-11-21 | 2003-12-30 | Saint-Gobain Ceramics & Plastics, Inc. | ESD dissipative ceramics |
US6426470B1 (en) * | 2001-01-17 | 2002-07-30 | International Business Machines Corporation | Formation of multisegmented plated through holes |
US7258819B2 (en) * | 2001-10-11 | 2007-08-21 | Littelfuse, Inc. | Voltage variable substrate material |
US6541712B1 (en) * | 2001-12-04 | 2003-04-01 | Teradyhe, Inc. | High speed multi-layer printed circuit board via |
JP2003229666A (ja) * | 2002-02-04 | 2003-08-15 | Ibiden Co Ltd | 配線板の製造方法および配線板 |
JP3822123B2 (ja) * | 2002-03-22 | 2006-09-13 | 三菱電機株式会社 | 多層プリント配線板 |
US6891272B1 (en) * | 2002-07-31 | 2005-05-10 | Silicon Pipe, Inc. | Multi-path via interconnection structures and methods for manufacturing the same |
US6981319B2 (en) * | 2003-02-13 | 2006-01-03 | Shrier Karen P | Method of manufacturing devices to protect election components |
US20040163234A1 (en) * | 2003-02-24 | 2004-08-26 | Terry Provo | Resistive vias in a substrate |
US20040183135A1 (en) * | 2003-03-19 | 2004-09-23 | Oh-Hun Kwon | ESD dissipative structural components |
US6853036B1 (en) * | 2003-08-06 | 2005-02-08 | Esd Pulse, Inc. | Method and apparatus for preventing microcircuit dynamic thermo-mechanical damage during an ESD event |
US7575778B2 (en) * | 2003-09-08 | 2009-08-18 | Embed Technology Co., Ltd. | Method of applying a polymer thick-film resistive paste for making polymer thick-film resistor having improved tolerances |
US7688598B2 (en) * | 2005-02-16 | 2010-03-30 | Sanmina-Sci Corporation | Substantially continuous layer of embedded transient protection for printed circuit boards |
US7404251B2 (en) * | 2006-04-18 | 2008-07-29 | International Business Machines Corporation | Manufacture of printed circuit boards with stubless plated through-holes |
-
2006
- 2006-03-03 TW TW095107242A patent/TWI389205B/zh active
- 2006-03-06 EP EP06737501.4A patent/EP1856723B1/en active Active
- 2006-03-06 CN CN200680007139A patent/CN100587921C/zh active Active
- 2006-03-06 WO PCT/US2006/008334 patent/WO2006094307A2/en active Application Filing
- 2006-03-06 US US11/369,448 patent/US20060199390A1/en not_active Abandoned
- 2006-03-06 JP JP2007558346A patent/JP5179883B2/ja active Active
-
2008
- 2008-08-12 US US12/190,551 patent/US8667675B2/en active Active
- 2008-08-12 US US12/190,537 patent/US20080296057A1/en not_active Abandoned
-
2009
- 2009-06-11 US US12/483,223 patent/US8222537B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4668532A (en) * | 1984-09-04 | 1987-05-26 | Kollmorgen Technologies Corporation | System for selective metallization of electronic interconnection boards |
US6613413B1 (en) * | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
CN1429063A (zh) * | 2001-12-28 | 2003-07-09 | 株式会社东芝 | 多层印制线路板及其制造方法、电子设备 |
CN1489187A (zh) * | 2002-06-03 | 2004-04-14 | ����ʿ�뵼������˾ | 用于制造半导体器件的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104126334A (zh) * | 2012-02-14 | 2014-10-29 | 太阳控股株式会社 | 阻镀剂用树脂组合物、多层印刷电路板以及多层印刷电路板的制造方法 |
CN109379859A (zh) * | 2018-10-10 | 2019-02-22 | 广州添利电子科技有限公司 | 在pcb基板上的背钻零残铜桩制作工艺 |
Also Published As
Publication number | Publication date |
---|---|
EP1856723A2 (en) | 2007-11-21 |
US20080296057A1 (en) | 2008-12-04 |
JP5179883B2 (ja) | 2013-04-10 |
EP1856723B1 (en) | 2013-05-01 |
US8667675B2 (en) | 2014-03-11 |
CN101133478A (zh) | 2008-02-27 |
WO2006094307A3 (en) | 2007-08-30 |
US8222537B2 (en) | 2012-07-17 |
US20080301934A1 (en) | 2008-12-11 |
JP2008532326A (ja) | 2008-08-14 |
US20090288874A1 (en) | 2009-11-26 |
TWI389205B (zh) | 2013-03-11 |
TW200703508A (en) | 2007-01-16 |
EP1856723A4 (en) | 2010-08-04 |
US20060199390A1 (en) | 2006-09-07 |
WO2006094307A2 (en) | 2006-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100587921C (zh) | 利用电镀保护层同时并选择性分割通孔结构 | |
JP6737433B2 (ja) | めっきレジストを用いたビア構造の同時で選択的なワイドギャップ分割 | |
US11765827B2 (en) | Simultaneous and selective wide gap partitioning of via structures using plating resist | |
US11304311B2 (en) | Simultaneous and selective wide gap partitioning of via structures using plating resist | |
US20090260868A1 (en) | Printed circuit board and method of manufacturing the same | |
US10064292B2 (en) | Recessed cavity in printed circuit board protected by LPI | |
US20090136656A1 (en) | Method of manufacturing printed circuit board | |
KR19980043009A (ko) | 다층인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |