CN1429063A - 多层印制线路板及其制造方法、电子设备 - Google Patents

多层印制线路板及其制造方法、电子设备 Download PDF

Info

Publication number
CN1429063A
CN1429063A CN02143160A CN02143160A CN1429063A CN 1429063 A CN1429063 A CN 1429063A CN 02143160 A CN02143160 A CN 02143160A CN 02143160 A CN02143160 A CN 02143160A CN 1429063 A CN1429063 A CN 1429063A
Authority
CN
China
Prior art keywords
layer
via hole
coat
conductor layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02143160A
Other languages
English (en)
Inventor
八甫谷明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1429063A publication Critical patent/CN1429063A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种多层印制线路板，包括一个多层基片(18)。该基片(18)具有多个导体层(20a，20b，20c，20d，20e，20f，20g，20h)，多个设置于导体层(20a，20b，20c，20d，20e，20f，20g，20h)之间的绝缘层(21)，一个贯入这些绝缘层(21)并带有一个和导体层(20a，20b，20c，20d，20e，20f，20g，20h)电连接的涂覆层(24，62)的通路孔，及一个该通路孔(22，61)穿过其中的涂覆阻挡层(23，51a，51b)。该涂覆阻挡层(23，51a，51b)向该通路孔(22，61)内部暴露并且把该涂覆层(24，62)分割成多个部分(25a，25b，52a，52b，52c，63a，63b)。该涂覆层(24，62)的这些部分(25a，25b，52a，52b，52c，63a，63b)电气上和导体层(20a，20b，20c，20d，20e，20f，20g，20h)连接。

Description

多层印制线路板及其制造方法、电子设备
相关申请的相互参照
本申请基于并且要求于2001年12月28日申请的在先日本专利申请2001-401680号的优先权，该在先申请的全部内容在此收录作为参考文献。
技术领域
本发明涉及一种带有用来电气上连接多个导体层的通路孔的多层印制线路板。本发明还涉及一种由该多层印制线路板上的电路元件组成的电路组件。本发明还涉及一种用于制造该多层印制线路板的方法。
背景技术
在诸如便携式计算机的电子设备中广泛使用可在其上高密度地安装电路元件的多层印制线路板。该多层印制线路板具有一块基片。该基片由多个导体层和多个设置于导体层之间的绝缘层构成。其中的二层导体层是基片的最上层和最下层，其余的导体层则位于基片内。各导体层电气上通过至少一个通路孔。
通路孔贯入基片并且沿基片的厚度方向延伸。应被连接的导体层对于通路孔是暴露的。沿着通路孔涂覆一导电层。这样，各导体层电气上和该涂覆的导电层连接。
在多层印制线路板中，用来连接各导体层的通路孔贯入基片并且沿基片的厚度方向延伸。这意味着通路孔不仅穿过应连接的各导体层，而且还穿过其它不需要连接的导体层。从而减小了基片中可使用的线路区。即，在基片中可使用的线路区的一部分中不能形成线路。
研究一块具有六个导体层的印制线路板。第一和第六导体层是基片的最上层和最下层，而第二至第五导体层位于基片内。假定必须通过通路孔连接第一和第二导体，而第三至第六导体层完全不必连接。通路孔不仅穿过第一和第二导体层，而且穿过第三至第六导体层。因此，第三至第六导体层构形成不对该通路孔暴露。从而，第三至第六导体层减小了各自的线路区并且其各自的形状受到限制。
在把多个通路孔用于连接导体层的情况下，为了避免短路，每个通路孔只能使用一个电路。多个通路孔的使用使得难以提高多层印制线路板的线路密度。
发明内容
本发明的一个目的是提供一种能够通过利用一个通路孔连接组成多个电路的多个导体层的多层印制线路板。
本发明的另一个目的是提供一种构成该多层印制线路板的紧凑组件。
本发明的再一个目的是提供一种用于制造具有高线路密度的多层印制线路板的方法。
为了达到上述第一目的，依据本发明的多层印制线路板包括一块多层基片。该基片具有多个导体层，多个设置于导体层之间的绝缘层，一个穿过各绝缘层并且带有一个电气上连接各导体层的涂覆层的通路孔，以及一个该通路孔穿过其中的涂覆阻挡层。该涂覆阻挡层向该通路孔的内部暴露并且把该涂覆层分割成多个部分。该涂覆层的各个部分电气上连接各个导体层。
由于如此配置该多层印制线路板，在多层基片里不存在不能用来利用线路和导体层连接的区域。
和常规多层印制线路板中一个通路孔只能连接一个电路的各元件不同，一个通路孔可以连接组成不同类型电路的多个导体层。这大大提高印制线路板的线路密度。
将在下面的说明中陈述本发明的其它目的和优点，其中一部分在该说明中是清楚的，或者可通过实践本发明予以认识。可以通过以下特别指出的手段以及各种组合来实现和获得本发明的目的和优点。
附图说明
所收录的附图构成本说明书的一部分并示出本发明的各实施例，并且和上面给出的概括说明以及下面给出的对各实施例的详细说明一起用来解释本发明的原理。
图1是包含着应用本发明第一实施例的电路组件的便携式计算机的透视图；
图2是包括一个含有依据本发明第一实施例的电路组件的壳体的便携式计算机的剖面图；
图3是依据本发明第一实施例的多层印制线路板的剖面图；
图4是图3的X部分的放大剖面图；
图5是该多层印制线路板的割面图，其中示出构成该多层印制线路板的各层；
图6是第一实施例的一部分的剖面图，其中示出第一至第三双铜包层叠片；
图7是示出第一实施例的第二双铜包层薄片的剖面图，在其上形成涂覆阻挡层；
图8是多层印制线路板的剖面图，示出构成整体的各层；
图9是具有一个穿过所有组成层的通路孔的多层印制线路板的剖面图；
图10是多层印制线路板的剖面图，描述衬以涂覆层的通路孔；
图11是依据本发明第二实施例的多层印制线路板的剖面图；以及
图12是依据本发明第三实施例的多层印制线路板的剖面图。
具体实施方式
参照图1至图10说明应用于便携式计算机的本发明的第一实施例。
图1和图2示出作为一个电子设备的便携式计算机1。便携式计算1包括一个主体部分2和一个显示器单元3。
主体部分2包括一个盒状的壳体4。该壳体4具有一个底壁4a、一个顶壁4b、一个前壁4c以及左、右壁4d。顶壁4b具有键盘附着部分6。在该键盘附着部分6中设置键盘7。
显示器单元3包括一个显示器壳体8和一个液晶显示屏9。通过铰链(未示出)显示器壳体8和壳体4的后边缘耦合。液晶显示屏9安装在显示器壳体8内并通过在显示器壳体8的正面中做成的开口10暴露在外。
如图2所描述，主体部分2的壳体4包含一个电路组件15。该电路组件15具有一个多层印制线路板16和多个电路元件17。该印制线路板16由八层构成。电路组件17包括半导体插件和芯片。多层印制线路板16平行于壳体4的底壁4设置。各电路元件17安装在多层印制线路板16的二个面上。
如图3中所示，多层印制线路板16具有一个多层基片18。该基片18通过常规的标准方法制造。基片18包括第一到第八导体层L1至L8，或20a至20h，并包括多个绝缘层21。在多层基片18的厚度方向上交替设置导体层20a-20h和各绝缘层21，一层在另一层的上面。多层基片18具有表面18a和背面18b，它们分别用最上绝缘层21和最下绝缘层21定义。
第一至第八导体层20a至20h例如是铜层。第一导体层20a，即第一层L1，暴露于多层基片18的表面18a。第八导体层20h，即第八层L8，暴露于多层基片18的背面18b。第一和第八导体层20a和20h具有规定的图案。第二至第七导体层20b至20g，即层L2至层L7，位于多层基片18内并且各自具有规定的图案。
绝缘层21例如由诸如聚酰亚胺或环氧树脂的合成树脂制成。任何二个相邻的绝缘层21夹住它们之间的一个导体层。
多层基片18具有至少一个通路孔22。该通路孔22沿基片18的厚度方向延伸。该通路孔22穿过所有的绝缘层21以及第一导体层20a，第三导体层20c、第六导体层20f和第八导体层20h。这样，通路孔20在多层基片18的表面18a和背面18b上开口。第一、第三、第六和第八导体层20a、20c、20f和20h向该通路孔22的内部暴露。
如图3中所示，多层基片18具有一个涂覆阻挡层23。该涂覆阻挡层23由诸如基于聚酰亚胺的树脂或基于聚四氟乙烯的树脂的合成树脂制成。该涂覆阻挡23位于多层基片18的第五层20e，即L5处。层23设置于夹住第五导体层20e的二个绝缘层21之间。请注意通路孔22穿过该涂覆阻挡层23。从而涂覆阻挡层23向通路孔22的内部暴露。
通路孔22衬以导电涂覆层24。该涂覆层24可以容易地附着到向通路孔22的内部暴露的导体层20a、20c、20f和20h以及绝缘层21。涂覆层24难以附着到涂覆阻挡层23。
这就是为什么涂覆层24不处于设置了涂覆阻挡层23的位置处的原因，正如从图4最佳地看出那样。涂覆阻挡层23向通路孔22的内部暴露。这样，它把涂覆层24分割成二个部分25a和25b。第一和第二部分25a和25b是沿着通路孔22的轴排列的。涂覆阻挡层23定义一个隔开涂覆层24的第一和第二部分25a和25b的间隙26。该间隙26是圆形的，沿着通路孔22的圆周延伸。由于间隙26，第一和第二部分25a和25b彼此保持电隔离。
如图3中所示，涂覆层24的第一部分25a位于多层基片18的第一至第五层L1至L5上。第一部分25a与第一导体层20a和第三导体层20c相接触，电气上连接该导体层20a和20c。
涂覆层24的第二部分25b位于多层基片18的第五至第八层L5至L8上。第二部分25b与第六导体层20f和第八导体层20h相接触，电气上连接导体层20f和20h。
参照图5至10解释一种制造多层印制线路板16的方法。
首先，如图5中示意那样，准备第一、第二和第三双铜包层薄片30、31和32，二个铜层33、34以及多个半固化片(prepreg)35a至35d。第一双铜包层薄片30将构成第二和第三导体层20b和20c(L2，L3)。第二双铜包层薄片31将构成第四和第五导体层20d和20e(L4、L5)。第三双铜包层薄片32将构成第六和第七导体层20f和20g(L6、L7)。铜层33和34分别充当第一和第八导体层20a和20h。半固化片35a至35d将构成各绝缘层21。第一至第三双铜包层薄片30至32各由一个硬基底36和二个铜层37a、37b构成。硬基底36设置于铜层37a和37b之间。
接着，向第一至第三双铜包层薄片30至32中每一薄片的铜层37a和37b施加抗蚀刻剂。蚀刻第一至第三双铜包层薄片30至32。从而如图6中示出的那样，形成夹着第一双铜包层薄片30的基底36的第二和第三导体层20b和20c。类似地，形成夹着第二双铜包层薄片31的基底36的第四和第五导体层20d和20e。同样形成夹着第三双铜包层薄片32的基底36的第六和第七导体层20f和20g。
通过网板印刷向第二双铜包层薄片31中要制造通路孔22的部分38施加阻碍涂覆层粘着的材料，从而，如图7中所示，在第二双铜包层薄片31的基底36上淀积涂覆阻挡层23。
接着，如图8中所示，以一个在另一个上的形式交替地设置第一至第三双铜包层薄片30至32和半固化片35b及35c。在半固化片35a设置于层33和薄片30之间的情况下，铜层33设置在第一双铜包层薄片30上。在半固化片35d设置于层33和薄片30之间的情况下，铜层34设置在第三双铜包层薄片32上。从而得到一个由八层构成的叠片39。
接着，对叠片39加热和加压(未示出)。半固化片35a至35d经处理，随着时间的推移逐步***。结果，第一至第三双铜包层薄片30至32相互粘着，第一双铜包层薄片30和铜层33彼此粘着，并且第三双铜包层薄片32和铜层34彼此粘着。叠片39成为一个整体结构。同时，铜层33和34覆盖叠片39的上表面和下表面。
把叠片39放在钻孔机上。该机器的钻子40钻入叠片39，穿过铜层33和34、所有的绝缘层21、第三层体层20c、第六导体层20f以及涂覆阻挡层23。这样，在叠片39中做出通路孔22。
接着，叠片39的所有表面以及通路孔22的内表面吸入催化剂(金属钯)。在叠片39上进行无电铜敷镀。如图10中所示，对覆盖叠片39的上下表面的铜层33和34施加抗涂覆剂41。从而形成和第一及第八导体层20a和20h对应的负片图案(negative pattern)。再次在叠片39上进行无电铜敷镀。在通路孔22的内表面上以及铜层33和34的那些未覆盖抗涂覆剂41的各个部分上形成涂覆层24，如图10中所示。
此刻，通路孔22的内表面上向涂覆阻挡层23暴露的部分不粘着涂覆层。在此处形成间隙26。该间隙26把通路孔22的内表面上的涂覆层24分割成第一和第二部分25a和25b。在通路孔22内保持这些彼此电隔离的部分25a和25b。
然后，去掉抗涂覆剂41以露出铜层33和34。蚀刻铜层33和34。从而分别在叠片39的上表面和下表面上形成第一和第八导体层20a和20h。这样就提供了图1的结构。
进行后处理工序，例如字符印刷和装饰抛光。从而制造出多层印制线路板16。
本发明的第一实施例中，通路孔22中提供的涂覆层24被分割成电隔离的第一和第二部分25a和25b。
第一部分25a电气上和第一导体层20a(层L1)以及第三层体20c(层L3)连接。另一方面，第二部分25b电气上和第六导体层20f(层L6)以及第八导体层20h(层L8)连接。
这样，通路孔22在整体上可用来连接各导体层。多层基片18中不再留下不能通过利用线路连接各导体层的区域。
在第一实施例中，和其中一个通路孔只能连接一个电路的元件的常规多层印制线路板不同，一个通路孔22用来连接组成二种类型电路的各导体层。因此，当通过其中把导体层20a至20h以及各绝缘层21压到一起的标准工艺过程制造多层印制线路板16时，不仅由于该标准工艺过程可以低成本和高质量地制造多层基片18，并且明显提高印制线路板16的线路密度。
由于提高了线路密度，多层印制线路板16可以在高密度下可靠地支持具有许多端子以完成许多功能的多个电路元件17(例如，半导体组件)。从而可以小型化电路组件15。这允许使包含电路组件15的壳体4能做得更薄。最终，便携式计算机1可以变得小巧紧凑。
另外，为了制造多层印制线路板16，在完成薄片31的蚀刻后，通过网板印刷向第二双铜包层薄片31施加防止涂覆层粘着的材料就足够了。这样，可以利用现有的制造多层印制线路板工艺方法在不必大改动现有方法的情况下制造印制线路板16。从而，可以通过使用现有的生产设备高效率地制造多层印制线路板16。
本发明不受限于上面说明的第一实施例。图11示出本发明的第二实施例。
在第二实施例中，分别在多层基片18的二个绝缘层21上沉积二个涂覆阻挡层51a和51b。如第一实施例中一样，涂覆阻挡层51a和51b是用阻止涂覆层粘着的材料制成的。涂覆阻挡层51a和51b沿通路孔22的轴彼此隔开并向通路孔22的内部暴露。
从而，在涂覆阻挡层51a和51b所处的位置不存在涂覆层24。涂覆阻挡层51a和51b把通路孔22的内表面上的涂覆层24分割成三个部分52a、52b和52c。该第一、第二和第三部分52a、52b和52c沿通路孔22的轴彼此隔开并且借助各间隙26电气上隔离。
如图11所示，涂覆层24的第一部分52a设置在多层基片18的第一层L1至第三层L3上。该第一部分52a接触第一导体层20a和第二导体层20b，从而电气上连接这些导体层20a和20b。
涂覆层24的第二部分52b设置在多层基片18的第三层L3至第六层L6上。该第二部分52b和第四导体层20d以及第五导体层20e接触，电气上连接这些导体层20d和20e。
涂覆层24的第三部分52c设置在多层基片18的第六层L6至第八层L8上。该第三部分52c和第七导体层20g以及第八导体层20h接触，电气上连接这些导体层20g和20h。
在第二实施例中，通路孔22内表面上形成的涂覆层24被分割成三个部分，即，第一部分52a、第二部分52b以及第三部分52c。这三个部分52a、52b、52c电气上彼此隔离。这实现了通过只使用一个通路孔22连接构成三种类型的电路的各导体层。
此外，通路孔22整体地用于连接各导体层。从而，在多层基片18中不留下不能通过使用线路连接各导体层的区域，并且进一步提高印制线路板16的线路密度。
图12示出本发明的第三实施例。
在该第三实施例中，多层基片18具有一个盲(blind)孔61。在其它任何方面，多层基片18的结构和上面第一实施例所说明的它的对应物的结构相同。
如图12所示，盲孔61穿过多层基片18的第一层L1至第五层L5。该盲孔61一端向多层基片18的表面18a打开。盲孔61的另一端由第五导体层20e封闭。导电的涂覆层62覆盖盲孔61的内表面。
多层基片18具有一个沉积在一个绝缘层21上的涂覆阻挡层23。在多层基片18的第三层L3中设置该涂覆阻挡层23。盲孔61穿过涂覆阻挡层23。从而，盲孔61上由涂覆阻挡层23定义的表面部分不存在涂覆层。从而，涂覆阻挡层23把盲孔61内表面上的涂覆层62分割成二个部分63a和63b。第一和第二部分63a和63b沿着盲孔61的轴彼此隔开并且通过间隙26保持相互电隔离。
如图12所示，涂覆层62的第一部分63a设置在多层基片18的第一层L1至第三层L3上。该第一部分63a和第一、第二导体层20a、20b接触，从而连接这二个层20a和20b。
涂覆层62的第二部分63b设置在多层基片18的第三层L3至第五层L5上。该第二部分63b和第四导体层20d以及第五导体层20e接触，电气上连接这些层20d和20e。
在第三实施例中，盲孔61内表面上形成的涂覆层62被分割成二部分，即，电气上彼此隔离的第一部分63a和第二部分63b。这里，一个盲孔61用于连接二种类型的电路。
在上面的第一实施例中，通过网板印刷向第二双铜包层薄片施加阻止涂覆层粘着的材料。尽管如此，本发明不受第一实施例的限制。若该材料是光敏的，则可以在二个步骤中形成涂覆阻挡层。在第一步骤中，对双面具有铜层的第二薄片施加液化感光剂，或者对第二薄片粘结光敏薄膜。在第二步骤中，对第二薄片中与涂覆阻挡层对应的部分曝光并接着显影。
在上面说明的第一实施例中，通过标准工艺过程形成多层印制线路板。尽管如此，本发不受此的限制，例如，可以通过标准工艺过程形成第二至第七层，接着通过叠加(build-up)法形成第一和第八层。备选地，可以通过叠加法形成多层印制线路板的所有层。
另外，组成多层印制线路板的层数不受限于八层。相反，该线路板可以由六层、十层或更多层构成。和其构成的层数无关，可以用和第一实施例相同的方法制造该线路板。
本领域技术人员容易想到其它优点和修改。从而，本发明在其更宽的方面不受本文中示出并说明的各个细节以及各典型实施例的限制。因此，在不背离由后附权利要求书及其等同物定义的发明总构思的精神和范围下可以做出各种修改。

Claims (16)

1.一种多层印制线路板，其特征在于包括：
一个多层基片(18)，其具有：
多个导体层(20a，20b，20c，20d，20e，20f，20g，20h)；
多个设置于所述导体层(20a，20b，20c，20d，20e，20f，20g，20h)之间的绝缘层(21)；
一个贯入这些绝缘层(21)并带有一个与导体层(20a，20b，20c，20d，20e，20f，20g，20h)电连接的涂覆层(24，62)的通路孔(22，61)；以及
一个该通路孔(22，61)穿过其中的涂覆阻挡层(23，51a，51b)，
其中该涂覆阻挡层(23，51a，51b)向该通路孔(22，61)的内部暴露而且把该涂覆层(24，62)分割成多个部分(25a，25b，52a，52b，52c，63a，63b)，并且该涂覆层的这些部分电气上和导体层连接。
2.依据权利要求1的多层印制线路板，其特征在于：该涂覆阻挡层(23，51a，51b)定义该通路孔(22，61)中的间隙(26)，这些间隙(26)电气上隔离该涂覆层(24，62)的各个部分(25a，25b，52a，52b，52c，63a，63b)，每个间隙(26)是圆形的并且沿着该通路孔(22，61)的圆周连续延伸。
3.依据权利要求1的多层印制线路板，其特征在于：该涂覆层(24，62)的各个部分(25a，25b，52a，52b，52c，63a，63b)彼此相对并且各间隙(26)位于该涂覆层(24，62)的各部分(25a，25b，52a，52b，52c，63a，63b)之间。
4.依据权利要求1的多层印制线路板，其特征在于：该涂覆阻挡层(23，51a，51b)位于相邻的绝缘层(21)之间。
5.依据权利要求2的多层印制线路板，其特征在于：以一个在另一个上的方式交替设置导体层(20a，20b，20c，20d，20e，20f，20g，20h)和绝缘层(21)，并且涂覆层(24，62)的各个部分(25a，25b，52a，52b，52c，63a，63b)沿多层基片(18)的厚度方向排列。
6.依据权利要求1的多层印制线路板，其特征在于：该通路孔(22)贯入多层基片(18)并且沿该多层基片(18)的厚度方向延伸，并且该通路孔(26)一端在该多层基片(18)的一个表面(18a)上开口并且另一端在该多层基片(18)的背面(18b)上开口。
7.依据权利要求1的多层印制线路板，其特征在于：该通路孔(61)是一个盲孔，其一端在该多层基片(18)的一个表面(18a)上开口并且另一端通过该多层基片(18)上的一个导体层(20e)闭合。
8.依据权利要求1的多层印制线路板，其特征在于：还包括一个该通路孔(22)穿过其中的涂覆阻挡层(51a，51b)，并且这些涂覆阻挡层(51a，51b)在该多层基片(18)的厚度方向上是隔开的；
其中该涂覆阻挡层以及所述另一涂覆阻挡层(51a，51b)向该通路孔(22)的内部暴露并且把该涂覆层(24)分割成多个部分(52a，52b，52c)，而且该涂覆层(24)的这些部分(52a，52b，52c)电气上和导体层(20a，20b，20d，20e，20g，20h)连接。
9.一种电路组件，其特征在于包括：
至少一个电路元件(17)；以及
一个包括一多层基片(18)的多层印制线路板(16)，该多层基片(18)具有：
多个导体层(20a，20b，20c，20d，20e，20f，20g，20h)；
多个设置在该导体层(20a，20b，20c，20d，20e，20f，20g，20h)之间的绝缘层(21)；
一个贯入这些绝缘层(21)并带有一个和导体层(20a，20b，20c，20d，20e，20f，20g，20h)电连接的涂覆层(24，62)的通路孔(22，61)；以及
一个该通路孔(22，61)穿过其中的涂覆阻挡层(23，51a，51b)，
其中该涂覆阻挡层(23，51a，51b)向该通路孔(22，61)的内部暴露而且把该涂覆层(24，62)分割成多个部分(25a，25b，52a，52b，52c，63a，63b)，并且该涂覆层(24，62)的这些部分(25a，25b，52a，52b，52c，63a，63b)和导体层(20a，20b，20c，20d，20e，20f，20g，20h)电气连接。
10.依据权利要求9的电路组件，其特征在于：该涂覆阻挡层(23，51a，51b)定义该通路孔(22，61)中的间隙(26)，并且这些间隙(26)电气上隔离该涂覆层(24，62)的各个部分(25a，25b，52a，52b，52c，63a，63b)，每个间隙(26)是圆形的并且沿着该通路孔(22，61)的圆周连续延伸。
11.依据权利要求9的电路组件，其特征在于：以一个在另一个上的方式交替设置导体层(20a，20b，20c，20d，20e，20f，20g，20h)和绝缘层(21)，并且涂覆层(24，62)的各个部分(25a，25b，52a，52b，52c，63a，63b)沿多层基片(18)的厚度方向排列。
12.一种电子设备，其特征在于包括：
一个壳体(4)；以及
一个设置在该壳体(4)内的并包括一个多层基片(18)的多层印制线路板(16)，该多层基片(18)具有：
多个导体层(20a，20b，20c，20d，20e，20f，20g，20h)；
多个设置于导体层(20a，20b，20c，20d，20e，20f，20g，20h)之间的绝缘层(21)；
一个贯入这些绝缘层(21)并带有一个与导体层(20a，20b，20c，20d，20e，20f，20g，20h)电连接的涂覆层(24，62)的通路孔(22，61)；以及
一个该通路孔(22，61)穿过其中的涂覆阻挡层(23，51a，51b)，
其中该涂覆阻挡层(23，51a，51b)向该通路孔(22，61)的内部暴露而且把该涂覆层(24，62)分割成多个部分(25a，25b，52a，52b，52c，63a，63b)，并且该涂覆层(24，62)的这些部分(25a，25b，52a，52b，52c，63a，63b)和导体层(20a，20b，20c，20d，20e，20f，20g，20h)电气上连接。
13.一种制造多层印制线路板的方法，其中该线路板具有多个导体层(20a，20b，20c，20d，20e，20f，20g，20h)，多个设置于导体层(20a，20b，20c，20d，20e，20f，20g，20h)之间的绝缘层(21)，和该一个带有电气上和导体层(20a，20b，20c，20d，20e，20f，20g，20h)连接的涂覆层的通路孔(22，61)，所述方法的特征在于包括：
沉积各导体层(20a，20b，20c，20d，20e，20f，20g，20h)和各绝缘层(21)，并且在要加工通路孔(22，61)的位置处沉积一个涂覆阻挡层(23，51a，51b)，从而形成多层基片(18)；
在该多层基片(18)上加工该通路孔(22，61)，所述通路孔(22，61)贯入要连接的导体层(20a，20b，20c，20d，20e，20f，20g，20h)、各绝缘层(21)以及该涂覆阻挡层(23，51a，51b)；以及
在该多层基片(18)上进行涂覆以形成一个覆盖该通路孔(22，61)的内表面的涂覆层(24，62)，所述涂覆层(24，62)被该涂覆阻挡层(23，51a，51b)分割成各个彼此电隔离的并且电气上和各导体层(20a，20b，20c，20d，20e，20f，20g，20h)连接的部分(25a，25b，52a，52b，52c，63a，63b)。
14.依据权利要求13的方法，其特征在于：分别在导体层(20e)上已沉积的一个绝缘层(21)上沉积该涂覆阻挡层(23)。
15.依据权利要求13的方法，其特征在于：当以一个在另一个上的方式交替设置导体层(20e)和绝缘层(21)时，在二个相邻的绝缘层(21)之间放置该涂覆阻挡层(23)。
16.依据权利要求13的方法，其特征在于：在以一个在另一个上的方式设置导体层(20a，20b，20c，20d，20e，20f，20g，20h)、绝缘层(21)和涂覆阻挡层(23)后，通过压制该导体层(20a，20b，20c，20d，20e，20f，20g，20h)、绝缘层(21)和涂覆阻挡层(23)形成多层基片(18)。
CN02143160A 2001-12-28 2002-09-13 多层印制线路板及其制造方法、电子设备 Pending CN1429063A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001401680A JP2003204157A (ja) 2001-12-28 2001-12-28 多層プリント配線板、多層プリント配線板を搭載した電子機器および多層プリント配線板の製造方法
JP401680/2001 2001-12-28

Publications (1)

Publication Number Publication Date
CN1429063A true CN1429063A (zh) 2003-07-09

Family

ID=19189806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02143160A Pending CN1429063A (zh) 2001-12-28 2002-09-13 多层印制线路板及其制造方法、电子设备

Country Status (5)

Country Link
US (1) US20030121699A1 (zh)
JP (1) JP2003204157A (zh)
KR (1) KR20030057284A (zh)
CN (1) CN1429063A (zh)
TW (1) TW540280B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100587921C (zh) * 2005-03-04 2010-02-03 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
CN102740584A (zh) * 2011-03-31 2012-10-17 深南电路有限公司 印刷线路板及其加工方法
CN103384443A (zh) * 2012-05-03 2013-11-06 易鼎股份有限公司 电路板的导电贯通孔结构
CN103857212A (zh) * 2012-11-30 2014-06-11 深南电路有限公司 多层电路板的制造方法及电路板
CN105900538A (zh) * 2013-12-17 2016-08-24 桑米纳公司 形成用于印刷电路板的分段通孔的方法
US9781830B2 (en) 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
CN108449886A (zh) * 2018-04-04 2018-08-24 生益电子股份有限公司 一种pcb的加工方法及pcb
CN114980498A (zh) * 2022-05-09 2022-08-30 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法
WO2023193502A1 (zh) * 2022-04-08 2023-10-12 华为技术有限公司 电路板、集成电路模组以及电子设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649683B1 (ko) * 2005-08-17 2006-11-27 삼성전기주식회사 무선고주파용 인쇄회로기판 및 그 제조방법
US20070062730A1 (en) * 2005-08-22 2007-03-22 Litton Systems, Inc. Controlled depth etched vias
JP5023738B2 (ja) 2007-02-28 2012-09-12 富士通株式会社 プリント配線板の製造方法
US20090056998A1 (en) * 2007-08-31 2009-03-05 International Business Machines Corporation Methods for manufacturing a semi-buried via and articles comprising the same
JP2012195389A (ja) * 2011-03-15 2012-10-11 Fujitsu Ltd 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法
JP2013168395A (ja) * 2012-02-14 2013-08-29 Taiyo Holdings Co Ltd めっきレジスト用樹脂組成物、多層プリント配線板及び多層プリント配線板の製造方法
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
US9526184B2 (en) * 2012-06-29 2016-12-20 Viasystems, Inc. Circuit board multi-functional hole system and method
US9781844B2 (en) * 2013-03-15 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US10820427B2 (en) 2013-03-15 2020-10-27 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
MY175132A (en) * 2013-06-05 2020-06-09 Ericsson Telefon Ab L M Selective partitioning of via structures in printed circuit boards
CN104470203A (zh) * 2013-09-25 2015-03-25 深南电路有限公司 Hdi电路板及其层间互连结构以及加工方法
JP6711229B2 (ja) 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
US10481496B2 (en) * 2017-06-28 2019-11-19 International Business Machines Corporation Forming conductive vias using a light guide
US20190141840A1 (en) * 2017-08-04 2019-05-09 R&D Circuits, Inc. Single lamination blind and method for forming the same
RU2766865C2 (ru) * 2020-07-21 2022-03-16 Андрей Геннадьевич Черепков Клавиатура

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716097B2 (ja) * 1988-11-25 1995-02-22 日本電気株式会社 多層印刷配線板の製造方法
JP2760069B2 (ja) * 1989-07-18 1998-05-28 日本電気株式会社 多層印刷配線板の製造方法
JPH0797704B2 (ja) * 1989-11-09 1995-10-18 日本電気株式会社 多層印刷配線板の製造方法
JP2874329B2 (ja) * 1990-11-05 1999-03-24 日本電気株式会社 多層印刷配線板の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10667390B2 (en) 2005-03-04 2020-05-26 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
CN100587921C (zh) * 2005-03-04 2010-02-03 三米拉-惜爱公司 利用电镀保护层同时并选择性分割通孔结构
US11765827B2 (en) 2005-03-04 2023-09-19 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US9781830B2 (en) 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
CN102740584A (zh) * 2011-03-31 2012-10-17 深南电路有限公司 印刷线路板及其加工方法
CN102740584B (zh) * 2011-03-31 2015-07-01 深南电路有限公司 印刷线路板及其加工方法
CN103384443A (zh) * 2012-05-03 2013-11-06 易鼎股份有限公司 电路板的导电贯通孔结构
CN103384443B (zh) * 2012-05-03 2016-08-24 易鼎股份有限公司 电路板的导电贯通孔结构
CN103857212A (zh) * 2012-11-30 2014-06-11 深南电路有限公司 多层电路板的制造方法及电路板
CN105900538A (zh) * 2013-12-17 2016-08-24 桑米纳公司 形成用于印刷电路板的分段通孔的方法
CN108449886B (zh) * 2018-04-04 2019-08-20 生益电子股份有限公司 一种pcb的加工方法
CN108449886A (zh) * 2018-04-04 2018-08-24 生益电子股份有限公司 一种pcb的加工方法及pcb
WO2023193502A1 (zh) * 2022-04-08 2023-10-12 华为技术有限公司 电路板、集成电路模组以及电子设备
CN114980498A (zh) * 2022-05-09 2022-08-30 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法
CN114980498B (zh) * 2022-05-09 2024-04-02 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法

Also Published As

Publication number Publication date
TW540280B (en) 2003-07-01
US20030121699A1 (en) 2003-07-03
JP2003204157A (ja) 2003-07-18
KR20030057284A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
CN1429063A (zh) 多层印制线路板及其制造方法、电子设备
CN1260909A (zh) 顺序制作的集成电路封装
CN1131563C (zh) 半导体组件
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1968565A (zh) 高密度印刷电路板及其制造方法
CN1179355C (zh) 柔性布线基板单元
US20070089292A1 (en) Circuit board having a backdrilled multi-signal via
KR970023931A (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
CN1812689A (zh) 多层电路基板及其制造方法
CN1842254A (zh) 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
CN1933697A (zh) 多层配线基板及其制造方法
CN101802261A (zh) 具有需要铜包覆电镀的孔的多层印刷线路板
CN1174664C (zh) 多层印刷配线板和其制造方法
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN1717149A (zh) 电路化衬底
CN1798485A (zh) 多层印刷电路板及其制造方法
CN1805125A (zh) 电路化衬底与制造其之方法、电组合件以及信息处理***
CN1320846C (zh) 电路基板及其制造方法
CN1960597A (zh) 混合多层电路板及其制造方法
CN1731919A (zh) 以并行方式制造pcb的方法
CN101983544A (zh) 刚柔结合电路板及其制造方法
CN1976556A (zh) 配线电路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication