CN100542379C - 具有嵌入式元件的基板及其制造方法 - Google Patents
具有嵌入式元件的基板及其制造方法 Download PDFInfo
- Publication number
- CN100542379C CN100542379C CNB2006100574482A CN200610057448A CN100542379C CN 100542379 C CN100542379 C CN 100542379C CN B2006100574482 A CNB2006100574482 A CN B2006100574482A CN 200610057448 A CN200610057448 A CN 200610057448A CN 100542379 C CN100542379 C CN 100542379C
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- core layer
- substrate
- salient points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种具有嵌入式元件的基板及其制造方法。该制造方法包括提供一第一金属层和一嵌入元件,该第一金属层至少具有两个第一凸点,其对应连接嵌入元件;接着,在一核心层的埋孔中放置嵌入元件;提供一第二金属层,且该第二金属层至少具有两个第二凸点,对应嵌入元件;之后,依序压合第一金属层、核心层和第二金属层,以使两个第一凸点和两个第二凸点分别电性连接嵌入元件;最后,将第一金属层形成图案,以形成一第一线路层;以及将第二金属层形成图案,以形成一第二线路层,并且使嵌入元件电性连接在第一线路层和第二线路层之间。
Description
技术领域
本发明涉及一种基板及其制造方法,特别是一种可改善核心层与嵌入式元件之间结合性的具有嵌入式元件的基板及其制造方法。
背景技术
一般而言,线路基板主要是由多层经过图案化的线路层(patterned circuitlayer)以及绝缘层(dielectric layer)交替重叠形成。其中,图案化的线路层是由铜箔层(copper foil)经过光刻和蚀刻形成,而绝缘层位于图案化的电路层之间,用于隔离图案化的电路层。此外,重叠的图案化的线路层之间是通过贯穿绝缘层的镀通孔(Plating Through Hole,PTH)或导电路径(conductive via)彼此电性连接。最后,在线路基板的表面配置各种电子元件(有源元件、无源元件),并通过内部线路的电路设计而达到电子信号传递(electrical signalpropagation)的目的。
然而,随着市场对轻薄短小并且携带方便的电子产品的需求,因此在目前的电子产品中,将原来焊接于线路基板的电子元件设计成可嵌入线路基板内部的嵌入元件,这样可以增加基板表面的布局面积,以达到电子产品薄型化的目的。但是在现有的使用嵌入式电子元件的技术中,在压合电路层和绝缘层以形成基板时,由于绝缘层经过高温固化处理后,多为不易产生形变的固态,因此容易造成嵌入元件与绝缘层之间仍有许多未填满的空隙,这些空隙不但容易影响压合时基板与嵌入元件的结合性,也会影响压合时嵌入元件与接点的对位。此外,在单一绝缘层的线路基板中,绝缘层的厚度通常比嵌入元件的厚度小,容易造成无法将元件埋入基板中等问题。
发明内容
本发明的目的在于提供一种具有嵌入式元件的基板及其制造方法,以改善核心层与嵌入元件之间的结合性。
本发明提供的一种具有嵌入式元件的基板的制造方法,其包括:首先,提供第一金属层和一嵌入元件,该第一金属层至少具有两个第一凸点,其对应连接该嵌入元件;接着,将嵌入元件放置在核心层的埋孔中;提供一第二金属层,且该第二金属层至少具有两个第二凸点对应该嵌入元件;之后,依序压合第一金属层、核心层以及第二金属层,以使两个第一凸点和两个第二凸点分别电性连接该嵌入元件;最后,将第一金属层形成图案,以形成一第一线路层;以及将第二金属层形成图案,以形成一第二线路层,且该嵌入元件电性连接于该第一线路层与该第二线路层之间。
本发明提供的另一种具有嵌入式元件的基板的制造方法,其包括:首先将一嵌入元件放置在一核心层的埋孔中;接着提供一第一金属层,该第一金属层至少具有两个第一凸点对应该嵌入元件;提供一第二金属层,该第二金属层至少具有两个第二凸点对应该嵌入元件;之后,依序压合第一金属层、核心层以及第二金属层,以使两个第一凸点与两个第二凸点分别电性连接该嵌入元件;最后,将第一金属层形成图案,以形成一第一线路层;以及将第二金属层形成图案,以形成一第二线路层,并且该嵌入元件电性连接在第一线路层与第二线路层之间。
其中,上述核心层由一第一绝缘层、一第二绝缘层以及一第三绝缘层依序堆叠而成,第一与第三绝缘层可以呈半固态,而第二绝缘层可以呈固态。
其中,上述核心层由多层绝缘层依序堆叠而成,而这些绝缘层中至少其一呈半固态。
其中,在压合第一金属层、核心层与第二金属层的步骤中,更包括在第一金属层的具有两个第一凸点的表面形成一第四绝缘层,再将该第四绝缘层压合在核心层与第一金属层之间。此外,第四绝缘层可呈半固态。
其中,在压合第一金属层、核心层与第二金属层之步骤中,更包括在第二金属层的具有两个第二凸点的表面形成一第五绝缘层,再将该第五绝缘层压合在核心层与第二金属层之间。此外,第五绝缘层可呈半固态。
其中,嵌入元件可包括有源元件或无源元件。
本发明提供的一种具有嵌入式元件的基板,其包括一核心层、一第一线路层、一第二线路层和一嵌入元件。核心层具有一第一表面和一第二表面,该核心层由多层绝缘层堆叠而成,且这些绝缘层包括至少一层半固态绝缘层。其中,第一线路层位于第一表面上,第一线路层至少具有两个第一凸点,第二线路层位于第二表面上,第二线路层至少具有两个第二凸点。此外,嵌入元件位于核心层中,并被半固态绝缘层所包裹,并且嵌入元件电性连接两个第一凸点和两个第二凸点。
其中,这些绝缘层还可包括至少一层固态绝缘层,而半固态绝缘层与固态绝缘层重叠。此外,核心层可由多个半固态绝缘层堆叠而成。
本发明因采用凸点(bump)作为连接嵌入元件的导通结构,以使嵌入元件与其上下两侧的第一表面线路层以及第二表面线路层电性相连。由于嵌入元件被埋入在基板的核心层中,因此能减少基板表面的焊点数,并增加基板的空间利用性。此外,半固态绝缘层能将嵌入元件紧密包覆,故能加强核心层与嵌入元件之间的接合性。另外,电性连接两个线路层的嵌入元件具有镀通孔(PTH)之作用,即可用以作为电子信号的传递路径。如此一来,便能减少基板内镀通孔的数量。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1至图5为本发明第一实施例一种具有嵌入式元件的基板的制造方法的示意图;
图6至图10为本发明第二实施例一种具有嵌入式元件的基板的制造方法的示意图;
图11至图14为本发明第三实施例一种具有嵌入式元件的基板的制造方法的示意图;
图15至图18为本发明第四实施例一种具有嵌入式元件的基板的制造方法的示意图。
其中,附图标记说明如下:
110 第一金属层 112、114 凸点
120 嵌入元件 122、124 电极
130 第四绝缘层 140、240 核心层
142 第一绝缘层 144 第二绝缘层
146 第三绝缘层 148 埋孔
150 第五绝缘层 160 第二金属层
162、164 凸点 110a 第一线路层
160a 第二线路层 242、244、246 绝缘層
248 埋孔
具体实施方式
图1至图5所示为本发明第一实施例一种具有嵌入式元件的基板的制造方法的示意图。首先,请参考图1,提供第一金属层110和嵌入元件120,嵌入元件120可通过热压合(Hot pressing)技术熔接在预先形成在第一金属层110上的两个凸点112、114上。其中,第一金属层110的材料可以是铜,这两个凸点112、114可以是电镀产生的铜凸点。当嵌入元件120的两个电极122、124对应放置在第一金属层110的两个凸点112、114上时,可经由高温热压合电极端的焊接材料(图未示),使第一金属层110的两个凸点112、114与嵌入元件120的两个电极122、124牢固接合。此外,第一金属层110的具有这两个凸点112、114的表面更可以选择性地形成第四绝缘层130。当凸点112、114刺穿第四绝缘层130之后,凸点112、114的顶端可突出于第四绝缘层130。其中,第四绝缘层130可以是玻璃氧基树脂(FR-4、FR-5)、双顺丁烯二酸酰亚胺(Bismaleimide-Triazine,BT)或者环氧树脂(epoxy resin)等浸渍(preprag)绝缘材料。
接着,请参考图2,提供一核心层140,此核心层140由多层绝缘层堆叠而成。其中,这些绝缘层由预先制作的第一绝缘层142、第二绝缘层144和第三绝缘层146组合而成,第二绝缘层144可以是固态绝缘层,而第一、第三绝缘层142、146可以是半固态绝缘层,并且与第四绝缘层130的材质相同。也就是说,第一、第三绝缘层142、146在常温下同时具有流体的形变特性以及固体的粒子凝聚特性,当第一、第三绝缘层142、146受热固化后,则不再有流体的形变特性。虽然本实施例中,以这三层绝缘层为例,固态的第二绝缘层144位于半固态的第一和第三绝缘层142、146之中,但不以此为限。
承上所述,当第一、第二和第三绝缘层142、144、146堆叠之后,在核心层140中形成一埋孔148,例如是贯穿核心层140的通孔。此埋孔148位于核心层140中,用于放置嵌入元件120。在本实施例中,形成埋孔148的方式可以是机械钻孔。在另一较佳实施例中,形成埋孔148的方式可以是激光成孔。
接着,请参考图3,将嵌入元件120放置于核心层140的埋孔148中。在本实施例中,嵌入元件120可以是晶体管等有源元件,或是电感、电阻、电容等无源组件,而嵌入元件120的电极122、124与其上方的第一金属层110电性连接。此外,核心层140的下方更可具有一第五绝缘层150以及一第二金属层160,第五绝缘层150与第一、三绝缘层142、146同样是半固态绝缘层。第二金属层160的材料可以是铜,并且它具有两个凸点162、164,这两个凸点可以是铜凸点,并且与嵌入元件120的电极122、124对应。在后续的压合过程中,将以第一金属层110、第四绝缘层120、核心层140、第五绝缘层150和第二金属层160的基板结构为例进行说明,但不以此为限。
请参考图4,压合第一金属层110、第四绝缘层130、嵌入元件120、核心层140、第五绝缘层150以及第二金属层160。由于第四绝缘层130、核心层140的第一、第三绝缘层142、146以及第五绝缘层150均为半固态的绝缘层,因此在压合的过程中,核心层140的埋孔148被流动形变的半固态绝缘层142、146填满,且包裹在嵌入元件120的周围表面,以加强核心层140与嵌入元件120的接合性。上述的压合过程可以是以热压合的方式具体实施,之后,半固态的绝缘层130、142、146、150再以紫外线照射或加热的方式固化成型。
在图4中,第一金属层110的两个凸点112、114和第二金属层160的两个凸点162、164在上述压合步骤中分别电性连接在嵌入元件120的上、下两侧,因此能够达到传递电子信号的功效。值得注意的是,与第一金属层110和第二金属层160电性相连的嵌入元件130以及凸点112、114、162、164形成贯穿基板的两个导电柱,其与现有的镀通孔具有相同的作用,即可用于作为电子信号的传递路径。如此一来,便能在不影响电子信号传递的情形之下,减少基板内镀通孔的数量。
接着,请参考图5,第一金属层110以及第二金属层160经过蚀刻之后,形成图案化的第一线路层110a和第二线路层160a,用于作为信号传输的媒介。由于嵌入元件120透过四个凸点112、114、162、164电性连接于图案化后的第一线路层110a和第二线路层160a,因此不需再进行现有的钻孔、电镀等镀孔制程,以节省制造基板的时间以和成本。此外,利用凸点112、114、162、164作为第一线路层110a和第二线路层160a连接嵌入元件120的导通结构,也可提高信号传递间的电性以及可靠性,以避免信号失真。
请参考图6至图10,图示了本发明第二实施例之一种具有嵌入式元件的基板的制造方法的示意图。有关图6的第一金属层110与嵌入元件120的热压合步骤请参考图1的说明,相同的标号代表相同的元件,在此不再赘述。在图7的步骤中,本实施例具有由多个绝缘层242、244、246堆叠形成的核心层240,而且这些绝缘层242、244、246中至少一个或全部绝缘层呈半固态。也就是说,至少一个绝缘层同时具有流体的形变特性以及固体的粒子凝聚特性即可。在本实施例中,以三个半固态的绝缘层242、244、246为例说明,但不以此为限。此外,核心层240可以是以机械钻孔或激光成孔等方式形成的适当深度的埋孔248,例如是一通孔或一凹孔,如第一实施例所述。
接着,在后续图8的堆叠步骤、图9的压合步骤以及图10的图案化步骤中,将以第一金属层110、第四绝缘层130、核心层240、第五绝缘层150以及第二金属层160的基板结构为例进行说明,但不以此为限。请参考图8的堆叠步骤,包括:将嵌入元件120放置在核心层240的一埋孔248中,且嵌入元件120与其上方的第一金属层110电性连接。此外,核心层240的下方还可配置一第五绝缘层150以及一第二金属层160,第二金属层160具有两个凸点162、164,其对应于嵌入元件120。接着,如图9所示,以热压合的方式压合第一金属层110、第四绝缘层130、嵌入元件120、核心层240、第五绝缘层150以及第二金属层160。由于第四绝缘层130、核心层240以及第五绝缘层150均为半固态的绝缘层,因此在压合的过程中,核心层240的埋孔248被流动形变的半固态绝缘层130、242、244、246、150所填满,且包裹于嵌入元件120的周围表面,以加强核心层240与嵌入元件120的接合性。之后,再将第四绝缘层130、核心层240以及第五绝缘层150固化成型。
最后,请参考图10,图案化第一金属层110以及第二金属层160以形成第一、第二线路层110a、160a,并且嵌入元件120与图案化后的第一线路层110a以及第二线路层160a电性导通。其中,嵌入元件120可以是有源元件或无源元件。
请参考图11至图14,其所示为本发明第三实施例一种具有嵌入式元件的基板的制造方法的示意图,相同的标号代表相同的元件。图11的步骤包括提供一核心层140,并将一嵌入元件120放置在核心层140的一埋孔148中,而非如第一实施例所述先将嵌入元件120固定在第一金属层110上。其中,核心层140可以是由预先制作的第一绝缘层142、第二绝缘层144以及第三绝缘层146组合而成,第一、第三绝缘层142、146可以是半固态的绝缘层,而第二绝缘层144可以是固态的绝缘层,但不此为限。此外,埋孔148可以是以机械钻孔或激光成孔等方式所形成的一通孔,如第一实施例所述。
接着,请参考图12,提供一第一金属层110以及一第二金属层160,第一金属层110具有两个凸点112、114,而第二金属层160具有两个凸点162、164,其分别对应于嵌入元件120的两个电极122、124。此外,核心层140与第二金属层160之间还可选择性配置一第五绝缘层150。当第一金属层110与第二金属层160完成凸点112、114以及凸点162、164的对位之后,即可进行第一金属层110、第四绝缘层130、核心层140、第五绝缘层150以及第二金属层160的堆叠的步骤。之后,如图13所示,压合第一金属层110、第四绝缘层130、嵌入元件120、核心层140、第五绝缘层150以及第二金属层160,此时,嵌入元件120与第一金属层110的凸点112、114以及第二金属层160的凸点162、164电性连接,而核心层140的埋孔148被半固态的第一、第三绝缘层142、146、第四绝缘层130以及第五绝缘层150所填满,且包裹在嵌入元件120周围表面,以加强核心层140与嵌入元件120的接合性。
最后,请参考图14,图案化第一金属层110和第二金属层160,以形成第一与第二线路层110a、160a,并且嵌入元件120与图案化后的第一线路层110a以及第二线路层160a电性导通。其中,嵌入元件120可以是有源元件或无源元件。
请参考图15至图18,其所示为本发明第四实施例一种具有嵌入式元件的基板的制造方法的示意图,相同的标号代表相同的构件。在图15的步骤中,提供由多个绝缘层242、244、246所堆叠的一核心层240,并将一嵌入元件120放置在核心层240的一埋孔248中。其中,这些绝缘层242、244、246的至少一个或全部绝缘层呈半固态。也就是说,至少一个绝缘层同时具有流体的形变特性和固体的粒子凝聚特性即可。在本实施例中,以三层的绝缘层242、244、246为例说明,但不以此为限。此外,埋孔248可以是以机械钻孔或激光成孔所形成的一通孔。
接着,后续的图16的堆叠以及凸点定位的步骤、图17的压合步骤以及图18的图案化步骤均与第三实施例的图12至图14的步骤相同,嵌入元件120最后被第四绝缘层130、核心层140以及第五绝缘层150包裹,以加强核心层140与嵌入元件120的接合性。此外,嵌入元件120与其上方的第一线路层110a以及下方的第二线路层160a电性导通,以形成具有嵌入元件的基板的结构。
由以上第一至第四实施例可知,本发明之具有嵌入式元件的基板及其制造方法具有下列优点:
本发明采用凸点(bump)作为两个线路层连接嵌入元件的导通结构,以提高信号传递间的电性以及可靠性,因此能避免信号失真。
本发明至少一个半固态绝缘层将嵌入元件包裹于核心层中,由于半固态绝缘层同时具有流体的形变特性以及固体的粒子凝聚特性,能充分地将核心层与嵌入元件间的空隙填满,因此能加强核心层与嵌入元件之间的接合性。
承上所述,由于嵌入元件被埋入于基板之核心层中,不会占用基板表面的空间,因此能减少基板表面的焊点数,并增加基板的空间利用性。
再者,与第一、第二金属层电性相连的嵌入元件和凸点形成贯穿基板之两个导电柱,其与现有的镀通孔具有相同的作用,因此能减少基板内镀通孔的数量。
以上所述仅为本发明其中的较佳实施例而已,并非用来限定本发明的实施范围;即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖。
Claims (9)
1、一种具有嵌入式元件的基板的制造方法,其特征在于包括下述步骤:
提供一第一金属层和一嵌入元件,该第一金属层至少具有两个第一凸点,对应连接该嵌入元件;
在一核心层的一埋孔中放置该嵌入元件,其中该核心层由多层绝缘层依序堆叠而成,而该多层绝缘层中至少其一呈半固态;
提供一第二金属层,且该第二金属层至少具有两个第二凸点,对应该嵌入元件;
依序压合该第一金属层、该核心层和该第二金属层,以使该两个第一凸点与该两个第二凸点分别电性连接该嵌入元件;
将该第一金属层形成图案,以形成一第一线路层;以及
将该第二金属层形成图案,以形成一第二线路层,并且使该嵌入元件电性连接在该第一线路层与该第二线路层之间。
2、如权利要求1所述的具有嵌入式元件的基板的制造方法,其特征在于,该核心层由一第一绝缘层、一第二绝缘层以及一第三绝缘层依序堆叠而成,该第一和第三绝缘层呈半固态,该第二绝缘层呈固态。
3、如权利要求2所述的具有嵌入式元件的基板的制造方法,其特征在于,在压合该第一金属层、该核心层以及该第二金属层的步骤中,该第一和第三绝缘层填入在该埋孔中,并包裹该嵌入元件的周围表面。
4、如权利要求1所述的具有嵌入式元件的基板的制造方法,其特征在于,在压合该第一金属层、该核心层和该第二金属层的步骤中,该半固态绝缘层填入该埋孔中,并包裹在该嵌入元件的周围表面。
5、如权利要求1所述的具有嵌入式元件的基板的制造方法,其特征在于,在压合该第一金属层、该核心层与该第二金属层的步骤中,更包括在该第一金属层的具有该两个第一凸点的表面形成一第四绝缘层,再将该第四绝缘层压合在该核心层与该第一金属层之间,而该第四绝缘层呈固化态或半固化态。
6、如权利要求1所述的具有嵌入式元件的基板的制造方法,其特征在于,在压合该第一金属层和该核心层的步骤中,更包括在该第二金属层的具有该二个第二凸点的表面形成一第五绝缘层,再将该第五绝缘层压合在该核心层与该第二金属层之间,而所述第五绝缘层呈固化态或半固化态。
7、如权利要求1所述的具有嵌入式元件的基板的制造方法,其特征在于,该嵌入元件包括有源元件或无源元件。
8、一种具有嵌入式元件的基板,其特征在于包括:
一核心层,具有一第一表面和一第二表面,该核心层由多层绝缘层堆叠而成,且该多层绝缘层包括至少一层半固态绝缘层;
一第一线路层,位于该第一表面上,该第一电路层至少具有两个第一凸点;
一第二线路层,位于该第二表面上,该第二线路层至少具有两个第二凸点;以及
一嵌入元件,位于该核心层中,并被该半固态绝缘层包裹,且该嵌入元件电性连接该两个第一凸点和该两个第二凸点。
9、如权利要求8所述的具有嵌入式元件的基板,其特征在于,该嵌入元件包括有源元件或无源元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100574482A CN100542379C (zh) | 2006-03-15 | 2006-03-15 | 具有嵌入式元件的基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100574482A CN100542379C (zh) | 2006-03-15 | 2006-03-15 | 具有嵌入式元件的基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101039552A CN101039552A (zh) | 2007-09-19 |
CN100542379C true CN100542379C (zh) | 2009-09-16 |
Family
ID=38890104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100574482A Expired - Fee Related CN100542379C (zh) | 2006-03-15 | 2006-03-15 | 具有嵌入式元件的基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100542379C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103687333A (zh) * | 2012-09-25 | 2014-03-26 | 松下电器产业株式会社 | 电路元器件内置基板的制造方法 |
EP4156873A4 (en) * | 2020-07-07 | 2024-02-28 | Shennan Circuits Co., Ltd. | INTEGRATED PRINTED CIRCUIT BOARD AND RELATED MANUFACTURING METHOD |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180020319A (ko) * | 2009-09-15 | 2018-02-27 | 알&디 설킷트스 인크. | 상호연결 구조에서 전력 이득(분배) 및 전력 손실(낭비)을 개선하기 위해 인터포저 보드에 내장된 부품들 |
CN211045436U (zh) * | 2019-07-07 | 2020-07-17 | 深南电路股份有限公司 | 线路板 |
-
2006
- 2006-03-15 CN CNB2006100574482A patent/CN100542379C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103687333A (zh) * | 2012-09-25 | 2014-03-26 | 松下电器产业株式会社 | 电路元器件内置基板的制造方法 |
TWI513387B (zh) * | 2012-09-25 | 2015-12-11 | Panasonic Corp | 電路元件內藏基板之製造方法 |
CN103687333B (zh) * | 2012-09-25 | 2017-04-12 | 松下电器产业株式会社 | 电路元器件内置基板的制造方法 |
EP4156873A4 (en) * | 2020-07-07 | 2024-02-28 | Shennan Circuits Co., Ltd. | INTEGRATED PRINTED CIRCUIT BOARD AND RELATED MANUFACTURING METHOD |
Also Published As
Publication number | Publication date |
---|---|
CN101039552A (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100459083C (zh) | 内埋元件的基板制造方法 | |
US7653991B2 (en) | Method for manufacturing printed circuit board having embedded component | |
CN102598887B (zh) | 多层基板及其制造方法 | |
CN100459084C (zh) | 内埋元件的基板制造方法 | |
TW201220686A (en) | Common mode filter and method of manufacturing the same | |
CN104854969A (zh) | 多层布线基板以及其制造方法 | |
JP2012028730A (ja) | 多層回路基板及び多層回路基板の製造方法 | |
CN100542379C (zh) | 具有嵌入式元件的基板及其制造方法 | |
TWI295912B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same | |
CN104883807A (zh) | 嵌入式板及其制造方法 | |
US11483931B2 (en) | All-directions embeded module, method for manufacturing the all-directions embeded module, and all-directions packaging structure | |
CN103889165B (zh) | 具有内埋元件的电路板及其制作方法 | |
CN100553408C (zh) | 具有嵌入式元件的基板及其制造方法 | |
CN104254202B (zh) | 具有内埋电子元件的电路板及其制作方法 | |
CN103052281A (zh) | 嵌入式多层电路板及其制作方法 | |
CN105766069A (zh) | 多层布线基板及具备该多层布线基板的探针卡 | |
CN100459085C (zh) | 内埋元件的基板制造方法 | |
CN101777548B (zh) | 内埋芯片基板及其制作方法 | |
JP2000151112A (ja) | 配線基板及びその製造方法 | |
CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
JP2012089568A (ja) | 有機多層基板及びその製造方法 | |
CN104185372B (zh) | 一种双面电路板及其制作方法、多层电路板及其制作方法 | |
JP2002270451A (ja) | インダクタ部品の製造方法 | |
JP2008251850A (ja) | 半導体装置および半導体装置の製造方法 | |
US20090106977A1 (en) | Manufacturing method of printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20170315 |
|
CF01 | Termination of patent right due to non-payment of annual fee |