CN100483237C - 共平面开关模式液晶显示器件的阵列基板及其制造方法 - Google Patents

Abstract

本发明公开了一种共平面开关模式液晶显示器件的阵列基板及其制造方法，其防止了被称为波纹噪声的问题。该共平面开关模式液晶显示器件及其制造方法在不增加制造成本和生产成本的同时，具有缩短的处理时间和降低的误差率。

Description

共平面开关模式液晶显示器件的阵列基板及其制造方法

本申请要求享有2005年12月29日提交的韩国专利申请No.2005-0133525的优先权，在此引入其全部内容作为参考。

技术领域

本发明涉及一种液晶显示(LCD)器件，更特别地涉及一种防止波纹噪声(wavy noise)的共平面开关(IPS)模式LCD器件的阵列基板及其制造方法。

背景技术

相关技术的液晶显示(LCD)器件利用液晶分子的光学各向异性和极化特性。液晶分子由于其细长的形状而具有特定的对准方向。液晶分子的对准方向可由施加在所述液晶分子上的电场控制。换言之，随着电场强度或方向的改变，液晶分子的对准也将改变。由于液晶分子的光学各向异性，入射光基于液晶分子的取向而折射，所以可以通过控制透光率而显示图像。

近来，由于包括作为开关元件的薄膜晶体管(TFT)的LCD器件，其被称为有源矩阵LCD(AM-LCD)器件，具有高分辨率和显示移动图像的优点，所以该AM-LCD得到了广泛应用。

AM-LCD器件包括阵列基板、滤色片基板以及***在两者之间的液晶层。阵列基板包括像素电极、TFT等，而滤色片基板包括滤色片层、公共电极等。AM-LCD器件由像素电极和公共电极之间的电场驱动。然而，由于AM-LCD器件使用垂直电场，AM-LCD器件具有差的视角。

为解决上述技术问题而提出了IPS模式LCD器件。图1是表示现有的IPS模式LCD器件的横截面图。如图1所示，阵列基板和滤色片基板彼此分开并相对。阵列基板包括第一基板10、公共电极17以及像素电极30。虽然未图示，阵列基板可包括TFT、栅线和数据线。滤色片基板包括第二基板9、滤色片层(未图示)等。液晶层11***在第一基板10和第二基板9之间。由于公共电极17和像素电极30以相同的水平位置形成于第一基板10上，所以在公共电极17和像素电极30之间形成水平电场“L”。

图2A和2B是表示现有的IPS模式LCD器件在开启和关闭情况下的横截面图。如图2A所示，在IPS模式LCD器件上施加电压时，在公共电极17和像素电极30上方的液晶分子11a不改变。但是，在公共电极17和像素电极30之间的液晶分子11b由于水平电场“L”而水平排列。由于液晶分子通过水平电场而排列，所以IPS模式LCD器件具有宽视角的优点。图2B表示在IPS模式LCD器件上未施加电压的情况。因为在公共电极17和像素电极30之间未形成电场，液晶分子11的排列没有改变。

图3是根据相关技术的IPS模式LCD器件的阵列基板的平面图。如图3所示，该阵列基板包括基板(未图示)、栅线43、数据线60、公共线47等。栅线43沿着基板的方向形成于基板上。数据线60与栅线43交叉，从而由栅线43和数据线60在基板上限定出像素区域“P”。公共线47平行于栅线43，所以公共线47也与数据线60交叉。

TFT“Tr”作为开关元件，形成于栅线43和数据线60的交叉部分处。TFT“Tr”包括栅极45、半导体层51、源极53和漏极55等。栅极45从栅线43延伸至像素区域“P”。源极53延伸自数据线60，并且源极53和漏极55在半导体层51上彼此分开。并且，多个像素电极70和多个公共电极49形成于基板的像素区域“P”中。该多个像素电极70延伸自像素连接线68，并经漏接触孔66与漏极55接触。该多个公共电极49延伸自公共线47并与所述多个像素电极70交替设置。每个像素电极70的端部彼此相连，该相连部分限定为第二存储电极69。第二存储电极69覆盖公共线47，且公共线47与第二存储电极69的重叠部分限定为第一存储电极48。第一存储电极48和第二存储电极69组成存储电容StgC。

图4是沿着图3的IV—IV线所提取的横截面图。如图4所示，根据相关技术的IPS模式LCD器件的阵列基板包括基板40、栅极45、半导体层51、源极53和漏极55、多个像素电极70、多个公共电极49等。该阵列基板通过以下步骤制造。在基板40上通过沉积第一金属材料以及由第一掩模工序对其进行构图而形成栅线43(图3)、栅极45，公共线47(图3)以及多个公共电极49。接下来，在包括栅线43(图3)、栅极45、公共线47(图3)以及多个公共电极49的基板40上形成栅绝缘层50。然后，在栅绝缘层50上通过沉积本征非晶硅和掺杂非晶硅以及由第二掩模工序对其进行构图而形成包括本征非晶硅层51a和掺杂非晶硅层51b的半导体层51。

并且，在半导体层51和栅绝缘层50上通过沉积第二金属材料以及由第三掩模工序对其进行构图而形成数据线60(图3)、源极53以及漏极55。如上所述，源极53延伸自数据线，并且源极53和漏极55彼此分开。

接下来，在源极53和漏极55以及栅绝缘层50上通过沉积绝缘材料以及由第四掩模工序对其进行构图而形成包括漏接触孔66的钝化层63。如上所述，漏接触孔66暴露出漏极55。

最后，在钝化层63上通过沉积透明导电材料以及由第五掩模工序对其进行构图而形成像素连接线68和多个像素电极70。像素连接线68通过漏接触孔66与漏极55接触，从而该多个像素电极70与漏极55电连接。该多个像素电极70与该多个公共电极49交替设置。

如上所述，根据相关技术的IPS模式LCD器件的阵列基板通过五轮掩模工序制造。因此，制造时间、误差率以及制造成本增加，且产量下降。

为了解决这些问题，提出了四轮掩模工序。但是，由于源极和漏极没有覆盖半导体层的两端，将产生被称为波纹噪声的技术问题。波纹噪声是指当IPS模式LCD器件开启或关闭时，波纹图案将出现在液晶面板上。

发明内容

因此，本发明的目的是提供一种液晶显示器件及其制造方法，其实质上消除了由于相关技术带来的一个或多个技术问题。

本发明的目的是提供一种IPS模式LCD器件的阵列基板及其制造方法，其在不增加制造工序和成本的情况下具有制造时间短和误差率低的优点。

本发明的另一个目的是提供一种IPS模式LCD器件的阵列基板及其制造方法，其防止了被称为波纹噪声的技术问题。

本发明的其它特征和优点将在以下说明书中加以阐述，并且一部分从该说明书中可显然获知，或者可以通过实施本发明而了解。本发明的目的和其它优点将通过在书面说明书、权利要求书以及附图中特别指出的结构实现和获得。

为了达到这些目的及其他优点以及根据本发明的目的，如此处所清楚阐明地，本发明提供一种共平面开关模式液晶显示器件的阵列基板，包括：具有开关区域和像素区域的基板；在所述基板上的栅线；形成于所述开关区域并延伸自所述栅线的栅极；平行于所述栅线并与所述栅线分开的公共线；从所述公共线延伸至所述像素区域并彼此分开的第一和第二公共电极；在所述栅线、公共线以及第一和第二公共电极上的栅绝缘层，其中所述栅绝缘层具有暴露出所述公共线的公共线接触孔；在所述栅绝缘层上与所述栅线交叉以限定出所述像素区域的数据线；在所述栅绝缘层上对应于所述栅极的半导体层；在所述半导体层上彼此分开的源极和漏极，其中所述源极延伸自所述数据线；在所述第一和第二公共电极之间的多个像素电极，其中所述多个像素电极彼此分开并平行于所述第一和第二公共电极，并且各所述多个像素电极延伸自所述漏极；以及形成于所述栅绝缘层上的多个第三公共电极，其中所述多个第三公共电极通过所述公共线接触孔与所述公共线相连并与所述多个像素电极交替设置，其中所述数据线、多个像素电极和多个第三公共电极以彼此相同的材料形成为彼此相同的层。

在本发明的另一技术方案中，提供一种共平面开关模式液晶显示器件的阵列基板的制造方法，包括：通过第一掩模工序在具有开关区域和像素区域的基板上形成栅线、栅极、第一公共线以及第一和第二公共电极，其中所述栅极延伸自所述栅线并形成于所述开关区域中，所述第一公共线平行于所述栅线并且所述第一和第二公共电极从所述第一公共线延伸至所述像素区域；在所述栅线、栅极、第一和第二公共电极上顺序地形成栅绝缘层、本征非晶硅层以及掺杂非晶硅层；通过第二掩模工序对所述栅绝缘层、本征非晶硅层以及掺杂非晶硅层进行构图从而形成栅绝缘层中的公共线接触孔、有源层以及掺杂非晶硅图案，其中所述公共线接触孔暴露出所述第一公共线，所述有源层对应于栅绝缘层上的栅极，以及所述掺杂非晶硅图案具有与所述有源层相同的形状；通过第三掩模工序在所述栅绝缘层、有源层以及掺杂非晶硅图案上形成数据线、源极、漏极、多个像素电极和多个第三公共电极，其中所述数据线与栅线交叉以限定出所述像素区域，所述源极延伸自数据线并与所述掺杂非晶硅图案的第一部分接触，以及所述漏极与所述源极分开并与所述掺杂非晶硅图案的第二部分接触，其中所述多个像素电极彼此分开并平行于所述第一和第二公共电极，并且各所述多个像素电极延伸自所述漏极，以及其中所述多个第三公共电极通过所述公共线接触孔与所述第一公共线相连，并与所述多个像素电极交替设置，其中通过所述源极和所述漏极暴露出所述第一部分与所述第二部分之间的所述掺杂非晶硅图案的第三部分；去除所述源极和所述漏极之间的所述掺杂非晶硅图案的所述第三部分，以暴露出所述有源层并形成所述源极之下的第一欧姆接触层和所述漏极之下的第二欧姆接触层，其中所述源极覆盖所述第一欧姆接触层和所述有源层的一端，所述漏极覆盖所述第二欧姆接触层和所述有源层的另一端。

应该理解，上面的概述和下面的详细说明都是示例性和解释性的，意欲对要求保护的本发明提供进一步的解释。

附图说明

包含用来提供本发明进一步理解并结合进来组成本申请一部分的附图，示出了本发明的实施方式，并与说明书一起用于解释本发明的原理。

图1是表示现有的IPS模式LCD器件的横截面图；

图2A和2B是表示现有的IPS模式LCD器件在开启和关闭情况下的横截面图；

图3是根据相关技术的IPS模式LCD器件的阵列基板的平面图；

图4是沿着图3的IV—IV线提取的横截面图；

图5是表示根据本发明的IPS模式LCD器件的阵列基板的像素区域的平面图；

图6是沿着图5的VI—VI线提取的横截面图；

图7是沿着图5的VII—VII线提取的横截面图；

图8是沿着图5的VIII—VIII线提取的横截面图；

图9是沿着图5的IX—IX线提取的横截面图；

图10A到10H是表示沿着图5的VI—VI线提取的部分的制造工序的横截面图；

图11A到11H是表示沿着图5的VII—VII线提取的部分的制造工序的横截面图；

图12A到12H是表示沿着图5的VIII—VIII提取的部分的制造工序的横截面图；

图13A到13H是表示沿着图5的IX—IX线提取的部分的制造工序的横截面图；

图14是表示沿着图5的XIV—XIV线提取的部分的横截面图。

具体实施方式

下面详细参考本发明的优选实施方式，在附图中示出其实施例。

图5是表示根据本发明的IPS模式LCD器件的阵列基板的像素区域的平面图。如图5所示，阵列基板包括基板(未图示)、栅线113、数据线146、像素电极160、第一公共线118和第二公共线121、第一公共电极124、第二公共电极127、第三公共电极165以及TFT“Tr”。栅线113沿着基板的方向形成于基板上。数据线146与栅线113交叉，从而在基板上限定出像素区域“P”。数据线146具有根据相关技术的实施例的Z字形，但数据线146也可具有直线形等。与栅线113和外部栅驱动电路(未图示)相连的栅焊盘电极129形成于栅焊盘区域“GPA”中栅线113的端部，并且与数据线146和外部数据驱动电路(未图示)相连的数据焊盘电极130形成于数据焊盘区域“PDA”中的数据线146的端部。数据线146通过数据链接线123和数据链接线接触孔171与数据焊盘电极130相连。栅焊盘电极129和数据焊盘电极130的特征在于，以彼此相同的材料形成为彼此相同的层。

在基板上形成第一和第二公共线118和121。第一和第二公共线118和121彼此分开并相互平行。第一和第二公共线118和121以及第一和第二公共电极124和127围绕像素区域“P”的边缘。第一和第二公共电极124和127的一端与第一公共线118相连，并且第一和第二公共电极124和127的另一端与第二公共线121相连。换言之，第一和第二公共线118和121设置在像素区域“P”的上下两侧，并且第一和第二公共电极124和127设置在像素区域“P”的左右两侧，并与数据线146平行。另外，由于公共连接线125与第一和第二公共线118和121相连，少于第一和第二公共线118和121数量的二到五个公共线焊盘电极131形成于栅焊盘电极129之间或由仅与第一和第二栅焊盘电极129相邻的两个部分形成，用于将公共电压提供给形成于整个基板上的第一和第二公共线118和121。

TFT“Tr”形成于开关区域(未图示)处，即栅线113和数据线146的交叉部分处。TFT“Tr”包括栅极115、半导体层145、源极150以及漏极153。在根据本发明的实施例中，源极150为“U”形，且漏极153***“U形”源极150的口部，源极150和漏极153彼此分开。但是，在本发明的另外实施例中，源极150和漏极153可具有其它形状。

包括第一像素电极160a和第二像素电极160b的像素电极160与漏极153电连接。像素电极160从漏极153延伸至像素区域“P”，并且平行于第一和第二公共电极124和127。第三公共电极165形成于第一和第二像素电极160a和160b之间，并通过公共线接触孔139与第一公共线118相连。公共线接触孔139可具有第一和第二公共线接触孔139a和139b。在第一公共线118的一端形成有公共焊盘接触孔136。第三公共电极165以与第一和第二像素电极160a和160b相同的材料形成为与第一和第二像素电极160a和160b相同的层。在本发明的实施例中，像素电极160具有两个像素电极，即第一和第二像素电极160a和160b。然而在另外的实施例中，像素电极160可有多个像素电极，并且第三公共电极165也可有多个公共电极。当第三公共电极165包括多个公共电极时，该多个公共电极与多个像素电极交替设置。在第一公共电极124与第一像素电极160a之间，在像素电极160与第三公共电极165之间，以及在第二像素电极160b与第二公共电极127之间形成水平电场。

连接像素电极160与漏极153的部分重叠于第二公共线121。将与该部分重叠的第二公共线定义为第一存储电极122，并且将该部分定义为第二存储电极156。第一存储电极122、第二存储电极156以及***在第一存储电极122和第二存储电极156之间的栅绝缘层(未图示)组成存储电容(未图示)。

图6是沿着图5的VI—VI线提取的横截面图，图7是沿着图5的VII—VII线提取的横截面图，图8是沿着图5的VIII—VIII线提取的横截面图，图9是沿着图5的IX—IX线提取的横截面图。在像素区域中限定有TFT“Tr”形成于其中的开关区域“TrA”以及存储电容“StgC”形成于其中的存储区域“StgA”。在像素区域“P”的***限定有栅焊盘区域“GPA”(图5)以及数据焊盘区域“DPA”。

如图6到9所示，栅线113形成于基板110上。在本发明的实施例中，在开关区域“TrA”中的栅线113用作栅极115，但是栅极115可由栅线113延伸至像素区域“P”形成。彼此平行的第一和第二公共线118和121形成于基板110上并平行于栅线113。栅焊盘电极129(图5)形成于栅焊盘区域“GPA”中栅线113的端部。数据焊盘电极130形成于数据焊盘“DPA”中，并与栅焊盘电极129(图5)具有相同的形状。并且数据链接线123(图5)通过数据焊盘接触孔137与数据焊盘电极130接触，并延伸至数据线146的端部。

在像素区域“P”中，第一和第二公共电极124和127由第一和第二公共线118和121延伸而形成。第一和第二公共电极124和127的一端与第一公共线118相连，并且第一和第二公共电极124和127的另一端与第二公共线121相连。第一和第二公共线118和121以及第一和第二公共电极124和127围绕像素区域“P”的边缘。在存储区域“StgA”中，第二公共线121用作第一存储电极122。

栅线113、第一和第二公共线118和121、第一和第二公共电极124和127、栅焊盘电极129(图5)以及数据焊盘电极130具有双层或三层结构。更特别地，栅线113、第一和第二公共线118和121、第一和第二公共电极124和127、栅焊盘电极129(图5)以及数据焊盘电极130包括第一金属层113a、118a、121a、124a、127a和130a以及在第一金属层113a、118a、121a、124a、127a和130a上的透明导电层113b、118b、121b、124b、127b和130b。第一金属层113a、118a、121a、124a、127a和130a由具有低阻抗特性的第一金属构成，而透明导电层113b、118b、121b、124b、127b和130b由防锈特性的透明导电金属构成。第一金属层可包括铝、铝合金、铜、铬和钼。透明导电层包括铟锡氧化物(ITO)以及铟锌氧化物(IZO)。并且，第二金属层(未图示)可由第一金属层113a、118a、121a、124a、127a和130a和透明导电层113b、118b、121b、124b、127b和130b之间的第二金属构成，从而栅线113、第一和第二公共线118和121、第一和第二公共电极124和127、栅焊盘电极129(图5)以及数据焊盘电极130具有三层结构。当第一金属是铝或铝合金时，第二金属可以是钼。

栅绝缘层135形成于栅线113、第一和第二公共线118和121、第一和第二公共电极124和127上。栅绝缘层135包括公共线接触孔139、数据链接线接触孔171(图5)、栅焊盘接触孔138(图5)以及数据焊盘接触孔137。具有第一和第二公共线接触孔139a和139b的公共线接触孔139暴露出第一公共线118，并且数据链接线接触孔暴露出数据链接线123(图5)。栅焊盘接触孔138(图5)和数据焊盘接触孔137分别暴露出栅焊盘电极129(图5)和数据焊盘电极130。在本发明的实施例中，公共线接触孔139具有两个公共线接触孔，但是公共线接触孔139可有一个或多于两个的公共线接触孔。半导体层145包括有源层141、第一欧姆接触层144a和第二欧姆接触层144b。有源层141是由本征非晶硅构成，而第一欧姆接触层144a和第二欧姆接触层144b由掺杂非晶硅构成。第一欧姆接触层144a和第二欧姆接触层144b设置在有源层141上并彼此分开。

在栅绝缘层135和半导体层145上形成有数据线146、源极150和漏极153。数据线146与栅线113交叉，从而在基板110上限定出像素区域“P”。源极150延伸自数据线146并设置在第一欧姆接触层144a上。漏极153与源极150分开并设置在第二欧姆接触层144b上。漏极153延伸至存储区域“StgA”。源极150覆盖第一欧姆接触层144a和有源层141的一端，并且漏极153覆盖第二欧姆接触层144b的一端和有源层141的另一端。

虽然未图示，数据线146通过数据链接线123(图5)、数据链接线接触孔171(图5)和数据焊盘接触孔137与数据焊盘区域“DPA”中的数据焊盘电极130相连。在存储区域“StgA”中延伸自漏极153的第二存储电极156与第一存储电极122重叠。第一存储电极122、第二存储电极156和栅绝缘层135组成存储区域“StgA”中的存储电容“StgC”。

包括第一和第二像素电极160a和160b的像素电极160形成于栅绝缘层135上。像素电极160从第二存储电极156延伸至像素区域“P”，以致像素电极160与漏极153电连接。第一和第二像素电极160a和160b彼此分开并分别平行于第一和第二公共电极124和127。第三公共电极165形成于第一和第二像素电极160a和160b之间并通过第一和第二接触孔139a和139b与第一公共线118相连。

由于上述IPS模式LCD器件的阵列基板通过三轮掩模工序制造，制造时间和生产成本将降低。并且，由于源极150和漏极153覆盖半导体层145的两端，该阵列基板不会产生波纹噪声的问题。

图10A到10H是表示沿着图5的VI—VI线提取的部分的制造工序的横截面图，图11A到11H是表示沿着图5的VII—VII线提取的部分的制造工序的横截面图，图12A到12H是表示沿着图5的VIII—VIII提取的部分的制造工序的横截面图，以及图13A到13H是表示沿着图5的IX—IX线提取的部分的制造工序的横截面图。

图10A、11A、12A以及13A描述了第一掩模工序。如图10A、11A、12A以及13A所示，在基板110上通过沉积第一金属和透明导电金属以及由第一掩模工序对其进行构图而形成第一和第二公共电极124和127、栅线113、第一和第二公共线118和121以及数据焊盘电极130。第一和第二公共电极124和127、栅线113以及第一和第二公共线118和121沿着像素区域“P”的一侧形成，并且数据焊盘电极130形成于数据焊盘区域“DPA”中。同时，栅焊盘电极129(图5)形成于栅焊盘区域“GPA”中，以及与数据焊盘电极130和数据线146相连的数据链接线123(图5)形成于数据焊盘区域“DPA”中。第一和第二公共电极124和127、栅线113、第一和第二公共线118和121、数据焊盘电极130以及栅焊盘电极129(图5)具有双层结构。第一和第二公共电极124和127从第一和第二公共线118和121延伸至像素区域“P”，第一和第二公共电极124和127以及第一和第二公共线118和121围绕像素区域“P”。栅线113沿着像素区域“P”的一侧形成并用作开关区域“TrA”中的栅极115。第二公共线121用作存储区域“StgA”中的第一存储电极122。栅焊盘电极129(图5)形成于栅焊盘区域“GPA”(图5)中栅线113的端部，以及数据焊盘电极130形成于数据焊盘“DPA”中，并与数据线146(图5)相连。

更特别地，第一公共电极124具有第一金属层124a和透明导电层124b，第二公共电极127具有第一金属层127a和透明导电层127b。栅线113具有第一金属层113a和透明导电层113b。第一公共线118具有第一金属层118a和透明导电层118b，第二公共线121具有第一金属层121a和透明导电层121b。数据焊盘电极130具有第一金属层130a和透明导电层130b，以及栅焊盘电极129(图5)也具有第一金属层(未图示)和透明导电层(未图示)。如上所述，第一金属可包括铝、铝合金、铜、铬和钼，以及透明导电金属包括铟锡氧化物(ITO)以及铟锌氧化物(IZO)。第一金属具有低阻抗，并且透明导电金属具有防锈特性。第二金属层(未图示)进一步形成于第一金属层113a、118a、121a、124a、127a和130a和透明导电层113b、118b、121b、124b、127b和130b之间，从而栅线113、第一和第二公共线118和121、数据焊盘电极130以及栅焊盘电极129(图5)具有三层结构。第二金属层(未图示)可由钼构成。

如图10B、11B、12B以及13B所示，栅绝缘层135通过沉积无机绝缘材料形成于包括栅线113、第一和第二公共线118和121、数据焊盘电极130以及栅焊盘电极129(图5)的基板110上。无机绝缘材料可以是二氧化硅(SiO₂)或氮化硅(SiNx)。在栅绝缘层135上顺序地沉积本征非晶硅和掺杂非晶硅而形成本征非晶硅层140和掺杂非晶硅层143。随后，在掺杂非晶硅层143上沉积光刻胶而形成光刻胶(PR)层181。在本实施例中，光刻胶是其被照射的部分将通过显影去除的正型光刻胶。然而，也可使用负型光刻胶。

掩模191设置在PR层181上。掩模191具有透射区“TA”、遮蔽区“BA”以及半透射区“HTA”。半透射区“HTA”具有小于透射区“TA”并且大于遮蔽区“BA”的透过率。透射区“TA”可具有100％的透过率，遮蔽区“BA”可具有0％的透过率。通过使用上述掩模可以得到具有不同高度的PR图案。透射区“TA”对应于从图12B所示的第一公共线118中心对称的对称部分以及数据焊盘电极130的中心。在该对称部分中将形成第一和第二公共线接触孔139a和139b(图5)，而在数据焊盘电极130的中心中将形成数据焊盘接触孔137(图5)。遮蔽区“BA”对应于开关区域“TrA”，半透射区“HTA”对应于其它部分。半导体层145将形成于与遮蔽区“BA”对应的部分。虽然未图示，透射区“TA”对应于将形成有栅焊盘接触孔的栅焊盘电极的中心。

如图10C、11C、12C以及13C所示，第一PR图案181a和第二PR图案181b通过使用掩模191对PR层181进行曝光和显影而形成于掺杂非晶硅层143上。对应于遮蔽区“BA”的第一PR图案181a具有第一高度，对应于半透射区“HTA”的第二PR图案181b具有小于第一高度的第二高度。对应于透射区“TA”的掺杂非晶硅层143暴露于第二PR图案181b之间。

接下来，如图10D、11D、12D以及13D所示，通过顺序地去除暴露于第二PR图案181b之间的掺杂非晶硅层143、本征非晶硅层140以及栅绝缘层135而形成第一公共线118中的第一和第二公共线接触孔139a和139b、栅焊盘电极129(图5)中的栅焊盘接触孔138(图5)以及数据焊盘电极130中的数据焊盘接触孔137。虽然未图示，与此同时，数据链接线接触孔171(图5)形成于数据链接线123(图5)的端部。第一和第二公共线接触孔139a和139b分别暴露出第一公共线118，以及栅焊盘接触孔138(图5)暴露出栅焊盘电极129(图5)。数据焊盘接触孔137暴露出数据焊盘电极130，以及数据链接线接触孔171(图5)暴露出数据链接线123(图5)。

由于栅焊盘电极129(图5)、数据焊盘电极130、第一公共线118以及数据链接线123(图5)具有透明导电金属的最上层，所以不会有生锈的问题。并且，由于第一和第二公共线接触孔139a和139b为液晶分子所覆盖，所以生锈的问题也不会发生。

如图10E、11E、12E以及13E所示，通过对第一和第二PR图案181a和181b进行灰化而去除第二PR图案181b(图10D、11D、12D以及13D)，从而暴露出第二PR图案181b之间的掺杂非晶硅层143。开关区域“TrA”中的第一PR图案181具有比第一高度小的高度。

如图10F、11F、12F以及13F所示，通过干刻顺序地去除由灰化暴露出的掺杂非晶硅层143以及本征非晶硅层140，从而暴露出对应于由干刻去除的本征非晶硅层140的栅绝缘层135。因此，由灰化暴露出的掺杂非晶硅层143以及本征非晶硅层140保留在开关区域“TrA”中，从而分别形成欧姆接触层144和有源层141。随后，从欧姆接触层144上去除第一PR图案181a。

如图10G、11G、12G以及13G所示，通过沉积金属层(未图示)以及由第三掩模工序对其进行构图而形成栅绝缘层135上的数据线146、欧姆接触层144上的源极150以及欧姆接触层144上的漏极153。该金属层(未图示)可由钼构成。数据线146与栅线113交叉，从而限定出像素区域“P”。数据线146通过链接线接触孔171(图5)与数据链接线123(图5)接触。源极150从数据线146延伸至开关区域“TrA”，并且漏极153与源极150分开，从而暴露出源极150和漏极153之间的欧姆接触层144。漏极153延伸至存储区域“StgA”，从而漏极153与第一存储电极122重叠，以用作第二存储电极156。第一存储电极122、第二存储电极156以及在第一存储电极122和第二存储电极156之间的栅绝缘层135组成存储电容“StgC”。

与此同时，包括第一像素电极160a和第二像素电极160b的像素电极160形成于像素区域“P”中。第一和第二像素电极160a和160b延伸自第二存储电极156，从而第一和第二像素电极160a和160b与漏极153电连接。第一和第二像素电极160a和160b分别平行于第一和第二公共电极124和127。并且，第三公共电极165形成于像素区域“P”中。形成于第一和第二像素电极160a和160b之间的第三公共电极165通过第一和第二公共线接触孔139a和139b与第一公共线118相连，并平行于第一和第二像素电极160a和160b。

如图10H、11H、12H以及13H所示，通过去除暴露于源极150和漏极153之间的欧姆接触层144(图11G)而形成第一欧姆接触层144a和第二欧姆接触层144b，从而暴露出有源层141。随后，通过氧气环境的等离子工序在暴露于第一欧姆接触层144a和第二欧姆接触层144b之间的有源层141上形成二氧化硅层(未示出)。二氧化硅层保护有源层141。形成二氧化硅层168的步骤对于阵列基板而言并非是必不可少的步骤。

在根据本发明的IPS模式LCD器件的阵列基板的制造方法中，像素电极160、第三公共电极165以及数据线146由彼此相同的材料形成为彼此相同的层。由于源极150和漏极153分别覆盖半导体层145的两端，所以波纹噪声的问题不会发生。同样，数据焊盘电极130以与栅焊盘电极129相同的材料形成为与栅焊盘电极129相同的层。第一和第二像素电极160a和160b，以及第一、第二和第三公共电极124、127和165具有弯曲形状，从而形成多畴。

上述阵列基板未包括钝化层。然而，由于第一定向层(未图示)形成于像素电极160、数据线146和第三公共电极165上，将不会产生像素电极160、数据线146和第三公共电极165生锈的问题。同样，第一定向层覆盖数据焊盘电极130、栅焊盘电极129、数据链接线123。

该阵列基板结合有包括滤色片层(未图示)和第二定向层(未图示)的滤色片基板(未图示)。并且液晶层(未图示)***于阵列基板与滤色片基板之间。

图14是表示沿着图5的XIV—XIV线提取的部分的横截面图，并示出了数据链接线和数据链接线接触孔。如图14所示，包括第一金属层123a和透明导电层123b的数据链接线123形成于基板110上。数据链接线123通过数据焊盘接触孔137(图5)与数据焊盘电极130(图5)接触。栅绝缘层135形成于数据链接线123上。栅绝缘层135具有暴露出数据链接线123的数据链接线接触孔171。数据线146形成于栅绝缘层135上，并通过数据链接线接触孔171与数据链接线123接触。在图14中，数据链接线具有双层结构。然而，该数据链接线也可有如上所述的三层结构。

Claims (26)

1、一种共平面开关模式液晶显示器件的阵列基板，包括：

具有开关区域和像素区域的基板；

在所述基板上的栅线；

形成于所述开关区域中并延伸自所述栅线的栅极；

平行于所述栅线并与所述栅线分开的公共线；

从所述公共线延伸至所述像素区域并彼此分开的第一和第二公共电极；

在所述栅线、公共线以及第一和第二公共电极上的栅绝缘层，其中所述栅绝缘层具有暴露出所述公共线的公共线接触孔；

与所述栅线交叉以在所述栅绝缘层上限定出所述像素区域的数据线；

在所述栅绝缘层上对应于所述栅极的半导体层；

在所述半导体层上彼此分开的源极和漏极，其中所述源极延伸自所述数据线；

在所述第一和第二公共电极之间的多个像素电极，其中所述多个像素电极彼此分开并平行于所述第一和第二公共电极，并且各所述多个像素电极延伸自所述漏极；以及

形成于所述栅绝缘层上的多个第三公共电极，其中所述多个第三公共电极通过所述公共线接触孔与所述公共线相连，并与所述多个像素电极交替设置，

其中所述数据线、多个像素电极和多个第三公共电极以彼此相同的材料形成为彼此相同的层。

2、根据权利要求1所述的阵列基板，其特征在于，所述第一和第二公共电极形成于所述像素区域的相对两侧。

3、根据权利要求1所述的阵列基板，其特征在于，所述公共线包括彼此平行的第一和第二公共线。

4、根据权利要求3所述的阵列基板，其特征在于，各所述第一和第二公共电极与所述第一和第二公共线相连，并与所述数据线相邻。

5、根据权利要求3所述的阵列基板，其特征在于，所述公共线接触孔暴露出所述第一公共线。

6、根据权利要求3所述的阵列基板，其特征在于，进一步包括存储电容，其包括所述第二公共线、延伸自所述漏极从而重叠于所述第二公共线的存储电极以及***于所述第二公共线和存储电极之间的栅绝缘层。

7、根据权利要求1所述的阵列基板，其特征在于，所述栅线以与所述第一和第二公共电极相同的材料形成为与所述第一和第二公共电极相同的层。

8、根据权利要求1所述的阵列基板，其特征在于，所述栅线、栅极、第一公共电极和第二公共电极具有双层结构和三层结构其中之一。

9、根据权利要求8所述的阵列基板，其特征在于，所述栅线、栅极、第一公共电极和第二公共电极的最上层由透明导电材料构成。

10、根据权利要求1所述的阵列基板，其特征在于，进一步包括栅焊盘电极和数据焊盘电极，其中所述栅焊盘电极与所述栅线和外部栅驱动电路相连，以及所述数据焊盘电极与所述数据线和外部数据驱动电路相连。

11、根据权利要求10所述的阵列基板，其特征在于，所述栅焊盘电极和数据焊盘电极以与所述栅线相同的材料形成为相同的层。

12、根据权利要求11所述的阵列基板，其特征在于，所述数据焊盘电极通过数据链接线与所述数据线相连，其中所述数据链接线以与所述栅线相同的材料形成为与所述栅线相同的层。

13、根据权利要求12所述的阵列基板，其特征在于，所述栅绝缘层包括暴露出所述数据链接线端部的数据链接线接触孔，以及所述数据线通过所述数据链接线接触孔与所述数据链接线相连。

14、根据权利要求11所述的阵列基板，其特征在于，所述栅绝缘层包括暴露出所述栅焊盘电极的栅焊盘接触孔以及暴露出所述数据焊盘电极的数据焊盘接触孔。

15、根据权利要求1所述的阵列基板，其特征在于，所述源极和漏极覆盖所述半导体层的两端。

16、根据权利要求1所述的阵列基板，其特征在于，进一步包括形成于所述源极和漏极之间的所述半导体层上的二氧化硅层。

17、根据权利要求1所述的阵列基板，其特征在于，所述半导体层包括由本征非晶硅形成的有源层以及有源层上由掺杂非晶硅形成的欧姆接触层。

18、一种共平面开关模式液晶显示器件的阵列基板的制造方法，包括：

通过第一掩模工序在具有开关区域和像素区域的基板上形成栅线、栅极、第一公共线以及第一和第二公共电极，其中所述栅极延伸自所述栅线并形成于所述开关区域中，所述第一公共线平行于所述栅线，并且所述第一和第二公共电极从所述第一公共线延伸至所述像素区域；

在所述栅线、栅极、第一和第二公共电极上顺序地形成栅绝缘层、本征非晶硅层以及掺杂非晶硅层；

通过第二掩模工序对所述栅绝缘层、本征非晶硅层以及掺杂非晶硅层进行构图从而形成栅绝缘层中的公共线接触孔、有源层以及掺杂非晶硅图案，其中所述公共线接触孔暴露出所述第一公共线，所述有源层对应于栅绝缘层上的栅极，以及所述掺杂非晶硅图案在所述有源层上具有与所述有源层相同的形状；

通过第三掩模工序在所述栅绝缘层、有源层以及掺杂非晶硅图案上形成数据线、源极、漏极、多个像素电极和多个第三公共电极，其中所述数据线与栅线交叉以限定出所述像素区域，所述源极延伸自数据线并与所述掺杂非晶硅图案的第一部分接触，以及所述漏极与所述源极分开并与所述掺杂非晶硅图案的第二部分接触，其中所述多个像素电极彼此分开并平行于所述第一和第二公共电极，并且各所述多个像素电极延伸自所述漏极，以及其中所述多个第三公共电极通过所述公共线接触孔与所述第一公共线相连，并与所述多个像素电极交替设置，其中通过所述源极和所述漏极暴露出所述第一部分与所述第二部分之间的所述掺杂非晶硅图案的第三部分；

去除所述源极和所述漏极之间的所述掺杂非晶硅图案的所述第三部分，以暴露出所述有源层并形成所述源极之下的第一欧姆接触层和所述漏极之下的第二欧姆接触层，其中所述源极覆盖所述第一欧姆接触层和所述有源层的一端，所述漏极覆盖所述第二欧姆接触层和所述有源层的另一端。

19、根据权利要求18所述的方法，其特征在于，进一步包括在暴露于所述源极和漏极之间的有源层上形成二氧化硅层。

20、根据权利要求18所述的方法，其特征在于，所述形成栅线、栅极、第一和第二公共电极的步骤包括：

在基板上形成第一金属层；

在所述第一金属层上形成透明导电层；以及

顺序地对所述透明导电层和第一金属层进行构图。

21、根据权利要求20所述的方法，其特征在于，进一步包括：

在所述第一金属层和透明导电层之间形成第二金属层；以及

在对所述透明导电层进行构图的步骤和形成所述第一金属层的步骤之间对所述第二金属层进行构图。

22、根据权利要求18所述的方法，其特征在于，所述形成公共线接触孔、有源层以及掺杂非晶硅图案的步骤包括：

在所述掺杂非晶硅层上形成光刻胶层；

在所述光刻胶层上设置具有透射区、遮蔽区和半透射区的掩模；

通过使用该掩模对所述光刻胶层进行曝光和显影而形成第一光刻胶图案和第二光刻胶图案，其中所述第一光刻胶图案对应于所述栅极，以及所述第二光刻胶图案暴露出与所述第一公共线的对称部分相对应的掺杂非晶硅层，并具有小于第一光刻胶图案的高度；

通过顺序地去除暴露于第二光刻胶图案之间的掺杂非晶硅层、本征非晶硅层以及栅绝缘层而形成所述公共线接触孔；

对所述第一和第二光刻胶图案进行灰化，从而去除所述第二光刻胶图案，并暴露出掺杂硅图案；

通过顺序地去除已暴露的掺杂硅图案和本征非晶硅层而形成有源层和掺杂硅图案；以及

去除所述第一光刻胶图案。

23、根据权利要求18所述的方法，其特征在于，进一步包括形成栅焊盘电极、数据链接线、数据焊盘电极和第二公共线，其中所述栅焊盘电极形成于所述栅线的端部，所述数据链接线与数据线接触，所述数据焊盘电极延伸自数据链接线，并且所述第二公共线平行于所述第一公共线。

24、根据权利要求23所述的方法，其特征在于，各所述第一和第二公共电极与所述第一和第二公共线相连，并且其中所述第一和第二公共线以及第一和第二公共电极围绕所述像素区域。

25、根据权利要求23所述的方法，其特征在于，所述漏极重叠于所述第二公共线，从而所述第二公共线、漏极以及***于第二公共线和漏极之间的栅绝缘层组成存储电容。

26、根据权利要求23所述的方法，其特征在于，所述第二掩模工序包括形成暴露出所述数据链接线端部的数据链接线接触孔、暴露出所述栅焊盘电极的栅焊盘接触孔以及暴露出所述数据焊盘电极的数据焊盘接触孔。

Images