CN100478986C - Id芯片和ic卡 - Google Patents

Id芯片和ic卡 Download PDF

Info

Publication number
CN100478986C
CN100478986C CNB2005800068836A CN200580006883A CN100478986C CN 100478986 C CN100478986 C CN 100478986C CN B2005800068836 A CNB2005800068836 A CN B2005800068836A CN 200580006883 A CN200580006883 A CN 200580006883A CN 100478986 C CN100478986 C CN 100478986C
Authority
CN
China
Prior art keywords
light
integrated circuit
emitting component
receiving element
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800068836A
Other languages
English (en)
Other versions
CN1926561A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1926561A publication Critical patent/CN1926561A/zh
Application granted granted Critical
Publication of CN100478986C publication Critical patent/CN100478986C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G06K19/0728—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs the arrangement being an optical or sound-based communication interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/08—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means
    • G06K19/10—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means at least one kind of marking being used for authentication, e.g. of credit or identity cards
    • G06K19/14—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means at least one kind of marking being used for authentication, e.g. of credit or identity cards the marking being sensed by radiation
    • G06K19/145—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code using markings of different kinds or more than one marking of the same kind in the same record carrier, e.g. one marking being sensed by optical and the other by magnetic means at least one kind of marking being used for authentication, e.g. of credit or identity cards the marking being sensed by radiation at least one of the further markings being adapted for galvanic or wireless sensing, e.g. an RFID tag with both a wireless and an optical interface or memory, or a contact type smart card with ISO 7816 contacts and an optical interface or memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种ID芯片或IC卡，其中可以增强集成电路的机械强度而不抑制电路规模。本发明的ID芯片或IC卡具有集成电路，其中由绝缘薄半导体薄膜形成TFT(薄膜晶体管)。而且，本发明的ID芯片或IC卡具有发光元件和光接收元件，每个发光元件和光接收元件都使用非单晶薄膜作为执行光电转换的层。这种发光元件或光接收元件可以与集成电路连续地(集成地)形成，或可以单独形成并粘附到集成电路上。

Description

ID芯片和IC卡
技术领域
本发明涉及使用光通信的ID芯片或IC卡。
背景技术
无线地发送和接收诸如识别信息这样数据的ID芯片或IC卡在各种领域已经投入实际使用，且希望扩展成一类新模式的通信信息终端市场。ID芯片也被称为无线标签、RFID(射频识别)标签或IC标签。一般而言，具有使用半导体衬底形成的天线和集成电路(IC芯片)的ID芯片或IC卡现已投入实际使用。
发明内容
用于形成集成电路的半导体衬底在柔韧性上很差，且其机械强度很低。通过减小集成电路面积本身可以一定程度地改善机械强度。然而，这种情况很难确保电路规模，且ID芯片或IC卡的应用受到限制，这不是优选的。因此，当认为确保集成电路的电路规模重要时，随意减小集成电路的面积并不是优选的，这样限制了机械强度的改善。
鉴于上述问题，提出本发明。本发明的一个目标是提供一种ID芯片或IC卡，其中可以提高集成电路的机械强度，而不抑制电路的规模。
本发明的ID芯片或IC卡具有集成电路，其中使用绝缘的薄半导体薄膜形成TFT(薄膜晶体管)。而且，本发明的ID芯片或IC卡具有发光元件和光接收元件，该发光元件和光接收元件使用非单晶薄膜作为执行光电转换的层。这种发光元件或光接收元件可以与集成电路连续地(集成)形成，或可以单独形成并粘附到集成电路上。
注意集成电路、发光元件和光接收元件可以直接在衬底上形成，或可以在衬底上形成然后分离，并粘附到单独准备的另一衬底上。
光接收元件可以将读/写器发送的第一信号转换成电信号(第一电信号)，并将该第一电信号发送到集成电路。集成电路根据光接收元件发送的第一电信号进行操作。具体而言，集成电路可以产生发送到读/写器的第二电信号，并将它发送到发光元件。发光元件可以将集成电路发送的第二电信号转换成第二光信号，并将该第二光信号发送到读/写器。
本发明的ID芯片或IC卡可以采用具有天线以及集成电路、发光元件和光接收元件的模式。其上安装天线的本发明的芯片也称为射频芯片。集成电路可以从天线产生的交流电压产生电源电压。注意天线可以在与集成电路相同的衬底上形成，或可以和集成电路分离地形成，然后与集成电路电连接。如果本发明的ID芯片或IC卡没有天线，则集成电路具有用于电连接天线的连接端子。
备选地，本发明的ID芯片或IC卡可以具有电池而不是天线。
而且，本发明的ID芯片、IC卡或射频芯片也称为半导体装置。
例如，可以根据如下各种方法将集成电路粘附到衬底上：在高热阻衬底和集成电路之间形成金属氧化物薄膜，且该金属氧化物薄膜被结晶并弱化，从而分离集成电路，由此将该集成电路粘附到物体上；在高热阻衬底和集成电路之间提供分离层，通过激光照射或通过腐蚀来分离集成电路，由此将该集成电路粘附到物体上；机械地去除或通过使用溶液或气体的腐蚀去除其上形成集成电路的高热阻衬底，从而分离集成电路，由此使该集成电路粘附到物体上。
单独形成的集成电路可以彼此粘附以堆叠集成电路，从而增大了电路规模或存储器容量。因为和使用半导体衬底制造的ID芯片相比，各个集成电路在厚度上极薄，即使多个集成电路堆叠在一起，仍可以保持一定程度的ID芯片的机械强度。可以通过已知的连接方法，例如倒装焊方法、TAB(带式自动结合)方法或导线结合方法，将堆叠的集成电路彼此连接。
TFT用在集成电路中，非单晶薄膜用于发光元件和光接收元件中执行光电转换的层，由此使ID芯片大为减薄。因为集成电路、发光元件和光接收元件不需要半导体衬底，因此可以使用柔性衬底。因此，不像使用半导体衬底的集成电路，在不减小面积的情况下可以获得高的机械强度。因此，可以提高集成电路的机械强度而不抑制电路规模，且可以扩大ID芯片或IC卡的应用范围。
而且，根据本发明，因为使用电学隔离的TFT形成集成电路，不像在半导体衬底上形成的晶体管，因此在集成电路和衬底之间很难形成寄生二极管。因此，由于施加到源极或漏极区域的交流信号的电势，大量的电流不流经漏极区域，这几乎不导致恶化或击穿。本发明包括下面有利的影响：和使用半导体衬底的集成电路相比，无线电波很少被阻隔，所以可以防止由于无线电波的阻隔而引起的信号衰减。
当集成电路、发光元件和光接收元件集成地形成时，用于连接集成电路和发光元件或光接收元件的导线可以与集成电路集成地形成。此外，如果发光元件和光接收元件与集成电路连接，该集成电路、发光元件和光接收元件容易集成地形成，这是因为发光元件和光接收元件通过使用薄膜形成。因此，这两种情况中，在形成ID芯片或IC卡中可以抑制连接失效的产生。而且，如果使用柔性衬底，还可以抑制对衬底施加应力导致的连接失效，这可以增强可靠性。
根据本发明，通过光通信执行信号的发送/接收，且通过无线电波供给电源电压。因此，和仅使用光信号执行信号的发送/接收和供给电源电压的情况相比，可以为集成电路供给较高的电源电压。因此，可以扩展通信范围，可以减小集成电路设计中所受电源电压的限制。
而且，和仅使用无线电波执行信号的发送/接收和供给电源电压的情况相比，通信区域更容易限制。因此，即使在通过和其它通信装置相同频段的无线电波执行通信的时候，仍可以防止重叠通信区域和干扰信号。而且，通过使用光信号，可以确保高的通信速度，可以发送和接收包括大容量数据的信号。此外，在使用光信号的情况，信号的发送/接收在无线电法(Radio Law)之上，只要确保供给的电源电压，就可以扩展通信范围。
附图说明
附图中：
图1A和1B分别是根据本发明一个方面的ID芯片的透视图和框图；
图2A和2B分别示出了根据本发明一个方面的IC卡的外观和内部结构；
图3的框图示出了根据本发明一个方面的IC卡的功能；
图4A和4B的框图分别示出了集成电路中产生电源电压的一部分的框图和使用太阳能电池的IC卡的外观；
图5A到5D每个都示出了根据本发明一个方面的ID芯片的制造方法；
图6A到6C每个都示出了根据本发明一个方面的ID芯片的制造方法；
图7A到7C每个都示出了根据本发明一个方面的ID芯片的制造方法；
图8A和8B每个都示出了根据本发明一个方面的ID芯片的制造方法；
图9A到9C每个都示出了根据本发明一个方面的ID芯片的制造方法；
图10示出了根据本发明一个方面的ID芯片的横截面；
图11A和11B每个都示出了根据本发明一个方面的ID芯片或IC卡的横截面；
图12A和12B每个都示出了根据本发明一个方面的ID芯片或IC卡的横截面；
图13A和13B每个都示出了根据本发明一个方面的ID芯片或IC卡的横截面；
图14A到14C每个都示出了根据本发明一个方面的ID芯片或IC卡的发光元件的横截面；
图15A到15C每个都是根据本发明一个方面的ID芯片或IC卡的发光元件的横截面；
图16A到16C每个都是根据本发明一个方面的ID芯片或IC卡的TFT的横截面；
图17A到17D的每个图示都示出了从大衬底制造多个集成电路的方法，每个所述集成电路都用作根据本发明一个方面的ID芯片或IC卡；
图18A到18D每个都示出了当分离形成在一个衬底上的多个集成电路时需要形成的凹槽的形状；
图19A到19C每个都示出了怎样使用根据本发明一个方面的ID芯片；以及
图20A和20B每个都示出了怎样使用根据本发明一个方面的ID芯片。
具体实施方式
此后将参考附图，描述根据本发明的实施例模式。本发明可以以很多不同模式实施，且本领域技术人员容易理解，在不偏离本发明的精神和范围的情况下，这里公开的模式和细节可以以各种方式修改。应当注意本发明不应理解成受下面给出的实施例模式描述的限制。
将参考图1A和1B描述根据本发明的ID芯片的结构。图1A是根据本发明一种模式的ID芯片的透视图。附图标记100表示集成电路，101表示光接收元件，102表示发光元件，以及103表示天线。光接收元件101、发光元件102以及天线103都与集成电路100电连接。集成电路100、光接收元件101、发光元件102以及天线103形成在衬底104上。覆盖材料105与衬底104重叠，同时其间夹有集成电路100、光接收元件101、发光元件102以及天线103。
图1A中，除了集成电路100，天线101夹在衬底104和覆盖材料105之间。然而本发明不局限于这种结构。例如，天线103可以在覆盖材料105的表面上形成，该表面是与衬底104相反的一面。可以在覆盖材料105中形成开孔部分，且集成电路100通过该开孔部分和天线103彼此电连接。
本发明的ID芯片不必具有天线103。如果天线103不包括在ID芯片中，则为ID芯片提供用于电连接天线103的连接端子。
图1A示出了通过使用覆盖材料105增强ID芯片的机械强度的实例。然而，本发明的ID芯片不必都具有覆盖材料105。例如，可以通过使用树脂等覆盖集成电路100、光接收元件101、发光元件102和天线103，从而改善ID芯片的机械强度。
图1B的框图示出了图1A中示出的本发明ID芯片的功能结构。
集成电路100包括：整流电路110，用于对天线103中产生的交流电压进行整流；以及电源电路111，用于从整流电压中产生直流电源电压。注意图1B中的附图标记118对应于与天线103的相反端子相连的电容器。电源电路111中产生的电源电压供给到集成电路100的各个电路。
而且，集成电路100包括：解调电路112，用于对从光接收元件101发送的电信号实施解调；逻辑电路113，通过使用解调电路112中的解调电信号执行各种算术运算；存储器114，保存包括程序的各种数据；以及存储控制电路115，根据来自逻辑电路113的信号来规定存储器114的地址并写入或读取数据。此外，使用各种算术运算或保持在存储器114中的数据，逻辑电路113可以产生发送到读/写器的电信号。逻辑电路113中产生的电信号在发光元件102中被转换成光信号并发送到读/写器。
图1B示出了具有一个逻辑电路113的集成电路100的实例，但本发明不局限于这种结构。根据逻辑电路113中执行的算术运算的内容，可以提供多个逻辑电路113。此外，光接收元件101中的从光信号转换来的电信号可以在它被解调电路112解调之前在放大器116中放大。备选地，逻辑电路113中产生的电信号可以在它被发送到发光元件102之前被放大器117放大。
不一定使用一个存储器114，可以使用多个存储器。可以使用各种半导体存储器，例如DRAM、SRAM、闪存、ROM或FRAM(注册商标)。存储器114可以在算术运算时用作操作区。
图1B中，可以包括振荡电路和调制电路，该振荡电路可以产生交流电压，该调制电路根据逻辑电路113中产生的电信号对振荡电路中产生的交流电压给予调制。在这种情况下，发光元件102可以将调制的交流电压转换成光信号，且该光信号可以被发送到读/写器。
发送用于供给电源电压的无线电波的方法不局限于图1A和1B中所示的电磁耦合方法。可以使用电磁感应方法、微波方法和其它发送方法。
绝缘TFT用于集成电路100。可以使用各种半导体元件，而不局限于TFT用作集成电路100中的半导体元件。除了TFT，例如，一般可以使用存储元件、二极管、光电转换元件、电阻器元件、线圈、电容器元件、电感等。
将参考图2A、2B和3描述根据本发明的IC卡的结构。图2A示出了根据本发明的IC卡的外观。附图标记201表示卡体，202表示安装在卡体201中的显示装置207的像素部分，203表示光接收元件，204表示发光元件。
图2B示出了包括在图2A中所示的卡体中的衬底205结构。通过使用薄的半导体薄膜形成的集成电路206、光接收元件203、发光元件204、显示装置207以及天线208形成在衬底205上。
图2B示出了天线208与集成电路206、光接收元件203以及发光元件204一起形成的实例，但本发明的IC卡不局限于这种结构。从集成电路206分离的天线可以与该集成电路206电连接。这种情况下，例如，通过在线圈中缠绕铜导线等并按压它使之夹在两个塑料薄膜之间(每个塑料薄膜都有约100μm的厚度)所形成的材料可以用作天线。
图2B中一个IC卡仅使用一个天线208，但可以使用多个天线208。
每个图2A和2B都示出了具有显示装置207的IC卡的结构，但本发明不局限于这种结构，可以不必提供显示装置207。然而如果提供显示装置，可以在显示装置中显示人脸照片的数据，和使用印刷方法的情况相比，可以使替换人脸照片更为难办。而且，可以显示不同于人脸照片的信息，可以获得较高功能的IC卡。
图3的框图示出了图2B中示出的本发明IC卡的功能结构。
和图1B中示出的ID芯片一样，集成电路206包括整流电路210和电源电路211。附图标记221对应于连接在天线208的相反端子之间的电容器。集成电路206包括解调电路212、逻辑电路213、存储器214和存储控制电路215。而且，集成电路206可以包括放大器216，用于在解调电路212中解调电信号之前放大该电信号，以及放大器217，用于在电信号被发送到发光元件204之前放大该电信号。包括在该集成电路206中的各种电路的特定结构和操作可以参考图1B的描述。
图3中，对于图2B所示的本发明的IC卡，集成电路206包括控制电路218，用于产生将要发送到显示装置207的各种信号。在控制电路218中产生的信号被发送到显示装置207的信号线驱动器电路219和扫描线驱动器电路220。像素部分202的操作受信号线驱动器电路219和扫描线驱动器电路220的控制，由此可以在像素部分202上显示图像。
注意图3中示出的IC卡可以包括振荡电路和调制电路，该振荡电路可以产生交流电压，该调制电路根据逻辑电路213中产生的电信号对振荡电路中产生的交流电压添加调制。在这种情况下，发光元件204可以将调制的交流电压转换成光信号，且将该电信号发送到读/写器。
发送用于供给电源电压的无线电波的方法不局限于图2B和3中所示的电磁耦合方法。可以使用电磁感应方法、微波方法和其它发送方法。
绝缘TFT用于集成电路206。可以使用各种半导体元件而不局限于TFT用作集成电路206中使用的半导体元件。例如，除了TFT，可以使用存储元件、二极管、光电转换元件、电阻器元件、线圈、电容器元件、电感器等。
图1A、1B、2A、2B和3中示出的ID芯片或IC卡中，通过无线电波供给电源电压，但本发明不局限于这种结构。可以使用电池而不是天线向集成电路供给电源电压。图4A的框图中仅示出了集成电路中产生电源电压的一部分。图4A中，附图标记301表示电池而302表示电源电路。使用从电池301供给的电源电压，电源电路可以产生具有各种电路所必须的值(高度)的电源电压。注意化学电池、光电池等可以用作电池301。
图4B示出了一种使用太阳能电池303的IC卡的外观，该电池是一种光电池。通过使用太阳能电池303来代替电池或对电池充电而使用该IC卡。除了天线，辅助电源电压的电池可以用于ID芯片或IC卡。
将描述本发明的ID芯片的特定制造方法。本实施例模式中，示出了绝缘TFT和用作光接收元件的光电二极管作为半导体元件的实例。然而，集成电路中使用的半导体元件不局限于这些实例，可以使用各种电路元件。
如图5A所示，通过溅射方法在热阻衬底(第一衬底)500上形成分离层501。例如，诸如硼硅酸钡玻璃和硼硅酸铝玻璃这样的玻璃衬底、石英衬底、陶瓷衬底等可以用作第一衬底500。此外，可以使用包括不锈钢(SUS)衬底的金属衬底或其上形成绝缘薄膜的半导体衬底。具有柔性的合成树脂(例如塑料)制成的衬底一般具有一种趋势，其中可承受的温度限制比上述衬底低，但只要它能承受制造步骤中的处理温度，就可以使用。
主要包含硅的无定形硅薄膜、多晶硅薄膜、单晶硅薄膜、微晶硅薄膜(包括半非晶硅薄膜)等可以用于分离层501。可以通过溅射方法、低压CVD方法、等离子体CVD方法等形成分离层501。本实施例模式中，厚度大约为50nm的无定形硅薄膜通过低压CVD方法形成，并用作分离层501。分离层501不局限于硅，可以使用能够通过腐蚀选择性去除的材料。分离层501的厚度优选地为50nm到60nm。半非晶硅的厚度可以为30nm到50nm。
在分离层501上形成基底薄膜502。提供基底薄膜502是为了防止包含在第一基底500中的碱金属(例如Na)或碱土金属扩散到半导体薄膜中，并防止对诸如TFT这样的半导体元件的特性产生负面影响。此外，基底薄膜502还具有在后续分离半导体元件的步骤中保护半导体元件的功能。基底薄膜502可以具有单层或多个叠层绝缘薄膜。因此，可以通过使用诸如氧化硅、氮化硅或氮氧化硅这样的能防止碱金属或碱土金属扩散到半导体薄膜的绝缘薄膜形成基底薄膜502。
本实施例模式中，相继形成厚度为100nm的SiON薄膜、厚度为50nm的SiNO薄膜和厚度为100nm的SiON薄膜以形成基底薄膜502，每个薄膜的材料、厚度、堆叠数目不限于此。例如，在底层除了使用SiON薄膜，可以通过旋涂方法、狭缝式涂布、微滴释放方法、印刷方法等形成厚度为0.5μm到3μm的硅氧烷树脂。中间层中除了SiNO薄膜，可以形成氮化硅薄膜(例如SiNx或Si3N4)。上层中除了SiON薄膜，可以使用SiO2薄膜。此外，每层薄膜的厚度优选地为0.05μm到3μm，可以从0.05μm到3μm的范围自由选择。
备选地，临近分离层501的基底薄膜502的底层可以由SiON薄膜或SiO2薄膜形成，中间层可以由硅氧烷树脂形成，且上层可以由SiO2薄膜形成。
微滴释放方法是一种从小孔释放包含预定成分的微滴形成预定图形的方法，它包括喷墨方法。印刷方法包括丝网印刷方法、胶印方法等。
可以使用SiH4/O2、TEOS(四乙氧基硅烷)/O2等的混合气体，通过热CVD方法、等离子体CVD方法、常压CVD方法、偏置ECRCVD方法等形成氧化硅薄膜。此外，一般使用SiH4/NH3的混合气体，通过等离子体CVD方法形成氮化硅薄膜。此外，一般使用SiH4/N2O的混合气体通过等离子体CVD方法形成氧氮化硅薄膜(SiOxNy：x＞y)和氮氧化硅薄膜(SiNxOy：x＞y)。
在基底薄膜502上形成半导体薄膜503。优选地，在形成基底薄膜502之后不暴露于大气环境形成该半导体薄膜503。半导体薄膜503的厚度设置在20到200nm(希望是，40到170nm，更优选地，50到150nm)。半导体薄膜503可以是无定形半导体、半非晶半导体或多晶半导体。硅锗以及硅可以用作该半导体薄膜。当使用硅锗时，锗的浓度优选地设置在0.01到4.5的原子百分比。
可以通过已知的方法晶化该半导体薄膜503。已知的结晶方法有：使用激光的激光结晶方法和使用催化元素的结晶方法。备选地，可以采用使用催化元素的结晶方法和激光结晶方法相结合的方法。当如石英这样的极好热阻衬底用作第一衬底500时，任意一种使用电加热熔炉的热结晶方法、使用红外线的灯退火结晶方法和使用催化元素的结晶方法可以与约950□的高温退火相结合，作为结晶方法。
例如，在激光结晶的情况，在执行激光结晶之前，对半导体薄膜503执行500□1小时的热退火以提高该半导体薄膜对激光束的抵抗属性。使用连续波固态激光器，且向半导体薄膜照射基波的二次到四次谐波的激光束，从而获得大晶粒尺寸的晶体。例如，一般地，优选地使用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。具体而言，通过使用非线性光学元件，连续波YVO4激光器发送的激光束被转换成谐波，以获得输出功率为10W的激光束。优选地，在将被激光束照射的半导体薄膜503的表面上形成具有矩形形状或椭圆形形状的激光束。在这种情况下，需要大约0.01到100MW/cm2(优选地，0.1到10MW/cm2)的能量密度。将其扫描速率设置为大约10到2000cm/sec以便照射该半导体薄膜。
当脉冲激光束的振荡频率设置在不小于10MHz时，可以使用极高频带执行激光结晶，该极高频带比通常使用的从几十到几百Hz的频带高得多。认为从向半导体薄膜照射脉冲激光束到完全固化半导体薄膜的周期为几十纳秒到几百纳秒。通过利用上述频带，可以向半导体薄膜照射下一个脉冲激光，直到半导体薄膜由于照射激光而熔化并固化为止。因此，因为固-液界面可以在半导体薄膜中连续移动，所以可以形成具有在扫描方向连续生长的晶粒的半导体薄膜。具体而言，可以获得这样的晶粒团：它们每个在扫描方向都具有10到30μm的宽度，在垂直于扫描方向的方向具有1到5μm的宽度。通过形成沿扫描方向生长的单晶晶粒，可以形成在TFT的沟道方向几乎没有晶粒边界的半导体薄膜。
对于激光结晶，连续波激光器的基波的激光和连续波激光器的谐波的激光可以并行照射。备选地，连续波激光器的基波的激光和脉冲激光器的谐波的激光可以并行照射。
可以在诸如稀有气体和氮气这样的惰性气体中照射激光束。
通过上述激光束照射，形成具有增强结晶度的半导体薄膜503。注意，可以通过溅射方法、等离子体CVD方法、热CVD方法等提前形成多晶半导体。
尽管在本实施例模式中半导体薄膜503被晶化，但在下面的工艺中可以使用无定形硅薄膜或微晶半导体薄膜而不进行晶化。和使用多晶半导体的TFT相比，使用无定形半导体或微晶半导体的TFT需要的制作步骤数目较少，这样，具有减少成本和提高产出率的有利效果。
可以通过执行硅化物气体的挥光放电分解获得无定形半导体。一般地，使用SiH4和Si2H6作为硅化物气体的实例。这些硅化物气体可以被氢气或氢气和氦气稀释。
半非晶半导体具有无定形结构和晶体结构(包括单晶结构和多晶结构)之间的中间结构，并具有自由能稳定的第三状态。这种半非晶半导体具有包括短程有序和点阵畸变的晶体结构。可以包含尺寸为0.5到20nm的晶粒，且其分散在非单晶半导体中。对于半非晶半导体，拉曼谱向520cm-1波数的低端偏移，且在X射线衍射中观察到源自于硅晶格的(111)和(220)的衍射峰。而且，半非晶半导体包含1％原子百分比或更多的氢或卤素，用作终止悬挂键。这里，为方便起见，这种半导体被称为半非晶半导体(SAS)。当向SAS(半非晶半导体)混合诸如氦、氩、氪或氖这样的稀有气体元素时，点阵畸变进一步增大，这样稳定性提高，由此获得良好的半非晶半导体(SAS)。
通过硅化物气体的挥光放电分解形成SAS。SiH4是典型的硅化物气体。除了SiH4之外，也可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等作为硅化物气体。硅化物气体还可以被氢气或氢气和一种或多种选自氦、氩、氪和氖的稀有气体元素的混合物稀释，使得SAS容易形成。优选地稀释比率设置在1∶2到1∶1000。此外，诸如CH4和C2H6这样的碳化物气体、或者诸如GeH4或GeF4这样的锗气体，或者F2等可以混入硅化物气体，使得能带宽度可以调节为1.5到2.4eV或0.9到1.1eV。
在使用包含SiH4和H2混合物气体或包含SiH4和F2混合物气体的情况下，例如，当使用无定形半导体制造TFT时，TFT的亚阈值系数(S值)可以设置为不大于0.35V/sec，一般地，设置在0.25到0.09V/sec，而其迁移率可以设置为10cm2/Vsec。例如，当通过使用上述半非晶半导体的TFT形成19级环形振荡器时，在3到5V的电源电压，可以获得不小于1MHz、优选地不小于100MHz的振荡频率特性。此外，在3到5V的电源电压下，每级反相器的延时可以是26ns，优选地为0.26ns或更小。
如图5B所示，图形化该半导体薄膜503以形成岛状半导体薄膜504到507。形成覆盖岛状半导体薄膜504到507的栅绝缘薄膜508。可以通过等离子体CVD方法或溅射方法，形成包括氮化硅、氧化硅、氮氧化硅或氧氮化硅作为单层或叠层的薄膜作为栅绝缘薄膜508。在堆叠薄膜中，例如，优选地，采用在衬底上依次堆叠氧化硅薄膜、氮化硅薄膜和氧化硅薄膜的三层结构。
在形成栅绝缘薄膜508之后，可以在包含3到100％氢的气氛中在300到450□的温度执行1到12小时的热处理，从而氢化该岛状半导体薄膜504到507。作为另一种氢化方法，可以执行等离子体氢化(使用被等离子体激励的氢)。通过该氢化步骤，可以通过热激励的氢终止悬挂键。后面的步骤中，如果在将半导体元件粘附到柔性第二衬底545上之后，由弯曲第二衬底545而在半导体薄膜中形成缺陷，通过氢化将半导体薄膜中包含的氢浓度设置在1×1019到1×1022原子/cm3，优选地，设置在1×1019到5×1020原子/cm3，使得这些缺陷可以被包含在半导体薄膜中的氢终止。此外，卤素可以被包含在半导体薄膜中以终止这些缺陷。
接着，如图5C所示，形成栅电极509到512。本实施例模式中，在通过溅射方法堆叠Si和W之后，使用抗蚀剂513作为掩模通过腐蚀形成栅电极509到512。当然，栅电极509到512的材料、结构和制造方法不局限于此，可以进行适当地选择。例如，可以采用NiSi(硅化镍)与添加n型杂质的Si的叠层结构、或TaN(氮化钽)与W(钨)的叠层结构。此外，可以以各种导电材料的单层形成栅电极。
可以使用SiOx掩模等代替抗蚀剂掩模。在这种情况下，增加图形化的步骤以形成SiOx、SiON等的掩模(称为硬掩模)，但和抗蚀剂掩模相比掩模的厚度在腐蚀中减少得较少。这样，可以形成具有所需宽度的栅电极509到512。备选地，可以通过微滴释放方法选择性地形成栅电极509到512而不使用抗蚀剂513。
根据导电薄膜的功能可以选择各种材料作为导电材料。如果栅电极和天线同时形成，根据功能可以选择材料。
在形成栅电极中，使用腐蚀方法，气体CF4、Cl2和O2或Cl2气体的混合物可以用作腐蚀气体，但腐蚀气体不局限于此。
如图5D所示，将变成p沟道TFT的岛状半导体薄膜505覆盖有抗蚀剂514，且使用栅电极509、511和512作为掩模，向岛状半导体薄膜504、506和507掺杂n型杂质元素(一般地，磷或砷)以形成低浓度区域(第一掺杂步骤)。第一掺杂步骤的条件如下：注入剂量1×1013到6×1013/cm2，且加速电压50到70KeV。然而，条件不局限于此。通过该第一掺杂步骤，透过栅绝缘薄膜508进行掺杂，在岛状半导体薄膜504、506和507中形成成对的低浓度杂质区域515到517。注意可以不用抗蚀剂覆盖将要变成p沟道TFT的岛状半导体薄膜505而执行第一掺杂步骤。
接着，如图6A所示，在通过灰化等去除抗蚀剂514之后，形成新的抗蚀剂518以覆盖将要变成n沟道TFT的岛状半导体薄膜504、506和507。使用栅电极510作为掩模，向岛状半导体薄膜505注入p型导电性的杂质元素(典型地，硼)以形成高浓度区域(第二掺杂步骤)。第二掺杂步骤的条件如下：注入剂量1×1016到3×1016/cm2，加速电压20到40KeV。通过执行该第二掺杂步骤，透过栅绝缘薄膜508进行掺杂，在岛状半导体薄膜505中形成成对的p型高浓度杂质区域519。
接着，如图6B所示，在通过灰化等去除抗蚀剂518之后，形成覆盖栅绝缘薄膜508和栅电极509到512的绝缘薄膜520。本实施例模式中，通过等离子体CVD方法形成厚度为100nm的SiO2薄膜。此后，通过深腐蚀(etchback)方法部分地腐蚀绝缘薄膜520和栅绝缘薄膜508。如图6C所示，以自对准的方式形成与栅电极509到512的侧壁接触的侧壁521到524。CHF3和He的混合气体用作腐蚀气体。注意形成侧壁的步骤不局限于此。
当形成绝缘薄膜520时，存在一个风险：还在第一衬底500的背面形成绝缘薄膜。在这种情况下，在第一衬底500的背面形成的绝缘薄膜可以通过使用抗蚀剂选择性地腐蚀和去除。在这种情况下，通过深腐蚀方法，在形成侧壁521到524的工艺中，背面形成的绝缘薄膜以及绝缘薄膜520和栅绝缘薄膜508可以一起被腐蚀和去除。
接着，如图7A所示，形成新的抗蚀剂525以覆盖将变成p沟道TFT的岛状半导体薄膜505，且使用栅电极509、511和512以及侧壁521、523和524作为掩模，掺杂n型杂质元素(一般地，磷或砷)以形成高浓度区域(第三掺杂步骤)。第三掺杂步骤的条件如下：注入剂量：1×1013到5×1015/cm2，且加速电压：60到100KeV。通过执行该第三掺杂步骤，在岛状半导体薄膜504、506和507中形成成对的n型高浓度杂质区域526到528。
当掺杂n型杂质以形成高浓度区域时，侧壁521、523和524用作掩模以形成低浓度杂质区域或偏移区域，该区域中在侧壁521、523和524的底部不执行掺杂。因此可以通过适当改变绝缘薄膜520的厚度和在形成侧壁521、523和524中的深腐蚀方法的条件调整侧壁521、523和524的尺寸，从而控制低浓度杂质区域或偏移区域的宽度。
在通过灰化等去除抗蚀剂525之后，可以对杂质区域实施热激活。例如，形成50nm厚的SiON薄膜，然后使之在氮气氛围中在550□条件下执行4小时的热处理。形成100nm厚的包含氢的S iNx薄膜，然后，使之在氮气氛围中在410℃的条件下执行1个小时的热处理以校正多晶半导体薄膜中的缺陷。例如，这称为氢处理工艺，它终止了多晶半导体薄膜中的悬挂键。
经过上述一系列步骤，形成n沟道TFT 529、531和532以及p沟道TFT 530。注意，n沟道TFT 531可以用作光电二极管。上述制造步骤中，深腐蚀方法的条件可以适当地改变，调整侧壁的尺寸以形成沟道长度为0.2μm到2μm的TFT。应当注意，本实施例模式中，尽管TFT 529到532采用顶栅结构，但可以采用底栅结构(反交叉结构)。
此外，此后可以形成钝化薄膜以保护TFT 529到532。这样，优选地，钝化薄膜由可以防止碱金属或碱土金属进入TFT 529到532的氮化硅、氮氧化硅、氮化铝、氧化铝、氧化硅等形成。具体而言，例如，600nm厚的SiON薄膜可以用于该钝化薄膜。在这种情况下，可以在形成SiON薄膜之后执行氢化处理。像这样，在TFT 529到532上形成绝缘薄膜SiON\SiNx\SiON以此顺序堆叠的三层结构，但其结构或材料不局限于此。通过上述结构，TFT 529到532覆盖有基底薄膜502和钝化薄膜，由此进一步防止诸如Na这样的碱金属或碱土金属扩散到用在半导体元件中的半导体薄膜并防止对半导体元件特性的负面影响。
接着，如图7B所示，形成覆盖TFT 529到532的第一层间绝缘薄膜533。诸如聚酰亚胺、丙烯酸或聚酰胺这样具有热阻的有机树脂可以用于第一层间绝缘薄膜533。除了有机树脂，可以使用低介电常数的材料(低k材料)或包含Si-O-Si键的树脂(此后称为硅氧烷树脂)等。硅氧烷具有硅(Si)和氧(O)键的框架结构。可以使用至少包括氢的有机基(例如烷基或芳烃)作为其取代基。而且，氟基可以用作取代基。而且，至少包括氢和氟基的有机基可以用作取代基。在形成第一层间绝缘薄膜533中，根据层间绝缘薄膜的材料，可以使用旋涂方法、浸渍方法、喷涂方法、微滴释放方法(喷墨方法、丝网印刷方法、胶印方法等)、刮刀、辊式涂布机、沐式淋涂、刮涂等。而且，可以使用无机材料。此时，可以使用氧化硅薄膜、氮化硅薄膜、氧氮化硅薄膜、PSG(磷硅酸盐玻璃)薄膜、PBSG(磷硼硅酸盐玻璃)薄膜、BPSG(硼磷硅酸盐玻璃)薄膜、氧化铝薄膜等。注意这些绝缘薄膜可以堆叠以形成第一层间绝缘薄膜533。
而且，本实施例模式中，可以在第一层间绝缘薄膜533上形成第二层间绝缘薄膜534。作为第二层间绝缘薄膜534，可以采用诸如DLC(类金刚石碳)或氮化碳(CN)这样的包含碳的薄膜、氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜等。作为形成方法，可以采用等离子体CVD方法、常压等离子体等。备选地，可以采用光敏或非光敏有机材料，例如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂和苯并环丁烯，或可以使用硅氧烷树脂。
注意可以向第一层间绝缘薄膜533和第二层间绝缘薄膜534至少其中之一混入填充物以防止由于第一层间绝缘薄膜533或第二层间绝缘薄膜534与在后续步骤形成的导线等的导电材料之间的热膨胀系数差异所产生的应力引起这些薄膜的薄膜***或开裂。
如图7B所示，在第一层间绝缘薄膜533和第二层间绝缘薄膜534中形成接触孔。形成连接到TFT 529到532的导线535到541。作为形成接触孔的腐蚀气体，采用CHF3和He的混合气体，但本发明不局限于此。本实施例模式中，导线535到541由Al形成。这里，可以通过溅射相继形成Ti、TiN、Al-Si、Ti和TiN的五层结构形成导线535到541。
通过在Al层中混合Si，可以在图形化导线时在抗蚀剂烘焙过程中防止小丘(hillock)的产生。除了Si，可以混合大约0.5％的Cu。此外，通过使用Ti或TiN夹住Al-Si层，可以进一步改善小丘电阻。图形化中，优选地，采用上述SiON等的硬掩模。注意这些导线的材料和形成方法不局限于这些，可以采用上述形成栅电极的材料。
导线535和536与n沟道TFT 529的高浓度杂质区域526相连；导线536和537与p沟道TFT 530的高浓度杂质区域519相连；导线538和539与n沟道TFT 531的高浓度杂质区域527相连；导线540和541与n沟道TFT 532的高浓度杂质区域528相连。
如图7C所示，在第二层间绝缘薄膜534上形成保护薄膜542以覆盖导线535到541。保护层542由在后续步骤通过腐蚀去除分离层501时能够保护TFT 529到532和导线535到541的材料制成。例如，完整涂敷水溶性或酒精可溶性环氧树脂、丙烯酸树脂或硅树脂以形成保护层542。
本实施例模式中，为形成保护层542，通过旋涂方法涂敷30μm厚的水溶性树脂(Toagosei Co，Ltd制造的VL-WSHL10)，并经过两分钟的曝光而使其暂时固化。然后，该水溶性树脂还被从背面照射的UV射线曝光2.5分钟，且还从顶面曝光10分钟，即总共曝光12.5分钟，使该水溶性树脂完全固化，由此形成保护层542。当堆叠多种有机树脂时，根据包含在有机树脂中的溶剂，在涂敷或烘干过程，堆叠的有机树脂部分地相互溶解，其粘附性可能过高。因此，当第二层间绝缘薄膜534和保护层542由相同溶剂中可溶的有机树脂制成的情况下，优选地，形成覆盖第二层间绝缘薄膜534的无机绝缘薄膜(例如，SiNx薄膜，SiNxOy薄膜、AlNx薄膜或AlNxOy薄膜)，以便在后续步骤中平稳地去除保护层542。
如图8A所示，形成凹槽543，以相互分离I D芯片。凹槽543足够地深以暴露下面的分离层501。可以通过切割、划片等形成凹槽543。当不需要分割第一衬底500上形成的I D芯片时，不需要形成凹槽543。
如图8B所示，通过腐蚀去除分离层501。本实施例模式中，氟化卤素用作腐蚀气体，该气体从凹槽543中引入。本实施例模式中，例如采用ClF3(三氟化氯)，在下列条件下执行腐蚀：温度设置为350℃；流速：300sccm；压力：799.8Pa(6Torr)；以及时间：3小时。而且，可以使用混入氮气的ClF3气体。通过使用诸如ClF3这样的氟化卤素，选择性地腐蚀了分离层501，所以可以从TFT 529到532分离第一衬底500。注意氟化卤素可以是气态或是液态。
如图9A所示，使用粘合剂544，将分离的TFT 529到532粘附到第二衬底545。可以将把第二衬底545粘附到基底薄膜502的材料用于粘合剂544。下面各种类型的固化粘合剂的实例，包括：反应固化粘合剂、热固化粘合剂、诸如紫外固化粘合剂的光固化粘合剂以及厌氧固化粘合剂等，可以用作粘合剂544。
对于第二衬底545，可以使用诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃这样的玻璃衬底或诸如纸张和塑料这样的柔性有机材料。此外，也可使用柔性无机材料。作为塑料衬底，可以使用具有极性基的由聚降冰片烯形成的ARTON(由JSR Corporation制造)。而且，下面的材料可以用作塑料衬底：以聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈丁二烯苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸树脂等为代表的聚酯。希望第二衬底545具有大约2到30W/mK的高热导率，以发散从集成电路产生的热。
接着，如图9B所示，在第二层间绝缘薄膜534上形成堤岸546以覆盖导线535到541。堤岸546具有开孔部分，其中暴露部分导线535和541。此外，可以使用有机树脂薄膜、无机绝缘薄膜或硅氧烷基绝缘薄膜形成堤岸546。有机树脂薄膜的实例包括丙烯、聚酰亚胺、聚酰胺等。无机树脂薄膜的实例包括氧化硅、氮氧化硅等。具体而言，光敏有机树脂薄膜用于堤岸546，形成堤岸546，使得暴露导线541的开孔部分的侧壁具有连续曲率的倾斜平面。因此，可以防止导线541和后来形成的电极548的连接。此时，可以通过微滴释放方法或印刷方法形成掩模。备选地，堤岸546本身可以通过微滴释放方法或印刷方法形成。
接着，形成发光元件549或天线550。本实施例模式示出了一种首先形成发光元件549的模式，但可以首先形成天线550或天线550可以与形成发光元件549的电极548同时形成。
在形成对应于执行光电转换层的电致发光层547之前，可以在大气氛围中执行热处理或在真空气氛执行热处理(真空烘焙)，以去除堤岸546和导线541吸收的水、氧等。具体而言，在真空氛围中执行大约0.5到20小时的热处理，衬底温度为200□到450℃，优选地为250℃到300℃。希望将真空氛围设置3×10-7Torr或更低，最优选地，如有可能最优选地设置为3×10-8Torr或更低。当电致发光层547在真空氛围执行热处理之后形成时，在形成电致发光层547之前将衬底设置在真空氛围，可以进一步改善可靠性。为了使将用作阳极或阴极的导线541的表面平整化，在形成真空烘焙之前，可以通过CMP方法使用聚乙烯醇多孔体等对该表面进行清洁和抛光。此外，在通过CMP方法抛光之后，将用作阳极或阴极的导线541的表面暴露于紫外照射、氧离子体处理等。
形成与堤岸546的开孔部分中的导线541接触的电致发光层547。电致发光层547可以以单层或叠层形成。本实施例模式中，因为导线541用作阴极，当通过多层形成电致发光层547时，在导线541上依次堆叠电子注入层、电子传输层、发光层、空穴传输层和空穴注入层。注意如果导线541用作阳极，相继堆叠空穴注入层、空穴传输层、发光层、电子传输层和电子注入层以形成电致发光层547。
注意，通过适当地改变电致发光层547的叠层结构和用于这些层的电致发光材料，可以形成发射红外光的发光元件549。
可以提供滤色镜以发射具有特定波长范围的光。滤色镜包括可以传输特定波长范围光的有色层，或者除了有色层，包括可以屏蔽可见光的屏蔽薄膜。滤色镜可以在用于密封发光元件的覆盖材料上形成，或在衬底上形成。在每种情况下，可以通过印刷方法或微滴释放方法形成有色层或屏蔽薄膜。
形成覆盖电致发光层547的电极548。当导线541用作阴极时，电极548用作阳极。与此对照，当导线541用作阳极时，电极548用作阴极。根据材料，电极548的制造方法优选地选自蒸发淀积方法、溅射方法、微滴释放方法等。
即使使用下面任一种化合物时仍可以通过微滴释放方法形成电致发光层547：高分子量有机化合物、中分子量有机化合物、低分子量有机化合物以及无机化合物。可以通过气相淀积方法形成中分子量有机化合物、低分子量有机化合物和无机化合物。注意电致发光层547和电极548在与后来形成天线550的区域不同的区域中形成。
诸如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)和掺杂镓的氧化锌(GZO)这样的其它透光导电氧化物材料可以用作阳极。而且，可以通过使用包括I TO和氧化硅的氧化铟锡(此后称为ITSO)和包含氧化硅(其中混合了2至20％的氧化锌(ZnO))的氧化铟形成阳极。除了用于阳极的其它透光导电氧化物材料，例如，可以采用一种或多种TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag和Al的单层；氮化钛薄膜和主要包含铝的薄膜的叠层；氮化钛薄膜、主要包含铝的薄膜和氮化钛薄膜的三层叠层等。注意，当从使用不同于透光导电氧化物材料的材料的阳极一端提取光时，形成的阳极具有传输光的足够的薄膜厚度(优选地，约5nm到30nm)。
阴极可以由金属、合金、导电化合物或这些材料的混合物形成，这些材料都具有低的功函数。具体而言，阴极可以由下面材料形成：诸如Li或Cs这样的碱金属；诸如Ca、S r或Mg这样的碱土金属；包含这些材料的合金(例如Mg:Ag，A l:Li或Mg:In)；这些材料的化合物(例如CaF2或CaN)；或诸如Yb或Er这样的稀土金属。当提供电子注入层时，可以使用诸如A l的另一导电层。当从阴极一端发射光时，阴极可以由另一种透光导电氧化物材料形成，例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)或掺杂镓的氧化锌(GZO)。而且，阴极可以通过包含ITO和氧化硅的氧化铟锡(ITSO)或包含氧化硅(其中混合了2至20％的氧化锌(ZnO))的氧化铟形成。在使用这种透光导电氧化物材料的情况下，优选地在电致发光层547中提供电子注入层。形成足够厚(优选地大约5nm到30nm)的透光阴极而不使用透光导电氧化物材料，可以从阴极一端提取光。在这种情况下，使用透光导电氧化物材料，通过形成与阴极的上部或下部接触的透光导电薄膜，可以抑制阴极的薄层电阻。
第二层间绝缘薄膜534由氮化硅或氮氧化硅形成。使用包括透光导电氧化物材料和氧化硅(诸如ITSO)的导电薄膜，形成与第二层间绝缘薄膜534接触的导线541。这样，发光元件549的亮度可以比导线541和第二层间绝缘薄膜534的任意材料组合有所提高。注意上述真空烘焙对于ITSO用作导线541的情况是极为有效的，这是因为水容易被其中包含的氧化硅吸附。
导线541、电致发光层547和电极548在堤岸546的开孔部分中重叠以形成发光元件549。
来自发光元件549的光可以从导线541一端、从电极548一端或从相反两端提取。取决于所需的结构，每个阳极和阴极的材料和厚度从这三种结构中选出。
下面描述天线550的制造方法。天线550可以在形成发光元件549的电极548的同时通过图形化导电薄膜形成，或可以通过另一种制造方法形成。本实施例模式示出了一个通过不同于电极548的制造方法的方法形成天线550的实例。
如图9B所示，在堤岸546上形成天线550。可以使用导电材料形成天线519，该导电材料包含一种或多种诸如Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn和Ni这样的金属或其金属化合物。天线550与导线535相连。注意尽管在图9B中天线550与导线535直接相连，但本发明的ID芯片不局限于这种结构。例如，可以使用单独形成的导线使天线550与导线535电连接。
可以通过印刷方法、光刻、气相淀积、微滴释放方法等形成天线550。尽管本实施例模式中天线550使用单层导电薄膜形成，但它可以通过堆叠多个导电薄膜形成。例如，使用Ni等形成的导线通过无电电镀覆盖Cu以形成天线550。
使用印刷方法或微滴释放方法，可以不使用曝光掩模形成天线550。和光刻情况(由腐蚀导致材料损耗)不同，微滴释放方法和印刷方法可以更有效地利用材料。此外，因为不需要使用昂贵的曝光掩模，因此可以减小ID芯片的制造成本。
当使用微滴释放方法或各种印刷方法时，例如，也可以使用通过用Ag覆盖Cu而获得的导电颗粒。在通过微滴释放方法形成天线550的情况，为增强天线550的粘附力，希望对堤岸546的表面进行处理。
为了增强粘附力，例如，可以使用下面的方法：使金属或金属化合物粘附到堤岸546的表面，该金属或金属化合物由于催化作用能够增强导电薄膜或绝缘薄膜的粘附力；对将要形成的导电薄膜或绝缘薄膜具有良好粘附性的有机绝缘薄膜、金属和金属化合物粘附到堤岸546的表面；通过在大气压或减压条件下对堤岸546的表面执行等离子体处理从而改变其表面属性。对导电薄膜或绝缘薄膜具有良好粘附力的金属，可以使用钛、氧化钛或3d过渡元素例如Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn等。对于金属化合物，可以使用上述金属的氧化物、氮化物、氧氮化物等。对于上述有机绝缘薄膜，引用聚酰亚胺、硅氧烷树脂等作为实例。
在粘附到堤岸546的金属或金属化合物具有导电性的情况下，控制薄层电阻以不阻碍天线的正确操作。具体而言，例如，具有导电性的金属或金属化合物的平均厚度控制在1到10nm。金属或金属化合物可以被部分或全部地氧化而绝缘。备选地，在粘附力需要改善的区域之外的区域，粘附的金属或金属化合物可以通过腐蚀而选择性地去除。可以通过使用微滴释放方法、印刷方法、溶胶凝胶方法等，仅在特定区域选择性地粘附金属或金属化合物，而不是预先在衬底的整个表面上粘附。金属或金属化合物在堤岸546表面上不必具有像薄膜一样完整连续的形状，可以一定程度地分散。
在形成发光元件549和天线550之后，可以形成覆盖发光元件549或天线550的保护薄膜。比其它绝缘材料更能防止诸如水或氧这样的导致发光元件恶化的材料渗透的薄膜用作保护薄膜。一般地，优选地可以使用通过RF溅射或CVD方法形成的DLC薄膜、氮化碳薄膜、氮化硅薄膜等。氮化碳薄膜和氮化硅薄膜堆叠的薄膜、聚苯乙烯堆叠的薄膜等可以用于该保护薄膜。此外，可以使用防止水或氧渗透的薄膜和比上述薄膜透过较多的水或氧但内部应力低的薄膜的叠层作为该保护薄膜。本实施例模式中采用氮化硅薄膜。当氮化硅薄膜用作保护薄膜时，诸如Ar这样的稀有气体元素可以包含在反应气体中并可以混入保护薄膜，以在低淀积温度下形成好的保护薄膜。
如图9C所示，在堤岸546上涂敷粘合剂551以覆盖发光元件549和天线550，然后，覆盖材料552与之粘附。可以使用与第二衬底545相同的材料形成覆盖材料552。例如粘合剂551的厚度可以是例如10到200μm。
可以使覆盖材料552和堤岸546以及天线550粘附到一起的材料用于粘合剂551。作为粘合剂551，例如，可以使用各种固化粘合剂，包括反应固化粘合剂、热固化粘合剂、诸如紫外固化粘合剂这样的光固化粘合剂、厌氧固化粘合剂等。
通过上述各个步骤，完成了ID芯片。通过该制造方法，可以在第二衬底545和覆盖材料552之间形成极薄的集成电路，其总厚度为0.3μm到3μm，一般大约为2μm。除了半导体元件自身的厚度，集成电路的厚度还包括在粘合剂544和粘合剂551之间形成的各种绝缘薄膜和层间绝缘薄膜的厚度。包含在ID芯片中的集成电路的面积可以不大于5mm×5mm(25mm2)，优选地大约为0.3mm×0.3mm(0.09mm2)到4mm×4mm(16mm2)。
通过将集成电路放置在紧邻第二衬底545和覆盖材料552之间中心的位置，可以增强I D芯片的机械强度。具体而言，当第二衬底545和覆盖材料552之间的距离为d时，优选地，控制粘合剂544和粘合剂551的厚度，使得在厚度方向集成电路的中心O和第二衬底545之间的距离x满足下面的公式1。
公式1
1 2 d - 30 &mu;m < x < 1 2 d + 30 &mu;m
更优选地，控制粘合剂544和粘合剂551的厚度使其满足下面的公式2。
公式2
1 2 d - 10 &mu;m < x < 1 2 d + 10 &mu;m
如图10所示，基底薄膜502、第一层间绝缘薄膜533、第二层间绝缘薄膜534或堤岸546的厚度可以调整，使得TFT的岛状半导体薄膜和底部的基底薄膜之间的距离tunder，以及岛状半导体薄膜和堤岸546之间的距离tover在集成电路中相等或基本相等。通过将岛状半导体薄膜放置在集成电路的中间，半导体层上施加的应力可以释放，可以防止裂缝的产生。
图9C中，示出了使用覆盖材料552的实例，但本发明不局限于这种结构。例如，图9B中示出的步骤可以是最后的步骤，或在完成图9B所示的步骤之后，可以形成保护天线550和发光元件549的层，由此完成集成电路。
本实施例模式中示出了通过在高热阻的第一衬底500和集成电路之间提供分离层，并通过腐蚀去除分离层而从衬底分离集成电路的方法，然而，根据本发明的制造ID芯片的方法不局限于此。例如，可以在高热阻衬底和集成电路之间提供金属氧化物薄膜，且结晶弱化该金属氧化物薄膜，使得集成电路从衬底分离。备选地，可以在高热阻衬底和集成电路之间提供包含氢气的无定形半导体薄膜形成的分离层，且通过激光照射去除分离层，使得可以从衬底分离集成电路。备选地，其上形成集成电路的高热阻衬底可以被机械地去除或通过使用溶液或气体来腐蚀消除，从而从衬底分离集成电路。
当有机树脂用作与基底薄膜502接触的粘合剂544以确保I D芯片的柔韧性时，通过使用氮化硅薄膜或氮氧化硅薄膜作为基底薄膜502，可以防止诸如Na这样的碱金属或碱土金属从有机树脂扩散到半导体薄膜。
当ID芯片粘附到具有弯曲表面的物体时，该弯曲表面由圆锥形表面、圆柱形表面等上的母线产生，该ID芯片的第二衬底545也是弯曲的，优选地，母线的方向与TFT 529到532的载流子移动方向相同。根据这种结构，可以防止第二衬底545的弯曲对TFT 529到532的特性产生负面影响。当使岛状半导体薄膜在集成电路中的面积比率设置在1到30％时，即使第二衬底545是弯曲的，仍可以抑制TFT 529到532特性所受到的负面影响。
本实施例模式中描述了在相同的衬底上形成天线和集成电路的实例。然而本发明不局限于这种结构。在一个衬底上形成的天线可以和在另一衬底上形成的集成电路彼此电连接。本实施例模式中，示出了在堤岸546上形成天线550和发光元件549的实例。然而，本发明不局限于这种结构，天线550和发光元件549可以在不同层上形成。
一般地，很多情况下ID芯片使用13.56MHz或2.45GHz频率的无线电波。因此，为扩展ID芯片的通用性，形成可以检测上述频率的无线电波的I D芯片是及其重要的。
和使用半导体衬底形成的ID芯片相比，本实施例模式的ID芯片具有无线电波被较少屏蔽的优点，这样可以防止由屏蔽的无线电波引起的信号衰减。因此，因为不需要半导体衬底，ID芯片的成本可以急剧降低。例如，比较了使用12英寸硅衬底的情况和使用730×920mm2的玻璃衬底的情况。硅衬底的面积大约是73000mm2，而玻璃衬底的面积大约为672000mm2，即，玻璃衬底大约是硅衬底的9.2倍大。当不考虑切割衬底的冗余时，面积大约为672000mm2的玻璃衬底上，可以形成大约672000个面积为1mm2的I D芯片。它大约是硅衬底上所形成的ID芯片的9.2倍。在使用需要更少制造步骤的尺寸为730×920mm2的玻璃衬底的情况，和使用直径为12英寸硅衬底的情况相比，用于大规模生产ID芯片的设备投资可以减小三分之一。而且，根据本发明，在从玻璃衬底分离集成电路之后，玻璃衬底可以再利用。因此，即使将补偿破碎的玻璃衬底和净化玻璃衬底表面的成本计算在内，使用玻璃衬底的情况比使用硅衬底的情况所需成本小得多。即使玻璃衬底不再使用而被丢弃，尺寸为730×920mm2的玻璃衬底的价格大约是12英寸直径硅衬底价格的一半。因此，很明显制造ID芯片的成本可以大为减小。
这样，使用730×920mm2的玻璃衬底的ID芯片价格可以大约减小到使用直径为12英寸硅衬底的ID芯片价格的三十分之一。因为期望的是ID芯片可随意使用，因此，成本大为减少的本发明的ID芯片对于这种应用是很有效的。
本实施例模式中，示出了集成电路被分离且粘附到柔性衬底的实例。然而，本发明不局限于这种结构。例如，如果使用诸如玻璃衬底这样的可以承受集成电路制造步骤中热处理的热阻衬底，则不必分离集成电路。
此外，本发明的IC卡可以参考上述制造方法形成。注意当IC卡具有显示装置时，该显示装置可以与集成电路分离地形成并粘附到第二衬底，或该显示装置可以与集成电路一起形成并粘附到第二衬底。
实施例1
实施例1描述一种ID芯片的结构，其中在不同衬底上形成的天线和集成电路彼此电连接，这不同于实施例模式。
如图11A所示，本实施例的ID芯片中，形成具有开孔部分的堤岸1200，且每个导线1201和1202的部分在开孔部分暴露。
在堤岸1200上形成粘合剂1207以覆盖端子1203，且通过粘合剂1207将覆盖材料1208粘附到堤岸1200。各向异性导电树脂可以用于粘合剂1207。
在覆盖材料1208上预先形成天线1209。在覆盖材料1208的堤岸1200的相反面上形成天线1209。天线1209的一部分通过覆盖材料1208中形成的接触孔暴露于端子1203。注意天线1209可以在覆盖材料1208的堤岸1200一端形成。通过使用各向异性导电树脂用作粘合剂1207，天线1209和端子1203可以彼此电连接。
各向异性导电树脂是一种导电材料分散在树脂中的材料。下面的实例可以用作树脂：热固化树脂，例如环氧树脂、聚氨酯树脂和丙烯酸树脂；热塑性树脂，例如聚乙烯树脂和聚丙烯树脂；硅氧烷树脂等。作为导电材料，例如，可以使用：塑料颗粒，例如聚苯乙烯和被Ni、Au等电镀的环氧树脂；诸如Ni、Au、Ag、焊锡这样的金属颗粒；微粒或纤维状碳，电镀Au的纤维Ni等。希望根据天线1209和端子1203之间的距离确定导电材料的尺寸。
通过向各向异性导电树脂施加超声波，使天线1209和端子1203彼此气压粘结(pressure bonding)，或者通过照射紫外光固化各向异性导电树脂，使天线1209和端子1203彼此气压粘结。
尽管本实施例示出了使用各向异性导电树脂制成的粘合剂1207电连接天线1209和端子1203的实例，但本发明不局限于这种结构。作为粘合剂1207的替代物，通过气压粘结各向异性导电薄膜可以使天线1209和端子1203电连接。
尽管本实施例示出了集成电路被分离且粘附到柔性衬底的实例，然而，本发明不局限于这种结构。例如，当使用能够承受集成电路制造工艺中热处理的诸如玻璃衬底这样的衬底时，不必分离集成电路。图11B的剖面图示出了使用玻璃衬底形成的一种模式的I D芯片的剖面图。
图11B所示的I D芯片中，玻璃衬底用作衬底1210。没有粘合剂夹在用于集成电路的半导体元件1211到1214和衬底1210之间，因此，形成的衬底1210和基底薄膜1215彼此接触。这种结构中，诸如Na这样的碱金属、碱土金属、湿气等不可能进入包含在半导体元件1211到1214的半导体薄膜中。
实施例2
实施例2描述了在本发明的ID芯片或IC卡中使用的光电二极管的实例。
图12A示出了本实施例的ID芯片或IC卡的剖面图。图12A中，光电二极管1500在第二层间绝缘薄膜1501上形成，用于控制光电二极管1500的驱动的TFT 1502被第一层间绝缘薄膜1503和第二层间绝缘薄膜1501覆盖。尽管TFT 1502被两个层间绝缘薄膜即第一层间绝缘薄膜1503和第二层间绝缘薄膜1501覆盖，但本实施例并不局限于这种结构。TFT 1502还可以被单层层间绝缘薄膜或三层或更多层的层间绝缘薄膜覆盖。
光电二极管1500包括第二层间绝缘薄膜1501上的阴极1504、阴极1504上形成的执行光电转换的光电转换层1505、以及光电转换层1505上形成的阳极1506。具体而言，例如，阴极1504可以由下面的材料形成：诸如Li或Cs这样的碱金属；诸如Ca、Sr或Mg这样的碱土金属；包括这些材料的合金(例如Mg:Ag，Al:Li或Mg:In)；这些材料的化合物(例如CaF2或CaN)；或诸如Yb或Er这样的稀土金属。可以通过使用例如包含氢的无定形硅薄膜形成光电转换层1505。此外，阳极1506可以由透光导电氧化物材料(诸如氧化铟锡(IO)、氧化锌(ZnO)、氧化铟锌(IZO)或掺杂镓的氧化锌(GZO))形成。而且，阳极可以通过使用包含ITO和氧化硅的氧化铟锡(ITSO)或包含氧化硅(其中混合了2至20％的氧化锌(ZnO))的氧化铟形成。
注意阴极1504、光电转换层1505和阳极1506都可以具有单层结构或叠层结构。
如图12B所示，在相对于光电二极管1511的衬底1510的相对一端提供屏蔽光的屏蔽薄膜1513。这样，可以限制进入光电二极管1511的光的方向。可以屏蔽光的金属薄膜、添加色素的树脂等可以用于屏蔽薄膜1513。
图12B中，从发光元件1512发射的光被引导到衬底的相反一端，形成屏蔽薄膜1513使得来自衬底1510一端的光优选地进入光电二极管1511。然而，本发明不局限于这种结构。形成屏蔽薄膜1513的位置不局限于图12B中所示的位置。此外，对于发光元件1512发射的光的方向，光可以向衬底1510发送而不局限于图12B所示的结构。
注意，即使使用具有实施例模式中示出的结构的光电二极管，仍可以形成屏蔽薄膜1513。
本发明的ID芯片或IC卡中使用的光电二极管不局限于本实施例的结构。
本实施例可以与实施例1相结合。
实施例3
将参考图13A解释通过图形化一种导电薄膜形成与TFT和天线相连的导线情形下的ID芯片或IC卡的结构。图13A是根据本实施例的ID芯片或IC卡的剖面图。
图13A中，附图标记1401表示用于控制发光元件1409操作的TFT。TFT 1401包括岛状半导体薄膜1402、与岛状半导体薄膜1402接触的栅绝缘薄膜1403、以及与该岛状半导体薄膜1402重叠的栅电极1404，其间夹有栅绝缘薄膜1403。TFT 1401覆盖有第一层1间绝薄膜1405和第二层间绝缘薄膜1406。本实施例中，TFT 1401覆盖有两个层间绝缘薄膜，即第一层间绝缘薄膜1405和第二层间绝缘薄膜1406。然而，本实施例不局限于这种结构。TFT 1401可以覆盖有单层或三层或更多层的层间绝缘薄膜。
在第二层间绝缘薄膜1406上形成的导线1407通过第一层间绝缘薄膜1405和第二层间绝缘薄膜1406中形成的接触孔与岛状半导体薄膜1402相连。
在第二层间绝缘薄膜1406上形成天线1408。导电薄膜形成在第二层间绝缘薄膜1406上并被图形化以形成导线1407和天线1408。通过连同导线1407一起形成天线1408，可以减小ID芯片或IC卡的制造步骤的数目。
接着，将参考图13B解释通过图形化一个导电薄膜形成TFT的栅电极和天线情况下的ID芯片或IC卡的结构。图13B是根据本实施例的ID芯片或IC卡的剖面图。
图13B中，附图标记1411表示用于控制发光元件1419操作的TFT。TFT 1411包括岛状半导体薄膜1412、与该岛状半导体薄膜1412重叠的栅绝缘薄膜1413以及与该岛状半导体薄膜1412重叠的栅电极1414，其间夹有栅绝缘薄膜1413。在栅绝缘薄膜1413上形成天线1418。导电薄膜在栅绝缘薄膜1413上形成并被图形化以形成栅电极1414和天线1418。通过与栅电极1414一起形成天线1418，可以减小ID芯片或IC卡的制造步骤的数目。
本实施例模式中，示出了集成电路被分离并粘附到单独准备的衬底上的实例。然而，本发明不局限于这种结构。例如，如果使用诸如玻璃衬底这样的能够承受集成电路制造步骤中热处理的热阻衬底，则不必分离集成电路。
实施例4
参考图14A到14C，实施例4描述控制发光元件操作的TFT是p型时的像素的剖面结构。注意，在图14A到14C中，包含在发光元件中的两个电极中与TFT直接或电连接的一个电极(第一电极)是阳极，另一个电极(第二电极)是阴极，但第一电极可以是阴极且第二电极可以是阳极。
图14A示出了TFT 6001是p型且发光元件6003发射的光是从第一电极6004一端提取的情况下像素的剖面图。图14A中，发光元件6003的第一电极6004通过导线6009与TFT 6001电连接。然而，本发明不局限于这种结构。与TFT 6001直接相连的导线6009的一部分可以用作第一电极6004。
TFT 6001覆盖有第一层间绝缘薄膜6007和第二层间绝缘薄膜6002。尽管图14A中，TFT 6001被两个层间绝缘薄膜，即第一层间绝缘薄膜6007和第二层间绝缘薄膜6002覆盖，然而本发明不局限于这种结构。TFT 6001可以覆盖有单层层间绝缘薄膜或三层或更多层的层间绝缘薄膜。
在第二层间绝缘薄膜6002上形成具有开孔部分的堤岸6008。第一电极6004的一部分在堤岸6008的开孔部分中暴露，且第一电极6004、电致发光层6005和第二电极6006相继堆叠。
图14A中，第一电极6004是阳极，第二电极6006是阴极。适于每个阳极和阴极的材料可以参考实施例模式。注意通过使用能够透光的材料或厚度形成第一电极6004。通过使用能反射或屏蔽光的材料或厚度形成第二电极6006。
形成的电致发光层6005具有单层或多层。在多层结构的情况下，考虑载流子传输特性，下面的层可以归类成空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等。当电致发光层6005除了具有发光层之外，还具有下面任何一层：空穴注入层、空穴传输层、电子传输层和电子注入层时，空穴注入层、空穴传输层、发光层、电子传输层、电子注入层以此顺序在第一电极6004上堆叠。注意每一层的边界不一定清晰并且某些情况下不能清楚地区分边界，这是因为形成各个层的材料部分地混入相邻层。每层可以由有机材料或无机材料形成。对于有机材料，可以使用任何一种高分子量材料、中分子量材料和低分子量材料。注意中分子量材料表示重复结构单元的数目(聚合程度)大约为2到20的低聚合物。在空穴注入层和空穴传输层之间没有清晰的区别，它们二者必然具有空穴传输属性(空穴迁移率)。空穴注入层与阳极接触，为方便起见，与空穴注入层接触的层区分为空穴传输层。对于电子传输层和电子注入层情况相同。与阴极接触的层称为电子注入层而与电子注入层接触的层称为电子传输层。发光层在某些情况具有电子传输层的功能，因此，它也称为发光电子传输层。
在图14A所示像素的情况下，发光元件6003发射的光可以从第一电极6004一端提取，如描绘的箭头所示。
图14B示出TFT 6011是p型且发光元件6013发射的光从第二电极6016一端提取的情况下像素的剖面图。图14B中，与TFT 6011直接相连的导线的一部分用作第一电极6014。然而，本发明不局限于这种结构。发光元件6013的第一电极6014可以通过单独形成的导线与TFT 6011电连接。
在第一电极6014上相继堆叠电致发光层6015和第二电极6016。图14B中，第一电极6014是阳极且第二电极6016是阴极。适于每个阳极和阴极的材料可以参考实施例模式。注意通过使用能够反射或屏蔽光的材料或厚度形成第一电极6014。使用能够透光的材料或厚度形成第二电极6016。
电致发光层6015可以以与图14A中所示的电致发光层6005相同的方法形成。在图14B所示像素的情况下，发光元件6013发射的光从第二电极6016一端提取，如描绘的箭头所示。
图14C示出TFT 6021是p型且发光元件6023发射的光是从第一电极6024和第二电极6026的相反两端提取的情况下像素的剖面图。尽管图14C示出了发光元件6023的第一电极6024通过导线6029与TFT 6021电连接的结构，但本发明不局限于这种结构。与TFT 6021直接相连的导线6029的一部分可以用作第一电极6024。。
在第一电极6024上相继堆叠电致发光层6025和第二电极6026。图14C中，第一电极6024是阳极且第二电极6026是阴极。适于每个阳极和阴极的材料可以参考实施例模式。注意使用能够透光的材料或厚度形成第一电极6024和第二电极6026。
电致发光层6025可以以与图14A中所示的电致发光层6005相同的方法形成。在图14C所示的像素的情况，发光元件6023发射的光是从第一电极6024和第二电极6026相反两端提取，如描绘的箭头所示。
本实施例中，每个TFT 6001、6011和6021都具有两个栅电极的结构(双栅结构)，其中两个TFT串联。然而，本实施例不局限于这种结构。可以使用包括一个栅电极的单栅结构或具有三个或更多栅电极的三个或更多TFT串联的多栅结构。
实施例5
参考图15A到15C描述控制发光元件操作的TFT是n型时的像素的剖面结构。注意，在图15A到15C中，示出一种情况，考虑发光元件的两个电极，与TFT直接或电连接的一个电极(第一电极)是阴极，另一个电极(第二电极)是阳极，但第一电极可以是阳极且第二电极可以是阴极。
图15A示出了TFT 6031是n型且发光元件6033发射的光从第一电极6034一端提取时像素的剖面图。图15A中，发光元件6033的第一电极6034通过导线6039与TFT 6031电连接。然而，本发明不局限于这种结构。与TFT 6031直接相连的导线6039的一部分可以用作第一电极6034。
在第一电极6034上相继堆叠电致发光层6035和第二电极6036。图15A中，第一电极6034是阴极，且第二电极6036是阳极。适于每个阳极和阴极的材料可以参考实施例模式。注意使用能够透光的材料或厚度形成第一电极6034。使用能反射或屏蔽光的材料或厚度形成第二电极6036。
电致发光层6035可以以与图14A中所示的电致发光层6005相同的方法形成。注意，如果电致发光层6035除了发光元件之外还有下面任何一层：空穴注入层、空穴传输层、电子传输层和电子注入层时，则电子注入层、电子传输层、发光层、空穴传输层、空穴注入层以此顺序在第一电极6034上堆叠。
在图15A所示像素的情况下，发光元件6033发射的光可以从第一电极6034一端提取，如描绘的箭头所示。
图15B示出了TFT 6041是n型且发光元件6043发射的光是从第二电极6046一端提取情况下像素的剖面图。图15B中，与TFT 6041直接相连的导线的一部分用作第一电极6044。然而，本发明不局限于这种结构。发光元件6043的第一电极6044可以通过单独形成的导线与TFT 6041电连接。
在第一电极6044上相继堆叠电致发光层6045和第二电极6046。图15B中，第一电极6044是阴极且第二电极6046是阳极。适于每个阳极和阴极的材料可以参考实施例模式。注意使用能够反射或屏蔽光的材料或厚度形成第一电极6044。使用能够透光的材料或厚度形成第二电极6046。
电致发光层6045可以以与图15A中所示的电致发光层6035相同的方法形成。在图15B所示像素的情况下，发光元件6043发射的光是从第二电极6046一端提取，如描绘的箭头所示。
图15C示出了在TFT 6051是n型且发光元件6053发射的光是从第一电极6054和第二电极6056的相反两端提取情况下像素的剖面图。尽管图15C示出了发光元件6053的第一电极6054通过导线6059与TFT 6051电连接的结构，但本发明不局限于这种结构。与TFT 6051直接相连的导线6059的一部分可以用作第一电极6054。
在第一电极6054上相继堆叠电致发光层6055和第二电极6056。图15C中，第一电极6054是阴极且第二电极6056是阳极。适于每个阳极和阴极的材料可以参考实施例模式。注意通过使用能够透光的材料或厚度形成第一电极6054和第二电极6056。
电致发光层6055可以以与图15A中所示的电致发光层6035相同的方法形成。在图15C所示像素的情况下，发光元件6053发射的光是从第一电极6054和第二电极6056相反两端提取，如描绘的箭头所示。
本实施例中，每个TFT 6031、6041、6051都具有两个栅电极的结构(双栅结构)，其中两个TFT串联。然而，本实施例不限于这种结构。可以使用包括一个栅电极的单栅结构或具有三个或更多栅电极(其中三个或更多TFT串联)的多栅结构。
实施例6
实施例6将解释用于本发明的ID芯片或IC卡的TFT的结构。
图16A示出了根据本实施例的TFT的剖面图。附图标记701表示n沟道TFT；且702表示p沟道TFT。n沟道TFT 701的结构将作为实例得以解释。
n沟道TFT 701包括将用作有源层的岛状半导体薄膜705。岛状半导体薄膜705包括用作源极区域和漏极区域的两个杂质区域703、夹在这两个杂质区域703之间的沟道形成区域704、以及夹在杂质区域703和沟道形成区域704之间的两个LDD(轻掺杂漏极)区域。n沟道TFT701还包括覆盖岛状半导体薄膜705的栅绝缘薄膜706、栅电极707以及由绝缘薄膜制成的两个侧壁708和709。
尽管本实施例中栅电极707包括两层导电薄膜707a和707b，但本发明不局限于这种结构。栅电极707可以包括单层导电薄膜或两层或更多层的导电薄膜。栅电极707与岛状半导体薄膜705的沟道形成区域704重叠，其间夹有栅绝缘薄膜706。侧壁708和709与岛状半导体薄膜705的两个LDD区域710重叠，其间夹有栅绝缘层706。
例如，可以通过腐蚀厚度为100nm的氧化硅薄膜形成侧壁708，而可以通过腐蚀厚度为200nm的LTO薄膜(一种低温氧化物薄膜)形成侧壁709。本实施例中，通过等离子体CVD方法形成用于侧壁708的氧化硅薄膜，通过低压CVD方法形成用于侧壁709的LTO薄膜。注意尽管氧化硅薄膜可以包含氮，但是氮原子的数目必须设置成比氧原子的数目低。
在使用栅电极707作为掩模向岛状半导体薄膜705掺杂n型杂质之后，形成侧壁708和709，利用侧壁708和709作为掩模向岛状半导体薄膜705掺杂n型杂质元素，从而分别形成杂质区域703和LDD区域710。
p沟道TFT 702具有和n沟道TFT 701几乎相同的结构；不过，仅p沟道TFT 702的岛状半导体薄膜711的结构不同。岛状半导体薄膜711不具有LDD区域，但包括两个杂质区域712和夹在杂质区域之间的沟道形成区域713。杂质区域712掺杂p型杂质。尽管图16A示出了p沟道TFT 702不具有LDD区域的实例，但本发明不局限于这种结构。p沟道TFT 702可以包括LDD区域。
图16B示出了一种情况，其中图16A中的每个TFT都具有单层侧壁。如图16B所示，每个n沟道TFT 721和p沟道TFT 722分别包括单层侧壁728和单层侧壁729。例如，可以通过腐蚀厚度为100nm的氧化硅薄膜形成侧壁728和729。本实施例中，用于侧壁728和729的氧化硅薄膜通过等离子体CVD方法形成。氧化硅薄膜可以包含氮；但是氮原子的数目必须设置成比氧原子的数目低。
图16C示出了底栅TFT的结构。附图标记741表示n沟道TFT，742表示p沟道TFT。n沟道TFT 741将作为实例得以解释。
图16C中，n沟道TFT 741包括岛状半导体薄膜745。岛状半导体薄膜745包括用作源极区域和漏极区域的两个杂质区域743，夹在杂质区域743之间的沟道形成区域744，以及夹在两个杂质区域743和沟道形成区域744之间的两个LDD(轻掺杂漏极)区域750。n沟道TFT 741还包括栅绝缘薄膜746、栅电极747和绝缘薄膜制成的保护薄膜748。
栅电极747与岛状半导体薄膜745的沟道形成区域744重叠，其间夹有栅绝缘薄膜746。在形成栅电极747之后形成栅绝缘薄膜746，且在形成栅绝缘薄膜746之后形成岛状半导体薄膜745。保护薄膜748与栅绝缘薄膜746重叠，其间夹有沟道形成区域744。
例如，可以通过腐蚀厚度为100nm的氧化硅薄膜形成保护薄膜748。本实施例中，通过等离子体CVD方法形成氧化硅薄膜作为保护薄膜748。注意氧化硅薄膜可以包含氮；但是氮原子的数目必须设置成比氧原子的数目低。
利用抗蚀剂制成的掩模向岛状半导体薄膜745掺杂n型杂质之后，形成保护薄膜748，利用保护薄膜748作为掩模，向岛状半导体薄膜745掺杂n型杂质，从而可以分别形成杂质区域743和LDD区域750。
尽管p沟道TFT 742具有和n沟道TFT 741几乎相同的结构，仅p沟道TFT 742的岛状半导体薄膜751的结构不同。岛状半导体薄膜751不包括LDD区域，但它包括两个杂质区域752和夹在这两个杂质区域752之间的沟道形成区域753。杂质区域752掺杂p型杂质。尽管图16C示出了p沟道TFT 742不具有LDD区域的实例，但本发明不局限于这种结构。p沟道TFT 742可以包括LDD区域。
本实施例可以与实施例1到5自由组合。
实施例7
本实施例中，描述使用大尺寸衬底制造多个ID芯片或IC卡的方法。
在高热阻衬底上形成集成电路401和天线402。此后，集成电路401和天线402都从高热阻衬底分离，且通过使用粘合剂404粘附到单独准备的衬底403上，如图17A所示。尽管图17A示出了一组集成电路401和天线402粘附到衬底403的一种模式，但本发明不局限于这种结构。备选地，彼此相连的多组集成电路401和天线402可以从热阻衬底分离并同时粘附到衬底403上。
如图17B所示，覆盖材料405粘附到衬底403，使得集成电路401和天线402夹在它们之间。此时，在衬底403上涂敷粘合剂406，以覆盖集成电路401和天线402。通过粘附覆盖材料405到衬底403，获得图17C所示的状态。注意，为清楚地示出集成电路401和天线402的位置，图17C示出了集成电路401和天线402，使得可以透过覆盖材料405看见它们。
如图17D所示，通过划片或切割，集成电路401和天线402的组从其它组的集成电路401和天线402分离，由此获得ID芯片或IC卡407。
本实施例示出了连同集成电路401一起分离天线402的实例，然而，本实施例不局限于这种结构。可以在衬底403上提前形成天线，集成电路401可以粘附到该衬底，使得集成电路401和天线402彼此电连接。备选地，在将集成电路401粘附到衬底403之后，可以将天线粘附到该衬底，使得天线与集成电路401电连接。备选地，可以提前在覆盖材料405上形成天线，且覆盖材料405可以粘附到衬底403，使得集成电路401和天线电连接。
当衬底403和覆盖材料405是柔性的时候，使用时ID芯片或IC卡407可以具有应力。本发明中，应力释放薄膜的使用可以允许施加到ID芯片或IC卡407的压力一定程度地释放。此外，通过提供多个阻挡薄膜，每个阻挡薄膜的应力可以减小，这样可以防止由于碱金属、碱土金属或水向半导体元件的扩散而导致对半导体元件特性的负面影响。
注意使用玻璃衬底的ID芯片可以称为IDG芯片(识别玻璃芯片)，而使用柔性衬底的ID芯片可以称为IDF芯片(识别柔性芯片)。
本实施例可以与实施例1到6自由组合。
实施例8
实施例8描述了凹槽的形状，当分离在一个衬底上形成的多个集成电路时，形成该凹槽。图18A是衬底603的顶视图，该衬底上形成凹槽601。图18B是沿图18A的A-A’线的剖视图。
集成电路602在分离层604上形成，该分离层604在衬底603上形成。凹槽601在集成电路602之间形成，并形成足够的深度以暴露分离层604。本实施例中，通过凹槽601，并不是全部而是部分地将多个集成电路602隔离。
接着，每个图18C和18D都示出了一种模式，其中腐蚀气体流经如图18A和18B所示的凹槽601，以通过腐蚀去除分离层604。图18C对应于其上形成凹槽601的衬底603的顶视图。图18D对应于图18C的A-A’线的剖视图。假设从凹槽601腐蚀掉分离层604直到虚线605指示的区域。如图18C和18D所示，多个集成电路602被凹槽601部分地而不是完全地隔离，并且部分彼此相连。因此，在腐蚀分离层104之后，可以防止由于失去支撑之后，各个集成电路602移动。
在形成图18C和18D示出的模式之后，使用单独准备的粘附有粘合剂的带子、衬底等，将集成电路602从衬底603分离。在彼此分离之前或之后，从衬底603分离的多个集成电路602被粘附到支撑介质上。
本实施例描述了ID芯片或IC卡的制造方法的一个实例。根据本发明的ID芯片或IC卡的制造方法不局限于本实施例描述的结构。
本实施例可以与实施例1到7自由地结合。
实施例9
当本发明的ID芯片使用柔性衬底形成时，该ID芯片适于被粘附到具有柔性或弯曲表面的物体。当在包含在本发明的ID芯片中的集成电路内形成不能重写的存储器(例如ROM)时，可以防止粘附有该ID芯片的物体的伪造。例如，将本发明的ID芯片应用于食品是有优势的，其中这些食品的商品价值很大程度上依赖于产地和制造商，从而防止低成本的产地和制造商误贴标签。
具体而言，本发明的ID芯片可以用作粘附到具有有关物体信息的标签(例如货运标签、价格标签和名称标签)的ID芯片。而且，本发明的ID芯片本身可以用作这种标签。例如，ID芯片可以粘附到对应于证明事实文件的证书上，例如户籍本、居住证、护照、驾驶证、身份证、会员卡、公证书、***、现金卡、预付卡、会诊卡以及通勤票。此外，例如，ID芯片可以粘附到对应于个人法律财产权的证书上，例如帐单、支票、运费票据、货单、入库单、股票、证券、礼券以及抵押契约。
图19A示出了粘附有本发明的ID芯片1302的支票1301的实例。尽管在图19A中，ID芯片1302粘附到支票1301内部，但它可以暴露于支票的表面。
图19B示出了粘附有本发明的ID芯片1303的护照1304的实例。尽管在图19B中该ID芯片1303粘附到护照1304的封面上，它也可以粘到护照的其它页上。
图19C示出了粘附有本发明的ID芯片1305的礼券1306的实例。ID芯片1305可以粘附到礼券1306的内部或者粘附到其暴露表面。
使用具有TFT的集成电路的ID芯片便宜并且薄，因此，本发明的ID芯片适用于ID芯片最终被消费者丢弃的应用。具体而言，当ID芯片应用于产品(其中几到几十日元的价格差异极大影响销售)时，具有便宜并且薄的本发明ID芯片的包装材料是很有优势的。包装材料等价于可以成形或已经成形以包住物体的支撑介质，例如塑料包装、塑料瓶、托盘和胶囊。
图20A示出了通过粘附有本发明ID芯片1307的包装材料1308包装出售的盒饭1309的状态。通过在ID芯片1307中保存产品的价格等信息，盒饭1309的价格可以通过具有读/写器功能的寄存器计算。
例如，本发明的ID芯片可以粘附到商品标签上，使得可以管理商品的分配过程。
如图20B所示，本发明的ID芯片1311粘附到诸如商品标签1310这样的其背面具有粘性性的支撑介质中。粘附有ID芯片1311的标签1310被粘贴到商品1312上。关于商品1312的标识信息可以从粘附到标签1310的ID芯片1311无线地读取。因此，通过ID芯片1311，产品的分配过程管理变得简单。
在使用可以向其写入的非易失性存储器作为包含在ID芯片1311中集成电路的存储器的情况下，可保存产品1312的分配过程信息。产品生产阶段过程的存储信息允许批发商、零售商和消费者容易掌握关于产地、制造商、生产日期、制造方法等信息。
本实施例可以与实施例1到8自由地组合。
附图标记
100：集成电路，101：光接收元件，102：发光元件，103：天线，104：衬底，105：覆盖材料，110：整流电路，111：电源电路，112：解调电路，113：逻辑电路，114：存储器，115：存储控制电路，116：放大器，117：放大器，201：卡体，202：像素部分，203：光接收元件，204：发光元件，205：衬底，206：集成电路，207：显示装置，208：天线，210：整流电路，211：电源电路，212：解调电路，213：逻辑电路，214：存储器，215：存储控制电路，216：放大器，217：放大器，218：控制电路，219：信号线驱动器电路，220：扫描线驱动器电路，301：电池，303：太阳能电池，401：集成电路，402：天线，403：衬底，404：粘合剂，405：覆盖材料，406：粘合剂，407：IC卡，500：衬底，501：分离层，502：基底薄膜，503：半导体薄膜，504：半导体薄膜，505：半导体薄膜，508：栅绝缘薄膜，509：栅电极，510：栅电极，513：抗蚀剂，514：抗蚀剂，515：低浓度杂质区域，518：抗蚀剂，519：高浓度杂质区域，520：绝缘薄膜，521：侧壁，525：抗蚀剂，526：高浓度杂质区域，527：高浓度杂质区域，528：高浓度杂质区域，529：n沟道TFT，530：p沟道TFT，531：n沟道TFT，532：n沟道TFT，533：层间绝缘薄膜，534：层间绝缘薄膜，535：导线，536：导线，538：导线，540：导线，541：导线，542：保护层，543：凹槽，544：粘合剂，545：衬底，546：堤岸，547：电致发光层，548：电极，549：发光元件，550：天线，551：粘合剂，552：覆盖材料，601：凹槽，602：集成电路，603：衬底，604：分离层，605：虚线，701：n沟道TFT，702：p沟道TFT，703：杂质区域，704：沟道形成区域，705：半导体薄膜，706：栅绝缘薄膜，707：栅电极，707a：导电薄膜，708：侧壁，709：侧壁，710：LDD(轻掺杂漏极)区域，711：半导体薄膜，712：杂质区域，713：沟道形成区域，721：n沟道TFT，722：p沟道TFT，728：侧壁，741：n沟道TFT，742：p沟道TFT，743：杂质区域，744：沟道形成区域，745：半导体薄膜，746：栅绝缘薄膜，747：栅电极，748：保护薄膜，750：LDD(轻掺杂漏极)区域，751：半导体薄膜，752：杂质区域，753：沟道形成区域，1200：堤岸，1201：导线，1202：导线，1203：端子，1204：电致发光层，1205：电极，1206：发光元件，1207：粘合剂，1208：覆盖材料，1209：天线，1210：衬底，1211：半导体元件，1215：基底薄膜，1301：支票，1302：ID芯片，1303：ID芯片，1304：护照，1305：ID芯片，1306：礼券，1307：ID芯片，1308：包装材料，1309：盒饭，1310：标签，1311：ID芯片，1312：产品，1401：TFT，1402：半导体薄膜，1403：栅绝缘薄膜，1404：栅电极，1405：层间绝缘薄膜，1406：层间绝缘薄膜，1407：导线，1408：天线，1409：发光元件，1411：TFT，1412：半导体薄膜，1413：栅绝缘薄膜，1414：栅电极，1418：天线，1419：发光元件，1500：光电二极管，1501：层间绝缘薄膜，1502：TFT，1503：层间绝缘薄膜，1504：阴极，1505：光电转换层，1506：阳极，1510：衬底，1511：光电二极管，1512：发光元件，1513屏蔽薄膜，6001：TFT，6002：层间绝缘薄膜，6003：发光元件，6004：电极，6005：电致发光层，6006：电极，6007：层间绝缘薄膜，6008：堤岸，6009：导线，6011：TFT，6013：发光元件，6014：电极，6015：电致发光层，6016：电极，6021：TFT，6023：发光元件，6024：电极，6025：电致发光层，6026：电极，6029：导线，6031：TFT，6033：发光元件，6034：电极，6035：电致发光层，6036：电极，6039：导线，6041：TFT，6043：发光元件，6044：电极，6045：电致发光层，6046：电极，6051：TFT，6053：发光元件，6054：电极，6055：电致发光层，6056：电极，6059：导线。

Claims (18)

1.一种半导体装置，包括：
天线；
包括薄膜晶体管的集成电路；
发光元件；以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中每个发光元件和光接收元件都具有使用非单晶薄膜执行光电转换的层，以及，
其中天线、发光元件和光接收元件与集成电路电连接。
2.一种半导体装置，包括：
天线，
包括薄膜晶体管的集成电路，
发光元件，以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中天线、发光元件和光接收元件与集成电路电连接，以及
其中集成电路、发光元件和光接收元件集成地形成。
3.一种半导体装置，包括：
天线，
包括薄膜晶体管的集成电路，
发光元件，以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中天线、发光元件和光接收元件与集成电路电连接，以及
其中天线、集成电路、发光元件和光接收元件集成地形成。
4.一种半导体装置，包括：
集成电路，
发光元件，以及
光接收元件，
其中集成电路包括：连接端子；整流电路，用于从通过天线输入到连接端子的交流信号产生电源电压；解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，以及
其中集成电路、发光元件和光接收元件集成地形成。
5.一种半导体装置，包括：
天线，
包括薄膜晶体管的集成电路，
发光元件，以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中每个发光元件和光接收元件都具有使用非单晶薄膜执行光电转换的层，
其中天线、发光元件和光接收元件与集成电路电连接，以及
其中集成电路、发光元件和光接收元件形成在第一衬底上，然后分离，并粘附到第二衬底。
6.一种半导体装置，包括：
天线，
包括薄膜晶体管的集成电路，
发光元件，以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中天线、发光元件和光接收元件与集成电路电连接，以及
其中集成电路、发光元件和光接收元件形成在第一衬底上，然后分离，并粘附到第二衬底。
7.一种半导体装置，包括：
天线，
包括薄膜晶体管的集成电路，
发光元件，以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中天线、发光元件和光接收元件与集成电路电连接，以及
其中天线、集成电路、发光元件和光接收元件形成在第一衬底上，然后分离，并粘附到第二衬底。
8.一种半导体装置，包括：
集成电路，
发光元件，以及
光接收元件，
其中集成电路包括：连接端子；整流电路，用于从通过天线输入到连接端子的交流信号产生电源电压；解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中集成电路、发光元件和光接收元件集成地形成，以及
其中集成电路、发光元件和光接收元件形成在第一衬底上，然后分离，并粘附到第二衬底。
9.根据权利要求5到8任一项的半导体装置，其中第一衬底是玻璃衬底且第二衬底是塑料衬底。
10.根据权利要求1到8任一项的半导体装置，还包括显示装置，其中所述显示装置包括像素部分、信号线驱动器电路和扫描线驱动器电路。
11.一种IC卡，包括：
天线，
包括薄膜晶体管的集成电路，
发光元件，以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中天线、发光元件和光接收元件与集成电路电连接，以及
其中集成电路、发光元件和光接收元件集成地形成。
12.根据权利要求11的IC卡，其中天线、集成电路、发光元件和光接收元件集成地形成。
13.一种IC卡，包括：
集成电路，
发光元件，以及
光接收元件，
其中集成电路包括：连接端子；整流电路，用于从通过天线输入到连接端子的交流信号产生电源电压；解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，以及
其中集成电路、发光元件和光接收元件集成地形成。
14.一种IC卡，包括：
天线，
包括薄膜晶体管的集成电路，
发光元件，以及
光接收元件，
其中所述集成电路包括解调电路，用于对光接收元件中接收的第一信号进行解调；以及逻辑电路，根据解调的第一信号执行算术运算以产生第二信号，
其中发光元件将该第二信号转换成光信号，
其中天线、发光元件和光接收元件与集成电路电连接，以及
其中集成电路、发光元件和光接收元件形成在第一衬底上，然后分离，并粘附到第二衬底。
15.根据权利要求14的IC卡，其中天线、集成电路、发光元件和光接收元件形成在第一衬底上，然后分离，并粘附到第二衬底。
16.根据权利要求13的IC卡，其中集成电路、发光元件和光接收元件形成在第一衬底上，然后分离，并粘附到第二衬底。
17.根据权利要求14到16任一项的IC卡，其中第一衬底是玻璃衬底且第二衬底是塑料衬底。
18.根据权利要求11，13和14中任一项的IC卡，还包括显示装置，其中所述显示装置包括像素部分、信号线驱动器电路和扫描线驱动器电路。
CNB2005800068836A 2004-03-04 2005-02-28 Id芯片和ic卡 Expired - Fee Related CN100478986C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP060103/2004 2004-03-04
JP2004060103 2004-03-04

Publications (2)

Publication Number Publication Date
CN1926561A CN1926561A (zh) 2007-03-07
CN100478986C true CN100478986C (zh) 2009-04-15

Family

ID=34918006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800068836A Expired - Fee Related CN100478986C (zh) 2004-03-04 2005-02-28 Id芯片和ic卡

Country Status (5)

Country Link
US (3) US8030745B2 (zh)
JP (1) JP2005285109A (zh)
KR (1) KR101098777B1 (zh)
CN (1) CN100478986C (zh)
WO (1) WO2005086088A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086088A1 (en) * 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
US7681232B2 (en) * 2004-03-08 2010-03-16 Cardlab Aps Credit card and a secured data activation system
WO2006001287A1 (en) * 2004-06-24 2006-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit
WO2006078065A1 (en) 2005-01-21 2006-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7799654B2 (en) * 2005-08-31 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced refractive index and extinction coefficient layer for enhanced photosensitivity
JP2007172592A (ja) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体装置
KR101233639B1 (ko) 2005-12-27 2013-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP2008033548A (ja) * 2006-07-27 2008-02-14 Toshiba Corp 無線カード用インレットの製造方法、無線カードの製造方法、無線カード用インレット及び無線カード
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7714535B2 (en) 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
JP2008134695A (ja) * 2006-11-27 2008-06-12 Philtech Inc 基体データ管理システム
JP2008134694A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの付加方法およびｒｆパウダー付加基体シート
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008134816A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダーの励起方法
JP2008135951A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダー粒子、ｒｆパウダー、およびｒｆパウダー含有基体
JP2008134815A (ja) * 2006-11-28 2008-06-12 Philtech Inc Ｒｆパウダーの提供方法およびｒｆパウダー含有液
JP2008136019A (ja) * 2006-11-29 2008-06-12 Philtech Inc 磁界結合装置および読取り装置
WO2008081699A1 (ja) * 2006-12-28 2008-07-10 Philtech Inc. 基体シート
US7750852B2 (en) 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7829994B2 (en) 2007-09-24 2010-11-09 Sixis, Inc. Semiconductor substrate elastomeric stack
US9361569B2 (en) * 2007-12-24 2016-06-07 Dynamics, Inc. Cards with serial magnetic emulators
KR100968489B1 (ko) 2008-06-17 2010-07-07 재단법인서울대학교산학협력재단 데이터 저장 입자 및 데이터 전송 시스템
WO2010086904A1 (ja) * 2009-02-02 2010-08-05 新田工業株式会社 Ｉｃタグ
WO2011022099A2 (en) * 2009-05-29 2011-02-24 Arizona Board Of Regents, For And On Behalf Of Arizona State University Flexible identification systems and related methods
TWI424574B (zh) * 2009-07-28 2014-01-21 Prime View Int Co Ltd 數位ｘ光探測面板及其製作方法
JP5294042B2 (ja) * 2009-09-28 2013-09-18 アイシン精機株式会社 ドア開閉装置
DE102010019615A1 (de) * 2010-05-06 2011-11-10 Rat Asset & Trading Ag Karte zur elektronischen Zugangskontrolle
KR101235942B1 (ko) * 2010-08-13 2013-02-21 임은석 인레이 시트 및 그 제조 방법
JP2012043689A (ja) * 2010-08-20 2012-03-01 Toshiba Tec Corp 有機ｅｌ装置の製造方法
CN102135577A (zh) * 2010-12-29 2011-07-27 中山达华智能科技股份有限公司 一种跟踪电子电器产品使用寿命的方法及装置
US9781783B2 (en) * 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
WO2013039395A1 (en) * 2011-09-14 2013-03-21 Ec Solution Group B.V. Active matrix display smart card
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8763914B2 (en) * 2012-01-17 2014-07-01 On Track Innovations Ltd. Decoupled contactless bi-directional systems and methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) * 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9269032B2 (en) * 2012-10-28 2016-02-23 Zlotech Llc Glass-containing transaction card and method of making the same
USD707682S1 (en) * 2012-12-05 2014-06-24 Logomotion, S.R.O. Memory card
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
CN105264549B (zh) 2013-04-12 2018-09-18 卡德赖博私人有限公司 卡、组件、组装卡的方法和输出信息的方法
JP2016520448A (ja) 2013-04-12 2016-07-14 カードラブ・アンパルトセルスカブＣａｒｄＬａｂ ＡｐＳ オフセット電磁場生成器を伴うカード
DE102014018393A1 (de) * 2014-10-14 2016-04-14 Infineon Technologies Ag Chipkartenmodul-Anordnung, Chipkarten-Anordnung und Verfahren zum Herstellen einer Chipkarten-Anordnung
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
SG11201704445XA (en) 2014-12-19 2017-07-28 Cardlab Aps A method and an assembly for generating a magnetic field and a method of manufacturing an assembly
EP3035230A1 (en) 2014-12-19 2016-06-22 Cardlab ApS A method and an assembly for generating a magnetic field
US9436941B1 (en) * 2015-02-18 2016-09-06 Calay Venture S.à.r.l. Smart payment instruments
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
EP3082071A1 (en) 2015-04-17 2016-10-19 Cardlab ApS Device for and method of outputting a magnetic field
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
USD776664S1 (en) * 2015-05-20 2017-01-17 Chaya Coleena Hendrick Smart card
TWI655394B (zh) * 2017-09-29 2019-04-01 凱祿光電股份有限公司 發光裝置及其驅動方法
CN109993243A (zh) * 2019-03-05 2019-07-09 浙江大学 一种基于透明薄膜rfid芯片的商品防伪追溯***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829166A (en) * 1986-12-01 1989-05-09 Froelich Ronald W Computerized data-bearing card and reader/writer therefor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575621A (en) * 1984-03-07 1986-03-11 Corpra Research, Inc. Portable electronic transaction device and system therefor
US4695859A (en) * 1986-10-20 1987-09-22 Energy Conversion Devices, Inc. Thin film light emitting diode, photonic circuit employing said diode imager employing said circuits
WO1988004453A1 (en) 1986-12-01 1988-06-16 Froelich Ronald W Computerized data-bearing card and reader/writer therefor
JP3278845B2 (ja) 1990-05-21 2002-04-30 カシオ計算機株式会社 Ｉｃカード
JP3448450B2 (ja) 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US5789733A (en) * 1996-09-20 1998-08-04 Motorola, Inc. Smart card with contactless optical interface
JPH10270535A (ja) * 1997-03-25 1998-10-09 Nikon Corp 移動ステージ装置、及び該ステージ装置を用いた回路デバイス製造方法
JPH10321883A (ja) 1997-05-16 1998-12-04 Semiconductor Energy Lab Co Ltd 太陽電池およびその作製方法
JP4042182B2 (ja) * 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
EP0975027A2 (en) * 1998-07-23 2000-01-26 Sony Corporation Light emitting device and process for producing the same
JP3874054B2 (ja) 1999-11-30 2007-01-31 セイコーエプソン株式会社 半導体回路内蔵構造体
JP4562844B2 (ja) * 2000-02-23 2010-10-13 浜松ホトニクス株式会社 光電陰極及び電子管
JP2001257292A (ja) 2000-03-10 2001-09-21 Hitachi Maxell Ltd 半導体装置
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
AU7457401A (en) 2000-06-21 2002-01-02 Hitachi Maxell, Ltd. Semiconductor chip and semiconductor device using the semiconductor chip
JP3377786B2 (ja) 2000-06-21 2003-02-17 日立マクセル株式会社 半導体チップ
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4703883B2 (ja) * 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3886339B2 (ja) * 2001-04-11 2007-02-28 シャープ株式会社 半導体装置
US7218349B2 (en) * 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP4366921B2 (ja) * 2002-07-12 2009-11-18 セイコーエプソン株式会社 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP4401657B2 (ja) * 2003-01-10 2010-01-20 株式会社半導体エネルギー研究所 発光装置の製造方法
WO2005086088A1 (en) * 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829166A (en) * 1986-12-01 1989-05-09 Froelich Ronald W Computerized data-bearing card and reader/writer therefor

Also Published As

Publication number Publication date
JP2005285109A (ja) 2005-10-13
KR101098777B1 (ko) 2011-12-28
US20070176622A1 (en) 2007-08-02
US20120007096A1 (en) 2012-01-12
KR20070007134A (ko) 2007-01-12
US9449999B2 (en) 2016-09-20
US8030745B2 (en) 2011-10-04
US20170004393A1 (en) 2017-01-05
CN1926561A (zh) 2007-03-07
WO2005086088A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
CN100478986C (zh) Id芯片和ic卡
US8049669B2 (en) Semiconductor device comprising circuit between first and second conducting wires
US8546912B2 (en) Semiconductor device
CN102176238B (zh) 限幅器以及采用限幅器的半导体器件
CN1918708B (zh) 半导体装置
CN101189625B (zh) 半导体器件及其制造方法以及天线的制造方法
CN1910600B (zh) Id标记、id卡和id标签
CN101916763B (zh) 半导体器件的制造方法
CN1910596B (zh) 半导体装置
CN100521117C (zh) 半导体器件及其制造方法
CN102136482B (zh) 半导体装置及其制造方法
JP2005311331A (ja) 半導体装置
JP4718863B2 (ja) 半導体装置及び半導体装置の作製方法
CN101194276B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20180228

CF01 Termination of patent right due to non-payment of annual fee