CN100477177C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100477177C CN100477177C CN200710136626.5A CN200710136626A CN100477177C CN 100477177 C CN100477177 C CN 100477177C CN 200710136626 A CN200710136626 A CN 200710136626A CN 100477177 C CN100477177 C CN 100477177C
- Authority
- CN
- China
- Prior art keywords
- moisture
- protective ring
- chip
- internal circuit
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 33
- 239000010410 layer Substances 0.000 description 61
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000009545 invasion Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910020177 SiOF Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件及其制造方法。所述半导体器件具有多个含有相同电路结构的芯片，包括分别环绕所述多个芯片的多个第一防潮环、环绕全部多个芯片的第二防潮环、将所述多个芯片彼此连接的布线、以及划片线，设置于所述多个芯片之间；其中所述多个芯片分别包括焊盘，所述焊盘位于所述第一防潮环之内。根据本发明，通过仅为一个光刻版设置多个相同芯片，随后沿着用于切割工艺的划片线配置多种防潮环，即能以对光刻版的最少改动，实现单核器件和多核器件的制造。
Description
相关申请的交叉引用
本申请基于2006年7月18日提出的在先日本专利申请No.2006-195054并要求享有其优先权，在此引用并入该专利申请的全部内容。
技术领域
本发明涉及一种半导体器件及其制造方法，该半导体器件包括用于防止潮气侵入到芯片内的防潮环。
背景技术
图1是半导体器件的横截面图。如图1所示，该半导体器件包括诸如MOS晶体管2之类的有源元件、由导体构成的布线层3、插塞5、及形成于半导体晶片1上的层间绝缘膜4。
图2是平面图，示出在单个晶片1上形成具有相同电路图案的多个集成电路6(以下称为芯片)的状态。沿着设置在芯片6之间的划片线7切割上述晶片1，从而将这些芯片6分离成独立芯片。在通过切割工艺分离出的各芯片6的侧壁表面处，层间绝缘膜4的横截面是暴露的，例如图1所示。层间绝缘膜4例如为氧化硅，具有从空气中吸收潮气的性质。如果来自外部空气的潮气从芯片6的侧壁表面进入芯片内部，就会产生由导体构成的布线层3和插塞受到腐蚀且集成电路的特性由此恶化的问题。
以防潮环来环绕芯片6外周的技术是已知的。这种防潮环是沿着各独立芯片6的外周连续形成的，以便屏蔽水分进入芯片6的路径。
图3是在晶片上形成的多个芯片的部分放大平面图。各芯片6包括诸如MOS晶体管之类的元件、形成具有布线层的内部电路8的区域及环绕内部电路8形成的防潮环9。划片线7设置于各芯片6之间。
图4是沿着图3中的线A-A′取得的横截面图。在晶片1的处于内部电路8区域中的表面上，形成MOS晶体管2。此外，在内部电路8的区域中，形成多层布线结构，该多层布线结构包含连接到MOS晶体管2的布线层L1至L6以及连接各布线层的插塞P1至P6。在各布线层之间，形成层间绝缘层或称层间绝缘膜D1至D8。在层间绝缘膜D8上形成钝化膜20。
防潮环9是以防潮环导体图案LS1至LS6和防潮环导体图案PS1至PS6的叠层构成的，防潮环导体图案LS1至LS6是由与布线层L1至L6相同的导电层构成。
防潮环9具有与内部电路8的多层布线结构相同的层状结构，并且也可利用本领域中的普通工艺与内部电路8同时形成。在许多情况下，防潮环固定在预定电位，例如接地电位。
对于以如下方式构成的器件进行了研究：利用形成多个相同芯片的半导体工艺，取代以切割工艺分离芯片，在晶片上以布线连接多个芯片。
图5(A)和图5(B)是在晶片上以布线连接多个芯片的方法的说明性示意图。图5(A)为用于制造多个器件的光刻版(reticle)，其中各芯片将被独立地切割。光刻版10a包含形成内部电路图案8的区域以及划片线7的区域。利用光刻版10a，在晶片上形成具有相同电路图案的多个芯片。在各芯片之间形成划片线7，并通过切割工艺来分离各个芯片。
图5(B)为用于通过在晶片上以布线连接相邻芯片来制造单个器件的光刻版。内部电路8的结构与图5(A)中所示光刻版的内部电路8的结构相同。在设置于一部分划片线7上的区域8c中，形成用以连接相邻芯片的连接布线。这些芯片间连接布线是利用光刻版10b与内部电路8的布线同时形成的。在此情况下，不沿着各芯片之间的划片线7进行切割。
在本说明书中，通过将芯片独立地分离而构成的器件称为单核器件，而通过将芯片按包括多个芯片的单元来分离而构成的器件称为多核器件。
在商业过程中，要求半导体器件的制造商根据用户的需求制造单核器件或多核器件。需要制造商即使在可能发出单核或多核器件需求的情况下，也要在短时间内制备所需的光刻版组，以便实现光刻版的制造和提供。
为制造单核器件，需要制备一组包含环绕各芯片的防潮环图案的光刻版。例如，在器件具有六层布线的情况下，布线工艺需要约15个光刻版。但对于多核器件的防潮环结构来说，就需要进行改动，并且必须制备一组光刻版，这组光刻版不同于单核器件所使用的那些光刻版。布线所需的约15个光刻版必须额外制备。
因此，制造单核器件和多核器件所需的一组光刻版为总共约30个光刻版，而且制备这些光刻版所需的成本变得非常昂贵。
发明内容
鉴于上述问题而提出本发明。
根据本发明的一个方案，一种包含多个含有相同电路结构的芯片的半导体器件包括：多个第一防潮环，独立地环绕所述多个芯片；第二防潮环，环绕全部所述多个芯片；以及布线，用于将所述多个芯片彼此连接。
优选地，所述多个芯片均包括焊盘，所述焊盘位于环绕所述多个芯片中每个芯片的第一防潮环之内。
根据本发明的另一方案，一种半导体器件，包括：第一内部电路；第二内部电路，与所述第一内部电路相邻；第一防潮环，环绕所述第一内部电路；第二防潮环，环绕所述第二内部电路；布线，用于将所述第一内部电路与所述第二内部电路相连接；以及第三防潮环，环绕所述第一内部电路、所述第二内部电路以及所述布线。
优选地，所述半导体器件包括：第一开口，设置在所述第一防潮环中；以及第二开口，设置在所述第二防潮环中；其中所述布线经由所述第一开口和所述第二开口将所述第一内部电路与所述第二内部电路相连接。
优选地，所述半导体器件包括：第一焊盘，连接到所述第一内部电路；第二焊盘，连接到所述第二内部电路，其中所述第一焊盘配置在所述第一防潮环之内，而所述第二焊盘配置在所述第二防潮环之内。
优选地，所述第三防潮环的一部分同样是所述第一防潮环和所述第二防潮环的一部分。
优选地，所述第一至第三防潮环中的任一个包括两个防潮环，所述两个防潮环包括内侧环及环绕该内侧环的外侧环。
根据本发明的再一方案，一种半导体器件包括：半导体芯片，具有四个侧边；内部电路，形成于所述半导体芯片之内；第一防潮环，形成为连续地环绕所述内部电路；以及第二防潮环，沿着所述半导体芯片的所述四个侧边中的至少一个侧边开口。
优选地，所述第二防潮环的开口边延伸到所述半导体芯片的外周侧边。
根据本发明的又一方案，一种半导体晶片具有多个芯片，包括：划片线，设置于所述多个芯片之间；多个第一防潮环，分别环绕所述多个芯片中的每个芯片；以及第二防潮环，环绕所述多个芯片。
根据本发明的再一个方案，一种半导体器件的制造方法包括：制备第一光刻版组，所述第一光刻版组中所包含的每个光刻版具有环绕每个芯片图案的防潮环图案；制备第二光刻版组，所述第二光刻版组中所包含的每个光刻版具有环绕多个芯片图案的防潮环图案，其中所述第一光刻版组中的至少一个光刻版和所述第二光刻版组中的至少一个光刻版是相同的，用所述第一光刻版组制造单核器件，以及用所述第二光刻版组制造多核器件。
根据本发明，还提供一种半导体器件，具有多个含有相同电路结构的芯片，包括：多个第一防潮环，分别环绕所述多个芯片；第二防潮环，环绕全部所述多个芯片；布线，用于将所述多个芯片彼此连接；以及划片线，设置于所述多个芯片之间；其中所述多个芯片分别包括焊盘，所述焊盘位于所述第一防潮环之内。
根据本发明，还提供一种半导体器件，包括：第一芯片；第二芯片，与所述第一芯片相邻；第一防潮环，环绕所述第一芯片；第二防潮环，环绕所述第二芯片；布线，用于将所述第一芯片与所述第二芯片相连接；第三防潮环，环绕所述第一芯片、所述第二芯片以及所述布线；以及划片线，设置于所述第一芯片与所述第二芯片之间；其中所述第一芯片和所述第二芯片分别包括焊盘，所述焊盘分别位于所述第一防潮环和所述第二防潮环之内。
根据本发明，还提供一种半导体晶片，具有多个芯片，还包括：划片线，设置于所述多个芯片之间；多个第一防潮环，分别环绕所述多个芯片中的每个芯片；以及第二防潮环，环绕所述多个芯片；其中所述多个芯片分别包括焊盘，所述焊盘位于所述第一防潮环之内。
按照本发明，通过仅为一个光刻版设置多个相同芯片，随后沿着用于切割工艺的划片线配置多种防潮环，即能以对光刻版的最少改动，实现单核器件和多核器件的制造。
附图说明
图1是相关技术中传统半导体器件的横截面图。
图2是平面图，示出在晶片上形成包含相同电路图案的多个集成电路的状态。
图3是平面图，示出在晶片上形成的多个芯片的放大部分。
图4是沿着图3中的线A-A′取得的横截面图。
图5(A)和图5(B)是示出光刻版的示意图，这些光刻版用于形成单核器件的方法以及在晶片上以布线连接多个芯片以形成多核器件的方法。
图6(A)至图6(C)是示意图，示出本发明第一实施例中防潮环的布局的轮廓。
图7(A)至图7(E)是加工示意图，示出沿着图6(B)中的线A-A′取得的横截面图。
图8是沿着图6(B)中的线A-A′取得的横截面图。
图9是沿着图6(B)中的线B-B′取得的横截面图。
图10是沿着图6(C)中的线C-C′取得的横截面图。
图11是沿着图6(C)中的线D-D′取得的横截面图。
图12是示意图，示出布线层的虚设图案(dummy pattern)。
图13(A)至图13(C)是示出本发明第二实施例的示意图。
图14是沿着图13(B)中的线A-A′取得的横截面图。
图15(A)至图15(C)是示出本发明第三实施例的示意图。
图16(A)至图16(C)是示出本发明第四实施例的示意图。
图17是示出本发明第五实施例的示意图。
具体实施方式
[第一实施例]
在单核器件的制造中，沿着第一内部电路与第二内部电路之间的划片线进行切割。连续地环绕第一内部电路和第二内部电路，分别形成第一防潮环和第二防潮环。
在多核器件的制造中，为第一防潮环的一部分设置第一开口，并且为第二防潮环的一部分设置第二开口，穿过第一和第二开口形成用于连接第一和第二内部电路的连接布线。第一内部电路和第二内部电路构成多核器件，而没有沿着配置在第一内部电路与第二内部电路之间的划片线断开和分离。第三防潮环连续地环绕第一内部电路、第二内部电路以及连接布线。
在制造单核器件的情况下，第一防潮环环绕第一内部电路，以及第二防潮环环绕第二内部电路，以防止潮气入侵。此外，在制造多核器件的情况下，第三防潮环环绕第一内部电路、第二内部电路以及连接布线，以防止潮气入侵。通过使用防潮环的这种布局，单核器件和多核器件均可由一组比相关技术中所用的更少的光刻版来制造。
图6(A)至图6(C)是示出防潮环布局的示意图。图6(A)示出包含在单次曝光区(one shot)内具有相同电路结构的多个芯片。单次曝光区是指在对晶片上由步进电机(stepper)移动的光刻版进行曝光的情况下，以单次曝光照射的晶片上的区域。在本实施例中，两个相邻的芯片被用来制造一个多核器件。
参照图6(A)，设置了第一内部电路11；环绕第一内部电路11的区域设置的第一防潮环13；与第一内部电路11相邻的第二内部电路12；环绕第二内部电路12的区域设置的第二防潮环14；设置在第一防潮环13与第二防潮环14之间的划片线16；以及环绕第一防潮环13、第二防潮环14和划片线16的第三防潮环15。
图6(B)示出用上述防潮环布局制造的单核器件。图6(C)示出用上述防潮环布局制造的多核器件。
在单核器件中，连续地环绕第一内部电路11形成第一防潮环13，以获得足够的防潮特性来保护第一内部电路。类似地，连续地环绕第二内部电路12来形成第二防潮环14。
在制造多核器件的情况下，以连接布线17来连接第一内部电路11和第二内部电路12。连续地环绕第一内部电路11、第二内部电路12以及连接布线17来形成第三防潮环15，以获得足够的防潮特性。如以下将要说明的，仅通过更改用于制造单核器件的多个光刻版中的一部分，即可制造这种多核器件。
图7(A)至图7(E)是沿着图6(B)中线A-A′取得的横截面图。以下将说明用于制造单核器件的工艺。
图6(B)中的线A-A′穿过内部电路11的区域、第一防潮环13的两个点、以及第三防潮环15的一个点。然而，在图7(A)至图7(E)中，将仅参考在第一防潮环13的一个点处的横截面以及内部电路11的区域的横截面进行说明。
在图7(A)中，例如用ST1(浅沟槽隔离)法，在形成晶片1的内部电路11的区域中形成元件隔离区40、41。在以元件隔离区40、41界定的有效区中，举例来说，形成栅极长度为30nm的MOS晶体管2。此外，在内部电路11的区域中形成多层布线结构，该多层布线结构包含连接到MOS晶体管2的布线层和插塞。
在图7(B)中，例如用CVD(化学气相沉积)法，在晶片1的整个表面上沉积绝缘膜D1。可用氧化硅膜、诸如SiOF膜或SiOC膜这样的低介电常数膜作为此绝缘膜D1。接下来，为绝缘膜D1形成接触孔C1，用以形成插塞。例如，以干式蚀刻法选择性地除去绝缘膜D1，并且还形成直径为50nm的接触孔C1，以暴露MOS晶体管2的电极。
利用相同的蚀刻工艺，在芯片周围的绝缘膜11中形成用于防潮环的槽C11。用于防潮环的槽C11的宽度优选设定成与接触孔C1的直径处于相同数量级。
在图7(C)中，在用以形成插塞的接触孔C1和用于防潮环的槽C11之内以及绝缘膜D1之上沉积导电层。此后，例如用CMP(化学机械抛光)法，除去沉积在绝缘膜D1上的导电层以获得插塞P1。利用这种工艺，在接触孔C1内形成插塞P1。同时，在槽C11内形成防潮环导电图案PS1。可用钨、铝、及铜作为导电层。此外，可用CVD法和溅射法或类似方法作为膜形成方法。
在绝缘膜D1上形成布线层L1和防潮环导体图案LS1。可用铝和铜作为布线层L1和用于防潮环导体图案LS1的导电层。在用铜作为导电层的情况下，用嵌入方法来形成布线层。
在图7(D)中，首先在整个表面上沉积绝缘膜D2。如同下层的绝缘膜D1的情况，可用诸如氧化硅膜、SiOF膜及SiOC膜这样的低介电常数膜作为绝缘膜D2。此后，用蚀刻工艺来形成布线槽C2和防潮环槽C12。
在图7(E)中，在布线槽C2、防潮环槽C12之内以及绝缘膜D2之上沉积导电膜。此后，用CMP法除去绝缘膜D2上的导电材料，并在布线槽C2内形成由铜构成的布线层L1。同时，在防潮环槽C12中形成防潮导电图案LS1。
重复类似的工艺，以形成具有多层布线结构的内部电路11和第一防潮环13。利用相同的工艺，同样形成第三防潮环15，不过第三防潮环未示于图7(A)至图7(E)中。对于布线层形成工艺来说，还可利用所谓双嵌入(dual-damascene)法并同时利用CMP工艺来形成布线层和插塞。
图8是沿着图6(B)中的线A-A′取得的横截面图。如上所述，第一防潮环13和第三防潮环15具有与内部电路11的多层布线结构相同的层状结构，并且是通过形成内部电路11的相同工艺同时形成的。在绝缘膜D8上形成钝化膜20，以防止潮气从芯片的上表面入侵。可利用Si3N4膜或类似的膜作为钝化膜20。
图9是沿着图6(B)中的线B-B′取得的横截面图。第一防潮环13和第三防潮环15由防潮环导体图案LS1至LS6和防潮环导体图案PS1至PS6构成，防潮环导体图案LS1至LS6是由与内部电路11的布线层L1至L6相同的导体层构成的，并且防潮环导体图案PS1至PS6是由与插塞P1至P6相同的导体层构成的。
在图6(B)中，第三防潮环15被以切割工艺分离，从而不形成封闭环路。然而，通过连续地环绕第一内部电路11形成的第一防潮环13，仍维持了保护第一内部电路11的防潮特性。
以下将说明利用防潮环布局制造的多核器件。
图10是沿着图6(C)中的线C-C′取得的横截面图。在此图中，与图7和图8相同的标号表示相同的元件，并且这里不再重复相同的说明。
图10示出第一防潮环13和第二防潮环14，它们由与内部电路的布线层(PSI至PS6以及LS1至LS6)相同的插塞和导电层材料制成。第一防潮环13和第二防潮环14是以用于形成第一内部电路11和第二内部电路12的插塞P1至P6以及布线层L1至L6的工艺同时形成的，如同图7和图8的情况。
单核器件与多核器件的制造工艺之间的差别在于，PS3层、LS3层和PS4层不形成在防潮环区域中的形成连接布线17(用于多核器件连接)的区域中。
第一开口30形成于导体层壁的一部分中，该导体层壁形成第一防潮环13。第二开口31同样形成于相对的第二防潮环14的一部分中。
穿过形成于第一防潮环13中的第一开口30和形成于第二防潮环14中的第二开口31，形成用于连接第一内部电路11与第二内部电路12的连接布线17。利用对应于布线层L3的导电层，形成连接布线17。
在本实施例中，防潮环的开口形成于PS3层、LS3层及PS4层中，并且利用L3层形成连接布线。应当用哪一层来形成开口和连接布线不是必然的。因此，这些元件可由任何单层或用任何多层来形成。此外，布线层的总数不限于在本实施例中所用布线层的数目。
图11是沿着图6(C)中的线D-D′取得的横截面图。导体壁由防潮环导体图案PS1至PS6以及LS1至LS6构成，防潮环导体图案PS1至PS6以及LS1至LS6是由与插塞P1至P6和布线层L1至L6相同的导体层构成的。此外，在此导体壁中形成第一开口30，并且还形成穿过第一开口的连接布线17。
在图10和图11中，因为在第一防潮环13和第二防潮环14中分别形成了第一开口30和第二开口31，所以这些环不足以确保用以保护第一内部电路11和第二内部电路12的防潮特性。此外，因为在第一防潮环13和第二防潮环14的外侧还形成了连接布线17，所以不可能以第一防潮环13或第二防潮环14来确保防潮保护。
如图6(C)所示，因为第三防潮环15是连续地环绕第一防潮环13、第二防潮环14以及连接布线17而形成的，所以确保了对这些电路的防潮保护。
在多核器件中，需要分别为第一防潮环13和第二防潮环14设置第一开口30和第二开口31。因此，对于防潮环导体图案中的PS3层、LS3层以及PS4层，必须制备在图案上与单核器件不同的光刻版。对于防潮环导体图案PS1、LS1、PS2、LS2、LS4、PS5、LS5、PS6及LS6，其图案与单核器件的图案相同，因此这些层能够用单核器件的光刻版来制造。
在已经制备了制造单核器件所需的一组光刻版时，仅通过新制作对应于PS3层、LS3层及PS4层的三个光刻版，即可制造多核器件。
图6示出对防潮环13、14及15的拐角进行了切角处理的轮廓，以便避免应力集中到防潮环的拐角，并提高光刻工艺和蚀刻工艺中的尺寸精度。然而，当然即使在防潮环的拐角形成为直角形状的时候，也能使用本发明。
图12是示出布线层的虚设图案的示意图。在此情况下，通过为不存在内部电路和防潮环图案的区域配置铜布线构成的虚设图案，并平衡布线图案的密度，即可提高嵌入工艺中的平面度。这种技术可并入本发明。
[第二实施例]
图13是示出本发明第二实施例的示意图。在此图中，与第一实施例中的标号相同的标号表示类似元件，以避免对其重复说明。根据图13的布局图，类似于第一实施例，形成第一内部电路11、第二内部电路12以及环绕各内部电路的第一防潮环13和第二防潮环14。在第一防潮环13与第二防潮环14之间设置划片线16，并且环绕第一内部电路11、第二内部电路12以及划片线16还形成第三防潮环15。
将连接到第一内部电路11的第一焊盘组22配置在第一防潮环13之内。以相同方式，将连接到第二内部电路12的第二焊盘组23配置在第二防潮环14之内。这些焊盘组不配置在第一防潮环13和第二防潮环14之外的区域中。
图14是沿着图13(B)中的线A-A′取得的横截面图。在形成于钝化膜20中的开口下方形成焊盘电极。焊盘电极是由第一内部电路11的布线层L6构成的。
在制造单核器件的情况下，第一焊盘组22的焊盘电极位于第一防潮环13所环绕的区域中。用第一防潮环13来屏蔽从芯片侧壁进入的潮气。此外，用钝化膜20和作为焊盘电极的L6层，基本屏蔽从芯片上部进入的潮气。焊盘电极的表面有时受到来自空气的潮气微量腐蚀，但因为作为导电层的L6层屏蔽潮气，所以潮气不会进入布线层的下层和MOS晶体管的***区域。
在制造多核器件的情况下，用第三防潮环15屏蔽从芯片侧壁进入的潮气，如图13(C)所示。用钝化膜20和作为焊盘电极的L6层来基本屏蔽从芯片上部进入的潮气。
[第三实施例]
图15是示出本发明第三实施例的示意图。在此图中，与第一和第二实施例中的标号类似的标号表示相同元件，以避免重复说明。图15揭示环绕第一内部电路的第一防潮环13；环绕第二内部电路12的第二防潮环14；设置于第一防潮环13与第二防潮环14之间的划片线16；以及环绕第一内部电路11、第二内部电路12和划片线16构成的整个部件的第三防潮环15。第三防潮环15的一部分被共同用作第一防潮环13和第二防潮环14的一部分。
在制造单核器件的情况下，连续地环绕第一内部电路11和第二内部电路12的外周，分别形成第一和第二防潮环。
在制造多核器件的情况下，连续地环绕第一内部电路11、第二内部电路12以及划片线16的区域形成第三防潮环。
在第一和第二实施例中，第三防潮环15配置在第一防潮环13和第二防潮环14外侧的区域中。因此，防潮环形成于较宽的区域中，使得芯片面积增加。然而在第三实施例中，因为第三防潮环15的一部分被共同用作第一防潮环13和第二防潮环14的一部分，所以能够限制配置防潮环所需的面积。
[第四实施例]
图16(A)至图16(C)是示出本发明第四实施例的示意图。在这些图中，与第一实施例至第三实施例中的标号类似的标号表示相同的元件，以避免重复说明。在第一至第三实施例中，说明了通过连接两个芯片来形成一个多核器件的示例，而在此第四实施例中将要说明通过连接四个芯片来形成一个多核器件。
参照图16(A)，配置第一内部电路11、第二内部电路12、第三内部电路18以及第四内部电路19以形成单个多核器件。在每个对应的内部电路的外周设置第一防潮环13、第二防潮环14、第三防潮环20及第四防潮环21。第一至第四防潮环中的每个防潮环都设置有划片线16。此外，环绕第一至第四防潮环以及划片线16构成的整个部件配置第五防潮环24。
在制造单核器件的情况下，沿着划片线16划分第五防潮环24，如图16(B)所示。同时，以封闭环路的形状形成第一防潮环13，以确保对第一内部电路13的防潮保护。第二至第四防潮环也是以封闭环路的形状形成的，以分别确保对第二至第四内部电路的防潮保护，但未示于图中。
在制造多核器件的情况下，通过为形成第一至第四防潮环的导体壁的一部分设置开口，连接包括四个集成电路的四个芯片，如图16(C)所示。形成经由开口来连接内部电路的连接布线17，类似于图10和图11所示的器件。因为第五防潮环24是以环绕第一至第四防潮环及各连接布线17的环路形状形成的，所以能够确保对第一至第四内部电路及各连接布线17的防潮保护。
同样当然的是，除了制造具有四个芯片的多核器件之外，本发明也适于制造具有六个或八个芯片的多核器件。简言之，通过仅为一个光刻版设置多个相同芯片，随后沿着用于切割工艺的划片线配置多种防潮环，即能以对光刻版的最少改动，实现单核器件和多核器件的制造。
[第五实施例]
图17示出本发明第五实施例的示意图。在此图中，与第一至第四实施例中的标号类似的标号表示相同元件，以避免重复说明。根据图17，形成第一内部电路11、第二内部电路12以及环绕各内部电路的第一防潮环13和第二防潮环14。划片线16设置在第一防潮环13与第二防潮环14之间。此外，环绕第一内部电路11、第二内部电路12以及划片线16配置第三防潮环15。
在图17中，第一至第三防潮环配置成双层，其中每个防潮环包括内侧环和外侧环。通过以内侧和外侧的双重结构设置防潮环，来改善对防潮特性来说不希望有的断裂。也就是说，当沿着划片线16执行切割工艺时，在切割工艺中于层间绝缘膜中常产生断裂。如果这种断裂到达防潮环内部，潮气就会通过断裂渗透防潮环。然而，利用第五实施例所述的双层防潮环，切割工艺中所产生的断裂就不会渗透上述双层环，从而维持防潮保护。
双重结构中所形成的各个防潮环的宽度无需相同，并且可根据需要对此宽度进行调整。此外，不需要总是将第一至第三防潮环全部形成为双层的。例如，还可进行改动，将第一防潮环13和第二防潮环14形成为双层的，而将第三防潮环形成为单层的。
以上描述了第一至第五实施例，这些实施例还可通过其所需结合来加以应用。例如，通过将第四与第五实施例结合，可以形成由四个芯片构成的多核器件中的第一至第五防潮环的双重结构。防潮环的横截面形状不限于图8中所示的形状或相似形状，例如可使用多个PS1形成于LS1的形状等其它形状。
以上所述仅应视为对本发明原理的说明。此外，因为许多改动和变化对本领域的技术人员来说都是易于想到的，所以不应将本发明局限于所示和所述的精确构造和应用，因此所有适当的改动和等效方案均可视为落在所附权利要求及其等效方案中的本发明范围之内。
Claims (8)
1.一种半导体器件，具有多个含有相同电路结构的芯片，包括：
多个第一防潮环，分别环绕所述多个芯片；
第二防潮环，环绕全部所述多个芯片；
布线，用于将所述多个芯片彼此连接；以及
划片线，设置于所述多个芯片之间；
其中所述多个芯片分别包括焊盘，所述焊盘位于所述第一防潮环之内。
2.一种半导体器件，包括：
第一芯片；
第二芯片，与所述第一芯片相邻；
第一防潮环，环绕所述第一芯片；
第二防潮环，环绕所述第二芯片；
布线，用于将所述第一芯片与所述第二芯片相连接；
第三防潮环，环绕所述第一芯片、所述第二芯片以及所述布线；以及
划片线，设置于所述第一芯片与所述第二芯片之间；
其中所述第一芯片和所述第二芯片分别包括焊盘，所述焊盘分别位于所述第一防潮环和所述第二防潮环之内。
3.根据权利要求2所述的半导体器件，还包括：
第一开口，设置在所述第一防潮环中；以及
第二开口，设置在所述第二防潮环中；
其中所述布线经由所述第一开口和所述第二开口将所述第一芯片与所述第二芯片相连接。
4.根据权利要求2所述的半导体器件，还包括：
第一焊盘，连接到所述第一芯片；
第二焊盘，连接到所述第二芯片，
其中所述第一焊盘配置在所述第一防潮环之内，而所述第二焊盘配置在所述第二防潮环之内。
5.根据权利要求2所述的半导体器件，其中所述第三防潮环的一部分同样是所述第一防潮环和所述第二防潮环的一部分。
6.根据权利要求2所述的半导体器件，其中所述第一至第三防潮环中的任一个包括两个防潮环，所述两个防潮环包括内侧环及环绕该内侧环的外侧环。
7.一种半导体晶片，具有多个芯片，还包括：
划片线，设置于所述多个芯片之间；
多个第一防潮环，分别环绕所述多个芯片中的每个芯片；以及
第二防潮环，环绕所述多个芯片；
其中所述多个芯片分别包括焊盘，所述焊盘位于所述第一防潮环之内。
8.一种半导体器件的制造方法，包括：
制备第一光刻版组，所述第一光刻版组中所包含的每个光刻版具有环绕每个芯片图案的防潮环图案；
制备第二光刻版组，所述第二光刻版组中所包含的每个光刻版具有环绕多个芯片图案的防潮环图案，
其中所述第一光刻版组中的至少一个光刻版和所述第二光刻版组中的至少一个光刻版是相同的，
用所述第一光刻版组制造单核器件，以及
用所述第二光刻版组制造多核器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006195054 | 2006-07-18 | ||
| JP2006195054A JP5061520B2 (ja) | 2006-07-18 | 2006-07-18 | 半導体装置及び半導体ウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101110395A CN101110395A (zh) | 2008-01-23 |
| CN100477177C true CN100477177C (zh) | 2009-04-08 |
Family
ID=38970657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710136626.5A Active CN100477177C (zh) | 2006-07-18 | 2007-07-18 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7728418B2 (zh) |
| JP (1) | JP5061520B2 (zh) |
| CN (1) | CN100477177C (zh) |
| TW (1) | TWI345270B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957279A (zh) * | 2018-09-27 | 2020-04-03 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| US11990428B2 (en) | 2018-09-27 | 2024-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structures in semiconductor packaged device and method of forming same |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059449A (ja) * | 2005-08-22 | 2007-03-08 | Fujitsu Ltd | 半導体装置 |
| KR100995558B1 (ko) * | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US20100002115A1 (en) * | 2008-07-03 | 2010-01-07 | Xinqiao Liu | Method for Fabricating Large Photo-Diode Arrays |
| JP5407422B2 (ja) | 2009-02-27 | 2014-02-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5527648B2 (ja) * | 2009-08-05 | 2014-06-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5849478B2 (ja) | 2011-07-11 | 2016-01-27 | 富士通セミコンダクター株式会社 | 半導体装置および試験方法 |
| US9048019B2 (en) * | 2011-09-27 | 2015-06-02 | Infineon Technologies Ag | Semiconductor structure including guard ring |
| US8994148B2 (en) * | 2013-02-19 | 2015-03-31 | Infineon Technologies Ag | Device bond pads over process control monitor structures in a semiconductor die |
| US9547034B2 (en) * | 2013-07-03 | 2017-01-17 | Xilinx, Inc. | Monolithic integrated circuit die having modular die regions stitched together |
| JP2016058532A (ja) * | 2014-09-09 | 2016-04-21 | ソニー株式会社 | 固体撮像素子、並びに、電子機器 |
| KR102276546B1 (ko) * | 2014-12-16 | 2021-07-13 | 삼성전자주식회사 | 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법 |
| KR102376504B1 (ko) * | 2015-07-02 | 2022-03-18 | 삼성전자주식회사 | 반도체 소자 |
| US9837366B1 (en) * | 2016-11-28 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semicondcutor structure and semiconductor manufacturing process thereof |
| JP7218678B2 (ja) * | 2019-06-18 | 2023-02-07 | 株式会社Ｊｖｃケンウッド | 半導体ウエハ、及び、半導体チップの製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2886622B2 (ja) * | 1989-06-15 | 1999-04-26 | 富士通株式会社 | ウェハスケール半導体集積回路及びその製造方法 |
| JP2002134506A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置 |
| JP4091838B2 (ja) * | 2001-03-30 | 2008-05-28 | 富士通株式会社 | 半導体装置 |
| JP2003273231A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体集積回路のシールド構造 |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| JP3778445B2 (ja) | 2003-03-27 | 2006-05-24 | 富士通株式会社 | 半導体装置 |
| JP4619705B2 (ja) * | 2004-01-15 | 2011-01-26 | 株式会社東芝 | 半導体装置 |
| EP2282338B1 (en) * | 2004-04-19 | 2014-08-06 | STMicroelectronics Srl | Structures for indexing dice |
| CN1926686B (zh) * | 2004-05-28 | 2010-08-18 | 富士通微电子株式会社 | 半导体装置及其制造方法 |
| JP4636839B2 (ja) * | 2004-09-24 | 2011-02-23 | パナソニック株式会社 | 電子デバイス |
| JP4972278B2 (ja) * | 2004-11-29 | 2012-07-11 | 富士通セミコンダクター株式会社 | レチクル及び半導体装置の製造方法 |
-
2006
- 2006-07-18 JP JP2006195054A patent/JP5061520B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-23 TW TW096122731A patent/TWI345270B/zh active
- 2007-07-13 US US11/777,669 patent/US7728418B2/en active Active
- 2007-07-18 CN CN200710136626.5A patent/CN100477177C/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957279A (zh) * | 2018-09-27 | 2020-04-03 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN110957279B (zh) * | 2018-09-27 | 2021-09-14 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| US11393771B2 (en) | 2018-09-27 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structures in semiconductor packaged device and method of forming same |
| US11990428B2 (en) | 2018-09-27 | 2024-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structures in semiconductor packaged device and method of forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5061520B2 (ja) | 2012-10-31 |
| US7728418B2 (en) | 2010-06-01 |
| TWI345270B (en) | 2011-07-11 |
| JP2008027934A (ja) | 2008-02-07 |
| TW200809974A (en) | 2008-02-16 |
| CN101110395A (zh) | 2008-01-23 |
| US20080017965A1 (en) | 2008-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477177C (zh) | 半导体器件及其制造方法 | |
| US7445966B2 (en) | Method and structure for charge dissipation during fabrication of integrated circuits and isolation thereof | |
| US8872303B2 (en) | Chip pad resistant to antenna effect and method | |
| US7994609B2 (en) | Shielding for integrated capacitors | |
| KR100364589B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6489689B2 (en) | Semiconductor device | |
| US8053865B2 (en) | MOM capacitors integrated with air-gaps | |
| CN100466225C (zh) | 半导体晶片及其制造方法 | |
| US7408206B2 (en) | Method and structure for charge dissipation in integrated circuits | |
| US20080061397A1 (en) | Semiconductor device | |
| US20060244156A1 (en) | Bond pad structures and semiconductor devices using the same | |
| WO2007023947A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR101337075B1 (ko) | 집적 커패시터의 차폐 | |
| JPWO2017212644A1 (ja) | 半導体装置 | |
| CN1862818B (zh) | 半导体器件及其制造方法 | |
| TWI503925B (zh) | 積體電路晶片 | |
| JP2010140972A (ja) | 半導体装置 | |
| US7737474B2 (en) | Semiconductor device with seal ring having protruding portions | |
| CN109473420B (zh) | 耐电弧的开裂阻止 | |
| JP2005294634A (ja) | 半導体装置及びその製造方法 | |
| KR100734144B1 (ko) | Ｍｉｍ 커패시터 형성 방법 | |
| CN111244071A (zh) | 半导体器件 | |
| JP2005101641A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005285796A (ja) | 半導体集積回路装置の製造方法、および半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081107 Address after: Tokyo, Japan Applicant after: FUJITSU MICROELECTRONICS Ltd. Address before: Kawasaki, Kanagawa, Japan Applicant before: Fujitsu Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200730 Address after: Kanagawa Prefecture, Japan Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: FUJITSU MICROELECTRONICS Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230629 Address after: Kanagawa Patentee after: FUJITSU Ltd. Address before: Kanagawa Patentee before: FUJITSU MICROELECTRONICS Ltd. |