CN105655304A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN105655304A
CN105655304A CN201410729628.5A CN201410729628A CN105655304A CN 105655304 A CN105655304 A CN 105655304A CN 201410729628 A CN201410729628 A CN 201410729628A CN 105655304 A CN105655304 A CN 105655304A
Authority
CN
China
Prior art keywords
perforation
packing piece
electric conductor
making
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410729628.5A
Other languages
English (en)
Inventor
陈彦亨
林畯棠
詹慕萱
纪杰元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105655304A publication Critical patent/CN105655304A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电子封装件及其制法，该制法先提供一嵌埋有电子元件的绝缘层，再于该绝缘层的一侧形成第一穿孔，且形成第一导电体于该第一穿孔中，接着，形成第一线路结构于该绝缘层上以电性连接该电子元件与该第一导电体，之后于该绝缘层的另一侧形成第二穿孔，且该第二穿孔与该第一穿孔相通，令该第一穿孔与第二穿孔构成通孔，所以藉由两阶段制程制作该通孔，所以该通孔的深宽比可依需求调整，以提升封装制程良率。

Description

电子封装件及其制法
技术领域
本发明有关一种封装制程，特别是关于一种能改善封装制程良率的电子封装件及其制法。
背景技术
贯穿胶体(Throughmoldingvia，简称TMV)的技术，目前已广泛运用于半导体领域，其主要技术利用激光烧灼方式于封装胶体表面进行开孔制程，以增加布线空间。例如，制作扇出型(Fan-Out，简称FO)封装堆迭(PackageonPackage，简称POP)结构时，便会使用该技术。
图1A至图1F为现有扇出型封装堆迭装置的其中一电子封装件1的制法的剖面示意图。
如图1A所示，设置一如晶片的电子元件10于一第一承载件18的离形层180上，再形成一绝缘层11于该离形层180上以覆盖该电子元件10。
如图1B所示，将具有铜箔190的第二承载件19设于该绝缘层11上。
如图1C所示，移除该第一承载件18及其离形层180，以露出该电子元件10与绝缘层11。
如图1D所示，以激光方式形成多个通孔110于该电子元件10周边的绝缘层11上。
如图1E所示，电镀铜材于该些通孔110中，以形成导电柱12，再于该绝缘层11上形成多个线路重布层(redistributionlayer，简称RDL)13，以令该线路重布层13电性连接该导电柱12与电子元件10。
如图1F所示，移除该第二承载件19，再利用该铜箔190进行图案化线路制程，以形成线路结构15，之后再进行切单制程。
随着该电子元件10的体积朝轻薄短小及功能性增强的趋势设计，所以需藉由增加该绝缘层11的厚度以提升该电子封装件1的可靠度。
但是，前述现有导电柱12的制法中，使用激光钻孔方式形成该通孔110，目前激光钻孔制程与电镀制程技术所能相互配合的深宽比小于1.25，所以增加该绝缘层11的厚度对于该通孔110的深宽比制作影响极大。例如，当该绝缘层11的厚度变厚(即该通孔110的深度H增加)时，若激光钻孔制程需将该通孔110的深宽比控制在小于1.25的范围内，则该通孔110的孔径(即宽度D)需增加(如第1D图的虚线)，因而不符合细线距(finepitch)的需求；若将激光钻孔的深宽比提升至1.5，则当将铜材填入该些通孔110’中时，该通孔110’的底部无法镀满(即气室12’)，如图1E’所示，因而影响后续封装制程良率，导致FOPOP制作成本太高。
此外，以激光方式形成该通孔110，于形成该通孔110的过程中所产生的残留物(如该绝缘层11的残胶)极易堆积于该通孔110的底部，所以需于后续制程中需先清洗该通孔110内部，才能将导电材料填入该通孔110中，但因增加该绝缘层11的厚度而使该通孔110的深度H增加，以致于难以完全清除该通孔110中的残留物，导致残留物会影响该导电柱12电性传输的良率。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，以提升封装制程良率。
本发明的电子封装件，包括：绝缘层，其具有相对的第一表面与第二表面，且于该绝缘层中具有至少一第一穿孔和与该第一穿孔连通的第二穿孔，其中，该第一穿孔连通至该第一表面，该第二穿孔连通至第二表面；至少一电子元件，其嵌埋于该绝缘层中；至少一第一导电体，其对应并仅设于该第一穿孔中；以及第一线路结构，其设于该绝缘层的第一表面上，且该第一线路结构电性连接该电子元件与该第一导电体。
本发明还提供一种电子封装件的制法，其包括：提供一嵌埋有至少一电子元件的绝缘层，该绝缘层具有相对的第一表面与第二表面；于该绝缘层中形成连通至该第一表面的至少一第一穿孔；形成第一导电体于该第一穿孔中；形成第一线路结构于该绝缘层的第一表面上，且该第一线路结构电性连接该电子元件与该第一导电体；以及于该绝缘层中形成对应连通该第一穿孔和第二表面的第二穿孔，令该第一穿孔与第二穿孔构成通孔。
前述的制法中，该绝缘层以模压制程或压合制程形成者。
前述的制法中，该第一穿孔或第二穿孔以激光钻孔、机械钻孔或蚀刻方式形成者。
前述的电子封装件及其制法中，该电子元件具有相对的作用面与非作用面，且该作用面具有多个电极垫。例如，该第一表面与该作用面齐平；或者，该第二表面与该非作用面齐平。
前述的电子封装件及其制法中，该第一导电体为金属柱或金属球。
前述的电子封装件及其制法中，还包括形成第二线路结构于该绝缘层的第二表面上，且该第二线路结构电性连接该第一导电体，还可电性连接该电子元件。
前述的电子封装件及其制法中，还包括形成第二导电体于该第二穿孔中，且该第二导电体电性连接该第一导电体，而该第二导电体为金属柱。
另外，前述的电子封装件及其制法中，还包括堆迭电子封装结构于该绝缘层的第一表面或第二表面上。
由上可知，本发明的电子封装件及其制法中，藉由两阶段制程制作该通孔，所以可不受激光钻孔的深宽比限制，当该绝缘层的厚度变厚时，仍可将第一穿孔与第二穿孔的深宽比控制在小于1.25的范围内，而无需增加该第一穿孔与第二穿孔的孔径，以符合细线距的需求。
此外，由于该第一穿孔的深宽比无需增加，所以该第一导电体能有效镀满该第一穿孔。
又，因分别制作第一穿孔与第二穿孔，所以该第一穿孔的深度及第二穿孔的深度均小于该通孔的深度，因而容易清除该第一穿孔及第二穿孔中的残留物，以避免残留物影响该第一导电体或第二导电体电性传输的良率。
因此，本发明的制法能提升封装制程良率，以降低制作成本。
附图说明
图1A至图1F为现有电子封装件的制法的剖面示意图；其中，图1E’为图1E的另一实施例；以及
图2A至图2G为本发明电子封装件的制法的剖视示意图；其中，图2A’、图2C’、图2E’、图2E”及图2G’为图2A、图2C、图2E及图2G的另一实施方式。
符号说明
1,2,2’,3,3’电子封装件
10,20电子元件
11,21绝缘层
110,110’,210通孔
12导电柱
12’气室
13,231,251,251’线路重布层
15线路结构
18第一承载件
180离形层
19第二承载件
190铜箔
20a作用面
20b非作用面
200电极垫
21a第一表面
21b第二表面
211第一穿孔
212第二穿孔
22,22’第一导电体
23第一线路结构
230,250介电层
232,252绝缘保护层
233,253电性接触垫
24第二导电体
25第二线路结构
26,26’导电元件
27电子封装结构
D宽度
H深度。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2G为本发明电子封装件2,2’,3,3’的制法的剖视示意图。
如图2A所示，提供一设有至少一电子元件20的承载件(图略)，再形成绝缘层21于该承载件上，以令该绝缘层21包覆该电子元件20。之后移除该承载件。
于本实施例中，该承载件可选用金属板、半导体晶圆或玻璃板，且该承载件具有一如离形膜、粘着材、绝缘材等的间隔层，以供接合该电子元件20与该绝缘层21。
此外，该电子元件20为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。于此，该电子元件20为半导体晶片，其具有相对的作用面20a与非作用面20b，且该作用面20a具有多个电极垫200。
又，该绝缘层21具有相对的第一表面21a及第二表面21b，且该第一表面21a与该作用面20a齐平，而该第二表面21b与该非作用面20b齐平；于其它实施例中，如图2A’所示，该绝缘层21覆盖该非作用面20b。
另外，该绝缘层21以模压(molding)树脂制程形成者或压合膜材(LaminateDryFilmType)形成者，但并不限于此方式。
如图2B所示，于该绝缘层21中形成连通至第一表面21a的多个第一穿孔211，且各该第一穿孔211位于该电子元件20周边区域。
于本实施例中，该第一穿孔211以激光钻孔、机械钻孔、蚀刻或其它等方式形成者。
如图2C所示，形成第一导电体22于各该第一穿孔211中，再形成第一线路结构23于该绝缘层21的第一表面21a与该电子元件20的作用面20a上。
于本实施例中，该第一导电体22可利用电镀、沉积或其它现有技术形成如含铜、铝、钛、导电胶或其至少二者的组合的导电材于该第一穿孔211中。具体地，该第一导电体22为金属柱，例如铜柱；或者，如图2C’所示，该第一导电体22’也可为金属球，如铜材或焊锡材料。
此外，该第一线路结构23包含至少一介电层230、设于该介电层230上的一线路重布层(redistributionlayer，简称RDL)231、及设于该介电层230上并外露部分该线路重布层231的一绝缘保护层232，且该线路重布层231电性连接该电子元件20的电极垫200与该第一导电体22,22’。
又，该线路重布层231具有外露于该绝缘保护层232的多个电性接触垫233。
如图2D所示，于该绝缘层21中形成连通至第二表面21b的多个第二穿孔212，且各该第二穿孔212分别对应各该第一穿孔211的位置而与该第一穿孔211相通，令该第一穿孔211与第二穿孔212构成通孔210。
于本实施例中，该第二穿孔212以激光钻孔、机械钻孔、蚀刻或其它等方式形成者。
如图2E所示，形成第二导电体24于各该第二穿孔212中，再形成第二线路结构25于该绝缘层21的第二表面21b与该非作用面20b上。
于本实施例中，该第二导电体24电性连接该第一导电体22，且该第二导电体24可利用电镀、沉积或其它现有技术形成如含铜、铝、钛、导电胶或其至少二者的组合的导电材于该第二穿孔212中。具体地，该第二导电体24为金属柱，例如铜柱。
此外，该第二线路结构25包含至少一介电层250、设于该介电层250上的一线路重布层(redistributionlayer，简称RDL)251、及设于该介电层250上并外露部分该线路重布层251的一绝缘保护层252，其中，该线路重布层251藉由导电盲孔电性连接该第二导电体24，且该线路重布层251电性连接该电子元件20的非作用面20b以供散热，该线路重布层251并藉由该第二导电体24电性连接该第一导电体22。或者，如图2E’所示，该线路重布层251’形成于各该第二穿孔212中以直接电性连接该第一导电体22，而不需形成介电层250与第二导电体24。
又，该线路重布层251具有外露于该绝缘保护层252的多个电性接触垫253。
另外，也可不形成第二导电体24与第二线路结构25，也就是该通孔210并未填满金属材(只填有该第一导电体22’)，如接续图2C’制程所得的图2E’所示的电子封装件2’。
于后续制程中，如图2F所示，形成多个如焊球、导电凸块的导电元件26于该第一线路结构23的电性接触垫233上。
或者，如图2G所示，藉由该些导电元件26堆迭该电子封装件2与一电子封装结构27，以形成一堆迭式电子封装件3，且该电子封装件2与该电子封装结构27藉由该些导电元件26而相互接触与电性连接。
于本实施例中，该电子封装结构27的构造与该电子封装件2的构造相同，藉以能堆迭多个该电子封装件2。
于另一实施例中，如图2G’所示，若堆迭多个如图2E’所示的电子封装件2’时，上方的电子封装件2’(可视为电子封装结构)的部分该些导电元件26将容置于下方的电子封装件2’的该些第二穿孔212中，使该些导电元件26接触并电性连接该第一导电体22’，藉以形成一堆迭式电子封装件3’。
此外，上方的电子封装件2’的部分该些导电元件26’可选择性接触或导通下方的电子封装件2’的电子元件20的非作用面20b以进行散热。
本发明的制法中，藉由两阶段制程(即制作第一穿孔211与第二穿孔212)制作该通孔210，所以可不受激光钻孔的深宽比限制，也就是当该绝缘层21的厚度变厚时，可将第一穿孔211与第二穿孔212的深宽比控制在小于1.25的范围内，而无需增加该第一穿孔211与第二穿孔212的孔径，以符合细线距(finepitch)的需求。
此外，由于该第一穿孔211的深宽比无需增加，所以该第一导电体22能有效镀满该第一穿孔211。
又，因分别制作第一穿孔211与第二穿孔212，所以该第一穿孔211的深度及第二穿孔212的深度均小于该通孔210的深度，因而容易清除该第一穿孔211及第二穿孔212中的残留物，以避免残留物影响该第一导电体22或第二导电体24电性传输的良率。
因此，本发明的制法能提升封装制程良率，以降低制作成本。
本发明提供一种电子封装件2,2’,3,3’，包括：一绝缘层21、至少一电子元件20、第一导电体22、以及第一线路结构23。
所述的绝缘层21具有相对的第一表面21a与第二表面21b，且于该绝缘层21中具有至少一第一穿孔211和与该第一穿孔211连通的第二穿孔212，其中，该第一穿孔211连通至该第一表面21a，该第二穿孔212连通至第二表面21b。
所述的电子元件20嵌埋于该绝缘层21中。
所述的第一导电体22,22’对应并仅设于该第一穿孔211中。该第一导电体22,22’为金属柱或焊锡凸块。
所述的第一线路结构23设于该绝缘层21的第一表面21a上，且该第一线路结构23电性连接该电子元件20的电极垫200与该第一导电体22,22’。
于一实施例中，所述的电子封装件2,3还包括形成于该绝缘层21的第二表面21b上的第二线路结构25，其电性连接该第一导电体22，且该第二线路结构25也可电性连接该电子元件20。
于一实施例中，所述的电子封装件2,3还包括对应形成于该第二穿孔212中的第二导电体24，其为金属柱并电性连接该第一导电体22。
于一实施例中，所述的电子封装件3,3’还包括堆迭于该绝缘层21的第一表面21a或第二表面21b上的电子封装结构27。
综上所述，本发明的电子封装件及其制法中，藉由两阶段制程制作该通孔，所以该通孔的深宽比可依需求调整，不仅能符合细线距的需求，且能提升该导电体的电性良率。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (25)

1.一种电子封装件，包括：
绝缘层，其具有相对的第一表面与第二表面，且于该绝缘层中具有至少一第一穿孔和与该第一穿孔连通的第二穿孔，其中，该第一穿孔连通至该第一表面，该第二穿孔连通至第二表面；
至少一电子元件，其嵌埋于该绝缘层中；
至少一第一导电体，其对应并仅设于该第一穿孔中；以及
第一线路结构，其设于该绝缘层的第一表面上，且该第一线路结构电性连接该电子元件与该第一导电体。
2.如权利要求1所述的电子封装件，其特征为，该电子元件具有相对的作用面与非作用面，且该作用面具有多个电极垫。
3.如权利要求2所述的电子封装件，其特征为，该第一表面与该作用面齐平。
4.如权利要求2所述的电子封装件，其特征为，该第二表面与该非作用面齐平。
5.如权利要求1所述的电子封装件，其特征为，该第一导电体为金属柱或金属球。
6.如权利要求1所述的电子封装件，其特征为，该封装件还包括形成于该绝缘层的第二表面上的第二线路结构，其电性连接该第一导电体。
7.如权利要求6所述的电子封装件，其特征为，该第二线路结构电性连接该电子元件。
8.如权利要求1所述的电子封装件，其特征为，该封装件还包括对应形成于该第二穿孔中的至少一第二导电体。
9.如权利要求8所述的电子封装件，其特征为，该第二导电体电性连接该第一导电体。
10.如权利要求8所述的电子封装件，其特征为，该第二导电体为金属柱。
11.如权利要求1所述的电子封装件，其特征为，该封装件还包括堆迭于该绝缘层的第一表面或第二表面上的电子封装结构。
12.一种电子封装件的制法，包括：
提供一嵌埋有至少一电子元件的绝缘层，该绝缘层具有相对的第一表面与第二表面；
于该绝缘层中形成连通至该第一表面的至少一第一穿孔；
形成第一导电体于该第一穿孔中；
形成第一线路结构于该绝缘层的第一表面上，且该第一线路结构电性连接该电子元件与该第一导电体；以及
于该绝缘层中形成对应连通该第一穿孔和第二表面的第二穿孔，令该第一穿孔与第二穿孔构成通孔。
13.如权利要求12所述的电子封装件的制法，其特征为，该绝缘层以模压制程或压合制程形成者。
14.如权利要求12所述的电子封装件的制法，其特征为，该电子元件具有相对的作用面与非作用面，且该作用面具有多个电极垫。
15.如权利要求14所述的电子封装件的制法，其特征为，该第一表面与该作用面齐平。
16.如权利要求14所述的电子封装件的制法，其特征为，该第二表面与该非作用面齐平。
17.如权利要求12所述的电子封装件的制法，其特征为，该第一穿孔以激光钻孔、机械钻孔或蚀刻方式形成者。
18.如权利要求12所述的电子封装件的制法，其特征为，该第一导电体为金属柱或金属球。
19.如权利要求12所述的电子封装件的制法，其特征为，该第二穿孔以激光钻孔、机械钻孔或蚀刻方式形成者。
20.如权利要求12所述的电子封装件的制法，其特征为，该制法还包括形成第二线路结构于该绝缘层的第二表面上，且该第二线路结构电性连接该第一导电体。
21.如权利要求20所述的电子封装件的制法，其特征为，该第二线路结构电性连接该电子元件。
22.如权利要求12所述的电子封装件的制法，其特征为，该制法还包括形成第二导电体于该第二穿孔中。
23.如权利要求22所述的电子封装件的制法，其特征为，该第二导电体电性连接该第一导电体。
24.如权利要求22所述的电子封装件的制法，其特征为，该第二导电体为金属柱。
25.如权利要求12所述的电子封装件的制法，其特征为，该制法还包括堆迭电子封装结构于该绝缘层的第一表面或第二表面上。
CN201410729628.5A 2014-10-15 2014-12-04 电子封装件及其制法 Pending CN105655304A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103135624 2014-10-15
TW103135624A TWI571185B (zh) 2014-10-15 2014-10-15 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN105655304A true CN105655304A (zh) 2016-06-08

Family

ID=55749639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410729628.5A Pending CN105655304A (zh) 2014-10-15 2014-12-04 电子封装件及其制法

Country Status (3)

Country Link
US (2) US9899303B2 (zh)
CN (1) CN105655304A (zh)
TW (1) TWI571185B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106013A (zh) * 2019-10-31 2020-05-05 广东芯华微电子技术有限公司 Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI571185B (zh) 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
US20220157524A1 (en) * 2016-02-25 2022-05-19 3D Glass Solutions, Inc. 3D Capacitor and Capacitor Array Fabricating Photoactive Substrates
US10529698B2 (en) 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10504841B2 (en) * 2018-01-21 2019-12-10 Shun-Ping Huang Semiconductor package and method of forming the same
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR102586068B1 (ko) * 2018-05-04 2023-10-05 삼성전기주식회사 인쇄회로기판
TWI830566B (zh) * 2022-12-30 2024-01-21 恆勁科技股份有限公司 整合有電感線路結構之封裝載板及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1362737A (zh) * 2001-01-04 2002-08-07 矽品精密工业股份有限公司 具溢胶防止装置的半导体封装件
CN1860834A (zh) * 2003-09-29 2006-11-08 松下电器产业株式会社 部件内置模块的制造方法及部件内置模块
US20100102456A1 (en) * 2008-05-27 2010-04-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Double-Sided Through Vias in Saw Streets
US20110129960A1 (en) * 2008-11-13 2011-06-02 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing stacked wafer level package
US20120061825A1 (en) * 2010-09-09 2012-03-15 Siliconware Precision Industries Co., Ltd. Chip scale package and method of fabricating the same
US20120153499A1 (en) * 2010-12-21 2012-06-21 Samsung Electronics Co., Ltd. Semiconductor package and package on package having the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
DE602007004495D1 (de) * 2006-08-03 2010-03-11 Basell Polyolefine Gmbh Verfahren zur endbehandlung von polyolefin
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
US7713866B2 (en) * 2006-11-21 2010-05-11 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20100044089A1 (en) * 2007-03-01 2010-02-25 Akinobu Shibuya Interposer integrated with capacitors and method for manufacturing the same
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US20100017118A1 (en) * 2008-07-16 2010-01-21 Apple Inc. Parking & location management processes & alerts
US8552485B2 (en) * 2011-06-15 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having metal-insulator-metal capacitor structure
US8765549B2 (en) * 2012-04-27 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
CN103906370B (zh) * 2012-12-27 2017-01-11 碁鼎科技秦皇岛有限公司 芯片封装结构、具有内埋元件的电路板及其制作方法
TWI571185B (zh) * 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1362737A (zh) * 2001-01-04 2002-08-07 矽品精密工业股份有限公司 具溢胶防止装置的半导体封装件
CN1860834A (zh) * 2003-09-29 2006-11-08 松下电器产业株式会社 部件内置模块的制造方法及部件内置模块
US20100102456A1 (en) * 2008-05-27 2010-04-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Double-Sided Through Vias in Saw Streets
US20110129960A1 (en) * 2008-11-13 2011-06-02 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing stacked wafer level package
US20120061825A1 (en) * 2010-09-09 2012-03-15 Siliconware Precision Industries Co., Ltd. Chip scale package and method of fabricating the same
US20120153499A1 (en) * 2010-12-21 2012-06-21 Samsung Electronics Co., Ltd. Semiconductor package and package on package having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106013A (zh) * 2019-10-31 2020-05-05 广东芯华微电子技术有限公司 Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法

Also Published As

Publication number Publication date
US20160111359A1 (en) 2016-04-21
US9899303B2 (en) 2018-02-20
TW201615066A (en) 2016-04-16
US10403567B2 (en) 2019-09-03
TWI571185B (zh) 2017-02-11
US20180130727A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
CN105655304A (zh) 电子封装件及其制法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US9972599B2 (en) Package structure and method of manufacturing the same
TWI517321B (zh) 封裝結構及其製作方法
CN104332412A (zh) 封装基板、封装结构以及封装基板的制作方法
CN102789991A (zh) 封装结构及其制作方法
CN105742273A (zh) 电子封装件及其制法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN104883807A (zh) 嵌入式板及其制造方法
CN104080280B (zh) 一种封装基板单元及其制作方法和基板组件
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
CN105633055A (zh) 半导体封装结构及其制法
CN107622953A (zh) 封装堆迭结构的制法
US9252112B2 (en) Semiconductor package
JP3731420B2 (ja) 半導体装置の製造方法
CN103219306A (zh) 嵌埋有电子组件的封装结构及其制法
CN105575915A (zh) 封装结构及其制法
CN105789176A (zh) 封装结构及其制法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
CN106298728A (zh) 封装结构及其制法
CN105023910A (zh) 导电盲孔结构及其制法
JP2009152408A (ja) 半導体装置およびその製造方法
US11367676B2 (en) Semiconductor device packages including redistribution layer and method for manufacturing the same
US20090160068A1 (en) Flip-chip package and method of forming thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160608