CN100419978C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100419978C
CN100419978C CNB988097184A CN98809718A CN100419978C CN 100419978 C CN100419978 C CN 100419978C CN B988097184 A CNB988097184 A CN B988097184A CN 98809718 A CN98809718 A CN 98809718A CN 100419978 C CN100419978 C CN 100419978C
Authority
CN
China
Prior art keywords
stress relaxation
relaxation layer
integrated circuit
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988097184A
Other languages
English (en)
Other versions
CN1272959A (zh
Inventor
永井晃
上野巧
赤星晴夫
江口州志
荻野雅彦
佐藤俊也
西村朝雄
安生一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1272959A publication Critical patent/CN1272959A/zh
Application granted granted Critical
Publication of CN100419978C publication Critical patent/CN100419978C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置及其制造方法，该半导体装置具有：形成了集成电路的半导体元件；在该半导体元件的集成电路形成面一侧形成的多个电极焊区；通过导体层导电性地连接到该电极焊区上的外部连接用的凸点电极；以及在该集成电路形成面与该电极焊区和该凸点电极与该导体层之间形成的、粘接到这些部分上的应力缓和层，从该应力缓和层的表面起将该应力缓和层切除3分之1以上，将该应力缓和层分割为多个区域。按照本发明，能以低成本提供可靠性良好、能实现高密度安装的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置、其制造方法和半导体模块，特别是涉及制成能以晶片(wafer)为单位来安装半导体元件的形态、将其分割为所需要的大小来得到作为目标的半导体装置的技术。
背景技术
近年来，随着电气、电子元件的高性能化，半导体元件从LSI、VLSI发展到ULSI，实现了高集成化、高功能化，正在向元件的大型化、多引脚化、高速化发展。与此相对应，多引脚用的半导体装置的封装结构从在半导体元件的两边上有连接端子的结构向在四边上有连接端子的结构进展。再者，与多引脚化相对应，使用多层载体基板并在整个安装面上以格子状配置了连接端子的栅格阵列(gridarray)结构已实现了实用化。在该栅格阵列结构中，为了能实现高速信号传送、低电感化，采用了把端子作成球状的球状栅格阵列结构(BGA)。此外，与高速信号传送相对应，在多层载体基板中使用了介电常数比无机材料低的有机材料。但是，有机材料一般与构成半导体元件的硅相比，热膨胀率大，由于因其热膨胀率的差产生的热应力而容易发生断路、短路等的连接不良，故在谋求提高可靠性方面有很多课题。
再者，最近从高密度安装的观点来看，要求与半导体元件同等的大小的CSP(芯片比例封装)结构的半导体装置。因此，在BGA结构的CSP中，提出了不使用载体基板的结构。这是直接将安装基板与半导体元件连接起来的安装结构，已公开了利用低弹性率的材料来缓和因半导体元件与安装基板的热膨胀率的差而发生的热应力，来提高连接部的可靠性的封装结构(美国专利第5,148,265号)。该封装结构中，使用由聚酰亚胺等有机材料构成的布线带代替载体基板来进行半导体元件与安装基板的导电性的连接。因此，作为导电性的连接部位的半导体元件的外部端子和布线带的导体电路部采用了引线键合(wire bonding)法或导线(lead)的键合连接。此外，在布线带与安装基板的导体部之间采用了焊锡等的球状端子。由于该结构的制造方法需要在半导体元件上设置低弹性率材料的工序、连接布线带的工序、形成球状端子的工序和密封导电性的连接部分的工序等很多新的工序，由于需要新的制造设备，以各个小片来组装各半导体装置，故在生产性方面与现有的方法相比缺点较多，没有有效地利用CSP结构的高密度安装的优点。
本发明是鉴于上述的问题而进行的，提供下述一种半导体装置的制造方法和在连接可靠性、高速信号传送、适应多引脚化方面良好的半导体装置及模块，其中，利用低弹性率的有机材料来缓和在能适应多引脚化的栅格阵列结构的半导体元件与安装基板之间产生的热应力，制成能以晶片为单位来安装的形态，使其分割为所需要的大小，成本低且在批量生产性方面良好。
发明的公开
本发明提供一种半导体装置，具有：形成了集成电路的半导体元件；在该半导体元件的集成电路形成面一侧形成的多个电极焊区；通过导体层导电性地连接到该电极焊区上的外部连接用凸点电极；以及在该集成电路形成面与该电极焊区和该外部连接用凸点电极与该导电层之间形成的应力缓和层，其特征在于：该应力缓和层在厚度方向上具有倾斜结构，该导体层沿应力缓和层的倾斜面被形成。
本发明可应用于下述的半导体装置，该半导体装置具有：在半导体元件的集成电路形成面的周边区域中形成的多个焊区；通过导体层导电性地连接到该焊区上的外部电极；以及粘接到该集成电路形成面、该焊区、该外部电极及该导体层上的应力缓冲层。可将该应力缓和层或应力缓冲层分离、独立成多个。可设置与该应力缓和层密接的密封树脂。根据需要，可在该密封树脂中在适当的位置上形成分割狭缝，降低表观上的弹性率，减小施加到半导体元件上的应力。可从该应力缓和材料的表面起将该应力缓和材料切除3分之1以上，可分割该应力缓和材料，使其与每个导体层相对应。
应力缓和层或应力缓冲层起到缓和因半导体元件与安装基板的热膨胀率的差发生的热应力。在以下的说明中的应力缓和材料、缓冲材料、弹性体层、缓冲层、缓冲材料层、低弹性率材料层也同样地起到缓和有关热应力的作用。
此外，本发明提供一种半导体装置，具有：形成了集成电路的半导体元件；在该半导体元件的集成电路形成面一侧形成的多个电极焊区；通过导体层导电性地连接到该电极焊区上的外部连接用凸点电极；以及在该集成电路形成面与该电极焊区和该外部连接用凸点电极与该导电层之间形成的应力缓和层，其特征在于：该应力缓和层在厚度方向上有倾斜结构；使该导体层的导体宽度从电极焊区到外部连接用凸点电极逐渐变宽。
此外，本发明提供一种半导体晶片，具有：具有多个形成了集成电路的单位半导体元件的半导体晶片；在该单位半导体元件的集成电路形成面一侧形成的多个连接导体部；通过导体层连接到该连接导体部上的外部连接用的外部电极；以及粘接到该半导体元件的集成电路形成面、该连接导体部、该外部电极及该导体层上的缓冲材料，该半导体晶片的特征在于：该缓冲材料在该单位半导体元件的区域内被分割为多个。
此外，本发明提供一种半导体装置的制造方法，其特征在于：在具有多个形成了集成电路的单位半导体元件的、在该单位半导体元件的集成电路形成面一侧具有多个电极焊区的半导体晶片的该集成电路形成面一侧，形成粘接到该集成电路形成面和该电极焊区上、并在厚度方向上有倾斜结构的应力缓和层，沿着该应力缓和层的倾斜面形成导体层以与该电极焊区连接，并在该导体层上形成该凸点电极后，对该每个单位半导体元件进行分割。
此外，本发明提供一种半导体装置的制造方法，该制造方法的特征在于：在具有多个形成了集成电路的单位半导体元件的、在该单位半导体元件的集成电路形成面的周边区域中具有多个导体焊区的半导体晶片的该集成电路形成面上，形成粘接到该集成电路形成面和该导体焊区上的缓冲材料层，切除该缓冲材料层，分割为多个区域，在该被分割的缓冲材料层上形成将该电极焊区连接到外部连接用凸点电极上用的导体层和该凸点电极，其后，对该每个单位半导体元件进行分离。
本发明也可应用于使用了在半导体元件的集成电路形成面的中央区域中具有多个焊区的半导体晶片的半导体装置的制造方法。在该制造方法中，在具有多个焊区的半导体晶片的该集成电路形成面上形成低弹性率材料层并使其粘接到该集成电路形成面和该焊区上，将该低弹性率材料层从其表面起切除3分之1以上，将该低弹性率层分割为多个区域，在该被分割的低弹性率层上形成将该焊区连接到凸点电极上用的导体层和该凸点电极，其后，对包含至少1个单位半导体元件的每个芯片进行分离。
本发明也可应用于在具有多个形成了集成电路的单位半导体元件的、在该单位半导体元件的集成电路形成面一侧具有多个电极焊区的、半导体晶片的该集成电路形成面上，形成在该每个电极焊区中独立的缓冲材料并使其粘接到该集成电路形成面和该焊区上的半导体晶片的制造方法。
本发明提供一种半导体模块，其特征在于，具有：半导体装置及安装基板，其中，所述半导体装置具有：具有单位半导体元件的半导体芯片；在该单位半导体元件中形成的多个电极焊区；粘接到该单位半导体元件的电路形成面、该电极焊区和将该电极焊区连接到外部连接用凸点电极上用的导体层；以及在该电路形成面与该电极焊区和该外部连接用凸点电极与该导电层之间形成的应力缓和层；该应力缓和层在厚度方向上有倾斜结构，该导体层沿着应力缓和层的倾斜面而形成；所述安装基板通过该外部连接用凸点电极被导电性地连接。本发明也可应用于在1个安装基板上导电性地连接多个半导体装置而安装了的半导体模块。
在以上和以下的说明中，在半导体元件的电路形成面上形成的称为凸点电极、焊区、导体连接部、导体焊区、电路电极、连接导体部和电路焊区的术语的任一个都意味着连接到外部电极或凸点电极上用的端子。此外，称为凸点、凸点电极、外部电极的术语意味着连接到安装基板上用的外部端子。
附图的简单说明
图1和图2是示出本发明的半导体装置的制造方法的一例的工艺流程图。
图3是示出在本发明中使用的半导体晶片的平面结构的平面图。
图4示出本发明的半导体装置的斜视图。
图5和图6是本发明的半导体装置的平面图。
图7是示出应力缓和层的形成方法的流程图。
图8是上述工艺流程中的部分图。
图9是示出本发明的半导体装置的应力缓和层和布线部的平面图。
图10是示出在本发明中使用的半导体芯片的各种结构的平面图。
图11和图12是示出本发明的半导体装置的其它例的整体结构的斜视图。
图13是示出半导体装置的其它制造方法的工艺流程图。
图14和图15是示出安装了本发明的半导体装置的模块的结构的剖面图。
图16是将本发明的半导体装置的应力缓和层和导体层放大后的斜视图。
用于实施发明的最佳形态
以下详细地叙述完成上述的本发明用的方法。
在本发明中，所谓形成了集成电路的半导体元件，是至少组装了1个以上的例如存储器、逻辑电路、微型计算机等的电路的集成电路，具体地说，可举出LSI、VLSI、ULSI等。在该半导体元件中，形成了可进行与外部的信号的输入输出的输入输出端子区域、即电极焊区，使其与集成电路形成面一侧的电路部导电性地连接。再者，在本发明中，必须在利用构图(patterning)被分割为多个区域的绝缘层上形成导体部分，以便最终地将半导体元件导电性地连接到安装基板上。该绝缘层成为应力缓和层或应力缓冲层。该导体部分由从元件的电极焊区开始沿绝缘层壁面形成的具有引线的作用的导体层部分和与安装基板直接连接的凸点电极部分形成。
该导体部分的形成方法有例如一并地形成导体层部分和凸点电极的方法和以二阶段来形成的方法。作为导体层部分使用的材料从低电阻的观点来看，铜系列的材料是较为理想的。作为形成铜的导体布线的方法，有电镀方法和蒸镀方法。为了在电路的形状的高宽比高的孔中均匀地形成导体层，与蒸镀法相比，电镀法是有利的，但电镀法的形成时间较长。例如，为了形成厚度为3μm的铜，在蒸镀法中，所需要的时间为约5分钟，但在电镀法中，大多需要1小时以上。因此，必须选择以怎样的方法来实现形成铜的导体电路层的绝缘层的图形形状才是有利的。
作为导体部分的构图方法，有例如预先利用抗蚀剂等的印刷只电镀或蒸镀需要的部分的方法和预先在整个面上进行了电镀或蒸镀后使用抗蚀剂等只留下需要部分、除去不需要部分的方法等。在前者的情况下，对已露出的绝缘层部分及抗蚀剂表面选择性地进行电镀乃至蒸镀是重要的。为此，进行催化剂的涂敷、抗蚀剂表面状态的最佳化等。在后者的绝缘层的图形的整个面上形成了导体层的情况下，由于在整个面上形成了导体，故电淀积(electro-depositing)抗蚀剂是有效的。通过抗蚀剂的电淀积、曝光、显影、刻蚀的一系列的工序，可对导体部分进行构图。作为刻蚀液，可使用稀硫酸、硝酸、氯化铁、氯化铜、过硫酸铵等的一般的铜的刻蚀液。上述导体层最好沿具有倾斜度的应力缓和层或缓冲层的壁面来形成。通过在倾斜的应力缓和层的壁面上形成导体层，可缓和因厚度方向的热应力、机械应力等引起的变形，进而可提高连接部的可靠性。
此外，通过使沿倾斜的应力缓和层的壁面形成的导体层的导体宽度连续地变化，可有效地进行缓和。具体地说，通过使半导体元件的电极焊区一侧变窄，向成为外部端子的凸点电极一侧逐渐变宽，可有效地进行缓和。在图16中示出代表性的例子。
其次，为了保护半导体元件的电极焊区与导体层的连接部分，使其不受外部影响，密封绝缘层的图形部分。此时，作为密封材料，只要是具有与绝缘层足够的粘接力的材料，则不作特别的限定，但希望最好是与形成绝缘层的材料相同系列的材料。如果作成相同系列的材料，则由于具有同等的值的弹性率、耐热性等的物理性质，化学结构也相似，故两者的亲合性好，可赋予高的粘接性。
有在密封后应力缓和层也能维持分割状态的情况和由于树脂密封而失去分割的效果的情况。在后者的情况下，对整个面进行树脂密封，其后，最好利用激光进行分割。此外，在密封材料的弹性率比应力缓和层低的情况下，即使用密封材料来填埋应力缓和层的被分割的区域，力的传递也能起到独立的应力缓和层的作用，不失去分割的效果，故也有不需要激光分割的情况。对密封方法不作特别的限制，有利用散布器的注入方法和利用掩模的印刷方法。
在本发明中，必须形成通过导体层将半导体元件与安装基板进行导电性的连接用的外部端子部分、即凸点电极。可使用球状凸点、刃背(land)凸点结构等作为该凸点电极。作为凸点电极的形成方法，有电镀法、球转移法、膏体印刷法等。作为材料，金、金与镍的层叠膜、金与铜的层叠膜等的耐腐蚀性好、而安装性能良好，故是较为理想的。其它各种焊锡组成材料是在批量生产性方面良好的材料，是有用的。
在本发明中，在上述凸点电极与上述导体层之间形成应力缓和层，该应力缓和层起到绝缘层的作用，同时其目的在于缓和因半导体元件与安装基板的热膨胀系数的差别引起的应力。该应力缓和层相当于上述的绝缘层。
在本发明中，应力缓和层或缓冲层是具有能体现本发明的效果的弹性率的层，最好是在常温下弹性率为0.1MPa～1GPa的材料。关于其厚度，不作特别的限制，但较为理想的是1～1500μm，更为理想的是10～200μm。
在本发明中，作为应力缓和层或应力缓冲材料，有环氧树脂、酚醛树脂、尿烷树脂、聚顺丁烯二酰亚胺树脂、聚酰亚胺、polyoxazole、聚氟乙烯、聚硅氧烷、聚乙二烯等的树脂，此外，有这些树脂的共聚体、变性物。为了使应力缓和层或缓冲层成为低弹性率的物质，可将其作成多孔物质。但是，如果对该应力缓和层或缓冲层进行了分割，使其不对半导体芯片和导体层凸点施加过剩的应力，则在对空间充填了密封树脂的情况下和密封树脂是低弹性率材料的情况下，应力缓和层的树脂本身不一定必须是低弹性率的材料。
作为应力缓和层的形成方法，例如可举出在不将形成了电路的晶片切成各个芯片、以晶片的大小直接进入形成应力缓和层、外部端子的工序的方法。最初的工序是使用了作为应力缓和层使用的低弹性率绝缘材料的应力缓和层的形成工序。此时，可考虑几种方法，作为其中之一的方法，有应用感光性材料的方法。对感光性材料来说，大体划分有两种类型，有液状树脂的情况和膜状态。在液状的情况下，利用旋转涂敷、幕(curtain)状涂敷、印刷等形成涂膜，在晶片的整个面上形成绝缘层(在配置在半导体装置中的情况下，起到应力缓和层的作用)。在膜的情况下，可利用滚筒层压法、挤压法等在晶片的整个面上形成绝缘层。其次，使用掩模利用曝光对绝缘层进行构图。利用构图使晶片上的连接焊区露出，同时作成在形成具有应力缓和机构的导体部分方面所需要的绝缘层的形状。
此时，可将应力缓和层分割为多个来形成。但是，在此也有形成晶片的整个面一体的结构的应力缓和层、在其后的另外的工序中再利用激光等从表面层开始切除3分之1以上、将应力缓和层分割为多个区域的方法。
作为上述的可进行曝光显影的感光性树脂，可举出丙烯酸树脂、由环氧树脂和丙烯酸树脂构成的树脂组成物、使环氧树脂与丙烯酸和乙烯单体反应得到的乙烯酯树脂的组成物、聚酰亚胺等。通过选定弹性率，可应用现在作为抗蚀剂和/或光通路从使用的许多感光性绝缘材料及其橡胶变性树脂组成物。
在这些物质中，特别是由包含乙烯酯树脂的抗蚀剂材料和环氧树脂组成物、包含环氧树脂和丙烯酸树脂的树脂组成物构成的光通路(photovia)材料是较为理想的。在使用这些材料的情况下，例如作为滚筒层压机的方式，室温～200℃，0.01～10kgf/cm的压力、在挤压方式下，室温～200℃，1～50kgf/cm的压力是较为理想的条件。在印刷法中网板印刷是较为理想的印刷的情况下，一般在室温附近进行印刷。在旋转涂敷法中，在室温下、以100～10000rpm的转速进行印刷是较为理想的。在幕状涂敷法中，在室温下，以10～100mm/秒的速度进行印刷是较为理想的。
在进行构图时，使用高压水银灯等照射UV光进行曝光。根据所使用的树脂适当地选择显影液，不作特别限制，但最好使用众所周知的碱性的显影溶液。
作为形成绝缘层的另一方法，用与上述同样的方法在晶片上的整个面上形成由没有感光性的一般的低弹性率材料构成的液状树脂或膜，使用激光器或氧等离子体和掩模，进行构图，得到预定的形状。此时，作为氧等离子体，一般使用氧或氧与CF4等的氟化物的混合气体。此外，作为激光器，有受激准分子激光器、YAG激光器、二氧化碳气体激光器等，但是，其中，二氧化碳气体激光器在处理速度、使用的方便性方面是有效的。此时，绝缘层中使用的材料不必是感光性的，最好在低弹性率、耐热性等的树脂的物理性质方面来选择。作为代表性的低弹性率材料，可举出环氧树脂、聚酰亚胺树脂、oxazole树脂、氰酸盐树脂、及其橡胶变性物、橡胶添加系列。此外，从低弹性率方面考虑，多孔质材料也是较为理想的。在这些材料中，由于环氧树脂能在150□附近的低温下硬化，从其硬化物是低吸湿性的且是低成本的方面考虑，故也是较为理想的。
作为其它的同时进行绝缘层形成和构图的方法，有印刷法、喷墨法、光造形法、蒸镀法、多光子聚合法等。其中，印刷法是使用网板掩模或模版掩模对具有流动性的树脂进行构图的方法，它是能够在印刷之后、通过利用光或热的架桥反应进行树脂的固化来得到预定的绝缘层的简便的方法。与此不同，喷墨法、光造形法需要专用装置的导入，但与印刷法相比，能进行微细的构图，在形成宽度为50μm以下的绝缘层方面是有效的。再者，应用了半导体电路形成技术的蒸镀法或多光子聚合法能制造更为微细的形状，在形成宽度为1μm以下的绝缘层方面是有效的。
本发明的半导体装置的特征在于：从应力缓和层或缓冲层的表面起被切除3分之1以上，在半导体芯片上分割为多个区域。例如，以晶片的大小来制造半导体装置，最终分割为各个芯片，该半导体装置在形成了半导体集成电路的晶片上由降低与安装基板的热应力的应力缓和层和在其上具有作为外部端子的凸点电极的结构体的上述应力缓和层从其表面起被切除3分之1以上被被分割为多个区域而构成。通过将应力缓和层从其表面起切除3分之1以上并将应力缓冲层分割为多个区域，可作成减小在吸收应力时连动地移动的区域且容易变形的结构，可增加应力缓和的效果。由此，即使在半导体元件与安装基板之间发生温度循环等的热应力的情况下，也能充分地发挥应力缓和层的柔软性，可谋求提高在半导体元件与安装基板之间连接的外部端子的连接可靠性。此外，通过分割应力缓和层，在保管半导体装置时封装体吸收的水分在安装产品的回流(reflow)时容易向外部逸出，可提高封装体的耐回流的可靠性。
在本发明中，通过以晶片为单位制成具有上述的结构的半导体装置的集合体，最后分离为每一个包含各单位半导体元件的芯片，可提供制造各个半导体装置的方法。此外，由于安装了本发明的半导体装置的模块具备在耐回流性、耐温度循环性良好的半导体装置，故与以往相比是高密度、高可靠性的。此时的应力缓和层可通过使用感光性树脂进行预定的构图，或利用激光器或氧等离子体进行构图来完成。再有，作为其它的应力缓和层的形成方法，有使用了网板掩模或模版掩模的印刷法的构图、利用喷墨法的构图、利用光造形法的构图、或利用与半导体布线工序相同的有机物蒸镀法、微电子机械***的多光子聚合法等。此外，由于应力缓和层的25□的弹性率为1GPa以下，故可得到半导体元件与安装基板的良好的连接可靠性。
在应力缓和层的分割方法中，有如上所述那样利用构图进行分割的方法和预先在整个面上形成了应力缓和层后，通过利用激光等在预定的部位上从表面层起切除3分之1以上进行分割的方法。此外，作为分割的状态，从在1个应力缓和层中形成了多个凸点电极的二分割方式到分别在各个应力缓和层中形成了各凸点电极的独立的结构，有各种不同的形态。
以下，使用附图说明本发明的实施例。
在图1中示出本发明的半导体装置的制造方法的一例。图2示出图1的制造方法中的以晶片为单位的半导体芯片的剖面结构。首先，在形成了集成电路(未图示)的晶片1的整个面上使用网板印刷涂敷环氧系列的感光性液状树脂。在涂敷后，使溶剂和电极焊区2干燥，得到厚度为150μm的膜。在其上放置掩模(未图示)，利用UV曝光在预定的部分中进行架桥反应，利用碱性显影液进行构图，形成图2(a)中示出的应力缓和层3。此时，晶片上的电极焊区2也利用构图而被露出。
其次，在晶片1和应力缓和层3的整个面上利用无电解铜电镀形成厚度为10μm的铜层。其次，为了进行导体部分的构图，在形成了5μm厚的电淀积抗蚀剂后，利用使用了掩模的UV曝光，在预定的部分中进行架桥反应，利用碱性显影液进行构图，再者，利用刻蚀液除去不必要部分的铜(导体部分)，在剥离抗蚀剂后，形成在图2(b)中示出的导体层4部分。其次，以保护晶片1上的电极焊区2与利用电镀形成的导体层4的接合部分使之不受外部环境的影响为目的，利用网板印刷，如图2(c)中所示那样充填环氧系列液状密封树脂。此时，通过使用无溶剂型的液状树脂，没有硬化后的膜的减少，可进行良好的充填密封。再有，如图2(d)中所示，利用激光加工等在密封树脂5中形成切口，可减小施加到芯片上的应力。希望将切除部x的深度定为密封树脂层厚度的3分之1以上。
其次，为了在导体部分的露出的部位上使与安装基板的导电性的连接容易进行，利用焊锡球的转移、回流形成图2(e)中示出的球状的凸点电极6。
最后，将晶片分割为各个芯片，得到作为目标的半导体装置10。
图3是在晶片的电路形成面一侧周边的相对的二个区域中形成了电极焊区2的例子，示出形成了能在本发明中使用的电极焊区2的晶片1的平面图。
图4是形成密封树脂层之前的本发明的半导体装置的斜视图。如一点点划线所示那样形成密封树脂层5。在图4中，应力缓和层3与凸点电极6或连接到凸点电极上的导体层4、电极焊区2相对应地被分割，尽可能减小施加到晶片1上的应力。
图5和图6中，示出本发明的半导体装置的平面图。图5示出在电路形成面一侧周边的相对的二个区域中形成了电极焊区2的结构，图6示出在电路形成面的中央区域中在一个方向上形成了电极焊区2的结构。在图5、图6中，Y是在应力缓和层3中切除其厚度的3分之1以上的分割用的槽，降低应力缓和层的表观上的弹性率，减小施加到半导体芯片上的应力。x是在密封树脂层5中形成的狭缝。在图6中，由于电极焊区的位置处于中央焊区，故没有设置分割用的槽Y。
图7和图8示出在形成了半导体电路的晶片1上利用喷墨方式只在预定的部位上形成形成应力缓和层11用的树脂的方法。由此，在芯片的电极焊区2上形成应力缓和层11。图9示出图8(a)的半导体元件的1个电极焊区部的俯视图。
其次，在露出的应力缓和层11的图形表面和晶片1上的电极焊区2表面上利用溅射蒸镀以5μm的厚度形成铜膜，再有，以0.5μm的厚度形成金膜，形成了导体层12。此时，由于没有高宽比高的孔形状，故可利用蒸镀均匀地形成导体层12。
此外，由于不需要导体层12的刻蚀工序，故晶片1上的电极焊区2的表面完全被耐腐蚀性的金属材料所覆盖。因此，一般来说，不需要焊区接合界面的树脂密封，但为了进一步提高可靠性，也可充填树脂。利用散布器等的液状树脂的充填不需要掩模，是简便的方法。由于利用该方法得到的导体层所带有的应力缓和层是从晶片面开始呈低弹性率的凸状的结构，故其本身成为与安装基板的导电性的连接用的外部端子。因而，可省略凸点形成工序。为了提高安装性，也可附加球状的凸点。作为凸点形成法，例如有膏印刷法、膏喷射法、球转移法等。最后，将晶片切断为包含单位半导体元件的芯片，如图8的(b)中所示，得到作为目标的半导体装置10。
在图10中，可这样来分割半导体芯片14～17，使其成为单位半导体元件(a)、包含多个单位半导体元件的(b)～(d)。
图11和图12是与迄今记载的应力缓和层不同的半导体装置的例子。在图11中，应力缓冲层19以分割为作为外部端子的凸点电极6的每一列的状态来形成。此外，图12是最终地分割了一体化的应力缓和层21的半导体装置的一例。这样，提高分割多个应力缓和层，可缓和对于半导体元件的应力，可降低在半导体元件中发生的变形量。此外，由于封装体吸收的水分也变得容易逸出，故可大幅度地提高安装回流时的连接可靠性。
图13示出本发明的半导体装置的另外的制造方法。如图13(a)中所示，将应力缓和层22分割为多个，示出了在用树脂2、3密封后在该树脂中还存在未一体化的空隙区域的情况。在该方法中密封材料的弹性率也不受限制，再者，不需要利用激光等的切除，可提供自由度极高的制造法。
图14和图15是将本发明的半导体装置安装到安装基板25上的模块的剖面图。由于本发明的半导体装置10的耐回流性、连接可靠性良好，故如图15中所示，可将半导体装置配置成与以往相比以更近的距离相接近，可实现高密度安装，可得到可靠性更高的模块。
如以上详细地说明的那样，按照本发明，可具有以下的效果。即，通过在形成了半导体电路的晶片上以晶片单位的大小制造具有降低与安装基板的热应力的应力缓和层和可进行与安装基板的导电性的连接的外部端子的结构体并最终分割为各个芯片来得到半导体装置，可大幅度地降低制造成本、时间，而且，可提供可靠性高的结构。此外，通过利用在半导体装置内构成的应力缓和层降低在温度循环试验时发生的安装基板与元件间的热应力，可确保高的可靠性。此外，半导体装置的大小也与半导体元件的大小相同，可实现高密度安装。
产业上利用的可能性
本发明在提供在适应半导体元件与安装基板间的连接可靠性、高速信号传送、多引脚化方面良好的半导体装置和使用该半导体装置的、高密度且高可靠性的模块方面是有益的。

Claims (11)

1. 一种半导体装置，具有：形成了集成电路的半导体元件；在该半导体元件的集成电路形成面一侧形成的多个电极焊区；通过导体层导电性地连接到该电极焊区上的外部连接用凸点电极；以及在该集成电路形成面和该电极焊区组成的表面与该外部连接用凸点电极和该导电层组成的表面之间形成的应力缓和层，其特征在于：
该应力缓和层在厚度方向上具有倾斜结构，
该导体层沿应力缓和层的倾斜面被形成，
其中该应力缓和层从表面起在厚度方向上被切除3分之1以上，并且
其中该应力缓和层在所述集成电路形成面内被分割为多个区域。
2. 如权利要求1中所述的半导体装置，其特征在于：
该电极焊区在该集成电路形成面一侧的周边区域中形成。
3. 如权利要求1中所述的半导体装置，其特征在于：
该电极焊区在该集成电路形成面一侧的周边区域的相对的二侧形成。
4. 如权利要求1中所述的半导体装置，其特征在于：
该电极焊区在该集成电路形成面一侧的中央区域中形成。
5. 如权利要求1中所述的半导体装置，其特征在于：
与该应力缓和层密接地形成密封树脂层。
6. 如权利要求1中所述的半导体装置，其特征在于：
对各个导体层，分割该应力缓和层。
7. 一种半导体装置的制造方法，其特征在于：
在具有多个形成了集成电路的单位半导体元件的、在该单位半导体元件的集成电路形成面一侧具有多个电极焊区的半导体晶片的该集成电路形成面一侧，形成粘接到该集成电路形成面和该电极焊区上、并在厚度方向上有倾斜结构的应力缓和层，沿着该应力缓和层的倾斜面形成导体层以与该电极焊区连接，并在该导体层上形成该凸点电极后，对该每个单位半导体元件进行分割，
其中具有将该应力缓和层从其表面在深度方向上被切除3分之1以上的工序，并且
其中具有该应力缓和层在所述集成电路形成面内被分割为多个区域的工序。
8. 如权利要求7中所述的半导体装置的制造方法，其特征在于：具有将密接该应力缓和层的树脂的露出面的必要部分密封的工序。
9. 一种半导体模块，其特征在于，具有：
半导体装置及安装基板，
其中，所述半导体装置具有：具有单位半导体元件的半导体芯片；在该单位半导体元件中形成的多个电极焊区；粘接到该单位半导体元件的电路形成面、该电极焊区和将该电极焊区连接到外部连接用凸点电极上用的导体层；以及在该集成电路形成面和该电极焊区组成的表面与该外部连接用凸点电极和该导电层组成的表面之间形成的应力缓和层；该应力缓和层在厚度方向上有倾斜结构，该导体层沿着应力缓和层的倾斜面而形成；
所述安装基板通过该外部连接用凸点电极被导电性地连接，
其中该应力缓和层从表面在厚度方向上被切除3分之1以上，并且
其中该应力缓和层在所述集成电路形成面内被分割为多个区域。
10. 如权利要求9中所述的半导体模块，其特征在于：在该单位半导体元件的电路形成面一侧，形成保护涂层。
11. 一种半导体装置，具有：形成了集成电路的半导体元件；在该半导体元件的集成电路形成面一侧形成的多个电极焊区；通过导体层导电性地连接到该电极焊区上的外部连接用凸点电极；以及在该集成电路形成面和该电极焊区组成的表面与该外部连接用凸点电极和该导电层组成的表面之间形成的应力缓和层，其特征在于：
该应力缓和层在厚度方向上有倾斜结构；
使该导体层的导体宽度从电极焊区到外部连接用凸点电极逐渐变宽，
其中该应力缓和层从表面在厚度方向上被切除3分之1以上，并且
其中该应力缓和层在所述集成电路形成面内被分割为多个区域。
CNB988097184A 1998-06-12 1998-06-12 半导体装置及其制造方法 Expired - Fee Related CN100419978C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/002593 WO1999065075A1 (fr) 1998-06-12 1998-06-12 Dispositif semi-conducteur et procede correspondant

Publications (2)

Publication Number Publication Date
CN1272959A CN1272959A (zh) 2000-11-08
CN100419978C true CN100419978C (zh) 2008-09-17

Family

ID=14208388

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988097184A Expired - Fee Related CN100419978C (zh) 1998-06-12 1998-06-12 半导体装置及其制造方法

Country Status (7)

Country Link
EP (1) EP1091399A4 (zh)
JP (1) JP4176961B2 (zh)
KR (1) KR100449307B1 (zh)
CN (1) CN100419978C (zh)
AU (1) AU738124B2 (zh)
CA (1) CA2301083A1 (zh)
WO (1) WO1999065075A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526061B1 (ko) * 1999-03-10 2005-11-08 삼성전자주식회사 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
JP2003086531A (ja) * 2001-09-07 2003-03-20 Seiko Instruments Inc パターン電極作製法およびその作製法で作製されたパターン電極
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
JP4639586B2 (ja) * 2003-12-05 2011-02-23 セイコーエプソン株式会社 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法
JP4207004B2 (ja) 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4720992B2 (ja) * 2005-08-23 2011-07-13 セイコーエプソン株式会社 半導体装置
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
US8120188B2 (en) 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same
JP5413120B2 (ja) * 2009-10-13 2014-02-12 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP6122423B2 (ja) * 2012-05-08 2017-04-26 富士機械製造株式会社 Ｌｅｄパッケージ及びその製造方法
CN104769933B (zh) * 2012-05-23 2019-11-29 杭州美盛红外光电技术有限公司 红外摄影装置和红外摄影方法
TWI517328B (zh) * 2013-03-07 2016-01-11 矽品精密工業股份有限公司 半導體裝置
JP6673669B2 (ja) * 2015-11-04 2020-03-25 エスアイアイ・クリスタルテクノロジー株式会社 圧電振動片の製造方法、ウエハ及び圧電振動片
JP2019102724A (ja) * 2017-12-06 2019-06-24 株式会社村田製作所 半導体素子
CN109530930B (zh) * 2018-12-27 2021-09-03 北京中科镭特电子有限公司 一种激光加工芯片的方法
CN109839232B (zh) * 2019-01-25 2021-11-05 上海交通大学 应变传感器及其形成方法、应变传感器阵列及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330313A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH09139082A (ja) * 1995-11-17 1997-05-27 Mitsubishi Electric Corp 半導体記憶装置
JPH09246274A (ja) * 1996-03-11 1997-09-19 Ricoh Co Ltd 半導体装置
CN1162841A (zh) * 1996-03-22 1997-10-22 株式会社日立制作所 半导体集成电路器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146069A (ja) * 1974-10-18 1976-04-20 Hitachi Ltd Handotaisochi
JPS6312838U (zh) * 1986-05-19 1988-01-27
JPH03161935A (ja) * 1989-11-20 1991-07-11 Mitsubishi Electric Corp 半導体集積回路
JPH0669211A (ja) * 1992-08-22 1994-03-11 Nec Corp 樹脂封止型半導体装置
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP2555924B2 (ja) * 1993-04-14 1996-11-20 日本電気株式会社 半導体装置
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6075290A (en) * 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330313A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH09139082A (ja) * 1995-11-17 1997-05-27 Mitsubishi Electric Corp 半導体記憶装置
JPH09246274A (ja) * 1996-03-11 1997-09-19 Ricoh Co Ltd 半導体装置
CN1162841A (zh) * 1996-03-22 1997-10-22 株式会社日立制作所 半导体集成电路器件及其制造方法

Also Published As

Publication number Publication date
WO1999065075A1 (fr) 1999-12-16
KR100449307B1 (ko) 2004-09-18
CN1272959A (zh) 2000-11-08
KR20010023622A (ko) 2001-03-26
EP1091399A1 (en) 2001-04-11
JP4176961B2 (ja) 2008-11-05
AU7674698A (en) 1999-12-30
EP1091399A4 (en) 2002-01-16
AU738124B2 (en) 2001-09-06
CA2301083A1 (en) 1999-12-16

Similar Documents

Publication Publication Date Title
CN100419978C (zh) 半导体装置及其制造方法
US6710446B2 (en) Semiconductor device comprising stress relaxation layers and method for manufacturing the same
US7452751B2 (en) Semiconductor device and method of manufacturing the same
US6472745B1 (en) Semiconductor device
KR101627574B1 (ko) 배선 기판 및 그 제조 방법
US11848294B2 (en) Semiconductor device
TWI694557B (zh) 半導體基板、半導體封裝件及其製造方法
US20080131998A1 (en) Method of fabricating a film-on-wire bond semiconductor device
GB2360629A (en) Resin-encapsulated BGA semiconductor device package
US20040183205A1 (en) Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
WO2003049184A1 (en) Semiconductor device and method for manufacturing the same
US6396145B1 (en) Semiconductor device and method for manufacturing the same technical field
JP2001284381A (ja) 半導体装置及びその製造方法
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6256207B1 (en) Chip-sized semiconductor device and process for making same
KR100442911B1 (ko) 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법
JP4084737B2 (ja) 半導体装置
CN112968012B (zh) 扇出型芯片堆叠封装结构及其制造方法
JP3336859B2 (ja) 半導体装置およびその製造方法
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
TWI233672B (en) High density substrate for flip chip
US20230260883A1 (en) Interposer, circuit device, method of manufacturing interposer, and method of manufacturing circuit device
JP2000031335A (ja) 半導体パッケージ用部材及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS TECH CORP.

Free format text: FORMER OWNER: HITACHI CO., LTD.

Effective date: 20080307

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080307

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Technology Corp.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20101013

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KAWASAKI CITY, KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101013

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20120612