CN100407332C - 半导体存储装置的选择装置 - Google Patents

Abstract

本案是关于半导体存储装置的选择装置的发明。本发明的目标在于避免由半导体存储装置(1)的列复用器(10)中的读取电流所造成的电压下降。为了达到此目标，此选择装置(10)的切换装置(12)乃包含两个切换组件(T1、T2)。本发明的特征更在于关联的位线(4)可透过该第一与第二切换组件(T1、T2)而与关联的感应放大器(20)的一电位取样连接(22)或是一电流馈送连接(24)相连。

Description

半导体存储装置的选择装置

技术领域

本发明是关于半导体存储装置的选择装置。

背景技术

现代化的半导体存储装置具有一个包含多个储存组件或是存储单元的存储区域。在此个案中的储存组件或是存储单元通常以似矩阵排列方式生成且可藉使用存取线装置，例如位线以及字线，而被寻址，以便于读取以及/或是修改每个储存组件或是存储单元的储存状态或是信息状态。

在本文中，例如对字线而言，寻址以及连带的存取常藉由以行选择为基础而使用适当的选择装置来实现，而对位线而言，则是经由一列选择。在此个案中，具有以矩阵形式排列的存储单元、被选择的存取线以及非选择线的存取线是形成了一个无反应阻抗(nonreactive resistance)网络，其是具有需特别被列入考虑的个别储存组件或是存储单元的单元阻抗。

藉由选择一对应的字线以及一对应的位线，本发明，特别是对读取而言，是被用以精确地寻址(address)一个已定义的存储单元或是一个已定义的储存组件。然而，因为在存储区域中的该多个存储单元或储存组件的似网络相互连结，除了是代表着被寻址单元的储存状态的信息的外，也可以代表着是由非选择的储存组件或存储位以及/或是对应的存取线所产生的”寄生信号”。此寄生信号是被重迭至真实信号上以便可由该被选择单元检测与分析并可导致毁损。

为了抑制这些寄生信号或是减少其的影响，通常使用一感应放大器装置，其可维持通过非选择的存储区域的电位差异并使对应的电流尽可能地小，但是至少是一个常数，以致于被选择位检测的信号可与寄生信号区别，特别是在以”交错点排列”为基础的磁性随机存储器(magnetic random accessmemory，MRAM)单元的个案的中。

传统的选择装置的问题在于，在读取运作的真实情况下，特别是在MRAM单元中，通过多个断开切换组件(特别是晶体管形式存在的装置或是这类的装置)的读取电流造成了一电压下降(voltage drop)，这也就是说在存取线装置或是位线上被读取的电压或是电位并无法藉该感应放大器装置而被调成正确的数值。

发明内容

本发明以详细描述一半导体存储装置的选择装置的目标为基础，其中由读取电流所致的电压下降的操作错误将特别轻易却又确实地被免除。

本发明实现的一个目的是为提供了一种一般型(generic-type)选择装置。

半导体存储装置或是这类装置的一般型选择装置，对每个可供选择的存取线装置而言，特别是对每个位线装置或是这类的装置而言，在此半导体存储装置的存储区域中是具有可供存取的储存组件，其与配备有切换装置或这类东西的各可选择存取线装置相连。在此个案中，在运作期间中，切换装置可依选择而控制性地将个别存取线装置与一感应放大器装置相连，特别是连至该感应放大器装置上的一电位感应连接以便检测个别存取装置上的电位，并连至该感应放大器装置上的一电流供应连接以便供应一补偿电流至个别存取线装置。

在本发明选择装置的案例中，每个切换装置各具有一第一与一第二切换组件。在运作期间中，该第一切换组件可将关联的存取线装置连至感应放大器装置上的电位感应连接。另外，在运作期间中，该第二切换组件可将关联的存取线装置连至感应放大器装置上的电流供应连接。

在传统的选择装置中，每个可选择的存取线装置，特别是一个位线或是这类的东西，皆需具备有一单一切换组件。此切换组件常把个别存取线装置视为一个整体而连至该电位感应连接，且同时亦连至关联的感应放大器装置上的电流供应连接。在传统的排列中，在应用范例的实际操作期间中，一特定的读取电流将导致通过整个选择装置的电压发生一个不可控制的电压下降，其无法藉由感应放大器装置来校正，将流经该断开切换组件，例如流经切换晶体管。因此，在传统选择装置中，被连接的感应放大器装置并无法在个别选择位装置末端维持任何限定的电压。

另一方面，在本发明程序提供了两个切换组件，第一切换组件是可用以设定个别连接至该电位感应连接，而第二切换组件随即是可并联的用以设定一连接至在该感应放大器装置上的该电流供应连接。如果存取线装置被选择，换言的即位线被选择，该第一切换组件是连结且设定成与感应放大器装置上的电位感应连接相接触。因为电位感应连接是为具有相当高的阻抗(impedance)的设计，本质上将无读取电流通过被关闭的第一切换组件，其代表着该第一切换组件阻抗的强度以及通过其所造成的电压下降变得不具意义。电位感应连接因而可精确地检测位于该存取线装置末端的电位，特别是对位线而言。

因为该第二切换组件是并联地设置，其同样地依据选择而被连接或是关闭，该感应放大器装置使用适当的连接以便重新调整补偿电流直到经由该已关闭的第一切换组件所测知的电位差已达正确数值。该第二切换组件的阻抗因此同样地在实质上不具重要性，因为其的影响可经由该感应放大器装置而被校正。受该感应放大器装置影响的补偿电流是被评估且影响了读取自该被选择的存储单元或是于该被选择的储存组件的个别程序设计状态。

因此本发明的基本概念是为在选择装置中提供两个并联连结的切换组件以便与电位感应连接相联系，另一方面亦与电流供应连接相联系，另一方面也使得通过切换组件的无反应阻抗的电压下降可以调控机制为基础而被校正。

为此目的，该第一与第二切换组件是以本质上地彼此并联的形式设置。

另外，如果切换组件可各自具有两个切换组件，特别是分别为一个连接或接触切换状态以及一个非连接或隔离状态，则本发明选择装置的特别简单的运作便发生。

如果，在第一连接或是接触状态中，该第一切换组件可产生比较低的阻抗接触，特别是在与感应放大器装置上的电位连接间的接触，切换组件的无反应阻抗便会特别确实地调控或是特别小地影响。如果切换组件是以晶体管形式存在，特别是以金属氧化物半导体场效应晶体管(MOSFET)或类似形式存在时，本发明选择装置便具有一特别简单的形式。

在本文中，最佳地准备工作是在于将晶体管装置的漏极区域成为一个与关联的存取线装置相连接的形式。另外，准备工作亦在于将晶体管装置的各个源极区域成为与各个电位感应连接或是与相关的感应放大器装置上的电流供应连接相接触的形式。

在实施上，每个存取线装置，特别是每个位线装置，可与各隔离的感应放大器装置相组合，因此每个切换组件亦根据相对的关联存取线装置的选择而选择了一对应的感应放大器装置。

另一方面，如果在第一以及第二切换组件上的多个输出连接(特别是源极区域)是连接至一共享的线装置且经由所述的共享的线装置而连至一共享感应放大器装置，那么便可得到一个特别节省空间的设计。

总的来说，这代表着多个可选择的存取线装置可藉单一、共享的感应放大器装置而读取。共享线装置随即很快地将第一切换组件的输出连接连至共享感应放大器装置上的单一电位感应连接。接着，该第二共享线装置将整个第二切换组件的输出连接连至位于共享感应放大器上的共享电流供应连接上。总的来说，这代表被组织的存储单元群组或是可选择的存取线装置因而只需要一完整的单一感应放大器装置。

本发明可通过以附图为基础并参考下列较佳实施而被清楚地描述。

附图说明

图1使用了一概要图标以表现一个与本发明选择装置相接触的存储装置的基本设计。

图2使用了一概要图标以表现本发明选择装置的一较佳实施例的连接细节。

具体实施方式

图1呈现了一个使用本发明选择装置10的一实施的半导体存储装置1的基本设计线排列概要图。

此半导体存储装置具有一存储区域2。存储区域2包含存储单元3、储存组件3’的一似矩阵排列，存储单元3或是储存组件3’并不是为了能在如图1所示的半导体存储装置1的状态下进行读取而被选择。相较的下，在存储区域2中的储存组件3’是为了读取而被选择。为了此选择，与存取线装置6与4的位线BLk在一起的字线WLi是藉图1中对应的行选择器或是复用器8以及列选择器或是复用器7而解。行选择器8与列选择器7两者皆可依本发明设计。

被选择的字线Wli位在字线电压或是读取电压上。存取线装置6、4的所有非选择的字线或是位线是位在等电位电压或是均化电压Veq的上。理想地，等电位电压Veq也出现在被选择位线BLk的末端，同样地位在节点7a上以及因而位在感应放大器排列20的电位感应连接22的上。

图1特别地呈现了一个用以读取交错点MRAM存储矩阵的相互连结。图1的排列也表现了对应的存储单元3’上的无反应阻抗RC1、RC2并不传导寄生电流，其是藉其自身的无反应阻抗RC而可干扰用以选择存储单元3的读取信号。通过RC3的电流也不会造成读取信号的任何基本干扰。

图1亦呈现了位线BJi的列复用器7或是选择装置10可分别将存储装置1内特定的位线BLk连至感应放大器装置20的输入22。

在传统的排列中，针对位在MRAM数组的位线与感应放大器装置20输入间的列复用器简单地连结一特定数量的切换组件或是切换晶体管是不可能的，同样地，连结相对应的可选择存取线装置或是位线的数量亦是不可能的。这是因为读取电流可能接着流经各切换晶体管并将导致一无法控制的电压下降，其将无法藉由感应放大器装置20来校正。因此，在传统的排列中，并无清楚的电压可被确立于被选择位线BLk的末端上或是并无清楚的电压可被该放大器20所维持。

图2使用一概要线图以便呈现一个被应用于一半导体存储装置1中的本发明选择装置10的实施。

半导体存储装置1的存储区域2是具有一个为了读取而被选择的存储单元3以及非选择的存储单元3’。存在于这些被选择存储单元3与非选择的存储单元3’间的连接内的无反应阻抗是以RC与Rpar’代表。流经被选择与非选择存储单元3及3’的电流是被视为单元电流Ic与并联电流Ipar。

在此个案中，被连接的选择装置10是以列选择装置7的形式存在。在图2中，仅绘出用来选择第k个位线BLk的切换装置12。切换组件T1、T2是MOSFETs形式，且具有漏极区域D1、D2，源极区域S1、S2以与栅极区域G1与G2。

该第一与第二切换组件T1与T2是以彼此并联地方式相互连结于节点12a。漏极D1与D2在此排列中是直接连至该第k个位线BLk。切换组件T1、T2的源极S1、S2是分别连接至感应放大器装置20上的电位感应连接22与电流供应连接24。连接21用以提供等电位电压或是均化电压Veq。感应放大器装置20的输出23是用以提供被评估的读取信号Vout，其代表被选择的存储单元3的信息或是储存状态。

在存储区域2中被读取的位线BLk是以包含有对应阻抗Rpar’以及RC的序列电路的形式而呈现。与图1相比，RC为被选择的存储单元3的无反应阻抗。此阻抗是透过字线电压或是经由被选择的位线BLk的读取电压而接地。图2呈现了被选择的位线BLk是透过作为第一与第二切换组件的切换晶体管T1与T2而与感应放大器装置20相连。在比较复杂的存储排列中，切换晶体管T1与T2可能需藉由一个具有多个晶体管装置的较复杂序列电路来形成。然而，用以制作T1与T2的序列电路的晶体管数量对在本文中所述的本发明原理的操作并无实质的影响。

在本发明中，切换组件T1与T2(特别是晶体管装置T1与T2)具有以下效果：感应放大器装置20的输入，也就是该电位感应连接22，是透过晶体管装置T1而直接地连至被选择的位线装置BLk的末端。此感应放大器装置20因此可取样并确定直接出现在被选择的位线BLk上的电压Vsense。切换组件或是晶体管装置T1的无反应阻抗对于感应放大器装置20上的电位感应阻抗22的较高输入阻抗并无影响，因为并无明显电流会通过该切换组件T1即Isense几乎等于零。

透过第二切换组件或是第二晶体管装置T2，感应放大器装置20使用电流供应连接24以便重新调整提供至其的电压Vforce，供应电流或是补偿电流Icomp或Iforce是一直持续到正确的电压透过第一切换组件或是第一晶体管装置T1而在被选择的位线BLk上被测知并被设定时。

同样地，第二切换组件T2的无反应阻抗在本文中也是不具影响的，因它的影响是受到感应放大器装置20的控制。补偿电流Icomp或是供应电流Iforce由感应放大器装置20评估，且本质上地代表着该被选择存储单元3的程序设计状态或是储存状态。

本发明的电路提供一选择装置10，特别是一列复用器7，其中通过切换组件或是切换晶体管T1与T2的电压将下降，其可能导因于被读取电流Isense的流动不具效果。

附图中使用到的符号说明：

BLj 位线装置

D1，D2 漏极区域

G1，G2 栅极区域

Ipar 并联电流

Ic 单元电流

Icomp 补偿电流/供应电流

Iforce 补偿电流/供应电流

Isense 量测电量/取样电流

T1 第一切换组件/第一晶体管装置

T2 第二切换组件/第二晶体管装置

Veq 等电位电压/等化电压

Vforce 供应电压/补偿电压

Vout 输出电压

Vsense 取样电压

Vwl 字线电压/读取电压

WLi 字线装置

Claims (12)

1.一种半导体存储装置的选择装置，其中所述的半导体存储装置包含一存储区域(2)，所述的存储区域(2)中有连结至可选择的存取线装置(4，6)的多个储存组件(3)，其中对所述的可选择的存取线装置(4，6)来说，所述的选择装置具有用于存取所述的储存组件(3)的一关联的切换装置(12)其中所述的切换装置(12)可依据选择把所述的存取线装置(4、6)连至一感应放大器装置(20)上的一电位感应连接(22)，以便检测所述的存取线装置(4、6)上的电位并且连至所述的感应放大器装置(20)的一电流供应连接(24)以便提供一补偿电流至所述的存取线装置(4、6)，

其特征在于，所述的切换装置(12)具有一第一切换装置(T1)与一第二切换组件(T2)，且所述的第一切换组件(T1)与所述的第二切换组件(T2)并联连结，

在运作期间中，所述的第一切换组件(T1)可把所述的存取线装置(4、6)连至所述的感应放大器装置(20)上的所述的电位感应连接(22)，以及

在运作期间中，所述的第二切换组件(T2)可把所述的存取线装置(4、6)连至所述的感应放大器装置(20)上的所述的电流供应连接(24)。

2.如权利要求1所述的选择装置，其特征在于所述的第一与第二切换组件(T1、T2)可各自产生一第一切换状态与一第二切换状态。

3.如权利要求2所述的选择装置，其特征在于所述的第一切换状态是一个连结的切换状态或是一个产生接触的切换状态，所述的第二切换状态是一个不连结的切换状态或是一个隔离的切换状态。

4.如权利要求3所述的选择装置，其特征为在所述的连接的切换状态中，所述的第一切换组件(T1)连接至所述的感应放大器装置(20)上的所述的电位感应连接(22)。

5.如权利要求3所述的选择装置，其特征为在所述的产生接触切换状态中，所述的第一切换组件(T1)连接至所述的感应放大器装置(20)上的所述的电位感应连接(22)。

6.如权利要求1所述的选择装置，其特征在于所述的第一与第二切换组件(T1、T2)为晶体管装置。

7.如权利要求6所述的选择装置，其中所述的晶体管装置为金属氧化物半导体场效应晶体管。

8.如权利要求6所述的选择装置，其特征在于所述的第一与第二切换组件(T1、T2)各具有一漏极区域(D1、D2)，且所述的漏极区域(D1，D2)与所述的存取线装置(4，6)相连。

9.如权利要求6所述的选择装置，其特征在于所述的第一与第二切换组件(T1、T2)各具有一源极区域(S1、S2)，且所述的源极区域(S1，S2)与所述的感应放大器装置20上的所述的电位感应连接22或是所述的电流供应连接24相连。

10.如权利要求1所述的选择装置，其特征在于所述的第一与第二切换装置(T1、T2)上的输出连结(14)是连接至一共享线装置(16、17)，并且透过所述的共享线装置(16、17)连至所述的感应放大器装置(20)。

11.如权利要求10所述的选择装置，其特征在于所述的第一与第二切换装置(1、2)是晶体管，且所述的多个输出连结(14)是源极区域(S1、S2)。

12.如权利要求10所述的选择装置，其特征在于所述的感应放大器装置(20)是一个共享感应放大器装置。

Images