JP2004523055A - 半導体メモリデバイスの選択デバイス - Google Patents
半導体メモリデバイスの選択デバイス Download PDFInfo
- Publication number
- JP2004523055A JP2004523055A JP2002558271A JP2002558271A JP2004523055A JP 2004523055 A JP2004523055 A JP 2004523055A JP 2002558271 A JP2002558271 A JP 2002558271A JP 2002558271 A JP2002558271 A JP 2002558271A JP 2004523055 A JP2004523055 A JP 2004523055A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- sense amplifier
- switching element
- selection
- access line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【選択図】図2
Description
【0001】
本発明は、請求項1の前提部による半導体メモリデバイス等の選択デバイスに関する。
【0002】
現在の半導体メモリデバイスは、複数の格納素子またはメモリセルを含むメモリ領域を有する。格納素子またはメモリセルは、この場合、マトリックスのような構成で製作されることが多く、各格納素子または各メモリセルの格納状態または情報状態を読み出しおよび/または変更するために、例えば、ビット線およびワード線といったアクセス線デバイスを用いてアドレス指定され得る。
【0003】
この意味で、アドレス指定、および、従って、アクセスは、通常、例えば、ワード線の行選択に基づき、かつ例えば、ビット線の列選択により、適切な選択デバイスを用いて行われる。この場合、マトリックス形態で構成されたメモリセルの、ならびに選択されたおよび選択されないアクセス線のシステムは、非反応の抵抗のネットワークを形成し、特に、個々の格納素子またはメモリセルのセル抵抗が考慮に入れられる必要がある。
【0004】
対応するワード線および対応するビット線を選択することによって、特に、読み出すという意図は、正確に1つの明確に規定されたメモリセル、または1つの明確に規定された格納素子がアドレス指定することである。しかしながら、メモリ領域における複数のメモリセルまたは格納素子のネットワークのような相互接続が原因で、アドレス指定されたセルの格納状態を表す信号だけでなく、選択されない格納素子またはメモリセルからおよび/または対応するアクセス線からの「寄生信号」も生じる。これらの寄生信号は、選択されたセルから検出および解析されるべき実際の信号に重畳されて、その結果、この実際の信号を壊し得る。
【0005】
これらの寄生信号を抑制するか、またはこれらの影響を低減するために、通常、センス増幅器デバイスが用いられる。このデバイスは、選択されないメモリ領域と関連する電流とにわたる電位差を可能な限り小さく、しかしながら、少なくとも一定の状態で保持し得るので、選択されたセルから検出されるべき信号は、特に、「交差点構成(cross−point arrangement)」に基づくMRAMセルの場合、寄生信号と区別され得る。
【0006】
従来の選択デバイスに関する問題は、読み出し動作に対する実際の条件の下で、特に、MRAMセルにおいて、読み出し電流は、特に、トランジスタデバイス等の形態の複数の切断されたスイッチング素子を介して、電圧降下を引き起こす。これは、読み出されるべきアクセス線デバイスまたはビット線上の電圧または電位が、センス増幅器によって正しい値にレギュレートされ得ないことを意味する。
【0007】
本発明は、読み出し電流により引き起こされた電圧降下の結果としての動作障害が、特に容易に、および、にもかかわらず確実に回避され得る半導体メモリデバイスの選択デバイスを特定するという目的に基づく。
【0008】
本発明は、請求項1の典型的な特徴による、一般的なタイプの選択デバイスの目的を達成する。本発明による選択デバイスの有利なさらなる実施形態は、従属請求項によって扱われる。
【0009】
半導体メモリデバイス等の一般的なタイプの選択デバイスは、各選択可能なアクセス線デバイス、特に、各ビット線デバイス等ごとに、それぞれの選択可能なアクセス線デバイスと接続される半導体メモリデバイスのメモリ領域内の格納素子にアクセスするために、それぞれ関連するスイッチングデバイス等を有する。この場合、動作中、スイッチングデバイスは、それぞれのアクセス線デバイスを、選択して、センス増幅器デバイスに、具体的には、それぞれのアクセス線デバイス上の電位を検出するために、センス増幅器上の電位検出接続に、および補償電流をそれぞれのアクセス線デバイスに供給するために、センス増幅器上の電流供給接続に制御可能に接続し得る。
【0010】
本発明による選択デバイスの場合、各スイッチングデバイスは、第1および第2のスイッチング素子をそれぞれ有する。動作中、第1のスイッチング素子は、関連するアクセス線デバイスをセンス増幅器デバイス上の電位検出接続に接続し得る。さらに、動作中、第2のスイッチング素子は、関連するアクセスデバイスをセンス増幅器デバイス上の電流供給接続に接続し得る。
【0011】
従来の選択デバイスの場合、各選択可能アクセス線デバイス、特に、ビット線等には、実質的に、単一のスイッチング素子が提供される。この単一のスイッチング素子は、従来、それぞれの関連するアクセス線デバイス全体を電位検出接続に、および同時に、関連するセンス増幅器デバイス上の電流供給接続に接続する。従来の構成の場合、実際の用途における動作中、特定の読み出し電流も、切断されたスイッチング素子、例えば、スイッチングトランジスタを介して流れる。この電流は、センス増幅器デバイスによって全体が修正され得ない選択デバイス全体にわたって制御不可能な電圧降下を引き起こす。従って、従来の選択デバイスの場合、接続されたセンス増幅器デバイスは、それぞれの選択されたビット線デバイスの終端部において任意の所定の電圧を維持し得ない。
【0012】
これに対して、本発明による手順を用いて、2つの素子、すなわち、それぞれの接続を電位検出接続にセットアップできる第1のスイッチング素子、およびこれと並列して、センス増幅器デバイス上の電流供給接続への接続をセットアップできる第2のスイッチング素子が提供される。電位検出接続が比較的高いインピーダンスの設計であるので、読み出し電流は、閉じた第1のスイッチング素子を介して実質的に流れない。これは、第1のスイッチング素子の抵抗、従って、この素子にわたる電圧降下の大きさがとるに足りないことを意味する。従って、電位検出接続は、アクセス線デバイスの終端部に存在する電位を正確に検出し得る。
【0013】
選択されると同様に接続されるかまたは閉じられる、並列に提供される第2のスイッチング素子により、接続されたセンス増幅器デバイスは、適切な接続により、第1の閉じられたスイッチング素子を介して検出された電位差が正しい値と判断されるまで補償電流を再調整する。従って、第2のスイッチング素子の抵抗は、同様に、ほどんど重要でない。なぜなら、この抵抗の影響は、センス増幅器デバイスを介して正確に修正され得るからである。センス増幅器デバイスにより印加される補償電流は、評価されて、選択メモリセルまたは選択格納素子から読み出されたそれぞれのプログラミング状態を反映する。
【0014】
従って、本発明の基本的考え方は、選択デバイスにおいて、一方が電位検出接続と、もう一方が電流供給接続と接触するために互いに並列に接続された2つのスイッチング素子を製作し、従って、スイッチング素子の非反応の抵抗にわたって降下する電圧が、レギュレートメカニズムに基づいて修正され得、重要性を全く有しないということである。
【0015】
このために、提供される第1および第2のスイッチング素子は、それぞれ、実質的に互いに並列に接続された形態である。
【0016】
さらに、本発明による選択デバイスは、特に簡単な動作であるので、スイッチング素子が各々実質的に2つのスイッチング状態、特に、接続されるか、または接触するスイッチング状態と、切断されるか、または分離するスイッチング状態とをそれぞれ生成し得る。
【0017】
スイッチング素子の非反応の抵抗に対する特に確実なレギュレーションまたは特にわずかな影響が、第1の、接続されるか、または接触する状態で、第1のスイッチング素子が、特に、センス増幅器デバイス上の電位接続と比較的小さい抵抗で接触し得る場合に取得される。
【0018】
本発明による選択デバイスは、スイッチング素子がトランジスタデバイスの形態、特に、MOSFET等の形態である場合、特に簡単な形態を有する。
【0019】
この意味で、好適には、トランジスタデバイスのそれぞれのドレイン領域が、関連するアクセス線デバイスに接続された形態にされる。さらに、トランジスタデバイスのそれぞれのソース領域が、関連するセンス増幅器デバイス上のそれぞれの電位検出接続または電流供給接続に接続された形態にされる。
【0020】
原則的に、各アクセス線デバイス、特に、各ビット線デバイスは、それぞれ別々のセンス増幅器デバイスと関連付けられ得、従って、各スイッチングデバイスは、さらに、対応する関連アクセス線デバイスが選択されると、対応するセンス増幅器デバイスを選択する。
【0021】
他方、第1および第2のスイッチング素子上の複数の出力接続、特に、ソース領域が、共通の線デバイスと、およびこのデバイスを介して共通のセンス増幅器デバイスとそれぞれ接続される。
【0022】
全体として、これは、複数の選択可能アクセス線デバイスが、単一の共通のセンス増幅器デバイスにより読み出され得ることを意味する。共通線デバイスは、その後、最初に、第1のスイッチング素子の出力接続を一緒に共通のセンス増幅器デバイス上の単一の電位検出接続に接続し、第2の共通線デバイスは、第2のスイッチング素子のすべての出力接続を共通のセンス増幅器デバイス上の共通の電流供給接続に接続する。次に、第2の共通線デバイスは、第2のスイッチング素子のすべての出力を共通センス増幅器デバイス上の共通の電流供給接続に接続する。これは、全体として、このように組織された群のメモリセルまたは選択可能なアクセス線デバイスが、合計で、一つの単一センス増幅デバイスのみを必要とすることを意味する。
【0023】
本発明は、以下において、模式図に基づいた好適な実施形態を参照して、より詳細に説明される。
【発明の開示】
【課題を解決するための手段】
【0024】
図1は、本発明の選択デバイス10の実施形態を用いる半導体メモリデバイス1の基本設計の模式的回路構成を示す。
【0025】
半導体メモリデバイス1は、メモリ領域2を有する。このメモリ領域は、メモリセル3および3’のマトリックスのような構成を含み、メモリセルまたは格納素子3’は、図1に示される半導体メモリデバイス1の状態で読み出すようには選択されない。これに対して、メモリ領域2における格納素子3は、読み出すために選択される。この選択のために、ワード線WLiは、アクセス線デバイス6および4のビット線BLkと共に、図1における行セレクタまたはマルチプレクサ8、および列セレクタまたはマルチプレクサ7の対応するスイッチング状態によって実現される。行セレクタ7および列セレクタ8は、本発明により記載される構造を有し得る。
【0026】
選択ワード線WLiは、ワード線電圧または読み出し電圧Vw1である。アクセス線デバイス6および4の選択されないワード線またはビット線のすべては、等電位電圧または等化電圧Veqにある。理想的には、等電位電圧Veqは、さらに、選択ビット線BLk上の終端部に、すなわちノード7aに、従って、センス増幅器構成20上の電位検出接続22にもまた存在する。
【0027】
図1は、特に、交差点MRAMメモリマトリックスを読み出すための相互接続を示す。図1における構成は、さらに、対応するメモリセル3’における非反応の抵抗RC1およびRC2が、非反応の抵抗RCを有する選択メモリセル3の読み出し信号を妨害し得る寄生電流を導通しないことを示す。RC3を通る電流は、さらに、読み出し信号の実質的な妨害をもたらさない。
【0028】
図1は、示される列マルチプレクサ7、またはビット線BLjの選択デバイス10が、メモリデバイス1における特定のビット線BLkをセンス増幅器デバイス20の入力22にそれぞれ接続し得ることをさらに示す。
【0029】
従来の構成において、適切な数のスイッチング素子またはスイッチトランジスタを、すなわち、選択可能なアクセス線デバイスまたはビット線の数に対応して、単に、MRAMアレイのビット線とセンス増幅器20の入力との間の列マルチプレクサに接続することは不可能である。これは、読み出し電流は、それぞれのスイッチトランジスタを介して流れる必要があり、かつセンス増幅器20によって修正され得ない制御不可能な電圧降下をもたらすからである。従って、従来の構成において、選択されたビット線BLkの終端部に所定の電圧は設定されないか、または、増幅器20によって保持され得ない。
【0030】
図2は、半導体メモリデバイス1にて用いられる場合の本発明の選択デバイス10の実施形態を示す模式的回路図を用いる。
【0031】
半導体メモリデバイス1のメモリ領域2は、読み出すために選択されたメモリセル3および選択されないメモリセル3’を有する。これらの選択されたメモリセル3および選択されないメモリセル3’と接続されて存在する非反応の抵抗は、RCおよびRpar’で示される。選択されたメモリセル3および選択されないメモリセル3’を通って流れる電流は、セル電流Icおよび並流Iparと呼ばれる。
【0032】
この場合、接続された選択デバイス10は、列選択デバイス7の形態である。図2において、k番目のビット線BLkを選択するためのスイッチングデバイス12のみが示される。対応するスイッチングエレメントT1、T2は、MOSFETの形態であり、ドレイン領域D1、D2、ソース領域S1、S2およびゲート領域G1およびG2を有する。
【0033】
第1のスイッチングエレメントT1および第2のスイッチングエレメントT2は、ノード12aから互いに並列して接続される。ドレイン領域D1およびD2は、この構成においてk番目のビット線BLkと直接に接続される。スイッチング素子T1のソース領域S1およびスイッチング素子T2のソース領域S2は、センス増幅器20上の電位検出接続22および電流供給接続24とそれぞれ接続される。接続21は、等化電圧または等電位電圧Veqを供給するために用いられる。センス増幅器デバイス20の出力23は、選択されたメモリセル3の情報または格納状態を表す、評価された読み出し信号Voutを提供するために用いられる。
【0034】
メモリ領域2それ自体にて読み出されるべきビット線BLkは、ここで、対応する抵抗Rpar’およびRCを含む直列回路の形態で示される。図1と比較して、RCは、選択されたメモリセル3の非反応の抵抗として示される。抵抗は、選択されたビット線BLkを用いて、ワード線電圧または読み出し電圧Vwlを介してグラウンドに接続される。
【0035】
図2は、選択されたビット線BLkが、第1のスイッチング素子としてのスイッチングトランジスタT1および第2のスイッチング素子としてのスイッチングトランジスタT2を介してセンス増幅器デバイス20と接続される。より複雑なメモリ構成において、スイッチングトランジスタT1およびT2の各々が、複数のトランジスタデバイスを含む、より複雑な直列回路により形成されることが必要であり得る。T1およびT2の直列回路として用いられることを必要とするトランジスタの数は、本明細書中に提供される本発明の原理を動作させる態様にとって実質的に重要ではない。
【0036】
本発明による、スイッチング素子T1およびT2、特に、対応するトランジスタデバイスT1およびT2は、センス増幅器デバイス20の入力、すなわち、電位検出接続22がトランジスタデバイスT1を介して選択されたビット線デバイスBLkの終端部に直接接続されるという効果を有する。従って、センス増幅器デバイス20は、選択されたビット線BLk上に直接存在する電圧Vsenseをサンプリングおよび確認し得る。スイッチング素子またはトランジスタデバイス1の非反応の抵抗は、センス増幅器デバイス20の電位検出抵抗22の入力抵抗が比較的高いために重要でない。なぜなら、スイッチング素子T1を介して大した電流が流れず、すなわち、Isenseは、実質的に0と等しいからである。
【0037】
第2のスイッチング素子または第2のトランジスタデバイスT2を介して、センス増幅器デバイス20は、正確な電流が第1のスイッチング素子または第1のトランジスタデバイスT1を介して選択されたビット線BLk上で検出され、かつ設定されるまで、これに印加される電圧Vforce、供給電流または補償電流IcompまたはIforceを再調整するために電流供給接続24を用いる。
【0038】
従って、第2のスイッチング素子T2の非反応抵抗もまた、この意味では重要でない。なぜなら、この影響は、センス増幅器デバイス20によって及ぼされ得るからである。補償電流または供給電流Icomp、Iforceは、センス増幅器デバイス20によって評価され、かつ、実質的に、選択されたメモリセル3のプログラミング状態または格納状態を表す。
【0039】
従って、図示される本発明による回路は、選択デバイス10、特に、列マルチプレクサ7を提供することを可能にする。この回路において、電圧は、スイッチング素子またはスイッチングトランジスタT1およびT2にわたって降下する。これは、流れる読み出し電流によって引き起こされ得、重要性を有しない。
【図面の簡単な説明】
【0040】
【図1】図1は、本発明の接続された選択デバイスを有するメモリデバイスの基本設計を示す模式的回路図を用いる。
【図2】図2は、本発明の選択デバイスの実施形態の接続を詳細に示す模式的回路図を用いる。
【符号の説明】
【0041】
1 半導体メモリデバイス
2 メモリ領域
2’ 選択されないメモリ領域
3 メモリセル
3’ 選択されないメモリセル
4 アクセス線デバイス/ビット線
6 アクセス線デバイス/ワード線
7 列マルチプレクサ
8 行マルチプレクサ
10 選択デバイス
12 スイッチングデバイス
12a ノード
13 入力接続
14 出力接続
15 出力接続
16 線デバイス
17 線デバイス
20 センス増幅器
21 入力接続
22 電位検出接続
23 出力接続
24 電流供給接続
BLj ビット線デバイス
D1、D2 ドレイン領域
G1、G2 ゲート領域
Ipar 並流
Ic セル電流
Icomp 補償電流/供給電流
Iforce 補償電流/供給電流
Isense 測定電流/サンプリング電流
T1 第1のスイッチング素子/第1のトランジスタデバイス
T2 第2のスイッチング素子/第2のトランジスタデバイス
Veq 等電位電圧/等価電圧
Vforce 供給電圧/補償電圧
Vout 出力電圧
Vsense サンプリング電圧
Vw1 ワード線電圧/読み出し電圧
WLi ワード線デバイス
Claims (8)
- 半導体メモリデバイスの選択デバイスであって、
該半導体メモリデバイス(1)のメモリ領域(2)における格納素子(3)にアクセスするために、各選択可能なアクセス線デバイス(4、6)、特に、各ビット線デバイス(4)ごとに、それぞれの割り当てられたスイッチングデバイス(12)を有し、該格納素子は、該それぞれの選択可能なアクセス線デバイス(4、6)と接続され、
該スイッチングデバイス(12)は、該それぞれの関連するアクセス線デバイス(4、6)を、選択して、該それぞれのアクセス線デバイス(4、6)上の該電位を検出するために、センス増幅器デバイス(20)、具体的には、該センス増幅器デバイス(20)上の電位検出接続(22)に、および補償電流(Icomp、Isense)を該それぞれのアクセス線デバイス(4、6)に供給するために、該センス増幅器デバイス(20)上の電流供給接続(24)に制御可能に接続し得る、選択デバイスであって、
各スイッチングデバイス(12)は、第1のスイッチング素子(T1)および第2のスイッチング素子(T2)をそれぞれ有することと、
動作中、該第1のスイッチング素子(T1)は、該関連するアクセス線デバイス(4、6)を該センス増幅デバイス(20)上の該電位検出接続(22)に接続し得ることと、
動作中、該第2のスイッチング素子(T2)は、該関連するアクセス線デバイス(4、6)を該センス増幅器デバイス(20)上の該電力供給接続(24)に接続し得ることと
を特徴とする、選択デバイス。 - 前記スイッチング素子(T1、T2)は、それぞれ互いに並列に接続されることを特徴とする、請求項1に記載の選択デバイス。
- 前記スイッチング素子(T1、T2)は、各々2つのスイッチング状態、特に、接続されたか、または接触するスイッチング状態、ならびに切断されたか、または分離するスイッチング状態を生成し得ることを特徴とする、請求項1または2に記載の選択デバイス。
- 前記第1の、接続されたか、または接触するスイッチング状態にて、前記第1のスイッチング素子(T1)が、特に、前記センス増幅器デバイス(20)上の前記電位検出接続(22)に対して比較的低いインピーダンスで接触することを特徴とする、請求項1〜3のいずれか1つに記載の選択デバイス。
- 前記スイッチング素子(T1、T2)は、トランジスタデバイスの形態、特に、MOSFETの形態であることを特徴とする、請求項1〜4のいずれか1つに記載の選択デバイス。
- 前記トランジスタデバイス(T1、T2)のそれぞれのドレイン領域(D1、D2)は、それぞれ構成されたアクセス線デバイス(4、6)に接続された形態であることを特徴とする、請求項5に記載の選択デバイス。
- 前記トランジスタデバイス(T1、T2)のそれぞれのソース領域(S1、S2)は、前記関連するセンス増幅器デバイス(20)上の前記それぞれの電位接続(22)または前記それぞれの電流供給接続(22)に接続された形態であることを特徴とする、請求項5または6に記載の選択デバイス。
- 前記複数の出力接続(14)、特に、前記第1のスイッチング素子(T1)上の前記ソース領域(S1)および前記第2のスイッチング素子(T2)上の前記ソース領域(S2)は、共通線デバイス(16、17)と、および該共通線デバイスを介して単一の共通センス増幅器デバイス(20)と、それぞれ接続されることを特徴とする、請求項1〜7のいずれか1つに記載の選択デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10102431A DE10102431C2 (de) | 2001-01-19 | 2001-01-19 | Auswahleinrichtung für eine Halbleiterspeichereinrichtung |
PCT/DE2002/000141 WO2002058070A2 (de) | 2001-01-19 | 2002-01-18 | Auswahleinrichtung für eine halbleiterspeichereinrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004523055A true JP2004523055A (ja) | 2004-07-29 |
Family
ID=7671160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002558271A Withdrawn JP2004523055A (ja) | 2001-01-19 | 2002-01-18 | 半導体メモリデバイスの選択デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US6888744B2 (ja) |
EP (1) | EP1354320B1 (ja) |
JP (1) | JP2004523055A (ja) |
CN (1) | CN100407332C (ja) |
DE (2) | DE10102431C2 (ja) |
WO (1) | WO2002058070A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060783A1 (ja) * | 2007-11-08 | 2009-05-14 | Nec Corporation | Mramの読み出し方法 |
JP2013196720A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 抵抗変化型不揮発性半導体記憶装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768866B2 (en) * | 2006-05-03 | 2010-08-03 | Macronix International Co., Ltd. | Method and system for preventing noise disturbance in high speed, low power memory |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693363A (en) * | 1979-12-04 | 1981-07-28 | Fujitsu Ltd | Semiconductor memory |
US5297093A (en) * | 1993-01-05 | 1994-03-22 | Texas Instruments Incorporated | Active cascode sense amplifier |
US5493246A (en) * | 1994-09-06 | 1996-02-20 | Motorola, Inc. | Circuit and method of canceling leakage current in an analog array |
DE19853447A1 (de) * | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
JP4024975B2 (ja) * | 2000-01-07 | 2007-12-19 | 株式会社東芝 | データ伝送回路 |
JP3920565B2 (ja) * | 2000-12-26 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
-
2001
- 2001-01-19 DE DE10102431A patent/DE10102431C2/de not_active Expired - Fee Related
-
2002
- 2002-01-18 JP JP2002558271A patent/JP2004523055A/ja not_active Withdrawn
- 2002-01-18 DE DE50200958T patent/DE50200958D1/de not_active Expired - Fee Related
- 2002-01-18 WO PCT/DE2002/000141 patent/WO2002058070A2/de active IP Right Grant
- 2002-01-18 CN CN028039327A patent/CN100407332C/zh not_active Expired - Fee Related
- 2002-01-18 EP EP02701202A patent/EP1354320B1/de not_active Expired - Lifetime
-
2003
- 2003-07-21 US US10/623,824 patent/US6888744B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060783A1 (ja) * | 2007-11-08 | 2009-05-14 | Nec Corporation | Mramの読み出し方法 |
US8284595B2 (en) | 2007-11-08 | 2012-10-09 | Nec Corporation | Magnetic random access memory and operating method of the same |
JP5190719B2 (ja) * | 2007-11-08 | 2013-04-24 | 日本電気株式会社 | Mramの読み出し方法 |
JP2013196720A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 抵抗変化型不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1488144A (zh) | 2004-04-07 |
WO2002058070A2 (de) | 2002-07-25 |
US6888744B2 (en) | 2005-05-03 |
DE10102431C2 (de) | 2003-03-27 |
WO2002058070A3 (de) | 2002-11-07 |
EP1354320B1 (de) | 2004-09-08 |
DE50200958D1 (de) | 2004-10-14 |
EP1354320A2 (de) | 2003-10-22 |
DE10102431A1 (de) | 2002-08-08 |
US20040141388A1 (en) | 2004-07-22 |
CN100407332C (zh) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6456524B1 (en) | Hybrid resistive cross point memory cell arrays and methods of making the same | |
US6678189B2 (en) | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents | |
US6256247B1 (en) | Differential sense amplifiers for resistive cross point memory cell arrays | |
US6937495B2 (en) | Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics | |
US7321507B2 (en) | Reference cell scheme for MRAM | |
KR101926603B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법 | |
CN1455414B (zh) | 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列 | |
KR100735750B1 (ko) | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 | |
US6847568B2 (en) | Sense amplifier configuration for a semiconductor memory device | |
US20060227598A1 (en) | Magnetic random access memory using improved data read out method | |
US20130094277A1 (en) | Resistive memory apparatus, layout structure, and sensing circuit thereof | |
US8184476B2 (en) | Random access memory architecture including midpoint reference | |
US8248838B2 (en) | Semiconductor device | |
US6504751B2 (en) | Integrated memory having memory cells with a magnetoresistive storage property and method of operating such a memory | |
US6836422B1 (en) | System and method for reading a memory cell | |
JP2004523055A (ja) | 半導体メモリデバイスの選択デバイス | |
JP2002216490A (ja) | 不連続性に基づくメモリセルのセンシング | |
US20060152986A1 (en) | Integrated semiconductor memory device with adaptation of the evaluation characteristic of sense amplifiers | |
KR102374096B1 (ko) | 이중 더미 워드라인을 활용한 크로스 포인트 어레이 메모리 장치 | |
JPH0498691A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070406 |