CN100373551C - 制造及建构存储单元之方法 - Google Patents
制造及建构存储单元之方法 Download PDFInfo
- Publication number
- CN100373551C CN100373551C CNB038033925A CN03803392A CN100373551C CN 100373551 C CN100373551 C CN 100373551C CN B038033925 A CNB038033925 A CN B038033925A CN 03803392 A CN03803392 A CN 03803392A CN 100373551 C CN100373551 C CN 100373551C
- Authority
- CN
- China
- Prior art keywords
- layer
- boundary layer
- gate electrode
- etch
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 25
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 claims description 10
- 206010010144 Completed suicide Diseases 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 10
- 229910021355 zirconium silicide Inorganic materials 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000007943 implant Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229960004838 phosphoric acid Drugs 0.000 description 3
- 235000011007 phosphoric acid Nutrition 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002650 habitual effect Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- CUPFNGOKRMWUOO-UHFFFAOYSA-N hydron;difluoride Chemical compound F.F CUPFNGOKRMWUOO-UHFFFAOYSA-N 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001936 parietal effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
存储单元系包括于一半导体材质中的一源极区域(1)以及一漏极区域(2)，以及，于该源极以及漏极区域之间所提供的一沟道区域(3)之上，一具有一储存层(D’)位于边界层(A、C)之间的三层层结构以及位于该三层层结构之上的一栅极电极(G)，并且，在该沟道区域之上，该储存层(D’)系被由Al2O3所制成的一蚀刻层(B’)所取代。在制造期间，该蚀刻层(B’)系被侧向地蚀刻出来，因此，该第二边界层(C)系受到底切，而所形成之空隙则是由该储存层(D’)之该材质(D)所填满，再者，提供适当的间隙壁则是使得该存储单元的尺寸可以加以定义。
Description
技术领域
本发明系相关于一种用于制造一EEPROM之一存储单元的方法，并且，亦相关于一种如此之一存储单元的建构。
背景技术
半导体存储技术最重要之发展目标的其中之一就是让存储单元更小，亦即，于每个储存信息单元(位)使用更小的硅面积，在此状况下，即产生了问题，一方面，被捕捉于在一介电储存层(其大约为40nm)中之电荷的空间范围相关于该存储晶体管减少的有效沟道长度，其系变得更大，并且，另一方面，当写入以及抹除循环不断增加时，所储存之电荷则倾向于越难分开，再说，若是用于操作该存储单元所需要之源极-漏极电压系顺利地获得降低时，则其对于微型化的企图会较具优势，而此电压系至少在CHE(ChannelHot Electron，沟道热电子)所程序化的例子中时，是主要地由材质特有之特质，如电性阻障高度，所预先决定，而在惯用之层结合SiO2/SiN4/SiO2的例子中，其系约为3.1eV，因此，系需要寻找适合之新的层结合以达成降低的需求。
接下来所叙述之种类的存储单元系适合用于独立计算机的应用，以及所谓的内嵌式的应用。许多具有一介电黏着层作为储存层的单元其本身系已为已知，而接下来根据本发明所叙述之存储单元系亦具有包括一介电黏着层以作为储存层的一层架构，此型态的存储单元系可以被用于，举例而言，一就其本身而言为已知的虚拟接地NOR结构、或是用于一共同接地NOR结构中，而它们系可以藉由，举例而言，沟道热电子而加以程序化，并且可以藉由热洞(HotHoles)而被抹除。
发明内容
本发明的一目的即在于具体指出一EEPROM之一存储单元的制造方法以及架构，而藉此，系使得一更进一步微型化的内存成为可能。
此目的是通过如下制造-EEPROM之一存储单元的方法以及具有如下特征的存储单元而加以达成，其中，该方法包括在一半导体材料上形成一源极区域及一漏极区域，并形成一沟道区域介于该源极区域与该漏极区域之间；通过下列步骤，形成一个三层层结构，该三层层结构具有一储存层位于一第一边界层与一第二边界层之间，及具有一栅极电极位于该沟道区域之上：形成该第一边界层，该第一边界层的材料选自二氧化硅、硅化锆、硅化铪其中之一；形成由Al2O3构成的一蚀刻层，使其位于该第一边界层上；在该蚀刻层上形成该第二边界层，该第二边界层的材料选自二氧化硅、硅化锆、硅化铪其中之一；形成该栅极电极；将提供作为该存储单元的一区域之外的至少该第二边界层与该蚀刻层加以移除；将该第二边界层下方的该蚀刻层的一部分通过一侧向有效蚀刻而选择性地移除，以使该蚀刻层仅留下位于该源极区域与该漏极区域之间的该沟道区域上方的一残留部分；以及将该第二边界层下方的该蚀刻层被移除掉的这些区域填充该储存层的材料。
优选地，该方法还包括下列步骤：在面对该源极区域与该漏极区域的该栅极电极的两侧制造间隙壁组件，其中该间隙壁组件定义出该三层层结构的一侧向范围；以及移除该栅极电极及该间隙壁组件所覆盖的区域之外的该第二边界层、该蚀刻层及该第一边界层。优选地，该方法还包括：在面对该源极区域与该漏极区域的该栅极电极的两侧制造间隙壁组件，其中该间隙壁组件定义出该第二边界层的一侧向范围；以及移除该栅极电极及该间隙壁组件所覆盖的区域之外的该第二边界层及该蚀刻层。
优选地，该方法还包括：移除该栅极电极所覆盖的区域之外的该第二边界层及该蚀刻层；以及在面对该源极区域与该漏极区域的该栅极电极的两侧制造间隙壁组件。
优选地，该第一边界层与该第二边界层是由原子层淀法所制造的硅化锆及硅化铪其中之一。
存储单元系包括于一半导体材质中的一源极区域以及一漏极区域，以及，于该源极以及漏极区域之间所提供的一沟道区域之上，一具有一储存层位于边界层之间的三层层结构以及配置于该三层层结构之上的一栅极电极，并且，该储存层系被中断于该沟道区域之上，并且被由Al2O3所制成的一蚀刻层所取代。在制造期间，系施加一三层层结构，而该三层层结构系包括一第一边界层，其较佳地是二氧化硅，一蚀刻层，其较佳地是Al2O3，一第二边界层，其较佳地是SiO2。在较佳实施例中，该等边界层系亦可以由硅化锆或硅化铪所取代。
在每一个例子中，来自该源极以及漏极区域的侧向蚀刻系对该中间层进行蚀刻，因此，该第二边界层系受到底切，而如此所产生的空隙则被作为该储存层之材质所填满，较佳地是氮化硅，再者，提供适当的间隙壁组件(间隙壁)则是使得该存储单元的尺寸可以以一设想的方式加以定义。
附图说明
该制造方法的例子以及该存储单元的较佳实施例系将于之后以第1图至第5图、第2A图、第2B图、以及第1A图至第3B图做为参考而有更详细的叙述。
第1图至第5图：其系显示一较佳之制造方法之中间产物的剖面图；
第2A图以及第3A图：其系显示第2图以及第3图之另一个选择；以及
第1B图、第2B田以及第3B图：其系分别为第1图、第2图以及第3图之另一个选择。
具体实施方式
现在，该方法之较佳实施例将以该些图作为参考而加以叙述，而这些实施例系亦揭示了所完成之存储单元的较佳示范性实施例。制造程序系以，举例而言，一CMOS技术之惯用方法步骤开始，首先，活性区域系藉由一STI(Shallow Trench Isolation，浅沟渠隔离)而进行隔离，接着，成长一衬垫氧化物层，并且，沉积一衬垫氮化物层，其中，提供予该STI之沟渠系藉由一光屏蔽技术而进行蚀刻，并且，系接续地被氧化物所填满，而紧接着执行的走，适合的平面化方法，例如，CMP(Chemical Mechanical Polishing，化学机械研磨)，然后，该衬垫氮化物系进行蚀刻，以及该CMOS组件所需要之P型井以及n型井则是籍由导入掺质而加以形成，在此步骤中，制造该等存储单元所需要之该等已掺杂区域。除了该源极区域以及该漏极区域之外，系亦加以制造，最后，以一惯用之方式，籍由硼以及磷的一屏蔽植入，以及该掺杂的接续回火即可完成。如此一来，即完成了半导体晶圆已知的一预处理。
而为了制造该等存储单元，首先，该遮蔽氧化物(衬垫氧化物层)系加以移除，然后，根据本发明之一三层的层结构会先被沉积而覆盖整个区域，第1图系举例说明一基板S(一半导体本体或是具有半导体层顺序施加于其上之基板)的贯穿剖面，而接下来所叙述之各层系施加于该基板S之上。首先，作为一第一边界层A的一层系进行沉积，其较佳地是共有等同于大约5nm之一氧化物层的厚度，此层系可以是，举例而言，一热产生之SiO2、硅化锆、或是硅化铪，在此例子中，一硅化锆层或是一硅化铪层系较佳地籍由ALD(Atomic Layer Deposition，原子层沉积)而加以制造。
接着被提供作为蚀刻层B的一层，较佳地足由Al2O3制成者，系相同地被沉积而及覆盖于其整个区域之上。并且，同样地，系籍由ALD而进行沉积。紧接着，位于其上的是一第二边界层C，而其系具有与一大约10nm之氧化物层相等之厚度，并且，该第二边界层系较佳地由与该第一边界层A相同之材质所制成。因此，在此例子中，该第二边界层C系可以为较佳地籍由ALD进行施加的SiO2、硅化锆、或是较佳地藉由ALD进行施加的硅化铪。
当这些层已经被施加而覆盖整个区域后，该等层于该基板被提供作为CMOS构件之一区域的位置，系会藉由一屏蔽技术而进行移除，而为了这个目的，系可以使用HF(hydrofluoric acid氢氟酸)。若是此三层结构的介电特质无法满足作为栅极介电质的功能时，则较佳地的是特地依次成长一分开的栅极氧化物、或是各种栅极氧化物，籍此，该三层之层结构的特质系可能会受到影响，而若适当的话，此系必须会于定义该等层之尺寸时被相对应地加以考虑。
接着，作为栅极电极G，较佳地是，沉积80nm厚度的多晶硅，并且，大约50nm厚度的一氮化物层则被施加于其上，然后，藉由一光屏蔽技术，该氮化物层系进行图案化，以形成一硬屏蔽H，而该硬屏蔽H在该光阻屏蔽被移除之后，被用作为该栅极电极G于图案化时的屏蔽。
首先，该栅极电极系进行图案化而成为沿着所提供之一位线的存储单元列的条带，而对该多晶硅之蚀刻则是停止于该第二边界层C，因此，系制造出于第1图中的剖面图所举例说明的中间产物。
一有可能的另一选择则是举例说明于第1B图中的剖面图。在该状况下，该蚀刻(较佳地是干蚀刻)系会持续向下，一直到该第一边界层A，而若该蚀刻层B系为Al2O3时，则此材质系可以藉由，举例而言，含氟或含溴的气体而加以移除。
依照一开始所叙述之第1图至第3图的不同版本，一间隙壁层系接着进行施加，而其较佳地是一具有40nm厚度的氧化物，然后，以一已知的方式，间隙壁组件Sp(第2图)系可籍由对该间隙壁层进行非等向性蚀刻而自原先呈现均匀厚度的该层制得。再来，用于源极1以及漏极2区域的掺质，别是利用具有该间隙壁组件被制于两侧上之该栅极电极而加以导入，而若该半导体材质、或形成在该半导体材质中之一井系于一开始以p引导(p-conducting)的方式进行掺杂的话，则在此例于中，一n+-型位线植入即可藉由，举例而言，砷的导入而加以实现，如此的结果是，提供作为沟道区域3的一区域系会呈现于该源极区域1以及该漏极区域2之间。
接着，该三层的层结构系会有关于该间隙壁组件Sp而进行侧向地移除，而此系可藉由，举例而言，RIR(Reactive Ion Etching，活性离于蚀刻)而加以完成，然后，该蚀刻层B系有选择性地有关于该等边界层A、C而被侧向地蚀刻，较佳地是湿化学地蚀刻，因此其系于该第二边界层C之下被蚀刻一可由蚀刻率决定之深度，若该边界层系为SiO2以及该蚀刻层为Al2O3时，则该Al2O3系仍然可以在恰好高于800℃的一热处理之后，藉由使用H3PO4(phosphoricacid，磷酸)且有关于该等边界层之该氧化物而被选择性地进行蚀刻，至于该蚀刻率，其系大部分取决于该Al2O3分别之热处理，一典型地大约每分钟5nm的蚀刻率系可以为了在此所设想的程序执行而加以固定。此方法步骤的结果系举例说明于第2图中的剖面图，在此，该蚀刻出的区域4系可以加以辨识，同时，仅呈现出该蚀刻层的剩余部分B′。
第2A图系举例说明一另一个选择，其中，依照第1B图的剖面图，在提供为该等存储单元之区域中，该第一边界层A系于一开始仍然呈现为覆盖整个区域的状况。
之后，提供作为该储存层的材质系沉积于第2图中所举例说明的结构之上，因此得出在第3图中所举例说明的结构，在此例子中，该层的该材质D系以一大致上均匀之厚度呈现在顶侧，而在同时，该蚀刻层先前被蚀刻出的区域，在该第一边界层A以及该第二边界层C之间的分别部分系被填满。该材质D呈现在该等边界层之间的这些部分则是形成了储存层D’，而该储存层D’系较佳地是为氮化物(Si3N4)，以及该材质D较佳地是藉由LPCVD(Low PressureChemical Vapor Deposition，低压化学气相沉积)而进行沉积。
据此，制造程序系会根据该存储单元所设想的应用而继续进行。由于剩余的方法步骤系会对应至已知制造一半导体层的方法步骤，因此，在此，为了完成程序，仅一个可能的架构被作为例子而于之后以第4图以及第5图做为参考有更进一步的叙述，而此例子系会产生一个被提供作为一虚拟接地NOR结构的存储单元，为了此目的，首先，该材质D在一存储单元装置的该等存储单元间的区域中。亦即，该源极区域以及该漏极区域之上的部分系被移除，然后，由于一氮化物，举例而言，系进行蚀刻，因此，根据蚀刻时间，若适当的话，一间隙壁D(请参阅第4图)系会余留在该栅极电极的侧壁，接着，用于一自行对准硅化(siliconization)的金属系被沉积于该半导体材质之上，较佳地是钛、或钴，然后，该硅化则是藉由一热处理步骤而起始，而未被硅化的材质接着会被移除，再者，提供作为该位5的金属系被沉积于相邻存储单元的该栅极电极之间，再接着沉积一氧化物，例如，TEOS，并且，举例而言，RIE，以进行平面化，而该硬屏蔽之该氮化物则是，较佳地，被湿化学地进行移除(例知，利用热磷酸)。
正如在第5图中之剖面图所举例说明，在该平面化以及该硬屏蔽的移除之后，一分别的氧化物层6系呈现在该位线5之上，并且，该栅极电极G的顶侧系被移去覆盖物。接着，一层或是层顺序系被沉积于其上，并且，系进行图案化以作为一字符线，该层顺序系为沉积于上的，举例而言，一多晶硅层7以及一金属8，较佳地是WSi，该等字符线的图案化系可以再次藉由一硬屏蔽，例如，由氮化物制成者，而加以实现，该硬屏蔽系以一贯的方式，藉由一光屏蔽技术而进行图案化。
此外，更进一步之已知且用于电连接该等存储单元的个别构件、并用于驱动周边装置的方法步骤系加以实现。在该等字符线的图案化期间，因为该栅极电极G在平行于该等字符线的区域，亦即，第5图之图式平面的前面以及后面的区域。中系亦加以移除，因此，个别之存储单元系于该位线5的方向上彼此隔离，该多晶硅系可以以有关于该第二边界层C之该氧化物的高选择性而进行蚀刻，而其系可以在该等字符线之间导入抗轰击植入(anti-punchimplantation)，有可能的是藉由一光屏蔽技术，紧接着，仍然是晶体管架构之更进一步步骤，例如：栅极再氧化、氮化物加间隙壁之制造及/或氧化物间隙壁、LDD植入以及HDD植入、以及沉积氮化物作为钝化层以及亦沉积BPSG(borophosphosilicate glass，硼磷玻璃)，以及以CMP进行之接续平面化，接触孔以及用于接线之金属化的制造以及填满，与剩余钝化层之应用系亦以一已知的方式加以执行。
依照第2A图，若是该第一边界层A系并不会被回蚀至该栅极电极以及该间隙壁组件Sp所占用的区域，则依照第3A图，在该材质D被提供作为该储存层的应用之后，系会造成一稍微修饰过的架构，接着，在一接续的方法步骤中，该第一边界层A系可以有关于该存储单元而被侧向地移除，较佳地是，在该储存层之该材质D的该回蚀之后。
从第1B图的剖面图所举例说明的结构开始，其系有可能尽早在制造该间隙壁组件之前，先侧向地蚀刻出该蚀刻层B，并且施加提供作为该储存层D’的该材质D，接着，依照第2B图的剖面图，该材质D系较佳地被非等向性地进行回蚀，因此，仅该储存层D’以及至多窄的间隙壁会余留在该栅极电极的该侧壁，然后，在该制造方法的不同版本中，则仅被提供作为该间隙壁组件地该层会于一开始时被沉积覆盖于整个面积，并接着进行非等向性回蚀，以形成在第3B图中之剖面图所举例说明的该等间隙壁组件，至于剩下之所叙述的步骤，系以原则上以相同的方式接续下去。
符号列表
1 source region 源极区域
2 drain region 漏极区域
3 channel region沟道区域
4 etched-out 蚀刻出的区域
5 bit line 位线
6 oxide layer 氧化层
7 polysilicon layer多晶硅层
A first boundary layer第一边界层
B etching layer 蚀刻层
B′ residual portions ofthe etching layer蚀刻层的剩余部分
C second boundary layer第二边界层
D material ofthe storage layer储存层之材质
D′ storage layer储存层
G gate electrode栅极电极
H hard mask硬屏蔽
S substrate基板
Sp spacer element间隙壁组件
Claims (5)
1.一种制造一EEPROM存储单元的方法，其包含：
在一半导体材料上形成一源极区域及一漏极区域，并形成一沟道区域介于该源极区域与该漏极区域之间；
通过下列步骤，形成一个三层层结构，该三层层结构具有一储存层位于一第一边界层与一第二边界层之间，及具有一栅极电极位于该沟道区域之上：
形成该第一边界层，该第一边界层的材料选自二氧化硅、硅化锆、硅化铪其中之一；
形成由Al2O3构成的一蚀刻层，使其位于该第一边界层上；
在该蚀刻层上形成该第二边界层，该第二边界层的材料选自二氧化硅、硅化锆、硅化铪其中之一；
形成该栅极电极；
将提供作为该存储单元的一区域之外的至少该第二边界层与该蚀刻层加以移除；
将该第二边界层下方的该蚀刻层的一部分通过一侧向有效蚀刻而选
择性地移除，以使该蚀刻层仅留下位于该源极区域与该漏极区域之间的该沟道区域上方的一残留部分；以及
将该第二边界层下方的该蚀刻层被移除掉的这些区域填充该储存层的材料。
2.根据权利要求1所述的方法，其更包括下列步骤：
在面对该源极区域与该漏极区域的该栅极电极的两侧制造间隙壁组件，其中该间隙壁组件定义出该三层层结构的一侧向范围；以及
移除该栅极电极及该间隙壁组件所覆盖的区域之外的该第二边界层、该蚀刻层及该第一边界层。
3.根据权利要求1所述的方法，其特征在于更包括下列步骤：
在面对该源极区域与该漏极区域的该栅极电极的两侧制造间隙壁组件，其中该间隙壁组件定义出该第二边界层的一侧向范围；以及
移除该栅极电极及该间隙壁组件所覆盖的区域之外的该第二边界层及该蚀刻层。
4.根据权利要求1所述的方法，其特征在于更包括下列步骤：移除该栅极电极所覆盖的区域之外的该第二边界层及该蚀刻层；以及
在面对该源极区域与该漏极区域的该栅极电极的两侧制造间隙壁组件。
5.根据权利要求1所述的方法，其特征在于该第一边界层与该第二边界层是由原子层淀积法所制造的硅化锆及硅化铪其中之一。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10205079.1 | 2002-02-07 | ||
| DE10205079A DE10205079B4 (de) | 2002-02-07 | 2002-02-07 | Verfahren zur Herstellung einer Speicherzelle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1692473A CN1692473A (zh) | 2005-11-02 |
| CN100373551C true CN100373551C (zh) | 2008-03-05 |
Family
ID=27634791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038033925A Expired - Fee Related CN100373551C (zh) | 2002-02-07 | 2003-01-27 | 制造及建构存储单元之方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6627498B2 (zh) |
| EP (1) | EP1472721A2 (zh) |
| JP (1) | JP2006506799A (zh) |
| KR (1) | KR100638930B1 (zh) |
| CN (1) | CN100373551C (zh) |
| DE (1) | DE10205079B4 (zh) |
| TW (1) | TWI251307B (zh) |
| WO (1) | WO2003067640A2 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349308A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置 |
| JP4851697B2 (ja) * | 2003-09-15 | 2012-01-11 | 三星電子株式会社 | 自己整列されたｏｎｏ構造を有する局部窒化膜ｓｏｎｏｓ素子及びその製造方法 |
| US7049651B2 (en) * | 2003-11-17 | 2006-05-23 | Infineon Technologies Ag | Charge-trapping memory device including high permittivity strips |
| KR100557531B1 (ko) * | 2004-03-11 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US8125018B2 (en) * | 2005-01-12 | 2012-02-28 | Spansion Llc | Memory device having trapezoidal bitlines and method of fabricating same |
| US7272040B2 (en) * | 2005-04-29 | 2007-09-18 | Infineon Technologies Ag | Multi-bit virtual-ground NAND memory device |
| DE102005025167B3 (de) * | 2005-06-01 | 2006-07-13 | Infineon Technologies Ag | Multi-Bit-Virtual-Ground-NAND-Speichereinheit |
| JP4667279B2 (ja) * | 2006-03-14 | 2011-04-06 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| KR100823713B1 (ko) * | 2006-09-08 | 2008-04-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
| KR100855557B1 (ko) * | 2006-10-12 | 2008-09-01 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
| US20120172548A1 (en) | 2007-05-02 | 2012-07-05 | Lg Chem, Ltd. | Polyolefin and preparation method thereof |
| US7981745B2 (en) * | 2007-08-30 | 2011-07-19 | Spansion Llc | Sacrificial nitride and gate replacement |
| JP5319092B2 (ja) * | 2007-09-03 | 2013-10-16 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| JP5264139B2 (ja) * | 2007-10-09 | 2013-08-14 | スパンション エルエルシー | 半導体装置の製造方法 |
| WO2009053779A1 (en) * | 2007-10-23 | 2009-04-30 | Freescale Semiconductor, Inc. | Method for manufacturing a non-volatile memory, nonvolatile memory device, and an integrated circuit |
| JP5308024B2 (ja) * | 2007-12-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| JP5421549B2 (ja) * | 2008-05-23 | 2014-02-19 | スパンション エルエルシー | 半導体装置の製造方法及び半導体装置 |
| JP5566013B2 (ja) * | 2008-07-28 | 2014-08-06 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| US8288815B2 (en) * | 2008-12-12 | 2012-10-16 | Macronix International Co., Ltd. | Gate structure of semiconductor device having a conductive structure with a middle portion and two spacer portions |
| CN103545215B (zh) * | 2012-07-17 | 2016-06-29 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| JP5789654B2 (ja) * | 2013-12-13 | 2015-10-07 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| CN109065445B (zh) * | 2018-07-13 | 2020-10-09 | 上海华力集成电路制造有限公司 | 金属栅极结构的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065083A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif a circuit integre semi-conducteur et son procede de fabrication |
| WO2001017030A1 (en) * | 1999-08-27 | 2001-03-08 | Macronix America, Inc. | Non-volatile memory structure for twin-bit storage and methods of making same |
| US6335554B1 (en) * | 1999-03-08 | 2002-01-01 | Kabushiki Kaisha Toshiba | Semiconductor Memory |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5120672A (en) * | 1989-02-22 | 1992-06-09 | Texas Instruments Incorporated | Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region |
| JPH04337672A (ja) * | 1991-05-15 | 1992-11-25 | Kawasaki Steel Corp | 半導体記憶装置及びその製造方法 |
| US5324675A (en) * | 1992-03-31 | 1994-06-28 | Kawasaki Steel Corporation | Method of producing semiconductor devices of a MONOS type |
| DE69322487T2 (de) * | 1992-05-29 | 1999-06-10 | Citizen Watch Co., Ltd., Tokio/Tokyo | Verfahren zur herstellung einer nichtflüchtigen halbleiterspeicheranordnung |
| JPH06151833A (ja) * | 1992-11-16 | 1994-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2929944B2 (ja) * | 1994-09-09 | 1999-08-03 | 株式会社デンソー | 半導体装置の製造方法 |
| US5989957A (en) * | 1997-05-21 | 1999-11-23 | Advanced Micro Devices | Process for fabricating semiconductor memory device with high data retention including silicon oxynitride etch stop layer formed at high temperature with low hydrogen ion concentration |
| US6242308B1 (en) * | 1999-07-16 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Method of forming poly tip to improve erasing and programming speed split gate flash |
| US6221708B1 (en) * | 1999-07-23 | 2001-04-24 | Micron Technology, Inc. | Field effect transistor assemblies, integrated circuitry, and methods of forming field effect transistors and integrated circuitry |
| US6255165B1 (en) * | 1999-10-18 | 2001-07-03 | Advanced Micro Devices, Inc. | Nitride plug to reduce gate edge lifting |
| US6238978B1 (en) * | 1999-11-05 | 2001-05-29 | Advanced Micro Devices, Inc | Use of etch to blunt gate corners |
| JP3573691B2 (ja) * | 2000-07-03 | 2004-10-06 | シャープ株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6440789B1 (en) * | 2000-11-01 | 2002-08-27 | Advanced Micro Devices, Inc. | Photoresist spacer process simplification to eliminate the standard polysilicon or oxide spacer process for flash memory circuits |
-
2002
- 2002-02-07 DE DE10205079A patent/DE10205079B4/de not_active Expired - Fee Related
- 2002-03-08 US US10/093,722 patent/US6627498B2/en not_active Expired - Lifetime
-
2003
- 2003-01-27 CN CNB038033925A patent/CN100373551C/zh not_active Expired - Fee Related
- 2003-01-27 TW TW092101748A patent/TWI251307B/zh not_active IP Right Cessation
- 2003-01-27 WO PCT/DE2003/000216 patent/WO2003067640A2/de active Application Filing
- 2003-01-27 JP JP2003566888A patent/JP2006506799A/ja active Pending
- 2003-01-27 KR KR1020047012080A patent/KR100638930B1/ko not_active IP Right Cessation
- 2003-01-27 EP EP03704257A patent/EP1472721A2/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065083A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Dispositif a circuit integre semi-conducteur et son procede de fabrication |
| US6335554B1 (en) * | 1999-03-08 | 2002-01-01 | Kabushiki Kaisha Toshiba | Semiconductor Memory |
| WO2001017030A1 (en) * | 1999-08-27 | 2001-03-08 | Macronix America, Inc. | Non-volatile memory structure for twin-bit storage and methods of making same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1692473A (zh) | 2005-11-02 |
| TWI251307B (en) | 2006-03-11 |
| US6627498B2 (en) | 2003-09-30 |
| DE10205079A1 (de) | 2003-08-28 |
| KR20040094423A (ko) | 2004-11-09 |
| WO2003067640A2 (de) | 2003-08-14 |
| KR100638930B1 (ko) | 2006-10-26 |
| DE10205079B4 (de) | 2008-01-03 |
| WO2003067640A3 (de) | 2003-10-23 |
| JP2006506799A (ja) | 2006-02-23 |
| EP1472721A2 (de) | 2004-11-03 |
| TW200303076A (en) | 2003-08-16 |
| US20030148582A1 (en) | 2003-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100373551C (zh) | 制造及建构存储单元之方法 | |
| JP3976729B2 (ja) | メモリセル、メモリセル構成、および製造方法 | |
| US9379120B2 (en) | Metal control gate structures and air gap isolation in non-volatile memory | |
| TW565947B (en) | Non-volatile memory cells with selectively formed floating gate | |
| JP4989630B2 (ja) | Ｎａｎｄフラッシュメモリにおけるアレイソース線 | |
| US20020074614A1 (en) | Semiconductor device and manufacturing method therefor | |
| KR100634266B1 (ko) | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 | |
| US20060186480A1 (en) | Charge-trapping memory device and method for production | |
| TW201225213A (en) | Air gap isolation in non-volatile memory | |
| US20030075756A1 (en) | Nonvolatile semiconductor memory device and its manufacturing method | |
| JP2003309182A (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO2011156695A1 (en) | Air gap isolation between the bit lines of a non-volatile memory and methods of manufacturing the same | |
| TW201214630A (en) | Non-volatile memory with flat cell structures and air gap isolation | |
| TW201637198A (zh) | 非揮發性記憶體元件及其製作方法 | |
| US6420232B1 (en) | Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes | |
| CN104218075A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN105321954A (zh) | 制造半导体器件的方法 | |
| JP2006511076A (ja) | 縦型スプリット・ゲート不揮発性メモリ・セルおよび製造方法 | |
| US6509222B1 (en) | Process for manufacturing electronic devices comprising nonvolatile memory cells of reduced dimensions | |
| US11322507B2 (en) | Method of making memory cells, high voltage devices and logic devices on a substrate with silicide on conductive blocks | |
| US7084453B2 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric | |
| US8258564B2 (en) | Integrated circuit with floating-gate electrodes including a transition metal and corresponding manufacturing method | |
| JP2021523575A (ja) | シリコンオンインシュレータ基板を備えた埋め込みメモリデバイスを製造する方法 | |
| TWI784635B (zh) | 通過導電塊上的矽化物在基板上製造記憶體單元、高電壓裝置和邏輯裝置的方法 | |
| US6706578B2 (en) | Floating gate for memory and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |