JPH04337672A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法Info
- Publication number
- JPH04337672A JPH04337672A JP3110286A JP11028691A JPH04337672A JP H04337672 A JPH04337672 A JP H04337672A JP 3110286 A JP3110286 A JP 3110286A JP 11028691 A JP11028691 A JP 11028691A JP H04337672 A JPH04337672 A JP H04337672A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- nitride film
- gate electrode
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 238000003860 storage Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 239000010703 silicon Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 230000010354 integration Effects 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、半導体記憶装置及び
その製造方法に関し、特に、EEP−ROM(Elec
trically Erasable and Pro
grammable Read Only Memor
y )の一つであるMONOS(Metal Oxid
e Nitride Oxide Semicondu
ctor )型の半導体記憶装置の小型化等を図ったも
のである。
その製造方法に関し、特に、EEP−ROM(Elec
trically Erasable and Pro
grammable Read Only Memor
y )の一つであるMONOS(Metal Oxid
e Nitride Oxide Semicondu
ctor )型の半導体記憶装置の小型化等を図ったも
のである。
【0002】
【従来の技術】MONOS型の半導体記憶装置は、ゲー
ト電極と半導体基板との間に、酸化膜,ナイトライド膜
及び酸化膜をこの順序で介在させたものであって、ナイ
トライド膜と上層側の酸化膜との界面に電荷を蓄積させ
た時のしきい値電圧が、電荷を蓄積させていない時のし
きい値電圧よりも高くなることを利用して、情報を記憶
している。
ト電極と半導体基板との間に、酸化膜,ナイトライド膜
及び酸化膜をこの順序で介在させたものであって、ナイ
トライド膜と上層側の酸化膜との界面に電荷を蓄積させ
た時のしきい値電圧が、電荷を蓄積させていない時のし
きい値電圧よりも高くなることを利用して、情報を記憶
している。
【0003】そして、MONOS型の半導体記憶装置は
、チャネル領域から下層側の酸化膜を突き抜けてゲート
電極に向かって移動してきた電荷を、ナイトライド膜と
上層側の酸化膜との界面に蓄積させる構成であるので、
ナイトライド膜中のトラップに電荷を蓄積するMNOS
(Metal Nitride Oxide Semi
conductor )型の半導体記憶装置に比べて、
ナイトライド膜の膜厚を薄くできるという利点がある。
、チャネル領域から下層側の酸化膜を突き抜けてゲート
電極に向かって移動してきた電荷を、ナイトライド膜と
上層側の酸化膜との界面に蓄積させる構成であるので、
ナイトライド膜中のトラップに電荷を蓄積するMNOS
(Metal Nitride Oxide Semi
conductor )型の半導体記憶装置に比べて、
ナイトライド膜の膜厚を薄くできるという利点がある。
【0004】
【発明が解決しようとする課題】ここで、MONOS型
の半導体記憶装置にあっては、電荷が蓄積されていない
時には、しきい値電圧が負であることから常にチャネル
が形成されてしまうため、この時に不要なドレイン電流
が流れないように、MONOS型の半導体記憶装置のゲ
ート(メモリゲート)とともに、この半導体記憶装置が
選択された時にのみドレイン電流を通過させるチャネル
を形成するためのゲート(選択ゲート)を設けている。
の半導体記憶装置にあっては、電荷が蓄積されていない
時には、しきい値電圧が負であることから常にチャネル
が形成されてしまうため、この時に不要なドレイン電流
が流れないように、MONOS型の半導体記憶装置のゲ
ート(メモリゲート)とともに、この半導体記憶装置が
選択された時にのみドレイン電流を通過させるチャネル
を形成するためのゲート(選択ゲート)を設けている。
【0005】このため、MONOS型の半導体記憶装置
は、実質的には二つのトランジスタで一つの記憶装置を
構成していることになるから、装置の小型化を図るため
には、例えば、「IEEE 1990 Symposi
um on VLSI Circuits」の102頁
、Fig.1 に記載されるようにメモリゲートと選択
ゲートとをオーバラップさせる等の工夫が必要である。
は、実質的には二つのトランジスタで一つの記憶装置を
構成していることになるから、装置の小型化を図るため
には、例えば、「IEEE 1990 Symposi
um on VLSI Circuits」の102頁
、Fig.1 に記載されるようにメモリゲートと選択
ゲートとをオーバラップさせる等の工夫が必要である。
【0006】しかし、上記文献に記載されるようにメモ
リゲートと選択ゲートとをオーバラップさせる技術では
、製造工程が複雑になって、コストの増大を招くという
欠点があるし、また、装置の小型化も不十分であった。
リゲートと選択ゲートとをオーバラップさせる技術では
、製造工程が複雑になって、コストの増大を招くという
欠点があるし、また、装置の小型化も不十分であった。
【0007】本発明は、このような従来の技術が有する
未解決の課題に着目してなされたものであって、小型化
及び製造コストの低減が図れるMONOS型の半導体記
憶装置並びにその製造方法を提供することを目的として
いる。
未解決の課題に着目してなされたものであって、小型化
及び製造コストの低減が図れるMONOS型の半導体記
憶装置並びにその製造方法を提供することを目的として
いる。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の半導体記憶装置は、ゲート電極と半
導体基板との間に、酸化膜からなる第1の膜と、前記ゲ
ート電極側の面及び前記半導体基板側の面が酸化膜で覆
われたナイトライドからなる第2の膜とを、前記半導体
基板に生成されるチャネルの導通方向に並べて介在させ
た。
に、請求項1記載の半導体記憶装置は、ゲート電極と半
導体基板との間に、酸化膜からなる第1の膜と、前記ゲ
ート電極側の面及び前記半導体基板側の面が酸化膜で覆
われたナイトライドからなる第2の膜とを、前記半導体
基板に生成されるチャネルの導通方向に並べて介在させ
た。
【0009】また、請求項2記載の半導体記憶装置の製
造方法は、半導体基板上に薄い酸化膜を形成する工程と
、前記薄い酸化膜上にナイトライド膜を形成する工程と
、チャネル領域上に前記ナイトライド膜が存在する部分
と存在しない部分とがチャネルの導通方向に並んで併存
するように前記ナイトライド膜を選択的に除去する工程
と、前記ナイトライド膜を選択的に除去した後に前記半
導体基板上及び前記ナイトライド膜上に酸化膜を形成す
る工程と、その酸化膜上に金属膜を形成する工程と、前
記チャネル領域上に前記薄い酸化膜,ナイトライド膜,
酸化膜及び金属膜が残存するようにこれらを選択的に除
去する工程と、前記半導体基板にソース・ドレインを形
成する工程と、を備えた。
造方法は、半導体基板上に薄い酸化膜を形成する工程と
、前記薄い酸化膜上にナイトライド膜を形成する工程と
、チャネル領域上に前記ナイトライド膜が存在する部分
と存在しない部分とがチャネルの導通方向に並んで併存
するように前記ナイトライド膜を選択的に除去する工程
と、前記ナイトライド膜を選択的に除去した後に前記半
導体基板上及び前記ナイトライド膜上に酸化膜を形成す
る工程と、その酸化膜上に金属膜を形成する工程と、前
記チャネル領域上に前記薄い酸化膜,ナイトライド膜,
酸化膜及び金属膜が残存するようにこれらを選択的に除
去する工程と、前記半導体基板にソース・ドレインを形
成する工程と、を備えた。
【0010】
【作用】請求項1記載の発明にあっては、ゲート電極は
一つであるが、第1の膜が介在している部分は、MOS
(Metal Oxide Semiconducto
r )構造をなし、第2の膜が介在している部分は、M
ONOS構造をなすので、MOS型のトランジスタとM
ONOS型の半導体記憶装置とが、チャネルの導通方向
に並んで構成されているのと同じである。
一つであるが、第1の膜が介在している部分は、MOS
(Metal Oxide Semiconducto
r )構造をなし、第2の膜が介在している部分は、M
ONOS構造をなすので、MOS型のトランジスタとM
ONOS型の半導体記憶装置とが、チャネルの導通方向
に並んで構成されているのと同じである。
【0011】そして、例えば半導体基板がP型であれば
、第1の膜が介在している部分の下側には、ゲート電圧
が高レベルの時にチャネルが形成され、ゲート電圧が低
レベルの時にはチャネルが形成されないし、また、第2
の膜が介在している部分の下側には、ナイトライド膜と
上層側の酸化膜との界面に電荷が蓄積されていなければ
、ゲート電圧が低レベルであってもチャネルが形成され
、電荷が蓄積されていれば、しきい値電圧が高くなるの
で、通常の振幅範囲内における高レベルのゲート電圧を
印加してもチャネルは形成されない。
、第1の膜が介在している部分の下側には、ゲート電圧
が高レベルの時にチャネルが形成され、ゲート電圧が低
レベルの時にはチャネルが形成されないし、また、第2
の膜が介在している部分の下側には、ナイトライド膜と
上層側の酸化膜との界面に電荷が蓄積されていなければ
、ゲート電圧が低レベルであってもチャネルが形成され
、電荷が蓄積されていれば、しきい値電圧が高くなるの
で、通常の振幅範囲内における高レベルのゲート電圧を
印加してもチャネルは形成されない。
【0012】このため、ナイトライド膜と上層側の酸化
膜との界面に電荷が蓄積されていない時に、ゲート電極
に高レベルの電圧を印加した場合にのみ、ゲート電極下
側の半導体基板全体にチャネルが形成される。
膜との界面に電荷が蓄積されていない時に、ゲート電極
に高レベルの電圧を印加した場合にのみ、ゲート電極下
側の半導体基板全体にチャネルが形成される。
【0013】一方、請求項2記載の発明にあっては、半
導体基板上に、薄い酸化膜及びナイトライド膜がこの順
序で形成された後に、そのナイトライド膜が選択的に除
去され、そして半導体基板上及びナイトライド膜上に酸
化膜が形成されると、チャネル領域上には、酸化膜のみ
からなる膜と、酸化膜,ナイトライド及び酸化膜をこの
順序で積層した膜とが、チャネルの導通方向に並んで併
存することになる。
導体基板上に、薄い酸化膜及びナイトライド膜がこの順
序で形成された後に、そのナイトライド膜が選択的に除
去され、そして半導体基板上及びナイトライド膜上に酸
化膜が形成されると、チャネル領域上には、酸化膜のみ
からなる膜と、酸化膜,ナイトライド及び酸化膜をこの
順序で積層した膜とが、チャネルの導通方向に並んで併
存することになる。
【0014】従って、酸化膜上に金属膜を形成した後に
、チャネル領域上に、薄い酸化膜,ナイトライド膜,酸
化膜及び金属膜が残存するようにこれらを選択的に除去
し、さらに、半導体基板にソース・ドレインを形成すれ
ば、MOS型の半導体装置と、MONOS型の半導体記
憶装置とが、チャネルの導通方向に並んで構成されたこ
とになる。
、チャネル領域上に、薄い酸化膜,ナイトライド膜,酸
化膜及び金属膜が残存するようにこれらを選択的に除去
し、さらに、半導体基板にソース・ドレインを形成すれ
ば、MOS型の半導体装置と、MONOS型の半導体記
憶装置とが、チャネルの導通方向に並んで構成されたこ
とになる。
【0015】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図1(a)〜(f)は、本発明に係る半導体記
憶装置の製造工程を示す断面図である。
明する。図1(a)〜(f)は、本発明に係る半導体記
憶装置の製造工程を示す断面図である。
【0016】先ず、熱酸化(例えば、850℃、30分
、N2 /O2 =3000)を行って、半導体基板と
してのシリコン基板1の表面に、薄い酸化膜としての2
0Å程度のシリコン酸化膜2を形成した後に(図1(a
)参照)、減圧CVD(例えば、720℃、5分)を行
って、その薄いシリコン酸化膜2の表面に、ナイトライ
ド膜としての80Å程度のシリコン窒化膜3を形成する
(図1(b)参照)。
、N2 /O2 =3000)を行って、半導体基板と
してのシリコン基板1の表面に、薄い酸化膜としての2
0Å程度のシリコン酸化膜2を形成した後に(図1(a
)参照)、減圧CVD(例えば、720℃、5分)を行
って、その薄いシリコン酸化膜2の表面に、ナイトライ
ド膜としての80Å程度のシリコン窒化膜3を形成する
(図1(b)参照)。
【0017】次いで、後にチャネルが形成される領域上
に、シリコン窒化膜3及びシリコン酸化膜2が存在する
部分と、シリコン基板1の表面が露出する部分とが、そ
のチャネルの導通方向(図1左右方向)に並んで併存す
るように、レジストパターン4を利用して、シリコン窒
化膜3及びシリコン酸化膜2を選択的にエッチングする
(図1(c)参照)。なお、シリコン窒化膜3は、比較
的ダメージの少ない熱リン酸によるエッチングにより除
去し、シリコン酸化膜2は、HF処理により除去する。
に、シリコン窒化膜3及びシリコン酸化膜2が存在する
部分と、シリコン基板1の表面が露出する部分とが、そ
のチャネルの導通方向(図1左右方向)に並んで併存す
るように、レジストパターン4を利用して、シリコン窒
化膜3及びシリコン酸化膜2を選択的にエッチングする
(図1(c)参照)。なお、シリコン窒化膜3は、比較
的ダメージの少ない熱リン酸によるエッチングにより除
去し、シリコン酸化膜2は、HF処理により除去する。
【0018】そして、レジストパターン4を剥離した後
に、シリコン基板1の表面全体を熱酸化(例えば、ウエ
ット酸化、900℃、10分)する。すると、酸化スピ
ードの差から、シリコン窒化膜3が除去されたシリコン
基板1の表面には厚い(200Å程度)酸化膜5が形成
され、シリコン窒化膜3の表面には薄い(15〜20Å
程度)酸化膜6が形成される(図1(d)参照)。
に、シリコン基板1の表面全体を熱酸化(例えば、ウエ
ット酸化、900℃、10分)する。すると、酸化スピ
ードの差から、シリコン窒化膜3が除去されたシリコン
基板1の表面には厚い(200Å程度)酸化膜5が形成
され、シリコン窒化膜3の表面には薄い(15〜20Å
程度)酸化膜6が形成される(図1(d)参照)。
【0019】次いで、酸化膜5及び6の表面全体に、金
属膜としてのポリシリコン膜を堆積した後に、チャネル
領域上に、シリコン酸化膜2,シリコン窒化膜3,シリ
コン酸化膜5,6及びポリシリコン膜が残存するように
、フォト工程,ポリシリコンエッチ,酸化膜エッチ及び
窒化膜エッチを行って、シリコン基板1上に、ゲート電
極7を形成する(図1(e)参照)。
属膜としてのポリシリコン膜を堆積した後に、チャネル
領域上に、シリコン酸化膜2,シリコン窒化膜3,シリ
コン酸化膜5,6及びポリシリコン膜が残存するように
、フォト工程,ポリシリコンエッチ,酸化膜エッチ及び
窒化膜エッチを行って、シリコン基板1上に、ゲート電
極7を形成する(図1(e)参照)。
【0020】そして、シリコン基板1の所定領域に不純
物イオン(シリコン基板1がP型であれば、N型のイオ
ン)を導入して、ソース8及びドレイン9を形成する(
図1(f)参照)。その後は、通常の方法で配線等を行
う。
物イオン(シリコン基板1がP型であれば、N型のイオ
ン)を導入して、ソース8及びドレイン9を形成する(
図1(f)参照)。その後は、通常の方法で配線等を行
う。
【0021】この結果、シリコン基板1とゲート電極7
との間には、シリコン酸化膜5のみからなる一層の膜(
第1の膜)と、シリコン酸化膜2,シリコン窒化膜3及
びシリコン酸化膜6からなる三層の膜(第2の膜)とが
、チャネルの導通方向に並んで介在している構造になる
。
との間には、シリコン酸化膜5のみからなる一層の膜(
第1の膜)と、シリコン酸化膜2,シリコン窒化膜3及
びシリコン酸化膜6からなる三層の膜(第2の膜)とが
、チャネルの導通方向に並んで介在している構造になる
。
【0022】つまり、本実施例の製造工程により、ゲー
ト電極7を共通として、MOS(ゲート電極7−シリコ
ン酸化膜5−シリコン基板1)構造の半導体装置と、M
ONOS(ゲート電極7−シリコン酸化膜6−シリコン
窒化膜3−シリコン酸化膜2−シリコン基板1)構造の
半導体装置とが、チャネルの導通方向に並んで一体に製
造されることになり、これは、EEP−ROMとして作
用する。
ト電極7を共通として、MOS(ゲート電極7−シリコ
ン酸化膜5−シリコン基板1)構造の半導体装置と、M
ONOS(ゲート電極7−シリコン酸化膜6−シリコン
窒化膜3−シリコン酸化膜2−シリコン基板1)構造の
半導体装置とが、チャネルの導通方向に並んで一体に製
造されることになり、これは、EEP−ROMとして作
用する。
【0023】即ち、シリコン基板1がP型であれば、ゲ
ート電極7に正の高電圧を印加した時に発生するシリコ
ン基板1からシリコン酸化膜2を通過するトンネル電流
により、シリコン窒化膜3及びシリコン酸化膜6の界面
に電子を捕獲する一方、捕獲された電子は、ゲート電極
7に負の高電圧を印加することにより、シリコン基板1
側に放出される。
ート電極7に正の高電圧を印加した時に発生するシリコ
ン基板1からシリコン酸化膜2を通過するトンネル電流
により、シリコン窒化膜3及びシリコン酸化膜6の界面
に電子を捕獲する一方、捕獲された電子は、ゲート電極
7に負の高電圧を印加することにより、シリコン基板1
側に放出される。
【0024】そして、シリコン窒化膜3及びシリコン酸
化膜6の界面に電子が蓄積されていれば、MONOS構
造の部分のしきい値電圧が高くなるから、ゲート電極7
に通常範囲内の高レベルの電圧を印加しても、シリコン
酸化膜5の下側にはチャネルが形成されるが、シリコン
酸化膜2の下側にはチャネルが形成されないので、ドレ
イン電流は流れない。
化膜6の界面に電子が蓄積されていれば、MONOS構
造の部分のしきい値電圧が高くなるから、ゲート電極7
に通常範囲内の高レベルの電圧を印加しても、シリコン
酸化膜5の下側にはチャネルが形成されるが、シリコン
酸化膜2の下側にはチャネルが形成されないので、ドレ
イン電流は流れない。
【0025】一方、シリコン窒化膜3及びシリコン酸化
膜6の界面に電子が蓄積されていなければ、MONOS
構造の部分のしきい値電圧は負になるから、シリコン酸
化膜2の下側には、常にチャネルが形成されている。
膜6の界面に電子が蓄積されていなければ、MONOS
構造の部分のしきい値電圧は負になるから、シリコン酸
化膜2の下側には、常にチャネルが形成されている。
【0026】しかし、シリコン酸化膜5の下側には、ゲ
ート電極7に高レベルの電圧を印加した時にのみチャネ
ルが形成される。従って、ドレイン電流が常時流れてし
まうようなことはないから、無駄な電力消費が避けられ
るし、ビット線(図示せず)に接続された複数の記憶装
置の内の個々の装置に対する個別のアクセスが可能とな
り、半導体集積回路として正常に動作する。
ート電極7に高レベルの電圧を印加した時にのみチャネ
ルが形成される。従って、ドレイン電流が常時流れてし
まうようなことはないから、無駄な電力消費が避けられ
るし、ビット線(図示せず)に接続された複数の記憶装
置の内の個々の装置に対する個別のアクセスが可能とな
り、半導体集積回路として正常に動作する。
【0027】そして、本実施例の構成であれば、一つの
ゲート電極7で正常に動作することから、メモリゲート
及び選択ゲートを別々に設ける必要がなく、これらを別
々に設けていた従来の構成に比べて面積が小さくて済み
、高集積化が図られる。
ゲート電極7で正常に動作することから、メモリゲート
及び選択ゲートを別々に設ける必要がなく、これらを別
々に設けていた従来の構成に比べて面積が小さくて済み
、高集積化が図られる。
【0028】しかも、図1(a)〜(f)を伴って説明
したように、特に複雑な製造工程が不要であるため、製
造コストの大幅な増大等を招くこともない。
したように、特に複雑な製造工程が不要であるため、製
造コストの大幅な増大等を招くこともない。
【0029】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、ゲート電極が共通であるから、面積が小さ
くて済み、高集積化が図られるという効果がある。
明によれば、ゲート電極が共通であるから、面積が小さ
くて済み、高集積化が図られるという効果がある。
【0030】また、請求項2記載の発明によれば、請求
項1記載の半導体記憶装置を、簡易な工程で製造するこ
とができるので、コストの大幅な増大等を招くことがな
いという効果がある。
項1記載の半導体記憶装置を、簡易な工程で製造するこ
とができるので、コストの大幅な増大等を招くことがな
いという効果がある。
【図1】本発明の一実施例における製造工程を示す断面
図である。
図である。
1 シリコン基板(半導体基板)2
シリコン酸化膜(薄い酸化膜)3 シリ
コン窒化膜(ナイトライド)5,6 シリコン酸化膜
(酸化膜) 7 ゲート電極 8 ソース 9 ドレイン
シリコン酸化膜(薄い酸化膜)3 シリ
コン窒化膜(ナイトライド)5,6 シリコン酸化膜
(酸化膜) 7 ゲート電極 8 ソース 9 ドレイン
Claims (2)
- 【請求項1】 ゲート電極と半導体基板との間に、酸
化膜からなる第1の膜と、前記ゲート電極側の面及び前
記半導体基板側の面が酸化膜で覆われたナイトライドか
らなる第2の膜とを、前記半導体基板に生成されるチャ
ネルの導通方向に並べて介在させたことを特徴とする半
導体記憶装置。 - 【請求項2】 半導体基板上に薄い酸化膜を形成する
工程と、前記薄い酸化膜上にナイトライド膜を形成する
工程と、チャネル領域上に前記ナイトライド膜が存在す
る部分と存在しない部分とがチャネルの導通方向に並ん
で併存するように前記ナイトライド膜を選択的に除去す
る工程と、前記ナイトライド膜を選択的に除去した後に
前記半導体基板上及び前記ナイトライド膜上に酸化膜を
形成する工程と、その酸化膜上に金属膜を形成する工程
と、前記チャネル領域上に前記薄い酸化膜,ナイトライ
ド膜,酸化膜及び金属膜が残存するようにこれらを選択
的に除去する工程と、前記半導体基板にソース・ドレイ
ンを形成する工程と、を備えたことを特徴とする半導体
記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3110286A JPH04337672A (ja) | 1991-05-15 | 1991-05-15 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3110286A JPH04337672A (ja) | 1991-05-15 | 1991-05-15 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04337672A true JPH04337672A (ja) | 1992-11-25 |
Family
ID=14531847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3110286A Pending JPH04337672A (ja) | 1991-05-15 | 1991-05-15 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04337672A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003067640A3 (de) * | 2002-02-07 | 2003-10-23 | Infineon Technologies Ag | Verfahren zur herstellung und aufbau einer speicherzelle |
EP1471577A2 (en) * | 2003-04-18 | 2004-10-27 | Samsung Electronics Co., Ltd. | Byte-operational nonvolatile semiconductor memory device |
WO2009104688A1 (ja) * | 2008-02-20 | 2009-08-27 | 日本電気株式会社 | 不揮発性記憶装置およびその製造方法 |
US9029931B2 (en) | 2010-09-22 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-05-15 JP JP3110286A patent/JPH04337672A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003067640A3 (de) * | 2002-02-07 | 2003-10-23 | Infineon Technologies Ag | Verfahren zur herstellung und aufbau einer speicherzelle |
EP1471577A2 (en) * | 2003-04-18 | 2004-10-27 | Samsung Electronics Co., Ltd. | Byte-operational nonvolatile semiconductor memory device |
EP1471577A3 (en) * | 2003-04-18 | 2008-10-08 | Samsung Electronics Co., Ltd. | Byte-operational nonvolatile semiconductor memory device |
WO2009104688A1 (ja) * | 2008-02-20 | 2009-08-27 | 日本電気株式会社 | 不揮発性記憶装置およびその製造方法 |
US8212309B2 (en) | 2008-02-20 | 2012-07-03 | Nec Corporation | Non-volatile memory device and method of manufacturing same |
JP5521555B2 (ja) * | 2008-02-20 | 2014-06-18 | 日本電気株式会社 | 不揮発性記憶装置およびその製造方法 |
US9029931B2 (en) | 2010-09-22 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US9231115B2 (en) | 2010-09-22 | 2016-01-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509225B2 (en) | Semiconductor device and method of manufacturing the same | |
US5338954A (en) | Semiconductor memory device having an insulating film and a trap film joined in a channel region | |
JPS6410107B2 (ja) | ||
US5518947A (en) | Method of forming a semiconductor memory device having silicon nitride overlying only in peripheral circuit area | |
JP2000188339A (ja) | 半導体装置及びその製造方法 | |
JPH1074914A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH06326273A (ja) | 半導体記憶装置 | |
JP2819972B2 (ja) | 半導体装置の製造方法 | |
JPH0548113A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JPH04337672A (ja) | 半導体記憶装置及びその製造方法 | |
JP4672197B2 (ja) | 半導体記憶装置の製造方法 | |
JP3186041B2 (ja) | Mosfet半導体装置の製造方法 | |
JPH01114070A (ja) | 半導体装置の製造方法 | |
JPH06168955A (ja) | Mos型半導体装置およびその製造方法 | |
JP2000188394A (ja) | 半導体装置及びその製造方法 | |
US7309629B2 (en) | Method for fabricating semiconductor device | |
JP3125929B2 (ja) | 半導体装置の製造方法 | |
US20040217411A1 (en) | Non-volatile semiconductor memory device and manufacturing method therefor | |
US5530276A (en) | Nonvolatile semiconductor memory device | |
JP2987882B2 (ja) | 半導体メモリの製造方法 | |
JPH0458566A (ja) | 不揮発性記憶装置及びその製造方法 | |
JPS62113478A (ja) | 不揮発性半導体メモリ | |
JPH09298281A (ja) | 半導体装置の製造方法 | |
JP3191313B2 (ja) | 半導体装置の製造方法 | |
JPS61214557A (ja) | 半導体集積回路装置の製造方法 |