CH654679A5 - Prozessrechner. - Google Patents

Description

Die Erfindung betrifft einen Prozessrechner gemäss dem Oberbegriff des Anspruchs 1. Er ist hauptsächlich für die Steuerung von Industriemaschinen und Industrieanlagen geeignet.

In jüngster Zeit werden immer mehr Mikroprozessoren zur Steuerung von Industriemaschinen oder -anlagen eingesetzt, da sie schnell arbeiten und den Vorteil bieten, dass die Steuerung über das Programm leichter zu beeinflussen und zu ändern ist, als es bei einer fest eingebauten mechanischen oder elektrischen Hardware-Steuerung der Fall ist. Darüber hinaus sind die Bausteine eines Mikroprozessorsystems insbesondere bei Massenherstellung relativ billig.

Bei der Steuerung von Industriemaschinen oder -anlagen durch Mikroprozessoren oder Prozessrechner ist es erwünscht, dass die Bedienung, d.h. die Programamierung und die Dateneingabe, leicht und unkompliziert ist, damit möglichst ungelernte Arbeitskräfte mit dem Gerät umgehen können. Je präziser der zeitliche Arbeitsaufwand gesteuert werden soll, desto mehr Daten müssen üblicherweise in einer kürzeren Zeit verarbeitet werden. Es ist daher ausserdem erwünscht, dass der Mikroprozessor oder Prozessrechner sehr schnell arbeitet.

Aufgabe der Erfindung ist es, einen Prozessrechner zu schaffen, der schnell arbeitet und besonders leicht sowohl zu programmieren als auch zu bedienen ist.

Diese Aufgabe wird durch einen Prozessrechner mit den im kennzeichnenden Teil des Anspruchs 1 aufgeführten Merkmalen gelöst.

Bei dem Prozessrechner nach der Erfindung ist insbesondere der Datenbus vom Adressbus getrennt. Der Datenbus ist nur für Daten vorhanden und wird nie mit Adressen belastet. Dadurch, dass ein gesonderter Adressrechner vorhanden ist, können Daten und Adressen völlig getrennt verarbeitet werden.

Während bei bekannten Mikroprozessoren ein Befehlszyklus beispielsweise folgendermassen abläuft: von einem Befehlsadresszähler wird die für den nächsten auszuführenden Befehl anstehende Adresse z.B. an ein ROM ausgegeben, das daraufhin den Befehl in das Befehlsregister der Zentraleinheit überträgt; nachdem der Befehl bezüglich der erforderlichen Daten dekodiert und interpretiert worden ist, werden diese Daten z.B. von einem RAM-Speicherplatz angefordert und der Rechenein5

10

15

20

25

30

35

40

45

50

55

60

65

3

654 679

heit zur Durchführung der durch den Befehl gewünschten Operation zugeführt, woraufhin das Ergebnis weiter verarbeitet wird; werden demgegenüber bei dem Prozessrechner nach der Erfindung die Daten und Adressen getrennt verarbeitet.

Der erfindungsgemässe Rechner arbeitet wie folgt; Die im jeweiligen Takt erforderliche Adresse wird vom Adressrechner aus dem Adressenspeicher entnommen, verarbeitet und dem Hauptspeicher zugeführt. Ausserdem gelangen die Daten, die verarbeitet werden sollen, durch die Dateneingabeeinheit in den Hauptspeicher, von wo sie ebenfalls taktgesteuert in die Arithmetik-Logik-Einheit eingegeben werden. Die Arithmetik-Logik-Einheit erhält den Operationsbefehl direkt taktgesteuert vom Programmspeicher und kann die gewünschte Operation sofort ausführen. Nach Übertragung des Operationsbefehls muss dieser also nicht erst interpretiert werden, um die notwendigen Daten von irgendeinem Speicherplatz abzufragen. Dadurch kann die Operation sehr schnell durchgeführt werden. Auch nach Beendigung der Operation kann das Ergebnis sofort über den für die Ausgabe freien Datenbus der Datenausgabeeinheit zugeführt werden, da der Datenbus nicht mit Adressen für neue Befehle belastet ist.

Ein Programmschrittzähler ruft nacheinander die einzelnen Programmschritte auf und steuert die Abgabe der Operationsbefehle aus dem Programmspeicher. Dieser Programmschrittzähler ist mit einem Programmschrittregister gekoppelt, das als Sprungregister dient. Dieses Sprungregister empfängt Sprungbefehle von einer zur Arithmetik-Logik-Einheit gehörenden Sprungbefehl-Logik. Auch die Sprungbefehl-Logik empfängt Sprungbedingungen direkt taktgesteuert aus dem Programmspeicher. Wenn daher das Ergebnis der Operation in der Arithmetik-Logik-Einheit einer Sprungbedingung unterliegt, wird ein Sprungbefehl über das Sprungregister an den Programmschrittzähler abgegeben, der nun direkt auf den im Sprungregister anstehenden Programmschritt springt und bis zum nächsten Sprungbefehl dort nacheinander die folgenden Programmschritte aufruft.

Es hat sich als vorteilhaft erwiesen, einen Sprungzykluszähler vorzusehen, der die Anzahl von Sprungwiederholungen oder Sprungschleifen steuert. Bei der Steuerung von Industriemaschinen ist es häufig erforderlich, dass ein Programmschritt oder eine Folge von Programmschritten mehrmals wiederholt wird, was mit Hilfe des Sprungzykluszählers leicht möglich ist, ohne dass langwierige Entscheidungsoperationen eingeschoben werden müssen.

Es hat sich weiterhin als vorteilhaft erwiesen, den Adressspeicher in Unterspeicher zu unterteilen, die hier der Einfachheit halber mit A, B, C, ... bezeichnet werden. Wenn beispielsweise drei Unterspeicher A, B, und C vorhanden sind, so werden bei jedem Programmschritt sukzessive die Unterspeicher in der Reihenfolge A, B, C aufgerufen. Der Adressrechner verarbeitet zuerst die Adresse A und leitet die Ergebnisadresse dem Hauptspeicher zu, der seinerseits die unter dieser Adresse gespeicherten Daten an die Arithmetik-Logik-Einheit übermittelt. In gleicher Weise werden nacheinander die Adressen B und C behandelt, wobei unter der Adresse C das Ergebnis der Operation in der Arithmetik-Logik-Einheit in den Hauptspeicher rückgespeichert wird.

Da die Daten (A) und (B) in der Arithmetik-Logik-Einheit statisch verarbeitet werden, vom Adressrechner jedoch nacheinander eintreffen, enthält die Arithmetik-Logik-Einheit zwei Zwischenspeicher, in denen die Daten aufgefangen werden und während der Restzeit des Programmschrittes bzw. bis zur nächsten Änderung anstehen.

Der Adressrechner arbeitet in einfachster Ausführung mit folgenden Befehlen, die der Programmspeicher im anstehenden Programmschritt fordert:

1. direkte Weitergabe der Adressen A, B und C an den Hauptspeicher und bei vorhandenem Abspeichern in ein Register zur späteren Verwendung.

2. Summenbildung der Adressen A, B und C mit den entsprechenden Adressen eines aufgerufenen Registers ohne Rück-

5 speicherung des Ergebnisses.

3. Wie unter 2., jedoch mit Rückspeichern des Ergebnisses in das aufgerufene Register.

Der Adressrechner weist deshalb vorzugsweise mehrere,,z.B. vier, Adressregister auf.

io Die Arithmetik-Logik-Einheit kann eine herkömmliche Logikschaltung sein. Es wird jedoch bevorzugt, dass zumindest die Sprungbefehllogik ein Festwertspeicher ist, in den die Sprungbedingungen als Tabelle eingeschrieben sind. Als Festwertspeicher dienen nichtlöschbare oder löschbare Nur-Lese-Speicher, 15 sogenannte ROMs oder EPROMs. Die am Festwertspeicher anstehenden Adressen und/oder Sprungbedingungen vom Programmspeicher geben den Speicherplatz an, an dem das gewünschte Ergebnis steht. Es wird dann als Sprungbefehl ausgegeben.

20 In einer weiteren bevorzugten Ausführungsform besteht die Arithmetik-Logik-Einheit (abgesehen von gegebenenfalls vorhandenen Zwischenspeichern) im wesentlichen nur aus Festwertspeichern, in die Tabellen eingeschrieben sind. Vorzugsweise enthält die Arithmetik-Logik-Einheit drei ROMs, von denen 25 zwei ROMs für die Verknüpfung der Daten (A) und (B) enthalten und das dritte ROM die Sprungbefehl-Logik enthält. Den beiden ROMs für die Verknüpfung werden die Daten, gegebenenfalls über Zwischenspeicher, aus dem Hauptspeicher sowie die Operationsbefehle vom Programmspeicher über Steuerein-30 gänge zugeführt. Aus den so adressierten Speicherplätzen in den Tabellen wird das Ergebnis abgefragt und weiterverarbeitet bzw. der Datenausgabeeinheit zugeführt.

In einer bevorzugten Ausführungsform des erfindungsge-mässen Prozessrechners sind die Daten (A) und (B) jeweils 4 35 Bit-Daten, von denen jeweils nur 3 Bit dem ersten ROM zugeführt und in diesem verarbeitet werden, während das vierte Bit jeweils dem zweiten ROM zugeführt wird. Das Ergebnis der Verknüpfung der ersten 3 Bits der Daten (A) mit den ersten 3 Bits der Daten (B) in dem ersten ROM wird als vierte Bit-Infor-40 mation an das zweite ROM abgegeben. 4 Bit-Steuereingänge führen den beiden ROMs jeweils die Operationsbefehle von dem Programmspeicher zu. Auf diese Weise lassen sich in jedem der beiden ROMs jeweils 16 Tabellen mit je einer 64stelligen Matrix (1024 Speicherplätze) ansprechen.

45 Da im BCD-Code und im binär-Code jeweils die ersten drei Bit gleich sind, wird zweckmässigerweise das vierte Bit dazu verwendet, um zu bestimmen, ob das Ergebnis binär oder BCD ist. Diese Information wird deshalb durch das vierte Bit dem zweiten ROM zugeführt, in dem die Entscheidung gefällt wird, so ob binär oder im BCD-Code gearbeitet wird, d.h. ob das Ergebnis der Verknüpfung der Daten im ersten ROM binär oder im BCD-Code vorliegt.

Bei internen Logik- oder Rechenoperationen arbeitet die Arithmetik-Logik-Einheit ausschliesslich mit dem Hauptspei-55 eher, wobei die Daten der Adressen A und B entnommen, verarbeitet und unter der Adresse C bei Bedarf zurückgespeichert werden. Als Adressen A, B und C können auch gleiche Adressen verwendet werden.

Es bleiben beispielsweise Daten aus z.B. Adresse B unbe-60 rücksichtigt, wenn von einer Rechenoperation nur das Vorzeichen benötigt wird; wenn von Daten (A) nur das invertierte Vorzeichen benötigt wird; usw.

Es wird zuweilen notwendig sein, den Operationsbefehl und/oder die Sprungbedingung zu dekodieren, nachdem sie von 65 dem Programmspeicher abgegeben worden sind, damit sie von der Arithmetik-Logik-Einheit und/oder der Sprungbefehl-Lo-gik verarbeitet werden können. In diesem Falle ist ein Dekoder entweder im Programmspeicherausgang oder im Eingang der

654 679

4

Arithmetik-Logik-Einheit bzw. der Sprungbefehl-Logik vorgesehen.

Es hat sich weiterhin als zweckmässig erwiesen, im Datenbus am Datenausgang einen Zwischenspeicher vorzusehen, in den die Arithmetik-Logik-Einheit das Operationsergebnis ausgibt. Dieser Zwischenspeicher dient als zeitlicher «Puffer» und steht der Arithmetik-Logik-Einheit nach Beendigung ihrer Operation stets zur Verfügung, wenn sie taktgesteuert ihr Ergebnis ausgibt. Die Datenausgabe der Arithmetik-Logik-Einheit ist nur zur Ausgabe des Ergebnisses offen und sonst gesperrt. Der Datenbus wird dadurch sofort wieder frei, und der Inhalt des Zwischenspeichers kann nach Bedarf in die Peripherie-Einheit ausgeleert werden.

In einer weiteren vorteilhaften Ausführungsform der Erfindung ist zwischen dem Datenbus und dem Adressrechner eine Übergabeeinheit vorgesehen, die einen Zugriff zum Adressrechner von aussen gestattet. Eine derartige Übergabeeinheit, die die Verbindung zwischen dem Datenbus und dem Adressrechner bzw. dem Adressrechner und dem Datenbus herstellt, bringt zusätzliche Vorteile, wenn beispielsweise mehrere Prozessrechner miteinander korrespondieren sollen. Diese Übergabeeinheit gestattet die Verwendung des gleichen Programmteiles zur Verarbeitung verschiedener Daten, die alle getrennt abgespeichert sind und von externen Befehlen oder bei besonderen Bedingungen nach Bedarf abgerufen werden können.

In einer weiteren vorteilhaften Ausführungsform des Prozessrechners nach der Erfindung ist an dem Programmspeicher ein Steuerausgang vorgesehen, von dem ein Steuersignal direkt an die Peripherie-Einheit des Rechners abgegeben werden kann. Dieses Steuersignal kann in jedem Programmschritt mitprogrammiert werden und bildet somit einen festen Teil des Pro-grammschrittes.

Für die gesamte Steuerung des Prozessrechners ist ein Taktgenerator vorhanden. Er ist vorzugsweise in herkömmlicher TTL-Technik (d.h. Transistor-Transistor-Logik-Technik) aufgebaut und umfasst einen Oszillator, der Fortschaltimpulse an ein Schieberegister liefert. Der Ausgang des Schieberegisters ist invertiert mit dem Eingang des Schieberegisters verbunden. Ein am Ausgang des Schieberegister ankommender L-Impuls wirkt invertierend auf den Eingang des Schieberegisters ein, so dass die nachfolgenden Impulse als H-Impulse das Schieberegister durchlaufen. Andererseits wirkt ein am Ausgang ankommender H-Impuls so invertierend auf den Eingang des Schieberegisters ein, dass die nachfolgenden Impulse das Schieberegister als L-Impulse durchlaufen. Besitzt das Schieberegister n-Stellen, so wechseln n L-Impulse mit n H-Impulsen am Ausgang des Taktgenerators ab.

Maximal n Takte (Impulse) bilden einen Programmschritt. Wenn ein Programmschritt n Takte umfassen soll, wird der letzte benötigte Ausgang des Schieberegisters invertiert mit dem Eingang des Schieberegisters verbunden. Ein Programmschritt besitzt dann nur so viele Takte, wie die Anzahl der von dem Schieberegister verwendeten Stellen beträgt.

Eine derartige Änderung der Programmschrittlänge ist leicht ohne Dekodierung durchzuführen. Der Prozessrechner kann dadurch leicht anderen, z.B. schneller arbeitenden Bauteilen an-gepasst werden.

Wenn beispielsweise ein 10 MHz-Oszillator zusammen mit einem 40stelligen Schieberegister für den Taktgenerator verwendet wird, werden aus den 10 MHz-Impulsen mit jeweils 0,1 (is Länge über die Zusammenfassung von 40 Takten zu einem Programmschritt Programmschritte mit der Länge von 4 fxs erzeugt.

Entsprechend der Programmschrittlänge von 4 ns können 250 000 Rechenoperationen pro Sekunde mit Abspeichern an beliebigen Speicherplätzen ausgeführt werden.

Für die Steuerung von Industriemaschinen, die üblicherweise mit Motoren arbeiten, gestattet diese hohe Rechengeschwindigkeit schon eine sehr präzise Steuerung. Ausserdem ist die Struktur des Prozessrechners so, dass im Maschinencode gearbeitet wird. Er ist daher einfach zu programmieren, was für die Steuerung von Industrieanlagen oder Industriemaschinen notwendig ist. Darüber hinaus ist seine Struktur so einfach, dass durch Auswechseln von wenigen ROMs das Programm relativ leicht geändert werden kann und sogar, wie oben dargelegt, die Programmschrittlänge verändert werden kann.

Die Erfindung wird nun durch Ausführungsbeispiele anhand der beigefügten Zeichnungen näher erläutert.

In den Zeichnungen zeigen:

Fig. 1 eine schematische Darstellung der wesentlichen Baueinheiten des erfindungsgemässen Prozessrechners,

Fig. 2 eine andere Ausführungsform des Hauptspeichers des Prozessrechners nach Fig. 1,

Fig. 3 eine schematische Darstellung einer Ausführungsform des Aufbaus der Arithmetik-Logik-Einheit des Prozessrechners nach Fig. 1,

Fig. 4 eine Ausführungsform der Datenausgabe des Prozessrechners nach Fig. 1,

Fig. 5 eine schematische Darstellung zur Erläuterung des Programmablaufs,

Fig. 6 eine andere Ausführungsform des Prozessrechners als Fig. 1 und

Fig. 7 eine schematische Darstellung des Taktgenerators.

Fig. 1 zeigt ein Ausführungsbeispiel für einen Prozessrechner nach der Erfindung. Das Programm ist in dem Programmspeicher PSp und dem Adressenspeicher ASp gespeichert. Der Adressenspeicher ASp ist über einen 16 Bit-Adressenbus mit einem Adressrechner AR verbunden, der die benötigten Adressen jeweils über eine 16 Bit-Leitung dem Hauptspeicher (oder Akkumulator) AKU zuführt.

Die zu verarbeitenden Daten werden von der Dateneinga-be-/-ausgabeeinheit I/O dem Hauptspeicher AKU zugeführt und unter der vom Adressrechner angegebenen Adresse abgespeichert.

Der Hauptspeicher besteht aus einem oder mehreren Schreib-Lese-Speichern, üblicherweise als «RAM» bezeichnet.

In dem Programmspeicher sind die für die Durchführung des Programms benötigten Befehle, Sprungbedingungen und ähnliches gespeichert. Die Operationsbefehle werden direkt der Arithmetik-Logik-Einheit, kurz «ALU» genannt, gegebenenfalls über einen Dekoder, zugeführt. Im dargestellten Beispiel ist für die Zuführung des Operationsbefehls eine 8 Bit-Leitung vorgesehen.

Die zu verarbeitenden Daten, die im Hauptspeicher gespeichert worden sind, werden der ALU über den 4 Bit-Datenbus zugeführt und gemäss dem Operationsbefehl verarbeitet. Das Ergebnis wird von der ALU über den 4 Bit-Datenbus an die Dateneingabe-/-ausgabeeinheit I/O abgegeben, wo es für den jeweiligen Zweck weiterverarbeitet wird. Ausserdem kann es erforderlich sein, dass das Ergebnis im Hauptspeicher aufbewahrt wird; in diesem Falle wird es zusätzlich über den Datenbus dem Hauptspeicher zugeführt.

Die ALU besitzt eine Sprungbefehllogik, in die die Sprungbedingung über eine 4 Bit-Leitung direkt oder gegebenenfalls über einen Dekoder vom Programmspeicher eingegeben wird. Ergibt die Verarbeitung der Daten in der ALU, dass ein Sprung auszuführen ist, so wird ein Sprungbefehl an ein Sprungregister abgegeben, in das vorher die Adresse des Programmschrittes von dem Programmspeicher eingelesen worden ist, auf den der Sprung erfolgen soll. Für einen Sprungbefehl ist üblicherweise eine 1 Bit-Steuerleitung ausreichend.

Der zeitliche Programmablauf wird durch einen Taktgenerator gesteuert, der die Taktimpulse den jeweiligen Bausteinen des Rechners zuführt. In einem unten noch näher erläuterten Beispiel beträgt die Länge eines Taktes 0,1 p.s, und 40 Takte sind zu einem Programmschritt von 4 |xs zusammengefasst. Obgleich

5

10

15

20

25

30

35

40

45

50

55

60

65

5

654 679

für die Steuerung von Industriemaschinen üblicherweise Rechenoperationen, die 40 Takte umfassen, ausreichend sind, ist es natürlich auch möglich, für längere bzw. einfachere Rechenoperationen mehr bzw. weniger Takte zu einem Programmschritt zusammenzufassen oder mehrere Programmschritte zu verwenden.

Ein Programmschrittzähler PZ steuert die Programmschritte, und zwar das Auslesen des Operationsbefehls, der Sprung-bedingung usw. aus dem Programmspeicher in die ALU und die Sprungbefehllogik sowie das Auslesen der Adressen in den Adressrechner für den laufenden Programmschritt. Liegt kein Sprungbefehl vor, so wird im fortlaufenden Programm weitergearbeitet. Liegt dagegen ein Sprungbefehl vor, so wird über das Sprungregister der Programmschrittzähler angewiesen, auf welchen Programmschritt gesprungen werden soll.

Bei Beginn eines Programmschrittes liest der Adressrechner aus dem Adressenspeicher Adressen aus, die er zu den Adressen verarbeitet, unter denen die im laufenden Programmschritt zu verarbeitenden Daten im Hauptspeicher abgelegt sind. Diese Daten werden daraufhin sukzessiv in die ALU eingelesen, verarbeitet, d.h. miteinander verknüpft, und das Ergebnis wird am Ende des Programmschrittes taktgesteuert an die Datenausgabeeinheit und/oder den Hauptspeicher über den Datenbus abgegeben.

Die Daten und ihre Adressen werden also getrennt verarbeitet und aufgrund der Taktsteuerung koordiniert.

Obgleich der wesentliche Bestandteil des Hauptspeichers aus einem oder mehreren RAM besteht, sind in einer weiteren Ausführungsform der Erfindung zusätzlich ein oder mehrere ROMs (d.h. Nur-Lese-Speicher) im Hauptspeicher vorgesehen. Diese Ausführungsform der Erfindung ist in Fig. 2 dargestellt. In dem zusätzlich vorhandenen ROM können beispielsweise bei der Verknüpfung der variierenden Daten benötigte apparative Festwerte, Sollwerte, Konstanten und dergleichen gespeichert sein.

In der in Fig. 1 dargestellten Ausführungsform des erfin-dungsgemässen Prozessrechners ist der Adressenspeicher in drei Unterspeicher A, B, C unterteilt. Durch diese Unterteilung wird die Programmierung vereinfacht, denn es werden jeweils der Reihe nach Daten (A), die den Adressen A entsprechen, zuerst in die ALU ausgelesen und dort dann mit Daten (B), die den Adressen B entsprechen, verknüpft. Das Ergebnis wird, wenn es abgespeichert werden soll, im Hauptspeicher unter einer Adresse C abgelegt.

Fig. 3 zeigt eine Ausführungsform des Grundaufbaus der ALU. Die ALU besteht im wesentlichen aus drei Nur-Lese-Speichern ROM I, ROM II und ROM III, denen über zwei Zwischenspeicher A und B die zu verarbeitenden Daten (A) und (B) aus dem Hauptspeicher AKU zugeführt werden, während sie die Operationsbefehle, einschliesslich der Sprungbedingungen, direkt vom Programmspeicher erhalten. In diese Nur-Lese-Speicher ROM I, ROM II und ROM III sind Daten in Tabellenform eingeschrieben, die jeweils als Ergebnisse logischer Verknüpfungen abgerufen werden können. Nachdem vom Hauptspeicher AKU nacheinander die Daten (A) in dem Zwischenspeicher A und die Daten (B) in dem Zwischenspeicher B eingetroffen sind, stehen sie dort zur statischen Weiterverarbeitung an. Taktgesteuert werden dann von den 4 Bit-Daten jeweils die ersten 3 Bit dem ROM I zugeführt und geben einen Speicherplatz in einer Tabellenmatrix an. Durch den gleichzeitig vom Programmspeicher taktgesteuert eintreffenden Operationsbefehl wird die Tabelle bestimmt, in der der richtige Matrixspeicherplatz liegt. Das Ergebnis dieser Verknüpfung der Daten (A) und (B) wird als 4 Bit-Information dem ROM II zugeführt. In ROM II wird durch das jeweilige vierte Bit der Daten (A) bzw. (B) angegeben, ob es sich bei demErgebnis aus ROM I um eine binäre oder eine BCD-Information handelt. Das Ergebnis wird dann über den 4 Bit-Datenbus taktgesteuert der Datenausgabeeinheit zugeführt, um dort weiterverarbeitet werden zu können. Ausserdem wird das Ergebnis oder ein Zwischenergebnis dem ROM III zugeführt, das die Sprungbefehllogik enthält. In diesem ROM III wird entschieden, ob eine Sprungbedingung, die 5 vom Programmspeicher an ROM III gegeben worden ist, erfüllt ist oder nicht. Das Ergebnis, im allgemeinen ein 1 Bit-Sprungbefehl, wird an das Sprungregister übertragen.

Die Datenausgabe ist taktgesteuert nur dann geöffnet, wenn ein Ergebnis ausgegeben werden soll. Die übrige Zeit ist der Da-lo tenausgang gesperrt.

In das Sprungregister, das im Beispiel der Fig. 1 16 Plätze aufweist und mit einer 4-Bit-Adressierung gefüllt worden ist, ist vorher die Adresse desjenigen Programmschrittes (mit 12-Bit) eingelesen worden, in den gegebenenfalls der Sprung erfolgen i5 soll. Wenn die ALU entscheidet, dass kein Sprung erfolgen soll, so wird im Programmschrittzähler einfach weitergezählt und zum nächsten Schritt übergegangen.

Das Sprungregister kann aus demProgrammspeicher nur auslesen, aber nicht in diesen einschreiben.

20 Es ist weiterhin dem Sprungregister ein Sprungzykluszähler zugeordnet, der seine Fortschaltimpulse aus dem Steuerprogramm erhält und nach Erreichen der zuvor eingegebenen Zykluszahl einen unbedingten Sprung zu einem Programmschritt einleitet, der im Sprungregister auf einem bestimmten Platz ab-25 gespeichert ist.

Fig. 5 zeigt schematisch den Ablauf der Datenverarbeitung in der ALU. Die Posten zeigen im einzelnen:

1. den Adressenspeicherausgang für die Adresse A

2. den Adressenspeicherausgang für die Adresse B

30

3. den Adressenspeicherausgang für die Adresse C

4. wann der Zwischenspeicher im Eingang des Adressrechners frei ist

5. wann in das Adressenregister geschrieben werden kann

6. wann ein Teil des Adressenregisters für Daten (A) nicht 35 mehr offen ist

7. wann ein Teil des Adressenregisters für Daten (B) nicht mehr offen ist

8. Daten (A) in AKU schreiben und Übernahme in ALU

9. Daten (B) in AKU schreiben und Übernahme in ALU 40 10. Übernahme Daten (C) in AKU

11. Dateneingabe A

12. Dateneingabe B

13. Datenausgabe C aus der ALU

14. Fortschaltimpulse des Programmschrittzählers

45 15. (Inverser) Zustand des Zwischenspeichers in der Datenausgabe

16. Takt für Datenausgabe an die Peripherie.

Zu Beginn des Programmschrittes mit 40 Takten ruft der so Adressrechner die Adresse der Daten (A) im Hauptspeicher auf, so dass diese Daten in die ALU, und zwar in ihren Zwischenspeicher A, eingelesen werden. Bei dem Übernahmetakt werden die Daten später aus dem Zwischenspeicher zur Verarbeitung in ROM I bzw. ROM II freigegeben. Vorher wird die Adresse der 55 Daten (B) im Hauptspeicher aufgerufen, woraufhin diese Daten in den Zwischenspeicher B der ALU eingelesen werden, und nun ebenfalls an den Adresseingängen von ROM I bzw. ROM II anstehen.

Nach der Verarbeitung mittels der in die ROM I und ROM 60 II eingeschriebenen Tabellen steht das Ergebnis (Daten C) am Ausgang der ALU zur Verfügung und wird taktgesteuert zum geeigneten Zeitpunkt auf den Datenbus freigegeben. Unter der Bezeichnung «Daten C» kann das Ergebnis unter der zeitlich parallel berechneten Adresse C des Hauptspeichers in diesen 65 eingelesen werden. Andererseits wird das Ergebnis der Datenausgabeeinheit zugeführt. Wenn, wie im dargestellten Beispiel, nur ein Datenbus von der Dateneingabe-/-ausgabeeinheit I/O die Verbindung zum Hauptspeicher und zur ALU bildet, muss

654 679

6

der Datenbus möglichst schnell nach der Belastung mit Daten wieder freigegbeben werden. Deshalb ist vorzugsweise in der Datenausgabe ein Zwischenspeicher vorgesehen, der taktgesteuert das Ergebnis aufnimmt und bis zum Ende des nächsten Pro-grammschrittes an die Peripherie abgibt. Die Datenausgabe an die Peripherie bleibt dadurch über die maximal mögliche Zeit eines Programmschrittes stabil und kann von der angeschlossenen Peripherie leichter verarbeitet werden.

Diese Zwischenspeicherung ist notwendig, da die vom Rechner ausgegebenen Daten von der Peripherie wegen der zwangsläufig längeren Leitungswege nicht direkt aufgenommen werden können. Im vorstehend beschriebenen Ausführungsbeispiel beträgt die Gesamtzeit eines Programmschrittes nur 4 |xs, d.h. die Daten werden in einer Folge von 150 kH ausgegeben.

Fig.4 zeigt schematisch einen Teil der Peripherie, über den-die Datenausgabe erfolgt. Die von der ALU über di.n Zwischenspeicher ausgegebenen 4 Bit-Daten werden in einem Dekoder dekodiert und über eine 16 Bit-Leitung dem Zwischenspeicher 2 zugeführt. Bei einem vorbestimmten Takt (Posten 16 in Fig. 5) erfolgt die Übergabe an die eigentliche Datenausgabeeinheit, die wiederum taktgesteuert Steuersignale, gegebenenfalls über Leistungsverstärker, Leistungswandler, Messwertwandler oder dergleichen an die zu steuernde Maschine oder Anlage abgibt. Ein Steuerausgang vom Programmspeicher, der beispielsweise 12 Bit verarbeitet und zur Peripherie des Prozessrechners führt, liefert die Zuordnung der Ergebnisse der Rechnungsoperation. Er wird beispielsweise angeben, wo die Daten aus dem Datenbus abzuspeichern sind, um welche Daten es sich handelt, welchen Stellenwert die Daten darstellen (d.h. Einer, Zehner, Hunderter, Tausender) usw.

Dadurch, dass der Datenbus immer so schnell wie möglich wieder freigemacht wird, ist es möglich, dass der Hauptspeicher auch während eines Programmschrittes Daten über die Dateneingabeeinheit aufnehmen kann. Diese Daten können in dem Hauptspeicher als A- bzw. B-Daten abgespeichert werden. Vorgegeben wird diese Dateneingabe beispielsweise von gemessenen Ist-Werten aus der Peripherie.

In jedem Falle regelt der Adressrechner die Einspeicherung und Ausgabe von Daten im Hauptspeicher.

Fig. 6 zeigt eine Abwandlung des erfindungsgemässen Prozessrechners nach Fig.l. Zwischen dem Datenbus und dem Adressrechner AR ist eine Übergabeeinheit ÜE vorgesehen, die eine Verbindung zwischen dem Datenbus und dem Adressrechner herstellt. Hierdurch wird ein externer Zugriff zum Adressrechner AR möglich, der insbesondere für die Kommunikation mehrerer Prozessrechner wichtig ist. In derartigen Sonderfällen, wenn z.B. Korrespondenz mehrerer Prozessrechner untereinander erwünscht ist, bringt die zusätzliche Übergabeeinheit u.a. den Vorteil, dass gleiche Programmteile zur Verarbeitung verschiedener Daten verwendet werden können, die alle getrennt abgespeichert sind und von externen Befehlen oder bei besonderen Bedingungen nach Bedarf abgerufen werden können.

Der Programmspeicher besitzt vorzugsweise nur ROMs, die auf ein festes Programm eingestellt sind. Diese ROMs können als Steckkarten eingesetzt werden. Der Einsatzbereich des Prozessrechners kann jedoch insofern erweitert werden, als statt der Nur-Lese-Speicher, d.h. der ROMs, löschbare Nur-Lese-Speicher, sogenannte «EPROMs» eingesetzt werden.

Es muss jedoch im Einzelfalle entschieden werden, ob es wichtiger ist, einen vielseitigen Einsatzbereich des Prozessrechners zu erreichen oder ob der leichteren Bedienbarkeit und Einfachheit der Vorzug gegeben werden soll. Je mehr Möglichkeiten vorhanden sind, desto schwieriger ist es, ein Programm zu schreiben. Häufig wird der Wunsch nach einfacher Programmierbarkeit beim Einsatz in der Praxis überwiegen.

Der einfache Aufbau des Rechners zeigt sich auch darin, dass nur ein Hauptspeicher und keine dem Hauptspeicher zugeordneten Zwischenspeicher vorgesehen sind. Dadurch, dass der Hauptspeicher einen direkten Zugriff besitzt, arbeitet er besonders schnell. Andererseits kann jeweils nur eine Adresse aufgerufen werden.

Obgleich der erfindungsgemässe Prozessrechner hier anhand eines 4- Bit-Rechners im einzelnen beschrieben worden ist, wird ausdrücklich bemerkt, dass der Grundgedanke der Erfindung nicht auf 4 Bit-Rechner beschränkt ist. Der Rechner kann in gleicher Weise z.B. auf 8 Bit-, 24 Bit- usw. Rechner erweitert werden.

Als Taktgenerator zur Zeittaktsteuerung des Prozessrechners nach der Erfindung kann an sich jeder geeignete bekannte Taktgenerator eingesetzt werden. Es hat sich jedoch gezeigt, dass die bekannten Taktgeneratoren wegen ihrer langen Laufzeiten zu langsam waren. Es wird daher bei dem erfindungsgemässen Prozessrechner, dessen Aufbau ein besonders schnelles Arbeiten gestattet, ein Taktgenerator verwendet, wie er in Fig. 7 dargestellt ist. Dieser Taktgenerator ist in TTL-Technik (Transistor-Transistor-Logik-Technik) aufgebaut. Ein Oszillator mit 10 MHz Oszillationsfrequenz liefert Fortschaltimpulse an ein Schieberegister, das z.B. 40 Stellen besitzt, wenn ein Programmschritt 40 Takte besitzen soll. Die 10 MHz Impulse vom Oszillator werden in das Schieberegister eingelesen und durch dieses hindurchgeschoben. Der Ausgang des Schieberegisters ist invertiert mit dem Eingang des Schieberegisters verbunden. Ein am Ausgang des Schieberegisters ankommender z.B. L-Impuls wirkt invertierend auf den Eingang des Schieberegisters ein, so dass die nachfolgenden Impulse als H-Impulse das Schieberegister durchlaufen. Nach dem 40. Takt hat der erste H-Impuls das Schieberegister durchlaufen und ist am Ausgang des Schieberegisters angekommen und wirkt nun seinerseits invertierend auf den Eingang des Schieberegisters, so dass daraufhin 40 L-Impulse das Schieberegister durchlaufen. Dementsprechend treten am Ausgang des Schieberegisters nacheinander 40 L-Impul-se, 40 H-Impulse, 40 L-Impulse usw. auf.

Die Gesamtheit von 40 Takten mit gleichen H- bzw. L-Im-pulsen bildet jeweils einen Programmschritt.

Wenn ein Programmschritt weniger Takte enthalten soll, wodurch die Programmschrittfolge erhöht werden kann, wird einfach nach einem früheren Takt invertiert, d.h. ein Ausgang des Schieberegisters zwischen dem Ausgang 1 und Ausgang 40 (z.B. der Ausgang «25») wird invertierend an den Eingang des Schieberegisters zurückgeführt. Die Programmschrittlänge um-fasst weniger Takte (in diesem Falle 25 Takte).

Ein Takt der Takte, die einen Programmschritt bilden, wird jeweils zur Weiterschaltung des Programms und insbesondere des Programmschrittzählers benötigt. Zweckmässigerweise wird dafür der erste oder der letzte Takt eines Programmschrittes verwendet.

An die Ausgänge des Schieberegisters sind exklusiv-ODER-Gatter (Antivalenz-Verknüpfungsglieder) angeschlossen, deren Ausgänge die Taktausgänge bilden. Wenn an die 40 Ausgänge des Steuerspeichers beispielsweise 20 exklusiv-ODER-Gatter angeschlossen sind, erhält man in diesem Falle 20 Taktausgänge hinter den exklusiv-ODER-Gattern. Kommerziell erhältlich sind 20 exklusiv-ODER-Gatter auf einer Platte, die beim Taktgenerator eingesetzt werden können.

Die Schaltzeit der exklusiv-ODER-Gatter fällt mit zirka 12 bis 15 ns beim Einschalten bzw. Ausschalten nicht ins Gewicht. Darüber hinaus heben sich die Ein- und Ausschaltzeiten auf, so dass die Taktlänge konstant bleibt. Der erfindungsgemäss eingesetzte Taktgenerator ist schneller und stabiler als herkömmliche Taktgeneratoren.

Im angegebenen Beispiel werden aus den 10 MHz Impulsen mit jeweils 0,1 jxs Länge 40 Takte zu einem Programmschritt mit der Länge von 4 (is erzeugt.

5

10

15

20

25

30

35

40

45

50

55

CO

65

7

654 679

Der Oszillator kann in üblicher Weise aufgebaut sein, d.h. die Frequenz über einen Schwingquarz oder über einen astabilen Multivibrator erzeugen. Vorzugsweise ist der Oszillator aus Schmitt-Triggern aufgebaut, so dass der Taktgenerator aus nur wenigen verschiedenen Bausteinen besteht.

Es ist ohnehin anzustreben, bei dem erfindungsgemässen Prozessrechner möglichst wenig verschiedene Bauelemente zu verwenden, um möglichst gleiche Temperaturabhängigkeit und etwa die gleiche Zeitkonstanz zu erreichen. Wenn alle Bauelemente im wesentlichen die gleiche Zeitkonstante und die gleiche Temperaturabhängigkeit aufweisen, kann sich zwar die einzelne Taktlänge etwas ändern, was sich jedoch insgesamt auf das Arbeiten des Prozessrechners nicht störend auswirkt.

Im folgenden wird die Anwendung des Prozessrechners nach der Erfindung auf die Steuerung von Motoren für Werkstückbearbeitung beschrieben.

Bei den im Maschinenbau vorkommenden Steuerungsaufgaben handelt es sich in den meisten Fällen darum, einen im we-s sentlichen vorher bestimmten Ablauf eines Vorgangs oder mehrerer Vorgänge zu steuern, wobei von aussen eingegebene Mess-grössen, Sollwerte oder andere Parameter den Ablauf beeinflussen sollen. Es handelt sich also hierbei im wesentlichen immer um die gleiche nur in Einzelheiten variierende Aufgabenstellung, io Meistens ist es dabei der Zweck des Rechners, zwei z-.B. 4 Bit-Worte miteinander zu vergleichen, um aus dem Vergleich ein Steuersignal zu erhalten. Dazu wird im Rechner entweder eine Referenzfunktion oder eine Rechenfunktion gespeichert, durch die es möglich ist, miteinander vergleichbare Daten zu erhalten.

v

4 Blätter Zeichnungen

Claims (11)

654 679

1. Prozessrechner mit einem Steuerspeicher für Programm und Adressen, einer Programmschrittfolgesteuerung, einem Datenspeicher, einer Dateneingabe-/-ausgabeeinheit, einer Arithmetik-Logik-Einheit und einem Taktgenerator, dadurch gekennzeichnet, dass der als Datenspeicher dienende Hauptspeicher (AKU) einerseits durch einen Adressenbus über einen Adressrechner (AR) mit dem die Adressen enthaltenden Teil des Steuerspeichers (ASp) verbunden ist, von dem er die Adressen für den laufenden Programmschritt erhält, und andererseits mit der Dateneingabe-/-ausgabeeinheit (I/O) direkt durch einen Datenbus verbunden ist und von ihr mit externen Daten beliefert wird, und weiterhin durch den Datenbus direkt mit der Arithmetik-Logik-Einheit (ALU) verbunden ist, dass die Arithmetik-Logik-Einheit (ALU) direkt mit dem die Befehle enthaltenden Teil des Steuerspeichers verbunden ist, wobei innerhalb eines Programmschrittes

— der Adressrechner (AR) aus dem Steuerspeicher Adressinformation und Befehlsinformation erhält und Operandenadressen (A, B) und die Ergebnisadresse (C) für den Hauptspeicher (AKU) berechnet und damit nacheinander den Hauptspeicher (AKU) adressiert,

— dann die Operanden nacheinander aus dem Hauptspeicher oder der Dateneingabe-/-ausgabeeinheit (I/O) ausgelesen und der Arithmetik-Logik-Einheit (ALU) zur Verknüpfung zugeführt werden,

— das Ergebnis der Verknüpfungsoperation aus der Arithmetik-Logik-Einheit (ALU) unter der Ergebnisadresse (C) in den Hauptspeicher eingeschrieben wird und/oder an die Da-teneingabe-/-ausgabeeinheit (I/O) abgegeben wird, und

— die Programmschrittfolgesteuerung die Steuerspeicheradresse für den nächsten Programmschritt in Abhängigkeit von dem Ergebnis der laufenden Verknüpfungsoperation festlegt.

2. Prozessrechner nach Anspruch 1, dadurch gekennzeichnet, dass die Arithmetik-Logik-Einheit (ALU) eine Sprungbefehllogik besitzt, die mit dem Programmspeicher (PSp) und einem Sprungregister in der Programmschrittfolgesteuerung verbunden ist und eine vom Programmspeicher erhaltene Sprungbedingung als Sprungbefehl an das Sprungregister abgibt, das über den Programmschrittzähler (PZ) mit dem Programmspeicher verbunden ist.

2

PATENTANSPRÜCHE

3. Prozessrechner nach Anspruch 2, dadurch gekennzeichnet, dass in der Programmschrittfolgesteuerung zusätzlich ein Sprungzykluszähler vorgesehen ist, der einerseits mit der

. Sprungbefehllogik und andererseits mit dem Sprungregister verbunden ist und die Anzahl der Sprungwiederholungen oder Sprungschleifen steuert und seine Fortschaltimpulse aus dem Steuerprogramm erhält.

4. Prozessrechner nach Anspruch 1, dadurch gekennzeichnet, dass die Arithmetik-Logik-Einheit (ALU) in ihrem Eingang zwei Zwischenspeicher (ZSpA, ZSpB) enthält, über die sie mit dem Hauptspeicher (AKU) verbunden ist und aus dem Hauptspeicher taktgesteuert nacheinander abgerufene Operanden A und B, die miteinander verknüpft werden sollen, erhält, wobei diese Zwischenspeicher die Daten für die Weitergabe an die Recheneinheiten der Arithmetik-Logik-Einheit (ALU) statisch halten.

5. Prozessrechner nach Anspruch 2, dadurch gekennzeichnet, dass die Sprungbefehllogik ein Festwertspeicher ist, in den die Sprungbedingungen als Tabelle eingeschrieben sind.

6. Prozessrechner nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Arithmetik-Logik-Einheit (ALU) im wesentlichen aus Festwertspeichern besteht, in die Tabellen eingeschrieben sind.

7. Prozessrechner nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zur zeitlichen Entlastung und optimalen Freihaltung des Datenbus in der Datenausgabeeinheit ein Zwischenspeicher vorgesehen ist.

8. Prozessrechner nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Datenbus zwischen dem Ausgang der Arithmetik-Logik-Einheit (ALU) und der Dateneinga-be-/-ausgabeeinheit (I/O) mit einer Übergabeeinheit (ÜE) verbunden ist, die andererseits mit dem Adressrechner (AR) verbunden ist und so einen externen Zugriff zum Adressrechner (AR) ermöglicht.

9. Prozessrechner nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Programmspeicher (PSp) einen Steuerausgang aufweist, der direkt mit den Peripherie-Einheiten des Prozessrechners verbunden ist, zur direkten Abgabe von Steuersignalen aus dem Steuerspeicher an die Peripherie-Einheit.

10. Prozessrechner nach Anspruch 1, dadurch gekennzeichnet, dass der Taktgenerator (TG) einen Oszillator und ein Schieberegister enthält, dessen Ausgang, oder von dem ein Ausgang, der nicht der letzte Ausgang des Schieberegisters ist, invertierend auf seinen Eingang zurückgeführt ist, und die Ausgänge des Schieberegisters mit exklusiv-ODER-Gattern verbunden sind, deren Ausgänge die Taktausgänge bilden.

11. Prozessrechner nach Anspruch 10, dadurch gekennzeichnet, dass ein Taktausgang zur Weiterschaltung um einen Programmschritt mit dem Programmschrittzähler (PZ) verbunden ist.