DE2750344C2 - Logikschaltung zum Betätigen irgendeiner Teilmenge einer Mehrzahl von Vorrichtungen - Google Patents

Description

Die Erfindung betrifft eine Logikschaltung zum Betätigen irgendeiner Teilmenge einer Mehrzahl von Vorrichtungen, die nach Betätigung innerhalb einer Arbeitszeit einen Arbeitsvorgang ausführen, wobei Steuerdatensignale erzeugt werden und bestimmen, welche Vorrichtungen an einem bestimmten Zeitpunkt auszuwählen und zu betätigen sind, von jeder betätigten Vorrichtung ein Bereitschaftssignal nach Beendigung eines Arbeitsvorganges erzeugt wird, die Bereitschaftssignale mit den Steuerdatensignalen verglichen werden, ferner ermittelt wird, wann das letzte Bereitschaftssignal erzeugt worden ist, und wobei ein Ansteuersignal nach dem letzten Bereitschaftssignal erzeugt wird.

Es ist eine als asynchrones Zeitsteuergerät bezeichnete Logikschaltung der eingangs genannten Art bekannt (US-PS 39 19 695), das für Datenverarbeitungsanlagen eingesetzt werden soll, in welchen die einzelnen Vorrichtungen zur Ausführung der einzelnen Arbeitsvorgänge jeweils mit Zeitsteuerschaltungen versehen sind, die ihrerseits von einer zentralen Steuereinheit mit Zeitsteuersignalen mit festen Impulsfrequenzen betätigt werden. Die Impulsfrequenz muß daher so festgelegt werden, daß die Vorrichtung mit der längsten Arbeitszeit ihren Arbeitsvorgang durchführen kann, bevor sie erneut betätigt wird. Werden lediglich Vorrichtungen mit vergleichsweise kurzer Arbeitszeit betätigt, so verstreicht unnötig eine Zeitspanne, bevor die Vorrichtungen erneut betätigt werden können.

Der Erfindung liegt die Aufgabe zugrunde, eine Logikschaltung der eingangs genannten Art so auszugestalten, daß bei parallel ablaufenden, unterschiedlich langen Arbeitsvorgängen die einzelnen Abläufe zeitsparend so gesteuert werden, daß möglichst wenig Wartezeiten der einzelnen Abläufe aufeinander auftreten.

Die Aufgabe wird dadurch gelöst, daß in einer Logikschaltung der eingangs genannten Art folgende Merkmalsschritte durchgeführt werden: daß die Vorderflanke des Ansteuersignals (Strobesignal) bei Auftreten des letzten Bereitschaftssignals erzeugt wird und dabei die Auswahlsignale rückgestellt werden, die Bereitschaftssignale nach einer vorbestimmten Verzögerung rückgestelll werden, die Hinterflanke des Ansteuersignals bei Rückstellung aller Bereitschaftssignale erzeugt wird und daß damit diejenigen Steuerdatensignale erzeugt werden, die die als nächste zu betätigenden Vorrichtungen bestimmen.
Ein wesentlicher Vorteil der Logikschaltung gemäß der Erfindung liegt darin, daß die einzelnen Vorrichtungen nicht nach einem festen Zeitplan sondern jeweils dann angesteuert werden, wenn die Vorrichtung mit der längsten Arbeitszeit ihren Arbeitsvorgang ausgeführt hat Dabei kommt es nicht darauf an, ob die angesteuerten Vorrichtungen solche sind, die für sich im Takt gesteuert sind oder nicht

Bei dem bekannten Zeitsteuergerät (US-PS 39 19 695) muß das Ansteuersignal (in der US-PS 39 19 695 mit NEXT-Signal bezeichnet) mehrfach angeboten werden, bis von der zentralen Steuereinheit bzw. deren Generator für Zeitsteuersignale mit festen Impulsfrequenzen ein Ansteuersignal (in der US-PS 39 19 695 mit DO-Signal bezeichnet) ausgegeben wird, wie dies aus dem zugehörigen Impulsplan (Fig. 6 der US- PS 39 19 695) sich ergibt

Aus dem Impulsplan zum bekannten Zeitsteuergerät (Fig. 6 der US-PS 39 19 695) wird nicht nahegelegt zur Lösung der der Erfindung zugrunde liegenden Aufgabe, die Vorderflanke des Ansteuersignals (in der US-PS 39 19 695 mit DO-Signal bezeichnet) beim Auftreten desjenigen Bereitschaftssignals (in der US-PS 39 19 695 mit DONE-Signal bezeichnet) zu erzeugen, das von der Vorrichtung mit der längsten Arbeitszeit stammt. Weiterhin wird von dorther nicht angeregt, die Bereitschaftssignale (in der US-PS 39 19 695 mit DONE-Signale bezeichnet) nach einer vorbestimmten Verzögerung rückzustellen und aus dem Rückstellvorgang die Hinterflanke des Ansteuersignals (in der US-PS 39 19 695 mit DO-Signal bezeichnet) herzuleiten.

Die Erfindung wird nachstehend an Hand der Zeichnung beispielsweise erläutert.

F i g. 1 zeigt eine Logikschaltung gemäß der Erfindung,

F i g. 2 zeigt einen Impulsplan zur Logikschaltung nach Fig. 1,

F i g. 3 zeigt eine durch die Logikschaltung nach F i g. 1 zu betätigende Vorrichtung,

Fig.4 zeigt einen Anwendungsfall der Logikschaltung nach Fig. 1.

Fig. 1 zeigt eine Mehrzahl von N verschiedenen digitalen Vorrichtungen D 1 bis DN. Es kann sich hierbei um Stromkreise handeln, die bei Betätigung einen Arbeitsvorgang ausführen, beispielsweise ein digitaler Speicher, eine Eingang-Ausgang-Einrichtung oder ein anderer Datenverarbeitungsstromkreis. Die orrichtungen D 1 bis DN haben je einen Auswahleingang /1, /2 ... IN für den Empfang eines Auswahlsignals zur Betätigung der Vorrichtung. Bei dem

beschriebenen Beispiel ist das Auswahlsignal ein Binärsignal, welches die entsprechende Vorrichtung beim Obergang von 0 auf L betätigt

Eine Mehrzahl von Auswahlleitern 51 bh SN sind an die entsprechenden Auswahleingänge /1 bis IN angeschlossen. Jeder Auswahlleiter S1 bis SN ist für sich mit dem Ausgang eines NAND-Gliedes GS 1 bis GSNverbunden. Einer der Eingänge aller NAND-Glieder ist an den Ausgang eines NOR-G'iedes GJ angeschlossen und die anderen Eingänge sind für sich an ein MBit-Steuerregister 10 geschaltet welches seinerseits Steuerdatensignale erhält die bestimmen, welche der Vorrichtungen D1 bis DN betätigt werden sollen. Die Steuerdatensignale können schrittweise aus einem Speicher abgelesen werden, und hierbei kann der Speicher auch eine der Vorrichtungen D1 bis DN sein.

Jede der Vorrichtungen D1 bis ON ist mit einem zugeordneten Bereitschaftsstromkreis Rl, R2 ... RN versehen, der ein Bereitschaftssignal erzeugt wenn die betreffende Vorrichtung einen Arbeitsvorgang beendet hat und bereit ist, den nächsten Arbeitsvorgang zu beginnen. Die BereitschaftsEtromkreise R1 bis RN können jeweils irgendein geeigneter logischer Stromkreis sein, der ein L-Signal auf dem entsprechenden Bereitschaftsleiter Qi, Q2 ... QN erzeugt, wenn die entsprechende Vorrichtung für den nächsten Arbeitsvorgang bereit ist Jeder der Bereitschaftsleiter Q1 bis ON ist mit einem Umkehrverstärker Ai bis AN verbunden. Die Ausgänge der Umkehrverstärker A 1 bis AN sind an den einen Eingang je eines NAND-Gliedes GOl bis GON und an den einen Eingang eines gemeinsamen NAND-Gliedes GQ geschaltet. Die Ausgänge der NAND-Glieder COl bis GON und GQ sind mit den Eingängen eines AND-Gliedes GX verbunden, dessen Ausgang mit dem einen Eingang des NOR-Gliedes GI verbunden ist, welchem an seinem anderen Eingang ein Startsignal zugeführt werden kann. Der Ausgang des NOR-Gliedes Gl ist mit dem Ladeeingang des N-Bit-Steuerregisters 10 und — wie bereits erwähnt — mit den Eingängen der NAND-Glieder GS1 bis GSNverbunden.

Vier Abläufe sind im Impulsplan der F i g. 2 wiedergegeben. Der erste Ablauf wird durch ein Startsignal eingeleitet. Das Startsignal ist ein kurzandauernder L-Impuls. Wenn das Startsignal auf L umschaltet, wird am Ausgang des NOR-Gliedes G/eine binäre 0 erzeugt. Wenn das Startsignal auf 0 zurückgeht, schaltet der Ausgang des NOR-Gliedes G/auf L, da der Ausgang des UND-Gliedes GX noch auf 0 ist, wodurch das N-Bit-Steuerregister 10 Steuerdatensignale an die so NAND-Glieder GSl bis GSN anlegt. Nur ein L in einem Steuerdatensignal zeigt an, daß die zugehörige Vorrichtung D1 bis DN zu betätigen ist, indem ein L auf der entsprechenden Auswahlleitung Sl bis SNerzeugt wird. Die anderen Auswahlleitungen verbleiben auf 0

Bei dem in F i g. 2 dargestellten Beispiel werden die Vorrichtungen Dl, D2 und DN betätigt, d.h. die Auswahlleitungen Sl, S2 und SNsind im ersten Ablauf auf L. Im gezeigten Beispiel haben die Vorrichtungen Dl, D2 und DN zunehmend längere Arbeitszeiten Ai, Δ2 und AN. Die Arbeitszeit ist die für eine Vorrichtung erforderliche Zeit, um einen Arbeitsvorgang auszuführen und für den nächsten Arbeitsvorgang bereit zu sein.

Die Bereitschaftsstromkreise können von ihren Vorrichtungen getrennt sein, wie es in F i g. 1 durch R 1 M und R 2 gezeigt ist, sie können jedoch auch ein integraler Teil der entsprechenden Vorrichtung sein, wie es ebenfalls in Fig. 1 bei der N-ten Vorrichtung gezeigt ist Bei Speichern kann der Bereitschaftsstromkreis ein einfacher Zeitverzögerungsstromkreis sein, wie er in Fig.3 dargestellt ist, welcher ein Bereitschaftssignal nach einer Zeitspanne erzeugt die der Zugriffszeit des entsprechenden Speichers entspricht

Wenn das letzte Bereitschaftssignal erzeugt worden ist geht der Ausgang des entsprechenden NAND-Gliedes GO1 bis GON als letzter auf L, so daß der Ausgang des AND-Gliedes GX auf L geht, die Vorderflanke des Ansteuersignals erzeugt wird und der Ausgang des NOR-Gliedes GI auf 0 schaltet, wodurch alle Auswahlleitungen Sl bis SN auf 0 geschaltet werden. Der Ausgang des NAND-Gliedes GQ verbleibt noch so lange auf L, wie ein oder mehrere Bereitschaftssignale noch auf L sind. Jedoch schaltet der Ausgang des NAND-Gliedes GQauf 0, wenn das letzte Bereitschaftssignal auf 0 ist, so daß der Ausgang des UND-Gliedes GX auf 0 schaltet, d. h. die Hinterflanke des Ansteuersignals erzeugt wird.

Wenn das Ansteuersignal von L auf 0 fällt, bewirkt dies, daß der Ausgang des NOR-Gliedes GI won O auf L schaltet wodurch das N-Bit-Steuerregister 10 mit den Steuerdatensignalen für den Ablauf 2 (F i g. 2) gespeist wird und die NAND-Glieder GSl bis GSN wirksam gemacht werden, um die entsprechenden Vorrichtungen D1 bis DN zu betätigen. In dem in F i g. 2 dargestellten Fall sollen für den Ablauf 2 nur die Vorrichtungen D1 und D 2 betätigt werden. Der Ablauf 2 ist beendet, wenn die Arbeitszeit Δ2 der Vorrichtung D 2 verstrichen ist. Da die Arbeitszeit Δ2 der Vorrichtung D 2 kurzer als die Arbeitszeit ^Nder Vorrichtung DNist, ist der Ablauf 2 kurzer als der Abiauf 1 und der Unterschied stellt die eingesparte Zeit im Vergleich zum Arbeiten mit einem festen Takt dar. Die Zeitersparnis ist bei den Abläufen 3 und 4 noch größer, weil nur die Vorrichtung D1 mit der kürzesten Arbeitszeit betätigt wird. Es ist ersichtlich, daß die Vorrichtungen D1 bis DNdurch schnellere oder langsamere Vorrichtungen ausgetauscht werden können, ohne daß irgendwelche Änderungen in der Logikschaltung erforderlich sind. Zusätzlich können Vorrichtungen zu einem gemeinsamen System ohne eine Synchronisierlogik zusammengefaßt werden, und zwar selbst dann, wenn jede der Vorrichtungen D1 bis DN einen unabhängigen inneren Takt hat. Dies bedingt eine beträchtliche Einsparung, da die Synchronisierlogik komplex und teuer ist. Der mögliche Austausch schnellerer oder langsamerer Vorrichtungen ohne Änderungen in der Logikschaltung ist bedeutsam, wenn ein Grundkomputer für sich in großem Ausmaß ändernde Anwendungen eingesetzt wird, da teuere, schnelle Speicher leicht durch weniger teuere, langsamere Speicher für diejenigen Anwendungen ersetzt werden können, bei denen Hochgeschwindigkeitsspeicher nicht erforderlich sind.

Die Steuerdatensignale können in einem üblichen Speicher gespeichert werden, der — wie bereits erwähnt — eine der Vorrichtungen D1 bis DN sein kann oder der ein getrennter Speicher sein kann. Im letzteren Fall könnte die Ablesung des Speichers durch das Ansteuersignal betätigt werden. Es könnten auch andere logische Stromkreise herangezogen werden, wobei die einzige Begrenzung darin besteht, daß die Steuerdatensignale für jeden Ablauf an den Leitern anlieeen, wenn das Ansteuersignal, welches den nächsten Ablauf einleitet, beendet ist.

Die Arbeit der Logikschaltung kann an irgendeiner gewünschten Stelle angehalten werden, indem alle Eingangsleiter zum /V-Bit-Steuerregister 10 auf 0

geschaltet werden oder indem die NAND-Glieder CS 1 bis GSN unwirksam gemacht werden.

Bei der Logikschaltung nach den Fig. 1, 2 und 3 bestehen die Steuerdatensignale für jede Vorrichtung D1 bis DNaus einem einzigen Bit, welches bestimmt, ob die entsprechende Vorrichtung betätigt werden soll oder nicht. Jedodi ist die Logikschaltung gemäß der Erfindung nicht hierauf begrenzt. Beispielsweise können eine oder mehrere der Vorrichtungen D1 bis DN in mehr als nur einer Arbeitsweise betätigbar sein, und die Steuerdatensignale für solche Vorrichtungen müßten auch noch die Art der Arbeitsweise befehlen. Dies würde mehrere Steuerdatenbits für jede dieser Vorrichtungen und getrennte NAND-Glieder für jedes der zusätzlichen Bits erfordern. Die zusätzlichen NAND-Glieder würden parallel zu den anderen NAND-Gliedern geschaltet bzw. ausgewertet werden, und sie würden die zusätzlichen Bits an der erforderlichen Stelle in der entsprechenden Vorrichtung anlegen. Solche zusätzlichen Informationer können beispielsweise bei Vorrichtungen erforderlich sein, die dazu dienen, ein Werkstück bis auf eine ganz bestimmte Tiefe zu fräsen.

Fig. 4 zeigt einen Anwendungsfall der bisher beschriebenen Logikschaltung, und zwar auf eine Datenverarbeitungsanlage, in der arithmetische und logische Operationen durchgeführt werden. Die binären Daten, die erforderlich sind, um die arithmetischen und logischen Operationen auszuführen, sind in drei getrennten Speichern gespeichert, und zwar erstens in einem Befehlsspeicher 12, der eine Mehrzahl von Wörtern speichert, welche die verschiedenen Arbeitsvorgänge oder Operationen angeben, die für einen gewünschten Datenverarbeitungsvorgang ausgeführt werden sollen, zweitens in einem Datenspeicher 14, der die Datenwörter speichert, die bei dem Datenverarbeitungsvorgang benutzt werden, und drittens in einem Steuerspeicher 16,dereine Mehrzahl von Steuerworten enthält, deren jedes die einzelnen Operationen angibt, die notwendig sind, um einen entsprechenden Befehl auszuführen. Der Befehlsspeicher 12, der Datenspeicher 14 und der Steuerspeicher 16 entsprechen jeweils einer der Vorrichtungen Di bis DN gemäß Fig. 1, und sie sind mit einer Logikschaltung 18 über entsprechende Ausvvahlleiter 51 bis 53 und Bereitschaftsleiter Qi bis Q3 verbunden. Die Logikschaltung 18 gemäß Fig.4 entspricht der Logikschaltung gemäß Fig. 1. Jeder Speicher 12, 14, 16 enthält einen Ablesestromkreis und einen geeigneten Bereitschaftsstromkreis, um nach jeder Ablesung das erforderliche Bereitschaftssignal zu erzeugen. Die Bereitschaftsstromkreise können Zeitverzögerungsstromkreise nach F i g. 3 sein.

Der Rpfphksneicher 12, der Datenspeicher 14 und der Steuerspeicher 16 können alle drei gleichzeitig, jeweils zwei von ihnen gleichzeitig oder jeder für sich abgelesen werden. Bei diesem besonderen Beispiel wird der Steuerspeicher 16 bei jedem Programmschritt abgelesen, es ist jedoch nicht erforderlich, bei jedem Programmschritt den Befehlsspeicher 12 und den Datenspeicher 14 abzulesen. Das Programm ist im Befehlsspeicher 12 gespeichert und es wird beim bo Ansprechen auf Signale von einem Programmzähler 20 und auf das Signal auf der Auswahlleitung 51 von der Logikschaltung 18 abgelesen. Das Programm stellt eine Folge von Befehlswörtern dar, deren jedes einen entsprechenden Programmschritt angibt. Die Befehls-Wörter sind in numerischer Folge im Befehlsspeicher 12 gespeichert.

Das Signal für das Ablesen des ersten Befehlswortes wird durch ein Startsignal eingeleitet, welches an die Logikschaltung 18 angelegt wird. Der Datenteil des Befehlswortes, welches beim ersten Schritt des Programms abgelesen wird, wird an ein Befehlsregister 24 angelegt, wo er gespeichert wird. Der Teil des Befehlswortes, der die Speicher angibt, die beim nächsten Programmschritt abgelesen werden sollen, wird an den Steuerdateneingang der Logikschaltung 18 angelegt. Beim ersten Schritt des Programms wird nur der Befehlsspeicher 12 abgelesen. Der erste Schritt des Programms endet, wenn das Bereitschaftssignal vom Befehlsspeicher 12 an die Logikschaltung 18 angelegt wird und dort einen Steuersignalausgang erzeugt, der an eine Steuerlogik 26 und den Programmzähler 20 angelegt wird. Die Steuerlogik 26 steuert alle Register an und erzeugt die erforderlichen Steuersignale. Das an den Programmzähler 20 angelegte Steuersignal schaltet den Programmzähler zu der Adresse des nächsten Befehlswortes in dem Programm fort oder bewirkt, daß er zu einem weiteren Befehlswort springt. Dieses Befehlswort wird aus dem Befehlsspeicher 12 durch das Auswahlsignal auf dem Auswahlleiter 51 abgelesen, welches beim Auftreten der Hinterflanke des ersten Ansteuersignals erzeugt wird. Beim zweiten Programmschritt können Auswahlsignale auch an den Datenspeicher 14 und den Steuerspeicher 16 angelegt werden, um beide Speicher an derjenigen Adresse abzulesen, die durch das vorhergehende Befehlswort angegeben wurde, welches im Befehlsregister 24 gespeichert wurde. Die Steuerwortablesung des Steuerspeichers 16 bestimmt die Maschinenfunktionen, die erforderlich sind, um den Befehl auszuführen, der im Befehlsregister 24 bei der vorhergehenden Ablesung des Befehlsspeichers 12 gespeichert wurde. Die Datenwortablesung des Datenspeichers 14 liefert Daten zur Verwendung in Verbindung mit einem entsprechenden Datenverarbeitungsvorgang, der in Datenverarbeitungsstromkreisen 30 ausgeführt wird. Eine den Operanden wählende Logik 28 ist in der üblichen Art und Weise geschaltet. Die Ergebnisse des Datenverarbeitungsvorganges werden an eine Datenschiene 22 zur Übertragung zu anderen Komputerstromkreisen und zu zugeordneten äußeren Vorrichtungen angelegt.

Der Einsatz der Logikschaltung gemäß der Erfindung ist nicht auf irgendeine spezielle Datenverarbeitungsanlage begrenzt, z. B. können die Datenverarbeitungsstromkreise 30, die Steuerlogik 26 und die den Operanden auswählende Logik 28 auch Teile einer Steuerung einer numerisch gesteuerten Werkzeugmaschine oder Teile irgendeiner anderen elektronischen Datenverarbeitungsanlage sein, welche Datenverarbeitungsvorgänge in mehreren Schritten ausführt, wofür eine vorbestimmte Vielzahl von Datenwörtern erforderlich ist.

Bei der Datenverarbeitungsanlage nach Fig.4 wird der Zeitverzögerungsstromkreis, der das Bereitschaftssignal für den Steuerspeicher 16 erzeugt, gewöhnlich so eingestellt, daß die Stromkreisverzögerung berücksichtigt wird, die sich beim Ausführen der Maschinenfunktionen ergibt, wie diese durch die im Speicher 16 gespeicherten Steuerwörter bestimmt sind. Wenn ein beträchtlicher Unterschied in den Stromkreisverzögerungen für verschiedene Maschinenfunktionen vorhanden ist. können verschiedene Zeitverzögerungsstromkreise zusammen mit logischen Stromkreisen vorgesehen werden, welche den geeigneten Zeitverzögerungsstromkreis in Obereinstimmung mit der auszuführenden Maschinenfunktion auswählen.

Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Logikschaltung zum Betätigen irgendeiner Teilmenge einer Mehrzahl von Vorrichtungen, die nach Betätigung innerhalb einer Arbeitszeit einen Arbeitsvorgang ausführen, wobei Steuerdatensignale erzeugt werden und bestimmen, welche Vorrichtungen an einem bestimmten Zeitpunkt auszuwählen und zu betätigen sind, von jeder betätigten Vorrichtung ein Bereitschaftssignal nach Beendigung eines Arbeitsvorganges erzeugt wird, die Bereitschaftssignale mit den Steuerdatensignalen verglichen werden, ferner ermittelt wird, wann das letzte Bereitschaftssignal erzeugt worden ist, und wobei ein Ansteuersignal nach dem letzten Bereitschaftssignal erzeugt wird, gekennzeichnet durch folgende Merkmalschritte: daß die Vorderflaiike des Ansteuersignals (Strobesignal) bei Auftreten des letzten Bereitschaftssignals erzeugt wird und dabei die Auswahlsignale rückgestellt werden, die Bereitschaftssignale nach einer vorbestimmten Verzögerung rückgestellt werden, die Hinterflanke des Ansteuersignals bei Rückstellung aller Bereitschaftssignale erzeugt wird, und daß damit diejenigen Steuerdatensignale erzeugt werden, die die als nächste zu betätigenden Vorrichtungen bestimmen.

2. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß Zeitverzögerungskreise (F i g. 3) die Rückstellung der Bereitschaftssignale bewirken.

3. Logikschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Hinterflanke des Ansteuersignals mit Hufe eines NAND-Gliedes (CQ) erzeugt wird, an dessen Eingängen die invertierten Bereitschaftssignale anliegen.