DE2633155B2 - Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale nach dem Oberbegriff des Anspruchs 1. Die Steuerung komplexer Maschinen und Datenver arbeitungssysteme erfordert häufig die Erzeugung einer großen Anzahl genau zeitdefinierter Signale, um die Durchführung der verschiedensten Funktionen einzuleiten. In der Vergangenheit hat man sich hierzu verschiedener Wege bedient. So wurden beispielsweise Zähler auf einen bestimmten Wert voreingestellt und dann mit Hilfe der Ausgangsimpulse kontinuierlich durchlaufender Taktgeber auf null heruntergezählt Bei einer anderen Technologie wurden verschiedene monostabile Multivibratoren vorgesehen, deren instabi- Ie Phase auf verschiedene Zeitwerte eingestellt wurde, wodurch dann Ausgangssignale mit einem bestimmten Zeitintervall nach dem Auftreten eines initiierenden Ereignisses erzeugt werden konnten. Es hat sich herausgestellt, daß diese Technologien für viele Fälle nicht genau und verläßlich genug arbeiten und dann hohe Kosten verursachen, wenn eine große Anzahl unabhängiger oder in keiner Beziehung zueinanderstehender Zeitsignale erzeugt werden mußten, die für die verschiedensten Funktionen innerhalb komplexer Ma schinen benötigt werden.

Der Einsatz eines Zählers oder eines monostabilen Multivibrators erfordert auch die Verwendung von Torschaltungen für jede zu steuernde Funktion, so daß die Kosten sehr stark ansteigen, wenn eine Vielzahl von voneinander unabhängigen Zeitsteuersignalen benötigt werden. Darüberhinaus ist es dann auch schwierig, nach der Installation der Einrichtungen Justagen oder Änderungen vorzunehmen, wenn beispielsweise die Funktionen oder der Schaltkreisentwurf geändert werden muß. Viele der verwendeten Zähler oder monostabilen Multivibratoren können zwar auf vorgegebene Zählwerte oder Impulsperioden eingestellt werden, diese Veränderungen sind jedoch schwierig und nur unter großem Zeitaufwand durchzuführen, insbe sondere dann, wenn diese Arbeiten an zahlreichen Schaltungen durchgeführt werden müssen.

Ein weiterer Nachteil dieser bekannten Methoden, insbesondere auf dem Gebiet der Datenverarbeitung, ist darin zu sehen, daß die zentrale Prozessorsteuerung in vielen Fällen Zählereinstellungen oder Auslöseimpulse für monostabile Multivibratoren benötigt. Dieses kann zeitweise mit den Verarbeitungsoperationen der Steuereinheit zu Konflikten führen, die oft nur dadurch zu vermeiden sind, daß Verzögerungen eingebaut oder verschiedene Programmschritte wiederholt werden müssen.

Ausgehend von diesem Stand der Technik stellt sich die vorliegende Erfindung die Aufgabe, eine möglichst

wenig aufwendige Einrichtung anzugeben, mit der eine Mehrzahl unabhängiger, jeweils in gewissen Grenzen einstellbarer Funktionssteuersignale mit großer Genauigkeit erzeugt werden kann.

Gelöst wird diese Aufgabe der vorliegenden ErMndung durch die im Patentanspruch 1 angegebenen Merkmale.

Vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Eine besondere Rolle spielt also bei der Erfindung ein Speicherpaar mit vielen Speicherstellen, bei dem eine Speicherstelle in dem einen Speicher einer Speicherstelle in dem anderen Speicher entspricht, wobei beide Speicherstellen durch eine gemeinsame Adresse ansteuerbar sind. Die Speicherstellenpaare sind dabei jeweils einer bestimmten Funktion zuordenbar, für die Steuersignale erzeugt werden sollen. In die Speichersteilen des einen Speichers werden konstante Werte eingeschrieben, während in die entsprechenden Stellen im anderen Speicher zunächst der Wert 0 eingegeben wird; dieser zweite Speicher mit einer inkremeritierschaltung als Akkumulator dient dazu, akkumulierte Werte von Zeitsignalen zu erstellen, die von einem Taktgeber und einem Zähler in kontinuierlicher und 2s repetitiver Folge erzeugt werden. Jedes Zeitsignal ist eindeutig einer oder mehreren Adressen zugeordnet Das Zeitsignal kann entweder direkt oder zusammen mit anderen Bedingungen die Adressierung eines Paars einander entsprechender Speicherstellen und den Vergleich der in diesen beiden Speicherstellen gespeicherten Werte bewirken. Wenn keine Obereinstimmung festgestellt wird, dann bleibt der Wert im konstanten Speicher in seiner ursprünglichen Speicherstelle unverändert erhalten. Der variable Wert in der entsprechen- den Speicherstelle wird um 1 vermehrt und dann an seine ursprüngliche Speicherstelle mit der gleichen Adresse zurückgespeichert Wenn während des Vergleichs eine Übereinstimmung festgestellt wird, dann wird ein Funktionssteuersignal erzeugt; außerdem wird dann dei konstante Wert wieder an seine ursprüngliche Stelle unverändert zurückgeschrieben und entsprechend der variable Wert auf Null zurückgesetzt

Diese Anordnung von Speichern und Steuerkreisen erleichtert die gemeinsame Speicherung einer großen Anzahl verschiedener Konstanten an verschiedenen Adressen, wobei die Konstanten einmal während jedes Zeitsignalzyklus oder mit einer niedrigeren Frequenz durch kombinatorische logische Torschaltungen miteinander verglichen werden können. Obwohl das Ausfüh- rungsbeispiel einer solchen (Multiplex)-Schaltung an einem Speicherpaar deutlich gemacht wird, können diese Vorrichtungen auch konventionelle Datenspeicherelemente wie diskrete Speichermodule oder Halbwortregister sein. Durch die Verwendung eines adressierbaren Speichers für Konstanten, die die Zahl der erforderlichen Zeitsignale repräsentieren, können die Konstanten sehr leicht dadurch verändert werden, daß an den adressierten Speicherstellen lediglich neue Konstantenwerte eingeschrieben werden. Auf diese Weise lassen sich die benötigten Funktionssteuersignalfrequenzen an andere Gegebenheiten anpassen.

Zu den schon genannten Vorteilen der flexiblen Anpassung an verschiedene Bedingungen und des es weiten Einsteiitereichs tritt noch die kostengünstige Realisierung, da keine Duplizierung von Bauelementen für verschiedene Funktionssteuersignalfrequenzberei che erforderlich ist und die Einrichtung in integrierter Technik gebaut werden kann. Die anderen Systemeinheiten, insbesondere die Zentraleinheit, werden wirksam entlastet, da sie nicht mehr für die Funktknwiteuersignalerzeugung herangezogen werden müssen; die Einrichtung kann auch ohne große Schwierigkeiten mit geringem Aufwand durch Vergrößerung der Zahl der Speicherstellen erweitert werden.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels näher beschrieben. Es zeigt

F i g. 1 ein Blockschaltbild der Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale,

F i g. 2 eine Tabelle zur Darstellung der in der Folge verwendeten Signale und der ihnen zugeordneten Funktionen,

F i g. 3 ein Blockschaltbild der Speicher- und Datensteuerlogik nach F i g. 1,

F i g. 4 ein Zeitdiagramm für die in F i g. 1 dargestellten Schaltungen,

Fig.5 ein Blockschaltbild für die Steuerlogik zur Erzeugung der Speicheradressen und Funktionssteuersignaie und

F i g. 6 und 7 Zeitdiagramme für die Darstellung des Operationsablaufs in einer Schaltungsanordnung nach Fig. 5.

F i g. 1 zeigt in schematischer Darstellung eine Einrichtung zur Erzeugung von Funktionssteuersignalen, bestehend aus einem Speicher 10, dessen Eingangssammelleitungen an sein Adressenregister 11 angeschlossen sind, aus einer Vergleichsschaltung 12 und aus einer Inkrementierungs- und Datenauswahlschaltung 13, die ihrerseits an ein Ausgangsregister 14 angeschlossen ist Ferner ist für das Laden von Daten in den Speicher ein Eingangsregister 15 vorgesehen, wobei das Ausgangsregister 14 und das Eingangsregister 15 über UND-Tore 16 und 17 und ein gemeinsames ODER-Tor 18, sowie eine Sammelleitung mit den Eingangstoren 19 und 20 und dem Speicher 10 verbunden sind.

Der Speicher 10 kann ein beliebiger käuflich erwerbbarer Speicher sein, der für die Zwecke dieser Beschreibung als Halbwort-FET Speichermodul gewählt wurde. Der Speichermodul muß in der Lage sein, zwei acht Bit breite Datenbytes an jeder adressierbaren Speicherstelle zu speichern, wobei er auch über einen Adressenumfang von 0 bis 255 verfügen sollte. Der Speicher selbst ist in zwei parallele Speichereinheiten unterteilt, von denen die eine IOA für die Speicherung von Konstanten und die andere 1OS als Akkumulator verwendet wird. Bei der Ansteuerung einer bestimmten Adresse werden zwei entsprechende Bytestellen, jeweils eine in den beiden Speichereinheiten iOA und 1Od adressiert, wobei aber diese Speichereinheiten unabhängig voneinander und gleichzeitig beschrieben o^Her ausgelesen werden können. Darüber hinaus ist die Speichereinheit \0A für die Konstanten, vorzugsweise für zerstörung-freies Lesen ausgelegt während die Daten des Akkumulatorteils an der adressierten Speicherstellc zerstört werden, wenn Daten in diese Speicherstel/e zurückgeschrieben werden.

Der Speichei wird so eingesetzt, daß der Konstantenspeichei 10/4 Werte speichert, die für die Zahl von Zeitsignalfolgen repräsentativ ist, die zwischen dem Auftreten von zwei zettgesteuerten Steuersignalen für eine Maschinenfunktion (Funktionssteuersignal) erforderlich sind. Der Akkumulatorspeicher 100 wird zu Beginn auf den Wert nuil eingestellt und beim Auftreten eines bestimmten Zeitsignals ausgelesen und mit einem entsprechenden Konstantenwert verglichen. Wenn die

beiden Werte nicht übereinstimmen, dann wird der Wert des Akkumulators um t erhöht (inkrementiert) und in den Akkumulatorspeicher 1Od zurückgeschrieben. Die verschiedenen Konstanten, die im Konstantenspeicher 10/4 gespeichert sind, können einmal je Speicherzyklus oder in noch größeren Intervallen, abhängig von der erforderlichen Erzeugung der bestimmten Funktionssteuersignale, abgefragt werden.

Die Daten werden in den Konstantenspeicher 10/4 dadurch geladen, daß aufeinanderfolgende Adressen an einen Ladeadressenpufferspeicher 21 und die zu speichernden Daten an das Eingangsdatenregister 15 gegeben werden. Die Adressendaten vom Ladeadressenpufferspeicher 21 werden dann an den Adressenassembler 22 weitergeleitet, der die zusammengestellten Adressenwerte zu dem Adressenregister 11 überträgt, während gleichzeitig die zugehörigen zu speichernden Daten vom Eingangsregister 15 über die Tore 17,18 und i9 zum Speicher übertragen werden. Die genannten Tore werden hierbei von mehreren Torsteuersignalen gesteuert, wie noch im Zusammenhang mit F i g. 2 deutlicher zu sehen sein wird.

Die Torsteuersignale und die Betriebssteuerlogik beziehen sich auf eine Taktsteuerung, die aus einem Oszillator 23 mit einer Frequenz von beispielsweise 10 MHz besteht, der Impulse an eine binäre Flipflop-Taktschaltung (lOPT-Takt) 24 liefert, welche die Taktimpulse Ti bis TO erzeugt. Diese lOOns-lmpulse werden zu der Speicher- und Datensteuerlogik 25 primär für die Durchschaltung von Daten in den Speicher 10 und zur Steuerung der Übertragung von Daten in die Vergleichsschaltung 12 und für die Übertragung zu und von den Ein- und Ausgangsregistern verwendet Die Zeitsignale, die mit TSO bis TS7 bezeichnet sind und andere niederfrequente Impulse werden von dem Taktgeber erzeugt, indem dieser den Taktimpuls Ti zum Durchlauf eines Zählers 26 verwendet, der aus einer zweiten Gruppe binärer Flipflops besteht, um die Zeitsignale mit Intervallen von 1 bis 128 us zu erzeugen. Die Signale TSO bis TS7 werden verwendet um die Adressierung des Speichers zu steuern. Sie werden auch zur Funktionssteuerlogik 28 übertragen, wie noch im Zusammenhang mit F i g. 5 näher erläutert werden wird. Die Funktionssteuerlogik 28 aktiviert bestimmte Speicheradressen, die für die Abfrage erforderlich sind und stellt die Prioritäten bestimmter Funktionssteuersignale her, die im Konstantenspeicher 10/4 enthalten sind.

F i g. 2 zeigt in einer tabellenartigen Darstellung Beispiele einiger Funktionssteuersignale, die für einen Zeilendrucker "jenötigt werden. Jedes dieser Signale erfordert zwei Zeitsignale, beispielsweise TSO und TSi, 753 und 754 und 756 und 757, um einen Lese-/Schreibzyklus durchzuführen, wenn die Daten aus dem Speicher einem Vergleichsvorgang unterzogen werden sollen. Die Funktionssteuersignale sind unterhalb ihres zugehörigen Paares von 75-Signalen jeweils m der Reihenfolge ihrer Priorität zu den Signalen der niedrigsten Priorität ganz unten oder in der Benutzungsreihenfolge aufgelistet Das erste 75-Signal jedes Paares dient zum Lesen des Speichers, wohingegen das zweite zum Schreiben in den Speicher dient Die Signale 752 und 755 sind dem Lesen oder Schreiben von Daten in die Speicher vorbehalten.

Die Zahl der 75-Signale in einer Folge kann entsprechend den Erfordernissen in der Zeitsteuerung variiert werden. Die Signalfolge kann daher verändert werden, sogar die Dauer jedes 75-Signals, sollte dieses erforderlich sein. F i g. 2 zeigt also eine Signalfolge TSO bis 757, die hier nur zur Illustration angegeben ist

Ein Ausführungsbeispiel einer Schaltung, die als Speicher- und Datensteuerlogik 25 in F i g. 1 verwendet werden kann, ist ausführlicher in F i g. 3 dargestellt, wobei das Zeitdiagramm in F i g. 4 die zeitlichen Abläufe in dieser Schaltung veranschaulichen soll. Nach F i g. 1 steuert die Speicher- und Datensteuerlogik 25 den Datentransfer von und zu dem Speicher 10, die Funktion

ίο der Vergleichsschaltung 12 und mehrerer Register, die für den Speicher notwendig sind Die Beziehungen der Zeitsignale und der Taktimpulse sind oben in F i g. 4 dargestellt, wobei jedes 75-Signal die Länge einer Mikrosekunde (us) hat In diesem Zeitintervall sind auch die zehn Taktimpulse 7*1 bis TO untergebracht. Es sei einmal angenommen, daß Konstanten und akkumulierte Daten in den Speicher 10 eingeschrieben wurden. Beim Auftreten des Signales 750 am ODER-Tor 60 (Signal a in Fig.4) wird von dem GDER-Tui βί ein LcScsignäl erzeugt, das über das ODER-Tor 62 in Verbindung mit dem Taktsignal TA über das UND-Tor 63 die Verriegelungsschaltung 64 aufsetzt So wird ein Speicherauswahlsignal erzeugt, welches den Speicher

10 für eine Leseoperation (Signal c in F i g. 4) bereit macht Das 750-Signal des ODER-Tores 60 wird auch zu dem ODER-Tor 65 übertragen, um das UND-Tor 66 durchzuschalten. Das genannte Signal wird auch zu dem ODEF. Tor 67 übertragen, um dann das UND-Tor 68 durchzuschalten. Beide UND-Tore 66 und 68 werden dann von dem Ausgangssignal der sich in ihrem »Null«-Zustand befindlichen Vorgleichsverriegelungsschaltung 69 gesperrt

Das Ausgangssignal des ODER-Tores 61, das aus dem 750-Signal entstanden ist, stellt zusammen mit dem 7"2-Signal das UND-Tor 70 durch und setzt die Verriegelungsschaltung 71 für die Speicherrückstellung und die Verriegelungsschaltung 69 für den Vergleich (Signale b und f in F i g. 4). Die Rückstellungen der Verriegelungsschaltungen 64,69 und 71 erfolgen zu den entsprechenden Zeiten T9, 7"6 und Γ0. Das Lesesignal des ODER-Tores 61 wird auch über das ODER-Tor 72 zu dem UND-Tor 73 übertragen, das zur Zeit Γ3 durchgeschaltet wird, um das Speicheradressenregister

11 einzustellen (vgl. Signal din Fig.4). Daher wird für den Speicher 10 in F i g. 1 ein Speicherrückstellsignal erzeugt und eine Adresse in das Register 11 eingegeben, so daß beim folgenden Taktimpuls die Daten aus dem Speicher aus- und in die Vergleichsschaltung 12 eingelesen werden. Eine Übertragung erfolgt auch zu

so der Inkrementier- und Datenauswahlschaltung 13.

Sowohl die Konstante, als auch der We.-t des Akkumulators werden durch Steuersignale von den UND-Schaltungen 66 und 68 in F i g. 3 ausgelesen, wenn die Vergleichsverriegelungsschaltung 69 eingeschaltet ist In der Figur bezeichnen Hi und Lo jeweils die Bytes des Konstantenspeichers und des Akkumulatorspeichers. Sollten die beiden Bytes der Vergleichsschaltung übereinstimmen, dann erscheint in F i g. 3 ein Signal, um die VerriegelungsschaJtung 75 für eine Vergleichsübereinsthnmung einzuschalten, deren Ausgangssigna] aber vom Inverter 76 invertiert und zum Sperreingang des UND-Tores 85 Obertragen wird, um zeitweilig das Torsteuersignal des ODER-Tores 87 zu unterdrücken, das normalerweise wirksam ist, um das Ausgangsdatenregister für eine erneute Speicherung des Akkumulatordatenbytes durchzuschalten- Die Unterdrückung des Durchschaltesignals des Ausgangsregisters dient zur Verhinderung des Rückschreibens von Akkumulatorda-

ten, was zur Folge hat, daß der Akkumulator zu Beginn einer neuen Akkumulationsoperation auf null gesetzt wird. Die Lesefolge, die soeben beschrieben wurde, wird auch für die .lachfolgenden Zeitfolgesignale 75 3 und 756 in dieser Form wiederholt.

Wenn das Lesesignal 750 abgeschaltet wird, liefert das Signal 751 an den ODER-Toren 80 und 81 ein S<:!.-reibsignal und es schaltet auch über das ODER-Tor 62 zur 74-Zeit das UND-Tor 63 durch, um erneut die Speicherauswahlverriegelungsschaltung 64 einzustellen. Hierdurch wird das entsprechende ^kkumulatorbyte für die Speicherung eines inkrementieiten Wertes durchgeschaltet. Das 751-Signal schaltet auch das UND-Tor 82 durch, das ein Ausgangssignal liefert, das zusammen mit dem Ausgangssignal der Vergleichsverriegelungsschaltung 69 die Inkrementierung des Akkumulatorbytes bewirkt, das bei dem vorhergehenden Lesezyklus der erläuterten Vergleichsoperation unterzogen wurde. Das Ausgangssignal des ODER-Tores 80 wird über das ODER-Tor 83 übertragen, um für den Akkumulator (Signal * in Fig.4) ein Schreibsignal zu liefern. Die Einstellung und Rückstellung des Ausgangsregisters erfolgt durch die Kombination des Signals 75 1 des ODER-Tores 80 mit den Taktimpulsen 71 und 73 jeweils in den UND-Toren 84 und 85. deren Ausgangssignale jeweils zu den ODER-Toren 86 und 87 übertragen werden (vgl. Signale η und ο in F i g. 4). Das Adressenregister wird mit einem Schreibimpuls vom ODER-Tor 81 zu dem ODER-Tor 88 zurückgesetzt, das bis zum Ende des Signals 751 wirksam ist, um das S 'eicheradressenregister über das UND-Tor 89 zurückzustellen.

Das anfängliche Laden von Daten in den Speicher 10 sei im folgenden anhand der Fig. 3 und 4 näher erläutert. Es sei noch einmal in Verbindung mit Fig. 2 daran erinnert, daß der Ladevorgang nur während der Erzeugung der Signale 752 und 755 erfolgt. Daher erscheinen auch in Fig. 3 diese beiden Signale an dem ODER-Tor 90. Das Ausgangssignal dieses ODER-Tores 90 schaltet zusammen mit den Signalen »Lies Speicherdaten« und »Schreibe Speicherdaten« die UNDTore 91 und 92 durch. Die Daten können, wenn es gewünscht wird, ausgelesen werden, um festzustellen, was zuvor schon gespeichert wurde. Es sei nun einmal angenommen, daß das Signal Schreibe Speicherdaten« an dem UND-Tor 92 anliegt und daß Daten in beide Teilspeicher 10.4 und 10ß eingeschrieben werden sollen. In diesem Falle liegen die Signale »RD/WR-Daten Hi« und »RD/WR-Daten Lo« an den Eingängen der UNDTore 93 und 94 sowie 95 und 96 in F i g. 3 jeweils an. Das Ausgangssignal des UND-Tores 92 wird dann über die ODER-Tore 81 und 82 sowie das UND-Tor 63 zur Taktieit 74 übertragen, das die Speicherauswahlverriegelungsschaltung 64 einstellt (vgl. Signal c in F i g. 4). Das Ausgangssignal des UND-Tores 92 schaltet zusammen mit dem Signal »RD/WR Daten Lo« das UND-Tor 96 durch, dessen so entstehendes Ausgangssignal am Ausgang des ODER-Tores 83 das Signal »Schreibe Lo« erzeugt (vgL Signal k in Fig.4). Das Ausgangssignal des UND-Tores 92 steuert auch zusammen mit dem Signal »RD/WR Daten Hi« das UND-Tor 94, welches das Signal »Schreibe ///«erzeugt (vgL Signal m in F i g. 4). Die Signale des ODER-Tores 83 und des UND-Tores 94 dienen in der Anordnung nach F i g. 1 zur Durchschaltung der Eingänge auf beide Teilspeicher iQA and 105. Das Schreibsigna! des UND-Tores 92 wird auch direkt zur Durchschaltung des Eingangsdatenregisters 15 in F i g. 1 verwendet

Wenn Daten aus dem Speicher 10 auszulesen sind, wird ein Signal zur Durchschaltung des UND-Tores 91 geliefert, dessen Ausgangssignal dann während des Auftretens der Signale 752 oder 755 während der Taktzeit 74 über die ODER-Tore 61 und 62 am UND-Tor 63 wirksam wird, um die Speicherauswahlverriegelungsschaltung 64 einzustellen. Das Ausgangssignal des UND-Tores 91 wird auch zu den UND-Toren 93 und 95 übertragen, wo es in Verbindung mit den Signalen »RD/WR Daten H/«und »RD/WR Daten Lo« wirksam wird, um das Auswahlsignal für die hoch- (Hi) und tiefstelligen (Lo) Bytes während des Auslesens an den UND-Toren 66 und 68 zu erzeugen, die durch das Ausgangssignal der eingestellten Vergleichsverriegelungsschaltung 69 durchgeschaltet werden. Die Vergleichsverriegelungsschaltung 69 wird durch jedes Lesesignal über das ODF.R-Tor 61 eingestellt. Das Ausgangsregister wird auch von einem Signal des UND-Tores 91 über das ODF.R-Tor 78 eingestellt. Dieses über das ODER-Tor 88 übertragene Lesesignal bereitet die Durchschallung des UND-Tores 89 für die Rückstellung des Adressenregisters zur Zeit 70 vor. Das Ausgangsregister wird dadurch zurückgestellt und während der Lesezeiten 752 und 755 über die UND-Tore 97 und 98 jeweils zu den Zeiten 77 und 79 eingestellt, wobei auch die ODER-Tore 86 und 87 mitwirken.

Die Funktionssteuerlogik 28 in F i g. I ist in F i g. 5 in größerer Ausführlichkeit dargestellt. Im Zusammenhang mit den Zeitdiagrammen der Fig. 6 und 7 wird gezeigt, wie sie einige Funktionssteuersignale, die in der Liste zu finden sind, erzeugt. Als ausführliche Beispiele werden die Signale »Schalt MPX«. »Spulenschutz« und »Hammerberuhignng« beschrieben, welche die Signale 750 und 751 benutzen. Bei der Betrachtung des Signales »Schalt MPX« wird ein Bereitsignal eines Druckers mit einem 64 jis langen Taktimpuls kombiniert, der vom Zähler 26 in F i g. I geliefert wird, um den »Schalt MPX«-Flipflop 40 in Fig. 5 einzustellen. Das »Eins«-Ausgangssignal des Schalt-MPX-Flipflops 40 erscheint als Eingangssignal an den UND-Toren 41, 42 und 43. Beim Auftreten des Zeitsignals 750 am Eingang des UND-Tores 42 erzeugt dieses ein Ausgangssignal, das als Adresse »01« betrachtet werden kann und an das ODER-Tor 44 angelegt wird (vgl. Signale a. b und c in Fig. 6). Dieses Signal wird dann zu dem Adressenregister 11 in Fig. 1 übertragen, wo es eine binäre Eins in der Bit-7-Position darstellt. Wie oben schon im Zusammenhang mit der Schaltungsanordnung nach Fig.3 und dem Zeitdiagramm nach Fig.4 erläutert wurde, führt das Auftreten des Signals 750 dazu, daß der Speicher 10 in den Lesebetrieb eingestellt und das Adressenregister zur Zeit 73 eingestellt wird. Dadurch werden aus sowohl dem Konstantenspeicher 10a, als auch aus dem Akkumulatorspeicher 106 Daten zu der Vergleichsschaltung 12 in Fig. 1 ausgelesen. Darüberhinaus wird das Ausgangssignal des Akkumulatorspeichers zu der Inkrementier- und Datenauswahlschaltung 13 übertragen.

Rückschauend auf die F i g. 5 und 6 ist zu erkennen, daß beim Auftreten des Zeitsignals 750 der Schalt-MPX-Flipflop 40 nur während des Anstiegs eines 64 Mikrosekunden-Impulses eingeschaltet werden kann. Seine Rückstellung kann jedoch mit jedem auftretenden Signal 752 erfolgen. Daher kann die Oberprüfung des Schaltens des Schalt-MPX-Flipilops 40 von den im Speicher iOA und 10ß gespeicherten Daten nur einmal während jedes 128 Mikrosekundenintervalls vorgenom-

men werden. Da ein Signal »Schalt-MPX-Übereinstimmung« aber etwa alle 32 ms gewünscht wird, wird die Konstante im Speicher iOA für ein Byte mit der Adresse 01 auf einen Wert von 256 eingestellt.

Während des Vergleichs der Konstanten und der Akkumulatorwerte, der oben schon erwähnt wurde, wird das Akkumulatorbyte um den Wert + I in der Inkrementier und Datenauswahlschaltung 13 in Fig. 1 inkrementiert und zu dem Ausgangsdatenregister 14 übertragen und dann wieder an seine ursprüngliche Stelle im Akkumulatorspeicher I0ß zurückgespeichert. Dieses wird, wie oben ebenfalls schon erläutert wurde, beini Auftreten des Signals TS I bewirkt. Wenn jedoch ein Übereinstimmungssignal von der Vergleichsschaltung 12 während der Zeit 7".S'1 produziert wird, dann wird dieses Signal auch in der Einrichtung nach F i g. 5 von dem UND-Tor 45 an die UND-Tore 45a und 43 angelegt. Da der Schalt-MPX-Flipflop 40 einmal als eingeschaltet angenommen wird, erzeugt das UND-Tor 43 das Signal »Schalt-MPX-Übereinstimmung« an seinem Ausgang, das beispielsweise zur Synchronisation des angeschlossenen Druckers verwendet werden kann oder zur Einstellung einer zeitgesteuerten Zustandsunterbrechung. Beim Auftreten des Signals TS 2 wird allerdings der Schalt-MPX-Flipflop 40 zurückgestellt. Zur Darstellung des Prioritätsranges der Signale sei angenommen, daß der Schalt-MPX-Flipflop 40 zur 75 I-Zeit eingeschaltet war. Das Ausgangssignal des UND-Tores 41 bewirkt dann die Einstellung der Spulenschutzverriegelungsschaltung 46 (vgl. Signal e in F i g. 6). Obwohl die Signale TS1 und 7~0 an den Eingängen des UN D-Tores 47 erscheinen, ist dieses Tor blockiert, weil der Schalt-MPX-Flipflop 40 eingeschaltet ist. Daher bleibt die Spulenschutzverriegelung 46 bis zum nächsten Auftreten eines Signals TS 1 eingeschaltet, eine Situation, die einen Zyklus später auftritt, während dem das vorhergehende Signal TS 2 in der Lage ist, den Schalt-MPX-Flipflop 40 zurückzustellen. Der »Eins«-Ausgang der Spulenschutz-Vcrriegelungsschaltung 46 und der »Null«-Ausgang des Schalt-MPX-Flipflop 40 liefern Schaltsignale für das UND-Tor 48, das beim Auftreten eines Signals 7"SO effektiv durchgeschaltet wird und an seinem Ausgang die Adresse »05« (vgl. Signal /"in Fig. 6) liefert. Dieses Signal wird über die ODER-Tore 44 und 49 übertragen, um »Einsen« in den Bitpositionen 7 und 5 des Adressenregisters 11 in Fig. 1 darzustellen. Auf diese Weise werden nach dem Auslesen des Speichers die beiden Bytes, die der Adresse »05« zugeordnet sind, miteinander verglichen, um festzustellen, ob ein Übereinstimmungssignal auftritt. Wenn ein solches Übereinstimmungssignal tatsächlich auftritt, dann wird am Ausgang des UND-Tores 50 in Fig.5 ein Ausgangssignal erzeugt, da dieses UND-Tor für die Durchschaltung durch die Ausgangssignale der Spulenschutzverriegelungsschaltung 46 und des Schalt-MPX-Flipflop 40 für eine solche Durchschaltung bereits vorbereitet war. Das Ausgangssignal des UND-Tores 50 ist dann das Signal »Einstellen Spulenschutz«. Wenn kein Übereinstimmungssignal für diese Adresse »05« auftritt, dann wird die Spulenschutzverriegelungsschaltung 46 zur nächsten ΓΟ-Zeit während des nächsten Zeitsignals TS1 an dem UND-Tor 47 zurückgestellt.

Es sei an dieser Stelle erwähnt, daß die Spulenschutzverriegelungsschaltung 46 nur eingestellt werdet, kann, wenn auch der Schalt-MPX-Flipflop 40 eingeschaltet ist, was nur alle 128 με erfolgen kann. Wenn es erforderlich ist, den Zustand der Spulenschutzverriegelungsschaltung 46 etwa alle 4 ms zu überprüfen, dann müßte die Konstante, die Im Konstantenspeicher \0A unter der Adresse »05« gespeichert ist, den Wert 32 haben.
Als weiteres Beispiel der Prioritätsbestimmung sei die Hammerberuhigungs-(zähl-)Funktion beschrieben. Wenn eine Druckzeile vollständig abgedruckt wurde, dann erscheint ein Signal, das zur Einstellung der Hammerberuhigungs-Auszeitverriegelungsschaltung 51 gegeben wird, die ihrerseits auf das UND-Tor 52

ίο einwirkt, um die Hammerberuhigungs-Zählverriegelungsschaltung 53 zur Zeit 7".91 einzustellen und zwar nur dann, wenn die Spulenschutzverriegelungsschaltung 46 eingeschaltet ist (vgl. Signale e, g in F i g. 6). Das Ausgangssignal der Hammerberuhigungs-Zählverriegelungsschaltung 53 wird dann zu einem Eingang des UND-Tores 54 weitergeleitet. Dieses UND-Tor 54 ist jedoch solange blockiert, bis der Schalt-MPX-Flipflop 40 und die Spulenschutzverriegelungsschaltung 46 abgelchaltet werden. Danach, während der 750-Zeit.

wird dann das UND-Tor 54 durchgeschaltet, welches dann ein Ausgangssignal erzeugt und an das ODER-Tor 49 zur Erzeugung der Adresse »04« in der Bitposition 5 des Speicheradressenregisters 11 in F i g. I abgegeben wird (vgl. Λ in F i g. 6). Diese Adresse »04« des Speichers 10 wird für einen Vergleich der Konstanten mit dem akkumulierten Wert abgefragt. Wenn ein Übereinstimmungssignal während der TS 1-Zeit erzeugt werden kann, dann liefert das UND-Tor 45a ein Rückstellsignal für die Hammerberuhigungs-Auszeitverriegelungs-Schaltung 51 und die Hammerberuhigungs-Zählverriegelungsschaltung 53, da die noch benötigten weiteren Steuersignale für die Durchschaltung von dem Schalt-MPX-Flipflop 40 und der Spulenschutzverriegelungsschaltung 46 an seinen beiden anderen Eingängen anliegen. Um sicherzustellen, daß die Hammerberuhigungs-Zählverriegelungsschaltung 43 ihren Prioritätsrang 3 aufrechterhalten kann, ist das UND-Tor 55 vorgesehen, das während der nächsten Taktzeit 7"9 durchgeschaltet wird, wenn auch die beiden erforderlichen Steuersignale des Schalt-MPX-Flipflop 40 und der Spulenschutzverriegelungsschaltung 46 an seinen anderen beiden Eingängen anliegen. Dieses ist der Fall, wenn der Schalt-MPX-Flipflop 40 und die Spulenschutzverriegelungsschaltung 46 ausgeschaltet sind und außerdem kein Übereinstimmungssignal erzeugt wurde. Auf diese Weise wird sichergestellt, daß die Hammerberuhigungs-Zählverriegelungsschaltung 53 nur für die nächste Folge der 7"5-Signale eingeschaltet werden kann, wenn die Spulenschutz-Verriegelungsschaltung 46 bereits eingeschaltet ist. Die Hammerberuhigungs-Zählverriegelungsschaltung 53 muß keinesfalls so oft überprüft werden, wie die Spulenschutzverriegelungsschaltung 46, so daß die im Speicher hierfür gespeicherte Konstante beispielsweise 100 oder 12,8 ms sein darf.

Es sei hier erwähnt, daß die Hammerberuhigungs-Zählverriegelungsschaltung 53 nur eingeschaltet werden kann, wenn der Schalt-MPX-Flipflop 40 eingeschaltet ist so daß auch die Spulenschutzverriegelungsschaltung 46 eingeschaltet werden kann.

Der wirksame Prioritätsrang für einige Funktionssteuersignale, die unter 7"SO und 751 in F i g. 1 dargestellt sind, ist im Zeitdiagramm der F i g: 7 näher bezeichnet Es sei erwähnt daß der Schalt-MPX-Zyklus, der Spulenschutz-Zyklus und der Hammerberuhigungs-

P5 zähl-Zyklus in aufeinanderfolgenden Zeitsignaizyklen ablaufen. Das Diagramm zeigt ferner, daß ein Unterbrechungsüberlaufzyklus und ein Abtastungs-Zählzyklus ebenfalls nacheinander auftreten können. Es

sei ferner erwähnt, daß nicht alle diese Steuerungen stets erforderlich sind So wild beispielsweise der Hammerberuhigungs-Zählzyklus nicht auftreten, wenn der Drucker auf Druckdaten wartet; der Unterbrechungsüberlaufzyklus kann sogar anstelle des Hammerberuhigungs-Zähl7yklus" während eines sogenannten Leerlaufs auftreten, wenn nämlich der Steuerprozessor den Drucker innerhalb einer vorgegebenen Zeit nicht

bemerkt. Der Abtastiingszählzyklus kann ferner an einer vorgegebenen Stelle in der Abfragesequenz oder an anderen Stellen auftreten, wenn bestimmte andere Signalzeitgaben nicht erforderlich sind. Der tatsächlich gewShlte Prioritätsrang und die hierfür erforderliche Logik wird am besten auf den erforderlichen Fall zugeschnitten.

Hierzu 5 Blatt Zeichnungen

Claims (8)

Patentansprüche;

1. Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale zur Steuerung mehrerer unabhängiger Vorgänge, insbesondere für Punktionen in elektronischen Schaltungen oder Datenverarbeitungsanlagen, gekennzeichnet durch einen Taktgeber (23, 24, 26, 27; Fig. 1) zur repetitiven Erzeugung einer festen Folge von Zeitsignalen (TSO bis TST), durch einen Speicher (Konstantspeicher iOA) zur Speicherung mehrerer konstanter, jeweils einer Funktion zugeordneter Werte, welche die Anzahl von bestimmten Zeitsignalen (z. B. 7SO) angeben, die zwischen aufeinanderfolgenden Funktionssteuersignalen für jede der Funktionen liegen sollen, durch einen Akkumulatorspeicher (104 13), der fOr jede Funktion die Anzahl der bestimmten Zeitsignale abgibt, die seit der letzten Erzeugung eines Funktionssteuersignals für die betreffende Funktion aufgetreten sind, und durch eine Vergleichsschaltung (12), die für jede Funktion beim Auftreten der ihr zugeordneten Zeitsignale den Vergleich zwischen konstantem und akkumuliertem Wert durchführt, und bei Obereinstimmung ein Funktionssteuersignal für die betrachtete Funktion abgibt

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Konstantenspeicher (iOA) und der Akkumulatorspeicher (108,1 aus einer kombinierten einzigen Speichereinheit (10) bestehen, wobei entsprechende Speicherstellen in beiden Speicherteilen einander zugeordnet und über eine gemeinsame Adresse adress; irbar s^; A

3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß in einem Speicher mit 2-Byte-Speicherwörten die Speicherstelle des hochwertigen Bytes eines Wortes als Konstantenspeicher und die Speicherstelle des niedrigwertigen Bytes als Akkumulatorspeicher dient.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Funktionssteuerlogik (28, Fig. 1) vorgesehen ist, in der die einer Funktion zugeordneten Zeitsignale (z. B. JS1, Fig.5) mit weiteren für die Durchführung der Funktion notwendigen Bedingungen (z. B. gespeichert im Flip-Flop 40, F i g. 5) logisch verknüpft (z. B. mit UND-Glied 42, Fig.5) und entsprechend dem Ergebnis der logischen Verknüpfung Adressensignale für den Konstanten- und Akkumulatorspeicher erzeugt werden.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Funktionssteuerlogik (28, Fig. 1; F i g. 5) Einrichtungen (40,46,53; 48,54) enthält, mit denen die Speicherzugriffe entsprechend der Priorität der einem Zeitsignal (z. B. TSO) zugeordneten Funktionen (z.B. linke Spalte, Fig.2) gesteuert werden.

6. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Auslesen aus dem Konstanten- und dem Akkumulatorspeicher und der Vergleich der gelesenen Speicherinhalte in zwei aufeinanderfolgenden Zeit· abschnitten erfolgt, und daß diese Vorgänge durch eine interne Steuerschaltung (Speicher- und Datenstcuerlogik 29) gesteuert werden, deren Eingangssignale die Zeitsignale (TSO bis TS7) des Taktgebers und die Taktimpulse (Ti bis TO) der Flip-Flop-Taktschaltung (24) des Taktgebers sind.

7, Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß in der Speicher- und Datensteuerlogik (25) Einrichtungen (75, 76, 85) vorhanden sind, die bei Vorliegen eines Obereinstimmungssignals das Durchschaltesignal des Ausgangsregisters (14) unterdrücken.

8. Einrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Speicher- und Datensteuerlogik (25) zum anfänglichen Laden des Speichers (10) zusätzliche Steuersignale (»Schreibe«/»Lies«) zugeführt werden.