CH653457A5

CH653457A5 - Procede de correction d'erreurs dans des signaux de donnees digitales.

Info

Publication number: CH653457A5
Application number: CH4703/81A
Authority: CH
Inventors: Yoichiro Sako; Kentaro Odaka
Original assignee: Sony Corp
Priority date: 1980-07-18
Filing date: 1981-07-17
Publication date: 1985-12-31
Also published as: SE461620B; DE3128599C2; DK162862C; ES8205089A1; NL8103426A; DE3128599A1; ES504085A0; GB2081479B; SE8104418L; KR860000500B1; ATA314981A; DK162862B; IT8122998A0; GB2081479A; IT1138096B; AU7310681A; KR830007010A; AT393926B; NL191002B; FR2491278A1

Description

La présente invention concerne un procédé de correction d'erreurs de données formées de n mots dans un bloc, chaque mot comprenant m bits.

La présente invention concerne plus particulièrement un procédé de correction d'erreurs dans lequel un code de correction d'erreurs (une sorte de code adjacent) capable de corriger jusqu'à deux mots erronés dans un bloc est utilisé pour corriger des erreurs à grande vitesse.

Il a déjà été proposé, par exemple dans la demande américaine no 218 256 du même déposant déposée le 29 décembre 1980, un système de transmission de données effectif pour corriger des erreurs en paquet en utilisant une technique dite à interfoliage croisé. Dans une telle technique à interfoliage croisé, des mots dans une série de signaux de données PCM (codage à modulation d'impulsions) sont introduits en une pluralité de séquences dans une pluralité de canaux respectifs arrangés selon un premier état d'arrangement et sont délivrés à un premier codeur de correction d'erreurs produisant une première série de mots de contrôle. Cette première série de mots de contrôle et la série de signaux de données PCM dans la pluralité de canaux sont converties en un second état d'arrangement. Puis, un mot du second état d'arrangement pour chacune des séquences de signaux de données PCM dans la pluralité de canaux est délivré à un second codeur de correction d'erreurs pour produire une seconde série de mots de contrôle, de sorte qu'un double interfoliage (c'est-à-dire un double réarrangement) est exécuté pour chaque mot. Le but du double interfoliage est de réduire le nombre de mots erronés dans n'importe quel groupe de mots contenu dans un bloc commun de correction d'erreurs lorsque le mot de contrôle contenu dans un tel bloc de correction d'erreurs et les données PCM associées sont dispersées et transmises. Tous les mots er-5 ronés sont dispersés parmi plusieurs blocs et ils sont remis dans leur arrangement primitif du côté réception. En d'autres termes, lorsque une erreur en paquet se produit pendant la transmission, cette erreur peut être dispersé. Si l'interfoliage ci-dessus est produit deux fois, le premier et le second mot de 10 contrôle sont chacun utilisés pour corriger des mots dans des blocs distincts de correction d'erreurs. Ainsi, même si une erreur ne peut pas être corrigée par l'un des mots de contrôle, cette erreur peut être corrigée par l'autre mot de contrôle. Cette technique constitue donc une avance significative dans 15 la capacité de correction d'erreurs en paquet.

Toutefois, si un seul bit dans un mot est découvert comme erroné, le mot entier est considéré comme erroné. En conséquence, lorsque un signal de données reçu contient un nombre relativement grand d'erreurs aléatoires, la technique décrite 20 ci-dessus du double interfoliage n'est pas toujours suffisamment évoluée pour corriger ces erreurs.

Dans ce but, il est proposé qu'un code correcteur d'erreurs avec un haut pouvoir de correction d'erreurs soit combiné avec le système selon la technique ci-dessus de multi-interfo-25 liage. Un tel code est par exemple le code Reed-Solomon (RS), le code de Bose-Chaudhuri-Hocquenghem (BCH) ou une variante d'un code b-adjacent susceptible de corriger K mots erronés, par exemple deux mots erronés dans un bloc et aussi M mots erronés si la location des erreurs est connue. 30 Ce code de correction d'erreurs permet de simplifier la construction d'un décodeur lorsqu'un seul mot erroné est à corriger.

Toutefois, lorsque deux mots erronés doivent être corrigés, la période de temps nécessaire pour exécuter toutes les 35 étapes devient assez longue et un tel problème apparaît plus spécialement lorsque les locations des erreurs de deux mots erronés sont calculées. En effet, l'algorithme fondamental de la correction d'erreurs est tel qu'en utilisant le syndrome il est examiné dans la première étape, s'il y a une erreur ou non, il 40 est examiné dans la deuxième étape si l'erreur consiste ou non en un mot erroné et il est examiné dans la troisième étape si l'erreur consiste ou non en deux mots erronés.

En raison de ce qui précède, le but de la présente invention est de créer un procédé amélioré de correction d'erreurs sus-« ceptible d'apporter une solution au problème connu de l'état de la technique et de corriger des erreurs à grande vitesse.

Pour atteindre ce but, le procédé selon l'invention est celui décrit dans la revendication 1.

50 La présente invention se propose aussi de créer un procédé de correction d'erreurs selon lequel la construction de circuits de calcul et d'autres circuits électroniques utilisés dans un appareil de correction d'erreurs est simplifiée.

D'autres particularités et avantages de l'invention appa-55 raitront dans la description suivante d'un exemple d'exécution et à l'aide du dessin dans lequel les mêmes références désignent les mêmes éléments et parties.

La figure 1 est un schéma-bloc montrant un exemple d'un dispositif de correction d'erreurs auquel s'applique la présente so invention,

la figure 2, formée de l'ensemble des figures 2A et 2B, est un schéma-bloc d'un exemple d'un codeur de correction d'erreurs selon la présente invention.

la figure 3 montre un arrangement d'un bloc de données 65 codées, à la transmission,

la figure 4, formée de l'ensemble des figures 4A et 4B, est un schéma-bloc d'un exemple d'un décodeur de correction d'erreurs selon la présente invention et

5

653 457

les figures 5,6 et 7 sont des diagrammes utilisés pour expliquer le fonctionnement du décodeur de correction d'erreurs.

Un code de correction d'erreurs utilisé dans la présente invention est d'abord expliqué ci-dessous. Dans cette descrip- 5 H tion, le code de correction d'erreurs est exprimé par une représentation vectorielle ou une représentation à groupe cylique.

Un polynome F(x) irréductible du m-iène ordre est considéré sur un chanp de galois GF(2). Dans le champ GF(2), qui contient seulement les éléments «0» et « 1 », le polynome irré- i0 ductible F(x) n'a pas de racine réelle. Ainsi, une racine imaginaire (ou complexe), a, satisfaisant F(x) = 0 est considérée. Il existe 2m différent éléments 0, a, a2, a3, ..., a2m ', chacun d'eux étant une puissance de a et contenant un élément zéro formant un champ de galois étendu GF(2m). Ce champ 15

étendu GF(2m) est un polynôme en anneau avec un polynome F(x) irréductible du m-iène ordre comme modulo sur le H =

champ GF(2). L'élément de GF(2m) peut être exprimé comme une combinaison linéaire de 1, a = [x], a2 = [x2],

/

1

a"-1

a2(n-i)

1

a"

a2(n 2)

i-2

1 a

\

afl=-i)(n-,)

a'

(k-l) (n-2)

ik-1

1

\

En outre, la matrice de parité H peut être exprimée de manière similaire en utilisant la matrice T:

/

•vîïl-1 —

[xm ']. C'est-à-dire que ces éléments peuvent être exprimé par a0 + a! [x] + a2 [x2] + ... + am , [x"1"1]

20

1

■pn-l J2(n-1)

T(k-I) (n—1)

\

I

fn 2

X2(n 2)

T(k-1) (n-2)

...I ... T1

T2

■pk-

\

I

X

ou

: a0 + aia + a2a2 +

(am b am 2i ■ ■ ■ a2, ab aû)

■ am-iam-'

où a0, ab ... am_i appartiennent à GF(2).

Comme exemple, considérons le champ étendu GF(28) et, comme modulo, le polynome F(x) = x8 + x4 + x3 + x2 + 1 (toutes les variables étant des données de huit bits). Ce champ GF(28) peut être exprimé comme suit:

a7x7 + a6x6 + a5x5 + a4x4 + a3x3 + a2x2 + a]X + a0 or

(a7' a6> a5i a4> a3? a2> ab ao)

En conséquence, dans cet exemple, a7 est considéré comme le bit le plus significatif (MSB) et a0 comme le bit le moins significatif (LSB). Puisque an appartient à GF(2), ses éléments sont soit «0», soit «1».

En outre, la matrice suivante de m colonnes et m lignes peut être dérivée du polynome (Fx).

où I est une matrice unité de m lignes et m colonnes. Comme mentionné plus haut, les expressions utilisant la racine a sont 25 fondamentalement les mêmes que celles utilisant une matrice de génération T.

En outre, dans le cas où 4 mots de contrôle (k = 4) sont utilisés par exemple, la matrice de contrôle de parité H devient la suivante:

\

30

1

... 1

1

a"-'

a"-2

... a

1

H =

a2(n-D

a2(n-2)

... a2

1

35

a3(n-l) \

a3(n-2)

...a3

1

/

Dans ce cas, si un seul bloc de données reçues est exprimé par un vecteur en colonne v = (Wn_i, Wn^2,..Wh W0), où Wi = Wi + ei, ei étant un signe d'erreur, quatre syndromes 4o S0, S], S2 et S3 produits du côté réception sont exprimés comme suit:

/ N

00... 0 ao 10... 0 ai 0 1... 0 a2

0 0... 1 am 1

45

= HVT

\

Comme expression alternative, on peut utiliser une expression contenant un groupe cyclique reconnaissant que le reste du champ de galois étendu GF(2m) (à l'exception de l'élément zéro) forme un groupe multiplicatif avec l'ordre 2m~K Si les éléments de GF(2m) sont exprimés en utilisant un groupe cyclique, on obtient ce qui suit:

0,1 (= a2m '), a, a2, a3,... a2m 2

Dans un exemple de la présente invention, lorsque m bits forment un mot et que n mots forment un bloc, k mots de contrôle sont produits sur la base d'une matrice de contrôle de parité H, telle que la suivante:

50 Ce code de correction d'erreurs peut corriger jusqu'à deux mots erronés dans un bloc de correction d'erreurs et corriger aussi trois mots erronés ou quatre mots erronés si la position de l'erreur est connue.

Chaque bloc contient quatre mots de contrôle (p = W3, q 55 = W2, r = W], s = W0). Ces mots de contrôle peuvent être obtenus à partir des relations suivantes:

= a = b = c = d p + q + r +s = ZWi 60 a3p + a2q + ar + s = Ea'Wi a6p + a4q + a2r + s = Ea2iWi a9p + a6q + a3r + s = Ea3iWi n-1

où E est £ 65 i = 4

Bien que le processus de calcul soit omis, le résultat de ce calcul est le suivant:

653 457

6

{Gt212

a153

„156

a2

„158

U) OO

\^xm a158

a152

a209

fa>

a135

„152

b a2

a153

c a156

a212

d

/

N. /

/ \

P

q r

s

S '

Le codeur prévu du côté de l'émission forme les mots de contrôle, p, q, r et s de la manière ci-dessus.

L'algorithme fondamental de correction d'erreur est décrit maintenant lorsque les données comprenant les mots de contrôle produits comme indiqué ci-dessus sont émises puis reçues.

[1] Si il n'y a aucune erreur, les syndromes sont tous zero: Sq — S] = S? = S3 = 0.

[2] Si il y a un mot erroné (un signe d'erreur représenté par ei), S0 = ei, Si = a'ei, S2 = a2iei, S3 = a3iei.

Ainsi, les relations suivantes sont établies:

a'S0 = S,

ct'Sj ~ S2 a'S2 = S3

Un mot, erroné ou non, peut être jugé par l'existence ou la non-existence de la relation ci-dessus lorsque i est successivement varié. La relation précédente conduit à la relation:

Si ~S0

S2 S,

h.

S2

[4] Lorsque trois mots erronés (ei, ej et ek) apparaissent, les syndromes peuvent être exprimés comme suit:

S0 = ei + ej + ek : S] = a'ei + ajej + akek

52 = a2lei + a2jej + a2kek

53 = a3lek + a3jej + a3kek io Les équations ci-dessus peuvent être modifiées comme suit:

akS0 + S! = (a1 + ak)ei + (aJ + ak)ej akS] + S2 = a'(a' + ak)ei + a)(a) + ak)ej 15 + S3 = a2,(a' + ak)ei + a2j(aj + ak)ej

En conséquence, on obtient les équations suivantes:

aj(akS0 + S,) + (akS] + S2) = (a' + aJ) (a' + ak)ei 20 aj(akS] + S2) + (akS2 + S3) = a'(a' + aj) (a' + ak)ei

Par conséquent, si la relation suivante est satisfaite, ce qui est une condition nécessaire pour trois mots erronés, ces trois mots peuvent être détectés.

Ainsi, le modèle de a' est comparé avec celui mémorisé au préalable dans une mémoire ROM (read only memory) pour connaître la location i de l'erreur. A ce moment, le syndrome S0 devient le signe d'erreur ei lui-même.

[3] Dans le cas de deux mots erronés (ei et ej), les syndromes suivent les relations:

50 = ei + ej

51 = a'ei + aJej

52 = a2'ei + a2jej

Sj = a3'ei + a3jej

Les équations ci-dessus peuvent être modifiées comme suit:

ateo + Si = (a1 + a>)ei a^Si + S2 = a'(a' + aj)ei aJS2 + S3 = a2l(a' + a>)ei

En conséquence, si les équations suivantes sont satisfaites, deux mots erronés sont détectés.

25

ai|ai(akS0 + S,) + (akS, + S2)| = d(akS, + S2) + (akS2 + S3)

Les signes d'erreur respectifs sont alors exprimés comme suit:

30

35

. _ Sq + (a1 + a k)S] + a j kS2 61 (1 + aH) (1 + a")

S0 + (a~k + a"')S] + a k te2

40

ej ek =

(1 + à '1) (1 + aJ k)

S0 + (a"1 + a-i)S, + a'"-iS2 (1 + ak~') (1 + ak_j)

a'(aJS0 + S|) = ate] + S2 a'XdS, + S2) = ate2 + S3

Si les équations ci-dessus sont satisfaites, il y a deux mots erronés. La combinaison de i et j est variée pour examiner si la relation exprimée par les équations ci-dessus est satisfaite. Ainsi, les signes d'erreur sont ici exprimés de la manière suivante:

En fait, la construction d'un circuit pour corriger trois 45 mots erronés est plutôt compliquée et le temps nécessaire pour l'opération de correction est long. En conséquence en pratique, une opération de correction d'erreur est utilisée dans laquelle l'opération ci-dessus est combinée avec une opération de correction d'erreur dans laquelle les locations d'erreurs i, j, 50 k et 1 sont connues par un bit d'indication d'erreur ou pointeur, et les équations ci-dessus sont utilisées pour contrôle.

[5] Lorsque il y a quatre mots erronés (ei, ej, ek et el), les syndromes sont exprimés comme suit:

55

60

50 = ei + ej + ek + el

51 = a'ei + a>ej + akek + a'e/

52 = a2'ei + a2jej + a2kek + a 2/e/

53 = a3lei + a%j + a3kek + a3'e/

So + a JS] So + a 'S]

ei = — et ej

1 + a'J

1 + a'

Les équations ci-dessus sont modifiées de la manière suivante:

S0

7

+ (a J + a k + a OS, + (a Jk + a k 7 + a ' J)S2 + a+^Sj

So

(1 + a) i)(ì + a'k) (1 + a}1)

+ (a k + a ' + a OS, + (ak, + a'i + aJ k)S2 + a k "S3

(1 + aJ ') (1 + a)k) (1 + aJ 0

Sc

, + (a ' + a 1 + a J)S, + (a " + a 1 i + a J ')S2 + a '1JS3

(1 + ak ')(1 + ak J) (1 + ak 0

So

+ (a ' + a j + a k)S, + (a ' J + a i k + a k i)S2 + a i+kS3

(1 + a'0(1 + a'0(1 + a'"k)

Ainsi, lorsque les locations d'erreurs (i, j, k, 1) sont indiquées par des pointeurs, l'erreur peut être corrigée par les calculs ci-dessus.

L'algorithme fondamental de la correction d'erreurs ci-dessus est qu'en première étape, il est examiné par les syndro- 20 mes S0 à S3 si il existe une erreur ou non, en deuxième étape, il est examiné si l'erreur est un mot erroné ou non et en troisième étape, il est examiné si l'erreur consiste en deux mots ou non. Lorsque la correction est étendue à deux mots, le temps nécessaire pour exécuter toutes les étapes devient long, ce qui 25 pose un problème spécialement lorsque la location d'erreur de deux mots erronés doit être obtenue.

La présente invention va être décrite maintenant dans le cas de la correction de deux mots erronés, dans laquelle le problème ci-dessus est éliminé. 30

Les équations des syndromes S0, S,, S2 et S3 dans le cas de deux mots erronés (ei, ej) sont les suivantes:

Si une erreur apparaît dans plus de deux mots, A #= 0, B =f= 0 et C 4= 0 sont satisfaits et la discrimination devient tout à fait simple.

La relation suivante est établie.

Aa2' + Ba' + C = 0

oùi = Oà(n-l).

B

-d«£

E, les équa-

S0 = ei + ej S, = a'ei + a>ej

52 = a2'ei + a2kj

53 = a3iei + a3jej

Les équations ci-dessus sont modifiées comme suit:

35

Si l'on admet maintenant que tions suivantes sont obtenues:

D = a' + a) E = a' • aj

Puis l'équation suivante est dérivée:

a2' + Da' + E = 0

Si la différence entre les deux locations d'erreurs est admise comme étant t, c'est-à-dire j = i + t, les équations suivantes sont obtenues:

D = a'(l + a1) E = a2i+t

(a'S0 + S,) (a'S2 + S3) = (a'S, + S2)2

En conséquence, l'équation suivante est dérivée:

L'équation est encore modifiée et le polynôme de location d'erreurs suivant est obtenu:

45

51

E

(1 + a')2

= a~l + a'

(S0S2 + S,2)a2' + (S,S2 + S0S3)a' + (S,S3 + S22) = 0

Les constantes des termes respectifs du polynôme ci-des-sus sont désignées comme suit:

SflS-, + S,2 = A S,S2 + S0S3 = B

s,s3 + s22 = c

En utilisant les constantes A, B et C ci-dessus, la location d'erreur de deux mots erronés est obtenue.

[1] Dans le cas d'aucune erreur:

A = B = C = 0,S0 = Oet S3 = 0

[2] Dans le cas d'un mot erroné:

Si A = B = C = 0, S0 + 0 et S3 =t= 0 sont satisfaits, l'erreur est jugée comme un mot erroné. La location i de l'erreur

S

peut être facilement déterminée par la relation a' = J .

Ainsi, l'erreur est corrigée en utilisant la relation ei = S0.

[3] Dans le cas de deux mots erronés:

50

55

Si la valeur de a_t + a1 pour chaque valeur de t = 1 à(n-l) est écrite au préalable dans une ROM et qu'il est détecté que

D2

la valeur coincide avec celle de -g- calculée a partir de la sortie de la ROM et d'un mot reçu, t peut être obtenu. Si la coïncidence n'est pas détectée, celà signifie que des erreurs apparaissent dans plus de trois mots.

Ainsi, si l'on admet les expressions suivantes,

X = 1 + a1

D2

60

Y = 1 + a-1 = — + X E

les expressions suivantes sont obtenues: D

a' = —

65

D

aJ = — Y

653 457

8

A partir des expressions ci-dessus, les locations d'erreurs i et j sont obtenues. Puis, les signes d'erreurs ei et ej sont exprimés comme suit:

= (dSp + S,) = So Si_ D Y D

ei = (a'So + S') = h + h

D X D

Ainsi les erreurs peuvent être corrigées.

L'algorithme de correction modifié ci-dessus peut raccourcir considérablement le temps nécessaire pour calculer la location de l'erreur lors de la correction de deux mots erronés, en comparaison du cas où l'algorithme fondamental est utilisé.

En outre, si le nombre k des mots de contrôle est augmenté, la capacité de correction d'erreurs peut être améliorée en conséquence. Par exemple, si k est choisi égal à 6, trois mots erronés peuvent être corrigés et six mots erronés peuvent être corrigés si les locations des erreurs sont connues.

La fig. 1 montre un exemple d'un appareil de correction d'erreurs auquel la présente invention est appliquée. Dans la figure, 1 désigne une borne d'entrée pour les données reçues. Les données sont délivrées à une mémoire tampon 2 et à un circuit générateur de syndromes 3. La mémoire tampon sert à . retarder les données reçues d'un intervalle de temps égal au temps nécessaire pour détecter une erreur et pour produire un signe d'erreur et elle délivre son signal de sortie à un circuit correcteur d'erreurs 4 (un additionneur modulo 2). La sortie du circuit 4 est reliée à une borne de sortie 5.

Dans le circuit générateur de syndromes 3, le calcul de H-VT est effectué pour produire les syndromes S0, S], S2, et S3 qui sont alors délivrés à un circuit de calcul 6 pour obtenir GF(2m). Ce circuit de calcul 6 exécute les calculs des constantes A, B, C, D et E et des signes d'erreurs. Les constantes calculées par le circuit 6 sont délivrées à un régistre buffer 7 où elles sont stockées et le signe d'erreur calculé par le circuit 6 est délivré et mémorisé dans un régistre buffer 8. Le signe d'erreur est délivré par le régistre 8 au circuit de correction d'erreurs 4 pour commander ce dernier et effectuer la correction d'erreur. Dans l'exemple de la fig. 1, le circuit comprend un décodeur 9 de location d'erreur et une mémoire ROM (read only memory) 10. Les constantes D et E du régistre buffer 7 et les sorties a' et a 1 de la ROM 10 sont toutes délivrées au décodeur de location d'erreur 9 qui produit alors la location i de l'erreur et des nouvelles constantes X et Y. Les nouvelles constantes X, Y, la constante D du régistre buffer 7 et les syndromes sont délivrés au circuit de calcul 6, de sorte que ce dernier produise les signes d'erreurs ei etej qui sont délivrés au régistre buffer 8 et mémorisés dans celui-ci.

Les syndromes S0 et S3 du circuit générateur de syndromes 3 et les constantes A, B et C du régistre buffer 7 sont appliqués à un circuit de discrimination d'erreur 11 qui détermine si une erreur est présente ou non, si une erreur est un mot erroné ou non, si une erreur est constituée de deux mots erronés ou non et si une erreur est constituée de plus de deux mots erronés. Le résultat est délivré à un contrôleur 12. Ce dernier sert à délivrer des impulsions d'horloge ou des signaux de contrôle ayant une relation de temps prédéterminée aux circuits respectifs.

Ce qui précédé montre que selon la présente invention, les valeurs de a_t et a', où t = là (n-1), sont mémorisées dans la ROM 10 et que la sortie de cette mémoire est comparée avec les constantes produites par le calcul du syndrome pour exécuter les détections de deux mots erronés et la location de l'erreur, de sorte que la détection d'erreur et la correction d'erreur puissent être effectuées à grande vitesse.

Une forme d'exécution pratique de l'invention, appliquée par exemple à un appareil d'enregistrement et de reproduction d'un signal audio PCM (puise code modulation), est décrite maintenant avec référence aux dessins accompagnants.

La fig. 2 dans son ensemble montre un codeur de correction d'erreur prévu dans le système d'enregistrement et recevant un signal audio PCM comme signal d'entrée. Pour obtenir ce signal audio PCM, des signaux stéréo de gauche et de droite sont échantillonnés respectivement à une fréquence d'échantillonnage fs (par exemple 44,1 kHz) et chaque échantillon est converti en un mot digital (codé par exemple comme complément de deux et d'une longueur de 16 bits). En conséquence, pour le canal de gauche du signal audio on obtient les mots de données PCM L0, Lb L2 ... et pour le canal de droite les mots de données PCM Rq, Rl5 R2 ... Les mots de données PCM des canaux de gauche et de droite sont chacun distribués sur six canaux, de sorte qu'un total de douze canaux de séquences de données PCM sont introduits dans le codeur de correction d'erreurs. A chaque instant, douze mots tels que ^6n> Lfjjj]- Rôn+I, L(jn-]_2, Rfin t-21 Lgn.t-3, Rgn + 3, Lgn^-4, R6n+4, L6n+5, R6n+5 sont introduits dans le codeur. Dans l'exemple illustré, chaque mot est divisé en un groupe supérieur de huit bits et un groupe inférieur de huit bits, de sorte que les douze canaux sont traités comme vingt-quatre canaux. Pour simplifier, chaque mot de données PCM est exprimé par Wi, ses huit bits supérieurs étant exprimés par Wi, A et ses huit bits inférieurs étant exprimés par Wi, B. Par exemple, le mot L6n est divisé en deux mots W)2n, A et W 12n, B.

Les séquences de données PCM de vingt-quatre canaux sont appliquées premièrement à un interfolieur pair et impair 21. Sin est un entier 0,1,2 ..., les motsL6n (W12n, AetW12n,

R6n(Wi2N+b A et W12n+], B), L6n+2(W12n+4, Aet W|2n+4, B), Rôn + 2 0^12n + 5i A et ^Vl2n + 5* B), Lgn+4 (^Vi2n + g, A et Wi2n+8, B), etRê n+4 (Wi2n+9» A. et Wi2n+9i B) sont respectivement des mots d'ordre pair et les mots restants sont respectivement des mots d'ordre impair. Les séquences de données comprenant les mots d'ordre pair sont respectivement retardées d'un mot à travers un circuit ou une ligne de retard 22A, 22B, 23A, 23B, 24A, 24B, 25A, 25B, 26A, 26B, 27A, 27B de l'interfolieur pair et impair 21. Il est naturellement aussi possible de retarder des mots de plus d'un mot, par exemple de huit mots. En outre, dans l'interfolieur 21, les douze séquences de données comprenant les mots d'ordre pair sont convertis ou décalés de manière à occuper les canaux de transmission un à douze et les douze séquences de données comprenant les mots impair sont convertis de manière à occuper les canaux de transmission treize à vingt-quatre.

L'interfolieur 21 sert à prévenir que plus de deux mots successifs des signaux stéréo respectifs de gauche et de droite soient erronés, car les erreurs deviennent alors pratiquement impossible à corriger.

Pour expliquer l'avantage de cette mesure, considérons par exemple trois mots successifs L, |, Ls et Li+I. Lorsque le mot Lj est erroné et n'est pas corrigible, il est très désirable que les mots qui l'entourent, L; , et Li+,, soient corrects. La raison est que dans le but de compenser un mot non corrigible erroné Lj, ce dernier est interpolé entre le mot correct précédent Li ^ et le mot correct suivant Li+h habituellement en prenant la valeur moyenne de Li | et Li+1. Les lignes de retard 22 A, 22B,... 27A, 27B de l'interfolieur pair et impair 21 sont prévues de manière que des mots adjacents sont placés dans différents blocs de correction d'erreurs. En outre, la raison pour mettre ensemble des groupes de canaux de transmission pour les mots d'ordre pair et les mots d'ordre impair est que lorsque les séquences de données sont interfoliées, la distance entre les positions d'enregistrement des mots adjacents

5

10

15

20

25

30

35

40

45

50

55

60

65

9

653 457

d'ordre pair et des mots d'ordre impair doit être aussi grande que possible.

A la sortie de l'interfolieur 21, les mots des vingt-quatre canaux apparaissent dans un premier état d'arrangement. A partir de l'interfolieur 21, des mots de données PCM sont appliqués mot à mot à un codeur 28 qui produit alors les premiers mots de contrôle QI2n, Qi2n+1, Qi2n+2 et Q12n+3= comme indiqué par p, q, r et s dans l'expression donnée précédemment.

Un bloc de correction d'erreur comprenant les premiers mots de contrôle apparaît alors comme suit:

(WI2n-I2> A; WI2n-I2> B; W 12n+ )_i2, A; W]2n+1-12* B;

Wi2n+4_i2, A; Wi2n+4~12> B; Wi2„ + 5-12. A; WI2n + 5-i2i B;

Wi2n + 8-12> A; W12n + 8^12> B; W12n + 9_12, A; W]2n + 9_12, B;

Wi2n+2, A; Wi2„+2, B; WI2n+3, A; W i2n+3s B;

Wi2n+6. A; Wi2„+6, B; Wi2„+7, A; W12n+7, B;

Wi2n+io, A; W]2n+io> B; W^n+ib A; W12n+n> B;

Ql2n;' Ql2n+b Ql2n + 2Î Ql2n + 3)

Le premier codeur 28 exécute sa fonction en calculant les premiers mots de contrôle Q12n à Qi2n+3 selon le nombre de mots d'un bloc (n = 28), la longueur en bits m (m = 8) de chaque mot et le nombre de mots de contrôle (k = 4).

Les vingt-quatre séquences de mots de données PCM et les quatre mots de contrôle sont alors appliqués à un interfo-lieur 29. Dans ce dernier, les positions relatives des canaux sont changées de manière que les séries de mots de contrôle se trouvent entre les séquences de données PCM comprenant les mots d'ordre pair et les séquences de données PCM comre-nant les mots d'ordre impair, puis un processus de retardement est exercé pour ces séquences interfoliées. Ce processus de retardement est exécuté sur vingt-sept canaux de transmission, en commençant avec le deuxième canal de transmission, à l'aide de lignes de retard avec des valeurs de retards de 1D, 2D, 3D, 4D,... 26D et 27D respectivement (où D est une valeur de retard unité, par exemple, équivalente à quatre mots).

A la sortie de l'interfolieur 29, vingt-huit séquences de mots de données apparaissent dans un second état d'arrangement. Les mots de données sont pris mots à mots dans les séquences respectives et ces mots sont délivrés à un codeur 30 qui produit alors des seconds mots de contrôle P12n, Pi2n+ij Pi2„+2 et Pi2„+3 de la même manière que les mots de contrôle Ql2nàQl2n + 3-

Le deuxième codeur 30 produit les seconds mots de contrôle selon les paramètres n = 32, m=8 et k = 4, exactement comme le premier codeur 28 produit les premiers mots de contrôle selon les paramètres n = 28, m = 8 et k = 4.

Un bloc de correction d'erreurs comprenant les seconds mots de contrôle et constitué de trente-deux mots est formé comme suit:

(W12 n 12. A; W12n- i2(D+i)> B; W i2n+i-i2(2D+1)? A;

wi2n+1 12(3d + 1> B;

W|2n+4 12(4D+l)> A; WI2n + 4_I2(5D + l), B;

Wi2n+5-i2(6D+n> A; Wi2n+5_i2(7D+1), B;...;

Ql2n-12(12D)i Ql2n + l-12(13D)î Ql2n + 2-12(I4D)î

Ql2n + 3-12(15D)î • • • Wi2n + 1(M2(24D)> Aj

Wi2n+I0 12(25D)> B,' WI2n + ll-12(26D)j A;

Wi2„ + ll !2(27D)> B; P]2n; Pl2n + b Pl2n+2; Pl2n + 3)-

Un interfolieur 31 est prévu ensuite. Il comprend des lignes de retard d'une valeur d'un mot pour les canaux de transmission d'ordre pair des trente-deux séquences de données comprenant les premiers et seconds mots de contrôle. Des inverseurs 32,33,34 et 35 sont prévus pour inverser les séries des seconds mots de contrôle. L'interfolieur 31 sert à prévenir des erreurs apparaissant à la frontière entre les blocs et qui pourraient affecter tellement de mots qu'il serait impossible de les corriger. Les inverseurs 32,33,34, et 35 servent à prévenir un mauvais fonctionnement lorsque toutes les données dans un bloc deviennent «0» à la suite d'une interruption 5 apparaissant au cours d'une transmission. C'est-à-dire que si une interruption apparait, les séries de mots de contrôle inversés sont discriminés correctement dans le système de reproduction. Des inverseurs peuvent aussi être prévus dans le même but pour les premières séries de mots de contrôle, io Les vingt-quatre séquences de données PCM et huit mots de contrôle obtenus finalement sont séquentialisés sous la forme de trente-deux blocs, et un signal de synchronisation de seize bits est ajouté à la tête des données séquentielles résultantes pour former un bloc de transmission comme indiqué en 15 fig. 3. Le bloc ainsi réalisé est transmis par un milieu de transmission ou porteur. Dans la fïg.3, le mot prévu pour être transmis par le i-ème canal est désigné par U;.

Des exemples pratiques de milieux de transmission ou porteurs pour le signal à transmettre peuvent comprendre des 20 bandes magnétiques pour une utilisation dans des appareils d'enregistrement et de reproduction, un disque pour utilisation dans un appareil à disque tournant ou d'autres milieux similaires.

Dans l'état de transmission ci-dessus lorsque le signal de 25 synchronisation est négligé, la distance entre les mots compris dans le même premier bloc de correction d'erreurs (par exemple vingt-quatre mots délivrés au codeur 28) doit être prise en considération. Comme on le voit en prenant par exemple les mots Wi2n-2, A et Wi2„-i2> B en considération, la distance en-30 tre mots adjacents compris dans le premier bloc de correction d'erreurs devient 12(D +1) mots.

Toutefois, puisque les mots de contrôle Q12n, Qi2n+1, Qi2n+2 et Qi2n+3 produits parle codeur 28 sont insérés dans les mots de données de vingt-quatre mots, la distance entre les 35 mots W12n+9-i2, B et Wi2n+2> A devient cinq fois 12(D +1). En conséquence, si une erreur en paquet de durée excédant 12(D +1) apparait dans le chemin de transmission, plus de deux mots adjacents dans chacun des douze mots W12n_12, A, Wi2„-12, B... W12n+9_12, B et des douze mots W12„+2, A, 40 Wi2n+2, B,.. .W12n+ii,B deviennent des mots erronés. Lorsque plus de deux mots adjacents, par exemple quatre mots, sont détectés comme mots erronés la correction d'erreur dans le cas où la location de l'erreur est connue est exécutée pour les quatre mots erronés. En général, dans le cas où la détec-45 tion d'erreur et la correction d'erreur sont exécutées dans chaque bloc consistant en une pluralité de mots et si un code de détection d'erreur n'est pas ajouté à chaque mot, lorsque une correction d'erreur est rendue impossible par le fait que plus d'un nombre donné de mots erronés existent dans le même so bloc de correction d'erreur, d'autres mots sont aussi considérés comme erronés. En pratique, lorsque la correction d'erreur est exécutée pour M mots dans le cas où la location de l'erreur est connue et que ces M mots ne contiennent aucune erreur mais qu'ils sont considérés comme erronés en raison du 55 fonctionnement du code de détection d'erreur, les mots qui ont été corrigés deviennent anormaux. Toutefois, en utilisant une propriété telle que lors de la transmission de mots à travers l'interfolieur, des erreurs aléatoires dans le chemin de transmission soient relativement éloignées l'une de l'autre so après l'opération le désinterfoliage, si la correction ci-dessus n'est exécutée que pour les mots erronés adjacents seulement, le risque qu'une correction d'erreur erronée soit réalisée est diminué. En plus, si la location d'erreur devient i, i +1, i+2 et i+3, la structure pour la correction d'erreur peut être sim-65 plifîée.

En rapport avec la présente invention, les données reproduites à chaque ensemble de trente-deux mots U! à U23 constituant un bloc du signal transmis sont appliquées à l'entrée

653 457

10

d'un décodeur de correction d'erreur tel que celui indiqué en utilisée chaque fois que des erreurs ne sont pas corrigées par fig. 4. Les données transmises reçues au décodeur de correc- les décodeurs 41 et 43 de sorte que toute erreur restante soit tion d'erreur peuvent contenir une ou plusieurs erreurs puis- masquée et rendue peu apparente.

que les données d'entrée sont des données reproduites. Si il Pour réaliser effectivement la haute capacité de correction n'existe aucune erreur, les trente-deux mots délivrés à l'entrée 5 du code de correction d'erreur, lors de l'exécution du premier du décodeur sont les mêmes que les trente-deux mots appa- décodage un pointeur indiquant si une erreur est présente ou raissant à la sortie du codeur de correction d'erreur. Un pro- non est ajouté à chaque mot, l'état de pointeur est détecté lors cessus de désinterfoliage complémentaire au processus corres- du second décodage et la correction d'erreur est exécutée en pondant d'interfoliage exécuté par le codeur est exécuté au dé- utilisant le résultat de la détection. En même temps, lorsque codeur de correction d'erreur afin de replacer les données io les données sont soumises aux processus d'interfoliage et de dans l'ordre primitif. Si il y a une erreur, le processus de cor- désinterfoliage pour restituer les données dans le second état rection d'erreur est exécuté sur les données restituées dans d'arrangement, lors du second décodage, l'erreur est détectée l'ordre primitif. selon l'état du pointeur et des erreurs sont corrigées dans M

Le circuit de la fig. 4 comprend un désinterfolieur 36 mots au maximum. En d'autres termes, l'interfoliage et le dés-

équippé de lignes de retard retardant chacune d'un mot les ca- 15 interfoliage servent à disperser les erreurs en paquet produites naux de transmission d'ordre impair et des inverseurs 37,38, dans le chemin de transmission et à prévenir que le nombre de

39 et 40 pour inverser les secondes séries de mots de contrôle mots erronés dans un bloc de correction d'erreur prenne une reçues. Les sorties du désinterfolieur 36 et des inverseurs 37 à valeur qui ne peut plus être corrigée. Toutefois, lorsque la pé-

40 sont connectées à un premier décodeur 41. Dans ce premier riode de l'erreur en paquet est longue, il peut se produire un décodeur 41, des syndromes S10, Sn, S12 et S13 sont produits 20 cas selon lequel une pluralité de mots adjacents dans le bloc selon une matrice telle que la matrice de détection de parité de correction d'erreur obtenu par le désinterfoliage contien-HCi de Reed-Solomon (Fig. 5) par les trente-deux mots d'en- nent une erreur.

trée V1" comme indiqué en fig. 5 et la correction d'erreur men- La crainte qu'une correction d'erreur erronée soit exécutée tionnée plus haut est exécutée sur la base des syndromes S j0 à ne peut être diminuée que lorsque l'erreur spécifique peut être Si3. En fig. 5, a est un élément de GF(28) et une racine de F(x) 25 connue par l'état du pointeur si la correction d'erreur est ef-= x8 + x4 + x3 + x2 + 1. Le décodeur 41 produit les vingt- fectuée sur la pluralité des mots erronés, en comparaison du quatre séquences de données PCM corrigées et quatre premiè- cas où la correction d'erreur est effectuée en utilisant la loca-res séries de mots de contrôle. A chaque mot individuel des sé- tion de l'erreur représentée seulement par le pointeur.

quences de données est ajouté un pointeur ou code de détec- Dans l'exemple de la fig. 4, un mot erroné est corrigé par tion d'erreur (au moins un bit) pour indiquer si une erreur 30 le premier décodeur 41. Lorsque il est détecté qu'il existe plus existe dans le mot associé (pointeur à l'état «1») ou non (poin- de deux mot erronés dans un bloc de correction d'erreur, le teur à l'état «0»). En fig. 5 et 6 ainsi que dans la description pointeur d'au moins un bit est ajouté à chacun des vingt-huit suivante, le mot reçu Wi sera désigné par Wi. mots du bloc de correction d'erreur, c'est-à-dire à tous les

Les séquences de données de sortie du décodeur 41 sont mots du bloc de trente-deux mots à l'exception des mots de délivrées à un désinterfolieur 42 qui sert à compenser le pro- 35 contrôle pour indiquer l'existence d'erreurs comme indiqué cessus de retard exécuté par l'interfolieur 29 dans le codeur de plus haut. Ce pointeur est «1» lorsque il y a une erreur et «0» correction d'erreur. Le désinterfolieur 42 comprend des lignes si il n'y a pas d'erreur. Dans le cas où un mot est formé de huit de retard correspondantes avec des retards différents de 27D, bits, le pointeur est ajouté comme un bit de rang plus élevé 26D, 25D,... 2D et 1D prévus respectivement pour les ca- que le bit de plus significatif (MSB), de sorte qu'un mot com-naux de transmission un à vingt-sept. Les sorties du désinter- 40 prend alors neuf bits. Puis, les mots sont traités par le désin-folieur 42 sont appliquées à un second décodeur 43 dans le- terfolieur 42 et délivrés ensuite au second décodeur 43.

quel des syndromes S20, S2i, S22 et S23 sont produits selon une Dans ce décodeur 43, l'erreur est corrigée en utilisant le matrice telle que la matrice de détection de parité Hc2 de nombre de mots erronés dans le premier bloc de correction

Reed-Solomon (fig. 6). Les vingt-huit mots VT indiqués en d'erreur indiqué par la location du pointeur ou de l'erreur, fig. 6 sont appliqués à cette matrice et la correction d'erreur 45 La fig. 7 est un diagramme montrant un exemple du démentionnée plus haut est exécutée sur la base des syndromes roulement de l'opération de correction d'erreur par le second S20 à S23. décodeur 43. Dans la fig. 6 et la description suivante y rela-

Le décodeur 43 remet à zéro le pointeur relatif à chaque tive, le nombre de mots erronés désignés par les pointeurs est mot dont l'erreur est corrigée mais ne remet pas à zéro le poin- exprimé par Np et la location de l'erreur par les pointeurs est teur de chaque mot dont l'erreur ne peut pas être corrigée. so exprimée par Ei. En outre, dans la fig. 7, Y représente «oui»

Les séquences de données apparaissant à la sortie du déco- (yes) et N représente «non» (no).

deur 43 sont appliquées à un désinterfolieur pair et impair 44 Puisque deux mots erronés sont corrigés dans le second dans lequel les séquences de données PCM comprenant les décodeur 43, l'algorithme modifié de correction d'erreur est mots d'ordre impair sont réarrangées de manière qu'elles désiré comme algorithme de correction d'erreur. En d'autres soient distribuées dans des canaux de transmission alternatifs ss termes, au début du diagramme de déroulement indiqué dans et des lignes de retard, retardant d'un mot, sont prévues pour la figure, l'équation de location d'erreur mentionné précé-les séquences de données PCM comprenant les mots d'ordre demment Aa2i + Ba' + C = 0 est calculé et la correction d'er-impair. Ceci permet de compenser l'effet de l'opération cor- reur est exécutée en utilisant les constantes A, B et C de l'é-respondante exécutée dans le codeur avant la transmission. A quation ci-dessus et les syndromes S20 à S23. En même temps, la sortie du désinterfolieur pair et impair 44, sont délivrées des 60 le nombre total Np de pointeurs représentant des erreurs conséquences de données PCM avec l'état d'arrangement primitif tenues dans un bloc est contrôlé. Il est naturellement aussi et dont l'ordre prédéterminé est restitué entièrement tel que possible d'utiliser l'algorithme fondamental dans lequel en celui du signal digital avant son traitement par le codeur de utilisant le syndrome, l'absence d'erreur est détectée, un mot correction d'erreur. erroné est détecté, puis deux mots erronés sont détectés, ces

Un circuit de compensation, non représenté en fig. 4, est 65 détections étant effectuées par étapes successives.

prévu de préférence à l'étage suivant immédiatement le désin- (1) La présence ou l'absence d'erreur est examinée. Lors-terfolieur 44 pour compenser pour les erreurs non corrigibles. que A = B = C = 0, S20 = 0 et S23 = 0. Il n'y a généralement Par exemple, une interpolation de la valeur moyenne peur être pas d'erreur. A ce moment, il est examiné si Np ^ Z] est satis-

11

653 457

faite ou non. Si Np ^ zb il n'y a pas d'erreur et le pointeur dans le bloc de correction d'erreur est remis à zéro. Si, au contraire, Np > Z], la détection d'erreur par les syndromes est estimée incorrecte et le pointeur est laissé inchangé ou, alternativement, les pointeurs de tous les mots dans le bloc sont mis à «1». Dans ce cas, la valeur de z, est choisie relativement large, par exemple 14.

(2) Il est examiné si une erreur est ou non un mot erroné. Lorsque A = B = C = 0, S20 4= 0 et S23 4= 0, il s'agit généralement d'un mot erroné et la location i de l'erreur est obtenue

S

à partir de™-2- = a1. Il est détecté si la location i de l'erreur

ä20

coincide ou non avec celle indiquée par le pointeur. Lorsque les locations multiples d'erreurs sont indiquées par les pointeurs, il est examiné si la location i de l'erreur coincide avec l'une quelconque d'entre elles ou non. Si i = Ei, il est alors examiné si Np ^ z2 ou non, où z2 est par exemple 10. Si Np ^ z2, l'erreur est admise comme un mot erroné et un mot erroné est alors corrigé en utilisant ei — S20. Si Np > z2, et même si i = Ei, il y a un risque que l'erreur soit interprêtée à faux comme un mot erroné parce que le nombre de pointeurs est trop grand pour un mot erroné. En conséquence, les pointeurs sont laissé inchangés, ou encore tous les mots sont réputés erronés et les pointeurs respectifs sont alors mis à «1».

Dans le cas où i = Ei, il est examiné si Np ^ z3 est satisfaite ou non, z3 étant de valeur plutôt faible, par exemple 3. Si Np g z3 est satisfaite, un mot erroné à la location d'erreur i est corrigé par le calcul du syndrome.

Dans le cas où Np > z3, il est examiné si Np :g z4 est satisfaite ou non. Lorsque z3 < Np ^ z4, Np est trop petit bien que le syndrome juge qu'il s'agisse d'un mot erroné. En conséquence dans ce cas, les pointeurs pour tous les mots du bloc sont mis à «1». Au contraire, dans le cas où Np > z4, les pointeurs sont laissé inchangés.

(3) Il est examiné si une erreur consiste ou non en deux mots erronés. Lorsque l'erreur consiste en deux mots erronés, les locations i et j de l'erreur sont détectées par calcul. Si A 4=

n2

0, B #= 0, C #= 0 et-g- = a 1 + a' où t = 1 à 27, l'erreur est admise comme deux mots erronés et les locations i et j de l'erreur sont obtenues par a1 = jjr et ^. Il est détecté si les locations i et j d'erreur coincident ou non avec celles Ei et Ej indiquées par les pointeurs. Si i = Ei et j = Ej, le nombre Np de pointeurs représentant des erreurs est comparé à une valeur prédéterminée z5. Si Np g z5, deux mots erronés relatifs aux locations d'erreur i et j sont corrigés. Cette correction est exécutée en obtenant les signes d'erreur ei et ej comme indiqué précédemment. Si Np > z5, aucune correction n'est exécutée car il est admit par exemple que plus de trois mots erronés sont détectés de manière erronée comme deux mots erronés et les pointeurs sont laissé inchangés, ou encore tous les mots dans le bloc sont admis comme erronés.

Lorsque une des locations d'erreur i et j coincide avec une des locations d'erreur Ei et Ej, c'est-à-dire lorsque i = Ei, j 4= Ej ou i 4= Ei, j = Ej, il est examiné si Np g z6 est satisfaite ou non. Lorsque Np ^ z6, deux mots erronés relatifs aux locations d'erreur i et j sont corrigés. Lorsque Np > z6, il est examiné si Np ^ z7 est satisfaite ou non. Ce contrôle est tel que lorsque les locations d'erreur coïncident partiellement, le nombre de pointeurs représentant des erreurs est examiné pour connaître si il est grand ou petit. Si Np ^ z7, il est admis que le nombre de pointeurs est trop petit et les pointeurs de tous les mots dans le bloc sont mis à «1». Toutefois, si Np > z7, la fiabilité des pointeurs.peut être considérée comme ele-vée, de sorte que les pointeurs sont laissé inchangés.

Lorsque i 4= Ei et j 4= Ej, il est examiné si Np ^ z8 ou non. Si Np est de valeur plutôt faible, le résultat obtenu en utilisant l'équation de location d'erreur est considéré comme plus significatif que les pointeurs et deux mots erronés relatifs aux locations d'erreur i et j sont corrigés. Lorsque Np > z8, il est en outre examiné si Np g z9 est satisfaite ou non. Ce contrôle 5 est similaire à celui de Np ^ z7 conduisant à laisser les pointeurs du bloc inchangés ou à mettre les pointeurs de tous les mots du bloc à «1».

(4) Dans un cas différent des cas (1), (2) et (3) examinés ci-dessus, c'est-à-dire lorsqu'il y a plus de deux mots erronés, il io est examiné si Np = 3 ou Np = 4 ou non et si trois mots ou quatre mots sont adjacents ou non dans chaque groupe de douze mots de données des vingt-quatre mots du premier bloc de correction d'erreur. Trois mots erronés relatifs aux locations d'erreur représentées par les pointeurs sont alors corri-i5 gés, mais pas avant que l'examen ci-dessus ait été exécuté. Dans ce cas, puisque les mots erronés sont adjacents, les locations d'erreur deviennent i, i + 1, i + 2 et i + 3. Ainsi, le signe d'erreur peut être obtenu par un calcul qui est beaucoup plus simple que le calcul relatif à la correction de quatre mots 20 erronés, ce qui est décrit comme suit:

ei = cc2l8S2o + a,58a-1S21 + a156ct-2iS22 + a2I2a_3iS23 ei + 1 = <x158S2o + al38a"'S2| + a2a~2iS22 + al53a~3iS23 ei + 2 = a!56S20 + a2a_iS2I + a135cT2iS22 + a152a_3iS23 25 ei + 3 = a2l2S20 + a153a~'S2i + a152a-2iS22 + a209a~3iS23

En outre, lorsque Np = 3 et que les locations de trois mots erronés sont i, i + 1 et i + 2, une erreur artificielle est ajoutée à la location i + 3 et les quatre mots erronés sont alors traités. 30 (5) Dans un cas différent des cas (1), (2), (3) et (4) examinés ci-dessus, aucune correction d'erreur n'est exécutée. Dans ce cas, il est examiné si Np g z10 est satisfaite ou non. Si Np g Zio, la fiabilité des pointeurs est admise comme mauvaise et les pointeurs de tous les mots sont mis à «1». Lorsque Np > z!0, 35 les pointeurs sont laissé inchangés.

En outre, la valeur de zi qui est comparée avec le nombre total Np de pointeurs représentant les erreurs dans un bloc est choisie de manière adéquate en considération de la probalité de génération de détection erronée due au code de correction 40 d'erreur (dans l'exemple ci-dessus, lorsque une erreur est constituée de plus de cinq mots erronés, il y a un risque que cette erreur ne soit pas considérée comme une véritable erreur, si une erreur est constituée de quatre ou plus de quatre mots erronés, il peut arriver qu'elle soit considérée comme un mot « erroné et si une erreur est constituée de trois ou plus de trois mots erronés, il peut arriver qu'elle soit considérée comme deux mots erronés).

Comme mentionné précédemment, selon le processus de décodage indiqué plus haut, les mots identifiés comme erro-50 nés par des pointeurs sont compensés comme étant non corrigibles.

Dans le décodeur de correction d'erreur de la fig. 4, la correction d'erreur utilisant les premiers mots de contrôle Qi2n, Qi2n+b Qi2n+2 et Qi2n+3 et la correction d'erreur utilisant les 55 seconds mots de contrôle Pi2n, Pi2n+i, Pi2n+2et Pi2n+3 sont exécutées chacune une fois. Toutefois, si les corrections d'erreur ci-dessus sont exécutées respectivement deux ou plus de deux fois (en pratique, environ deux fois), la capacité de correction d'erreur peut être considérablement augmentée puis-60 que le résultat corrigé est chaque fois plus pauvre en erreurs. Comme indiqué plus haut, dans le cas où un décodeur est en outre prévu dans le dernier étage, il est nécessaire que le mot de contrôle soit corrigé dans les décodeurs 41 et 43.

Dans l'exemple ci-dessus, dans le processus de retarde-65 ment exécuté par l'interfolieur 29, le montant du retard diffère d'un canal à l'autre d'une valeur constante D mais il est aussi possible de choisir une variation irrégulière des retards des différents canaux. En outre, les seconds mots de contrôle Pi

653 457

sont des codes de correction d'erreur formés non seulement des mots de données PCM mais aussi des premiers mots de contrôle Qi. De manière similaire, il est possible de former les premiers mots de contrôle Qi de manière qu'ils comprennent les seconds mots de contrôle Pi. Dans ce but, une technique de contre-réaction peut être utilisée de manière que les seconds mots de contrôle Pi soient introduits dans le codeur qui produit les premiers mots de contrôle.

La technique de contre-réaction ci-dessus est effective dans le cas où le nombre de décodages est plus grand que trois.

En outre, il est possible que deux mots erronés soient corrigés dans le premier décodeur 41. Toutfois, dans la forme d'exécution ci-dessus, par le fait que deux mots erronés peuvent aussi être corrigés dans le premier décodeur mais que ce dernier ne corrige qu'un seul mot erroné, le risque qu'une détection ou une correction d'erreur erronée soit produite dans ce décodeur est réduit. Dans ce cas, deux mots erronés sont corrigés dans le second décodeur, de sorte que la capacité de correction d'erreur n'est pas diminuée. En plus, puisque la correction d'erreur par le calcul des syndromes est limitée à un mot erroné, la construction du premier décodeur peut être considérablement simplifiée.

D'autre part, même si un mot erroné est corrigé dans le premier décodeur, si le pointeur de chaque mot dans le bloc

12

dans lequel se trouve le mot corrigé est mis à «1», la détection d'erreur peut être exécutée plus correctement et le risque d'une correction erronée est diminué.

Comme expliqué par la présente description, les erreurs en 5 paquet sont dispersées par l'interfoliage croisé, de sorte que la correction d'erreur peut être exécutée effectivement pour des erreurs aléatoires et en paquet.

En outre, la correction d'erreur n'est exécutée à la location d'erreur représentée par les pointeurs que lorsque des mots io d'erreur détectés par des pointeurs après le désinterfoliage sont en nombre silimilaire aux mots adjacents M compris dans le premier bloc de correction d'erreur. En conséquence, le risque d'une correction d'erreur erronée peut être réduit en comparaison du cas où la correction d'erreur est exécutée plu-15 tôt en utilisant les locations d'erreur indiquées par les pointeurs, de sorte que la capacité de correction peut être améliorée.

La présente invention peut être appliquée avantageusement à un système de disque audio digital de principe simi-20 laire à celui d'un système vidéo à disque et qui peut être construit comme un appareil de reproduction séparé du codeur de correction d'erreur.

Il est clair que des modifications et des variantes peuvent être effectuées par l'homme du métier sans sortir du cadre de 25 l'invention qui est définie par les revendications.

C

4 feuilles dessins

Claims

653 457

2

REVENDICATIONS

1. Procédé de détection et de correction d'erreurs dans des signaux de données digitales reçus formés de mots de données et de mots de contrôle d'erreurs, comprenant les étapes suivantes:

- génération d'une pluralité de signaux représentatifs de mots de syndrome d'erreur par multiplication d'un bloc de signaux de données reçus avec une matrice de contrôle de parité;

- génération d'une pluralité de signaux représentatifs de mots constants d'erreur à partir de la pluralité de signaux générés représentatifs de mots de syndrome d'erreur;

- détermination de la présence d'erreurs dans les signaux de données digitales reçus en contrôlant des égalités ou des inégalités présélectionnées parmi les signaux générés représentatifs de mots de syndrome d'erreur et les signaux générés représentatifs de mots constants d'erreur et production de signaux d'indication représentatifs de l'existence de telles erreurs;

- génération de signaux de modèle d'erreur en utilisant les signaux représentatifs de mots de syndrome d'erreur et les signaux représentatifs de mots constants d'erreur pour localiser toute erreur indiquée en réponse aux signaux d'indication représentatifs de l'existence d'erreurs, et correction des erreurs localisées dans les signaux de données digitales reçus en utilisant les signaux de modèle d'erreur.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend les étapes de sélection de ceux des signaux représentatifs de mots de syndrome d'erreur et de ceux des signaux représentatifs de mots constants d'erreur à avoir un niveau de signal zéro, de la détermination si les niveaux de signal zéro sont présents et d'indication qu'aucun mot erroné est détecté.
3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend les étapes de sélection de ceux des signaux représentatifs de mots de syndrome d'erreur à avoir un niveau de signal différent de zéro et de ceux des signaux représentatifs de mots constants d'erreur à avoir un niveau de signal zéro, de détermination si les niveaux de signal respectifs zéro et différent de zéro sont présents et d'indication de la présence d'un mot erroné à corriger selon le signal de modèle d'erreur.
4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend les étapes de sélection de ceux des signaux représentatifs de mots constants d'erreur à avoir un niveau de signal différent de zéro, de détermination si ces niveaux de signal différent de zéro sont présents, d'indication de la présence de deux mots erronés, de génération d'une deuxième pluralité de signaux représentatifs de mots constants d'erreur et de résolution d'une équation de localisation d'erreur en utilisant la deuxième pluralité de signaux représentatifs de mots constants d'erreur pour corriger les deux mots erronés.
5. Procédé selon la revendication 1 dans lequel un nombre de mots de contrôle sont ajoutés aux signaux de données codées avant leur transmission, caractérisé en ce qu'il comprend les étapes suivantes:

- génération d'un nombre de signaux représentatifs de mots de syndrome d'erreur égal au nombre de mots de contrôle d'erreur contenus dans le signal de données transmis, par multiplication d'un bloc de signaux de données digitales reçus par une matrice de contrôle de parité;

- génération d'une pluralité de signaux représentatifs de mots constants d'erreur à partir du nombre de signaux représentatifs de mots de syndrome d'erreur;

- détermination si les signaux représentatifs de mots de syndrome d'erreur générés ont tous un niveau de signal zéro et, sur la base de cette détermination, indication qu'il n'y a pas d'erreur dans les signaux de données digitales reçus;

- détermination si tous les signaux représentatifs de mots de syndrome d'erreur générés ont un niveau de signal différent de zéro et, sur la base de cette détermination, indication qu'au moins un mot erroné est présent dans les signaux de données digitales reçus;

- détermination qu'au maximum deux mots erronés sont présents;

s - génération de signaux de modèle d'erreur en utilisant les signaux générés représentatifs de mots de syndrome d'erreur et les signaux générés représentatifs de mot constants d'erreur pour localiser les mots erronés;

- correction du ou des deux mots erronés présents en uti-io lisant le signal de modèle d'erreur;

- détermination de la présence de trois ou quatre mots erronés;

- localisation de trois ou quatre mot erronés par établissement de pointeurs de position associés auxdits mots, et;

15 - correction des erreurs indiquées par les pointeurs.
6. Procédé selon la revendication 5, caractérisé en ce qu'il comprend les étapes d'établissement de rapports entre des signaux sélectionnés parmi les signaux générés représentatifs de mots de syndrome d'erreur, de sélection d'un modèle d'élé-

20 ments dans la matrice de contrôle de parité, de mémorisation du modèle d'éléments sélectionné de la matrice de contrôle de parité dans une mémoire ROM, de comparaison des rapports établis de signaux représentatifs de mots de syndrome d'erreur avec le modèle mémorisé pour déterminer la position 25 d'un mot erroné, et génération des signaux de modèle d'erreur égaux aux premiers signaux générés représentatifs de mots de syndrome d'erreur.
7. Procédé selon la revendication 5, caractérisé en ce que l'étape de correction d'un ou de deux mots erronés comprend

30 les étapes de détermination que deux mots sont erronés, de sélection de relations entre les signaux représentatifs de mots de syndrome d'erreur et un signal de modèle d'erreur spécifique à chacun des deux mots erronés, de détermination du signal de modèle d'erreur spécifique à chaque mot erroné sur la base 35 d'une relation sélectionnée entre les premiers et les seconds signaux générés représentatifs de mots de syndrome d'erreur et un modèle d'éléments formant la matrice de contrôle de parité.
8. Procédé selon la revendication 4 ou 5, caractérisé en ce 40 que l'étape de génération d'une pluralité de signaux représentatifs de mots de syndrome d'erreur comprend l'étape d'obtention de k mots de syndrome So à Sk-1 par multiplication d'un bloc V7 consistant en n mots reçus et d'une matrice de contrôle de parité H

S,

H-V1"'

Sk-2

Sk-i \ /

55 où la matrice de contrôle de parité H a n colonnes et k lignes et dans laquelle chaque élément d'une ligne prédéterminée est choisi parmi a0 ( = 1) à a2m~2, a étant une racine satisfaisant F(x) = 0 lorsque F(X) est un polynôme irréductible sur un champ de Galois GF(2), de sorte que la même valeur n'appa-60 rait pas deux fois dans la ligne prédéterminée, et en ce que les éléments dans les lignes restantes sont choisis d'une puissance donnée, pour tous les éléments dans chaque ligne respective, des éléments correspondants dans la ligne prédéterminée.
9. Procédé selon la revendication 8, caractérisé en ce que 65 l'étape de génération d'une pluralité de signaux représentatifs de mots constants d'erreur comprend les étapes d'obtention de mots constants d'erreur A, B et C en utilisant les mots de syndrome, de sorte que:

45

3

653 457

/

A, — S0S2 + Si2 B( = SJS-I + S0S3 Ci = SjSj + S22

S,S:

+ S22

Bl — S2S3 + S1S4 1 C2 = S2S4 + S3

Ak 3 — S

k 4§k 2

.s,

+ s k 3

\

Bk 3 Sk 3Sk 2 + $k 4?k 1 Ck 3 = Sk 3S1, 1 + S;

4§k

2
10. Procédé selon la revendication 9, caractérisé en ce que l'étape de détermination si des signaux générés représentatifs de mots de syndrome d'erreur ont tous un niveau de signal zéro comprend les étapes de détermination si les relations

So = S3 = S4 .. . = Sk-1 = 0, Al = A2 = . .. = Ak-3 = 0, B1 = B2 = ... = Bk-3 = 0 sont satisfaites et production d'un signal indiquant qu'il n'y a pas de mot erroné.
11. Procédé selon la revendication 9, caractérisé en ce que l'étape de détermination si tous les signaux générés représentatifs de mots de syndrome d'erreur ont un niveau de signal différent de zéro comprend les étapes de détermination si les relations So * 0, S3 * 0, S4 4= 0 . .., Sk-1 * 0, Ak' = 0, Bk' = 0 où k' = là k-3 et Ck 3 = 0 sont satisfaites, et production d'un signal indiquant qu'un mot erroné est présent.
12. Procédé selon la revendication 9, caractérisé en ce que l'étape de détermination qu'au maximum deux mots erronés sont présents comprend les étapes de détermination si les relations Ak' = 0, Bk' = 0 et Ck-3 = 0 sont satisfaites, de génération de signaux respectifs selon les relations:

B,

B,

("Â," ~Â2" '

C, _ C2

("â," ~ A„r=

Bk 3 Ak 3

Ck 3

D)

- des moyens de décodage de position d'erreur (9) recevant la première pluralité de mots constants d'erreur du premier registre tampon (7) et la première et seconde racine de la mémoire ROM (10) pour produire une seconde pluralité de s mots constants d'erreur et de mots de position d'erreur, des moyens de discrimination d'erreur (11) recevant la première pluralité de mots constants d'erreur du premier régistre tampon (7) et la pluralité de mots de syndrome d'erreur pour déterminer si une erreur existe, si l'erreur consiste en un mot er-10 roné, si l'erreur consiste en deux mots erronés, si l'erreur consiste en plus de deux mots erronés et produisant un signal de contrôle auquel répondent les moyens de calcul (6) et les moyens de décodage de position d'erreur (9),

- des moyens pour amener la seconde pluralité de mots 15 constants d'erreur, les mots de position d'erreur et au moins un des mots constants d'erreur de la première pluralité aux secondes entrées des moyens de calcul (6),

- un second régistre tampon (8) recevant les signaux de modèle d'erreur des moyens de calcul (6), et

20 - des moyens de correction d'erreur (4) connectés à la sortie des moyens de mémorisation (2) et à la sortie du second régistre tampon (8) pour corriger les signaux de sortie des moyens de mémorisation selon le signal de modèle d'erreur du second régistre tampon (8).

25 14. Appareil selon la revendication 13, caractérisé en ce qu'il comprend en outre des moyens de contrôle (12) qui délivrent des impulsions d'horloge de synchronisation aux moyens de génération de mots de syndrome d'erreur (3), aux moyens de discrimination d'erreur (11), aux moyens de calcul (6), 30 aux premier et second régistre tampon (7,8), aux moyens de décodage de position d'erreur (9) et à la mémoire ROM (10).
15. Appareil selon la revendication 13, caractérisé en ce que les moyens de génération de mots de syndrome d'erreur (3) comprennent des moyens de calcul de syndromes délivrant 35 k mots de syndromes So à Sk-1 en multipliant un bloc VT de n mots reçus des signaux de données digitales codées par une matrice de contrôle de parité H

/ \

S0

S,

40

= E)

H-VT =

45

et de résolution d'une équation de localisation d'erreur a2' + Da1 + E = 0 pour détecter les positions i et j de deux mots erronés.
13. Appareil de détection et de correction d'erreurs pour la mise en œuvre du procédé de détection et de correction d'er- 50 reurs selon la revendication 5, caractérisé en ce qu'il comprend:

- des moyens de mémorisation (2) pour mémoriser le signal de données digitales reçu,

- des moyens de génération de mots de syndrome d'erreur 55 (3) recevant le signal de données digitales pour produire à partir de celui-ci une pluralité de mots de syndrome d'erreur,

- des moyens de calcul (6) avec des premières entrées recevant la pluralité de mots de syndrome d'erreur pour générer à partir de ceux-ci une première pluralité de mots constants d'erreur et avec des secondes entrées pour recevoir des mots et pour générer à partir de ceux-ci une pluralité de modèles d'erreur,

- un premier régistre tampon (7) recevant la première pluralité de mots constants d'erreur desdits moyens de calcul (6), « une mémoire ROM (10) contenant une première et une seconde racine d'un polynôme irréductible sur un champ de Galois GF(2),

Sk-2

\S'"V

où la matrice de contrôle de parité H a n colonnes et k lignes et dans laquelle chaque élément d'une ligne prédéterminée est choisi parmi a° ( = 1) à a2m~2, a étant une racine satisfaisant F(x) = 0 lorsque F(X) est un polynôme irréductible sur un champ de Galois GF(2), de sorte que la même valeur n'appa-rait pas deux fois dans la ligne prédéterminée, et en ce que les éléments dans les lignes restantes sont choisis d'une puissance donnée, pour tous les éléments dans chaque ligne respective, des éléments correspondants dans la ligne prédéterminée.
16. Appareil selon la revendication 15, caractérisé en ce que les moyens de calcul (6) comprennent des moyens pour obtenir les mots constants d'erreur A, B et C tels que

60

/

S„s2 + S,2

A, =

Bi - SiS2 + S0S3 C, = S,S, + S,2

A2 = S,S3 + s22 B2 = S2S3 + S)S4

\

C2 — S2S4 + S3

653457

4

Ak_3 — S^Sk_2 + Sfc-32

Bu_3 = SkjSt.T + Sk,S,

3k-4'-,k-l

Ck-3 — Sk_3Sk_, + Sk_22; et
17. Appareil selon la revendication 16, caractérisé en ce que les moyens de discrimination d'erreur (11) comprennent des moyens de détermination d'égalité de syndromes pour déterminer si les relations So = S3 = S4 = ... = Sk-1 = 0, Al = A2 = ... = Ak-3 = 0, B1 = B2 = ... = Bk-3 = 0 sont satisfaites et pour produire un signal indiquant qu'il n'y a pas de mot erroné.
18. Appareil selon la revendication 16, caractérisé en ce que les moyens de discrimination d'erreur (11) comprennent des moyens de détermination d'égalité de syndromes pour déterminer si les relations So + 0, S3 =t= 0, S4 4= 0 ..Sk-1 4= 0, Ak' = 0, Bk' = 0 sont satisfaites et pour produire un signal indiquant qu'il existe un mot erroné.
19. Appareil selon la revendication 16, caractérisé en ce que les moyens de discrimination d'erreur (11) comprennent des moyens de détermination d'égalité de syndromes pour déterminer si les relations Ak' 4= 0, Bk' 4= 0 et Ck-3 4= 0 sont satisfaites et pour produire des signaux selon

Bî _ B2 _ A," _"Â2"~ '

Bk 3

• • = " Z " = D)

Ak-3

Q = c2 Ä," ~Â2~

Ck~3

Ak-3

des moyens pour produire une équation de position d'erreur telle que a2' + D a1 + E = 0 et des moyens pour résoudre cette équation de position d'erreurs pour détecter deux mots de position d'erreurs i et j.