KR930007928B1 - 오류정정방법 및 장치 - Google Patents

오류정정방법 및 장치 Download PDF

Info

Publication number
KR930007928B1
KR930007928B1 KR1019910001859A KR910001859A KR930007928B1 KR 930007928 B1 KR930007928 B1 KR 930007928B1 KR 1019910001859 A KR1019910001859 A KR 1019910001859A KR 910001859 A KR910001859 A KR 910001859A KR 930007928 B1 KR930007928 B1 KR 930007928B1
Authority
KR
South Korea
Prior art keywords
error
value
calculating
coefficient
unit
Prior art date
Application number
KR1019910001859A
Other languages
English (en)
Other versions
KR920015197A (ko
Inventor
이만영
박학송
김영철
김태용
최용진
김재문
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910001859A priority Critical patent/KR930007928B1/ko
Priority to GB9110490A priority patent/GB2252431B/en
Priority to FR9106389A priority patent/FR2672403B1/fr
Priority to JP3123532A priority patent/JP2644639B2/ja
Priority to ITMI911471A priority patent/IT1250495B/it
Priority to DE4117726A priority patent/DE4117726C2/de
Priority to US07/707,811 priority patent/US5315601A/en
Publication of KR920015197A publication Critical patent/KR920015197A/ko
Application granted granted Critical
Publication of KR930007928B1 publication Critical patent/KR930007928B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

내용 없음.

Description

오류정정방법 및 장치
제1도는 본 발명에 따른 오류정정장치에 적용될 실시예의 회로도이다.
제2도는 본 발명에 따른 실시예의 오류정정장치의 블럭도이다.
제3도는 제2도에 도시된 장치의 동작흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 완충기억장치 101 : 완충기록기
110 : 제1가산기 111 : 제2가산기
120 : 오증연산부 130 : 제1계수연산부
140 : 제2계수연산부 150 : X1값 연산부
160 : 오류판별부 170 : 제1승산기
171 : 제2승산기 180 : 오류값 연산부
190 : 제어부
본 발명은 디지탈 데이타를 보호하기 위한 오류정정기술에 관한 것으로, 특히 2워어도 오류까지 정정 가능한 오류정정부호에 의해서 오류를 정정할 수 있는 방법 및 장치에 관한 것이다.
일반적으로 오류정정장치는 디지탈 통신 시스템이나 디지탈 저장시스템에 적용되어, 수신 또는 재생되는 데이타중에 발생된 오류를 정정하도록 한다.
종래의 오류정정기술에 예를들면, 1980년 12월 19일 일본국의 소니사에 의해 "에러정정방법"이란 명칭으로 국내에 출원되어 공고된 특허(공고번호 " 80-500호")가 있다. 이 발명에 의하면 m비트로 이루어진 n워어드를 갖는 1블럭데이타에서 2워어드 오류까지 정정할 수 있는 방법이 개시되어 있다.
이를 상세히 살펴보면 다음과 같다.
수신 n워어드 및 패리티 검사행렬(parity checking matrix) H로 이루어진 1블럭 데이타(block data) VT의 아래 연산에 의하여 K개의 오증(S0, S1, …, Sk-1)을 구한다.
Figure kpo00001
여기서, 패리티 검사행렬 H는 n열 및 k행을 가지는 1규정행의 각 원소는 α˚(=1)~α2m-2에서 선택되며, 원소 α는 F(X)=0을 충족시키는 평방근이며 따라서 동일값은 상기 소정행에 두번 나타나지 않으며, 그밖의 행의 원소는 각 행내의 모든 원소에 대하여 상기 소정행의 대응원소의 누승으로 선택되게 이루어져 있다.
상기 패리티 검사행렬 H를 표현하면
Figure kpo00002
2중 오류(ei, ej)의 경우 오증(S0, S1, S2, S4)에 관한 식은 아래와 같다.
S0=ei+ej
S1=αiei+αjej
S2=α2iei+α2jej
S3=α3iei+α3jej
위식을 변형시키면 아래와 같다.
(αiS0+S1)(αiS2+S3)=αiS1+S2)3
다시 변형시켜 아래의 오류위치 다항식을 구한다.
(S0S2+S1 2)α2i+(S1S2+S0S3)αi+(S1S3+S2 2)=0
S0S2+S1 2=A
S1S2+S0S3=B
S1S3+S2 2=C
위의 다항식의 각 계수 A, B, C를 사용하여 2워어드 오류의 경우의 오류위치를 아래와 같이 구한다.
ⅰ) 오류가 없는 경우
A=B=C=0, S0=0, S3=0
ⅱ) 1워어드 오류의 경우
A=B=C=0, S0≠0, S3≠0일때 1워드 오류로 판정된다.
이 경우 오류위치 i는 아래의 연산에 의해 구하여지고
Figure kpo00003
그리고 오류형태 ei=S0을 사용하여 오류정정이 이루어진다.
ⅲ) 2워어드 오류의 경우
2워어드 이상의 오류의 경우에는 A≠0, B≠0, 및 C≠0이 성립되고, 아래의 관계가 성립된다.
Aα2i+BαiC=0(i=0~(n~1))
여기서
Figure kpo00004
로 가정하여, 아래와 같은 식을 구한다.
D=αi+αj
E=αi·αj
그리고 상기 계수 D, E에 의해 표현되는 변형된 오류위치 다항식은 다음과 같이 된다.
α2i+Dαi+E=0
여기서 2개의 오류위치의 차이가 t일때, 즉, j=i+t일때 아래와 같은 식이 구하여 진다.
D=α0(1+αt)
E=α2i+t
따라서 아래의 식이 도출된다.
Figure kpo00005
t=1~(n-1)의 각 값의 α-t+αt의 값을 ROM에 미리 기입해 두고, ROM의 출력과 수신워어드로부터 연산된
Figure kpo00006
의 값과의 일치를 검출하는 것으로 t를 구한다.
만약 일치관계가 성립하지 않으면, 3워어드 이상의 오류로 판정한다.
따라서 다음을가정하여
X=1+αt
Y=1+α-t=
Figure kpo00007
다음식으로부터 오류위치를 i 및 j를 구한다.
Figure kpo00008
그리고 다음에는 오류형태 ei 및 ej가 아래와 같이 표현된 식과같이 구해진다.
Figure kpo00009
이와 같은 과정을 통하여 오류위치 및 오류형태를 구한 다음 해당 오류위치에 수신워어드의 오류를 상기 오류형태에 의해 정정할 수 있다.
그러나, 상기 특허(공고번호 "제86-500호")에서 제한된 방법은 오류위치를 구하기 위하여 오류위치 다항식(α2i+Dαi+E=0)을 풀어 두조인 αi및 αj를 구한 다음 연산된 오류위치 다항식의 두조 αi및 αj로부터 오류위치 i 및 j를 구함으로 연산에 소요되는 회로가 복잡하였으며 연산에 소요되는 시간에 의한 지연시간이 많았다.
따라서, 본 발명의 목적은 오류위치 다항식을 계산하는 과정없이 오류치를 구할 수 있는 오류정정방법을 제공함에 있다.
본 발명의 다른 목적은 지연시간이 작고 회로가 간단한 오류정정장치를 제공함에 있다.
본 발명의 목적을 달성하기 위한 본 발명의 오류정정방법은 수신 n워어드 및 패리티 검사행렬 H로 이루어진 1블럭데이타 VT의 아래의 연산에 의하여 4개의 오증(S0, S1, S2, S3)를 구하는 단계와,
Figure kpo00010
상기 오증(S0, S1, S2, S3)이 S0=S1=S2=S3=0인 경우 오류가 없는 것으로 판단하는 단계와, 상기 오증(S0, S1, S2, S3)으로부터 D=S0S2+S1 2를 계산하고 D=0인가를 판단하는 단계와, 상기 D=0이 아닌 경우 아래의 계수 α1, α2를 계산하는 단계와,
Figure kpo00011
상계 계수 σ1≠0, σ2≠0인 경우 아래의 계수 K값과 Tr(K)값을 구하는 단계와,
Figure kpo00012
(α7)
상기 계수 K로부터 아래의 오류위치 X1, X2를 구하는 단계와,
Tr(α5)=1로부터
Figure kpo00013
Figure kpo00014
상기 오류위치 X1, X2로 부터 다음의 오류값 Y1, Y2를 구하는 단계,
Figure kpo00015
로 이루어져 K∈GF(28)인 경우에 두개의 오류를 정정하는 것을 특징으로 한다.
본 발명의 다른 목적을 달성하기 위한 본 발명의 오류정정장치는 수신 n워어드로부터 오증(S0, S1, S2, S3)을 계산하는 오증 연산부와, 상기 오증으로부터 다음의 계수(σ1, σ2)를 계산하는 제1계수연산부와,
Figure kpo00016
상기 계수(σ1, σ2)로부터 다음의 계수 K를 계산하는 제2계수연산부와,
Figure kpo00017
상기 계수(K)로부터 X1값을 연산하는 X1값 연산부와 상기 X1값으로 부터 다음의 오류위치 X1, X2를 계산하는 오류위치값 연산부와,
X1=X1*σ1
X2=(1+X1)*σ1
상기 오류위치(X1, X2)값을 입력하여 다음의 오류값(Y1, Y2)를 계산하는 오류값 연산부와,
Figure kpo00018
오류가 몇개 발생했는지 아닌지를 판정하기 위한 오류판정부를 구비한 시스템에 있어서, 상기 x1값 연산부는 다음의 식
x0=K3+K5+K6
x1=K0+K2+K4
x2=K0+K3+K4+K6
x3=K1+K2+K3+K4
x4=K0+K0
x5=K1+K2+K3+K4+K6
x6=K0+K1+K2+K4K7
x7=K0+K1+K2+K4
을 만족하는 EXOR 논리게이트를 이용하여 구성한 것을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
먼저, 본 발명에 사용된 오류정정부호에 대하여 설명한다.
θ=λ-λq이 되는 한 원소 λ[λ
Figure kpo00019
GF(
Figure kpo00020
)]가 존재한다면, 다음의 정리
Figure kpo00021
로부터
Tr(θ)=0가 된다.
만일
Figure kpo00022
이고
Figure kpo00023
이라면
Figure kpo00024
가 된다.
따라서 Tr(γ)=1)이 되는
Figure kpo00025
의 한 고정된 원소를 선택할때, Tr(θ)=0가 되면 식(1)로 정의된 원소 λ는 식 (2)에 의해 θ=λ-λq을 만족한다. 그러므로 오류위치다항식 σ(x)=x2+x+K로부터, x2+x=K를 유추해 내고 x는 정리에서의 λ, K는 정리에서의 θ로 대응하여 생각하면 정리로부터 Tr(θ)=0인 경우에만 오류위치다항식 σ(x)의 근을 구할 수 있으며 그때의 x값은 식(1)과 같이 표현할 수 있다.
또한, K는
K=K0+K1α+K2α2+K3α3+K4α4+K5α5+K6α6+K7α7으로
표현할 수 있으며, 여기서 K∈GF(2m) 양변에 트레이스를 취하여 값을 구하면,
Tr(K)=K0Tr(1)+K1Tr(α)+K2Tr(α2)+K3Tr(α3)+K4Tr(α4)+K5Tr(α5)+K6Tr(α6)+K7Tr(α))……………………………………………(3)
상기 정리로부터
Figure kpo00026
,
Figure kpo00027
에 의해 식(3)의 우변의 트레이스 값들을 구하면,
Tr(1)=Tr(α)=Tr(α2)=Tr(α3)=Tr(α4)=Tr(α5)=Tr(α6)=Tr(α7)=0, Tr(α5)=1이 된다.
결국, K5의 값이 "0"인 경우에만 Tr(K)=0이 되어 오류위치 다항식 σ(x)의 근이 존재한다.
즉, 정리에 의해 Tr(K)=0이 되면 x2+x=K를 만족하는
Figure kpo00028
상의 x값이 존재한다.
여기에서 K∈GF(28)인 경우 Tr(K)=K5=0이면 다음과 같은 방법으로 근을 구한다.
ⅰ) Tr(K)=1인 원소 γ를 선택한다.
Figure kpo00029
이 된다.
ⅱ) Tr(K)=0인 경우에 x를 식(1)과 같이 구하면,
Figure kpo00030
식(3)을 θ에 관해서 다시 정리하면
Figure kpo00031
이 된다.
ⅲ) γ=α5을 식 (5)에 대입하여 각 계수들을 구하면,
Figure kpo00032
이 된다.
ⅳ) θ=1~α7의 각 경우의 x값을 구하면
1)θ=1 ;
Figure kpo00033
가 주어지면 ⅳ)로부터 구해진 행렬식으로부터
Figure kpo00034
이 된다.
상기 식(6)을 X1=K×M로 다시 표현할때,
Figure kpo00035
이와같이 해서 χ2+χ=K의 한조인 χ1을 구할 수 있다. 이때 X1의 각 성분요소 χ0~χ7의 값들은 식(8)로 부터
Figure kpo00036
이 된다.
식 (9)에 의해 결정되어지며 여기서 K5는 앞서 설명한 Tr(K)=K5=0을 위해서 "0"가 되어야 한다. 또 다른 한조 X2=X1+1로 구해진다. 그런데 실제의 오류위치는 X1과 X2의 각각에 σ1을 곱해야 하므로
Figure kpo00037
여기에서, 스캔 가 된다. 또한, 오류값 Y1, Y2는
Figure kpo00038
으로 결정되어 진다.
제1도는 상기 식(9)를 EXOR게이트를 사용하여 구성한 것이다. 그리고, 상기 식(7)은 이중 오류위치 다항식 σ(χ)=χ2+σ1χ+σ2로부터 χ=σ1χ'이라 치환하면
σ(χ')=χ'2+χ'+K
여기서,
Figure kpo00039
가 구해진다.
제2도는 본 발명에 따른 실시예의 오류정정장치의 블럭도이다. 제2도에 있어서, 입력단자(105)는 수신데이타를 유입하기 위한 입력통로를 표시한다. 입력단자(105)는 완충기억장치(100)의 입력단자 및 오증연산부(120)의 입력단자와 결합되어 있다. 완충기억장치(100)의 출력단자는 제1가산기(110)의 제1입력단자에 접속되어 있다. 오증연산부(120)의 출력단자는 오류값 연산부(180)의 제3입력단자, 제1계수 연산부(130)의 입력단자 및 오류판별부(160)의 제1입력단자와 결합되어 있다. 제1계수 연산부(130)의 제1출력단자는 제2계수연산부(140)의 입력단자, 제1가산기(110)의 제1입력단자 및 제2승산기(171)의 제1입력단자와 결합되어 있다. 제1계수연산부(130)의 제2출력단자는 오류판별부(160)의 제2입력단자에 접속되어 있다. 제2계수연산부(140)의 제2출력단자는 오류판별부(160)의 제3입력단자에 접속되어 있다. 오류판별부(160)의 출력단자는 제어부(190)의 제1입력단자에 접속되어 있다. 오류위치연산부(150)의 출력단자는 제2가산기(111)의 제1입력단자 및 제1승강기(170)의 제2입력단자와 결합되어 있다.
제2가산기(111)의 출력단자는 제2승산기(171)의 제2입력단자에 접속되어 있다. 제1승산기(170)의 출력단자는 오류값 연산부(180)의 제2입력단과 및 제어부(190)의 제2입력단자와 결합되어 있다. 제2승산기 (171)의 출력단자는 오류값연산부(180)의 제3입력단자 및 제어부(190)의 제3입력단자와 결합되어 있다. 오류값연산부(180)의 출력단자는 완충기록기(101)의 입력단자에 접속되어 있다. 완충기록기(101)의 출력단자는 제1가산기(110)의 제2입력단자에 접속되어 있다.
제1가산기(110)의 출력단자는 출력단자(115)에 접속되어 있다. 제어부(190)의 제1~8출력단자는 각각 완충기억장치(100)의 제어단자, 오증연산부(120)의 제어단자, 제1계수연산부(130)의 제어단자, 제2계수연산부(140)의 제어단자, 오류위치(150)의 제어단자, 오류판별부(160)의 제어단자, 오류값연산부(180)의 제어단자 및 완충기록기(101)의 제어단자에 각각 접속되어 있다.
제2도에 도시된 오류정정장치의 작동을 제1도를 참조하여 설명하면 입력단자(105)를 통해 유입되는 수신데이터들은 완충기억장치(100) 및 오증연산부(120)에 공급된다.
완충기억장치(100)는 입력단자(105)를 통해 유입되는 수신데이터를 오증연산부(120), 제1, 2계수연산부(130, 140), 오류위치연산부(150), 제2가산기(111), 제1, 2승산기(170, 171), 오류값연산부(180) 및 완충기록기(101)를 통과하는 시간만큼의 기간동안 지연시켜 제1가산기(110)의 제1입력단자에 공급한다.
오증연산부(120)는 입력단자(105)를 통해 유입되는 수신데이터를 자체내에 내장된 기억소자에 순차적으로 저장하고, 1블럭에 해당하는 수신데이타가 입력되었을때 아래의 연산에 의해 오증(S0~S3)을 산출한다.
Figure kpo00040
제1계수연산부(130)는 오증연산부(120)로부터 유입되는 오증(S0~S3)의 아래와 같은 연산에 의해 σ1, σ2및 D를 산출한다.
Figure kpo00041
그리고 제1계수연산부(130)는 두개의 계수 σ1및 σ2는 제1출력단자를 통해 제2계수연산부(140) 및 제1, 2승산기(170, 171)에 공급하고, 계수는 D는 제2출력단자를 통해 오류판별부(160)에 공급한다. 여기서 두개의 계수 σ1및 σ2는 2차오류위치 다항식 σ(y)=y2+σ1y+σ2=0의 계수이다.
제2계수연산부(140)는 제1계수연산부(130)로부터 유입되는 두개의 계수 σ1및 σ2의 값의 아래와 같은 연산에 의해 제3계수 K를 산출하고,
Figure kpo00042
산출된 계수 K의 값을 제1출력단자를 통해 오류위치 연산부(150)의 입력단자에 공급한다. 오류위치 연산부(150)는 제1도에 보여진 회로도에 의해서 제1오류위치값 χ1을 제2가산기(111) 및 제2승산기(171)에 공급한다. 제2가산기(111)는 제1오류위치값 χ1과 1을 더하여 제2오류위치값(χ2)를 제1승산기(170)에 공급한다. 제1승산기(170)는 제2오류위치값(χ2)와 제1계수(σ1)을 곱하여 오류값연산부(180)에 공급한다. 제2승산기(171)는 제1오류위치값(χ1)과 제2계수(σ2)를 곱하여 오류값 연산부(180)에 공급한다. 오류값연산부(180)는 제1오류위치값(X1)과 제2오류위치 X2를 가지고 오류값(Y1, Y2)를 계산한다.
Figure kpo00043
그리고 오류값(Y1, Y2)를 완충기록기(101)에 공급한다.
완충기록기(101)는 오류값연산부(180)로부터 유입되는 두개의 오류값 Y1, Y2를 저장한 다음, 오류가 발생된 수신워어드가 제1가산기(110)의 제1입력단자에 인가된 무렵에 오류값(Y1, Y2)를 제1가산기(110)의 제2입력단자에 공급한다.
제1가산기(110)는 완충기록장치(100)로부터 제1입력단자로 유입되는 수신데이타에 완충기록기(101)로부터 제2입력단자로 유입되는 오류값(Y1, Y2)를 가산하여 수시데이타에 발생된 오류를 정정한다.
오류판별부(160)는 오증연산부(120)로부터 유입되는 오증(S0~S3), 제1계수연산부(130)로부터 유입되는 계수 D 및 제2계수 연산부(140)로부터 유입되는 값을 검사하여 오류발생유무, 1워어드 오류발생, 2중워어드오류발생 및 3중 워어드 이상의 오류발생을 판별한다.
제어부(190)는 규정 타이밍관계에 제한되어 있는 클럭펄스 또는 제어신호를 완충기억장치(100), 오증연산부(120), 제1, 2계수연산부(130, 140), K값연산부(150), 오류판별부(160), 오류값연산부(180) 및 완충기록기(101)에 각각 공급하는 역활을 한다.
제2도의 동작을 제3도에 도시된 동작 흐름도에 따라 상세히 설명하기로 한다. 제어부(190)는 오증연산부(120)에 오증연산제어신호를 인가하여 오증연산부(120)로 하여금 오증연산을 하게 제어한다(제201단계).
제201단계 수행후 제어부(190)는 오류판별제어신호를 오류판별부(160)에 인가하여 오류판별부(160)로 하여금 오증들이 모두 "0"인가를 판별하게 하고, 오류판별부(160)에 의해 판별된 결과를 받아들인다. 이때 제어부(190)는 오류판별부(160)로부터 유입되는 판별결과신호가 S0=S1=S2=S3=0을 나타내는 신호일 경우에는 오류가 없음을 인식하여 오류정정 작동을 종료한다(제202단계).
제201단계에서 오류판별부(160)로 유입된 판별결과신호가 S0=S1=S2=S3
Figure kpo00044
0임을 나타낼때 제어부(190)는 계수연산제어신호를 제1계수연산부(130)에 인가하여 제1계수연산부로 하여금 0을 연산하게 하고, 또한 오류판별부(160)에 오류판별제어신호를 다시 인가하여 오류판별부(160)으로 하여금 D=0인가를 판별하게 한다(제203단계).
제어부(190)는 오류판별부(160)로부터 유입되는 판별결과신호가 D=0임을 나타낼때 오류값연산부(180) 및 완충기록기(101)을 제어하여 1워어드 오류가 정정되도록 한다(제204단계).
그리고 제어부(190)는 오류판별부(160)로 유입되는 판별결과신호가 D
Figure kpo00045
0임을 나타낼때 계수연산제어신호를 제1계수연산부(130)에 인가하여 제1계수연산부(130)로 하여금 2차 오류위치 다항식σ(y)=y2+σ, y+σ2=0의 두계수 σ1및 σ2를 산출하게 한다(제205단계).
제205단계에서 오류판별부(160)로 유입된 판별결과신호가 σ1=0, σ2=0인가를 판별한다(제206단계).
오류판별부(160)로 유입된 판별결과신호가 σ1=0, σ2=0임을 나타내는 경우에는 3개 이상의 오류가 발생한 것이다(제209단계).
제205단계에서 오류판별부(160)로 유입된 판별결과신호가 σ1
Figure kpo00046
0, σ2
Figure kpo00047
0임을 나타내는 경우에는 제어부(190)는 제2계수연산제어신호를 인가하여 제2계수연산부(140)로 하여금 Tr(K)를 연산하게 한다(제207단계).
상기 제207단계 수행후 오류판별부(160)로 유입되는 판별결과신호가 Tr(K)=0인가를 판별하게 한다(제208단계).
제어부(190)는 오류판별부(160)로 유입된 판별결과신호가 Tr(K)
Figure kpo00048
0임을 나타내는 경우에는 3개 이상의 오류가 발생한 것으로 안다(제209단계).
제어부(190)는 오류판별부(160)로 유입된 판별결과신호가 Tr(K)=0임을 나타내는 경우에는 X1값 연산부(150)로 하여금 χ1값을 계산하게하고, 제1승산기(170)는 X1의 값에 σ1의 값을 승산하여 X1값을 산출하고, 제2승산기(171)는 X2의 값에 σ2의 값을 승산하여 X2값을 산출한다(제210단계).
제210단계 수행후 제어부(190)는 오류값 연산제어신호를 오류값연산부(180)에 인가하여 오류값연산부(180)로 하여금 오류값 Y1및 Y2를 산출하게 한다(제211단계).
제211단계 수행후 제어부(190)는 제210단계에서 제1, 2승산기(170, 171)로부터 유입된 오류위치값 X1및 X2에 따라 완충기록기(101)를 제어하여 완충기록기(101)로 하여금 오류값연산부(180)로부터 입력 저장되었던 오류값 Y1및 Y2를 제1가산기(110)에 공급하게 한다. 이때 제1가산기(110)는 완충기록기(101)로 부터 유입되는 오류값을 완충기억 장치(100)로부터 유입되는 오류가 발생된 수신워어드에 가산하여 수신워어드의 오류를 정정하게 된다.(제212단계).
본 발명은 G∈(28)상의 2중오류정정에 이용되는 방법과 장치로서, 제2계수값 연산부(140)로 부터의 값을 입력하여 제1도에 도시된 EXOR게이트를 사용하여 데이타를 출력함으로써 간단하고, 속도가 빠르며 종래의 ROM테이블을 사용할때 보다 칩사이즈를 훨씬 줄일 수 있는 효과를 볼 수 있다.

Claims (3)

  1. 수신 n워어드 및 패리티 검사행렬 H로 이루어진 1블럭 데이타 V의 아래의 연산에 의하여 4개의 오증(S0, S1, S2, S3)을 구하는 단계와,
    Figure kpo00049
    상기 오증(S0, S1, S2, S3)이 S0=S1=S2=S3=0인 경우 오류가 없는 것으로 판단하는 단계와, 상기 오증(S0, S1, S2, S3)으로부터 D=S0S2+S1 2를 계산하고 D=0인가를 판단하는 단계와, 상기 D=0이 아닌 경우 아래의 계수 α1, α2를 계산하는 단계와,
    Figure kpo00050
    상계 계수 σ1
    Figure kpo00051
    0, σ2
    Figure kpo00052
    0인 경우 아래의 계수 K값과 Tr(K)값을 구하는 단계와,
    Figure kpo00053
    (α7)
    상기 계수 K로부터 아래의 오류위치 X1, X2를 구하는 단계와, Tr(α5)=1로부터
    Figure kpo00054
    Figure kpo00055
    상기 오류위치 X1, X2로 부터 다음의 오류값 Y1, Y2를 구하는 단계,
    Figure kpo00056
    로 이루어져 K∈GF(28)인 경우에 두개의 오류를 정정하는 것을 특징으로 한다.
  2. 수신 n워어드로부터 오증(S0, S1, S2, S3)을 계산하는 오증 연산부와, 상기 오증으로부터 다음의 계수(σ1, σ2)를 계산하는 제1계수연산부와,
    Figure kpo00057
    상기 계수(σ1, σ2)로 부터 다음의 계수 K를 계산하는 제2계수연산부와,
    Figure kpo00058
    상기 계수(K)로부터 X1값을 연산하는 X1값 연산부와 상기 X1값으로 부터 다음의 오류위치 X1, X2를 계산하는 오류위치값 연산부와,
    X1=X1*σ1
    X2=(1+X1)*σ1
    상기 오류위치(X1, X2)값을 입력하여 다음의 오류값(Y1, Y2)를 계산하는 오류값 연산부 및
    Figure kpo00059
    오류가 몇개 발생했는지 아닌지를 판정하기 위한 오류판정부를 구비한 시스템에 있어서, 상기 X1값 연산부는 다음의 식
    χ0=K3+K5+K6
    χ1=K0+K2+K4
    χ2=K0+K3+K4+K6
    χ3=K1+K2+K3+K4
    χ4=K0+K7
    χ5=K1+K2+K3+K4+K6
    χ6=K0+K1+K2+K+K7
    χ7=K0+K1+K2+K4
    을 만족하는 논리게이트를 이용하여 구성한 것을 특징으로 하는 오류정정장치.
  3. 제2항에 있어서, 상기 논리게이트는 EXOR게이트인 것을 특징으로 하는 오류정정장치.
KR1019910001859A 1991-01-31 1991-01-31 오류정정방법 및 장치 KR930007928B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019910001859A KR930007928B1 (ko) 1991-01-31 1991-01-31 오류정정방법 및 장치
GB9110490A GB2252431B (en) 1991-01-31 1991-05-15 Error correction method and apparatus thereof
FR9106389A FR2672403B1 (fr) 1991-01-31 1991-05-28 Procede de correction d'erreurs et dispositif pour sa mise en óoeuvre.
JP3123532A JP2644639B2 (ja) 1991-01-31 1991-05-28 エラー訂正方法及び装置
ITMI911471A IT1250495B (it) 1991-01-31 1991-05-29 Metodo e apparecchiatura per la correzione di errori
DE4117726A DE4117726C2 (de) 1991-01-31 1991-05-30 Fehlerkorrekturverfahren und Einrichtung zu dessen Durchführung
US07/707,811 US5315601A (en) 1991-01-31 1991-05-30 Error correction method and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910001859A KR930007928B1 (ko) 1991-01-31 1991-01-31 오류정정방법 및 장치

Publications (2)

Publication Number Publication Date
KR920015197A KR920015197A (ko) 1992-08-26
KR930007928B1 true KR930007928B1 (ko) 1993-08-21

Family

ID=19310703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001859A KR930007928B1 (ko) 1991-01-31 1991-01-31 오류정정방법 및 장치

Country Status (7)

Country Link
US (1) US5315601A (ko)
JP (1) JP2644639B2 (ko)
KR (1) KR930007928B1 (ko)
DE (1) DE4117726C2 (ko)
FR (1) FR2672403B1 (ko)
GB (1) GB2252431B (ko)
IT (1) IT1250495B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8495013B2 (en) 2010-12-24 2013-07-23 Kt Corporation Distributed storage system and method for storing objects based on locations
US8775870B2 (en) 2010-12-22 2014-07-08 Kt Corporation Method and apparatus for recovering errors in a storage system
US8849756B2 (en) 2011-04-13 2014-09-30 Kt Corporation Selecting data nodes in distributed storage system
US9052962B2 (en) 2011-03-31 2015-06-09 Kt Corporation Distributed storage of data in a cloud storage system
US9158460B2 (en) 2011-04-25 2015-10-13 Kt Corporation Selecting data nodes using multiple storage policies in cloud storage system
US9888062B2 (en) 2010-12-24 2018-02-06 Kt Corporation Distributed storage system including a plurality of proxy servers and method for managing objects

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772390B2 (en) 2000-11-30 2004-08-03 Quantum Corporation Erasure correction for ECC entities
JP4836608B2 (ja) * 2006-02-27 2011-12-14 株式会社東芝 半導体記憶装置
KR20210138241A (ko) 2020-05-12 2021-11-19 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 모듈

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099160A (en) * 1976-07-15 1978-07-04 International Business Machines Corporation Error location apparatus and methods
CA1161565A (en) * 1980-06-20 1984-01-31 Yoichiro Sako Method of error correction
CA1170776A (en) * 1980-07-18 1984-07-10 Yoichiro Sako Method of error correction of blocks of data
JPS5725047A (en) * 1980-07-23 1982-02-09 Sony Corp Error correcting method
JPS5961332A (ja) * 1982-09-30 1984-04-07 Nec Corp 誤り訂正回路
USRE33332E (en) * 1983-03-12 1990-09-11 Sony Corporation Apparatus for correcting errors
EP0136587B1 (en) * 1983-09-06 1991-04-17 Kabushiki Kaisha Toshiba Error correction circuit
JPS641333A (en) * 1987-06-24 1989-01-05 Matsushita Electric Ind Co Ltd Quadratic equation factorization device
JP2532917B2 (ja) * 1988-04-20 1996-09-11 三洋電機株式会社 デ―タ誤り検出回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775870B2 (en) 2010-12-22 2014-07-08 Kt Corporation Method and apparatus for recovering errors in a storage system
US8495013B2 (en) 2010-12-24 2013-07-23 Kt Corporation Distributed storage system and method for storing objects based on locations
US9888062B2 (en) 2010-12-24 2018-02-06 Kt Corporation Distributed storage system including a plurality of proxy servers and method for managing objects
US9052962B2 (en) 2011-03-31 2015-06-09 Kt Corporation Distributed storage of data in a cloud storage system
US8849756B2 (en) 2011-04-13 2014-09-30 Kt Corporation Selecting data nodes in distributed storage system
US9158460B2 (en) 2011-04-25 2015-10-13 Kt Corporation Selecting data nodes using multiple storage policies in cloud storage system

Also Published As

Publication number Publication date
GB2252431A (en) 1992-08-05
IT1250495B (it) 1995-04-08
GB9110490D0 (en) 1991-07-03
GB2252431B (en) 1994-11-16
US5315601A (en) 1994-05-24
ITMI911471A0 (it) 1991-05-29
JP2644639B2 (ja) 1997-08-25
DE4117726C2 (de) 1994-11-10
ITMI911471A1 (it) 1992-08-01
DE4117726A1 (de) 1992-08-06
KR920015197A (ko) 1992-08-26
FR2672403A1 (fr) 1992-08-07
FR2672403B1 (fr) 1995-03-17
JPH04248630A (ja) 1992-09-04

Similar Documents

Publication Publication Date Title
EP0387924B1 (en) Method and apparatus for decoding error correction code
US4646301A (en) Decoding method and system for doubly-encoded Reed-Solomon codes
US5068855A (en) Error correcting method and apparatus
US3668631A (en) Error detection and correction system with statistically optimized data recovery
EP0567148A2 (en) Operating circuit for galois field
EP0278383A2 (en) Error correction method using reed-solomon code
US4107652A (en) Error correcting and controlling system
EP0092960A2 (en) Apparatus for checking and correcting digital data
KR930007928B1 (ko) 오류정정방법 및 장치
US4897839A (en) Coding and decoding method
US4858235A (en) Information storage apparatus
JPS632370B2 (ko)
US4498178A (en) Data error correction circuit
US5541939A (en) Error correction code decoder and a method thereof
US5155734A (en) Error correcting device
US3671947A (en) Error correcting decoder
KR930002854B1 (ko) 오류 정정방법 및 장치
AU608690B2 (en) Method and apparatus for decoding error correction code
KR100246342B1 (ko) 리드솔로몬오류수정장치
JPS58218255A (ja) 符号誤り検出訂正方式
KR920007367A (ko) 오류정정방법 및 장치
JPH09116442A (ja) 積符号の誤り訂正復号装置及び積符号の誤り訂正復号方法
KR900001066Y1 (ko) 에러 정정용 데코오더 회로의 소거신호 계수회로
KR100234413B1 (ko) 에러검출장치 및 정정 불능 판단장치
KR970006022B1 (ko) 이레이져를 이용한 행망 부호회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 18

EXPY Expiration of term