CH635473A5 - Nachrichtenvermittlungsanordnung zur herstellung von nachrichtenwegen fuer digitalsignale. - Google Patents

Description

Die Erfindung betrifft eine Nachrichtenvermittlungsanordnung gemäss dem Oberbegriff des Patentanspruches 1.

Es sind zahlreiche Typen von Vermittlungsanordnungen bekannt. Dazu zählen Raummultiplex-Koppelfelder, Resonanzübertragungssysteme und Systeme, bei denen Paare von mit

2

5

10

15

20

25

30

35

40

45

50

55

60

65

3 635 473

Abtastgattern versehenen Teilnehmerleitungen im Zeitmulti- um weitere Funktionen einer Vermittlungsanlage zu erzielen, plex über einen Bus verbunden sind. Die meisten der bestehen- Entsprechend einem Merkmal bei einem Ausführungsbei-den Vermittlungssysteme sind in erster Linie zur Verarbeitung spiel der Erfindung ist vorgesehen, dass der Vermittlungspro-von kontinuierlichen Analogsignalen oder diskreten Abtast- zessor eine Vielzahl von programmabhängig wählbaren Signalwerten solcher Analogsignale entwickelt worden. Raummulti- 5 wegen enthält, die je wenigstens ein programmabhängig getak-plex-Koppelfelder sind jedoch häufig in Verbindung mit Zeitka- tetes Register auf dem Weg zwischen dem Eingangs- und Aus-nal-Austauscheinrichtungen zum Vermitteln von digitalcodier- gangsanschluss des Prozessors beinhalten, um ungetaktete ten Signalabtastwerten verwendet worden. Darüber hinaus Wegabschnitte verhältnismässig kurz zu halten und damit eine sind Verfahren bekannt, mit deren Hilfe eine begrenzte Operation bei Geschwindigkeiten oberhalb derjenigen Gesprächssignalvermittlung dadurch erzielt werden kann, dass io Geschwindigkeiten zu erleichtern, die üblicherweise bei den digitalcodierte Signalabtastwerte in einen Pufferspeicher heute verfügbaren Prozessoren von Nachrichtenanlagen Vergeschrieben und dann in geeigneten Zeitlagen gelesen werden, wendung finden.

um sie zu einem zweiten Teilnehmer einer Gesprächsverbin- Ein weiteres Merkmal besteht darin, dass der Befehlssatz dung zu übertragen. Keines der vorerwähnten Systeme weist des Vermittlungsprozessors keine Sprungbefehle beinhaltet jedoch brauchbare Anordnungen für eine Verarbeitung von 15 und statt dessen bedingt ausführbare Befehle verwendet, um

Gesprächssignalen auf, beispielsweise eine angepasste Einfü- die vorerwähnte Operation hoher Geschwindigkeit zu erleich-

gung einer Dämpfung oder Verstärkung zur teilweisen Kom- tern.

pensation von Einflüssen, wie beispielsweise unterschiedlicher Entsprechend einem weiteren Ausführungsbeispiel der

Leitungslängen zwischen der Vermittlungsanordnung und der Erfindung arbeitet der Vermittlungsprozessor mit weiteren

Teilnehmerstelle. 20 Bauteilen des Vermittlungsamtes, beispielsweise ankommen-

Bei bekannten Vermittlungsanlagen sind Konferenzmög- den und abgehenden Sprechwegen, Amtstaktquellen, Abtast-

lichkeiten häufig dadurch geschaffen werden, dass eine und Bedienungsprozessoren sowie einem Zentralsteuerungs-

zuschaltbare Konferenzbrückenschaltung verwendet wird, in prozessor auf ähnliche Weise zusammen, wie eine übliche Ver-

der die Gesprächssignale aller Konferenzteilnehmer kombi- mittlungsanordnung mit solchen zusätzlichen Bauteilen eines niert werden und das Ergebnis zu jeder einzelnen Teilnehmer- 25 Vermittlungsamtes.

schaltung der Konferenzteilnehmer übertragen wird, wo das Ein zusätzliches Merkmal eines Ausführungsbeispiels der

Eingangssignal des jeweiligen Teilnehmers von dem kombi- Erfindung besteht darin, dass der Vermittlungsprozessor über nierten Signal subtrahiert wird. Die Notwendigkeit, diese Kon- einen ersten Speicherbereich mit Schaltungen in Verbindung ferenzschaltungen zur Vermeidung einer Selbsterregung aus- tritt, die Gesprächssignale zu und von der Vermittlungsanord-

zugleichen, stellt ein allgemeines Problem dar, das besonders 30 nung führen, und über einen zweiten Speicherbereich mit dann hervortritt, wenn die Anzahl der Konferenzteilnehmer Bedienungsschaltungen bekannter Art, die Gesprächsverwal-

ansteigt. Auch hier dient die Konferenzbrückenschaltung tungs- und Überwachungsfunktionen ausführen, beispielsweise

üblicherweise keinem anderen Zweck in der Anlage, wenn eine Tonerzeugung und -feststellung sowie ein Analyse von gerade kein Bedarf nach einer Konferenzschaltung besteht. Wählziffern. Der zweite Speicherbereich beinhaltet ausserdem

Elektronische Vermittlungsanlagen können, soweit sie für 35 zweckmässig einen Zwischen- oder Kurzzeitspeicherteil, der die Vermittlung von digitalcodierten Signalen eingesetzt wor- die Durchführung von Berechnungen erleichtert, welche der den sind, den Teilnehmern vielseitige Bedienungsmöglichkei- Vermittlungsprozessor bei bestimmten Vermittlungsfunktio-

ten durch Ausnutzung der Möglichkeiten eines Prozessors für nen benötigt.

die Zentralsteuerung bieten, aber diese Bedienungsmöglichkei- Eine weitere Ausführungsform der Erfindung sieht vor, dass ten sind üblicherweise begrenzt auf Verwaltungs- und Verar- 40 der Vermittlungsprozessor ein getaktetes Hinweisadressenre-

beitungsdienste im Gegensatz zu einer Abänderung der gister beinhaltet, das sowohl vom Eingang als auch vom Aus-

Gesprächssignale selbst. Ausserdem sind solche Anlagen gang des Prozessors geladen werden kann und dessen Aus-

immer noch auf den Einsatz getrennter, gesteuerter Raummul- gangssignale wahlweise verwendet werden können, um jeden tiplex-Koppelfelder für die Wegedurchschaltung angewiesen. der beiden vorerwähnten Speicherbereiche anstelle von Adres-

Sie werden generell nicht als brauchbar für ein Verarbeitung 45 sensignalen zu adressieren, die im anderen Falle von einem Pro-

von Gesprächssignalen gehalten, um beispielsweise eine für grammzähler oder Programmspeicher bereitgestellt werden,

individuelle Gesprächsverbindungen angepasste Dämpfung Nachfolgend wird die Erfindung anhand der Zeichnungen oder Verstärkung bereitzustellen. beispielsweise näher beschrieben. Es zeigen:

Die Erfindung hat demgemäss zum Ziel, Nachrichtenver- Fig. 1 ein vereinfachtes Blockschaltbild eines Nachrichten-

mittlungsanordnungen zu verbessern. Ein weiteres Ziel besteht 50 Vermittlungsamtes unter Verwendung eines Vermittlungsmo-

darin, die Einrichtung von Sonderbedienungsmerkmalen duls;

zusätzlich zu der primären, von einer Vermittlungsanordnung Fig. 2-4 ein genaueres Blockschaltbild der Speicher und des durchgeführten Signalvermittlung zu erleichtern. Vermittlungsprozessors, die in dem Vermittlungsamt gemäss

Zur Lösung der Aufgabe geht die Erfindung aus von einer Fig. 1 benutzt werden;

Nachrichtenvermittlungsanordnung der eingangs genannten 55 Fig. 5 typische Programmspeicher-Befehlsausgangsfelder

Art und ist durch die im kennzeichnenden Teil des Patentan- für Datenumwandlungsbefehle, Datenverschiebebefehle und spruches 1 angeführten Merkmale gekennzeichnet. Arithmetik-Logikbefehle im Vermittlungsprozessor;

Bei einem Ausführungsbeispiel der Erfindung werden Fig. 6 ein Zeitdiagramm für gewählte Operationen des Ver-

Gesprächssignalabtastwerte für eine Vielzahl von Verbindun- mittlungsprozessors gemäss Fig. 2 und 3;

gen von einem ersten Abtastwert-Pufferspeicher unabhängig eo Fig. 7 ein Blockschaltbild zur Darstellung einer Möglichkeit von der Signalbestimmung in beliebiger Reihenfolge zu einem für die Zusammenschaltung mehrerer Vermittlungsmodule der zweiten Abtastwert-Pufferspeicher in Speicherstellen übertra- in Fig. 1 gezeigten Art.

gen, die zur Gesprächsdurchschaltung durch die j eweiligen In Fig. 1 ist ein Nachrichtenvermittlungsamt dargestellt.

Bestimmungsorte für jeden Abtastwert vorbestimmt sind. Dieses Amt verarbeitet mehrere Arten von Nachrichtensignal-

Bei einem Ausführungsbeispiel wird die Koppelfunktion 65 Abtastwerten. Zur Erläuterung wird angenommen, dass jeder von einem Signalprozessor durchgeführt, der selektiv program- Abtastwert wenigstens ein Bit eines codierten Digitalsignals mierbare Einrichtungen zur Verarbeitung der Gesprächs- enthält und dass in den meisten Fällen der Abtastwert ein signale während des Durchlaufs durch den Prozessor aufweist, codiertes Vielbit-Digitalsignal ist. Das Amt soll zur Vereinfa

635 473 4

chung der Beschreibung in erster Linie anhand der Vermittlung Verarbeitungsvorgänge geführt, bevor sie entsprechend der von digitalcodierten Fernsprechsignalen erläutert werden. Es richtigen Wegführung für jedes Gesprächssignal in willkürlich sei jedoch darauf hingewiesen, dass das Vermittlungsamt auf wählbaren Stellen im Ausgangsspeicher 20 gespeichert wer-ähnliche Weise für die Vermittlung anderer digitalcodierter den. Während der nächsten Amtsabtastperiode werden die Signale verwendet werden kann, beispielsweise für Daten- s Schalter 21 bis 26 in die jeweils andere Lage gebracht, um die signalabtastwerte, die zwischen unterschiedlichen Büromaschi- Funktionen der Speicher 18 und 20 in Verbindung mit ihren nen übertragen werden. Schaltungen auszutauschen, während die Speicher 17 und 19

Digitalcodierte Signale aus der Sprechstellenausrüstung als Eingangs- bzw. Ausgangspuffer für Abtastdaten dienen, die von Fernsprechteilnehmern oder anderen Netzwerkbenutzern im Vermittlungsprozessor 12 zu verarbeiten sind.

(nicht gezeigt) werden in der Terminologie des Fernsprechbe- 10 Zwischen den Pufferspeichern 11 und 13 werden Datentriebs von einem Teilnehmer auf einem Sprechweg geliefert, signal-Abtastwerte über den Prozessor 12 zweckmässig bitpa-der in einer der Eingangsschaltungen 10 enthalten ist, und dann rallel geführt. Bei der schematischen Darstellung der Puffer-an einen Eingangspufferspeicher 11 gegeben. Von dem Puffer- Speicher wird angenommen, dass zusätzliche, nicht im einzel-speicher 11 gelangen die Signale über einen Vermittlungspro- nen dargestellte Logikschaltungen vorhanden sind, die für zessor 12 zu einem Ausgangspufferspeicher 13, um von dort auf i5 eine Umwandlung zwischen dem bei den Eingangs-und Aus-den Sprechweg zum anderen Teilnehmer der jeweiligen Ver- gangsschaltungen benutzten Signalformat und dem vom Probindung gegeben zu werden. Die Sprechwege sind in einer zessor 12 verwendeten Signalformat sorgen.

oder mehreren Ausgangsschaltungen 16 enthalten. Bei einer Die Speicher 17 bis 20 werden jeweils entweder von einem typischen digitalen Vermittlungsanlage führt jede der Ein- Taktzähler 1 oder den noch zu beschreibenden Ausgangssigna-

gangsschal tungen 10 und der Ausgangsschaltungen 16 zweck- 20 ien des Vermittlungsprozessors auf einer Funktionsleitung 2 mässig eine Vielzahl von digitalen Multiplex-Signalabtastwer- adressiert. Die Wahl zwischen diesen beiden Quellen ist in der ten. Bei einer bestimmten Anlage sind 128 Abtastwerte mit 16 Zeichnung schematisch durch weitere Schalter 3 bis 6 darge-Bit von 128 Teilnehmerleitungen in jeder Abtastperiode auf stellt, die zusammen mit den Schaltern 21 bis 26 durch das einer einzelnen Schaltung vorhanden. Zur Vereinfachung der GERADE/UNGERADE Abtastsignal synchron mit dem Takt-Beschreibung werden die Eingangssignale des Pufferspeichers 25 zähler 1 betätigt werden. Entsprechend der Darstellung sind 11 gelegentlich «Mundsignale» und die Ausgangssignale des die Speicher 17 und 19 mit dem Eingangs- bzw. Ausgangskabel Pufferspeichers 13 gelegentlich «Ohrsignale» genannt. verbunden und werden mit der gleichen Adresseninformation

Die Pufferspeicher 11 und 13 sind in zwei Speicher oder vom Taktzähler 1 adressiert. Auf entsprechende Weise sind die Speicherbereiche unterteilt. Dazu gehören die Speicher 17 und Speicher 18 und 20 mit dem Vermittlungsprozessor verbunden. 18 im Pufferspeicher 11 und die Speicher 19 und 20 im Puffer- 30 Jeweils der eine oder der andere Speicher wird zu einem gege-speicher 13. Bei einer zur Erläuterung gewählten Vermittlungs- benen Zeitpunkt durch Signale des Prozessors adressiert. Eine anlage wird jedes der Kabel mit einer Rate von 16,384 Mega- solche Anordnung kann 16 Eingangs- und Ausgangsschaltun-bit/s betrieben. Diese Rate wird hier einfach mit 16 Mb/s oder gen versorgen, wenn man eine Operation mit 16 M und die Ver-16 M bezeichnet. Dabei werden bitserielle Signale nach einem Wendung des noch zu beschreibenden Prozessors 12 annimmt, positionsgeordneten Codierschema digitalcodiert, beispiels- 35 Die Betriebsweise des Vermittlungsprozessors 12 soll im weise einem compandierten Pulscodemodulations-Codiersy- einzelnen in Verbindung mit Fig. 2 und 3 beschrieben werden, stem eines Typs, der in steigendem Umfang verwendet wird. An dieser Stelle dürfte es ausreichen, einige Hinweise mehr all-Bei einem solchen compandierten Codiersystem werden 8 Bits gemeiner Bedeutung zu geben. Der Vermittlungsprozessor 12 des Code zur Definition von 256 möglichen Signalamplituden- arbeitet mit den Pufferspeichern 11 und 13 so zusammen, dass werten eingesetzt, nämlich 128 positiven und 128 negativen *o sich eine nicht blockierende Vermittlungsfunktion ergibt. Der Werten. Ein solches Codiersystem führt zu einer Auflösung, die Prozessor ist zweckmässig ein Mikroprozessor, der nicht nur der Auflösung mit 13 Bits bei einem Pulscodesystem entspricht, die Vermittlungsfunktionen ausführt und dabei eine Verbin-Bei jeder Amtsabtastperiode, das heisst einer Zeitspanne, in dungsmöglichkeit zwischen jedem Zeit-Raum-Multiplex-Ein-welcher ein vollständiger, digitalcodierter Abtastwert von gangsweg und jedem anderen Zeit-Raum-Multiplex-Ausgangs-

jeder Quelle an jeder gegebenen Eingangsleitung empfangen 45 weg unter Herstellung einer Vielzahl von doppelt gerichteten worden ist, dienen die beiden Speicher jedes Pufferspeichers 11 Verbindungswegen schafft, sondern ausserdem selektiv eine und 13 unterschiedlichen Funktionen, und bei der folgenden zusätzliche Verarbeitung der über den Prozessor 12 geführten Amtsabtastperiode wechseln sie die Funktionen unter Steue- Signale durchführt. Diese zusätzliche Verarbeitung wird ent-rung eines vom Amtstakt abgeleiteten Signals GERADE/ sprechend der Art des individuellen Teilnehmerweges durchge-

UNGERADE Abtastung gemäss Fig. 1. Diese abwechselnden so führt, beispielsweise wird eine zugeschnittene Verstärkung Speicherfunktionen führen dazu, dass gelegentlich der Aus- oder Dämpfung eingefügt, um die Erzielung eines vorbestimm-druck «Ping-Pong-Operation» auf den Speicherbetrieb ange- ten Dämpfungspegels für das Amt zu erleichtern. Ausserdem wendet wird. Diskrete Mehrfachschalter 21 bis 23 im Puffer- wird eine zusätzliche Verarbeitung je nach der Art einer spe-speicher 11 und 24 bis 26 im Pufferspeicher 13 stellen schema- ziellen Gesprächsverbindung vorgenommen, beispielsweise tisch diese Betriebsweise für die Digitalsignalwege dar, und die 55 Berechnungen zur Konferenzbildung oder für eine zugeschnit-Verbindung mit dem GERADE/UNGERADE-Signal gibt sehe- tene Multiplexierung mehrerer Teilnehmereingangssignale auf matisch die gleichzeitige Steuerung dieser Schalter abhängig einen einzigen Zeit-Multiplex-Ausgangskanal.

vom Amtstakt an. Die Arbeitsweise des Vermittlungsprozessors 12 wird

In der als Beispiel angegebenen Stellung der Schalter in durch einen Programmspeicher 28 bestimmt, der als Beispiel Fig. 1 werden digitalcodierte Mundsignalabtastwerte aller Ein- eo eine Kapazität von etwa 1500 Wörtern hat. Eine gemeinsame gangsschaltungen 10 in den Speicher 17 geladen, während ver- Steuerung 29 lädt den Speicher so, dass er für jede Gesprächs-arbeitete Ohrsignalabtastwerte gleichzeitig vom Speicher 19 Verbindung, die der Prozessor 12 bei der Durchführung der zu den Ausgangsschaltungen 16 gelangen. Zum gleichen Zeit- Übertragung vom Pufferspeicher 11 zum Pufferspeicher 13 punkt werden Mundsignalabtastwerte von allen Eingangsschal- verarbeiten muss, ein getrenntes Unterprogramm (Beispiele tungen 10, die während einer vorhergehenden Abtastperiode 65 sollen beschrieben werden) enthält. Der Speicher 28 wird im Speicher 18 gespeichert worden sind, jetzt über den Ver- abhängig von Adressensignalen, die durch den Amtstakt mittlungsprozessor 12 zur Durchführung der jeweiligen Ver- erzeugt werden, einmal während jeder Amtsabtastzeit vollstän-mittlungsfunktion und anderer, gegebenenfalls erforderlicher dig gelesen. Für jede Gesprächsverbindung definiert das

5 635 473

Unterprogramm eine Mundsignal-Speicherstelle in einem der baren Quellen (in Fig. 1 nicht gezeigt) adressiert. Dazu zählen Speicher des Einangspufferspeichers 11 und ausserdem wenig- ein Hinweisadressenregister im Vermittlungsprozessor 12 zur stens ein Register im Prozessor 12, in das dieses Mundsignal Verwendung berechneter Adressen, ein Befehlsregister im Proübertragen werden soll. Ausserdem definiert das Unterpro- zessor 12 zur Lieferung von Adressen entsprechend Prozessorgramm eine evtl. erforderliche, zugeschnittene Verarbeitung 5 befehlen, der Amtstaktwähler zur Bereitstellung periodischer für die jeweilige Teilnehmerleitung und die jeweilige Gesprächs- sequentieller Adressen und der Zentralsteuerungsprozessor in Verbindung und gibt ein Register in einem der Speicher des der gemeinsamen oder zentralen Steuerung 29 zur Ermögli-Ausgangspufferspeichers 13 (oder ein Kurzzeit-Speicherregi- chung eines zusätzlichen berechneten oder programmierten ster in einem Prozessor-Datenspeicher 30) an, in das das verar- Zugriffs zum Speicher.

beitete Ohrsignal zu übertragen ist. io Der Datenspeicher 30 hat zwei Hauptfunktionen. Eine

Die Unterprogramme des Vermittlungsprozessors müssen davon besteht darin, im Bedienungsbereich einen Pufferspei-nicht in irgendeiner speziellen Reihenfolge ausgeführt werden, eher analog den Pufferspeichern 11 und 13 bereitzustellen, um da alle Gesprächsverbindungen notwendigerweise einmal wäh- eine Nachrichtenübertragung zwischen dem Vermittlungspro-rend jeder Abtastperiode auf diese Art verarbeitet werden. Das zessor 12 und dem Bedienungsprozessor 31 zu ermöglichen, ist deswegen möglich, weil während jeder gegebenen Amtsab- 15 Beispielsweise stellt die gemeinsame Steuerung 29 zu einer tastperiode für den Prozessor 12 als Datenquelle in willkürlich Zeit, die für die Netzwerkverwaltung von Interesse ist, einen adressierbarer Weise in einem Speicher des Pufferspeichers 11 Mundsignalweg von der Speicherstelle des rufenden Teilneh-während der vorhergehenden Amtsabtastperiode gewonnene mers im Eingangspufferspeicher 11 zum Vermittlungsprozes-Eingangsabtastwerte aller Gespräche zur Verfügung stehen, sor 12 und dann zu einer angegebenen Adresse im Bedienungsund ausserdem als Datensenke für Ausgangsabtastwerte aller 20 bereich des Speichers 30 her, bevor der Weg zum Bedienungs-Gespräche für die nächste Amtsabtastperiode alle Speicher- prozessor 31 weitergeführt wird. Zu dieser Art von Signalen stellen eines Speichers im Pufferspeicher 13 willkürlich adres- können beispielsweise von einer rufenden Teilnehmerleitung sierbar zur Verfügung stehen. kommende Wählzeichen gehören. Auf ähnliche Weise erzeugt

Die gemeinsame Steuerung 29 führt typische Speicherpro- der Bedienungsprozessor 31 über Hörsignalwege zu rufenden gramm-Steuerfunktionen einer Vermittlungsanlage zur Bedie- 25 und gerufenen Teilnehmern Signale, die von dem Prozessor nung einer Vermittlungsanordnung durch. Sie enthält einen zum Bedienungsbereich des Datenspeichers 30 und von dort Abtastprozessor (nicht getrennt dargestellt) zur Beobachtung zum Vermittlungsprozessor 12 auf den Weg zum Ausgangs-der Zustände der einzelnen Teilnehmerleitungen (nicht Pufferspeicher 13 übertragen werden. Zu dieser Art von gezeigt), die von der Anlage bedient werden, und deren Signale Signalen können beispielsweise Freizeichensignale, Rufton-digitalcodiert und in einem zweckmässigen, zeitlich ineinander- 30 signale von einem rufenden Teilnehmer oder Rufsignale für einen geschobenen Format auf den Eingangsleitungen 10 und 16 gerufenen Teilnehmer gehören. Auf ähnliche Weise benutzt erscheinen. Die gemeinsame Steuerung enthält ausserdem der Bedienungsprozessor über einen Mundsignalweg vom einen Prozessor, der erforderlich ist, um auf Anforderungen gerufenen Teilnehmer Rufsignalinformationen, um den Aus-hinsichtlich von Bedienungsänderungen zu antworten, die für hängezustand des gerufenen Teilnehmers festzustellen und die die Teilnehmerleitungen vorgesehen sind, sowie für die War- 35 Abschaltung des Rufstroms zu bewirken.

tung der Anlage und die Zuordnung von Ausrüstungen nötig ist Der Speicher 30 enthält ausserdem einen Kurzzeitbereich (speichern des Benutzungszustandes von Amtsausrüstungen, zur Aufnahme eines Wertes, der bei der Durchführung von beispielsweise der in Betrieb befindlichen Speicher in Speicher- Operationen des Vermittlungsprozessors 12 entweder bei der liften und -tabellen). Verarbeitung von Netzwerksignalen oder bei Vorliegen eines

Der Prozessor der gemeinsamen Steuerung spricht bei- 40 Aushängezustandes anfällt und für eine zukünftige Verwen-spielsweise auf neue Einhänge- oder Aushängezustände an. Er dung gespeichert werden muss. Der Ausdruck «Verarbeitung führt ausserdem die erforderlichen Nummernumrechnungen von Netzwerksignalen» bezieht sich auf die Vermittlung und in durch und leitet entsprechende Gesprächs wegänderungen ein, einigen Fällen Änderung von digitalen Gesprächssignal-indem er zugeordnete Unterprogramme in den Programmspei- Abtastwerten durch den Prozessor 12. Ein Beispiel für die eher 28 schreibt oder dort löscht. Eine typische Nummernum- 45 Kurzzeitspeicherung ist die Benutzung einer Speicherstelle in rechnung führt von der Rufnummer entweder eines zu rufen- diesem Speicherbereich zur Akkumulierung von Eingangs-den oder eines gerufenen Teilnehmers zu der Bedienungsart, mundsignal-Amplitudenwerten zur Summierung eines Konfe-für die der j e weilige T eilnehmer berechtigt ist. Ausserdem ist renzsignals.

im Ausgangssignal einer solchen Umrechnung für ein Ausfüh- Fig. 2 und 3 zeigen in der Zusammenstellung gemäss Fig. 4

rungsbeispiel der Erfindung eine Angabe enthalten, die die 50 das Blockschaltbild mit genaueren Einzelheiten für den Aufbau Höhe der Verstärkung oder Dämpfung angibt, welche der Ver- und das Zusammenwirken der Pufferspeicher und des Vermitt-mittlungsprozessor 12 Signalen unterschiedlicher Amplitude lungsprozessors 12 in Verbindung mit der gemeinsamen Steue-für eine bestimmte Teilnehmerleitung zuordnen soll, um einen rung über die Programm- und Datenspeicher. Alle angegebe-vorbestimmten Dämpfungsplan für die Anlage zu erreichen. nen Schaltungsblöcke sind entweder handelsübliche integrierte Das Ausgangssignal der Umrechnung gibt ausserdem an, ob 55 Schaltungen oder sind auf einfache Weise aus solchen Schal-die Signale für den Teilnehmer in linearer oder in einer kom- tungen aufgebaut, um bestimmte, noch zu beschreibende logi-pandierten Codierform vorliegen sollen. sehe Funktionen zu erzielen. Die Zusammenstellung dieser

Der Datenspeicher 30 gibt Daten in beiden Richtungen zur Bauteile stellt jedoch eine Mikroprozessor-Kombination dar, gemeinsamen Steuerung 29, zum Vermittlungsprozessor 12 die eine Verwendung des Vermittlungsprozessors 12 auf die oder einem Bedienungsprozessor 31. Bei einem Ausführungs- eo beschriebene neue Weise zur Verbesserung von Nachrichtenbeispiel der Erfindung ist eine ausreichend grosse Reserveka- Vermittlungseinrichtungen ermöglicht.

pazität für den Prozessor 12 und den Datenspeicher 30 vorge- Der Vermittlungsprozessor 12 und die zugeordneten Schal sehen, um dem Datenspeicher 30 die Möglichkeit zu geben, und tungen werden zweckmässig synchron durch eine Amtstakt-wenigstens einen zusätzlichen Anschluss 34 auf entsprechende quelle 52 angesteuert, die zur Erläuterung eine Frequenz von Weise zu bedienen, der mit externen Ausrüstungen in Verbin- 65 etwa 16 MHz hat. Das Ausgangssignal dieser Taktquelle treibt dung steht. Diese Reservemöglichkeit wird jedoch während einen Binärzähler 37 (der dem Zähler 1 in Fig. 1 entspricht), um der nachfolgenden Beschreibung im allgemeinen nicht weiter Zählerausgangsbits CT 0 -10 für verschiedene Stellen des Verbetrachtet. Der Speicher 30 wird von einer von mehreren wähl- mittlungsprozessors 12 und seiner zugeordneten Schaltungen

635 473

zu erzeugen. Das Ausgangssignal des Zählers 37 wird ausserdem an eine Steuerlogik 86 gegeben, die zusätzliche funktionelle Taktsignale zur Steuerung von zugeordneten Schaltungen erzeugt. Ein weiteres Zählerausgangssignal CT 11 ist getrennt für einen noch zu erläuternden Zweck vorgesehen. 5

Das Ausgangssignal der Taktquelle 52 steuert ausserdem einen Programmzähler 51. Dieser Zähler nimmt jedoch auch ein C/P-Signal von der Steuerlogik 86 auf, das innerhalb des Zählers zur Sperrung jedes vierten Impulses von der Taktquelle 52 benutzt wird, so dass die Programmzählungen für io einen noch zu beschreibenden Zweck entsprechend unterbrochen werden. Das Ausgangssignal des Programmzählers 51 wird zur Adressierung des Programmspeichers 28 über einen Multiplexer 49 geführt. Das soll nachfolgend noch genauer beschrieben werden. Es handelt sich um ein Ausgangssignal mit 15 11 Bits, die durch den kurzen Schrägstrich durch die entsprechende Leitung und die zugeordnete Zahl 11 angegeben wird. Das Ausgangssignal des Zählers 51 gelangt darüber hinaus zur Steuerlogik 86.

Die Steuerlogik 86 spricht auf Ausgangssignale des Takt- 20 Zählers 37 und des Programmzählers 51 sowie auf zusätzliche Schnittstellensteuersignale an, die vom Zentralsteuerungspro-zessor 29' über eine Koppellogik 55 CL geliefert werden, und erzeugt die an ihren Ausgangsleitungen angegebenen Signale. Einige dieser Signale sind periodisch während andere Signale 25 wenigstens teilweise von Steuersignalen des Zentralsteue-rungsprozessors (CCP) 29' abhängen, um die Operationen des getakteten Vermittlungsprozessors 12 mit den Operationen des Zentralsteuerungsprozessors 29'abzustimmen, der asynchron hinsichtlich des Vermittlungsprozessors 12 läuft. 30

Die hauptsächlichen periodischen Signale der Steuerlogik 86 sind in Fig. 6 dargestellt. Dazu gehören die Signale C/P,

SRVI, SRVO und CCPEN, deren Zweck noch zu beschreiben ist. In Fig. 6 sind ausserdem die Ausgangssignale CT0-CT4 der fünf niedrigststelligen Stufen des Zählers 37 dargestellt, wobei 35 ein Zählstand mit nur Null-Werten für diese Stufen auf der rechten Seite des Diagramms gezeigt ist. Das Ausgangssignal CT0 stammt von der ersten Stufe und hat daher eine Frequenz 8 MHz, da der Zähler durch die 16-MHz-Impulse von der Taktquelle 52 angesteuert wird. Das Signal C/P der Steuerlogik 86 40 hat eine Frequenz von 4 MHz und ein Taktverhältnis, derart,

dass es einen Impuls mit der Breite eines Impulses CT0 alle vier Taktzeitpunkte enthält. Dieses Signal wird für eine zeitliche Unterteilung des Zugriffs zu einem einzelnen Speicher 32, der den Speichern 17 bis 20 in Fig. 1 entspricht, zwischen den Lei- 45 tungen 10,16 (C/P auf H) und dem Prozessor 12 (C/P auf L) benutzt. Die Kurvenform A in Fig. 6 ist die gleiche wie die Kurvenform C/P, weist aber andere Beschriftungen auf, um zu zeigen, wann verschiedene Signale der Steuerlogik 86 bei einem Zugriff zum Speicher 32 auftreten, das heisst während der Ver- 50 mittlungsprozessor 12 mangels Befehlen gesperrt ist, da der Programmzähler 51 dann abgeschaltet ist, wie bereits angegeben. Die durch die Beschriftungen angegebenen Signale der Steuerlogik 86 sind SRVI, SRVO und CCP sowie EXTI und EXTO, die sich auf den oben erwähnten zusätzlichen Anschluss 55 34 am Datenspeicher 30 beziehen. Die den ersten drei Beschriftungen entsprechenden Signale sind ausserdem in Fig. 2 gezeigt.

Die über die Koppellogik 55 gelieferten Signale sind typisch für die bei einer Schnittstellenfunktion zwischen Pro- eo zessoren bereitgestellten Signale. Dazu gehören beispielsweise vom Zentralsteuerungsprozessor 29' ein Synchronisiersignal SYNC und weitere Signale, die angeben, dass entweder der Prozessor 29' Signale vom Vermittlungsprozessor 12 aufnehmen muss oder Signale zu diesem Prozessor und seinen 6.5 zugeordneten Speicherschaltungen aussenden muss. Ausserdem liefert der Prozessor 12 in typischer Weise über die Steuerlogik 86 ein Antwortsignal, das den Zentralsteuerungsprozessor 29' davon in Kenntnis setzt, dass früher angeforderte Daten assambliert worden sind und in einem noch zu beschreibenden Ausgangspufferregister bereitstehen.

Ausgangssignale der Steuerlogik 86 werden in erster Linie benutzt, um das Laden und die Ausgangsbetätigungsfunktionen verschiedener Schnittstellenregister zu steuern, die den Prozessor speichern und dem Zentralsteuerungsprozessor 29' zugeordnet sind. Diese Steuersignale sind in einigen Fällen im Zeitdiagramm gemäss Fig. 6 dargestellt. Im anderen Fall ist ihre Verwendung bei der nachfolgenden Erläuterung der Schnittstellenlogik zwischen dem Zentralsteuerungsprozessor 29' und den Vermittlungsprozessor-Speichern erläutert

Ein Sender-Empfänger 48 sorgt für eine doppelt gerichtete Übertragung von Daten und Adressensignalen zu und vom Zentralsteuerungsprozessor 29' über einen doppelt gerichteten 16-Bit-Bus. Dem Sender-Empfänger 48 ist ausserdem ein einseitig gerichteter 16-Bit-Eingangsbus BIN 0-15 zugeordnet, um Daten- und Adressensignale von den dem Vermittlungsprozessor 12 zugeordneten Speichern aufzunehmen. Auf entsprechende Weise überträgt ein 16-Bit-Ausgangsbus BOUT 0-15 Daten- und Adressensignale vom Zentralsteuerungsprozessor zu diesen Speichern. Die Übertragungsrichtung von Signalen im Sender-Empfänger 48 wird jeweils durch bekannte Logikschaltungen innerhalb der schematischen Darstellung dieses Registers gesteuert, wobei normalerweise Signale in Auswärtsrichtung vom Zentralsteuerungsprozessor 29' über die Schaltung geführt werden, und zwar in Abwesenheit eines Steuersignals, das die Koinzidenz eines datenanfordernden CCP-Signals und eines Vermittlungsprozessorsignals angibt, das aufgrund seines Antwortsignalzustandes bedeutet, dass die Daten bereit sind.

Die Signalbits BOUT 0-15 vom Sender-Empfänger 48 finden auf mehrfache Weise Verwendung. Sie gelangen direkt zum Programmspeicher 28 als Eingangsdaten, um den Speicher mit den jeweiligen Unterprogrammbefehlen zu laden, die den Prozessor 12 veranlassen, eine Gesprächssignalvermittlung und -Verarbeitung auszuführen. Die gleichen Signale BOUT 0-15 werden ausserdem an ein Pufferregister CCPIN 80 als Daten zum Laden des Datenspeichers 30 gegeben. Die Signale werden in das Register 80 unter Takteinfluss durch ein CCPRW-Signal von der Steuerlogik 86 eingegeben, das beim Auftreten des CCPEN-Signalimpulses in Fig. 6 nach einem Koppelsteuersignal von der Logikschaltung 55 erzeugt wird, welches angibt, dass der Zentralsteuerungsprozessor 29'

Daten zum Datenspeicher 30 aussenden muss. Das Ausgangssignal des Registers 80 wird durch das regelmässig auftretende Signal CCPEN der Logikschaltung 86 freigegeben. Demge-mäss wird der Ausgang des Registers periodisch zum Laden des Datenspeichers 30 freigegeben, unabhängig davon, ob tatsächlich neue Daten im Register 80 vorhanden sind, wobei eine Eingabe in den Speicher 30 nur aufgrund des WRTDM-Signals von der Logikschaltung 86 stattfindet. Die Signale BOUT 0-15 werden ausserdem beim Auftreten des oben erwähnten Signals SYNC aus dem Zentralsteuerungsprozessor 29' an ein Adressenregister 50 übertragen. Diese Adresseninformation im Register 50 steht dauernd für einen weiteren Eingang des Multiple-xers 49 zum Adressieren des Programmspeichers 28 bereit. Der Multiplexer wird durch das C/P-Signal veranlasst, Ausgangssignale des Registers 50 bei einem Eingangsleitungszugriff zum Speicher 32 zu geben und Ausgangssignale des Zählers 51 bei einem Zugriff des Prozessors 12 zum Speicher 32.

Beim Laden von Daten in den Programmspeicher 28 veranlasst ein WRTPM-Signl aus der Logikschaltung 86 das Einschreiben in den Speicher. Dieses Signal erscheint zur CCPEN-Taktimpulszeit gemäss Fig. 6 nach dem Auftreten von Steuer-und Adressensignalen aus dem Zentralsteuerungsprozessor 29', die angeben, dass die Zentralsteuerung den Programmspeicher schreiben will. Der Prozessor 29' ist zweckmässig mit der

7 635 473

Möglichkeit einer Hilfszuordnung bekannter Art ausgestattet, fahren ermöglicht üblicherweise eine Anordnung, die für grös-um beim Herstellen und Auflösen von Gesprächswegen gespei- sere Ämter geeignet ist, ergibt aber bei Anwendung in einem cherte Informationen in den Speicher 28 zu übertragen und kleinen Amt viel unbenutzten Speicherraum. Beispielsweise eine kontinuierliche Zuordnung von Speicherraum für jedes kann zur Erläuterung ein Prozessor 12 mit einem 11 -Bit-Be-neu zu speichernde Unterprogramm sicherzustellen. 5 fehlsadressenfeld etwa 350 Teilnehmer (256 bei dem dargestell-

In Fig. 2 sind zwei Quellen für die zum Sender-Empfänger ten Ausführungsbeispiel) bedienen. Durch eine geeignete Ver-48 laufenden Signale BIN 0-15 gezeigt. Eine dieser Quellen ist grösserung des Adressenfeldes und eine erhöhte Verschachte-der Datenausgang des Programmspeichers 28 über ein CCP- hing bei der Befehlsausführung kann der gleiche Prozessortyp Register 65. Dieses Register wird durch ein RDPM-Funktions- etwa 2000 Teilnehmer mit der gleichen Taktfrequenz von 16 Taktsignal aus der Logikschaltung 86 getaktet, das von einem 10 MHz bedienen.

Signal aus der Koppellogik 55 abgeleitet wird, welches angibt, In Fig. 2 sind die A- und B-Eingangskabel 10 über eine For-

dass der Zentralsteuerungsprozessor 29' Ausgangsdaten aus matlogik 39 angekoppelt, die so ausgelegt ist, dass sie die digi-dem Programmspeicher 28 lesen will. Der Ausgang des CCP- talcodierten Signalabtastwerte auf den Eingangskabeln in ein Registers 65 wird durch ein ENBLM-Signal aus der Logikschal- Format umwandeln kann, das dem Speicher 32 die Möglichkeit tung 86 betätigt, das angibt, dass der Zentralsteuerungsprozes- 15 gibt, diese Signale auf eine für die Signalverarbeitung zweck-sor 29' Daten aus diesem Register empfangen will und dass ein mässige Weise zum Vermittlungsprozessor 12 zu geben. Bei Synchronisationssignal vom Prozessor 29' angekommen ist. Es dem Ausführungsbeispiel, das digitalisierte Pulscode-Abtast-gibt ferner an, dass das Register 65 aus dem Programmspeicher werte vorsieht, ist das für die Verarbeitung zweckmässige For-28 geladen worden ist, das heisst, dass eine Antwort bereitsteht. mat ein wortserielles, bitparalleles Format, bei dem die Bits Eine weitere Quelle für die Signale BIN 0-15 ist ein CCPOUT- 20 jedes Wortes für die verwendete Codierregel in konventionell Register 83, in das Daten beim Auftreten des Signals RWCCP geordneten Bitpositionen erscheinen. Bei typischen kommer-aus der Logikschaltung 86 nach einem Signal aus dem Prozes- ziellen Übertragungsanlagen werden PCM-Signale üblicher-sor 29' eingegeben werden, das angibt, dass der Prozessor weise in einem bitseriellen, wortseriellen Format über mehrere

Daten aus dieser Quelle benötigt. Auf entsprechende Weise Kabel übertragen. Demgemäss müssen diese Sinale in das bitwird das vom Register 83 zum Sender-Empfänger 48 laufende 25 parallele, wortserielle Format umgewandelt werden, wobei Ausgangssignal asynchron durch das vorerwähnte Signal Abtastwörter von den Kabeln A und B seitlich ineinanderge-

ENBLM bei einer Anzeige freigegeben, dass der Prozessor 29' schoben sind, das heisst bei dem Ausführungsbeispiel abwech-Daten aus dieser Quelle benötigt. sein. Die Formatlogik 39, die durch das 16-MHz-Ausgangssig-

Eine weitere Schnittstellenübertragung zwischen dem Ver- nal der Taktquelle 52 angesteuert wird, führt diese Funktion aus mittlungsprozessor 12 und dem Bedienungsprozessor 31 30 und liefert wortverschachtelte Signalfolge an einen Eingang erfolgt über den Datenspeicher 30 und Pufferregister SRVIN des Multiplexers 36. Es sind verschiedene Verfahren zur Durch-79 und SRVOUT 82. Das Register 79 wird zweckmässig vom führung der erforderlichen Formatumwandlung bekannt. Ein Bedienungsprozessor 31 durch das Taktzählerbit CT3 geladen. Beispiel ist die Verwendung von Schieberegistern zur In manchen Fällen ist es jedoch besser, diese Art des Takt- Umwandlung aus dem seriellen in das parallele Format für signais aus dem Bedienungsprozessor 31 zu liefern. Die Über- 35 jedes Kabel und anschliessend die Verwendung eines getakte-tragung des Ausgangssignals vom Register 79 zum Speicher 30 ten Multiplexers zur Verschachtelung der bitparallelen Abtastwird durch das periodische Signal SRVI (Fig. 6) betätigt, das als werte.

Ausgangssignal der Logikschaltung 86 auftritt. Auf entspre- Der Multiplexer 36 wird durch das oben erwähnte periodi-

chende Weise wird das Register 82 aus dem Speicher 30 durch sehe C/P-Taktsignal veranlasst, zwischen aufeinander folgende das periodische Signal SRVO geladen, und sein Ausgang wird 40 Abtastwörter aus der Logik 39 drei ähnlich aufgebaute, digital-kontinuierlich immer dann betätigt, wenn der Bedienungspro- codierte Signalabtastwerte von einer Ausgangsschaltung 38 zessor das Register abtastet. des Vermittlungsprozessors 12 einzuschieben. Das Ausgangs-

Der Rest der vorliegenden Beschreibung befasst sich mit signal des Multiplexers 36 wird als Dateneingangssignal an den Einzelheiten des Vermittlungsprozessors 12 und seiner Arbeits- Gesprächspufferspeicher 32 gegeben.

weise mit Bezug auf Signale, die der Prozessor zwischen unter- 45 Ein Datenausgangssignal vom Speicher 32 erscheint an schiedlichen Teilen des Speichers 32 unter Mitwirkung des einem Ausgangsanschluss 40 und wird über eine weitere For-

Datenspeichers 30 und unter Steuerung des Programmspei- matlogikschaltung 41, die Operationen umgekehrt wie die der chers 28 und des Zentralsteuerungsprozessors 29 ' überträgt. In Formatlogik 39 ausführt, geführt, um digitalcodierte Signalab-Fig. 2 übernimmt der Gesprächspufferspeicher 32 die kombi- tastwerte bitseriell und wortseriell auf das jeweilie A- und nierten Funktionen der Speicher 17 bis 20 in Fig. 1. Der Spei- 50 B-Ausgangskabel 16 zu geben. Das Ausgangssignal des Speicher 32 wird durch jeweils eine einzige Gruppe von Adressen- chers 32 wird ausserdem an einen Eingang eines Multiplexers Signalen aus einem Multiplexer 33 adressiert, und Eingangsda- 42 angelegt, der Signale an eine Eingangsleitung 43 des Ver-ten werden über einen Multiplexer 36 geliefert. Beide Multiple- mittlungsprozessors 12 in Fig. 3 gibt. Das C/P-Signal betätigt xer werden durch das taktabgeleitete Signal C/P gesteuert, die Übertragung vom Speicher 32 zum Multiplexer 42 nur wäh-wodurch ein Eingarigsleitungszugriff zum Speicher 32 während 55 rend der Prozessor-Zugriffszeiten des C/P-Signals in Fig. 6 und einer von jeweils vier Taktzeiten des Amtstaktes möglich ist betätigt die Formatlogik 41 nur während der Kabelzugriffszei-und der Vermittlungsprozessor 12 einen Zugriff zum Speicher ten des gleichen Signals. Während der letztgenannten Zugriffs-32 während einer oder mehrerer der restlichen vier Taktzeiten zeiten verbindet der Multiplexer 42 den Ausgang des Speichers durchführen kann. 30 mit der Leitung 43.

Der Gesprächspufferspeicher 32 ist ein einzelner Speicher, 60 Der Speicher 32 ist in Fig. 2 in einen oberen und einen unte-der so ausgelegt ist, dass er die oben in Verbindung mit den vier ren Teil 32A bzw. 32B unterteilt, die beispielsweise den Speichern 17 bis 20 in Fig. 1 beschriebene «Ping-Pong» Speicherpaaren 17,19 bzw. 18,20 in Fig. 1 entsprechen. Wenn

Speicherfunktion ausführen kann. Der einzelne Speicher 32 in aiso während einer Abtastperiode ein Zugang zu einem Spei-Fig. 2 wird im Timesharing betrieben, um eine einzelne handels- cherteil, beispielsweise 32A für die Kabel erfolgt, so nimmt der übliche Speicheranordnung für ein kleines Amt der gezeigten 6s Vermittlungsprozessor 12 einen Zugriff zu dem anderen Spei-Art, das heisst für 256 Teilnehmer, zweckmässig verwenden zu cherteil, beispielsweise 32B vor. Die Zugriffsvorgänge sind können. Die Verwendung handelsüblicher Speicher in Verbin- dabei entsprechend der Darstellung im Kurvenzug C/P gemäss dung mit dem unter Bezugnahme auf Fig. 1 beschriebenen Ver- Fig. 6 unterteilt. Bei einem Zugriff durch die Kabel wird ent

635 473 8

sprechend der Darstellung eine wiederkehrende Folge A-IN, Das Ausgangssignal des B-Registers 53 wird auf einen Ver-

B-IN, A-OUT, B-OUT eingehalten. Während der nächsten arbeitungsdatenbus 59 gegeben, auf dem Signale mit der Kenn-

Abtastperiode werden die Funktionen der beiden Speicherteile Zeichnung PD0-15 erscheinen. Dieser Bus ist mit der Ausgangsausgetauscht. Dieser Austausch erfolgt gemäss Fig. 2 durch das leitung 38 des Prozessors verbunden, die wiederum zu einem GERADE/UNGERADE-Abtastperiodensignal CT 11, das 5 Eingang des Dateneingangsmultiplexers 36 für den Speicher 32 bewirkt, dass die Adressen unterschiedliche Bereiche des Spei- führt. Der Verarbeitungsdatenbus 29 führt ausserdem zum chers 32 beeinflussen. Dateneingang 60 des Datenspeichers 30 und zu Eingangsan-

Das Adressieren des Speichers 32 wird durch den Multiple- Schlüssen des Codewandlers 61, dessen Ausgang nach einer xer 33 durchgeführt, der zwischen zwei Gruppen von Eingangs- weiteren Taktverknüpfung ebenfalls auf den Bus 59 gegeben Signalen abhängig vom C/P-Signal wählt. Der Multiplexer 33 io wird.

verwendet neun Adressenbits und das CT-11-Signal zur Adres- Der Codewandler 61 führt wählbar Formatänderungen sierung der verschiedenen Wortstellen im Speicher 32 derart, durch, um einen linearen Impulscode in einen kompandierten dass sich nach aussen hin die gleichen Lese- und Schreibmög- Code, einen kompandierten Code in einen linearen Code und lichkeiten ergeben, wie sie für die Speicher 17 bis 20 in Fig. 1 einen kompandierten Code in einen kompandierten Code mit beschrieben worden sind. Während des Kabelabschnitts der 15 selektiv unterschiedlichen Werten für eine Verstärkung oder Zeitunterteilung wird der Speicher 32 durch Taktzählersignale Dämpfung umzuwandeln. Alle 16-Bit-Signale PD0-15 liegen CT 2-10 und während des Prozessorabschnitts der Zeitun- dauernd am Codewandler 61 an. Die Bits PD0-11 gelangen terteilung durch prozessorerzeugte Adressen PA 0-8 von dabei an einen Wandler 62 für eine Umwandlung von linear auf einem Multiplexer 46 adressiert. Der Multiplexer wählt zwi- kompandiert unter Verwendung einer verdrahteten Logik. Der sehen zwei zusätzlichen Gruppen von Eingangsadressensigna- 20 Wandler 62 nimmt ausserdem das Bit PD12 auf (das Vorzeilen entsprechend dem Zustand des Prozessorbefehlsbits OPA9, chen Bit der linear codierten Daten mit 13 Bit). Der Wandler 62 10, das durch eine NAND-Funktion in einem Gatter 45 ver- arbeitet nach einem bekannten Verfahren und erzeugt ein kom-knüpft worden ist, um zwischen Befehlsadressenbits OPA 0 -8 pandiertes Ausgangssignal mit 7 Bit, das drei Segmentnummer-und Hinweisregister-Adressenbits PTR 0-8 zu wählen. Die Ausgangsbits und vier amplituden-definierende Bits enthält, die

Zugriffsmöglichkeit des Gesprächspufferspeichers 32 vom 25 sich auf jedes Segment anwenden lassen. Diese sieben Bits wer-Hinweisregister aus trägt weiter zur Anpassungsfähigkeit der den an eine Gruppe von Eingängen eines Multiplexers 66 überAnlage bei, wird aber nicht bei der Routine-Signalverarbeitung tragen.

benutzt. Im Codewandler 61 ist ausserdem eine Gruppe von Fest-

Die vom Prozessor gelieferten Adressen für den Speicher wertspeichern (ROM) enthalten, die gemeinsam mit 63 32 ermöglichen einen wahlfreien Zugriff zum Speicher. Aus 30 bezeichnet sind. Zur Erläuterung sind im Wandler 61 sechs Fig. 6 und den vom Zähler gelieferten Adressen CT2-10 ergibt Festwertspeicher vorhanden, die alle durch die Bits PD0-6 des sich jedoch, dass die sequentiellen Kabeleingangs- und Aus- Verarbeitungsdatenbus adressierbar sind und 128 unerschied-gangssignalabtastwerte zwischen den Wortstellen im Speicher- liehe Werte (Adressen im ROM) in einem kompandierten teil 32A und im Speicherteil 32B abwechseln. Dadurch wird Codesystem definieren. Die noch zu beschreibenden Befehlseine volle Ausnutzung der 1024 Speicherstellen im Speicher 32 35 bits OPA5-7 des Prozessors 12 wählen einen der sechs ROMs sichergestellt. Da die Zählersignale CT2-10 statt der Signale 63 aus, entsprechend der Adresseninformation vorher berech-CT0 -8 benutzt werden, werden keine Speicherstellen während nete und gespeicherte Daten gemäss der diesem ROM drei Taktzeitintervallen ausgelassen, für die nur der Prozessor zugeordneten Funktion auszulesen. Eine dieser Funktionen ist 12 einen Zugriff zum Speicher 32 erlangen kann. Ein Signal die Umwandlung von kompandiert auf linear und die anderen WRTEN aus der Steuerlogik 86 ermöglicht das Einschreiben in 40 fünf sind eine Umwandlung von kompandiert auf kompandiert den Speicher während jeder der Eingangskabel-Zeitperioden mit 2,3,5,6 dB Dämpfung und zwei dB Verstärkung. Die ROMs des C/P-Kurvenzuges in Fig. 6. Die Schreibfunktion wird aus- 63 liefern 12 Ausgangsbits (für kompandierte Ausgangswerte serdem während der Vermittlungsprozessor-Abschnitte des enthalten nur die sieben niedrigststelligen Bits Informationen) C/P-Kurvenzuges ermöglicht, wenn der Prozessorbefehl eine an eine zweite Gruppe von Eingängen des Multiplexers 66. Übertragung von Daten zum Speicher 32 verlangt. 45 Der Multiplexer 66 wird durch den Zustand des Befehlsbits

Der Prozessor 12 ist in Fig. 3 dargestellt und wird durch OPA10 veranlasst, entweder den kompandierten Ausgang des Befehle gesteuert, die vom Programmspeicher 28 in Fig. 2 über Wandlers 62 oder den Ausgang (linear oder kompandiert) der ein Befehlsregister 47 geliefert werden. Auf der Prozessorein- ROMs 63 zu wählen. Die gewählte Signalgruppe wird in ein gangsleitung 43 erscheinende Daten werden wahlweise an ein C-Register 68 geladen, wenn ein Signal CCLK auftritt. Ein B-Register 53, ein A-Register 56 oder einen Multiplexer 57 oder 50 nachfolgender Prozessor-Verschiebebefehl bewirkt, dass ein mehrere von diesen angelegt und dann üer den Multiplexer in CEN-Signal das Ausgangssignal des Registers 68 auf den Bus 59 ein Hinweisadressenregister 58 geführt. Die vorgenannten gibt, damit es unter Takteinfluss an den jeweiligen Bestim-Register sind alle dreistufige Flip-Flop-Register bekannter Art, mungsort gebracht wird. Jede Gruppe von Eingängen des Mulin die Signale parallel geladen werden, wenn ein Takt an die tiplexers 66 weist ausserdem Verbindungen auf, um die Bits Registereingänge angelegt ist, und aus denen Signale bitparal- 55 PD13-15 des Verarbeitungsdatenbus mit einer anderen lei abgeleitet werden, wenn der Registerausgang dadurch betä- Gruppe durchzulassen, da diese für eine Verwendung als tigt wird, dass er in einen Zustand niedriger Impedanz gebracht Steuerbits zur Verfügung stehen, um im Amt für eine Nachrich-wird, in welchem die währnd einer vorhergehenden Eingangs- tenübertragung zwischen der gemeinsamen Steuerung und taktzeit eingespeicherte Information verfügbar wird. Wenn der Teilnehmerleitungs-Schnittstelleneinheiten verwendet zu wer-Registerausgang nicht betätigt ist, befindet er sich im Zustand 60 den. Ausserdem weist der Multiplexer Verbindungen auf, um hoher Impedanz, in welchem die gespeicherten Informationen das Vorzeichenbit PD12 von linearen Eingangssignalen des am Ausgang nicht zur Verfügung stehen. Der Ausgang des Hin- Wandlers 61 in die richtige, das heisst die achte Ausgangsbitpo-weisadressenregisters 58 ist in typischer Weise kontinuierlich sition, für den kompandierten Ausgang des Wandlers 62 zu füh-durch Erdpotential betätigt, das nicht getrennt dargestellt ist. ren. Auf entsprechende Weise gibt eine nicht dargestellte Koin-Es ergibt sich jedoch an dieser Stelle, dass alle verschiedenen, 65 zidenzlogik, die auf den Zustand der Befehlsbits OPA5-7 möglichen Wege für die Übertragung von Daten von der Ein- anspricht, das Vorzeichen in die achte Bitposition für kompan-gangsleitung 43 über den Prozessor 12 notwendigerweise dierte Ausgangssignale der ROMs 63 und schafft die Möglich wenigstens ein getaktetes Register enthalten. keit, dass das achte Bit des ROM-Ausgangssignals für linear

635 473

codierte Ausgangssignale über den Multiplexer 66 läuft.

Ein weiterer möglicher Weg für Signale im Prozessor 12 verläuft über eine Schiebeeinrichtung 69 vom Verarbeitungsdatenbus 59 zu einem B-Eingang einer Arithmetik-Logikeinheit (ALU) 70. Bei einer Betätigung verschiebt die Schiebeeinrichtung 69 ankommende Datenbits entweder um eine oder zwei Bitpositionen nach rechts oder um eine Bitposition nach links oder überhaupt nicht, und zwar unter Steuerung eines 2-Bit-Fel-des in Befehlen, die eine Operation der ALU-Einheit 70 verlangen.

Das A-Register 56 nimmt Ausgangsbits MD0-15 des Multiplexers 42 beim Auftreten eines ACLK-Signals auf. Die Bits MD 13-15 werden jedoch an das Register 56 über einen Vorzei-chen-Erweiterungsmultiplexer 54 gegeben, der unter Ansprechen auf vorbestimmte Prozessor-Befehlsbits selektiv den Binärzustand des Vorzeichenbits MD12 eines linear codierten Wortes die Bits MD 13-15 überschreiben lässt, die im anderen Falle üblicherweise für eine Steuerübertragung der Teilnehmerleitungseinheit mit der Zentralsteuerung und dem Bedienungsprozessor 31 verwendet werden. Wenn ein Wort mit solchen Steuerbits zu verarbeiten ist, veranlasst eine Koinzidenz der Signale SE und ALUEX den Multiplexer 54, den Zustand des Vorzeichenbits MD12 für ein Substitution in den Bitpositionen MD 13-15 auszuwählen, so dass diese Bitpositionen für einen Berechnungsüberlauf benutzt werden können und auf diese Weise die Steuerbits Berechnungsvorgänge nicht stören. Im anderen Falle lässt der Vorzeichen-Erweiterungsmultiple-xer 54 die Bits MD 13-15 einfach zusammen mit den Bis MD0-12 zum A-Register 56 durchlaufen. Das Ausgangssignal des Registers 56 wird beim Erscheinen eines AEN-Steuersi-gnals an den A-Eingang der ALU-Einheit 70 gegeben.

Ein weiterer Weg vom Bus 59 zum B-Eingang der ALU-Ein-heit 70 führt über eine Bereichslogikschaltung 71 und ein R-Register 72. Die Bereichslogikschaltung wird benutzt, um die im Vorzeichen-Erweiterungsmultiplexer 54 beseitigten Steuerbits in ihre richtige Position im sich ergebenden ALU-Aus-gangssignal zu bringen und einen Überlauf in diesem Ausgangssignal zu beseitigen. Das wird erreicht, indem das Ausgangssignal über die Bereichslogik geführt wird, in der die vier höchststelligen Bits des Wortes zur Feststellung eines Überlaufzustandes geprüft werden. Wenn alle vier Bits sich nicht im gleichen Zustand befinden, ist entweder ein positiver oder ein negativer Überlauf aufgetreten, und die 12 niedrigststelligen Bits werden im Register 72 auf der Grundlage des Binärzustan-des des Vorzeichenbits und mit Hilfe verdrahteter Logik auf ihren maximalen 12-Bit-Wert gebracht. Wenn kein Überlaufzustand vorhanden ist, werden die genannten 12 Bits vom Verarbeitungsdatenbus 59 im Register 72 festgehalten, um später direkt zum B-Eingang der ALU-Einheit übertragen zu werden. Zur Wiederherstellung der drei Steuerbits wird das ursprüngliche Wort (vor der Vorzeichenerweiterung) wieder aus dem Speicher 32 in das B-Register 53 gelesen und von dort über eine Leitung 64 zur Bereichslogik übertragen, um dort im Register 72 mit den 13 niedrigststelligen Bits zur Weiterleitung an den B-Eingang der ALU-Einheit rekombiniert zu werden. Zu diesem Zeitpunkt ist das Register 56 abgeschaltet, und das vollständige Zeichen am B-Eingang wird dann an einen durch einen Befehl vorgegebenen Bestimmungsort ausgegeben.

Die ALU-Einheit 70 kombiniert Signale an ihrem A- und B-Eingang durch eine Operation, die durch ein ALU-Bitfeld in Befehlen für den Prozessor 12 angegeben wird. Das Ausgangssignal der ALU-Einheit 70 wird an ein Y-Register 73, ein Z-Register 76 (gewählt durch entsprechene Taktsignale YCLK oder ZCLK, die durch Befehls-Bestimmungsbitfelder und durch Amtstaktsignale erzeugt werden), einen Eingang eines Hinweis-adressenregisters-EingangsmuItiplexers 57 oder eine Flag-Logikschaltung 77 gegeben. Ausgangssignale des Y- und Z-Registers 73 und 76 gelangen zur Prozessorausgangsleitung

38 und zum Verarbeitungsdatenbus 59.

Das Hinweisadressenregister 58 nimmt die 11 niedrigststelligen Bits der 16-Bit-Datenwörter über einen Multiplexer 57 entweder von der Eingangsleitung 43 oder vom Ausgang der 5 ALU-Einheit 70 abhängig davon auf, ob die ALU-Einheit durch ein ALUEX-Signal betätigt ist. Ausgangssignale der Register 58 werden in den hintereinander liegenden Multiplexern 46 und 33 zur Adressierung des Gesprächspufferspeichers 32 benutzt. Unter bestimmten Bedingungen des Befehlsbitfeldes werden io sie ausserdem zur Adressierung des Datenspeichers 30 über einen Multiplexer 78 im Verlauf von Prozessor-Operationsabschnitten der C/P-Signalzyklus-Zeitunterteilung benutzt. Diese letztgenannte Verwendung der Hinweisadressen-Ausgangs-signale zur Adressierung des Datenspeichers erleichtert bei-15 spielsweise die Bildung von Verstärkungstabellen für die Festwertspeicher 63 oder das Multiplexen von mehreren Teilnehmersignal-Ab tastwerten auf einen Ausgangsgesprächskanal der Vermittlungsanordnung.

Die Flag-Logikschaltung 77 in Fig. 3 stellt beispielsweise 20 einen Nur-Null-Zustand für das Ausgangssignal der ALU-Ein-heit 70 fest und benutzt diesen Zustand zur Feststellung des Zustandes von zwei Befehlsbits, wenn die ALU-Einheit 70 betätigt ist, um ein Flag-Signal zu erzeugen, das feststellt, ob der nächste oder weitere bedingte Befehle, die noch zu beschrei-25 ben sind, ausgeführt werden.

Das Befehlsregister 47 speichert kurzzeitig 16-Bit-Befehle vom Programmspeicher 28, um die in der Registerdarstellung gemäss Fig. 3 gezeigten Befehlsbits OPA0-15 zu liefern, die vom Prozessor 12 und zugeordneten Schaltungen auf vielfäl-30 tige Weise benutzt werden. Ausserdem erzeugt die mit unterschiedlichen Bitfeldausgängen gekoppelte Decodierlogik ent-• sprechend der Darstellung in Fig. 3 die Takt-, Betätigungs- und Steuersignale für den Prozessor 12. Die Befehle gehören zu drei Haupttypen, und Fig. 5 zeigt die verschiedenen Befehlsbit-35 felder jedes Typs. Zu den bei dem vorliegenden Ausführungsbeispiel benutzten drei Typen gehören Signalumwandlungsbefehle (CONV), Signalübertragungsbefehle (MOV) und Arithme-tik/Logikeinheit-Befehle (ALU). Bei allen drei Befehlstypen geben die drei höchststelligen Bits OPA13-15 (OP1-3 in Fig. 5), 4o die vom Register 47 geliefert werden, einen Operationscode mit einem von acht Werten an, die in Tabelle I zusammen mit der jeweils befohlenen Funktion angegeben sind.

Tabelle I

50

55

OP-Code-

Befohlene Funktion

Decodiertes

Wert

Steuersignal

0

NOP/CONV

1

übertragen Y zum Speicher

YEN

2

übertragen C zum Speicher

CEN

3

übertragen B zum Speicher

BEN

4

übertragen Speicher zu B

BCLK

5

übertragen Speicher zu A

ACLK

6

übertragen Speicher zu Ptr

PCLK

7

ALU-Operation

ALUEX

«Speicher» bezieht sich auf eine adressierte Speicherstelle entweder im Speicher 30 oder im Speicher 32. Der Codewert 0 60 wird von der Anlage als «keine-Operation-Code» (NOP) gedeutet, mit Ausnahme derjenigen Fälle, in denen das Ausgangsbit OPA11 des Registers 47 den Zustand 1 und das Bit OPA12 den Zustand 0 haben. In diesem Fall wird der Befehl als Umwandlungsbefehl (CONV-Befehl) gedeutet. Mit Ausnahme dieser 65 CONV-Befehle veranlasst der NOP-Code, dass der Prozessor 12 frei ist, und zwar selbst während derjenigen Amtstaktperioden, zu denen der Gesprächspufferspeicher 32 im anderen Fall für den Prozessor verfügbar ist. Der Wert 7 des Operationsco-

635 473

10

io defeldes verlangt die Ausführung einer Operation der ALU-Einheit 70 entsprechend einer von acht verschiedenen Funktionen, die durch ALU-Codebits OPA5-7 gekennzeichnet werden.

Ein Bedingungsbit CON (OPA12 in Fig. 3) wird in MOV-und ALU-Befehlen gemäss Fig. 5 benutzt, um festzulegen, ob ein Befehl direkt und ohne Bedingung auszuführen ist. Das Ausgangssignal CON des Registers 47 wird in einem Gatter 44 mit dem Ausgangssignal FLAG der Flag-Logik 77 durch eine NAND-Funktion verknüpft, um ein Signal EXEX zu erzeugen, das bei Zusammentreffen eines rückgestellten Flag-Bits und eines eingestellten Bedingungsbits die Decodierlogik für OPA13-15 abschaltet. Wenn ein Befehl unter einer Bedingung auszuführen ist, so muss diese Bedingung in einem früheren Befehl angegeben worden sein, und zwar dadurch, dass das Ausgangssignal der Arithmetik/Logikeinheit 70 in einem vorbe-15 stimmten Zustand, das heisst, im Zustand mit nur Null-Werten wie oben für dieses Ausführungsbeispiel angegeben, zum Einstellen eines Flag-Zeichens benutzt wird. Das geschieht auf eine durch die Flag-Steuerbits F2 Fi (OPA0-1 in Fig. 3) des gleichen Befehls dargestellte Weise, der die Bedingung berechnet. Die Flag-Steuerbits haben also die in der folgenden Tabelle II angegebenen Auswirkungen, wobei eine Bezugnahme auf das ALU-Ausgangssignal ein solches Ausgangssignal für den genannten früheren Befehl bedeutet, der den ALU-Ausgangszustand berechnet.

25

Tabelle II

Werte

FLAG-Zustand

ALU-Ausgangszustand

0

eingestellt

^0

1

eingestellt

=0

2

eingestellt

-

3

NOP

-

35

Wenn ein Befehl die NOP-Bedingung in den Flag-Steuerbits enthält, so bedeutet dies einfach, dass das Flag-Bit unabhängig vom Zustand des ALU-Ausgangssignals nicht geändert werden kann. Der Flag-Zustand «eingestellt» bedeutet ein binäres Ausgangssignal mit der Ziffer 1 der Flag-Logik 77. Natürlich kann das Flag-Bit in den Binärzustand 0 durch einen Befehl gebracht werden, der beipielsweise eine vorbestimmte, von Null abweichende Konstante aus dem Datenspeicher 30 über die ALU-Einheit 70 bei einer Nur-B-Operation überträgt, wenn die Flag-Steuerbits den Wert 1 haben. Da die geforderte Bedingung nicht durch die Konstante erfüllt wird, wird das Flag-Bit in den Binärzustand mit der Ziffer 0 zurückgestellt.

Für MOV-Befehle wird ein Vorzeichenerweiterungsbit SE (OPA11 in Fig. 3) als Befehl gedeutet, den Zustand des Vorzeichenbits MD12 auf die Bits MD13-15 eines linear codierten Datenwortes zu erweitern, das vom Multiplexer 42 übertragen wird, wie bereits beschrieben. Im anderen Fall geben für MOV-Befehle die übrigen Bits A0-A10 (OPA0-10 in Fig. 3) eine Adresse im Gesprächspufferspeicher 32 oder im Datenspeicher 30 an, zu der oder von der die Daten zu übertragen sind.

Für ALU-Operationen geben die Bits Si S2 (OPAI-l 1 und SH0-1 in Fig. 3) eine von vier wählbaren Datenverschiebungen an, die in der Schiebeeinrichtung 69 durchzuführen sind, wenn Daten vom Bus 59 zum B-Eingang der ALU-Einheit 70 laufen. Die verfügbaren Verschiebungen für die Werte 0-3 dieser beiden Bits sind eine Rechtsverschiebung um zwei Bitpositionen, eine Rechts Verschiebung um eine Bitposition, keine Verschiebung oder eine Linksverschiebung um eine Bitposition. Diese Art einer Schiebeangabe wird benutzt, wenn die Schiebeeinrichtung 69 durch ein Signal SEN aus einer nicht getrennt dargestellten Koinzidenzlogik betätigt ist, die auf den Zustand 0 eines Bits von OPA5-7 anspricht.

Die ALU-Befehlsbits INi, IN2 (OPA8-9 in Fig. 3) geben eine

40

45

65

von drei Quellen an, deren Ausgang betätigt ist, um Ausgangssignale an die Schiebeeinrichtung 69 zu liefern. Für die vier Werte 0-3 dieser Bits sind die gewählten Quellen: keine, Y-Register 73, Z-Register 7 6, B-Register 53.

Die ALU-Befehlsbits SC1-SC3 (OPA5-7 in Fig. 3) definieren eine von acht möglichen ALU-Operationen entsprechend der folgenden Tabelle III für die entsprechenden Werte dieser Bits.

Tabelle III

20

Bitfeld-Werte

ALU-Operation

0

nur B

1

B minus A

2

A minus B

3

A plus B

4

A© B

5

A plus B

6

AB

7

Bereich

Die für die Werte 1-3 angegebenen Operationen sind arithmetische Operationen, während die übrigen logische Operationen sind. Zusätzlich bewirkt der Wert für die Bereichsoperation (RANGE), dass das Signal REN die Operation der Bereichslogik 71 veranlasst.

Schliesslich geben die Befehlsbits OUT1-3 (OPA2-4 in Fig. 3) einen Bestimmungsort für Ausgangssignale der ALU-Einheit 70 an. Beim vorliegenden Ausführungsbeispiel werden die Werte 1,2 und 4 dieser drei Bits benutzt und steuern die Erzeugung von Eingangstaktsignalen zum Laden des Z-Regi-sters 76, des Y-Registers 73 oder des Hinweisadressenregisters 58.

Für Signalumwandlungsbefehle (CONV-Befehle) gibt eine 0 der Bits OP1-3 und CV2 (OPA12-15 in Fig. 3) und eine 1 des Bits CV1 (OPA11) einen solchen Befehl an und bewirken die Erzeugung des Signals CCLK, um umgewandelte Daten nach Übertragung über die Wandlerschaltung 61 in das C-Register 68 unter Takteinfluss einzugeben. Das R/C-Bit(OPA10 in Fig. 3) gibt an, ob der Multiplexer 66 ROM- oder kompandierte Eingangssignale an das C-Register 68 gibt. Die Bits SR2 SRi (OPA8-9 in Fig. 3) erzeugen das jeweilige Betätigungssignal für die Quelle der umzuwandelnden Signale, das heisst eines der Y-, Z- oder B-Register. Die Bits R3, R2, Ri (OPA5-7 in Fig. 3) nennen eine der für die Umwandlung zu verwendenden ROM-Tabel-len, wie oben in Verbindung mit Fig. 3 erläutert, und zwar entsprechend ihren in der nachfolgenden Tabelle IV angegebenen Werten.

Tabelle IV

55

ROM-Bit-Werte

ROM-T abellenfunktionen

0

Dämpfung 2 dB

1

Dämpfung 3 dB

2

Dämpfung 5 dB

3

Dämpfung 6 dB

4

Verstärkung 2 dB

5

Umwandlung kompandiert auf linear

Der Datenspeicher 30 in Fig. 2 enthält sowohl Wortstellen eines Bedienungsbereiches als auch Wortstellen eines Kurzzeit-Speicherbereiches (SCR). Bei dem hier erläuterten Ausführungsbeispiel beinhaltet der Bedienungsbereich 256 Wortstellen für eine Nachrichtenübertragung zwischen dem Bedienungsprozessor 31 und dem Vermittlungsprozessor 12. Im Kurzzeit-Speicherbereich sind 640 Wortstellen enthalten und 128 Wortstellen befinden sich in Reserve. Die Reserve

11

635 473

kann beispielsweise für eine Nachrichtenübertragung über den Aussenanschluss 34 in Fig. 1 verwendet werden.

In den Datenspeicher 30 einzugebende Daten erscheinen auf einer Eingangsleitung 60 vom Verarbeitungsdatenbus 59, einem Bedienungseingangsregister (SRVIN) 79 oder einem Zentralsteuerungs-Eingangsregister (CCPIN) 80. Ausgangssignale des Speichers 30 treten auf einer Ausgangsleitung 81 auf, von wo sie an einen Eingang des Multiplexers 42, ein Bedienungsausgangsregister (SRVOUT) 82 oder ein Zentralsteue-rungsprozessor-Ausgangsregister (CCPOUT) 83 geführt werden. Steuersignale zum taktabhängigen Eingeben von Daten in die vorgenannten Register 79,80,82 und 83 sowie zum Auslesen aus diesen Registern sind bereits bei der Erläuterung von Schaltungen zur Schnittstellenbildung zwischen dem Zentralsteuerungsprozessor 29' und dem Vermittlungsprozessor 12 beschrieben worden.

Der Multiplexer 78 liefert Adressensignale an den Datenspeicher 30 aus einer von vier wählbaren Gruppen von Eingangssignalen in gemeinsamer Festlegung durch die Taktunterteilungssignale C/P und durch PEN-Signale, die periodisch auftretende Zugriffszeiten für die Prozessoren 12 und 29' entsprechend der Darstellung in Fig. 6 definieren. Der Prozessor 12 adressiert den Speicher 30 mit Hilfe von Ausgangssignalen des Registers 47 oder 58 dann, wenn er Zugriff zum Speicher 32 hat. In entsprechender Weise adressiert der Prozessor 29' den Speicher 30 aus dem Adressenregister 50 dann, wenn dieser Prozessor entsprechend Fig. 6 einen Zugriff erhält. Im anderen Falle wird die Adresse durch Ausgangssignale des Taktzählers 37 bestimmt.

Eine Gruppe von wählbaren Adressensignalen beinhaltet die Signale CCP0-11, die vom Adressenregister 50 geliefert werden. Die Bits 0-9 dieser Gruppe von Signalen ermöglichen dem Zentralsteuerungsprozessor 29' einen Zugriff sowohl zum Kurzzeitspeicherbereich als auch zum Bedienungsbereich. Das Bit 11 gibt die Adressierung des Speichers 30 oder des Speichers 28 an, und das Bit 10 ist bezüglich des Speichers 30 ein Reservebit. Den Adressen zugeordnete Datensignale werden über das CCPIN- bzw. CCPOUT-Register 80 bzw. 83 zugeführt.

Eine zweite Gruppe der wählbaren Adressensignale enthält Ausgangsbits CT2-10 vom Amtstaktzähler 37 für einen Zugriff zu Speicherstellen des Bedienungsbereichs im Speicher 30 in einer festen Folge. Dieser Zugriff tritt während jeder achten Taktzeit auf (wie in Fig. 6 gezeigt), um den Speicher in Richtung auf das SRVOUT-Register 82 auszulesen oder in den Speicher aus dem SRVIN-Register 79 einzuschreiben, und zwar abwechselnd bei diesen Zugriffsvorgängen und unabhängig davon, ob tatsächlich Daten zu diesen Zeitpunkten fliessen. Die Bits CT4-10 werden zweckmässig als die sieben niedrigststelligen Adressenbits verwendet, die 128 benachbarte Speicherstellen definieren. Das Bit CT3 wird als nächsthöherstelliges Bit eingesetzt, um diese Adressen dem einen oder anderen von zwei Blöcken mit 128 Speicherstellen zuzuordnen, nämlich den Blökken SRVI und SRVO. Das Bit CT2 wird auf entsprechende Weise als nächst höherstelliges Bit verwendet, um einen anderen Block mit 128 Speicherstellen zur Verwendung bei den in Fig. 6 angegebenen Funktionen EXTI und EXTO zu adressieren. Die Bits 0 und 1 werden nicht direkt zur Adressierung des Speichers 30 benutzt.

Die dritte Gruppe von Adressensignalen für den Multiplexer 78 beinhaltet Befehlsbits OPAO-IO aus dem Befehlsregister 47, um eine Speicherstelle entweder im Bedienungsbereich (zur Weiterführung von Bedienungsprozessor-Nachrichtenübertragungen zum Vermittlungsprozessor 12) oder im Kurzzeitspeicherbereich (zur Ablage von Daten für eine zukünftige Verwendung oder zur Verwendung von früher dort gespeicherten Daten) zu definieren. Die Bits 0 geben die Adresse im Speicher 30 an und das Bit 10 definiert die Adressierung dieses Speichers oder des Speichers 32. Vom Prozessor 12 ausgelesene oder eingeschriebene Daten durchlaufen notwendigerweise den Verarbeitungsdatenbus 59 oder den Multiplexer 42.

Eine letzte Gruppe von wählbaren Adressensignalen für den Multiplexer 78 beinhaltet Ausgangsbits PTR0-10 vom s Hinweisadressenregister 58, um dem Vermittlungsprozessor 12 einen Zugriff zum Kurzzeitspeicherbereich zu verschaffen. Die Bits werden auf die gleiche Weise wie die oben erwähnten Bits OPA0-10 zugeführt. Die diesen Adressen zugeführten Daten werden beispielsweise über den Bus 59 und den Multiplexer 42 io übertragen, um einen Zugriff zu Tabellen zu gewinnen oder eine neue oder im Augenblick berechnete Hinweisadresse für einen Zugriff zu einer Adresse im Kurzzeitspeicherbereich zu verwenden, und zwar für Daten, die zu einem Ausgangsleitungskanal gehen, beispielsweise einem Kurzzeit-Summierregi-15 ster für eine Verarbeitung von Konferenzgesprächen.

Das Einschreiben in den Datenspeicher 30 wird durch ein WRTDM-Signal aus der Logikschaltung 86 betätigt. Dieses Signal wird aus einer ODER-Logik gewonnen, um das Einschreiben dann freizugeben, wenn die verschiedenen Adressen-20 und Datenquellen bereit sind. Beispielsweise tritt das Signal WRTDM während jeder SRVI-Periode im Kurvenzug in Fig. 6 auf. Ausserdem erscheint es in CCP-Perioden des gleichen Kurvenzuges, wenn der Prozessor 29' ein Signal ausgesendet hat, das die Notwendigkeit einer Datenausgabe zum Speicher 30 25 angibt. Das Signal WRTDM erscheint ausserdem während Vermittlungsprozessor-Perioden des Kurvenzuges A, wenn beispielsweise Übertragungsbefehle des Prozessors 12 eine Adresse des Speichers 30 (oder das Register 58) als Datenbestimmungsort angegeben haben und das Signal EXEC auf H ist. 30 Es werden jetzt beispielhafte Programme und Befehle für eine Gesprächsvermittlung und weitere Netzwerksignalverar-beitung im Vermittlungsprozessor 12 betrachtet. Dabei werden nur zur Erläuterung die Hauptmöglichkeiten des Prozessors 12 in Verbindung mit einem Vermittlungsamt besprochen. Für den 35 Fachmann ist klar, dass der Aufbau des Prozessors 12 in Form einer Mikroprozessor-Konstruktion wesentlich mehr leisten kann. Beispielsweise kann eine Umwandlung zwischen einem kompandierten und einem linearen Codeformat bei der Netzwerksignalverarbeitung mit Hilfe von Programmen unter 40 Anwendung bekannter Rechenverfahren erfolgen. Da solche Verfahren jedoch einen wesentlichen Teil der Prozessorzeit beanspruchen, sind Schaltungen für die routinemässigen Umwandlungen eingesetzt worden.

Es gelten folgende Definitionen für Befehle und Bezeich-45 nungen des Vermittlungsprozessors 12:

50

mov alu cmov calu mov.se

55 CONV

Übertragungsbefehl

Befehl für Arithmetik/Logikeinheit (ALU) bedingter Übertragungsbefehl (wenn ein Flag gesetzt ist)

bedingter alu-Befehl (wenn Flag gesetzt ist) Übertragungsbefehl mit 13-Bit-Daten, Vorzeichen erweitert auf 16. Bitposition und Weg angegeben als Quelle -» Bestimmung Umwandlungsbefehl überträgt ein 16-Bit-Wort von einem Quellenregister über die Logik 61 in das C-Register mit wählbarem Umwandlungstyp und ROM-Pegeländerungstabellen C kompandiert auf linear

60 L linear auf kompandiert

CR0,1,2,3,4 kompandiert auf kompandiert über einen von fünf unerschiedlichen Pegeländerungs-ROMs mit vorbestimmter Verstärkung oder 65 Dämpfung

A B Y Z Maschinenregister P berechnetes Adressenhinweisregister zf nf null/nichtnull-alu-Ausgangssignal stellt Flag ein

635 473

12

(A + B) alu- oder Schiebefunktionen

< 1 links schieben um eine Bitposition in

Richtung auf MSB > 1,2 arithmetisch rechts schieben um eine oder zwei Bitpositionen in Richtung auf LSB + addieren

— subtrahieren

& logisch UND

| logisch ODER

logisch EXKLUSIV ODER Bereich 14-Bit-Daten eingestellt bezüglich eines Unter- oder Überlaufs und 3 Steuerbits von B eingefügt Hexadezimal-Konstanten beginnen mit einem X: XOOff, XcOcO.

Jede numerische Ziffer nach dem X stellt für binär codierte Bits mit dem Wert der Ziffer dar. Jedes alphabetische Zeichen, beispielsweise a bis f stellt eine andere Gruppe von vier binär codierten Bits mit den Werten 12s bis 17s dar. Vier Hexadezi-mal-Ziffern definieren also eine 16-Bit-Maske oder eine 16-Bit-Konstante.

10

CONV CRI mov C — ear2

Ähnliche Änderungen werden in jedem Unterprogramm hinsichtlich des Signalpegels oder des Codeformats durchgeführt. Für den Fachmann ergibt sich dabei, dass diese Fähigkeit einer Anpassung des Pegels der Signale zu und von jedem Teilnehmer die Möglichkeit bietet, eine Tendenz zur Instabilität bei Konferenzverbindungen zu verringern.

Bei einer Konferenzverbindung wird das Mundsignal eines Teilnehmers wie folgt zum Konferenzsummensignal addiert:

mov conf sum — A mov_se mouth -* B

15

alu mov

Es folgen einige Programmbeispiele. Im Interesse einer klaren Darstellung ist ein durchweg lineares System angenommen 25 worden, so dass die verschiedenen Umwandlungsbefehle (CONV-Befehle) weggelassen werden konnten, da jeder dieser Befehle nur eine Übertragung von Daten zur Umwandlungslogik 61 gefolgt von einem Übertragungsbefehl zur Weiterleitung des Ergebnisses vom C-Register 68 zur Leitung 38 oder 30 einem anderen geeigneten Bestimmungsort beinhaltet.

Das nachfolgende Unterprogramm wird für die Einleitung eines Anfangszustandes bei einem Konferenzgespräch benutzt, um unerwünschte Daten aus den für das Gespräch zu verwendenden Kurzzeitspeicherstellen des Speichers 30 zu löschen : 35

mov mov

XOOOO - B

B — conf sum 1

mov B — conf sum2

/Inhalt der Adresse des Speichers 30, die XOOOO enthält zum B-Register 53

/einleiten Konferenzgespräch summieren Register im Datenspeicher 30

mov

B — conf sumN

Die normale Gesprächsvermittlung wird für einen Standardweg mit folgendem Unterprogramm durchgeführt: Nachfolgend bedeuten «mouth» ein sogenanntes «Mundsignal», also ein von einem Teilnehmer kommendes Signal und «ear» ein 51 sogenanntes «Ohrsignal», also ein für einen Teilnehmer bestimmtes Signal. Die gleichen Bezeichnungen werden auch für den sprechenden bzw. hörenden Teilnehmer selbst verwendet.

mov mov mov mov mouth 1 — B B — ear2 mouth2 — B B — earl

Es ergibt sich, dass ein sog. Fanout (Ausgangsverzweigung) dadurch erzielt wird, dass nach dem zweiten vorgenannten Befehl weitere Befehle folgen, die den Inhalt des gleichen B-Registers zu ear3, ear4... ear n übertragen. Es kann jedoch nur einer dieser n Empfänger jeweils gleichzeitig antworten. Eine Änderung des Signalpegels wird dadurch erreicht, dass der erste ear-Signalbefehl ersetzt wird durch beispielsweise

(A + B) — Y Y — conf sum

Konferenzsummierregister

/vorzeichenerweiterter

Mundsignal-Abtastwert

/neue Konferenzsumme

Das Subtrahieren des Mundsignals eines Teilnehmers von der Konferenzsumme und die Übertragung der Differenz zum gleichen Teilnehmer erfolgt mit:

mov conf sum — A mov_se mouth — B

alu (A—B) — Z alu (Z-Bereich) Z mov Z — ear

/Konferenzsummierregister

/vorzeichenerweiterter

Mundsignal-Abtastwert

/Unter-/Überlaufkorrektur /Summe weiterer Mundsignale

Es besteht auch die Möglichkeit, mit dem Vermittlungsprozessor 12 Datensignale zu multiplexieren, das heisst Signale von Büromaschinen, die mit unterschiedlichen Bit-Raten von unterschiedlichen Teilnehmern auftreten, auf einen gemeinsamen Ausgangszeitkanal zu geben, der zu einer gemeinsamen Teilnehmer-Bestimmungsstelle geht. Wenn beispielsweise drei Teilnehmer A, B und C Daten mit 16 Kilobit/s, 16 Kilobit/s und 32 Kilobit/s liefern, kann deren Bedarf dadurch befriedigt werden, dass den Teilnehmern A, B und C Bitgruppen mit zwei, zwei bzw. vier Bits in jedem abgehenden Abtastwort (Ohr-Abtastwert) für den gemeinsamen Zeitkanal zugeordnet werden. Ein Programmbeispiel zur Erzielung dieses Ergebnisses folgt. Beim Laden dieses Programms in den Speicher 28 veranlasst der Zentralsteuerungsprozessor 29', dass in den Kurzzeitspeicherbereich des Speichers zwei Konstantmasken X0003 und XOOOf für eine Kombination mit entsprechenden Ein-gangsabtastwert-Wörtern geladen werden, um die brauchbaren Bits auf diejenigen zu beschränken, die für die jeweiligen Teilnehmer benötigt werden. Ein Beispiel für ein Multiplexier-programm lautet wie folgt:

55

mov mov ALU

mov mov

ALU

ALU

ALU

l mov

65

mov ALU

mov mov

X0003 - A mouth A—»-B (A&B) —► Y

X0003 -* A mouth B -* B (A&B) - Z (Z<1)-*Z (Z<l)-Z

Z — route route — A (A+Y) - Y

XOOOf — A mouth C — B

/Daten-(Mund-)Abtastwert der Maske A in Y-Register

/Abtastwert der Maske B in Z /Verschieben des Abtast wertes von B nach links um die Grösse des bit- Blocks von A /Übertragen des Abtastwertes von B zum Speicher 30 auf dem Weg zum Register A

/A- und B-Abtastwerte werden in das Y-Register gegeben

13

635 473

ALU

(A&B) -* Z

ALU

(Z<1)~Z

ALU

(Z<1)-*Z

ALU

(Z<l)-Z

ALU

(Z<l)-Z

ALU

,(Z<1)-Z

mov

Z — route mov route — A

ALU

(A+Y) — Y

MOV

Y —earcom

/Übertragen eines einzelnen Wortes mit allen Abtastwerten A-C zur

Ausgangskanal-earcom-Speicher-stelle im Speicher 32

Ein weiterer Weg zur Durchführung eines Multiplexierens von Signalen mehrerer Teilnehmer auf einen gemeinsamen Ausgangskanal besteht darin, die Mundsignale von den entsprechenden Teilnehmern dem Ausgangskanal in einer für diese Teilnehmer wiederkehrenden Folge zuzuordnen. Bei dieser Anordnung muss jeder der n Teilnehmer sein Signal für n-Abtastperioden wiederholen und der effektive Bit-Durchsatz beträgt 8 kHz/n x 13 Bits je Sekunde. Die Signale werden im übrigen auf die übliche Weise empfangen und zu einer vorgeschriebenen Speicherstelle für diesen Teilnehmer im Kurzzeitspeicherbereich des Speichers 30 übertragen. In diesem Speicherbereich wird auch eine Hinweisadresse (pointer) abgelegt, die zu Anfang diejenige Adresse im Speicher 30 enthält, welche dem ersten der n Teilnehmer zugeordnet ist, ferner eine Konstante, die gleich dieser Anfangsadresse ist, sowie eine Konstante, die gleich der Vergrösserungseinheit für die Hinweisadresse ist, und eine Konstante, die gleich dem Wert n ist, und zwar für eine Verwendung bei der Multiplexier-Operation.

Zu einem zweckmässigen Zeitpunkt in der Befehlsfolge vom Programmspeicher 28 wird nach dem Unterprogramm zur Eingabe der letzten der n Teilnehmer-Abtastwerte in den Datenspeicher 30 ein Unterprogramm in den Speicher 28 geladen, das die Ausgabe dieser Abtastwerte in der vorgenannten, wiederkehrenden Folge bewirkt. Im wesentlichen beinhaltet dieses Unterprogramm die Eingabe der Hinweisadresse in das Hinweisadressenregister 58, die Verwendung dieses Wertes mittels des Multiplexers 78 zur Adressierung des Speichers 30, um die Teilnehmerspeicherstelle in das B-Register 53 auszulegen, aus dem das Signal dann an die Ohr-Speicherstelle des gemeinsamen Ausgangskanals übertragen wird. Dann wird die Hinweisadresse weitergeschaltet, indem ihr Wert aus dem Kurzzeitbereich in das B-Register und die Einheitskonstante in das A-Register gegeben werden und die beiden Werte in der ALU-Einheit 70 addiert werden. Die Summe wird in die Hinweisadressenstelle im Speicher 30 zurückgegeben und ausserdem im Hinweisadressenregister 58 gespeichert. Danach übertragen die Prozessorbefehle die Konstante n zum A-Register 56, und es wird eine ALU-Subtrahieroperation mit Bezug auf die nicht weitergeschaltete Hinweisadresse durchgeführt, die sich noch im B-Register 53 befindet, und das Ergebnis wird zur Einstellung des Ausgangssignals der Flag-Logik 77 verwendet, wenn die Differenz null ist. Danach wird mit bedingten Übertragungsoperationen der anfängliche Konstantwert der Hinweisadresse in das B-Register übertragen und zur Hinweisadressenstelle im Speicher 30 zurückgegeben. Im Ergebnis wird der Anfangswert der Hinweisadresse zum Überschreiben des weitergeschalteten Wertes nur dann benutzt, wenn der vorher weitergeschaltete Wert n gewesen ist. Während jeder Abtastperiode werden also die Abtastwerte der verschiedenen Teilnehmer gesammelt und während jeder aufeinanderfolgenden Abtastperiode jeweils ein anderer auf den gemeinsamen Aus-5 gangskanal gegeben.

Es kann vorkommen, dass ein Teilnehmer mit nur einer einzigen Anschlussleitung gleichzeitig ein Sprachsignal zu einer Bestimmungsstelle und entweder dazu in Beziehung stehende oder nicht in Beziehung stehende Datensignale zu einer ande-lo ren Bestimmungsstelle übertragen möchte. Dies ist mit dem hier beschriebenen Vermittlungsprozessor 12 ebenfalls möglich. Nimmt man beispielsweise ein linear codiertes 13-Bit-Sprachsignal und ein System an, in dem nur zwei der drei Steuerbits entsprechend der obigen Erläuterung für die Bedie-15 nung erforderlich sind, dann ist in jedem 16-Bit-Wort, das auf die von dem Teilnehmer benutzte Amsleitung multiplexiert wird, ein volles Bit frei. Dieses eine Bit ermöglicht bei dem hier betrachteten Ausführungsbeispiel eine Datenübertragungsrate von 8 kHz. Eine höhere Rate von 48 kHz ist möglich, wenn die 20 Sprache in einem kompandierten Code mit 8 Bit vorliegt. Es ist ausserdem häufig möglich, und zwar wenigstens bei linear codierten Befehlen, ein oder zwei der niedrigststelligen Bits zusätzlich mit einer gewissen Beeinträchtigung der Qualität bei der Sprachreproduktion, die jedoch der Teilnehmer in Kauf zu 25 nehmen gewillt ist, aufzugeben, um die Datenübertragungskapazität zu vergrössern. Sowohl im kompandierten als auch im linearen Fall wird das Sprachsignal unter Nichtbeachtung aller nicht für die Sprachübertragung benötigten Datenbits auf die übliche Weise verarbeitet und zu seiner speziellen Bestim-30 mungsstelle in beispielsweise dem Ausgangspufferspeicher 13 in Fig. 1 gegeben. Die Dateninformation wird dann durch eine geeignete Maskierung herausgezogen und auf die übliche Weise zu ihrer speziellen Bestimmungsstelle im Ausgangsspeicher 13 gegeben. Wenn eine Sprechverbindung hergestellt ist 35 und es erforderlich wird, eine Datenverbindung für die gleiche Teilnehmerleitung herzustellen, wird eines der vorerwähnten Steuerbits benutzt, um das Amt darauf hinzuweisen, dass Datenbits im Bedienungsbereich des Speichers 30 in aufeinander folgenden Abtastperioden zu sammeln sind, um Informatio-40 nen bezüglich des gewünschten Bestimmungsortes für die Verbindung zu gewinnen. Es werden die in Verbindung mit dem Multiplexier-Programm erläuterten Verfahren benutzt, um diese Bits in unterschiedliche Bitpositionen eines zugeordneten Bedienungsbereichwortes einzugeben.

45 Fig. 7 zeigt eine Anordnung zur Verbindung mehrerer Vermittlungsmodule des in Fig. 1 gezeigten Typs, die mit der einzigen Zentralsteuerung 29 zusammenarbeiten, um die Verkehrskapazität eines Amtes zu vergrössern. Jeder Modul - es sind nur die Module 0 und N (auch mit 87 und 88 bezeichnet) in Fig. 7 tat-50 sächlich dargestellt - weist einen Vermittlungsprozessor und zugeordnete Vorspeicher, einen Datenspeicher, einen Programmspeicher und einen Bedienungsprozessor auf. Pufferspeicheranordnungen der in Fig. 1 gezeigten Art, die die Adressiermöglichkeiten des Prozessors 12 vergrössern, schaffen die , 55 Möglichkeit, dass jeder Modul-Vermittlungsprozessor seine volle Kapazität erreicht. Ein Zentralsteuerungsprozessor 29' nimmt etwa vier solcher Module auf, die über typische Bus-Übertragungseinrichtungen des Prozessors 29' arbeiten.

Damit jeder Teilnehmer jeden anderen Teilnehmer erreichen 60 kann, ist eine Ausgangsleitung jedes Moduls mit einer Eingangsleitung jedes anderen Moduls verbunden, wie durch die Leitungen 89 und 90 in Fig. 7 angegeben.

G

5 Blatt Zeichnungen

Claims (14)

1. 635 473

   PATENTANSPRÜCHE

   1. Nachrichtenvermittlungsanordnung zur Herstellung von Nachrichtenwegen für Digitalsignale, mit einem ersten Speicher zur Aufnahme von digitalen Eingangssignalen in einer ersten Folge von Speicherstellen und einem zweiten Speicher zur Aufnahme von digitalen Ausgangssignalen in einer zweiten Folge von Speicherstellen, dadurch gekennzeichnet, dass ein Prozessor ( 12) an jeden Speicher angeschlossen ist, der in einer Transferfolge jedes gespeicherte Eingangssignal zu seiner entsprechenden Ausgangsspeicherstelle transferiert, und dass der Transferzeitpunkt für jede Nachrichtenwegverbindung willkürlich ist.
2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Prozessor ( 12) wenigstens ein Speicherregister zur zeitweiligen Speicherung jedes gegebenen Digitalsignals im Prozessor während des Durchlaufs durch den Prozessor aufweist.
3. 3. Anordnung nach Anspruch 2, wobei die Digitalsignale codiert sind, dadurch gekennzeichnet, dass der Prozessor (12) Schaltungen (61,70) zum Auswählen eines Signalformates und zum wählbaren Ausführen einer zusätzlichen, programmierbaren Verarbeitung von Signalen aufweist, die über den Prozessor geführt werden.
4. 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass ein Register (47) zur Lieferung einer wiederkehrenden Folge von Vielbit-Befehlen zur Steuerung des Prozessors (12) und Gatterschaltungen (44) vorgesehen sind, die unter Ansprechen auf ein vorgegebenes Bitfeld in jedem der Befehle die Ausführung der Befehle abhängig vom Zustand eines vorbestimmten Signals im Prozessor bedingt betätigen oder sperren.
5. 5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Schaltungen (61,70) Pegeländerungsschaltungen (ROMs 63) zur Änderung des Signalpegels der codierten Digitalsignale aufweisen, die durch den Prozessor zwischen dem ersten und zweiten Speicher übertragen werden.
6. 6. Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Schaltungen (61,70) Codeänderungsschaltungen (62) zur Änderung der Codierart der codierten Digitalsignale aufweisen, die vom Prozessor zwischen dem ersten und zweiten Speicher übertragen werden.
7. 7. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Prozessor Multiplexierschaltungen (28,47,53) zum Multiplexieren einer Vielzahl von Digitalsignalen in unterschiedlichen Speicherstellen des ersten Speichers in eine der Speicherstellen des zweiten Speichers aufweist.
8. 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass jede der Speicherstellen des ersten und zweiten Speichers eine vorgegebene Anzahl von Bitspeicherpositionen enthält, dass jedes der Vielzahl von Digitalsignalen nur einen Teil der Speicherstellenbits einer Speicherstelle für die bedeutsame Information dieses Signals benötigt und die Summe der Bitteile gleich oder kleiner als die vorbestimmte Anzahl ist, dass der Prozessor ferner ein Register (30) zur Ansammlung der bedeutsamen Bitteile der Vielzahl von Digitalsignalen des ersten Speichers in unterschiedlichen Bitteil-Positionen des Registers und Schaltungen (28,38,47) aufweist, um den Inhalt des Registers in eine Speicherstelle des zweiten Speichers zu geben.
9. 9. Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass eine Ladeschaltung (39,36) vorgesehen ist, die eine unterschiedliche Gruppe von Digitalsignalen in die ersten Speicherstellen in aufeinander folgenden Signalabtastzeiten eingibt, und dass die Multiplexierschaltung (28,47,53) Koppelschaltungen (28) aufweist, um das Digitalsignal in unterschiedlichen Speicherstellen des ersten Speichers in eine vorbestimmte Speicherstelle von den Speicherstellen des zweiten Speichers in einer wiederkehrenden Folge der Speicherstellen des ersten Speichers während aufeinander folgender Abtastzeiten zu geben.
10. 10. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass jede Speicherstelle des ersten und zweiten Speichers eine vorbestimmte Anzahl von Signal-Bitspeicherpositionen beinhaltet und dass der Prozessor (12) Koppelschaltungen aufweist, um unterschiedliche Bitpositionsteile eines in einer Speicherstelle des ersten Speichers gespeicherten Digitalsignals an jeweils unterschiedliche Speicherstellen des zweiten Speichers zu übertragen.
11. 11. Anordnung nach Anspruch 2, zum Aufbauen einer Konferenzgesprächsverbindung, dadurch gekennzeichnet, dass der Prozessor Akkumulierschaltungen (28,70) aufweist, um in jeder Abtastperiode eine Vielzahl der Digitalsignale in unterschiedlichen Speicherstellen des ersten Speichers zur Bildung eines Konferenzsummensignals arithmetisch zu akkumulieren, und dass die Akkumulierschaltungen jedes der Signale der Vielzahl von Signalen von dem Konferenzsummensignal subtrahieren und das sich ergebende getrennte Differenzdigitalsignal an eine Speicherstelle des zweiten Speichers überträgt, die der Speicherstelle des ersten Speichers für das subtrahierte Digitalsignal entspricht.
12. 12. Anordnung nach Anspruch 2, zum Aufbauen von Gesprächsverbindungen, dadurch gekennzeichnet, dass der Prozessor einen Speicher (28) zur Aufnahme einer Prozessorbefehlsfolge für jede über die Vermittlungsanordnung durchgeführte Gesprächsverbindung aufweist, und ein Register (47), das unter Ansprechen auf die Befehlsfolgen den Prozessor so steuert, dass er die Gesprächsverbindungen herstellt.
13. 13. Anordnung nach Anspruch 2, zum Aufbauen von Gesprächsverbindungen, dadurch gekennzeichnet, dass der Prozessor ein programmierbarer Signalprozessor ist mit einem Speicher (28) zur Aufnahme einer getrennten Prozessorbefehlsfolge für jede über die Vermittlungsanordnung hergestellte Gesprächsverbindung, einem Register (47), das unter Ansprechen auf die Befehlsfolgen den Prozessor so steuert, dass er die Gesprächsverbindungen herstellt, einer Multiplexierschaltung (36,39) zur Eingabe einer unterschiedlichen Gruppe von Digitalsignalen in die Speicherstellen des ersten Speichers während aufeinander folgender Signalabtastperioden, und einem Adressenmultiplexer (49) zum Auslesen aller Folgen an die Prozessorsteuereinrichtung in jeder Abtastperiode.
14. 14. Anordnung nach Anspruch 1, zum Aufbauen von Gesprächsverbindungen, wobei die Digitalsignale codiert sind, dadurch gekennzeichnet, dass der erste Speicher zur Aufnahme der codierten Digitalsignale in der ersten Folge von Speicherstellen, dass der zweite Speicher zur Aufnahme der codierten Digitalsignale in der zweiten Folge von Speicherstellen ausgebildet ist, dass der Prozessor (12) die codierten Digitalsignale aus dem ersten Speicher dahingehend verarbeitet, dass diese Signale wenigstens zu willkürlich wählbaren Speicherstellen des zweiten Speichers übertragen werden, um Gesprächssignalverbindungen durch die Anordnung hindurch herzustellen, und dass der Prozessor wenigstens ein Speicherregister (53) zur zeitweiligen Aufnahme jedes gegebenen Digitalsignals im Prozessor während des Durchlaufs durch den Prozessor und eine Einrichtung (89,90) aufweist, die den zweiten Speicher zum Liefern von Signalen an den ersten Speicher mit diesem verbindet.