DE2844214A1 - Nachrichtenvermittlungsanordnung - Google Patents

Description

BLUMBACH · WESER · BERBEN . XRAMiELR. - - _ ZWiRNER-HIRSCH-BREHM 28442 H

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

-S-

Patentconsult Radeckestra3e43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 V/iesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

Western Electric Company, Incorporated Alles, H.G-. 5

Broadway

Hey York, ΪΓ.Υ. 10038, TJ.S.A.

Nachrichtenvermittlungsanordnung

Die Erfindung betrifft eine Hachrichtenvermittlungsanordnung zur Herstellung von Naohrichtenwegen für Digitalsignale mit einem ersten Speicher zur Aufnahme von digitalen Eingangssignalen in einer ersten Folge von Speicherstellen und einem zweiten Speicher zur Aufnahme von digitalen Ausgangssignalen in einer zweiten Folge von Speicherstellen.

Es sind zahlreiche Typen von Vermittlungsanordnungen bekannt. Dazu zählen Raummultiplex-Koppelfelder, Resonanzübertragungssysteme und Systeme, bei denen Paare von mit Abtastgattern versehenen Teilnehmerleitungen im Zeitmultiplex über einen Bus verbunden sind. Die meisten der bestehenden Vermittlungssysteme sind in erster Linie zur Verarbeitung von kontinuierlichen Analogsignalen oder diskreten Abtastwerten solcher Analogsignale entwickelt worden. Raummultiplex-Koppelfelder sind jedoch häufig in Verbindung mit Zeitkanal-Austauscheinrichtungen zum Vermitteln von digitalcodierten Signalabtast-

Mündien: R. Kramer Dipl.-Ing. · W. Weser DIpl.-Phys. Dr. rer. nat.. P. Hirsch Dlpl.-Ing. . H. P. Brehm Dlpl.-Chem. Or. phil. nat. Wiesbaden: P. G. Blumbach Dlpl.-Ing. · P. Bergen Dlpl.-Ing. Dr. jur. · O. Zwirner Dipl.-Ing. Dlpl.-W.-Ing.

909816/0906

25442H

werten verwendet worden. Darüber hinaus sind Verfahren bekannt, mit deren Hilfe eine begrenzte Gesprächssignalvermittlung dadurch erzielt werden kann, daß digitalcodierte Signalabtastwerte in einen Pufferspeicher geschrieben und dann in geeigneten Zeitlagen gelesen werden, um sie zu einem zweiten Teilnehmer einer Gesprächsverbindung zu übertragen. Keines der vorerwähnten Systeme weist jedoch brauchbare Anordnungen für eine Verarbeitung von GesprächsSignalen auf, beispielsweise eine angepaßte Einfügung einer Dämpfung oder Verstärkung zur teilweisen Kompensation von Einflüssen, wie beispielsweise unterschiedlicher Leitungslängen zwischen der Vermittlungsanordnung und der Teilnehmerstelle.

Bei bekannten Vermittlungsanlagen sind Konferenzmöglichkeiten häufig dadurch geschaffen worden, daß eine zuschaltbare Konferenzbrückenschaltung verwendet wird, in der die Gesprächssignale aller Konferenzteilnehmer kombiniert werden und das Ergebnis zu jeder einzelnen Teilnehmerschaltung der Konferenzteilnehmer übertragen wird, wo das Eingangssignal des jeweiligen Teilnehmers von dem kombinierten Signal subtrahiert wird. Die Notwendigkeit, diese Konferenzschaltungen zur Vermeidung einer Selbsterregung auszugleichen, stellt ein allgemeines Problem dar, das besonders dann hervortritt, wenn die Anzahl der Konferenzteilnehmer ansteigt. Auch hier dient die Konferenzbrückenschaltung üblicherweise keinem anderen Zweck in der Anlage-, wenn gerade kein Bedarf nach einer Konferenzschaltung besteht.

909816/0906

28442H

Elektronische Vermittlungsanlagen können, soweit sie für die Vermittlung von digitalcodierten Signalen eingesetzt worden sind, den Teilnehmern vielseitige Bedienungsmöglichkeiten durch Ausnutzung der Möglichkeiten eines Processors für die Zentralsteuerung bieten, aber diese Bedienungsmöglichkeiten sind üblicherweise begrenzt auf Verwaltungs- und Verarbeitungsdienste im Gegensatz zu einer Abänderung der Gesprächssignale selbst. Außerdem sind solche Anlagen immer noch auf den Einsatz getrennter, gesteuerter Raummultiplex-Koppelfelder für die We ge durchschaltung angewiesen. Sie v/erden generell nicht als brauchbar für eine Verarbeitung von GesprächeSignalen gehalten, um beispielsweise eine zugeschnittene Dämpfung oder Verstärkung für individuelle Gesprächsverbindungen be- · reitzustellen.

Die Erfindung hat demgemäß zum Ziel, Kachrichtenvermittlungsanordnungen zu verbessern. Ein weiteres Ziel besteht darin, die Einrichtung von Sonderbedienungsmerkmalen zusätzlich zu der primären, von einer Vermittlungsanordnung durchgeführten Signalvermittlung zu erleichtern.

Zur Lösung der Aufgabe geht die Erfindung aus von einer Nachrichtenvermittlungsanordnung der eingangs genannten Art und ist dadurch gekennzeichnet, daß ein Processor an jeden Speicher angeschlossen ist, der in einer Transferfolge jedes gespeicherte Eingangssignal zu seiner entsprechenden Ausgangsspeicherstelle transferiert, und daß der Transferzeitpunkt

909816/0906

für jede Nachrichtenwegverbindung willkürlich ist.

Bei einem Ausführungsbeispiel der Erfindung werden Gesprächssignal ab tastwerte für eine Vielzahl von Verbindungen von
einem ersten Abtastwert-Pufferspeicher unabhängig von der
Signalbestimmung in beliebiger Reihenfolge zu einem zweiten Abtastwert-Ptffferspeicher in Speiehersteilen übertragen, die zur G-esprächsdurchschaltung durch die jeweiligen Bestimmungsorte für jeden Abtastwert vorbestimmt sind.

Bei einem Ausführungsbeispiel wird die Koppelfunktion von
einem Signalprocessor durchgeführt, der selektiv programmierbare Einrichtungen zur Verarbeitung der Gesprächssignale während des Durchlaufs durch den Processor aufweist, um weitere Punktionen einer Vermittlungsanlage zu erzielen.

Entsprechend einem Merkmal bei einem Ausführungsbeispiel der Erfindung ist vorgesehen, daß der Vermittlungsprocessor eine Vielzahl von programmabhängig wählbaren Signalwegen enthält, die je wenigstens ein programmabhängig getaktetes Register
auf dem Weg zwischen dem Eingangs- und Aus gangs ans chluß des Processors beinhalten, um ungetaktete Wegabschnitte verhältnismäßig kurz zu halten und damit eine Operation bei Geschwindigkeiten oberhalb derjenigen Geschwindigkeiten zu erleichtern, die üblicherweise bei den heute verfügbaren Processoren von Baehrichtenanlagen Verwendung finden.

909818/0906

28U2H

Ein v/eiteres Merkmal besteht darin, daß der Befehlssatz des Vermittlung3processors keine Spungbefehle beinhaltet und statt dessen bedingt ausführbare Befehle verwendet, um die vorerwähnte Operation hoher Geschwindigkeit zu erleichtern.

Entsprechend einem weiteren Merkmal der Erfindung arbeitet der Vermittlungsprocessor mit weiteren Bauteilen des Vermittlungsamtes, beispielsweise ankommenden und abgehenden Sprechv/egen, Amtstaktquellen, Abtast- und Bedienungsprocessoren sowie einem Zentralsteuerungsprocessor auf ähnliche Weise zusammen, wie eine übliche Vermittlungsanordnung mit solchen zusätzlichen Bauteilen eines Vermittlungsamtes.

Ein zusätzliches Merkmal des Ausführungsbeispiels der Erfindung besteht darin, daß der Vermittlungsprocessor über einen ersten Speicherbereich mit Schaltungen in Verbindung tritt, die G-esprächssignale zu und von der Vermittlungsanordnung führen, und über einen zweiten Speicherbereich mit Bedienungsschaltungen bekannter Art, die G-esprächsverwaltungs- und Überwachungsfunktionen ausführen, beispielsweise eine !Donerzeugung und -feststellung sowie eine Analyse von Wählziffern. Der zweite Speicherbereich beinhaltet außerdem zv/eckmäßig einen Zwischen- oder Kurzzeitspeicherteil, der die Durchführung von Berechnungen erleichtert, welche der Vermittlungsprocessor bei bestimmten Vermittlungsfunktionen benötigt.

909816/0906

28442H

Ein weiteres Merkmal der Erfindung sieht vor, daß der Vermittlungsprocessor ein getaktetes Hinweisadressenregister beinhaltet, das sowohl vom. Eingang als auch vom Ausgang des Processors geladen werden kann und dessen Ausgangssignale wahlweise verwendet werden können, um jeden der beiden vorerwähnten Speicherbereiche anstelle von Adressensignalen zu adressieren, die im anderen Falle von einem Programmzähler oder Programmspeicher bereitgestellt werden.

Darüber hinaus sieht ein Merkmal vor, daß eine Vielzahl von Vermittlungsanordnungen der beschriebenen Art auf zweckmäßige Weise miteinander verbunden werden kann, um die Gesamtverarbeitungskapazität zu erhöhen.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigen:

Pig. 1 ein vereinfachtes Blockschaltbild eines Nachrichtenvermittlungsamtes unter Vervrendung eines Vermittlungsmoduls nach der Erfindung;

Pig. 2-4 ein genaueres Blockschaltbild der Speicher und des Vermittlungsprocessors, die in dem Vermittlungsamt gemäß Jig. 1 benutzt werden;

Pig. 5 typische Programmspeicher-Befehlsausgangsfelder für Datenumwandlungsbefehle, Datenverschiebebefehle und Arithmetik-Logikbefehle im Vermittlungsprocessor;

Pig. 6 ein Zeitdiagramm für gewählte Operationen des

909816/0906

Vernittlungsprocessora gemäß Pig. 2 raid 3J Pig. 7 ein Blockochaltbild zur Darstellung einer Möglichkeit für die Zusammenschaltung mehrerer Vermittlungsmodule der in Pig. 1 gezeigten Art.

In Pig. 1 ist ein Uachrichtenvermittlungsamt dargestellt. Dieses Amt verarbeitet mehrere Arten von Fachrichtensignal-Ab tastwert en. Zur Erläuterung wird angenommen, daß jeder Abtastwert wenigstens, ein Bit eines codierten Digitalsignals enthält und daß in den meisten Pällen der Abtastwert ein codiertes Vielbit-Digitalsignal ist. Das Amt soll zur Vereinfachung der Beschreibung in erster linie anhand der Vermittlung von digitalcodierten Pernsprechsignalen erläutert werden. Es sei jedoch darauf hingewiesen, daß das Vermittlungsamt auf ähnliche Weise für die Vermittlung anderer digitalcodierter Signale verv/endet werden kann, beispielsweise für Datensignalabtastwerte, die zwischen unterschiedlichen Büromaschinen übertragen v/erden.

Digitalcodierte Signale aus der Sprechstellenausrüstung von Fernsprechteilnehmern oder anderen Netzwerkbenutzern (nicht gezeigt) werden in der Terminologie des Pernsprechbetriebs von einem Teilnehmer auf einem Sprechweg geliefert, der in einer der Eingangsschaltungen 10 enthalten ist, und dann an einen Eingangspufferspeicher 11 gegeben. Von dem Pufferspeicher 11 gelangen die Signale über einen Vermittlungsprocessor 12 zu einem Ausgangspufferspeicher 13, um von dort auf den Sprechweg zum anderen Teilnehmer der jeweiligen Verbin-

909 8 18/0906

dung gegeben zu werden. Die Sprechwege sind in einer oder mehreren Ausgangsschaltungen 16 enthalten. Bei einer typischen digitalen Vermittlungsanlage führt jede der Eingangsschaltungen 10 und der Ausgangsschaltungen 16 zweckmäßig eine Vielzahl von 'digitalen MuItiplex-Signalabtastwerten. Bei einer bestimmten Anlage sind 128 Abtastwerte mit 16 Bit von 128 Teilnehmerleitungen in Jeder Abtastperiode auf einer einzelnen Schaltung vorhanden. Zur Vereinfachung der Beschreibung v/erden die Eingangs signale des Pufferspeichers 11 gelegentlich. "Mundsignale" und die Ausgangssignale des Pufferspeichers 13 gelegentlich "Ohrsignale" genannt.

Die Pufferspeicher 11 und 13 sind in zwei Speicher oder Speicherbereiche unterteilt. Dazu gehören die Speicher 17 und im Pufferspeicher 11 und die Speicher 19 und 20 im Pufferspeicher 13. Bei einer zur Erläuterung gewählten Vermittlungsanlage wird jedes der Kabel mit einer Rate von 16,384 Megabit/s betrieben. Diese Rate wird hier einfach mit 16 Mb/s oder 16M bezeichnet. Dabei v/erden bitserielle Signale nach einem positionsgeordneten Codierschema digitalcodiert, beispielsweise einem compandierten Pulscodemodulations-Codiersystem eines Typs, der in steigendem Umfang verwendet wird. Bei einem solchen compandierten Codiersystem werden 8 Bits des Code zur Definition von 256 möglichen Signalamplitudenwerten eingesetzt, nämlich 128 positiven und 128 negativen Werten. Ein solches Codiersystem führt zu einer Auflösung, die der Auflösung mit 13 Bits bei einem Pulscodesystem entspricht.

909816/0906

2644214

Bei jeder Amtsabtactpsriode, das heißt, einer Zeitspanne, in welcher ein vollständiger, digitalcodierter Abtastwert von jeder Quelle an jeder gegebenen Eingangsleitung empfangen worden ist, dienen die beiden Speicher jedes Pufferspeichers 11 und 13 unterschiedlichen Punktionen, und bei der folgenden Amtsabtastperiode wechseln sie die Punktionen unter Steuerung eines vom Amtstakt abgeleiteten Signals GERADE/OITGERADE Abtastung gemäß Pig. 1. Diese abwechselnden Speicherfunktionen führen dazu, daß gelegentlich der Ausdruck "Ping-Pong-Operation" auf den Speicherbetrieb angewendet wird. Diskrete Mehrfachschalter 21 bis 23 im Pufferspeicher 11 und 24 bis 26 im Pufferspeicher 13 stellen schematisch diese Betriebsweise für die Digitalsignalwege dar, und die Verbindung mit dem GERADE/TETGERADE Signal gibt schematisch die gleichzeitige Steuerung dieser Schalter abhängig vom Amtstakt an.

In der als Beispiel angegebenen Stellung der Schalter in-Pig. 1 werden digitalcodierte Hundsignalabtastwerte aller Eingangsschaltungen 10 in den Speicher 17 geladen, während verarbeitete Ohrsignalabtastwerte gleichzeitig vom Speicher 19 zu den Ausgangsschaltungen 16 gelangen. Zum gleichen.Zeitpunkt werden Mundsignalabtastwerte von allen Eingangsschaltungen 10, die während einer vorhergehenden Abtastperiode im Speicher 18 gespeichert worden sind, jetzt über den Vermittlungsprocessor 12 zur Durchführung der jeweiligen 'Vermittlungsfunktion und anderer, gegebenenfalls erforderlicher

909816/0906

Verarbeitungsvorgänge geführt, bevor sie entsprechend der richtigen Wegführung für jedes G-esprächssignal in willkür-Iich wählbaren Stellen im Ausgangsspeicher 20 gespeichert werden. Während der nächsten Amtsabtastperiode v/erden die Schalter 21 bis 26 in die jeweils andere Lage gebracht, um die Punktionen der Speicher 18 und 20 in Verbindung mit ihren Schaltungen auszutauschen, während die Speicher 17 und 19 als Eingangs- bzw. Ausgangspuffer für Abtastdaten dienen, die im Yermittlungsprocessor 12 zu verarbeiten sind.

Zwischen den Pufferspeichern 11 und-13 werden Datensignal-Abtastwerte über den Processor 12 zweckmäßig bitparallel geführt. Bei der schematischen Darstellung der Pufferspeicher wird angenommen, daß zusätzliche, nicht im einzelnen dargestellte Logikschaltungen vorhanden sind, die für eine Umwandlung zwischen dem bei den Eingangs- und Ausgangsschaltungen benutzten Signalformat und dem vom Processor 12 verwendeten Signalformat sorgen.

Die Speicher 17 bis 20 werden jeweils entweder von einem Taktzähler 1 oder den noch zu beschreibenden Ausgangssignalen des Vermittlungsprocessors auf einer Punktionsleitung adressiert. Die Wahl zwischen diesen beiden Quellen ist in der Zeichnung schematisch durch weitere Schalter 3 bis 6 dargestellt, die zusammen mit den Schaltern 21 bis 26 durch das GERADE/UNGERADE Abtastsignal synchron mit dem Taktzähler 1 betätigt werden. Entsprechend der Darstellung sind die

909816/0906

"' 28A42U

Speicher 17 mid 19 mit dein Eingangs- bzw. Ausgangskabel verbunden und werden mit der gleichen Adresseninformation vom Taktzähler 1 adressiert. Auf entsprechende Weise sind die Speicher 18 und 20 mit dem Vermittluiigsprocessor verbunden. Jeweils der eine oder der andere Speicher wird zu einem gegebenen Zeitpunkt durch Signale des Processors adressiert. Eine solche Anordnung kann 16 Eingangs- und Ausgangsschaltungen versorgen, wenn man eine Operation mit 16M und die Verwendung des noch zu beschreibenden Processors 12 annimmt.

Die Betriebsweise des Vermittlungsprocessors 12 soll im einzelnen in Verbindung mit Pig. 2 und 3 beschrieben v/erden. An dieser Stelle dürfte es ausreichen, einige Hinweise mehr allgemeiner Bedeutung zu geben. Der Vermittlungsprocessor 12 arbeitet mit den Pufferspeichern 11 und 13 so zusammen, daß sich eine nicht blockierende Vermittlungsfunktion ergibt. Der Processor ist zweckmäßig ein Mikroprocessor, der nicht nur die Vermittlungsfunktionen ausführt und dabei eine Verbindungsmöglichkeit zwischen jedem Zeit-Raummultiplex-Eingangsweg und jedem anderen Zeit-Raummultiplex-Ausgangsweg unter Herstellung einer Vielzahl von doppelt gerichteten Verbindungswegen schafft, sondern außerdem selektiv eine zusätzliche Verarbeitung der über den Processor 12 geführten Signale durchführt. Diese zusätzliche Verarbeitung wird entsprechend der Art des individuellen Teilnehmerweges durchgeführt, beispielsweise wird eine zugeschnittene Verstärkung oder Dämpfung eingefügt, um die Erzielung eines vorbestimmten Dämpfungspegels für das Amt zu erleichtern. Außerdem

9Ö9816/0906

rf 28A42H

wird eine zusätzliche Verarbeitung je nach der Art einer speziellen Gesprächsverbindung vorgenommen, beispielsweise Berechnungen zur Konferenzbildung oder für eine zugeschnittene Multiplex!erung mehrerer Teilnehmereingangssignale auf einen einzigen Zeitmultiplex-Ausgangskanal.

Die Arbeitsweise des Vermittlungsprocessors 12 wird durch einen Programmspeicher 28 bestimmt, der als Beispiel eine Kapazität von etwa 1500 Wörtern hat. Eine gemeinsame Steuerung 29 lädt den Speicher so, daß er für jede Gesprächsverbindung, die der Processor 12 bei der Durchführung der Übertragung vom Pufferspeicher 11 zum Pufferspeicher 13 verarbeiten muß, ein getrenntes Unterprogramm (Beispiele sollen beschrieben v/erden) enthält. Der Speicher 28 wird abhängig von Adressensignalen, die durch den Amtstakt erzeugt v/erden, einmal während jeder Amtsabtastzeit vollständig gelesen. I¹Ur jede Gesprächsverbindung definiert das Unterprogramm eine Mundsignal-Speicherstelle in einem der Speicher des Eingangspufferspeichers 11 und außerdem wenigstens ein Puegister im Processor 12, in das dieses Mundsignal übertragen v/erden soll. Außerdem definiert das Unterprogramm eine evtl. erforderliche, zugeschnittene Verarbeitung für die jeweilige Teilnehmerleitung und die jeweilige Gesprächsverbindung und gibt ein Register in einem der Speicher des Ausgangspufferspeichers 13 (oder ein Kurzzeit-Speicherregister in einem Processor-Datenspeicher 30) an, in das das verarbeitete Ohrsignal zu übertragen ist.

909816/0906

— 13

2.8U2U

Die Unterprogramme des Vermittlungsprocessors müssen nicht in irgendeiner speziellen Reihenfolge ausgeführt werden, da alle Gesprächsverbindungen notwendigerweise einmal während jeder Abtastperiode auf diese Art verarbeitet werden. Das ist deswegen möglich, v/eil während jeder gegebenen Amtsabtastperiode für den Processor 12 als Datenquelle in willkürlich adressierbarer Weise in einem Speicher des Pufferspeichers 11 während der vorhergehenden Amtsabtastperiode gewonnene Eingangsabtastwerte aller Gespräche zur Verfügung stehen, und außerdem als Datensenke für Ausgangsabtastwerte aller Gespräche für die nächste Amtsabtastperiode alle Speicherstellen eines Speichers im Pufferspeicher 13 willkürlich adressierbar zur Verfügung stehen.

Die gemeinsame Steuerung 29 führt typische Speicherprogramm-Steuerfunktionen einer Vermittlungsanlage zur Bedienung einer Vermittlungsanordnung durch. Sie enthält einen Abtastprocessor (nicht getrennt dargestellt) zur Beobachtung der Zustände der einzelnen Eeilnehmerleitungen (nicht gezeigt), die von der Anlage bedient v/erden, und deren Signale digitalcodiert und in einem zweckmäßigen, zeitlich ineinandergeschobenen Format auf den Eingangsleitungen 10 und 16 erscheinen. Die gemeinsame Steuerung enthält außerdem einen Processor, der erforderlich ist, um auf Anforderungen hinsichtlich von Bedienungsänderungen zu antworten, die für die Teilnehmerleitungen vorgesehen sind, sowie für die Wartung der Anlage und die Zuordnung von Ausrüstungen nötig ist (speichern des Benutzungszustandes von Aratsausrüstungen,

909816/0906

28U2H

beispielsweise der in Betrieb befindlichen Speicher in Speicherliften und -tabellen).

Der Processor der gemeinsamen Steuerung spricht beispielsweise auf neue Einhänge- oder Aushängezustände an. Er führt außerdem die erforderlichen ITummernumrechnungen durch und leitet entsprechende Gesprächswegänderungen ein, indem er zugeordnete Unterprogramme in den Programmspeicher 28 schreibt oder dort löscht. Eine typische ITummernumrechnung führt von der Rufnummer entweder eines zu rufenden oder eines gerufenen Teilnehmers zu der Bedienungsart, für die der jeweilige Teilnehmer berechtigt ist. Außerdem ist im Ausgangssignal einer solchen Umrechnung für ein Ausführungsbeispiel der Erfindung eine Angabe enthalten, die die Höhe der Verstärkung oder Dämpfung angibt, welche der Vermittlungspro cessor 12 Signalen unterschiedlicher Amplitude für eine bestimmte Teilnehmerleitung zuordnen soll, um einen vorbestimmten Dämpfungsplan für die Anlage zu erreichen. Das Ausgangssignal der Umrechnung gibt außerdem an, ob die Signale für den Teilnehmer in linearer oder in einer korapandierten Codierform vorliegen sollen.

Der Datenspeicher 30 gibt Daten in beiden Richtungen zur gemeinsamen Steuerung 29, zum Vermittlungsprocessor 12 oder einem Bedienungsprocessor 31. Bei einem Ausführungsbeispiel der Erfindung ist eine ausreichend große Reservekapazität für den Processor 12 und den Datenspeicher 30 vorgesehen,

909816/0906

um den Datenspeicher 30 die Möglichkeit zn geben, und wenigstens einen zusätzlichen Anschluß 34 auf entsprechende Weise zu bedienen, der mit externen Ausrüstungen in Verbindung steht. Diese Reservemöglichkeit wird jedoch während der nachfolgenden Beschreibung im allgemeinen nicht weiter betrachtet. Der Speicher 30 wird von einer von mehreren wählbaren Quellen (in 3?ig. 1 nicht gezeigt) adressiert. Dazu zählen ein Ilinweisadressenregister im Vermittlungsprocessor 12 zur Verwendung berechneter Adressen, ein Befehlsregister im Processor 12 zur Lieferung von Adressen entsprechend Processorbefehlen, der Amtstaktwähler zur Bereitstellung periodischer sequentieller Adresser und der Zentralsteuerungsprocessor in der gemeinsamen oder zentralen Steuerung 29 zur Ermöglichung eines zusätzlichen berechneten oder programmierten Zugriffs zum Speicher.'

Der Datenspeicher 30 hat zwei Hauptfunktionen. Eine davon besteht darin, im Bedienungsbereich einen Pufferspeicher analog den Pufferspeichern 11 und 13 bereitzustellen, um eine Nachrichtenübertragung zwischen dem Vermittlungsprocessor 12 und dem Bedienungsprocessor 31 zu ermöglichen. Beispielsweise stellt die gemeinsame Steuerung 29 zu einer Zeit, die für die Fetzwerkverwaltung von Interesse ist, einen Mundsignalweg von der Speicherstelle des rufenden Teilnehmers im Eingangspufferspeicher 11 zum Vermittlungsprocessor 12 und dann zu einer angegebenen Adresse im Bedienungsbereich des Speichers 30 her, bevor der Weg zum Bedienungsprocessor 31

909816/0906

28442H

weitergeführt wird. Zu dieser Art von »Signalen können beispielsweise von einer rufenden Teilnehmerleitung kommende Wählzeichen gehören. Auf ähnliche Weise erzeugt der Bedienungsprocessor 31 über Hörsignalwege zu rufenden und gerufenen Teilnehmern Signale, die von dem Processor zum Bedienungsbereich des Datenspeichers 30 und von dort zum Vermittlungsprocessor 12 auf den Weg zum Ausgangspufferspeicher übertragen werden. Zu dieser Art von Signalen können beispielsweise Freizeichensignale, Ruftonsignale von einem rufenden Teilnehmer oder Rufsignale für einen gerufenen Teilnehmer gehören. Auf ähnliche Weise benutzt der Bedienungsprocessor über einen Mundsignalweg vom gerufenen Teilnehmer Rufsignalinforinationen, um den Aushängezustand des gerufenen Teilnehmers festzustellen und·die Abschaltung des Rufstroms zu bewirken.

Der Speicher 30 enthält außerdem einen Kurzzeitbereich zur Aufnahme eines Wertes, der bei der Durchführung von Operationen des Vermittlungsprocessors 12 entweder bei der Verarbeitung von Eetzwerksignalen oder bei Vorliegen eines Aushänge zustande s anfällt und für eine zukünftige Verwendung gespeichert werden muß. Der Ausdruck "Verarbeitung von ITetzwerksignalen" bezieht sich auf die.Vermittlung und in einigen Pällen Änderung von digitalen Gesprächssignal-Abtastwerten durch den Processor 12. Ein Beispiel für die Kurzzeitspeicherung ist die Benutzung einer Speichersteile in diesem Speicherbereich zur Akkumulierung von Eingangsmundsignal-

9 09 816/0906

Atnplitudenwerten zur Summierung eines Konferenzsignals.

Fig. 2 und 3 zeigen in der Zusammenstellung gemäß Fig. 4 das Blockschaltbild mit genaueren Einzelheiten für den Aufbau und das Zusammenwirken der Pufferspeicher und des Vermittlungsprocessors 12 in Verbindung mit der gemeinsamen Steuerung über die Programm- und Datenspeicher. Alle angegebenen Schaltungsblöcke sind entweder handelsübliche integrierte Schaltungen oder sind auf einfache Weise aus solchen Schaltungen aufgebaut, um bestimmte, noch zu beschreibende logische !Funktionen zu erzielen. Die Zusammenstellung dieser Bauteile stellt jedoch eine Mikroprocessor-Kombination dar, die eine Verwendung des Vermittlungsprocessors 12 auf die beschriebene neue Weise zur Verbesserung von ITachrichtenvermittlungseinrichtungen ermöglicht.

Der Vermittlungsprocessor 12 und die zugeordneten Schaltungen werden zweckmäßig synchron durch eine Amtstaktquelle 52 angesteuert, die zur Erläuterung eine Frequenz von etwa 16 MHz hat. Das Ausgangssignal dieser Taktquelle treibt einen Binärzähler 37 (der dem Zähler 1 in Fig. 1 entspricht), um Zählerausgangsbits CT 0-10 für verschiedene Stellen des Vermittlungsprocessors 12 und seiner zugeordneten Schaltungen zu erzeugen. Das Ausgangssignal des Zählers 37 wird außerdem an eine Steuerlogik 86 gegeben, die zusätzliche funktionelle Taktsignale zur "Steuerung von zugeordneten Schaltungen erzeugt. Ein weiteres Zählerausgangssignal CT 11 ist getrennt

9 09816/0906

^%S 28A42H

für einen noch su erläuternden Zweck vorgesehen.

Das Ausgangssignal der Taktquelle 52 steuert außerdem einen Progranmzähler.51. Dieser Zähler nimmt jedoch auch ein G/P Signal von der Steuerlogik 86 auf, das innerhalb des Zählers zur Sperrung jedes vierten Impulses von der Taktquelle 52 benutzt wird, so daß die Prograimüzählungen für einen noch zu beschreibenden Zweck entsprechend unterbrochen werden. Das Ausgangssignal des Programmzählers 51 wird zur Adressierung des Programmspeichers 28 über einen Multiplexer 49 geführt. Das soll nachfolgend noch genauer beschrieben werden. Es handelt sich um ein Ausgangssignal mit 11 Bits, die durch den kurzen Schrägstrich durch die entsprechende leitung und die zugeordnete Zahl 11 angegeben wird. Das Ausgangssignal des Zählers 51 gelängt darüber hinaus zur Steuerlogik 86.

Die Steuerlogik 86 spricht auf Ausgangssignale des Taktzählers 37 und des Programmzählers 51 sowie auf zusätzliche Schnittstellensteuersignale an, die vom Zentralsteuerungsprocessor 29' über eine Koppellogik 55 Cl geliefert werden, und erzeugt die an ihren Ausgangsleitungen angegebenen Signale. Einige dieser Signale sind periodisch während andere Signale wenigstens teilweise von Steuersignalen des Zentralsteuerungsprocessors (CCP) 29' abhängen, um die Operationen des getakteten Vermittlungsprocessors 12 mit den Operationen des Zentralsteuerungsprocessors 29' abzustimmen, der asynchron hinsichtlich des Vermittlungsprocessors 12 läuft.

909816/0906

Die hauptsächlichen, periodischen Signale der Steuerlogik 86 sind in Fig. 6 dargestellt. Dazu gehören die Signale C/P, SRVI, SRVO und CGPEIT, deren Zweck noch au beschreiben ist. In "Fig. 6 sind außerdem die Aus gangs signale CI0-CI4 der fünf niedrigststelligen Stufen des Zählers 37 dargestellt, wobei ein Zählstand mit nur ITull-Werten für diese Stufen auf der rechten Seite des Diagramms gezeigt ist. Das Ausgangssignal CT0 stammt von der ersten Stufe und hat daher eine frequenz 8 Mz, da der Zähler durch die 16-MHz-Impulse von der Saktquelle 52 angesteuert wird. Das Signal C/P der Steuerlogik 86 hat eine Frequenz von 4 MHz und ein Taktverhältnis, derart, daß es einen Impuls mit der Breite eines Impulses CT0 alle vier Taktzeitpunkte enthält. Dieses Signal wird für eine zeitliche Unterteilung des Zugriffs zu einem einzelnen Speicher 32, der den Speichern 17 bis 20 in Fig. 1 entspricht, zwischen den Leitungen 10, 16 (C/P auf H) und dem Processor 12 (C/P auf L) benutzt. Die Kurvenform A in Fig. 6 ist die gleiche wie die Kurvenform C/P, weist aber andere Beschriftungen auf, um zu zeigen, wann verschiedene Signale der Steuerlogik 86 bei einem Zugriff zum Speicher 32 auftreten, das heißt, während der Vermittlungsprocessor 12 mangels Befehlen gesperrt ist, da der^Programmzähler 51 dann abgeschaltet ist, wie bereits angegeben. Die durch die Beschriftungen angegebenen Signale der Steuerlogik 86 sind SRVI, SRVO und CCP sowie EXTI und ΕΣΤΟ, die sich auf den oben erwähnten zusätzlichen Anschluß 34 am Datenspeicher 30 beziehen. Die den ersten drei Beschriftungen entsprechenden Signale sind außer-

909816/0906

ⁿ 28442H

dem in Pig. 2 gezeigt.

Die über die Koppellogik 55 gelieferten Signale sind typisch für die bei einer Schnittstellenfunktion zwischen Processoren bereitgestellten Signale. Dazu gehören beispielsweise vom Zeiitralsteuerungsprocessor 29' ein Synchronisiersignal STPTC und weitere Signale, die angeben, daß entweder der Processor 29' Signale vom Vermittlungsprocessor 12 aufnehmen muß oder Signale· zu diesem Processor und seinen zugeordneten Speicherschaltungen aussenden muß. Außerdem liefert der Processor 12 in typischer Weise über die Steuerlogik 86 ein Antwortsignal, das den Zentralsteuerungsprocessor 29' davon in Kenntnis setzt, daß früher angeforderte Daten assambliert worden sind und in einem noch zu beschreibenden Ausgangspufferregister bereitstehen.

Ausgangssignale der Steuerlogik 86 werden in erster Linie benutzt, um das Laden und die Ausgangsbetätigungsfunktionen verschiedener Schnittstellenregister zu steuern, die den Processor speichern und dem Zentralsteuerungsprocessor 29' zugeordnet sind. Diese Steuersignale sind in einigen Fällen im Zeitdiagramm gemäß Pig. 6 dargestellt. Im anderen Pail ist ihre Verwendung bei der nachfolgenden Erläuterung der Schnittstellenlogik zwischen dem Zentralsteuerungsprocessor 29' und den Vermittlungsprocessor-Speichern erläutert.

Ein Sender-Empfänger 48 sorgt für eine doppelt gerichtete

909816/0906

Übertragung von Daten und Adressensignalen zu und vom tralsteuerungsprocessor 29' über einen doppelt gerichteten 16-Mt-BuS. Dem Sender-Empfänger 48 ist außerdem ein einseitig gerichteter 16-Bit-Eingangsbus BUT 0-15 zugeordnet, um Daten- und Adressensignale von-.den dem Yermittlungsprocessor 12 zugeordneten Speichern aufzunehmen. Auf entsprechende V/eise überträgt ein 16-Bit-Ausgangsbus BOUT 0-15 Daten- und Adressensignale vom Zentralsteuerungsprocessor zu diesen Speichern. Die Übertragungsrichtung von Signalen im Sender-Empfänger 48 wird jeweils durch bekannte Logikschaltungen innerhalb der schematischen Darstellung dieses Registers gesteuert, wobei normalerweise Signale in Auswärtsrichtung vom Zentralsteuerungsprocessor 29' über die Schaltung geführt v/erden, und zwar in Abwesenheit eines Steuersignals, das die Koinzidenz eines datenanfordernden CCP-Signals und eines Yermittlungsprocessorsignals angibt,das aufgrund seines Antwortsignalzustandes bedeutet, daß die Daten bereit sind.

Die Signalbits BOTJT 0-15 vom Sender-Empfänger 48 finden auf mehrfache Weise Verwendung. Sie gelangen direkt zum Programmspeicher 28 als Eingangsdaten, um den Speicher mit den jeweiligen Unterprogrammbefehlen zu laden, die den Processor 12 veranlassen, eine Gesprächssignalvermittlung und -verarbeitung auszuführen. Die gleichen Signale BOTJT 0-15 werden außerdem an ein Pufferregister CCPIN 80 als Daten zum laden des Datenspeichers 30 gegeben. Die Signale werden in das Register 80 unter Takteinfluß durch ein CCPRW-Signal von der

909816/0906

.--es·- ta

28442H

Steuerlogik 86 eingegeben, das beim Auftreten des CCPEN-Signalsimpulses in Fig. 6 nach einem Koppelsteuersignal von der Logikschaltung 55 erzeugt wird, welches angibt, daß der Zentralsteuerungsprocessor 29' Daten zum Datenspeicher 30 aussenden muß. Das Ausgangssignal des Registers 80 wird durch das regelmäßig auftretende Signal CCPEtI der Logikschaltung 86 freigegeben. Demgemäß wird der Ausgang des Registers periodisch zum Laden des Datenspeichers 30 freigegeben, unabhängig davon, ob tatsächlich neue Daten im Register 80 vorhanden sind, wobei eine Eingabe in den Speicher 30 nur aufgrund des V/RTDM-Signals von der Logikschaltung 86 stattfindet. Die Signale BOUT 0-15 werden außerdem beim Auftreten des oben erwähnten Signals SYWC aus dem Zentralsteuerungsprocessor 29' an ein Adressenregister 50 übertragen. Diese Adresseninformation im Register 50 steht dauernd für einen weiteren Eingang des Multiplexers 49 zum Adressieren des Programmspeichers 28 bereit. Der Multiplexer wird durch das C/P-Signal veranlaßt, Ausgangssignale des Registers 50 bei einem Eingangsleitungszugriff zum Speicher zu geben und Ausgangssignale des Zählers 51 bei einem Zugriff des Processors 12 zum Speicher 32.

Beim Laden von Daten in den Programmspeicher 28 veranlaßt ein WRTPM-Signal aus der Logikschaltung 86 das Einschreiben' in den Speicher. Dieses Signal erscheint zur CCPEN-Taktimpulszeit gemäß" Pig. 6 nach dem Auftreten von Steuer- und Adressensignalen aus dem'Zentralsteuerungsprocessor 29',

909816/0906

284421«

die angeben, daß die Zentralsteuerung den Programmspeicher schreiben will. Der Processor 29' ist zweckmäßig mit der Möglichkeit einer Hilfszuordnung bekannter Art ausgestattet, um beim Herstellen und Auflösen von Gesprächswegen gespeicherte Informationen in den Speicher 28 zu übertragen und eine kontinuierliche Zuordnung von Speicherraum für jedes neu zu speichernde Unterprogramm sicherzustellen.

In Pig. 2 sind zwei Quellen für die zum Sender-Empfänger 48 laufenden Signale BIF 0-15 gezeigt. Eine dieser Quellen ist der Datenausgang des Programmspeichers 28 über ein CCP-Register 65. Dieses Register wird durch ein RDPM-Funktions-Taktsignal aus der Logikschaltung 86 getaktet, das von einem Signal aus der Koppellogik 55 abgeleitet wird, welches angibt, daß der Zentralsteuerungsprocessor 29' Ausgangsdaten aus dem Programmspeicher 28 lesen will. Der Ausgang des CCP-Registers 65 wird durch ein ENBIiM-Signal aus der Logikschaltung 86 betätigt, das angibt, daß der Zentralsteuerungsprocessor 29' Daten aus diesem Register empfangen will und daß ein Synchronisationssignal vom Processor 29' angekommen ist. Es gibt ferner an, daß das Register 65 aus dem Programmspeicher 28 geladen worden ist, das heißt, daß eine Antwort bereitsteht. Eine weitere Quelle für die Signale BDT 0-15 ist ein CCPOUT-Register 83, in das Daten beim Auftreten des Signals RWCCP aus der Logikschaltung 86 nach einem Signal aus dem Processor 29.' eingegeben werden, das angibt, daß der Processor Daten aus dieser Quelle benötigt. Auf entsprechende Weise wird

909816/0906

das vom Register 83 zum Sender-Smpfänger 48 laufende Ausgangssignal asynchron durch das vorerwähnte Signal EHBIM bei einer Anzeige freigegeben, daß der Processor 29' Daten aus dieser Quelle benötigt.

Eine weitere Schnittstellenübertragung zwischen dem Vermittlungsprocessor 12 und dem Bedienungsprocessor 31 erfolgt über den Datenspeicher 30 und Pufferregister SRVIlT 79 und SRVOUT Das Register 79 wird zweckmäßig vom Bedienungsprocessor 31 durch das Taktzählerbit GT3 geladen. In manchen Fällen ist es jedoch besser, diese Art des Taktsignals aus dem Bedienungsprocessor 31 zu.liefern. Die Übertragung des Ausgangssignals vom Register 79 zum Speicher 30 wird durch das periodische Signal SRVI (Pig. 6) betätigt, das als Ausgangssignal der logikschal tung 86 auftritt. Auf entsprechende Weise wird das Register 82 aus dem Speicher 30 durch das periodische Signal SRVO geladen, und sein Ausgang wird kontinuierlich immer dann betätigt, wenn der Bedienungsprocessor das Register abtastet.

Der Rest der vorliegenden Beschreibung befaßt sich mit Einzelheiten des Vermittlungsproeessors 12 und seiner Arbeitsweise mit Bezug auf Signale, die der Processor zwischen unterschiedlichen Teilen des Speichers 32 unter Mitwirkung des Datenspeichers 30 und unter Steuerung des Programmspeichers 28 und des Zentralsteuerungsprocessors 29' überträgt. In Pig. 2- übernimmt der Gesprächspufferspeicher 32 die kombinierten Punktionen der Speicher 17 bis 20 in Pig. 1. Der Speicher

909816/0906

32 wird durch, jeweils eine einzige Gruppe von Adressensignalen aus einem Multiplexer 33 adressiert, und Eingangsdaten werden über einen Multiplexer 36 geliefert. Beide Multiplexer werden durch das taktabgeleitete Signal O/P gesteuert, wodurch.' ein Eingangsieitungszugriff zum'Speicher 32 während einer von jeweils vier Taktzeiten des .Ämtstaktes möglich, ist und der Vermittlungsprocessor 12 einen Zugriff zum Speicher 32 während einer oder mehrerer der restlichen vier Taktzeiten durchführen kann.

Der Gesprächspufferspeicher 32 ist ein einzelner Speicher, der so ausgelegt ist, daß er die oben*in Verbindung mit den vier Speichern 17 bis 20 in Pig. 1 beschriebene "Ping-Pong" Speicherfunktion ausführen kann. Der einzelne Speicher 32 in Fig. 2 wird im Timesharing betrieben, um eine einzelne handelsübliche Speicheranordnung für ein kleines Amt der gezeigten Art, das heißt, für 256 Teilnehmer zweckmäßig verwenden zu können. Die Verwendung handelsüblicher Speicher in · Verbindung mit dem unter Bezugnahme auf !ig. 1 beschriebenen Verfahren ermöglicht üblicherweise eine Anordnung, die für größere Amter geeignet ist, ergibt aber bei Anwendung in einem kleinen Amt viel unbenutzten Speicherraum. Beispielsweise kann zur Erläuterung ein Processor 12 mit einem 11-Bit-Befehlsadressenfeld etwa 350 Teilnehmer (256 bei dem dargestellten Ausführungsbeispiel) bedienen. Durch eine geeignete Vergrößerung des' Adressenfeldes und eine erhöhte Verschachtelung bei der Befehlsausführung kann der gleiche Processortyp etwa 2000 Teilnehmer mit der gleichen Taktfrequenz von 16 MH, bedienen. g_09(J1e/0906

28ΑΑ21Α

In Pig. 2 sind die A- und B-Eingangskabel 10 über eine 3?ormatlogik 39 angekoppelt, die so ausgelegt ist, daß sie die digitalcodierten Signalabtastwerte auf den Eingangskabeln in ein Format umwandeln kann, das dem Speicher 32 die Möglichkeit gibt,.diese Signale auf eine für die Signalverarbeitung zweckmäßige Weise zum Vermittlungsprocessor 12 zu geben. Bei dem Ausführungsbeispiel, das digitalisierte Pulscode-Abtastwerte vorsieht, ist das für die Verarbeitung zweckmäßige Format ein wortserielles, bitparalles Format, bei dem die Bits jedes Wortes für die verwendete Godierregel in konventionell geordneten Bitpositionen erscheinen. Bei typischen kommerziellen Übertragungsanlagen werden PCM-Signale üblicherweise in einem bitseriellen, v/ortseriellen Format über mehrere Kabel übertragen. Demgemäß müssen diese Signale in das bitparallele, v/ortserielle Format umgewandelt v/erden, wobei Abtastwörter von den Kabeln A und B seitlich ineinandergeschoben sind, das heißt, bei dem Ausführungsbeispiel abwechseln. Die Formatlogik 39» die durch da3 16-MHz-Ausgangssignal der laktquelle 52 angesteuert wird, führt diese Funktion aus und liefert wortverschachtelte Signalfolge an einen Eingang des Multiplexers 36. Es sind verschiedene Verfahren zur Durchführung der erforderlichen Formatumwandlung bekannt. Ein Beispiel ist die Verwendung von Schieberegistern zur Umwandlung aus dem seriellen in das parallele Forma für jades Kabel und anschließend die Verwendung eines getakteten Multiplexers zur Verschachtelung der bitparallelen Abtastwerte.

909816/0906

⁵^ 284A2U

Der Multiplexer 36 wird durch, das oben erwähnte periodische C/P-Taktsignal veranlaßt, zwischen aufeinander folgende Abtastwörter aus der Logik 39 drei ähnlich aufgebaute, digitalcodierte Signalabtastwerte von einer Ausgangsschaltung 38 des Vermittlungsproeessors 12 einzuschieben. Das Ausgangssignal des Multiplexers 36 wird als Dateneingangssignal an den Gesprächspufferspeicher 32 gegeben.

Ein Datenausgangssignal vom Speicher 32 erscheint an einem Ausgangsanschluß 40 und wird über eine weitere Pormatlogikschaltung 41> die Operationen umgekehrt wie die der Pormatlogik 39 ausführt, geführt, um digitalcodierte Signalabtastwerte bitseriell und wortseriell auf das jeweilige A- und B-Ausgangskabel 16 zu geben. Das Ausgangssignal des Speichers 32 wird außerdem an einen Eingang eines Multiplexers 42 angelegt, der Signale an eine Eingangsleitung 43 des Vermitt-Iungsprocessor3 12 in Pig. 3 gibt. Das C/P-Signal betätigt die Übertragung vom Speicher 32 zum Multiplexer 42 nur während der Processor-Zugriffszeiten des C/P-Signals in Pig. 6 und betätigt die Formatlogik 41 nur während der Kabelzugriffszeiten des gleichen Signals. Während der letztgenannten Zugriffszeiten verbindet der Multiplexer 42 den Ausgang des Speichers 30 mit der Leitung 43.

Der Speicher 32 ist in Pig. 2 in einen oberen und einen unteren Teil 32A bzw. 32B unterteilt, die beispielsweise den Speieherpaaren 17, 19 bzw. 18, 20 in Pig. 1 entsprechen.

909816/0906

- is

28U2U

Wenn also während einer Abtastperiode ein Zugang zu einem Speicherteil, beispielsv/eise 32A für die Kabel erfolgt, so nimmt der Yermittlungsprocessor 12 einen Zugriff zu dem anderen Speicherteil, beispielsweise 32B vor. Die Zugriffsvorgänge sind dabei entsprechend der Darstellung im Kurvenzug C/P gemäß Hg. 6 unterteilt. Bei einem Zugriff durch die Kabel wird entsprechend der Darstellung eine wie der kehr ende Folge A-IF, Β-ΙΪΓ, A-OUT, B-OUT eingehalten. Fahrend der nächsten Abtastperiode werden die Sanktionen der beiden Speicherteile ausgetauscht. Dieser Austausch erfolgt gemäß Pig. durch das G-ERADE/UITGERADE-Abtastperiodensignal CT 11, das bewirkt-, daß die Adressen unterschiedliche Bereiche des Speichers 32 beeinflussen.

Das Adressieren des Speichers 32 wird durch den Multiplexer 35 durchgeführt, der zwischen zwei Gruppen von Eingangssignalen abhängig vom C/P-Signal wählt. Der Multiplexer 33 ver- ' wendet neun Adressenbits und das CT-11-Signal zur Adressierung der verschiedenen Wortstellen im Speicher 32 derart, daß sich nach außen hin die gleichen Lese- und Schreibmöglichkeiten ergeben, wie sie für die Speicher 17 bis 20 in Pig. 1 beschrieben worden sind. Während des Kabelabschnitts der Zeitunterteilung wird der Speicher 32 durch Taktzählersignale CT 2-10 und während des Processorabschnitts der Zeitunterteilung durch Processor-erzeugte Adressen PA 0-8 von einem Multiplexer 46 adressiert. Der Multiplexer wählt zwischen zwei zusätzlichen Gruppen von Eingangsadressensig-

909816/0906

28442H

naleii entsprechend dem Zustand des Processorbefehlsbits OPA9,10, das durch eine FAITIKFunktion in einem Gatter 45 verknüpft worden ist, um zwischen Befehlsadressenbits OPA 0-8 und Hinweisregister-Adressenbits PTR 0-8 zu wählen. Die Zugriffsmöglichlceit des Gesprächspufferspeichers 32 vom Hinweisregister aus trägt weiter zur Anpassungsfähigkeit der Anlage bei, wird aber nicht bei der Routine-Signalverarbeitung benutzt.

Die vom Processor gelieferten Adressen für den Speicher 32 ermöglichen einen wahlfreien Zugriff zum Speicher. Aus Pig. β und den vom Zähler gelieferten Adressen CI2-10 ergibt sich jedoch, daß die sequentiellen Kabeleingangs- und Ausgangssignalabtastwerte zwischen den Wortstellen im Speicherteil 32A und im Speicherteil 32B abwechseln. Dadurch wird eine volle Ausnutzung der 1024 Speicherstellen im Speicher 32 sichergestellt. Da die Zählersignale CT2-10 statt der Signale ΟΪ0-8 benutzt werden, werden keine Speicherstellen während drei' Caktzeitintervalle ausgelassen, für die nur der Processor 12 einen Zugriff zum Speicher 32 erlangen kann. Ein Signal WRIDl]J aus der Steuerlogik 86 ermöglicht das Einschreiben in den Speicher 32 während jeder der Eingangskabel-Zeitperioden -des C/P-Kurvenzuges in Fig. 6. Die Schreibfunktion wird außerdem während der Termittlungsprocessor-Abschnitte des C/P-Kurvenzuges ermöglicht, wenn der Processorbefehl eine Übertragung von Daten zum Speicher 32 verlangt.

90981S/Ö9G6

28U2U

Der Processor 12 ist in Pig. 3 dargestellt und wird durch Befehle gesteuert, die vom. Programmspeicher 28 in Eig. 2 über ein Befehlsregister 47 geliefert werden. Auf der Processoreingangsleitung 43 erscheinende Daten v/erden wahlweise an ein B-Register 53, ein A-Register 56 oder einen Multiplexer 57 oder mehrere von diesen angelegt und dann über den Multiplexer in ein Hinweisadressenregister 58 geführt. Die vorgenannten Register sind alle dreistufige Flip-Flop Register bekannter Art, in die Signale parallel geladen v/erden, wenn ein Takt an die Registereingänge angelegt ist, und aus denen Signale bitparallel abgeleitet werden, wenn der Registerausgang dadurch betätigt wird, daß er in einen Zustand niedriger Impedanz gebracht wird, in welchem die während einer vorhergehenden Eingangstaktzeit eingespeicherte Information verfügbar wird. Wenn der Registerausgang nicht betätigt ist, befindet er sich im Zustand hoher Impedanz, in weichem die gespeicherten Informationen am Ausgang nicht zur Verfügung stehen. Der Ausgang des Hinweisadressenregisters ist in typischer Weise kontinuierlich durch Erdpotential betätigt, das nicht getrennt dargestellt ist. Es ergibt sich jedoch an dieser Stelle, daß alle verschiedenen, möglichen Wege für die Übertragung von Daten von der Eingangsleitung 43 über den Processor 12 notwendigerweise wenigstens ein getaktetes Register enthalten.

Das Ausgangssignal des B-Registers 53 wird auf einen Verarbeitungsdatenbus 59 gegeben, auf dem Signale mit der Kenn-

909816/0906

284A2U

zeiclinung PD0-15 erscheinen. Dieser Bus ist mit der Ausgangsleitung 38 des Processors verbunden, die wiederum zu einem Eingang des Dateneingangsmultiplexers 36 für den Speicher 32 führt. Der Verarbeitungsdatenbus 29 führt außerdem zum Dateneingang 60 des Datenspeichers 30 und zu Eingangsanschlüssen des Codewandlers 61, dessen Ausgang nach einer weiteren Taktverknüpfung ebenfalls auf den Bus 59 gegeben wird.

Der Codewandler 61 führt wählbar Formatänderungen durch, um einen linearen Impulscode in einen kompandierten Code, einen kompandierten Code in einen linearen Code und einen kompandierten Code in einen kompandierten Code mit selektiv unterschiedlichen Werten für eine Verstärkung oder Dämpfung umzuwandeln. Alle 16 Bit-Signale PD0-15 liegen dauernd am Codewandler 61 an. Die Bits PD0-11 gelangen dabei an einen Wandler 62 für eine Umwandlung von linear auf kompandiert unter Verwendung einer verdrahteten logik. Der Wandler 62 nimmt außerdem das Bit PD12 auf (das Vorzeichen Bit der linear codierten Daten mit 13 Bit). Der Wandler 62 arbeitet nach einem bekannten Verfahren und erzeugt ein kompandiertes Ausgangssignal mit 7 Bit, das drei Segmentnummer-Ausgangsbits und vier Amplituden-definierende Bits enthält, die sich auf jedes Segment anwenden lassen. Diese sieben Bits werden an eine Gruppe von Eingängen eines Multiplexers 66 übertragen.

Im Codewandler 61 ist außerdem eine Gruppe von Festwertspeichern (ROH) enthalten, die gemeinsam mit 63 bezeichnet sind.

909816/0006

Zur Erläuterung sind im Wandler 61 seclis !Festwertspeicher vorhanden, die alle durch die Bits PD0-6 des Verarbeitungsdatenbus adressierbar sind und 128 unterschiedliche Werte (Adressen im ROM) in einem kompandierten Codesystem definieren. Die noch zu beschreibenden Befehlsbits 0PA5-7 des Processors 12 wählen einen der sechs ROMs 63 aus, entsprechend der Adresseninformation vorher berechnete und gespeicherte Daten gemäß der diesem ROM zugeordneten Punktion auszulesen. Eine dieser ]?unktionen ist die Umwandlung von kompandiert auf linear und die anderen fünf sind eine Umwandlung von kompandiert auf kompandiert mit 2, 3, 5, 6 dB Dämpfung und zwei dB Verstärkung. Die ROMs 63 liefern 12 Ausgangsbits (£ür kompandierte Ausgangswerte enthalten nur die sieben niedrigststelligen Bits Informationen) an eine zweite Gruppe von Eingängen des Multiplexers 66.

Der Multiplexer 66 wird durch den Zustand des Befehlsbits OPA10 veranlaßt, entweder den kompandierten Ausgang Wandlers 62 oder den Ausgang (linear oder kompandiert) der ROMs 63 zu wählen. Die gewählte Signalgruppe wird in ein O-Register geladen, wenn ein Signal CCLK auftritt..Ein nachfolgender Processor-Verschiebebefehl bewirkt, daß ein CEIT-Signal das Ausgangssignal des Registers 68 auf den Bus 59 gibt, damit es unter Takteinfluß an den jeweiligen Bestimmungsort gebracht werden. Jede Gruppe von Eingängen des Multiplexers weist außerdem Terbindungen auf, um die Bits PD13-15 des Verarbeitungsdatenbus mit einer anderen Gruppe durchzulassen,

909816/0906

28442U

da diese für eine Verwendung als Steuerbits cur Verfugung stehen, um im Amt für eine ITacIiricliteiiübertragung zwischen der gemeinsamen Steuerung und Teilnehmerleitungs-Schnittstelleneinheiten verwendet zu werden. Außerdem weist der Multiplexer Verbindungen auf, um das Vorzeichenbit PD12 von linearen Eingangssignalen des Wandlers 61 in die richtige, das heißt, die achte Ausgangsbitposition für den kompandierten Ausgang des Wandlers 62 zu führen. Auf entsprechende Weise gibt eine nicht dargestellte Koinzidenzlogik, die auf den Zustand der Befehlsbits OPA5-7 anspricht, das Vorzeichen in die achte Bitposition für kompandierte Ausgangssignale der ROMs 63 und schafft die Möglichkeit, daß das achte Bit des ROM-Ausgangssignals für linear codierte Ausgangssignale über den Multiplexer 66 läuft.

Ein weiterer möglicher Weg für Signale im Processor 12 verläuft über eine Schiebeeinrichtung 69 vom Verarbeitungsdatenbus 59 zu einem B-Eingang einer Arithmetik-logikeinheit (AIiTJ) 70. Bei einer Betätigung verschiebt die Schiebeeinrichtung 69 ankommende Datenbits entweder um eine oder zwei Bitpositionen nach rechts oder um eine Bitposition nach links oder Überhaupt nicht, und zwar unter Steuerung eines 2-Bit-r Feldes in Befehlen, die eine Operation der ALU-Einheit 70 verlangen.

Das A-Register 56 nimmt Ausgangsbits MD0-15 des Multiplexers 42 beim Auftreten eines ACIK-Signals auf. Die Bits MD13-15

909818/0906

28442H

werden jedoch an das Register 56 über einen Vorseichen-Erweiterungsmultiplexer 54 gegeben, der unter Ansprechen auf vorbestimmte Processor-Befehlsbits selektiv den Binärzustand des Vorzeichenbits MD12 eines linear codierten Wortes die Bits MD13-15 überschreiben läßt, die im anderen Palle üblicherweise für eine Steuerübertragung der Teilnehmerleitungseinheit mit der Zentralsteuerung und dem Bedienungsprocessor 31 verwendet v/erden. Wenn ein Wort mit solchen Steuerbits zu verarbeiten ist, veranlaßt eine Koinzidenz der Signale SE und AlUEX den Multiplexer 54, den Zustand des Vorzeichenbits MD12 für eine Substitution in den Bitpositionen MD13-15 auszuwählen, so daß diese Bitpositionen für einen Berechnungsüberlauf benutzt v/erden können und auf diese Weise die Steuerbits Berechnungsvorgänge nicht stören. Im anderen Falle läßt der Vorzeiehen-Erweiterungsmultiplexer 54 die Bits IiD13-15 einfach zusammen mit den Bits MD0-12 zum A-Register 56 durchlaufen. Das Ausgangssignal des Registers 56 wird beim Erscheinen eines AEF-Steuersignals an den Α-Eingang der ALU-Einheit 70 gegeben.

Ein weiterer Weg vom Bus 59 zum B-Eingang der ALU-Einheit führt über eine Bereichslogikschaltung 71 und ein R-Register 72, Die Bereichslogikschaltung wird benutzt, um die im Vorzeichen-Erweiterungsmultiplexer 54 beseitigten Steuerbits in ihre richtige Position· im sich ergebenden ALU-Ausgangssignal zu bringen und einen Überlauf in diesem Ausgangssignal zu beseitigen. Das wird erreicht, indem das Ausgangssig-

909816/0906

nal über die Bereichslogik geführt wird, in der die Tier höchststelligen Bits des Wortes zur Feststellung eines Überlaufzustandes geprüft werden. Wenn alle vier Bits sich nicht im gleichen Zustand befinden, ist entweder ein positiver oder ein negativer Überlauf aufgetreten, und die 12 niedrigststelligen Bits werden im Register 72 auf der Grundlage des Binärzustandes des Yorzeichenbits und mit Hilfe verdrahteter Logik auf ihren maximalen 12-Bit-Wert gebracht. Wenn kein Überlaufzustand vorhanden ist, werden die genannten 12 Bits vom Verarbeitungsdatenbus 59 im Register 72 festgehalten, um später direkt zum B-Eingang der ALU-Einheit übertragen zu werden. Zur Wiederherstellung der drei Steuerbits wird das ursprüngliche Wort (vor der Vorzeichenerweiterung) wieder aus dem Speicher 32 in das B-Register 53 gelesen und von dort über eine leitung 64 zur Bereichslogik übertragen, um dort im Register 72 mit den 13 niedrigststelligen Bits zur Weiterleitung an den B-Eingang der ALTJ-Einheit rekombiniert zu werden. Zu diesem Zeitpunkt ist das Register 56 abgeschaltet, und das vollständige Zeichen am B-Eingang wird dann an einen durch einen Befehl vorgegebenen Bestimmungsort ausgegeben.

Die AIU-Einheit 70 kombiniert Signale an ihrem A- und B-Eingang durch eine Operation, die durch ein ALU-Bitfeld in Befehlen für den Processor 12 angegeben wird. Das Ausgangssignal der ALU-Einheit 70 wird an ein X-Register 73, ein Z-Register.76 (gewählt durch entsprechende Taktsignale YCLK oder ZCLK, die durch Befehls-Bestimmungsbitfelder und durch Amts-

309816/0906

28AA2U

tafctsignale erzeugt v/erden), einen Eingang eines Hinweisadressenregisters-Eingangsmultiplexers 57 oder eine ELag-Logikschaltung 77 gegeben. Ausgangssignale des T- und Z-Registers 73 und 76 gelangen zur Processorausgangsleitung 38 und zum Verarbeitungsdatenbus 59.

Das Hinweisadressenregister 58 nimmt .die 11 niedrigststelligen Bits der 16-Bit-Datenwörter über einen Multiplexer

57 entweder von der Eingangsleitung 43 oder vom Ausgang der ALU-Einheit 70 abhängig davon auf, ob die ALU-Einheit durch ein ALUEX-Signal betätigt ist. Ausgangssignale der Register

58 werden in den hintereinander liegenden Multiplexern 46 und 33 zur Adressierung des Gesprächspufferspeichers 32 benutzt* Unter bestimmten Bedingungen des Befehlsbitfeldes werden sie außerdem zur Adressierung des Datenspeichers 30 über einen Multiplexer 78 im Verlauf von Processor-Operationsabschnitten der C/P-Signalzyklus-Zeitunterteilung benutzt. Diese letztgenannte Verwendung der Hinweisadressen-Ausgangssignale zur Adressierung des Datenspeichers erleichtert beispielsweise die Bildung von Verstärlcungstabellen für die Festwertspeicher 63 oder das Multiplexen von mehreren Teilnehmersignal-Abtastwerten auf einen Ausgangsgesprächskanal der Vermittlungsanordnung.

Die Plag-Logilischaltung 77 in Fig. 3 stellt beispielsweise einen Nur-Full-Zustand für das Aus gangs signal der AIiU-Einheit 70 fest und benutzt diesen Zustand zur Feststellung des Zu-

909816/0906

2944214

Standes von swei Befehlsbits, vrenn die ALU-Einheit 70 betätigt ist, um ein I¹Iag-Signal zu erzeugen, das feststellt, ob der nächste oder weitere bedingte Befehle, die noch zu beschreiben sind, ausgeführt werden.

Das Befehlsregister 47 speichert kurzzeitig 16-Bit-Befehle vom Programmspeicher 28, um die in der Registerdarstellung gemäß Fig. 3 gezeigten Befehlsbits OPA0-15 zu liefern, die vom Processor 12 und zugeordneten Schaltungen auf vielfältige Weise benutzt werden. Außerdem erzeugt die mit unterschiedlichen Bitfeldausgängen gekoppelte Decodierlogik entsprechend der Darstellung in Pig. 3 die Takt-, Betätigungs- und Steuersignale für den Processor 12. Die Befehle gehören zu drei Eaupttypen, und Pig. 5 zeigt die verschiedenen Befehlsbitfelder jedes Typs. Zu den bei dem vorliegenden Ausführungsbeispiel benutzten drei Typen gehören Signalumwandlungsbefehle (COFV), Signalübertragungsbefehle (MOV) und Arithmetik/ Logikeinheit-Befehle (ALlT). Bei allen drei Befehlstypen ge-, ben die drei höchststelligen Bits OPA13-15 (OP1-3 in KLg. 5), die vom Register 47 geliefert werden, einen Operationscode mit einem von acht Werten an, die in Tabelle I zusammen mit der jeweils befohlenen Punktion angegeben sind.

909816/0906

28ΑΑ21Α

Tabelle I

OP-Code	Befohlene	Decodiertes
Wert	Punktion	Steuersignal
0	NOP/CONV	M J M
1	übertragen Y zum Speicher	YEN
2	übertragen C zum Speicher	CEIT
3	übertragen B zum Speicher	BEN
4	übertragen Speicher zu B	BCLK
VJl	übertragen Speicher zu A	ACLK
6	übertragen Speicher zu Ptr	PCLK
7	ALU-Operation	ALOEX

"Speicher" bezieht sich auf eine adressierte Speieherstelle entweder im Speicher 30 oder im Speicher 32. Der Codewert 0 wird von der Anlage als "keine-Operation-Code" (NOP) gedeutet, mit Ausnahme derjenigen Fälle, in denen das Ausgangsbit 0PA11 des Registers 47 den Zustand 1 und das Bit 0PA12 den Zustand 0 haben. In diesem Pail wird der Befehl als Umwandlungsbefehl (CONY-Befehl) gedeutet. Mit Ausnahme dieser CONV-Befehle veranlaßt der NOP-Code, daß der Processor 12 frei ist, und zwar selbst während derjenigen Amtstaktperioden, zu denen der Gesprächspufferspeicher 32 im anderen Pail für den Processor verfügbar ist. Der Wert 7 des Operationscodefeldes verlangt die Ausführung einer Operation der ALU-Einheit 70 entsprechend einer von acht verschiedenen Punktionen, die durch ALU-Codebits 0PA5-7 gekennzeichnet werden.

Ein Bedingungsbit COH (0PA12 in Pig. 3) wird in MOV-und ALU-Befehlen gemäß Pig. 5 benutzt, um festzulegen, ob ein Befehl direkt und ohne Bedingung auszuführen ist. Das Ausgangssig-

909816/0906

28442H

nal GOlT des Registers 47 v.drd in einen Gatter 44 nit dem Au s gangs signal !S¹LaG- der Flag-Logik 77 durch eine ITAHD-Ifunktion verknüpft, um ein Signal EXEC zu erzeugen, das bei Zusammentreffen eines rückgestellten !"lag-Bits und eines eingestellten Bedingungslos die Decodierlogik für OPA13-15 abschaltet. Wenn ein Befehl unter einer Bedingung auszuführen ist, so muß diese Bedingung in einem früheren Befehl angegeben worden sein, und zwar dadurch, daß das Ausgangssignal der Arithmetik/Iiogikeinheit 70 in einem vorbestimmten Zustand, das heißt, im Zustand mit nur Bull-Werten wie oben für dieses Ausführungsbeispiel angegeben, zum Einstellen eines Flag-Zeichens benutzt wird. Das geschieht auf eine durch die Flag-Steuerbits F₂ F.j (OPA0-1 in Pig. 3) des gleichen Befehls dargestellte Weise, der die Bedingung berechnet. Die Flag-Steuerbi.ts haben also die in der folgenden Tabelle II angegebenen Auswirkungen, wobei eine Bezugnahme auf das ALU-Ausgangssignal ein solches Ausgangssignal für den genannten früheren Befehl bedeutet, der den ALTJ-Ausgangszustand berechnet.

Tabelle II Werte FLAG-Zustand ALU-Ausgangszustand

0	eingestellt
1	eingestellt
2	eingestellt
3	NOP

Wenn ein Befehl die HOP-Bedingung in den Flag-Steuerbits enthält, so bedeutet dies einfach, daß das Flag-Bit unabhängig

909816/0906

28442H

von Zustand des ALU-Ausgangssignals nicht geändert v/erden kann. Der Ji¹I ag-Zu st and "eingestellt" bedeutet ein binäres Ausgangssignal mit der Ziffer 1 der Flag-Logik 77. Natürlich kann das Flag-Bit in den Binärzustand O durch einen Befehl gebracht werden, der beispielsweise eine vorbestimmte, von Null abweichende Konstante aus dem Datenspeicher 30 über die ALU-Einheit 70 bei einer Kur-B-Operation überträgt, wenn die Flag-Steuerbits den Wert 1 haben. Da die geforderte Bedingung nicht durch die Konstante erfüllt wird, wird das Flag-Bit in den Binärzustand mit der Ziffer 6 zurückgestellt.

Für MOV-Befehle wird ein Vorzeichenerweiterungsbit SE (0PA11 in Fig. 3) als Befehl gedeutet, den Zustand des Vorzeichenbits MD12 auf die Bits MD13-15 eines linear codierten Datenwortes zu erweitern, das vom Multipleser 42 übertragen wird, wie bereits beschrieben. Im anderen Fall geben für MOV-Befehle die übrigen Bits A0-A10 (OPA0-10 in Fig. 3) eine Adresse im Gesprächspufferspeicher 32 oder im Datenspeicher 30 an, zu der oder von der die Daten zu übertragen sind.

Für ALU-Operationen geben die Bits S₁ S₂ (OPA10-11 und SH0-1 in Fig. 3) eine von vier wählbaren Datenverschiebungen an, die in der Schiebeeinrichtung 69 durchzuführen sind, wenn Daten vom Bus 59 zum B-Eingang der ALU-Einheit 70 laufen. Die verfügbaren Verschiebungen für die Werte 0-3 dieser beiden Bits sind eine Rechtsverschiebung um zwei Bitpositionen, eine Rechtsverschiebung um eine Bitposition, keine Verschie-

909816/0906

28442U

bung oder sine- linksverschiebung um eine Bitposition. Diese Art einer Schiebeangabe wird beimtst, wenn die Schiebeeinrichtung 69 durch ein Signal SEIi aus einer nicht getrennt dargestellten Koinzidenslogik betätigt ist, die auf den Zustand 0 eines Sits von 0PA5-7 anspricht.

Die ALü-Befehlsbits IrT₁, IiTp (OPA8-9 in Pig. 3) geben eine von drei Quellen an, deren Ausgang betätigt ist, um Ausgangssignale an die Schiebeeinrichtung 69 su liefern. Eür die vier Vierte 0-3 dieser Bits sind die gewählten Quellen: Keine, Y-Regicter 75, Z-Register 76, B-Register 53.

Die ALU-Befehlsbits SC₁-SC₃ (OPA5-7 in Mg. 3) definieren eine von acht möglichen ALTT-Operationen entsprechend der folgenden !Tabelle III für die entsprechenden Werte dieser Bits.

Tabelle III

Bitfeld- ALTT-

Werte Operation

0 nur B

1 B ninus A

2 A minus B

3 A plus B

4 A φ Β

5 A + B

6 AB

7 Bereich

909816/09ÖS

28U2H

Die für die Werte 1-3 angegebenen Operationen sind arithmetische Operationen, während die übrigen logische Operationen sind. Zusätzlich bewirkt der Viert für die Bereichsoperation (RAIiGE), daß das Signal REIi die Operation der Bereichslogik 71 veranlaßt.

Schließlich geben die Befehlsbits ΟϋϊΊ-3 (0PA2-4 in Pig. 3) einen Bestimmungsort für Ausgangssignale der ALU-Einheit 70 an. Beim vorliegenden Ausführungsbeispiel werden die Vierte 1, 2 und 4 dieser drei Bits benutzt und steuern die Erzeugung von EingangstaktSignalen zum laden des Z-Registers 76, des Y-Registers 73 oder des Hinweisadressenregisters 58.

Für Signalumwandlungsbefehle (CONV-Befehle) gibt eine O der Bits 0P1-3 und CV2 (OPA12-15 in Pig. 3) und eine 1 des Bits CV1 (0PA11) einen solchen Befehl an und bewirken die Erzeugung des Signals CCIK, um umgewandelte Daten nach Übertragung über die Wandlerschaltung 61 in das C-Register 68 unter Takteinfluß einzugeben. Das R/C-Bit (OPA10 in Fig. 3) gibt an, ob der Multiplexer 66 ROM- oder kompandierte Eingangssignale an das C-Register 68 gibt. Die Bits SR₂ SR₁ (0PA8-9 in Pig.3) erzeugen das jeweilige Betätigungssignal für die Quelle der umzuwandelnden Signale, das heißt, eines der Y-, Z- oder B-Register. Die Bits R,, R₂, R^ (OPA5-7 in Pig. 3) nennen eine der für die Umwandlung zu verwendenden ROM-Tabellen, wie oben in Verbindung mit Pig. 3 erläutert, und zwar entsprechend ihren in der nachfolgenden Tabelle IV angegebenen Werten.

309816/0908

-5(Γ -

28442Η

Tabelle IV

ROM-Bit ROM

Werte Tabellenfunktionen

0 . Dämpfung 2 dB

1 Dämpfung 3 dB

2 Dämpfung 5 dB

3 Dämpfung 6 dB

4 Verstärkung 2 dB

5 Umwandlung kompandiert auf linear

Der Datenspeicher 30 in Pig. 2 enthält sowohl Wortstellen eines Bedienungsbereiches als auch Wortstellen eines Kurzzeit-Speicherbereiches (SGR). Bei dem hier erläuterten Ausführungsbeispiel beinhaltet der Bedienungsbereich 256 Wortstellen für eine Nachrichtenübertragung zwischen dem Bedienungsprocessor 31 und dem Vermittlungsprocessor 12. Im Kurzzeit-Speicherbereich sind 640 Wortstellen enthalten und 128 Wortstellen befinden sich in Reserve. Die Reserve kann beispielsweise für eine nachrichtenübertragung über den Außenanschluß 34 in Fig. 1 verwendet werden.

In den Datenspeicher 30 einzugebende Daten erscheinen auf einer Eingangsleitung 60 vom Verarbeitungsdatenbus 59, einem Bedienungseingangsregister (SRVIU) 79 oder einem Zentralsteuerungs-Eingangsregister (CCPIN) 80. Ausgangssignale des Speichers 30 treten auf einer Ausgangsleitung 81 auf, von wo sie an einen Eingang des Multiplexers 42, ein Bedienungsausgangsregister (SRVOUT) 82 oder ein Zentralsteuerungsprocessor-Ausgangsregister (CCPOUT) 83 geführt werden. Steuersignale

909816/0906

• 28A42H

zum talctabhängigen Eingeben von Daten in die vorgenannten Register 79, 80, 82 und 83 sowie zum Auslesen aus diesen Registern sind bereits bei der Erläuterung von Schaltungen zur Sclinittstellenbildung zwischen dem Zentralsteuerungsprocessor 29' und dem Vermittlungsprocessor 12 beschrieben worden.

Der Multiplexer 78 liefert Adressensignale an den Datenspeicher 30 aus einer von vier wählbaren Gruppen von Eingangssignalen in gemeinsamer Festlegung durch die Taktunterteilungssignale C/P und durch PEET-Signale, die periodisch auftretende Zugriffszeiten für die Processoren 12 und 29' entsprechend der Darstellung in Pig. 6 definieren. Der Processor 12 adressiert den Speicher 30 mit Hilfe von AusgangsSignalen des Registers 47 oder 58 dann, wenn er Zugriff zum Speicher 32 hat. In entsprechender Weise adressiert der Processor 29' den Speicher 30 aus dem Adressenregister 50 dann, wenn dieser Processor entsprechend Pig. 6 einen Zugriff erhält. Im anderen Palle wird die Adresse durch Ausgangssignale des Taktzählers 37 bestimmt.

Eine Gruppe von wählbaren Adressensignalen beinhaltet die Signale CCP0-11, die vom Adressenregister 50 geliefert werden. Die Bits 0-9 dieser Gruppe von Signalen ermöglichen dem Zentralsteuerungsprocessor 29' einen Zugriff sowohl zum Kurz-Zeitspeicherbereich· als auch zum Bedienungsbereich. Das Bit 11 gibt die Adressierung des Speichers 30 oder des Speichers

909816/0906

28 an, und das Bit 10 ist bezüglich des Speichers 30 ein Reservebit. Den Adressen zugeordnete Datensignale werden über das GCPIIi- bzw. CCPOUT-Register 80 bzw. 83 zugeführt.

Eine zweite Gruppe der wählbaren Adressensignale enthält Ausgangsbits CT2-10 vom Amtstaktzähler 37 für einen Zugriff zu Speicherstellen des Bedienungsbereichs im Speicher 30 in einer festen Polge. Dieser Zugriff tritt während peeler achten Taktzeit auf (wie in Pig. 6 gezeigt), um den Speieher in Richtung auf das SRVOUT-Register 82 auszulesen oder in den Speicher aus dem SRYIU-Register 79 einzusehreiben, und zwar abwechselnd bei diesen Zugriffsvorgängen und unabhängig davon, ob tatsächlich Daten zu diesen Zeitpunkten fließen. Die Bits CT4-10 werden zweckmäßig als die sieben niedrigststelli« gen Adressenbits verwendet, die 128 benachbarte Speicherstellen definieren. Das Bit GT3 wird als nächsthöherstelliges Bit eingesetzt, um diese Adressen dem einen oder anderen von zwei Blöcken mit 128 Speicherstellen zuzuordnen, nämlich den Blöcken SRVI und SRVO. Das Bit CT2 wird auf entsprechende Weise als nächst höher stelliges Bit verwendet, um einen anderen Block mit 128 Speicherstellen zur Verwendung bei den in Pig. 6 angegebenen Punktionen EXTI und EXTO zu adressieren. Die Bits 0 und 1 werden nicht direkt zur Adressierung des Speichers 30 benutzt·

Die dritte Gruppe von Adressensignalen für den Multiplexer 78 beinhaltet Befehlsbits OPA0-10 aus dem Befehlsregister 47,

S09816/Ö9Ö6

28442U

um eine Speicherstelle entweder im Bedienungsbereich (zur We it er führung von Bedienungsproeessor-lTachrichtenübertragungen zum Vermittlungsprocessor 12) oder im Kurzzeitspeicherbereich (zur Ablage von Daten für eine zukünftige Verwendung oder zur Verwendung von früher dort gespeicherten Daten) zu definieren. Die Bits 0-9 geben die Adresse im Speicher 30 an und das Bit 10 definiert die Adressierung dieses Speichers oder des Speichers 32. Vom Processor 12 ausgelesene oder eingeschriebene Daten durchlaufen notwendigerweise den Verarbeitungsdatenbus 59 oder den Multiplexer 42.

Sine letzte Gruppe von wählbaren Adressensignalen für den Multiplexer 78 beinhaltet Ausgangsbits ΡΪΕ.0-10 vom Hinweisadressenregister 58, um dem Vermittlungsprocessor 12 einen Zugriff zum Kurzzeitspeicherbereich zu verschaffen. Die Bits werden auf die gleiche Weise wie die oben erwähnten Bits ÖPA0-10 zugeführt. Die diesen Adressen zugeführten Daten werden beispielsweise über den Bus 59 und den Multiplexer übertragen, um einen Zugriff zu Tabellen zu gewinnen oder eine neue oder im Augenblick berechnete Hinweisadresse für einen Zugriff zu einer Adresse im Kurzzeitspeicherbereich zu verwenden, und zwar für Daten, die zu einem Ausgangsleitungskanal gehen, beispielsweise einem Kurzzeit-Summierregister für eine Verarbeitung von Konferenzgesprächen.

Das Einschreiben in den Datenspeicher 30 wird durch ein WRTDM-

909816/0906

28442H

Signal aus der logikschaltung 86 betätigt, Dieses Signal wird aus einer ODER-Iogik gewonnen, um das Einschreiben dann freizugeben, wenn die verschiedenen Adressen- und Datenquellen bereit sind. Beispielsweise tritt das Signal WRTDM während jeder SRVT-Periode im Kurvenzug in Fig. 6 auf. Außerdem erscheint es in CCP-Perioden des gleichen Kurvenzuges, wenn der Processor 29' ein Signal ausgesendet hat, das die Notwendigkeit einer Datenausgabe zum Speicher 30 angibt. Das Signal ViRTDM erscheint außerdem während Vermittlungsprocessor-Perioden des Kurvenzuges A, wenn beispielsweise Übertragungsbefehle des Processors 12 eine Adresse des Speichers 30 (oder das Register 58) als Datenbestimmungsort angegeben haben und das Signal EXEG auf H ist.

Es werden ;]etzt beispielhafte Programme und Befehle für eine Gesprächsvermittlung und weitere ITetzwerksignalverarbeitung im Vermittlungsprocessor 12 betrachtet. Dabei werden nur zur Erläuterung die Hauptmöglichkeiten des Processors 12 in Verbindung mit einem Vermittlungsamt besprochen. Mr den Fachmann ist klar, daß der Aufbau des Processors 12 in Form einer Mikroprocessor-Konstruktion wesentlich mehr leisten kann. Beispielsweise kann eine Umwandlung zwischen einem kompandierten und einem linearen Codeformat bei der Hetzwerksignalverarbeitung mit Hilfe von Programmen unter Anwendung bekannter Rechenverfahren erfolgen. Da solche Verfahren jedoch einen wesentlichen Teil der Processorzeit beanspruchen, sind Schaltungen für die routinemäßigen Umwandlungen eingesetzt worden.

909816/0906

SS · ■ - "

Es gelten folgende Definitionen für Befehle und Bezeichnungen des Vermittlungsproeessors 12:

mov Übertragungsbefehl

alu Befehl für Arithmetik/loglkeinheit (AHJ) emov bedingter Übertragungsbefehl (wenn ein Elag gesetzt ist) ealu bedingter alu-Befehl

(wenn Plag gesetzt ist)
mov_se Übertragungsbefehl mit 13-Bit-Daten,

Yorzeichen erweitert auf 16. Bitposition und Weg angegeben als Quelle -^ Bestimmung COlTV Umwandlungsbefehl überträgt

ein 16-Bit-Wort von einem Quellenregister über die logik 61 in das C-Begister mit wählbarem Umwandlungstyp und ROM-Pegeländerungstabellen

G kompandiert auf linear Ji linear auf kompandiert CR0,1, kompandiert auf kompsndiert 2,3,4 über einen von fünf unterschiedlichen Pegeländerungs-HOMs mit vorbestimmter Verstärkung oder Dämpfung ABYZ Masehinenregister

P berechnetes Adressenhinweisregister zf nf null/niehtnull-alu-Ausgangssignal stellt Plag ein (A + B) alu- öder Schiebefunktionen

<£< 1 links schieben un eine Bitposition

in Richtung auf MSB » 1,2 arithmetisch rechts schieben um eine

oder zwei Bitpositionen in Richtung auf 1SB + addieren
- subtrahieren
& logisch UHD
I logisch ODER
* logisch EXKLUSIV ODER

Bereich 14-Bit-Daten eingestellt bezüglich eines Unter- oder Überlaufs und Steuerbits von B eingefügt Hexadezimal-Konstanten beginnen mit einem X: XOOff, XcOcO.

Jede numerische Ziffer nach dem X

stellt für binär codierte Bits

mit dem Wert der Ziffer dar. Jedes

alphabetische Zeichen, beispielsweise a bis f

stellt eine andere Gruppe von vier binär codierten Bits mit den Werten 12« bis 17_a

dar. Vier Hexadezimal-Ziffern deiinieren also eine 16-Bit-Maske oder eine 16-Bit-Konstante.

909816/0906

-49*-

Sie

Es folgen einige Programmbeispiele. Im Interesse einer klaren Darstellung ist ein durchweg lineares System angenommen \tforden, so daß die verschiedenen Umwandlungsbefehle (C0F7-Befehle) weggelassen werden konnten, da jeder dieser Befehle nur eine Übertragung von Daten zur Umwandlungslogik 61 gefolgt von einem Übertragungsbefehl zur Weiterleitung des Ergebnisses vom C-Register 68 zur Leitung 38 oder einem anderen geeigneten Bestimmungsort beinhaltet.

Das nachfolgende Unterprogramm wird für die Einleitung eines Anfangszustandes bei einem Konferenzgespräch benutzt, um unerwünschte Daten aus den für das Gespräch zu verwendenden Kurzzeitspeicherstellen des Speichers 30 zu löschen:

mov XOOOO->B /Inhalt der Adresse des Speichers 30,

die XOOOO enthält zum B-Register 53

mov B-^ conf sum1 /einleiten Konferenzgespräch

summieren Register im Datenspeicher

mov B-* conf sum2
mov B-^ conf sumK

Die normale G-esprächsvermittlung wird für einen Standardweg mit folgendem Unterprogramm durchgeführt: Nachfolgend bedeuten "mouth" ein sog. "Mundsignal", also ein von einem Teilnehmer kommendes Signal und "ear" ein sog. "Ohrsignal", also ein für einen Teilnehmer bestimmtes Signal. Die gleichen Bezeichnungen werden auch für den sprechenden bzw. hörenden Teilnehmer selbst verwendet.

909816/0906

mov

mov

mov mou th2—* B

mov

Es ergibt sich, daß ein sog. Fanout (Ausgangsverzweigung) dadurch erzielt wird, daß nach dem zweiten vorgenannten Befehl weitere Befehle folgen, die den Inhalt des gleichen B-Registers zu ear3» ear4... ear η übertragen. Es kann jedoch nur einer dieser η Empfänger jeweils gleichzeitig antworten. Eine Änderung des Signalpegels wird dadurch erreicht, daß der erste ear Signalbefehl ersetzt wird durch beispielsweise

CONT CH1
mov C-* ear2

Ähnliche Änderungen werden in jedem Unterprogramm hinsichtlich des Signalpegels oder des Codeformats durchgeführt. Pur den Fachmann ergibt sich dabei, daß diese Fähigkeit einer Anpassung des Pegels der Signale zu und von jedem Teilnehmer die Möglichkeit bietet, eine Tendenz zur Instabilität bei Konferenzverbindungen zu verringern.

Bei einer Konferenzverbindung wird das Mundsignal eines Teilnehmers wie folgt zum Konferenzsummensignal addiert:

mov conf sum-* A Konferenzsummierregister

mov^se mouth-*B /Yorzeichenerweiterter Mundsignal-

"" Abtastwert

alu (A + B)~*Y

mov Y—> conf sum /neue Konferenzsumme

Das Subtrahieren des Mundsignals eines Teilnehmers von der Konferenzsumme und die Übertragung der Differenz zum gleichen

909816/0906

si

28A42U

Teilnehmer erfolgt mit:

mov conf sum->A /Konferenzsuimnlerregister mov_se moutli-^B /vorzeiehenerweiteter

I-Iundsignal-Abtastwert alu (A - Β)-»2

alu (Z-Bereieli)-* Z /Unter-Überlaufkorrektur mov Z-* ear /Summe weiterer Mundsignale

Es besteht auch die Möglichkeit, mit dem Vermittlungsprocessor 12 Datensignale zu multiplexieren, das heißt, Signale von Büromaschinen, die mit unterschiedlichen Bit-Raten von unterschiedlichen !Teilnehmern auftreten, auf einen gemeinsamen Ausgangszeitkanal zu geben, der zu einer gemeinsamen Teilnehmer-Bestimmungsstelle geht. Wenn beispielsweise drei Teilnehmer A, B und C Daten mit 16 Kilobi-fc/s, 16 Kilobit/s und 32 Kilobit/s liefern, kann deren Bedarf dadurch befriedigt werden, daß den Teilnehmern A, B und C Bitgruppen mit zwei, zwei bzw. vier Bits in jedem abgehenden Abtastwort (Ohr-Abtastwert) für den gemeinsamen Zeitkanal zugeordnet werden. Ein Programmbeispiel zur Erzielung dieses Ergebnisses folgt. Beim Laden dieses Programms in den Speicher 28 veranlaßt der Zentralsteuerungsprocessor 29', daß in den Kurzzeitspeicherbereich des Speichers zwei Konstantmasken X0003 und XOOOf für eine Kombination mit entsprechenden Eingangsabtastwert-Wörtern geladen werden, um die brauchbaren Bits auf diejenigen zu beschränken, die für die jeweiligen Teilnehmer benötigt werden. Ein Beispiel für ein Multiplexierprogramm lautet wie folgt:

909816/0906

mo ν mov ALII

mov mov ALU

ALU ALF

mov

mov ALU

mov mov ALU ALU ALU ALU ALU mov mov AlU MOV

XOOO 3-* A mouth A-* B (MB)-* Y

X0003-*A mouth B-* B (A&B)-»Z

(Z«1)-»Z (Z«1)->Z

route

route-» A (A+Y)-» X

XOOOf-f A mouth G-i B A&B)-4Z

Z-* route route-} A

(A+YH T earcom

28442H

/Daten(Mund)-Abtastvrert der Maske A In !-Register

/Abtastv/ert der Maske B in Z

/Verschieben des Abtastwertes von B nach links um die Größe des Bit-Blocks von A

/Übertragen des Abtastwertes von B zum Speicher 30' auf dem Weg zum Register A

/A- und B-Abtastwerte werden in das Y-Reglster gegeben

/Übertragen eines einzelnen Wortes mit allen Abtastwerten A-C zur Ausgangskanal-earcom-Speicherstelle im Speicher 32

Ein v/eiterer Weg sur Durchführung eines Multiplexierens von Signalen mehrerer !Teilnehmer auf einen gemeinsamen Ausgangskanal besteht darin, die Mundsignale von den entsprechenden Teilnehmern dem Ausgangskanal in einer für diese Teilnehmer wiederkehrenden Folge zuzuordnen. Bei dieser Anordnung muß jeder der η Teilnehmer sein Signal für n-Abtastperioden wiederholen und der effektive Bit-Durchsatz beträgt ~5^ χ 13 Bits je Sekunde. Die Signale werden im übrigen auf die übliche Weise empfangen und zu einer vorgeschriebenen Speicherstelle für diesen Teilnehmer im Kurzzeitspeicherbereich des

909816/0906

Speichers 30 übertragen. In diesem Speicherbereich wird auch eine Hinweisadresse (pointer) abgelegt, die zu Anfang diejenige Adresse im Speicher 30 enthält, welche dem ersten der η teilnehmer zugeordnet ist, ferner eine Konstante, die gleich dieser Anfangsadresse ist, sowie eine Konstante, die gleich der Yergrößerungseinheit für die Hinweisadresse ist, und eine Konstante, die gleich dem Wert η ist, und zwar für eine Verwendung bei der Multiplexier-Operation.

Zu einem zweckmäßigen Zeitpunkt in der Befehlsfolge vom Programmspeicher 28 wird nach dem Unterprogramm zur Eingabe der letzten der η Teilnehmer-Abtastwerte in den Datenspeicher 30 ein Unterprogramm in den Speicher 28 geladen, das die Ausgabe dieser Abtastwerte in der vorgenannten, Wiederkehrenden Folge bewirkt. Im wesentlichen beinhaltet dieses Unterprogramm die Eingabe der Hinweisadresse in das Hinweisadressenregister 58, die Verwendung dieses Wertes mittels des Multiplexers 78 zur Adressierung des Speichers 30, um die Teilnehmerspeicherstelle in das B-Register 53 auszulegen, aus dem das Signal dann an die Ohr-Speicherstelle des gemeinsamen Ausgangskanals übertragen wird. Dann wird die Hinweisadresse weitergeschaltet, indem ihr Wert aus dem Kurzzeitbereich in das B-Register und die Einheitskonstante in das A-Register gegeben werden und die beiden Werte in der ALU-Einheit 70 addiert v/erden. Die Summe wird in die Hinweisadressenstelle im Speicher 30 zurückgegeben und außerdem im Hinweisadressenregister 58 gespeichert. Danach übertragen die Proeessor-

909816/0906

-■*♦- u

28442U

befehle die Konstante η sum Α-Register 56, und es wird eine A3jU-Subtrahieroperation mit Bezug auf die nicht weitergeschaltete Hinweisadresse durchgeführt, die sich noch im B-Register 53 befindet, und das Ergebnis v/ird zur Einstellung des Ausgangssignals der Plag-Logik 77 verwendet, wenn die Differenz null ist. Danach v/ird mit bedingten Übertragungsoperationen der anfängliche Konstantv/ert der Hinweisadresse in das B-Register übertragen und zur Hinweisadressenstelle im Speieher 30 zurückgegeben. Im Ergebnis v/ird der Anfangswert der Hinweisadresse zum Überschreiben des weitergeschalteten Wertes nur dann benutzt, wenn der vorher weitergeschaltete Viert η gewesen ist. Während jeder Abtastperiode werden also die Abtastwerte der verschiedenen Teilnehmer gesammelt und während jeder aufeinander folgenden Abtastperiode jeweils ein anderer auf den gemeinsamen Ausgangskanal gegeben.

Es kann vorkommen, daß ein Teilnehmer mit nur einer einzigen Anschlußleitung gleichzeitig ein Sprachsignal zu einer Bestimmungsstelle und entweder dazu in Beziehung stehende oder nicht in Beziehung stehende Datensignale zu einer anderen Bestimmungsstelle übertragen möchte. Dies ist mit dem hier beschriebenen Vermittlungsprocessor 12 ebenfalls möglich. Nimmt man beispielsweise ein linear codiertes 13-Bit-Sprachsignal und ein System an, in dem nur zwei der drei Steuerbits entsprechend der obigen Erläuterung für die Bedienung erforderlich sind, dann ist in jedem 16-Bit-Wort,das auf die von dem !Teilnehmer benutzte Amtsleitung multiplexiert wird, ein

909816/0906

28442H

volles Bit frei. Dieses eine Bit ermöglicht bei dem hier betrachteten Ausführungsbeispiel eine Datenübertragungsrate von 8 KHz. Eine höhere Rate von 48 KFIz ist möglich, wenn die Sprache in einem kompandierten Code mit 8 Bit vorliegt. Es ist außerdem häufig möglich, und zwar wenigstens bei linear codierten Befehlen, ein oder zwei der niedrigststelligen Bits zusätzlich mit einer gewissen Beeinträchtigung der Qualität bei der Sprachreproduktion, die jedoch der teilnehmer in Kauf zu nehmen gewillt ist, aufzugeben, um die Datenübertragungskapazität zu vergrößern. Sowohl im kompandierten als auch im linearen Pail wird das Sprachsignal unter Nichtbeachtung aller nicht für die Sprachübertragung benötigten Datenbits auf die übliche V/eise verarbeitet und zu seiner speziellen Bestimmungsstelle in beispielsweise dem Ausgangspufferspeicher 13 in I¹Ig, 1 gegeben. Die Dateninformation wird dann durch eine geeignete Maskierung herausgezogen und auf die übliche Weise zu ihrer speziellen Bestimmungsstelle im Ausgangsspeicher 13 gegeben. Wenn eine Sprechverbindung hergestellt ist und es erforderlich wird, eine Datenverbindung für die gleiche Eeilnehmerleitung herzustellen, wird eines der vorerwähnten Steuerbits benutzt, um das Amt darauf hinzuweisen, daß Datenbits im Bedienungsbereich des Speichers 30 in aufeinander folgenden Abtastperioden zu sammeln sind, um Informationen bezüglich des gewünschten Bestimmungsortes für die Verbindung zu gewinnen. Es werden die in Verbindung mit dem Multiplex!er-Programm erläuterten Verfahren benutzt, um diese Bits in unterschiedliche Bitpositionen eines zugeordne-

909816/0906

ten Bedienungsbereichwortes einzugeben.

Pig. 7 zeigt eine Anordnung zur Verbindung mehrerer Vermittlungsmodule des in Hg. 1 gezeigten Typs, die mit einzigen Zentralsteuerung 29 zusammenarbeiten, um die Verkehrskapazität eines Amtes zu vergrößern. Jeder Modul - es nur die Module 0 und ΪΓ (auch mit 87 und 88 bezeichnet) in Pig. 7 tatsächlich dargestellt - weist einen Vermittlungsprocessor und zugeordnete Vorspeicher, einen Datenspeicher, einen Programmspeicher und einen Bedienungsprocessor auf. Pufferspeicheranordnungen der in Pig. 1 gezeigten Art, die die Adressiermöglichkeiten des Processors 12 vergrößern, schaffen die Möglichkeit, daß jeder Modul-Vermittlungsprocessor seine volle Kapazität erreicht. Ein Zentralsteuerungsprocessor 29' nimmt etwa vier solcher Module auf, die über typische Bus-Übertragungseinrichtungen des Processors 29' arbeiten. Damit jeder Teilnehmer jeden anderen Teilnehmer erreichen kann, ist eine Ausgangsleitung jedes Moduls mit einer Eingangsleitung jedes anderen Moduls verbunden, wie durch die Leitungen 89 und 90 in Pig. 7 angegeben.

909816/0906

Leerseite

Claims (14)

BLUMBACH · WESER . BERGEN · KRAMEB. _ ZVViRNER · HIRSCH · BREHM PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Patentconsuit Rädeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-136237 Telegramme Patentconsult Western Electric Company, Incorporated Alles, H.G-. Broadway New York, Έ.Ί. 10038, U.S.A.

1./ ITachriehtenvermittlungsanordnung zur Herstellung von Nachrichtenwegen für Digitalsignale mit einem ersten Speicher zur Aufnahme von digitalen Eingangssignalen in einer ersten Folge von Speicherstellen und

einem zweiten Speicher zur Aufnahme von digitalen Ausgangssignalen in einer zweiten Folge von Speicherstellen, da durch gekennzeichnet, daß ein Processor (12) an jeden Speicher angeschlossen ist, der in einer Iransferfolge jedes gespeicherte Eingangs-' signal zu seiner entsprechenden Ausgangsspeicherstelle transferiert,

und daß der Transferzeitpunkt für jede Hachrichtenwegverbindung willkürlich ist.

2. Nachriehtenvermittlungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß

WUndien: R. Kramer Dipl.-Ing.. W. Weser Dipl.-Phys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. · H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Oipl.-W.-Ing.

909818/0908

28442Η

der Processor (12) wenigstens ein Speienerregister zur zeitweiligen Speicherung jedes gegebenen Digitalsignals im Processor während des Ourchlaufs durch den Processor aufvreist.

3. ITachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Processor (12) Schaltungen (61,70) für eine wählbare Ausführung einer zusätzlichen, programmierbaren Verarbeitung von Signalen aufweist, die über den Processor geführt werden.

4. llachrichtenvermittlungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein Register (47) zur Lieferung einer wiederkehrenden Folge von Vielbit-Befehlen zur Steuerung des Processors (12) und G-atterschaltungen (44) vorgesehen sind, die unter Ansprechen auf ein vorgegebenes Bitfeld in jedem der Befehle die Ausführung der Befehle abhängig vom Zustand eines vorbestimmten Signals im Processor bedingt betätigen oder sperren.

5. Nachrichtenvermittlungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltungen (61,70) Pegeländerungsschaltungen (ROMs 63) zur Änderung des Signalpegels der codierten Digitalsignale aufweisen, die durch den Processor zwischen dem ersten und zweiten Speicher übertragen werden.

909816/0906

29442H

6. Machrichtenvermittlimgsanordnung nach .Anspruch 3, dadurch gekennzeichnet, daß die Schaltungen (61, 70) Codeänderungsschaltungen (62) zur Änderung der Codierart der codierten Digitalsignale aufweisen, die vom Processor zwischen dem ersten und zweiten Speicher übertragen werden.

7. ITachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Processor Multiplexierschaltungen (28, 47, 53) zum Multiplexer en einer Vielzahl von Digitalsignalen in unterschiedlichen Speioherstellen des ersten Speichers in eine der Speicherstellen des zweiten Speichers aufweist.

8. ITachrichtenvermittlungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß jede der Speicherstellen des ersten und zweiten Speichers eine vorgegebene Anzahl von Bitspeicherpositionen enthält,

daß jedes der Vielzahl von Digitalsignalen nur einen Teil der Speicherstellenbits einer Speicherstelle für die bedeutsame Information dieses Signals benötigt und die Summe der Bitteile gleich oder kleiner als die vorbestimmte Anzahl ist,

daß der Processor ferner ein Register (30) zur Ansammlung der bedeutsamen Bitteile der Vielzahl von Digitalsignalen

§09816/0906

28442Η

des ersten Speichers in unterschiedlichen Bitteil-Positionen des Registers und Schaltungen (28, 38, 47) aufweist, um den Inhalt des Registers in eine Speicherstelle des zweiten Speichers zu geben.

9. Bachrichtenvermittlungsanordnung nach Anspruch 7» dadurch gekennzeichnet, daß eine Ladeschaltung (39» 36) vorgesehen ist, die eine unterschiedliche Gruppe von Digitalsignalen in die ersten Speicherstellen in aufeinander folgenden Signalabtastzeiten eingibt, und daß die Multiplexierschaltung (28, 47, 53) Koppelschaltungen (28) auf v/eist, um das Digitalsignal in unterschiedlichen Speicherstellen des ersten Speichers in eine vorbestimmte Speicherstelle von den Speicherstellen des zweiten Speichers in einer wiederkehrenden Folge der Speicherstellen des ersten Speichers während aufeinander folgender Abtastzeiten zu geben.

10. Fachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede Speicherstelle des ersten und zweiten Speichers eine vorbestimmte Anzahl von Signal-Bitspeicherpositionen beinhaltet und daß der Processor (12) Koppelschaltungen aufweist, um unterschiedliche Bitpositionsteile eines in einer Speicherstelle des ersten Speichers gespeicherten Digitalsignals an jeweils unterschiedliche Speicherstellen des zweiten Speichers zu übertragen.

909816/0906

--6T-- g -·

28A421A

11. Fachrichtenvermlttlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Processor Akkumulierschaltungen (28, 70) aufweist, um in jeder Abtastperiode eine Vielzahl der Digitalsignale in unterschiedlichen Speicherstellen des ersten Speichers zur Bildung einer Konferenzgesprächssumme arithmetisch zu akkumulieren, und daß die Akkumulierschaltungen jedes der Signale der Vielzahl von Signalen von der Summe subtrahieren und das sich ergebende getrennte Differenzdigitalsignal an eine Speicherstelle des zweiten Speichers überträgt, die der Speicherstelle des ersten Speichers für das subtrahierte Digitalsignal entspricht.

12. Fachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Processor einen Speicher (28) zur Aufnahme einer getrennten Processorbefehlsfolge für jede über die Vermittlungsanordnung durchgeführte G-espräehsverbindung aufweist, und ein Register (47), das unter Ansprechen auf die Befehlsfolgen den Processor so steuert, daß er die Gesprächsverbindungen herstellt.

13. Fachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeich η e t , daß der Processor ferner folgende Bauteile aufweist:

909816/0906

28A42H

einen programmierbaren Signalprocessor; einen Speieher (28) zur Aufnahme einer getrennten Procossorbefehlsfolge für jede über die Vermittlungsanordnung hergestellte G-esprächsverbindung; ein Register (47)» das unter Ansprechen auf die Befehlsfolgen den Processor so steuert, daß er die Gesprächsver-Mndungen herstellt;

Multiplex!erschaltungen (36, 39) zur Eingabe einer unterschiedlichen Gruppe von Digitalsignalen in die Speicherstellen des ersten Speichers während aufeinander folgender Signalabtastperioden;

einen Adressemaultiplexer (49) zum Auslesen aller Polgen an die Processorsteuereinrichtung in jeder Abtastperiode.

14. Nachrichtenvermittlungsanordnung für codierte Digitalsignale,

dadurch gekennzeichnet, daß eine Vielzahl von Vermittlungsmodulen (87, 88) vorgesehen ist, die je folgende Bauteile enthalten: einen ersten Speicher zur Aufnahme von codierten Digitalsignalen in einer ersten Folge von Speicherstellen, einen zweiten Speicher zur Aufnahme von codierten Digitalsignalen in einer zweiten Folge von Speicherstellen, einen Processor (12) zur variablen Verarbeitung codierter Digitalsignale aus dem ersten Speicher dahingehend, daß diese Signale wenigstens zu willkürlich wählbaren Speicherstellen des zweiten Speichers übertragen werden, um Ge-

909816/0906

' * 28442H

sprächssignalvorbindungen über den Yermittlungsmodul herzustellen,

und daß der Processor wenigstens ein Speicherregister (z.B. 53) zur zeitweiligen Aufnahme jedes gegebenen Digitalsignals im Processor während des Durchlaufs durch den Processor und eine Einrichtung (89, 90) aufweist, die den zweiten Speicher jedes Vermittlungsmoduls so anschaltet, daß er Signale wählbarer Module aller anderen Module an den ersten Speicher liefert.

909816/0906