WO2023203710A1 - 駆動装置 - Google Patents

駆動装置 Download PDF

Info

Publication number
WO2023203710A1
WO2023203710A1 PCT/JP2022/018385 JP2022018385W WO2023203710A1 WO 2023203710 A1 WO2023203710 A1 WO 2023203710A1 JP 2022018385 W JP2022018385 W JP 2022018385W WO 2023203710 A1 WO2023203710 A1 WO 2023203710A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
switching element
semiconductor switching
gate drive
output voltage
Prior art date
Application number
PCT/JP2022/018385
Other languages
English (en)
French (fr)
Inventor
一明 日山
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2024515995A priority Critical patent/JPWO2023203710A1/ja
Priority to PCT/JP2022/018385 priority patent/WO2023203710A1/ja
Publication of WO2023203710A1 publication Critical patent/WO2023203710A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents

Definitions

  • the present disclosure relates to a drive device.
  • Patent Documents 1 and 2 propose a technique for increasing or decreasing the voltage supplied to the gate of a voltage-controlled semiconductor switching element based on the load current in order to reduce the steady-state loss of the voltage-controlled semiconductor switching element. There is.
  • Patent No. 4333802 Japanese Patent Application Publication No. 2004-96830
  • Patent Documents 1 and 2 simply increase the voltage applied to the gate, so when the AC load current is instantaneously zero or low, the voltage applied to the gate is suddenly increased. It may increase. In this case, there is a problem in that the turn-on speed of the semiconductor switching element becomes excessive, resulting in an increase in surge voltage and radiation noise.
  • the present disclosure has been made in view of the above problems, and aims to provide a technology that can optimize the turn-on speed.
  • a drive device is a drive device that drives a semiconductor switching element based on on and off of a gate drive signal, and includes a gate drive circuit power supply that can change an output voltage, and a fixed voltage lower than the output voltage. a control unit that changes the output voltage of the gate drive circuit power supply based on relevant information related to the load current of the semiconductor switching element; A delay circuit is provided that controls supplying the fixed voltage to the gate of the semiconductor switching element for a predetermined period and then supplies the output voltage to the gate.
  • a gate drive signal when a gate drive signal is turned on, a fixed voltage is controlled to be supplied to the gate of a semiconductor switching element for a predetermined period of time, and then an output voltage is controlled to be supplied to the gate. conduct. According to such a configuration, the turn-on speed can be optimized.
  • FIG. 1 is a circuit diagram showing the configuration of a drive device according to Embodiment 1.
  • FIG. 1 is a circuit diagram showing the configuration of a drive device according to Embodiment 1.
  • FIG. 3 is a diagram showing a change pattern of the power supply output voltage according to the first embodiment.
  • FIG. 3 is a diagram showing the operation of the drive device according to the first embodiment. It is a circuit diagram showing the composition of the drive device concerning a modification.
  • FIG. 2 is a circuit diagram showing the configuration of a drive device according to a second embodiment.
  • FIG. 7 is a diagram showing the operation of the drive device according to the second embodiment.
  • FIG. 3 is a circuit diagram showing the configuration of a drive device according to a third embodiment.
  • FIG. 7 is a diagram for explaining the operation of the drive device according to the third embodiment.
  • FIG. 7 is a diagram showing the operation of the drive device according to the third embodiment.
  • FIG. 1 is a circuit diagram showing the configuration of a drive device according to the first embodiment.
  • the drive device in FIG. 1 includes a gate drive circuit power source E1, a PWM control section 1 that is a control section, a gate drive circuit 2, and a resistor RG.
  • the drive device in FIG. 1 is connected to the gate of a semiconductor switching element Q1, which is a voltage-controlled semiconductor switching element.
  • the drive device in FIG. 1 drives the semiconductor switching element Q1 based on the on and off states of the gate drive signal.
  • the semiconductor switching element Q1 is used in an inverter circuit as shown in FIG. 2, and constitutes the inverter circuit.
  • flywheel diodes D1 to D6 are connected in parallel to semiconductor switching elements Q1 to Q6, respectively.
  • the semiconductor switching elements Q2, Q4, Q6 of the upper arm and the semiconductor switching elements Q1, Q3, Q5 of the lower arm are connected in series, respectively, and the three sets of upper and lower arms and the power source E2 are connected in parallel.
  • FIG. 1 illustration of FIG. 2 is omitted for convenience, and the semiconductor switching element Q1 is connected to the power source E2 via the load section 9.
  • the semiconductor switching element Q1 will be explained as being a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but as will be described later, it is not limited to a MOSFET.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the gate drive circuit power supply E1 is configured to be able to change the output voltage, which is the voltage output by the gate drive circuit power supply E1.
  • the output voltage of the gate drive circuit power supply E1 may be referred to as the power supply output voltage.
  • the PWM control unit 1 outputs a rectangular waveform gate drive signal to the gate drive circuit 2.
  • the PWM control unit 1 controls the load current of the semiconductor switching element Q1 by varying the duty ratio, which is the ratio between the on time and the off time of the gate drive signal, and controlling the output of the gate drive circuit 2.
  • the load current of the semiconductor switching element Q1 is, for example, a current flowing between the source and drain of the semiconductor switching element Q1 connected to the load section 9 and the like.
  • the PWM control section 1 outputs a voltage control signal to the gate drive circuit power source E1.
  • the PWM control unit 1 performs control to change the power output voltage of the gate drive circuit power source E1 by changing the voltage control signal based on related information related to the load current of the semiconductor switching element Q1.
  • the related information related to the load current is a predetermined change pattern of the power supply output voltage with respect to the effective value of the load current, and this change pattern is stored in the PWM control unit 1 in advance. .
  • FIG. 3 is a diagram showing an example of a change pattern of the power supply output voltage.
  • the thin solid line shows the instantaneous value of the load current
  • the thin dotted line shows the effective value of the load current
  • the thick solid line shows the change pattern of the power supply output voltage.
  • the instantaneous value of the load current corresponds to the waveform of the gate drive signal, and changes depending on whether the gate drive signal is turned on or off.
  • An alternating current indicated by the instantaneous value of the load current flows through the load connected to the outputs (U, V, W) in FIG.
  • the PWM control unit 1 increases the power output voltage of the gate drive circuit power supply E1 when the effective value of the load current is large, and decreases the power supply output voltage of the gate drive circuit power supply E1 when the effective value of the load current is small. Then, the power supply output voltage of the gate drive circuit power supply E1 is controlled.
  • the PWM control unit 1 may increase or decrease the power supply output voltage of the gate drive circuit power supply E1 stepwise as shown in FIG. 3, or may increase or decrease it in proportion to the effective value of the load current. For example, the PWM control unit 1 may change the power output voltage of the gate drive circuit power supply E1 based on the number of times the gate drive signal is turned on and off and a predetermined change pattern.
  • the resistor RG in FIG. 1 is connected between the gate of the semiconductor switching element Q1 and the gate drive circuit 2.
  • the gate drive circuit 2 in FIG. 1 includes a power source E3, a first switch S1, a second switch S2, a third switch S3, an inverter circuit INV that is a NOT circuit, and a delay circuit DLC.
  • the power supply E3 has a fixed voltage lower than the power supply output voltage of the gate drive circuit power supply E1.
  • One end of the first switch S1 is connected to the power source E3, the other end of the first switch S1 is connected to the resistor RG, and turning on and off of the first switch S1 is controlled by a delay circuit DLC.
  • One end of the second switch S2 is connected to the gate drive circuit power supply E1, the other end of the second switch S2 is connected to the resistor RG, and the on and off of the second switch S2 is controlled by the delay circuit DLC. Ru.
  • One end of the third switch S3 is connected to the reference voltage GND, the other end of the third switch S3 is connected to the resistor RG, and the on/off state of the third switch S3 is controlled by the gate inverted by the inverter circuit INV. Controlled by a drive signal.
  • the delay circuit DLC turns on the first switch S1 and turns on the second switch so that the fixed voltage of the power source E3 is supplied to the gate of the semiconductor switching element Q1 for a predetermined period. Control is performed to turn off the switch S2.
  • the delay circuit DLC controls the first switch so that after the fixed voltage of the power source E3 is supplied to the gate for a predetermined period, the power output voltage of the gate drive circuit power source E1 is supplied to the gate of the semiconductor switching element Q1. Control is performed to turn off S1 and turn on second switch S2.
  • the delay circuit DLC performs control to turn off the first switch S1 and turn off the second switch S2 when the gate drive signal is turned off.
  • the third switch S3 is turned on by the gate drive signal inverted by the inverter circuit INV, and the reference voltage GND is supplied to the gate of the semiconductor switching element Q1. That is, in the first embodiment, the first switch S1, the second switch S2, and the third switch S3 are exclusively turned on.
  • FIG. 4 is a diagram showing the operation of the drive device according to the first embodiment.
  • the output voltage of the gate drive circuit 2 may be referred to as a circuit output voltage in order to distinguish it from the power supply output voltage of the gate drive circuit power supply E1.
  • FIG. 4 shows the gate drive signal, the on and off states of the first switch S1, the on and off states of the second switch S2, the circuit output voltage, and the gate voltage of the semiconductor switching element Q1.
  • the gate drive signal is turned on from off
  • the first switch S1 is turned on.
  • the circuit output voltage becomes the voltage of the power source E3, and the gate voltage increases.
  • the period from time T1 to time T2 is a mirror period, and during the mirror period, the gate voltage is constant at a voltage smaller than the voltage of power supply E3.
  • the gate voltage increases to approach the fixed voltage of power source E3.
  • the gate voltage becomes approximately the fixed voltage of the power source E3.
  • the first switch S1 is turned off and the second switch S2 is turned on under the control of the delay circuit DLC.
  • the circuit output voltage becomes the power supply output voltage of the gate drive circuit power supply E1, and the gate voltage increases even after time T3.
  • the timing at which the first switches S1 and S2 are switched is the same as the timing at which the gate voltage becomes approximately the fixed voltage of the power source E3, but the timing is not limited to this.
  • the timing at which the first switches S1 and S2 are switched may be before or after the timing at which the gate voltage becomes approximately the fixed voltage of the power source E3, or may be during the mirror period.
  • the gate drive signal changes from on to off
  • the first switch S1 and the second switch S2 are turned off, and the third switch S3 is turned on.
  • the circuit output voltage becomes the reference voltage GND, the gate voltage decreases, and the semiconductor switching element Q1 is turned off.
  • the PWM control unit 1 changes the power output voltage of the gate drive circuit power supply E1 based on the relevant information related to the load current of the semiconductor switching element Q1.
  • the gate voltage applied to the semiconductor switching element Q1 increases when the load current increases, so the voltage when the semiconductor switching element Q1 is turned on can be reduced, and the semiconductor switching element Q1 can be turned on. Steady-state loss of element Q1 can be reduced.
  • the time during which the load current operates under the maximum condition occupies a small proportion of the entire operating time, and the average voltage applied to the gate of the semiconductor switching element Q1 and the gate drive circuit 2 is reduced by the power supply of the gate drive circuit power supply E1.
  • the output voltage will be lower than the maximum voltage. Therefore, it is expected that failures of the gate of the semiconductor switching element Q1 and the gate drive circuit 2 will be reduced.
  • the turn-on speed of the semiconductor switching element increases. Furthermore, when the voltage applied to the gate of the semiconductor switching element during turn-on increases sharply, the turn-on speed of the semiconductor switching element increases. Therefore, in order to reduce the steady-state loss of the semiconductor switching element Q1, if the gate voltage is simply increased in response to an increase in the effective value of the load current, the gate voltage will increase when the instantaneous value of the AC load current is zero or low. There are cases where the voltage applied to the device is suddenly increased. In this case, there is a problem that the turn-on speed of the semiconductor switching element Q1 becomes excessive, resulting in an increase in surge voltage and radiation noise.
  • the gate voltage initially applied when the semiconductor switching element Q1 is turned on is fixed to the fixed voltage of the power source E3. Therefore, the gate voltage of the semiconductor switching element increases slowly. Thereby, it is possible to suppress an increase in turn-on speed due to an increase in the power supply output voltage of the gate drive circuit power supply E1, and therefore it is possible to suppress an increase in surge voltage and radiation noise.
  • the PWM control unit 1 changes the power output voltage of the gate drive circuit power supply E1 based on a predetermined change pattern. Therefore, even if the waveform of the load current is a sine wave or the like, the power output voltage of the gate drive circuit power supply E1 can be changed appropriately. Note that even if the waveform of the load current is a sine wave or the like, there is little need to appropriately change the power supply output voltage of the gate drive circuit power supply E1, and the actual value of the load current of the semiconductor switching element Q1 can be detected. In some cases.
  • the PWM control unit 1 measures the actual value of the load current of the semiconductor switching element Q1, not based on a predetermined change pattern, and changes the gate drive circuit power supply based on the actual value.
  • the power output voltage of E1 may be changed.
  • the semiconductor switching element Q1 may be, for example, an IGBT (Insulated Gate Bipolar Transistor) or an RC-IGBT (Reverse Conducting - IGBT). Further, the material of the semiconductor switching element Q1 may be ordinary silicon (Si), or may be a wide bandgap semiconductor such as silicon carbide (SiC), gallium nitride (GaN), or diamond. When the material of the semiconductor switching element Q1 is a wide bandgap semiconductor, stable operation under high temperature and high voltage and high switching speed are possible.
  • IGBT Insulated Gate Bipolar Transistor
  • RC-IGBT Reverse Conducting - IGBT
  • the material of the semiconductor switching element Q1 may be ordinary silicon (Si), or may be a wide bandgap semiconductor such as silicon carbide (SiC), gallium nitride (GaN), or diamond.
  • the gate drive circuit 2 in FIG. 1 includes the inverter circuit INV
  • the gate drive circuit 2 may not include the inverter circuit INV.
  • the first switch S1, the second switch S2, and the third switch S3 are each composed of an NPN transistor, an NPN transistor, and a PNPN transistor, as in the complementary transistor shown in FIG. No circuit INV is required.
  • the configuration of the gate drive circuit 2 is not limited to the configuration shown in FIG. 1 as long as the circuit output voltage as shown in FIG. 4 can be obtained.
  • FIG. 6 is a circuit diagram showing the configuration of a drive device according to the second embodiment.
  • constituent elements according to the second embodiment constituent elements that are the same or similar to the above-mentioned constituent elements will be given the same or similar reference numerals, and different constituent elements will be mainly explained.
  • the configuration of the drive device in FIG. 6 is similar to the configuration of the drive device in FIG. 1 in which the PWM control section 1 is replaced with the control section 3, and the load section 9 is replaced with an inductive load L1 and a flywheel diode D1.
  • the drain of the semiconductor switching element Q1 is connected to a power source E2 via an inductive load L1 and a flywheel diode D1 that are connected in parallel.
  • a gate drive signal used as an S/H (sampling and hold) instruction and a load current detection signal indicating the sampled load current of the semiconductor switching element Q1 are input to the control unit 3 in FIG.
  • the control unit 3 changes the power output voltage of the gate drive circuit power supply E1 based on the load current of the semiconductor switching element Q1 sampled when the gate drive signal is turned off.
  • control unit 3 performs control to change the power output voltage of the gate drive circuit power source E1 by changing the voltage control signal based on the relevant information related to the load current of the semiconductor switching element Q1.
  • the relevant information here is the load current sampled when the gate drive signal is turned off.
  • the other configuration of the second embodiment is the same as the configuration of the first embodiment.
  • the delay circuit DLC performs control to supply the fixed voltage of the power source E3 to the gate of the semiconductor switching element Q1 for a predetermined period, and then applies the gate drive signal to the gate. Control is performed to supply the power output voltage of the circuit power supply E1.
  • FIG. 7 is a diagram showing the operation of the control unit 3 that changes the power supply output voltage of the gate drive circuit power supply E1, among the operations of the drive device according to the second embodiment. Note that among the operations of the drive device according to the second embodiment, the operation regarding the circuit output voltage of the gate drive circuit 2 is the same as the operation regarding the circuit output voltage described in the first embodiment using FIG. The operation of the control section 3 that changes the power supply output voltage of the gate drive circuit power supply E1 will be mainly described below.
  • the control unit 3 samples the load current of the semiconductor switching element Q1 at timings t1, t3, t5, . . . when the semiconductor switching element Q1 turns off. Then, the control section 3 changes the power output voltage of the gate drive circuit power source E1 based on the sampled load current during the off periods t1 to t2, t3 to t4, . . . of the semiconductor switching element Q1, and then changes the power output voltage of the gate drive circuit power source E1 to The power supply output voltage is maintained until timing t3, t5, . For example, the control unit 3 increases the power supply output voltage if the sampled load current is larger than the previous sampling, and decreases the power supply output voltage if the sampled load current is smaller than the previous sampling. The control unit 3 may increase or decrease the power supply output voltage of the gate drive circuit power supply E1 in steps, or may make it proportional to the effective value of the load current.
  • the control unit 3 changes the power output voltage of the gate drive circuit power supply E1 based on the relevant information related to the load current of the semiconductor switching element Q1.
  • the steady loss of the semiconductor switching element Q1 can be reduced, and the failure of the gate of the semiconductor switching element Q1 and the gate drive circuit 2 can be reduced.
  • the gate voltage initially applied when the semiconductor switching element Q1 is turned on is fixed to the fixed voltage of the power supply E3. , increases in surge voltage and radiation noise can be suppressed.
  • the power output voltage of the gate drive circuit power supply E1 is changed during the period when the semiconductor switching element Q1 is on, so that the influence of the change is on the semiconductor switching element Q1. We need to keep the changes short so we don't fall short.
  • the control unit 3 controls the power supply output voltage of the gate drive circuit power supply E1 based on the load current of the semiconductor switching element Q1 sampled when the gate drive signal is turned off. change.
  • the power output voltage of the gate drive circuit power supply E1 can be changed during the period when the semiconductor switching element Q1 is off, so that the influence of changing the power supply output voltage is reduced to the semiconductor switching element Q1. It is possible to prevent this from happening. Further, changes in the instantaneous value of the load current can be reflected to some extent in changes in the power supply output voltage of the gate drive circuit power supply E1.
  • FIG. 8 is a circuit diagram showing the configuration of the drive device according to the third embodiment.
  • the same or similar components as those described above will be given the same or similar reference numerals, and different components will be mainly explained.
  • the drive device in FIG. 8 includes a gate drive circuit power supply E1, a control section 4, a gate drive circuit 5, a first resistor RG1, and a second resistor RG2.
  • the drive device in FIG. 8 is connected to the gate of the semiconductor switching element Q1, and drives the semiconductor switching element Q1 based on the on and off states of the gate drive signal.
  • the drain of the semiconductor switching element Q1 is connected to a power source E2 via an inductive load L1 and a flywheel diode D1 that are connected in parallel.
  • the gate drive circuit power supply E1 is configured to be able to change the power supply output voltage, which is the voltage output by the gate drive circuit power supply E1.
  • control unit 4 Similar to the control unit 3 according to the second embodiment, the control unit 4 outputs a power source from the gate drive circuit power source E1 based on the load current of the semiconductor switching element Q1 sampled when the gate drive signal is turned off. Change voltage.
  • the control unit 4 in FIG. 8 is capable of outputting an on-resistance switching signal to an AND circuit U1 of a gate drive circuit 5, which will be described later.
  • the first resistor RG1 and the second resistor RG2 are connected between the gate of the semiconductor switching element Q1 and the gate drive circuit 5.
  • the gate drive circuit 5 in FIG. 8 includes a first switch S1, a second switch S2, a third switch S3, an inverter circuit INV that is a NOT circuit, and an AND circuit U1.
  • One end of the first switch S1 is connected to the gate drive circuit power supply E1, and the other end of the first switch S1 is connected to the first resistor RG1.
  • the first switch S1 is turned on and off by a gate drive signal. controlled. Thereby, the first resistor RG1 can be connected between the gate drive circuit power supply E1 and the gate of the semiconductor switching element Q1.
  • One end of the second switch S2 is connected to the gate drive circuit power supply E1, the other end of the second switch S2 is connected to the second resistor RG2, and the ON and OFF of the second switch S2 is controlled by the AND circuit U1. Controlled by output signal.
  • the second resistor RG2 can be connected in parallel with the first resistor RG1 between the gate drive circuit power supply E1 and the gate of the semiconductor switching element Q1.
  • One end of the third switch S3 is connected to the reference voltage GND, the other end of the third switch S3 is connected to the resistor RG, and the on/off state of the third switch S3 is controlled by the gate inverted by the inverter circuit INV. Controlled by a drive signal.
  • the AND circuit U1 performs an AND operation based on the on-resistance switching signal from the control unit 4 and the gate drive signal, and outputs the result as an output signal of the AND circuit U1. That is, the AND circuit U1 outputs ON only when the ON resistance switching signal is ON and the gate drive signal is ON.
  • the control unit 4 selectively performs high resistance control with a high turn-on gate resistance and low resistance control with a low turn-on gate resistance based on the load current. This operation of the control section 4 will be explained in detail later.
  • the third embodiment when the load current of the semiconductor switching element Q1 sampled when the gate drive signal is on is equal to or less than the threshold value TH1 in FIG. Output.
  • the on-resistance switching signal indicating off is output and the gate drive signal is on
  • the first switch S1 is turned on
  • the second switch S2 and third switch S3 are turned off. Therefore, the power output voltage of the gate drive circuit power supply E1 is supplied to the gate of the semiconductor switching element Q1 via the first resistor RG1. Therefore, as shown in FIG. 9, the turn-on gate resistance when the load current is less than or equal to the threshold value TH1 is the first resistance RG1.
  • the control unit 4 outputs an on-resistance switching signal indicating on.
  • the on-resistance switching signal indicating on is output and the gate drive signal is on, the first switch S1 and the second switch S2 are turned on, and the third switch S3 is turned off. Therefore, the power output voltage of the gate drive circuit power source E1 is supplied to the gate of the semiconductor switching element Q1 via the first resistor RG1 and the second resistor RG2. Therefore, as shown in FIG. 9, the turn-on gate resistance when the load current exceeds the threshold TH1 is a parallel composite resistance (RG1 ⁇ RG2/(RG1+RG2)) of the first resistor RG1 and the second resistor RG2.
  • the turn-on gate resistance becomes the first resistance RG1.
  • the turn-on gate resistance becomes a parallel composite resistance of the first resistance RG1 and the second resistance RG2. Resistance control is performed.
  • the load current of the semiconductor switching element Q1 sampled when the gate drive signal is on is equal to or less than the threshold value TH2 which is larger than the threshold value TH1 in FIG. Keep output voltage constant.
  • the load current of the semiconductor switching element Q1 sampled when the gate drive signal is on exceeds the threshold TH2 in FIG. Increase the power supply output voltage.
  • FIG. 10 is a diagram showing the operation of the driving device according to the third embodiment, and specifically, a diagram showing the transition of the gate voltage of the semiconductor switching element Q1 due to the operation of the driving device.
  • the dotted line indicates the circuit output voltage of the gate drive circuit 2 during high resistance control where the turn-on gate resistance is high
  • the solid line indicates the circuit output voltage of the gate drive circuit 2 during low resistance control where the turn-on gate resistance is low.
  • the control unit 4 outputs the power source of the gate drive circuit power source E1 based on the load current of the semiconductor switching element Q1 sampled when the gate drive signal is turned off. Change voltage.
  • the power output voltage of the gate drive circuit power supply E1 is changed during the period when the semiconductor switching element Q1 is off, the effect of changing the power supply output voltage is exerted on the semiconductor switching element Q1. This can be suppressed. Further, changes in the instantaneous value of the load current can be reflected to some extent in changes in the power supply output voltage of the gate drive circuit power supply E1.
  • the turn-on gate resistance becomes high. Therefore, since the switching speed at turn-on is reduced, surge voltage and radiation noise can be suppressed.
  • the load current of the semiconductor switching element Q1 exceeds the threshold value TH1, the turn-on gate resistance becomes low. Therefore, since the switching speed during turn-on is increased, switching loss during the turn-on period can be reduced.
  • a signal obtained by inverting the on-resistance switching signal may be used instead of the on-resistance switching signal.
  • the turn-on gate resistance increases, so the turn-on speed can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

ターンオン速度を適切化可能な技術を提供することを目的とする。駆動装置は、出力電圧を変更可能なゲート駆動回路電源と、出力電圧よりも低い固定電圧を有する電源と、半導体スイッチング素子の負荷電流に関連する関連情報に基づいて、ゲート駆動回路電源の出力電圧を変更するコントロール部と、ゲート駆動信号がオンになった場合に、半導体スイッチング素子のゲートに、固定電圧を予め定められた期間供給する制御を行った後、ゲートに、出力電圧を供給する制御を行うディレイ回路とを備える。

Description

駆動装置
　本開示は、駆動装置に関する。
　電圧制御型半導体スイッチング素子などの半導体スイッチング素子を駆動する駆動装置について様々な技術が提案されている。例えば特許文献１及び２には、電圧制御型半導体スイッチング素子の定常損失を低減するために、電圧制御型半導体スイッチング素子のゲートに供給される電圧を負荷電流に基づいて増減する技術が提案されている。
特許第４３３３８０２号公報 特開２００４－９６８３０号公報
　一般的に、半導体スイッチング素子の負荷電流がゼロまたは低い場合には、半導体スイッチング素子のターンオン速度は増加する。また、ターンオン時に半導体スイッチング素子のゲートに印加される電圧が急峻に増加すると、半導体スイッチング素子のターンオン速度が増加する。
　これらにも関わらず特許文献１及び２の技術では、ゲートに印加される電圧を単純に増加するため、交流の負荷電流が瞬間的にゼロまたは低いときに、ゲートに印加される電圧を急峻に増加する場合がある。この場合、半導体スイッチング素子のターンオン速度が過大となり、サージ電圧及び放射ノイズが大きくなってしまうという問題がある。
　そこで、本開示は、上記のような問題点に鑑みてなされたものであり、ターンオン速度を適切化可能な技術を提供することを目的とする。
　本開示に係る駆動装置は、ゲート駆動信号のオン及びオフに基づいて半導体スイッチング素子を駆動する駆動装置であって、出力電圧を変更可能なゲート駆動回路電源と、前記出力電圧よりも低い固定電圧を有する電源と、前記半導体スイッチング素子の負荷電流に関連する関連情報に基づいて、前記ゲート駆動回路電源の前記出力電圧を変更するコントロール部と、前記ゲート駆動信号がオンになった場合に、前記半導体スイッチング素子のゲートに、前記固定電圧を予め定められた期間供給する制御を行った後、前記ゲートに、前記出力電圧を供給する制御を行うディレイ回路とを備える。
　本開示によれば、ゲート駆動信号がオンになった場合に、半導体スイッチング素子のゲートに、固定電圧を予め定められた期間供給する制御を行った後、ゲートに、出力電圧を供給する制御を行う。このような構成によれば、ターンオン速度を適切化することができる。
　本開示の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る駆動装置の構成を示す回路図である。 実施の形態１に係る駆動装置の構成を示す回路図である。 実施の形態１に係る電源出力電圧の変更パターンを示す図である。 実施の形態１に係る駆動装置の動作を示す図である。 変形例に係る駆動装置の構成を示す回路図である。 実施の形態２に係る駆動装置の構成を示す回路図である。 実施の形態２に係る駆動装置の動作を示す図である。 実施の形態３に係る駆動装置の構成を示す回路図である。 実施の形態３に係る駆動装置の動作を説明するための図である。 実施の形態３に係る駆動装置の動作を示す図である。
　＜実施の形態１＞
　図１は、本実施の形態１に係る駆動装置の構成を示す回路図である。図１の駆動装置は、ゲート駆動回路電源Ｅ１と、コントロール部であるＰＷＭ制御部１と、ゲート駆動回路２と、抵抗ＲＧとを備える。
　図１の駆動装置は、電圧制御型半導体スイッチング素子である半導体スイッチング素子Ｑ１のゲートと接続されている。図１の駆動装置は、ゲート駆動信号のオン及びオフに基づいて半導体スイッチング素子Ｑ１を駆動する。
　本実施の形態１に係る半導体スイッチング素子Ｑ１は、図２のようにインバータ回路で用いられ、インバータ回路を構成する。図２のインバータ回路は、半導体スイッチング素子Ｑ１～Ｑ６に、フライホイールダイオードＤ１～Ｄ６がそれぞれ並列接続されている。そして、上アームである半導体スイッチング素子Ｑ２，Ｑ４，Ｑ６と、下アームである半導体スイッチング素子Ｑ１，Ｑ３，Ｑ５とがそれぞれ直列接続され、３組の上下アームと電源Ｅ２とが並列接続されている。なお図１では便宜上、図２の図示は省略されており、半導体スイッチング素子Ｑ１は、負荷部９を介して電源Ｅ２に接続されている。
　以下、半導体スイッチング素子Ｑ１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるものとして説明するが、後述するように、ＭＯＳＦＥＴに限ったものではない。
　次に、本実施の形態１に係る駆動装置の構成要素について詳細に説明する。
　ゲート駆動回路電源Ｅ１は、ゲート駆動回路電源Ｅ１が出力する電圧である出力電圧を変更可能に構成されている。以下、ゲート駆動回路電源Ｅ１の出力電圧を、電源出力電圧を記すこともある。
　ＰＷＭ制御部１は、矩形波状のゲート駆動信号をゲート駆動回路２に出力する。ＰＷＭ制御部１は、ゲート駆動信号のオン時間とオフ時間との比であるデューティ比を可変して、ゲート駆動回路２の出力を制御することによって、半導体スイッチング素子Ｑ１の負荷電流を制御する。半導体スイッチング素子Ｑ１の負荷電流は、例えば、負荷部９などと接続された半導体スイッチング素子Ｑ１のソース－ドレインなどに流れる電流である。
　また、ＰＷＭ制御部１は、電圧制御信号をゲート駆動回路電源Ｅ１に出力する。ＰＷＭ制御部１は、半導体スイッチング素子Ｑ１の負荷電流に関連する関連情報に基づいて、電圧制御信号を変更することにより、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する制御を行う。本実施の形態１では、負荷電流に関連する関連情報は、負荷電流の実効値に対して予め定められた電源出力電圧の変更パターンであり、この変更パターンはＰＷＭ制御部１に予め記憶される。
　図３は、電源出力電圧の変更パターンの一例を示す図である。細い実線は、負荷電流の瞬時値を示し、細い点線は、負荷電流の実効値を示し、太い実線は、電源出力電圧の変更パターンを示す。負荷電流の瞬時値は、ゲート駆動信号の波形に対応しており、ゲート駆動信号のオン及びオフに応じて変化する。図２の出力（Ｕ，Ｖ，Ｗ）に接続される負荷には、負荷電流の瞬時値で示される交流電流が流れる。
　ＰＷＭ制御部１は、負荷電流の実効値が大きい場合にゲート駆動回路電源Ｅ１の電源出力電圧を大きくし、負荷電流の実効値が小さい場合にゲート駆動回路電源Ｅ１の電源出力電圧を小さくするように、ゲート駆動回路電源Ｅ１の電源出力電圧を制御する。ＰＷＭ制御部１は、ゲート駆動回路電源Ｅ１の電源出力電圧を、図３のように段階的に増減させてもよいし、負荷電流の実効値に比例させてもよい。例えばＰＷＭ制御部１は、ゲート駆動信号のオン及びオフの回数と、予め定められた変更パターンとに基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更してもよい。
　図１の抵抗ＲＧは、半導体スイッチング素子Ｑ１のゲートとゲート駆動回路２との間に接続される。
　図１のゲート駆動回路２は、電源Ｅ３と、第１スイッチＳ１と、第２スイッチＳ２と、第３スイッチＳ３と、ＮＯＴ回路であるインバータ回路ＩＮＶと、ディレイ回路ＤＬＣとを備える。
　電源Ｅ３は、ゲート駆動回路電源Ｅ１の電源出力電圧よりも低い固定電圧を有する。
　第１スイッチＳ１の一端は、電源Ｅ３に接続され、第１スイッチＳ１の他端は、抵抗ＲＧと接続されており、第１スイッチＳ１のオン及びオフは、ディレイ回路ＤＬＣによって制御される。
　第２スイッチＳ２の一端は、ゲート駆動回路電源Ｅ１に接続され、第２スイッチＳ２の他端は、抵抗ＲＧと接続されており、第２スイッチＳ２のオン及びオフは、ディレイ回路ＤＬＣによって制御される。
　第３スイッチＳ３の一端は、基準電圧ＧＮＤに接続され、第３スイッチＳ３の他端は、抵抗ＲＧと接続されており、第３スイッチＳ３のオン及びオフは、インバータ回路ＩＮＶで反転されたゲート駆動信号によって制御される。
　ゲート駆動信号がオンになった場合、電源Ｅ３の固定電圧が、半導体スイッチング素子Ｑ１のゲートに予め定められた期間供給されるように、ディレイ回路ＤＬＣは、第１スイッチＳ１をオンし、第２スイッチＳ２をオフする制御を行う。電源Ｅ３の固定電圧がゲートに予め定められた期間供給された後、ゲート駆動回路電源Ｅ１の電源出力電圧が、半導体スイッチング素子Ｑ１のゲートに供給されるように、ディレイ回路ＤＬＣは、第１スイッチＳ１をオフし、第２スイッチＳ２をオンする制御を行う。
　ディレイ回路ＤＬＣは、ゲート駆動信号がオフになった場合に、第１スイッチＳ１をオフし、第２スイッチＳ２をオフする制御を行う。この場合には、インバータ回路ＩＮＶで反転されたゲート駆動信号によって第３スイッチＳ３がオンされ、半導体スイッチング素子Ｑ１のゲートに、基準電圧ＧＮＤが供給される。つまり本実施の形態１では、第１スイッチＳ１、第２スイッチＳ２、及び、第３スイッチＳ３が排他的にオンされる。
　＜動作＞
　図４は、本実施の形態１に係る駆動装置の動作を示す図である。以下、ゲート駆動回路電源Ｅ１の電源出力電圧と区別するために、ゲート駆動回路２の出力電圧を、回路出力電圧と記すこともある。図４には、ゲート駆動信号と、第１スイッチＳ１のオン及びオフと、第２スイッチＳ２のオン及びオフと、回路出力電圧と、半導体スイッチング素子Ｑ１のゲート電圧とが示されている。
　時点Ｔ０にて、ゲート駆動信号がオフからオンになると、第１スイッチＳ１がオンされる。これにより、回路出力電圧は電源Ｅ３の電圧となり、ゲート電圧は上昇する。時点Ｔ１から時点Ｔ２までの間はミラー期間であり、そのミラー期間では、ゲート電圧は、電源Ｅ３の電圧よりも小さい電圧で一定になる。時点Ｔ２にてミラー期間が終了すると、ゲート電圧は電源Ｅ３の固定電圧に近づくように上昇する。
　時点Ｔ３にてゲート電圧は、電源Ｅ３の固定電圧程度になる。図４の例では、そのタイミングで、ディレイ回路ＤＬＣの制御により、第１スイッチＳ１がオフされ、第２スイッチＳ２がオンされる。これにより、回路出力電圧はゲート駆動回路電源Ｅ１の電源出力電圧となり、時点Ｔ３以降においてもゲート電圧は上昇する。
　なお、図４の例では、第１スイッチＳ１，Ｓ２が切り替えられるタイミングは、ゲート電圧が電源Ｅ３の固定電圧程度になるタイミングと同じであったが、これに限ったものではない。例えば、第１スイッチＳ１，Ｓ２が切り替えられるタイミングは、ゲート電圧が電源Ｅ３の固定電圧程度になるタイミングの前または後であってもよいし、ミラー期間中であってもよい。
　図４の時点Ｔ３より後では、上述したように、負荷電流が低い場合には電源出力電圧が低くなり、負荷電流が高い場合には電源出力電圧が高くなるので、そのことが、回路出力電圧、及び、ゲート電圧に反映される。
　図示しないが、ゲート駆動信号がオンからオフになると、第１スイッチＳ１及び第２スイッチＳ２はオフされ、第３スイッチＳ３はオンされる。これにより、回路出力電圧は基準電圧ＧＮＤとなり、ゲート電圧は下降し、半導体スイッチング素子Ｑ１はターンオフする。
　＜実施の形態１のまとめ＞
　本実施の形態１に係る駆動装置によれば、ＰＷＭ制御部１は、半導体スイッチング素子Ｑ１の負荷電流に関連する関連情報に基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する。これにより、図３及び図４に示すように、負荷電流増加時に半導体スイッチング素子Ｑ１へ印加されるゲート電圧が増加するので、半導体スイッチング素子Ｑ１のオン時の電圧を低減することができ、半導体スイッチング素子Ｑ１の定常損失を低減することができる。また、負荷電流が最大の条件で動作する時間が、動作時間全体に占める割合が低くなり、半導体スイッチング素子Ｑ１のゲート及びゲート駆動回路２に印加される平均電圧が、ゲート駆動回路電源Ｅ１の電源出力電圧の最大電圧より低くなる。このため、半導体スイッチング素子Ｑ１のゲート及びゲート駆動回路２の故障の低減が期待できる。
　ここで一般的に、半導体スイッチング素子の負荷電流がゼロまたは低い場合には、半導体スイッチング素子のターンオン速度は増加する。また、ターンオン時に半導体スイッチング素子のゲートに印加される電圧が急峻に増加すると、半導体スイッチング素子のターンオン速度が増加する。このため、半導体スイッチング素子Ｑ１の定常損失低減のために、負荷電流の実効値の増加に対応させてゲート電圧を単準に増加すると、交流の負荷電流の瞬時値がゼロまたは低いときに、ゲートに印加される電圧を急峻に増加する場合がある。この場合、半導体スイッチング素子Ｑ１のターンオン速度が過大となり、サージ電圧及び放射ノイズが大きくなってしまうという問題がある。
　これに対して本実施の形態１では、半導体スイッチング素子Ｑ１がターンオンする際に最初に印加されるゲート電圧は電源Ｅ３の固定電圧に固定される。このため、半導体スイッチング素子のゲート電圧の増加が緩やかになる。これにより、ゲート駆動回路電源Ｅ１の電源出力電圧の増加によるターンオン速度の増加を抑制することができるので、サージ電圧及び放射ノイズの増加を抑制することができる。
　また本実施の形態１では、ＰＷＭ制御部１は、予め定められた変更パターンに基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する。このため、負荷電流の波形が正弦波などであっても、ゲート駆動回路電源Ｅ１の電源出力電圧を適切に変更することができる。なお、負荷電流の波形が正弦波などであっても、ゲート駆動回路電源Ｅ１の電源出力電圧を適切に変更する必要性が低く、かつ、半導体スイッチング素子Ｑ１の負荷電流の実行値が検出される場合もある。そのような場合には、ＰＷＭ制御部１は、予め定められた変更パターンに基づいてではなく、半導体スイッチング素子Ｑ１の負荷電流の実行値を計測し、当該実行値に基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更してもよい。
　＜変形例＞
　半導体スイッチング素子Ｑ１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、及び、ＲＣ－ＩＧＢＴ（Reverse Conducting - IGBT）などであってもよい。また半導体スイッチング素子Ｑ１の材料は、通常の珪素（Ｓｉ）であってもよいし、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、及び、ダイヤモンドなどのワイドバンドギャップ半導体であってもよい。半導体スイッチング素子Ｑ１の材料がワイドバンドギャップ半導体である場合には、高温下及び高電圧下の安定動作、及び、スイッチング速度の高速化が可能となる。
　また図１のゲート駆動回路２は、インバータ回路ＩＮＶを備えたが、ゲート駆動回路２は、インバータ回路ＩＮＶを備えなくてもよい。例えば、図５の相補型のトランジスタのように、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３が、それぞれＮＰＮ型トランジスタ、ＮＰＮ型トランジスタ、ＰＮＰＮ型トランジスタから構成される場合には、インバータ回路ＩＮＶは不要である。また、図４のような回路出力電圧が得られるのであれば、ゲート駆動回路２の構成は図１の構成に限ったものではない。
　なお、本変形例は、以下の実施の形態２以降においても適宜適用されてもよい。
　＜実施の形態２＞
　図６は、本実施の形態２に係る駆動装置の構成を示す回路図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。
　図６の駆動装置の構成は、図１の駆動装置の構成において、ＰＷＭ制御部１をコントロール部３に置き換え、負荷部９を誘導負荷Ｌ１及びフライホイールダイオードＤ１に置き換えた構成と同様である。半導体スイッチング素子Ｑ１のドレインは、並列接続された誘導負荷Ｌ１及びフライホイールダイオードＤ１を介して電源Ｅ２に接続されている。
　図６のコントロール部３には、Ｓ／Ｈ（サンプリング＆ホールド）指示として用いられるゲート駆動信号と、サンプリングされた半導体スイッチング素子Ｑ１の負荷電流を示す負荷電流検出信号とが入力される。コントロール部３は、ゲート駆動信号がオフになったときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流に基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する。
　換言すれば、コントロール部３は、半導体スイッチング素子Ｑ１の負荷電流に関連する関連情報に基づいて、電圧制御信号を変更することにより、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する制御を行う。ここでいう関連情報は、ゲート駆動信号がオフになったときにサンプリングされる負荷電流である。
　実施の形態２のそれ以外の構成は、実施の形態１の構成と同様である。例えば、ディレイ回路ＤＬＣは、ゲート駆動信号がオンになった場合に、半導体スイッチング素子Ｑ１のゲートに、電源Ｅ３の固定電圧を予め定められた期間供給する制御を行った後、ゲートに、ゲート駆動回路電源Ｅ１の電源出力電圧を供給する制御を行う。
　＜動作＞
　図７は、本実施の形態２に係る駆動装置の動作のうち、ゲート駆動回路電源Ｅ１の電源出力電圧を変更するコントロール部３の動作を示す図である。なお、本実施の形態２に係る駆動装置の動作のうち、ゲート駆動回路２の回路出力電圧に関する動作は、実施の形態１で図４を用いて説明した回路出力電圧に関する動作と同様である。以下、ゲート駆動回路電源Ｅ１の電源出力電圧を変更するコントロール部３の動作について主に説明する。
　半導体スイッチング素子Ｑ１がターンオフした場合、図６の誘導負荷Ｌ１のため、図７の破線に示されるようにフライホイールダイオードＤ１に負荷電流が還流する。
　コントロール部３は、半導体スイッチング素子Ｑ１がターンオフするタイミングｔ１，ｔ３，ｔ５，…にて、半導体スイッチング素子Ｑ１の負荷電流をサンプリングする。そして、コントロール部３は、半導体スイッチング素子Ｑ１のオフ期間ｔ１～ｔ２，ｔ３～ｔ４，…にて、サンプリングされた負荷電流に基づいてゲート駆動回路電源Ｅ１の電源出力電圧を変更した後、次のタイミングｔ３，ｔ５，…まで電源出力電圧を維持する。例えば、コントロール部３は、サンプリングされた負荷電流が前回のサンプリングよりも大きければ電源出力電圧を増加し、サンプリングされた負荷電流が前回のサンプリングよりも小さければ電源出力電圧を減少する。コントロール部３は、ゲート駆動回路電源Ｅ１の電源出力電圧を、段階的に増減させてもよいし、負荷電流の実効値に比例させてもよい。
　＜実施の形態２のまとめ＞
　本実施の形態２に係る駆動装置によれば、コントロール部３は、半導体スイッチング素子Ｑ１の負荷電流に関連する関連情報に基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する。これにより、実施の形態１と同様に、半導体スイッチング素子Ｑ１の定常損失を低減することができ、かつ、半導体スイッチング素子Ｑ１のゲート及びゲート駆動回路２の故障を低減することができる。また本実施の形態２では実施の形態１と同様に、半導体スイッチング素子Ｑ１がターンオンする際に最初に印加されるゲート電圧は電源Ｅ３の固定電圧に固定されるので、実施の形態１と同様に、サージ電圧及び放射ノイズの増加を抑制することができる。
　ここで例えば、特許文献２などの従来技術は、半導体スイッチング素子Ｑ１がオンしている期間に、ゲート駆動回路電源Ｅ１の電源出力電圧を変更するので、その変更中の影響が半導体スイッチング素子Ｑ１に及ばないように、その変更を短くする必要がある。
　これに対して本実施の形態２では、コントロール部３は、ゲート駆動信号がオフになったときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流に基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する。このような構成によれば、半導体スイッチング素子Ｑ１がオフしている期間に、ゲート駆動回路電源Ｅ１の電源出力電圧を変更することができるので、電源出力電圧の変更中の影響が半導体スイッチング素子Ｑ１に及ぶことを抑制することができる。また、負荷電流の瞬時値の変化を、ゲート駆動回路電源Ｅ１の電源出力電圧の変更にある程度反映することができる。
　＜実施の形態３＞
　図８は、本実施の形態３に係る駆動装置の構成を示す回路図である。以下、本実施の形態３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。
　図８の駆動装置は、ゲート駆動回路電源Ｅ１と、コントロール部４と、ゲート駆動回路５と、第１抵抗ＲＧ１と、第２抵抗ＲＧ２とを備える。
　図８の駆動装置は、半導体スイッチング素子Ｑ１のゲートと接続されており、ゲート駆動信号のオン及びオフに基づいて半導体スイッチング素子Ｑ１を駆動する。半導体スイッチング素子Ｑ１のドレインは、並列接続された誘導負荷Ｌ１及びフライホイールダイオードＤ１を介して電源Ｅ２に接続されている。
　次に、本実施の形態３に係る駆動装置の構成要素について詳細に説明する。
　ゲート駆動回路電源Ｅ１は、ゲート駆動回路電源Ｅ１が出力する電圧である電源出力電圧を変更可能に構成されている。
　コントロール部４は、実施の形態２に係るコントロール部３と同様に、ゲート駆動信号がオフになったときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流に基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する。図８のコントロール部４は、オン抵抗切替信号を、後述するゲート駆動回路５のＡＮＤ回路Ｕ１に出力可能になっている。
　第１抵抗ＲＧ１及び第２抵抗ＲＧ２は、半導体スイッチング素子Ｑ１のゲートとゲート駆動回路５との間に接続される。
　図８のゲート駆動回路５は、第１スイッチＳ１と、第２スイッチＳ２と、第３スイッチＳ３と、ＮＯＴ回路であるインバータ回路ＩＮＶと、ＡＮＤ回路Ｕ１とを備える。
　第１スイッチＳ１の一端は、ゲート駆動回路電源Ｅ１に接続され、第１スイッチＳ１の他端は、第１抵抗ＲＧ１と接続されており、第１スイッチＳ１のオン及びオフは、ゲート駆動信号によって制御される。これにより、第１抵抗ＲＧ１は、ゲート駆動回路電源Ｅ１と半導体スイッチング素子Ｑ１のゲートとの間に接続可能となっている。
　第２スイッチＳ２の一端は、ゲート駆動回路電源Ｅ１に接続され、第２スイッチＳ２の他端は、第２抵抗ＲＧ２と接続されており、第２スイッチＳ２のオン及びオフは、ＡＮＤ回路Ｕ１の出力信号によって制御される。これにより、第２抵抗ＲＧ２は、ゲート駆動回路電源Ｅ１と半導体スイッチング素子Ｑ１のゲートとの間に、第１抵抗ＲＧ１と並列接続可能となっている。
　第３スイッチＳ３の一端は、基準電圧ＧＮＤに接続され、第３スイッチＳ３の他端は、抵抗ＲＧと接続されており、第３スイッチＳ３のオン及びオフは、インバータ回路ＩＮＶで反転されたゲート駆動信号によって制御される。
　ＡＮＤ回路Ｕ１は、コントロール部４からのオン抵抗切替信号と、ゲート駆動信号とに基づいてＡＮＤ演算を行い、その結果をＡＮＤ回路Ｕ１の出力信号として出力する。つまり、ＡＮＤ回路Ｕ１は、オン抵抗切替信号がオンであり、かつ、ゲート駆動信号がオンである場合にのみオンを出力する。
　以下、ターンオン時の半導体スイッチング素子Ｑ１のゲートに接続される抵抗を、ターンオンゲート抵抗と記す。本実施の形態３に係るコントロール部４は、負荷電流に基づいて、ターンオンゲート抵抗が高い高抵抗制御と、ターンオンゲート抵抗が低い低抵抗制御とを選択的に行う。コントロール部４のこの動作については後で詳細に説明する。
　＜動作＞
　本実施の形態３に係る駆動装置の動作のうち、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する動作は、実施の形態２で図７を用いて説明した動作と同様である。
　本実施の形態３では、ゲート駆動信号がオンのときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流が、図９の閾値ＴＨ１以下である場合に、コントロール部４は、オフを示すオン抵抗切替信号を出力する。オフを示すオン抵抗切替信号が出力され、かつ、ゲート駆動信号がオンである場合、第１スイッチＳ１はオンし、第２スイッチＳ２及び第３スイッチＳ３はオフする。このため、ゲート駆動回路電源Ｅ１の電源出力電圧は、第１抵抗ＲＧ１を介して半導体スイッチング素子Ｑ１のゲートに供給される。したがって図９のように、負荷電流が閾値ＴＨ１以下である場合のターンオンゲート抵抗は、第１抵抗ＲＧ１となる。
　一方、ゲート駆動信号がオンのときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流が、図９の閾値ＴＨ１を超える場合に、コントロール部４は、オンを示すオン抵抗切替信号を出力する。オンを示すオン抵抗切替信号が出力され、かつ、ゲート駆動信号がオンである場合、第１スイッチＳ１及び第２スイッチＳ２はオンし、第３スイッチＳ３はオフする。このため、ゲート駆動回路電源Ｅ１の電源出力電圧は、第１抵抗ＲＧ１及び第２抵抗ＲＧ２を介して半導体スイッチング素子Ｑ１のゲートに供給される。したがって図９のように、負荷電流が閾値ＴＨ１を超える場合のターンオンゲート抵抗は、第１抵抗ＲＧ１と第２抵抗ＲＧ２との並列合成抵抗（ＲＧ１×ＲＧ２／（ＲＧ１＋ＲＧ２））となる。
　以上のように、ゲート駆動信号がオンのときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流が閾値ＴＨ１以下である場合には、ターンオンゲート抵抗が第１抵抗ＲＧ１となる高抵抗制御が行われる。一方、ゲート駆動信号がオンのときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流が閾値ＴＨ１を超える場合には、ターンオンゲート抵抗が第１抵抗ＲＧ１と第２抵抗ＲＧ２との並列合成抵抗となる低抵抗制御が行われる。
　また、ゲート駆動信号がオンのときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流が、図９の閾値ＴＨ１より大きい閾値ＴＨ２以下である場合には、コントロール部４は、ゲート駆動回路電源Ｅ１の電源出力電圧を一定に維持する。一方、ゲート駆動信号がオンのときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流が、図９の閾値ＴＨ２を超える場合には、コントロール部４は、負荷電流が大きくなるにつれて、ゲート駆動回路電源Ｅ１の電源出力電圧を大きくする。
　図１０は、本実施の形態３に係る駆動装置の動作を示す図であり、具体的には駆動装置の動作による、半導体スイッチング素子Ｑ１のゲート電圧の推移を示す図である。点線は、ターンオンゲート抵抗が高くなる高抵抗制御時のゲート駆動回路２の回路出力電圧を示し、実線は、ターンオンゲート抵抗が低くなる低抵抗制御時のゲート駆動回路２の回路出力電圧を示す。半導体スイッチング素子Ｑ１の負荷電流が小さいときには、高抵抗制御が行われ、半導体スイッチング素子のゲート電圧の増加が緩やかになり、スイッチング速度が小さくなる。一方、半導体スイッチング素子Ｑ１の負荷電流が大きいときには、低抵抗制御が行われ、スイッチング速度が大きくなる。
　＜実施の形態３のまとめ＞
　本実施の形態３に係る駆動装置によれば、コントロール部４は、ゲート駆動信号がオフになったときにサンプリングされる半導体スイッチング素子Ｑ１の負荷電流に基づいて、ゲート駆動回路電源Ｅ１の電源出力電圧を変更する。これにより、実施の形態１，２と同様に、半導体スイッチング素子Ｑ１の定常損失を低減することができ、かつ、半導体スイッチング素子Ｑ１のゲート及びゲート駆動回路２の故障を低減することができる。
　また実施の形態２と同様に、半導体スイッチング素子Ｑ１がオフしている期間に、ゲート駆動回路電源Ｅ１の電源出力電圧を変更するので、電源出力電圧の変更中の影響が半導体スイッチング素子Ｑ１に及ぶことを抑制することができる。また、負荷電流の瞬時値の変化を、ゲート駆動回路電源Ｅ１の電源出力電圧の変更にある程度反映することができる。
　また本実施の形態３では、半導体スイッチング素子Ｑ１の負荷電流が閾値ＴＨ１以下である場合には、ターンオンゲート抵抗が高くなる。このため、ターンオン時のスイッチング速度が小さくなるので、サージ電圧及び放射ノイズを抑制することができる。一方、半導体スイッチング素子Ｑ１の負荷電流が閾値ＴＨ１を超える場合には、ターンオンゲート抵抗が低くなる。このため、ターンオン時のスイッチング速度を大きくなるので、ターンオン期間中のスイッチング損失を低減することができる。
　なお、負荷電流が増加した際にターンオン速度を低減する構成を実現するのであれば、オン抵抗切替信号の代わりに、オン抵抗切替信号を反転させた信号が用いられるように構成すればよい。このように構成した場合には、ターンオンゲート抵抗が増加するので、ターンオン速度を低減することができる。
　なお、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
　上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
　１　ＰＷＭ制御部、３，４　コントロール部、ＤＬＣ　ディレイ回路、Ｅ１　ゲート駆動回路電源、Ｅ３　電源、Ｑ１　半導体スイッチング素子、ＲＧ１　第１抵抗、ＲＧ２　第２抵抗。

Claims (4)

  1. 　ゲート駆動信号のオン及びオフに基づいて半導体スイッチング素子を駆動する駆動装置であって、
    　出力電圧を変更可能なゲート駆動回路電源と、
    　前記出力電圧よりも低い固定電圧を有する電源と、
    　前記半導体スイッチング素子の負荷電流に関連する関連情報に基づいて、前記ゲート駆動回路電源の前記出力電圧を変更するコントロール部と、
    　前記ゲート駆動信号がオンになった場合に、前記半導体スイッチング素子のゲートに、前記固定電圧を予め定められた期間供給する制御を行った後、前記ゲートに、前記出力電圧を供給する制御を行うディレイ回路と
    を備える、駆動装置。
  2. 　請求項１に記載の駆動装置であって、
    　前記関連情報は、前記負荷電流の実効値に対して予め定められた前記出力電圧の変更パターンである、駆動装置。
  3. 　請求項１に記載の駆動装置であって、
    　前記関連情報は、前記ゲート駆動信号がオフになったときにサンプリングされる前記負荷電流である、駆動装置。
  4. 　ゲート駆動信号のオン及びオフに基づいて半導体スイッチング素子を駆動する駆動装置であって、
    　出力電圧を変更可能なゲート駆動回路電源と、
    　前記ゲート駆動信号がオフになったときにサンプリングされる前記半導体スイッチング素子の負荷電流に基づいて、前記ゲート駆動回路電源の前記出力電圧を変更するコントロール部と、
    　前記ゲート駆動回路電源と前記半導体スイッチング素子のゲートとの間に接続可能な第１抵抗と、
    　前記ゲート駆動回路電源と前記半導体スイッチング素子の前記ゲートとの間に、前記第１抵抗と並列接続可能な第２抵抗と
    を備え、
    　前記コントロール部は、
    　前記負荷電流に基づいて、前記第１抵抗を介して、前記ゲートに前記ゲート駆動回路電源の前記出力電圧を供給する制御と、前記第１抵抗及び前記第２抵抗を介して、前記ゲートに前記ゲート駆動回路電源の前記出力電圧を供給する制御とを選択的に行う、駆動装置。
PCT/JP2022/018385 2022-04-21 2022-04-21 駆動装置 WO2023203710A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024515995A JPWO2023203710A1 (ja) 2022-04-21 2022-04-21
PCT/JP2022/018385 WO2023203710A1 (ja) 2022-04-21 2022-04-21 駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/018385 WO2023203710A1 (ja) 2022-04-21 2022-04-21 駆動装置

Publications (1)

Publication Number Publication Date
WO2023203710A1 true WO2023203710A1 (ja) 2023-10-26

Family

ID=88419585

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/018385 WO2023203710A1 (ja) 2022-04-21 2022-04-21 駆動装置

Country Status (2)

Country Link
JP (1) JPWO2023203710A1 (ja)
WO (1) WO2023203710A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP2001352748A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体スイッチング素子のゲート駆動回路
JP2010034935A (ja) * 2008-07-30 2010-02-12 Shimadzu Corp 負荷駆動回路
JP2012186998A (ja) * 2012-05-09 2012-09-27 Mitsubishi Electric Corp ゲート駆動回路
JP2016027775A (ja) * 2014-06-27 2016-02-18 サンケン電気株式会社 スイッチング電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP2001352748A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体スイッチング素子のゲート駆動回路
JP2010034935A (ja) * 2008-07-30 2010-02-12 Shimadzu Corp 負荷駆動回路
JP2012186998A (ja) * 2012-05-09 2012-09-27 Mitsubishi Electric Corp ゲート駆動回路
JP2016027775A (ja) * 2014-06-27 2016-02-18 サンケン電気株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JPWO2023203710A1 (ja) 2023-10-26

Similar Documents

Publication Publication Date Title
JP4816182B2 (ja) スイッチング素子の駆動回路
JP6170119B2 (ja) 電源スイッチを駆動するためのシステムおよび方法
US8558587B2 (en) Gate driver
JP2008306731A (ja) 供給電圧のオン／オフを目的とするハイサイド半導体スイッチのスイッチ制御回路
JP6304966B2 (ja) 半導体駆動装置及び半導体装置
JP2011036020A (ja) 電力変換装置
US10469067B2 (en) Gate driving circuit and switching power supply device
JP5831528B2 (ja) 半導体装置
JP5887220B2 (ja) 半導体モジュール
EP3590189A1 (en) Hybrid switch control
US20190140634A1 (en) Semiconductor device and method for driving the same
JP2020018098A (ja) 駆動装置およびスイッチング装置
JP6512193B2 (ja) トランジスタ駆動回路
CN112636606A (zh) 为低电压至高电压应用提供双向功率流和功率调节的***
US10707865B2 (en) Switch device
WO2023203710A1 (ja) 駆動装置
JP2020068528A (ja) マルチ出力ゲートドライバシステムにおいて静的にゲートをクランプする方法
JP2003347550A (ja) パワースイッチデバイス
US10340909B2 (en) Buffer circuit and semiconductor device
CN115088169A (zh) 半导体开关元件驱动电路及半导体装置
JP2012049946A (ja) 電圧駆動型素子を駆動する駆動装置
WO2021199738A1 (ja) 判定装置及びそれを備えるスイッチシステム
WO2017221292A1 (ja) 並列駆動回路
KR100288217B1 (ko) 전류제어용 피드백 회로를 가진 솔레노이드 밸브의 구동장치
US20230130625A1 (en) Drive device, drive method, and power conversion device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22938510

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024515995

Country of ref document: JP

Kind code of ref document: A