JP2020068528A - マルチ出力ゲートドライバシステムにおいて静的にゲートをクランプする方法 - Google Patents
マルチ出力ゲートドライバシステムにおいて静的にゲートをクランプする方法 Download PDFInfo
- Publication number
- JP2020068528A JP2020068528A JP2019191728A JP2019191728A JP2020068528A JP 2020068528 A JP2020068528 A JP 2020068528A JP 2019191728 A JP2019191728 A JP 2019191728A JP 2019191728 A JP2019191728 A JP 2019191728A JP 2020068528 A JP2020068528 A JP 2020068528A
- Authority
- JP
- Japan
- Prior art keywords
- output
- driver
- gate
- gate driver
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 26
- 230000007704 transition Effects 0.000 description 14
- 230000003213 activating effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
- H02M1/096—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the power supply of the control circuit being connected in parallel to the main switching element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17772—Structural details of configuration resources for powering on or off
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
1.パワートランジスタが、OFF状態におけるdv/dtイベント中、寄生ターンオンにより敏感となること、
2.ON状態におけるハイサイドクランプの強度が比較的弱いこと、
を有する。
Rgf*<Rg ここでRgf*=Rg||Rgf
を設定することにより、ドレイン/コレクタdv/dtは、EMIのためのdv/dtレベルを維持しながら、負荷範囲を通して低い切替損失を維持しつつ、低いドレイン/コレクタ電流においてゲート抵抗Rgで得られる値にきわめて近い値に設定可能である。
Rgf*=Rg||Rgf
となるように、第2のゲート駆動チャネルを活動化することによって実現可能である。ただし、高いドレイン/コレクタ電流に対する出力端OUT2のイネーブルによらないかぎり、パワートランジスタ108のターンオンおよびターンオフ双方に対するより低い有効ゲート抵抗をつねに設定することはできない。特に、ターンオフ時には、高いコレクタ電流での第2のゲート駆動チャネルOUT2の活動化は、むしろより高い、したがって望ましくないドレイン/コレクタdv/dtを生じさせる。高い負荷電流では、パワートランジスタ108のターンオン中のみドレイン/コレクタでのdv/dt最大値を増大すべく、より低いゲート抵抗が有益である。
Claims (25)
- マルチ出力ゲートドライバシステムであって、前記マルチ出力ゲートドライバシステムは、
ゲートノードを有するパワーデバイスと、
入力端を有するとともに、前記ゲートノードに結合された、前記パワーデバイスの能動的なオンオフ切り替えを行うための出力端を有する第1のドライバと、
入力端および前記ゲートノードに結合された出力端を有する第2のドライバと、
前記第2のドライバの前記出力端に結合された第1の入力端、第1の基準電圧に結合された第2の入力端および出力端を有する第1の比較器と、
前記第2のドライバの前記出力端に結合された第1の入力端、第2の基準電圧に結合された第2の入力端および出力端を有する第2の比較器と、
前記パワーデバイスのオンオフ切り替えのための制御信号を受信する第1の入力端、前記第1の比較器の前記出力端および前記第2の比較器の前記出力端に結合された第2の入力端、前記第1のドライバの前記入力端に結合された第1の出力端ならびに前記第2のドライバの前記入力端に結合された第2の出力端を有する論理回路と、
を含み、
前記論理回路の前記第2の入力端の信号は、前記第2のドライバの前記出力端が前記第1の基準電圧に達したかもしくは上回ったか否か、または前記第2のドライバの前記出力端が前記第2の基準電圧に達したかもしくは下回ったか否かを示し、
前記第2のドライバの前記出力端は、前記論理回路の前記第2の出力端の信号に応答して、正の電圧レールもしくは負の電圧レールのいずれかへ相応にクランプされるように構成されている、
マルチ出力ゲートドライバシステム。 - 前記第2のドライバは、ターンオン動作モードおよびターンオフ動作モード双方の間、クランプされるように構成されている、
請求項1記載のマルチ出力ゲートドライバシステム。 - 前記第2のドライバは、ターンオン動作モード中はクランプされ、ターンオフ動作モード中は能動的な切り替えを行うように構成されている、
請求項1記載のマルチ出力ゲートドライバシステム。 - 前記第2のドライバは、ターンオフ動作モード中はクランプされ、ターンオン動作モード中は能動的な切り替えを行うように構成されている、
請求項1記載のマルチ出力ゲートドライバシステム。 - 前記第2のドライバは、前記論理回路が受信した付加的な制御信号に応答してクランプされるかまたは能動的な切り替えを行うように構成されている、
請求項1記載のマルチ出力ゲートドライバシステム。 - 前記第1の比較器および前記第2の比較器は、入力フィルタまたは出力フィルタの少なくとも一方を含む、
請求項1記載のマルチ出力ゲートドライバシステム。 - 前記マルチ出力ゲートドライバシステムはさらに、前記第1のドライバの前記出力端と、前記パワーデバイスの前記ゲートノードと、の間に結合された第1のゲート抵抗を含む、
請求項1記載のマルチ出力ゲートドライバシステム。 - 前記マルチ出力ゲートドライバシステムはさらに、前記第2のドライバの前記出力端と、前記パワーデバイスの前記ゲートノードと、の間に結合された第2のゲート抵抗を含む、
請求項7記載のマルチ出力ゲートドライバシステム。 - マルチ出力ゲートドライバシステムであって、前記マルチ出力ゲートドライバシステムは、
ゲートノードを有するパワーデバイスと、
入力端を有するとともに、前記ゲートノードに結合された、前記パワーデバイスの能動的なオンオフ切り替えを行うように構成された出力端を有する第1のドライバと、
入力端および前記ゲートノードに結合された出力端を有する第2のドライバと、
制御信号を受信する入力端、前記第1のドライバの前記入力端に結合された第1の出力端および前記第2のドライバの前記入力端に結合された第2の出力端を有する論理回路と、
を含み、
前記論理回路は、初期ターンオン動作モードでは前記第1のドライバのみに電圧印加し、初期ターンオフ動作モードでは前記第1のドライバおよび前記第2のドライバに電圧印加するように構成されている、
マルチ出力ゲートドライバシステム。 - 前記第1のドライバの前記出力端は、第1のゲート抵抗を介して前記ゲートノードに結合されており、前記第2のドライバの前記出力端は、第2のゲート抵抗を介して前記ゲートノードに結合されている、
請求項9記載のマルチ出力ゲートドライバシステム。 - 前記第1のゲート抵抗および前記第2のゲート抵抗は、異なる抵抗値を有する、
請求項10記載のマルチ出力ゲートドライバシステム。 - 前記論理回路は、第1のターンオン動作モードでは前記第1のドライバおよび前記第2のドライバの一方に電圧印加し、第2のターンオン動作モードでは前記第1のドライバおよび前記第2のドライバの双方に電圧印加するように構成されている、
請求項9記載のマルチ出力ゲートドライバシステム。 - 前記論理回路は、第1のターンオフ動作モードでは前記第1のドライバおよび前記第2のドライバの双方に電圧印加し、第2のターンオフ動作モードでは前記第1のドライバおよび前記第2のドライバの一方に電圧印加するように構成されている、
請求項9記載のマルチ出力ゲートドライバシステム。 - 前記マルチ出力ゲートドライバシステムは、さらに、前記論理回路と前記第2のドライバとの間に結合されたタイマ回路を含む、
請求項9記載のマルチ出力ゲートドライバシステム。 - 前記マルチ出力ゲートドライバシステムは、さらに、前記第1のドライバの前記出力端および前記第2のドライバの前記出力端と前記論理回路との間に結合された第1の比較器および第2の比較器を含む、
請求項9記載のマルチ出力ゲートドライバシステム。 - 前記第2のドライバは、前記論理回路が受信した付加的な制御信号に応答してクランプされるかまたは能動的な切り替えを行うように構成されている、
請求項9記載のマルチ出力ゲートドライバシステム。 - それぞれパワーデバイスに結合された出力端を有する第1のゲートドライバおよび第2のゲートドライバを含むマルチ出力ゲートドライバシステムを動作させる方法であって、前記方法は、
前記第1のゲートドライバの出力端によって前記パワーデバイスをターンオンするステップと、
前記第2のゲートドライバの出力端の電圧を測定して、前記第2のゲートドライバの出力端の前記電圧が第1の基準電圧より大きいか否かを判別するステップと、
第1の動作モードにおいて前記第2のゲートドライバの出力端の前記電圧を第1のクランプ電圧へクランプするステップと、
前記第1のゲートドライバの出力端によって前記パワーデバイスをターンオフするステップと、
前記第2のゲートドライバの出力端の電圧を測定して、前記第2のゲートドライバの出力端の前記電圧が第2の基準電圧より小さいか否かを判別するステップと、
第2の動作モードにおいて前記第2のゲートドライバの出力端の前記電圧を第2のクランプ電圧へクランプするステップと、
を含む方法。 - 前記第2のゲートドライバは、前記第1の動作モードでは、前記第1のゲートドライバに対して遅延される、
請求項17記載の方法。 - 前記第2のゲートドライバは、前記第2の動作モードでは、前記第1のゲートドライバに対して遅延される、
請求項17記載の方法。 - 前記方法はさらに、前記第1の動作モードにおいて、第1の比較器および第2の比較器により、前記第2のゲートドライバの前記出力端を測定するステップを含む、
請求項17記載の方法。 - 前記方法はさらに、前記第2の動作モードにおいて、第1の比較器および第2の比較器により、前記第2のゲートドライバの前記出力端を測定するステップを含む、
請求項17記載の方法。 - 前記方法はさらに、前記第1のゲートドライバと前記パワーデバイスとの間に少なくとも1つの第1のゲート抵抗を結合するステップと、前記第2のゲートドライバと前記パワーデバイスとの間に第2のゲート抵抗を結合するステップと、を含む、
請求項17記載の方法。 - それぞれパワーデバイスに結合された出力端を有する第1のドライバおよび第2のドライバを含むマルチ出力ゲートドライバシステムを動作させる方法であって、前記方法は、
初期ターンオン動作モードにおいて前記第1のドライバのみに電圧印加するステップと、
初期ターンオフ動作モードにおいて前記第1のドライバおよび前記第2のドライバに電圧印加するステップと、
を含む方法。 - 前記方法はさらに、第1のターンオン動作モードにおいて前記第1のドライバおよび前記第2のドライバの一方に電圧印加するステップと、第2のターンオン動作モードにおいて前記第1のドライバおよび前記第2のドライバの双方に電圧印加するステップと、を含む、
請求項23記載の方法。 - 前記方法はさらに、第1のターンオフ動作モードにおいて前記第1のドライバおよび前記第2のドライバの双方に電圧印加するステップと、第2のターンオフ動作モードにおいて前記第1のドライバおよび前記第2のドライバの一方に電圧印加するステップと、を含む、
請求項23記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/166,953 US10651723B1 (en) | 2018-10-22 | 2018-10-22 | Method for static gate clamping in multi-output gate driver systems |
US16/166,953 | 2018-10-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020068528A true JP2020068528A (ja) | 2020-04-30 |
Family
ID=68342438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019191728A Pending JP2020068528A (ja) | 2018-10-22 | 2019-10-21 | マルチ出力ゲートドライバシステムにおいて静的にゲートをクランプする方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10651723B1 (ja) |
EP (2) | EP3644507B1 (ja) |
JP (1) | JP2020068528A (ja) |
CN (1) | CN111082791A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113571515B (zh) | 2020-04-29 | 2024-04-09 | 广东致能科技有限公司 | 一种驱动电路、驱动ic以及驱动*** |
CN111900940B (zh) * | 2020-07-28 | 2024-04-19 | 上海艾为电子技术股份有限公司 | 输入级钳位电路及其钳位方法、功率放大器 |
US11545969B1 (en) * | 2021-09-20 | 2023-01-03 | Infineon Technologies Ag | Gate-to-source monitoring of power switches during runtime |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433799B1 (ko) * | 1998-12-03 | 2004-06-04 | 가부시키가이샤 히타치세이사쿠쇼 | 전압구동형 스위칭 소자의 게이트 구동회로 |
JP3666843B2 (ja) * | 1999-02-26 | 2005-06-29 | 株式会社東芝 | 絶縁ゲート型半導体素子のゲート回路 |
JP4081603B2 (ja) * | 2002-06-26 | 2008-04-30 | 株式会社豊田自動織機 | スイッチング素子の駆動装置 |
JP2005006381A (ja) * | 2003-06-10 | 2005-01-06 | Hitachi Ltd | スイッチング素子の駆動回路 |
JP5321368B2 (ja) * | 2009-09-07 | 2013-10-23 | トヨタ自動車株式会社 | モータ駆動制御装置 |
US9461640B2 (en) | 2012-12-21 | 2016-10-04 | Mitsubishi Electric Corporation | Switching element drive circuit, power module, and automobile |
KR20150071339A (ko) | 2013-12-18 | 2015-06-26 | 삼성전기주식회사 | 게이트 구동 회로 |
JP6634329B2 (ja) | 2016-04-01 | 2020-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2018
- 2018-10-22 US US16/166,953 patent/US10651723B1/en active Active
-
2019
- 2019-10-21 EP EP19000479.6A patent/EP3644507B1/en active Active
- 2019-10-21 JP JP2019191728A patent/JP2020068528A/ja active Pending
- 2019-10-21 EP EP24153995.6A patent/EP4336731A3/en active Pending
- 2019-10-22 CN CN201911006041.0A patent/CN111082791A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US10651723B1 (en) | 2020-05-12 |
US20200127552A1 (en) | 2020-04-23 |
CN111082791A (zh) | 2020-04-28 |
EP3644507B1 (en) | 2024-02-07 |
EP4336731A2 (en) | 2024-03-13 |
EP3644507A1 (en) | 2020-04-29 |
EP4336731A3 (en) | 2024-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102336161B1 (ko) | 동적 타이밍 기능을 지니는 다단 게이트 턴오프 | |
US9490798B1 (en) | Gate drive control system for SiC and IGBT power devices | |
US10790818B1 (en) | Slew rate control by adaptation of the gate drive voltage of a power transistor | |
JP6362996B2 (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
US9954521B2 (en) | Gate drive circuit for semiconductor switching devices | |
JP2020068528A (ja) | マルチ出力ゲートドライバシステムにおいて静的にゲートをクランプする方法 | |
US7710187B2 (en) | Gate drive circuit | |
JP6171553B2 (ja) | 電力変換装置 | |
US10033377B2 (en) | Adaptive power down control system | |
JP2017523761A (ja) | 直列に接続された電力スイッチの電圧平衡 | |
JP4853100B2 (ja) | 絶縁ゲート型半導体素子の駆動装置およびその方法 | |
JP2003069401A (ja) | 半導体電力変換装置 | |
US10224918B2 (en) | Active gate bias driver | |
JP2019110431A (ja) | 半導体装置およびパワーモジュール | |
US9490794B1 (en) | Dynamic shutdown protection circuit | |
JP6512193B2 (ja) | トランジスタ駆動回路 | |
EP3322093B1 (en) | Gate trajectory control for zero overshoot switching | |
US9813055B2 (en) | Gate driver that drives with a sequence of gate resistances | |
US10680602B2 (en) | Control device for driving a bipolar switchable power semiconductor component, semiconductor module and method | |
US9906220B1 (en) | Tailored switching of power transistors | |
US10680598B2 (en) | Active gate bias driver | |
EP4117182A2 (en) | Gate drive circuit and power converter | |
JP2014187837A (ja) | 電力変換器の保護システム | |
CN111670541A (zh) | 开关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240528 |