WO2023113289A1 - 다층 배선기판 - Google Patents

다층 배선기판 Download PDF

Info

Publication number
WO2023113289A1
WO2023113289A1 PCT/KR2022/018851 KR2022018851W WO2023113289A1 WO 2023113289 A1 WO2023113289 A1 WO 2023113289A1 KR 2022018851 W KR2022018851 W KR 2022018851W WO 2023113289 A1 WO2023113289 A1 WO 2023113289A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
region
disposed
via hole
bonding
Prior art date
Application number
PCT/KR2022/018851
Other languages
English (en)
French (fr)
Inventor
이상영
최용재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2023113289A1 publication Critical patent/WO2023113289A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Definitions

  • the embodiment relates to a multilayer wiring board.
  • a multilayer wiring board is one in which circuit line patterns are formed on an insulating substrate with a conductive material such as copper.
  • the multilayer wiring board refers to a board just before mounting electronic components.
  • Signals generated from components mounted on the multilayer wiring board may be moved through a wiring pattern connected to each component.
  • Such a multilayer wiring board may be manufactured by thermally compressing a plurality of insulating boards on which wiring patterns are formed. That is, the multilayer wiring board may be formed by bonding a plurality of insulating layers by thermal compression bonding.
  • the multi-layered multi-layer wiring board includes via holes formed in each insulating layer to electrically connect wiring patterns disposed on different insulating layers.
  • a conductive material is filled in the via hole.
  • Wiring patterns disposed on different insulating layers are electrically connected through a conductive layer formed of the conductive material.
  • a conductive layer is formed by filling the inside of the via hole with conductive paste. Accordingly, the via hole had to have a size equal to or greater than a set width in order to fill the conductive paste. As a result, the size of the multilayer wiring board has been increased.
  • the conductive paste includes heterogeneous materials.
  • voids and flux were generated in the conductive layer formed by curing the paste. Accordingly, the mechanical strength of the conductive layer inside the via hole was reduced by the voids and the flux.
  • the conductive layer inside the via hole included a plurality of alloys having different composition ratios.
  • Embodiments are intended to provide a multilayer wiring board having improved electrical characteristics, mechanical characteristics, and thermal characteristics.
  • a multilayer wiring board includes a plurality of insulating layers sequentially stacked; and a wiring pattern disposed on the insulating layer, wherein the insulating layer includes at least one via hole, a conductive layer is disposed inside the via hole, and a bonding layer is disposed between the wiring pattern and the conductive layer.
  • the bonding layer includes at least one of a first region and a second region having a chemical formula of CuxSny, and the value of x/x+y of the second region is x/x+y of the first region. value, and the volume or area of the second region is greater than the volume or area of the first region.
  • a multilayer wiring board includes a via hole for connecting a plurality of wiring patterns, a conductive layer disposed inside the via hole, and a bonding layer between the conductive layer and the wiring pattern.
  • the bonding layer may include at least one alloy.
  • the bonding layer may include at least one alloy having a chemical formula of CuxSny.
  • the bonding layer may include a first copper-tin alloy and a second copper-tin alloy.
  • the bonding layer may include the first copper-tin alloy in a greater proportion than the second copper-tin alloy. Accordingly, thermal properties, electrical properties, mechanical properties, and adhesion properties with metal of the bonding layer may be improved.
  • adhesion between the wiring pattern and the conductive layer may be improved through the bonding layer.
  • it may have improved electrical properties, mechanical properties and thermal properties through the adhesive layer.
  • the bonding layer is disposed inside and outside the via hole.
  • the thickness of the bonding layer is smaller than the thickness of the conductive layer inside the via hole. That is, the conductive layer is more disposed inside the via hole than the bonding layer.
  • the bonding layer may be disposed between a side surface of the conductive layer and an inner surface of the via hole in the via hole. Accordingly, the bonding layer may protect the conductive layer inside the via hole. Accordingly, it is possible to prevent an external impact from being directly transmitted to the conductive layer inside the via hole.
  • the conductive layer and the bonding layer may be disposed inside the via hole through a plating method and a thermal compression method. Accordingly, the diameter of the via hole may be reduced compared to filling the inside of the via hole using a paste method. Thus, the overall size of the multilayer wiring board can be reduced.
  • FIG. 1 is a cross-sectional view of a multilayer wiring board according to an embodiment.
  • FIG. 2 is a diagram for explaining a bonding process of a multilayer wiring board according to an embodiment.
  • FIG. 3 is an enlarged view of area A of FIG. 1 .
  • FIG. 4 and 5 are views showing enlarged views of region C of FIG. 3 .
  • FIG. 6 is diagrams for explaining changes in the composition and composition ratio of a bonding layer of a multilayer wiring board according to an embodiment.
  • FIG. 7 is a table for explaining characteristics of an alloy layer inside a bonding layer of a multilayer wiring board according to an embodiment.
  • FIG. 8 to 11 are views showing enlarged views of area B of FIG. 1 .
  • FIG. 12 is a view showing an optical photograph of a bonding layer according to an embodiment.
  • FIG. 13 and 14 are views for explaining the size distribution of grain sizes of bonding layers according to Examples and Comparative Examples, respectively.
  • first, second, A, B, (a), and (b) may be used to describe components of an embodiment of the present invention. These terms are only used to distinguish the component from other components, and the term is not limited to the nature, order, or order of the corresponding component.
  • a component when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected to, combined with, or connected to the other component, but also with the component. It may also include the case of being 'connected', 'combined', or 'connected' due to another component between the other components.
  • top (top) or bottom (bottom) is not only a case where two components are in direct contact with each other, but also one A case in which another component above is formed or disposed between two components is also included.
  • the multilayer wiring board described below may include a rigid multilayer wiring board or a flexible multilayer wiring board. Also, the multilayer wiring board may be an antenna board.
  • a multilayer wiring board 1000 includes an insulating layer 100 and a wiring pattern 200 .
  • the insulating layer 100 includes an insulating material. That is, the insulating layer 100 is an insulating substrate having no conductivity.
  • the insulating layer 100 supports the wiring pattern 200 .
  • the wiring pattern 200 is disposed on at least one of one surface and the other surface of the insulating layer 100 . That is, the insulating layer 100 is a support substrate supporting the wiring pattern 200.
  • the multilayer wiring board 1000 includes a plurality of insulating layers 100 .
  • the multilayer wiring board 1000 includes a first insulating layer 110, a second insulating layer 120 on the first insulating layer 110, and a third insulating layer on the second insulating layer 120. (130), a fourth insulating layer 140 on the third insulating layer 130, and a fifth insulating layer 150 on the fourth insulating layer 140.
  • the multilayer wiring board 1000 may include less than 5 insulating layers. Alternatively, the multilayer wiring board 1000 may include more than five insulating layers.
  • the multilayer wiring board 1000 includes the first insulating layer 110, the second insulating layer 120, the third insulating layer 130, the fourth insulating layer 140, and the It will be described as including the fifth insulating layer 150 .
  • the first insulating layer 110, the second insulating layer 120, the third insulating layer 130, the fourth insulating layer 140, and the fifth insulating layer 150 are sequentially stacked and disposed. do.
  • the insulating layer 100 may partially have a curved surface and be bent. That is, the insulating layer 100 may partially have a flat surface and partially have a curved surface and be bent. In detail, the end of the insulating layer 100 may be bent while having a curved surface. Alternatively, the insulating layer 100 may be curved while having a surface having a random curvature.
  • the insulating layer 100 may be a flexible insulating layer.
  • the insulating layer 100 may be a curved or bent substrate.
  • the multilayer wiring board including the insulating layer 100 may include a flexible multilayer wiring board.
  • the insulating layer 100 may include a resin material.
  • the insulating layer 100 may include a resin material whose physical properties change with temperature.
  • the insulating layer 100 includes a thermoplastic resin.
  • the insulating layer 100 may include a liquid crystal polymer.
  • the liquid crystal polymer is a material having both liquid state and solid state characteristics. That is, liquid crystal polymers have a regular crystal orientation even in a liquid state as in a solid state.
  • the insulating layer 100 includes a liquid crystal polymer, heat resistance of the multilayer wiring board can be improved.
  • signal loss according to the permittivity of the material can be reduced, signal transmission characteristics of the multilayer wiring board can be improved.
  • the insulating layer 100 has a thickness within a set range.
  • the insulating layer 100 may have a thickness of 150 ⁇ m or less, 25 ⁇ m to 150 ⁇ m, or 50 ⁇ m to 100 ⁇ m.
  • the thickness T2 of the insulating layer 100 is less than 25 ⁇ m, it is difficult for the insulating layer 100 to sufficiently support the wiring pattern 200 and the overall strength of the multilayer wiring board may decrease.
  • the thickness of the insulating layer 100 exceeds 150 ⁇ m, the process time for forming the via hole (V) increases due to the increase in the thickness of the insulating layer 100, and the overall size of the multilayer wiring board may increase. .
  • the wiring pattern 200 is disposed on the insulating layer 100 .
  • the wiring pattern 200 is disposed on at least one of one surface and the other surface of the insulating layer 100 .
  • the wiring pattern 200 may directly contact the insulating layer 100 . That is, a separate adhesive layer is not disposed between the insulating layer 100 and the wiring pattern 200 . Accordingly, the overall thickness of the multilayer wiring board 1000 is reduced.
  • the wiring pattern 200 is a path through which electric signals of the multilayer wiring board 1000 are transmitted. That is, the multilayer wiring board 1000 can transmit electrical signals to other members connected to the multilayer wiring board 1000 through the wiring pattern 200 . Alternatively, the multilayer wiring board 1000 may receive an electrical signal generated from the other member through the wiring pattern 200 .
  • the wiring pattern 200 may include a highly conductive material.
  • the wiring pattern 200 may include metal.
  • the wiring pattern 200 is made of gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), zinc (Zn), and alloys thereof. It may contain at least one metal.
  • the wiring pattern 200 includes copper (Cu). In other words, the wiring pattern 200 is copper (Cu).
  • the wiring pattern 200 is formed by using an additive process, a subtractive process, a modified semi additive process (MSAP) or a semi additive process (SAP), which are conventional manufacturing processes of a printed multilayer wiring board. It can be disposed on the insulating layer 100 through.
  • MSAP modified semi additive process
  • SAP semi additive process
  • the wiring pattern 200 has a line width and thickness within a set range.
  • the wiring pattern 200 may have a line width of 40 ⁇ m to 150 ⁇ m. More specifically, the wiring pattern 200 may have a line width of 70 ⁇ m to 120 ⁇ m.
  • Process efficiency may decrease when the line width of the wiring pattern 200 is less than 40 ⁇ m. Also, when the line width of the wiring pattern 200 exceeds 150 ⁇ m, the size of the multilayer wiring board may be increased.
  • the wiring pattern 200 may have a thickness of 15 ⁇ m or less. More specifically, the wiring pattern 200 may have a thickness of 10 ⁇ m to 15 ⁇ m. More specifically, the wiring pattern 200 may have a thickness of 11 ⁇ m to 14 ⁇ m.
  • the thickness T3 of the wiring pattern 200 is less than 10 ⁇ m, electrical characteristics of the wiring pattern 200 may be reduced. Also, when the thickness of the wiring pattern 200 exceeds 15 ⁇ m, the size of the multilayer wiring board may be increased.
  • the insulating layer 100 includes at least one via hole (V).
  • V via hole
  • the insulating layer may include at least one via hole (V).
  • the via hole V is formed penetrating the insulating layer 100 .
  • a conductive layer 600 is disposed inside the via hole (V).
  • a conductive layer 600 including a conductive material is disposed inside the via hole V. Wiring patterns disposed on different insulating layers are electrically connected through the via hole V and the conductive layer 600 .
  • the conductive layer 600 includes a conductive material.
  • the conductive layer 600 includes metal.
  • the conductive layer 600 may include at least one metal selected from among copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), palladium (Pd), and alloys thereof.
  • the conductive layer 600 includes copper (Cu). That is, the conductive layer 600 is copper (Cu).
  • the conductive layer 600 may be disposed inside the via hole V using electroless plating, electrolytic plating, screen printing, sputtering, or evaporation.
  • the conductive layer 600 is disposed inside the via hole V by electroless plating or electrolytic plating.
  • Pad units are disposed on the upper and lower portions of the multilayer wiring board 1000, respectively.
  • a first pad part 310 is disposed on the multilayer wiring board 1000 .
  • a second pad part 320 is disposed under the multilayer wiring board 1000 .
  • the first pad part 310 is disposed above the fifth insulating layer 150 which is the uppermost insulating layer of the multilayer wiring board 1000 .
  • At least one first pad part 310 may be disposed on the fifth insulating layer 150 .
  • At least one first pad part among the first pad parts 310 may serve as a pattern for signal transmission.
  • at least one other first pad part may serve as an inner lead for connection to the electronic component 500 connected to the multilayer wiring board 1000 .
  • the second pad part 320 may be disposed under the first insulating layer 110, which is the lowermost insulating layer of the multilayer wiring board 1000. At least one of the second pad parts 320 may serve as a pattern for transmitting a second pad part signal. In addition, at least one other second pad part among the second pad parts 320 may serve as an outer lead for connection with an external substrate.
  • protective layers 160 and 170 are respectively disposed on the uppermost insulating layer and the lowermost insulating layer of the multilayer wiring board 1000 .
  • the electronic component 500 connected to the multilayer wiring board 1000 may include all elements or chips.
  • the electronic component 5000 includes all semiconductor chips, light emitting diode chips, and other driving chips.
  • the multilayer wiring board 1000 is formed by stacking a plurality of insulating layers on which wiring patterns are formed.
  • the insulating layers are bonded through thermal compression in a set temperature range.
  • the plurality of insulating layers 110, 120, 130, 140, and 150 are bonded to each other through a thermocompression bonding process at a set temperature range.
  • a wiring pattern 200 and a via hole V are formed in each of the plurality of insulating layers 110 , 120 , 130 , 140 , and 150 .
  • a conductive layer 600 is disposed inside the via hole (V).
  • the plurality of insulating layers 110, 120, 130, 140, and 150 on which the wiring pattern 200 and the via hole V are formed may be bonded to each other through a thermal compression bonding process within a set temperature range.
  • the conductive layer 600 may be formed simultaneously with the process of forming the wiring pattern 200 . That is, the conductive layer 600 is disposed inside the via hole through a plating process.
  • the thermal compression bonding process may be performed at a temperature equal to or higher than the melting point of the insulating layers 110 , 120 , 130 , 140 , and 150 . That is, the insulating layers 110 , 120 , 130 , 140 , and 150 are melted at a temperature equal to or higher than the melting point of the insulating layers 110 , 120 , 130 , 140 , and 150 . Subsequently, the melted insulating layers 110, 120, 130, 140, and 150 are bonded to each other.
  • the wiring patterns 200 disposed on different insulating layers are electrically connected through the conductive layer 600 inside the via hole (V). That is, the region where the via hole (V) is formed on the plurality of insulating layers 110, 120, 130, 140, and 150 is different from other regions by using the metal material of the wiring pattern 200 and the metal of the conductive layer 600. This is the area to which the material adheres.
  • the melting point of the metal material of the wiring pattern 200 is higher than that of the insulating layer. Accordingly, when the conductive layer 600 and the wiring pattern 200 include the same copper metal, the conductive layer 600 and the wiring pattern 200 do not melt at the melting temperature of the insulating layer. Accordingly, the conductive layer 600 and the wiring pattern 200 may not adhere to each other.
  • a bonding material 770 may be disposed between the conductive layer 600 and the wiring pattern 200 .
  • the bonding material 770 is disposed on the conductive layer 600 through a plating process.
  • the bonding material 770 includes a metal material having a lower melting point than that of the wiring pattern 200 and the conductive layer 600 . Therefore, even if the thermal compression bonding process is performed at a temperature close to the melting point of the insulating layer, the conductive layer and the wiring pattern inside the via hole may be bonded through the bonding material 770 .
  • an alloy may be formed by a reaction between the metal material of the bonding material 770, the metal material of the wiring pattern 200, and the metal material of the conductive layer 600. .
  • alloys may have various electrical properties, thermal properties, and mechanical properties depending on the composition. Accordingly, adhesive properties between the conductive layer and the wiring pattern, and electrical, thermal, and mechanical properties of the multilayer wiring board vary depending on the composition of the alloy.
  • the composition ratio of the bonding layer formed by the bonding material 770 between the conductive layer 600 and the wiring pattern 200 is adjusted, and thus a multilayer having improved electrical, thermal and mechanical properties.
  • the wiring board is explained.
  • FIG. 3 is an enlarged view of area A of FIG. 1 . That is, FIG. 3 is an enlarged view of a region where via holes are formed in a multilayer wiring board.
  • a conductive layer 600 is disposed inside the insulating layer 100 .
  • a plurality of via holes (V) are formed in the insulating layer 100, and the conductive layer 600 is disposed inside the via holes (V).
  • wiring patterns 200 are disposed on the upper and lower surfaces of the conductive layer 600 , respectively.
  • the first wiring pattern 210 is disposed on the lower surface of the conductive layer 600 and the second wiring pattern 220 is disposed on the upper surface of the conductive layer 600 .
  • the first wiring pattern 210 is a wiring pattern disposed on the third insulating layer 130
  • the second wiring pattern 220 is a wiring pattern disposed on the fourth insulating layer 140 .
  • the first wiring pattern 210 and the second wiring pattern 220 disposed on different insulating layers are electrically connected through the conductive layer 600 disposed inside the via hole V.
  • the conductive layer 600 and the first wiring pattern 210 are simultaneously formed by the same process. That is, the conductive layer 600 inside the via hole V and the first wiring pattern 210 disposed on the fourth insulating layer 140 are simultaneously formed through a plating process. Accordingly, the conductive layer 600 and the first wiring pattern 210 are integrally formed.
  • a bonding layer 700 is disposed between the conductive layer 600 and the second wiring pattern 220 on the fifth insulating layer 150 .
  • a bonding layer 700 formed of the bonding material 770 is disposed between the conductive layer 600 inside the via hole V and the second wiring pattern 220 .
  • the bonding layer 700 is disposed above the via hole (V).
  • the bonding layer 700 is disposed above the via hole (V) having a large diameter in the via hole (V).
  • the wiring patterns 210 and 220, the conductive layer 600, and the bonding layer 700 may include different materials.
  • the wiring patterns 210 and 220, the conductive layer 600, and the bonding layer 700 may include different metal materials.
  • the wiring patterns 210 and 220 and the conductive layer 600 include the same metal material.
  • the bonding layer 700 includes a metal material different from at least one of the wiring pattern 210 and the conductive layer 600 .
  • the bonding layer 700 includes a first region 1A and a second region 2A.
  • the adhesive layer 700 includes a first area 1A and a second area 2A forming a boundary in the depth direction of the via hole V.
  • the second region 2A is disposed above and below the first region 1A. Accordingly, the first region 1A is disposed between the second regions 2A.
  • the second area 2A is disposed closer to the wiring pattern 200 than the first area 1A.
  • the second region 2A is disposed between the first region 1A and the wiring pattern 200 .
  • An alloy is disposed in the first region 1A and the second region 2A of the bonding layer 700 .
  • an alloy having the same composition is disposed in the first region 1A and the second region 2A of the bonding layer 700 .
  • an alloy having the same composition ratio is disposed in the first region 1A and the second region 2A of the bonding layer 700 .
  • alloys having different composition ratios are disposed in the first region 1A and the second region 2A of the bonding layer 700 .
  • 4 and 5 are diagrams showing enlarged views of the bonding layer.
  • the bonding layer 700 defines a first area 1A and a second area 2A.
  • An alloy is disposed in each of the first region 1A and the second region 2A.
  • alloys having the same composition and different composition ratios are disposed in the first region 1A and the second region 2A.
  • the first alloy 701 is disposed in the first region 1A
  • the second alloy 702 is disposed in the second region 2A.
  • an alloy having a chemical formula of CuxSny is disposed in the first region 1A and the second region 2A. At this time, x+y satisfies 0 ⁇ x+y ⁇ 12, or x+y satisfies 4 ⁇ x+y ⁇ 11.
  • a first copper-tin alloy is disposed in the first region 1A.
  • a second copper-tin alloy is disposed in the second region 2A.
  • the first copper-tin alloy and the second copper-tin alloy have different composition ratios. Specifically, the value of x/x+y of the second copper-tin alloy is greater than the value of x/x+y of the first copper-tin alloy. In other words, the copper ratio of the second copper-tin alloy is greater than that of the first copper-tin alloy.
  • the first copper-tin alloy has a chemical formula of Cu 6 Sn 5
  • the second copper-tin alloy has a chemical formula of Cu 3 Sn 1 . That is, a first copper-tin alloy having a chemical formula of Cu 6 Sn 5 is disposed in the first region 1A, and a second copper-tin alloy having a chemical formula of Cu 3 Sn 1 is disposed in the second region 2A. This is placed
  • a second copper-tin alloy having a chemical formula of Cu 3 Sn 1 is disposed in a region close to the wiring pattern 200, and a first copper-tin alloy having a chemical formula of Cu 6 Sn 5 is disposed in a region far from the wiring pattern 200. A copper-tin alloy is placed.
  • the amount of copper in the bonding layer 700 increases while extending from the first area 1A to the second area OA.
  • the bonding layer 700 extends from the second region 2A toward the first region 1A while increasing the amount of tin.
  • the first area 1A and the second area 2A are arranged in different sizes.
  • the first region 1A and the second region 2A are arranged in different volumes.
  • the first area 1A and the second area 2A are disposed in different areas.
  • the volume or area of the second region 2A is greater than that of the first region 1A.
  • the volume of the second region 2A is greater than the volume of the first region 1A.
  • the second region 2A may have a volume greater than 50%. More specifically, the second region 2A may have a volume of 50% to less than 100%.
  • the second region 2A has a volume of 90% or more. More preferably, the second region 2A has a volume of 95% or more.
  • the first region 1A may have a volume less than 50%. More specifically, the first region 1A may have a volume greater than 0% and less than 50%. Preferably, the first region 1A has a volume of 10% or less. More preferably, the first region 1A has a volume of 5% or less.
  • the area of the second area 2A is larger than the area of the first area 1A.
  • the second area 2A may have an area greater than 50%.
  • the second area 2A may have an area of 50% to less than 100%.
  • the second area 2A has an area of 90% or more. More preferably, the second area 2A has an area of 95% or more.
  • the first region 1A may have an area of less than 50%. More specifically, the first region 1A may have an area greater than 0% and less than 50%. Preferably, the first area 1A has an area of 10% or less. More preferably, the first region 1A has an area of 5% or less.
  • the bonding layer 700 may include only one region.
  • the bonding layer 700 may include one region in which an alloy having a single composition and composition ratio is disposed. That is, the bonding layer 700 includes only the previously described second region 2A.
  • the bonding layer 700 includes only the second alloy 702 having a chemical formula of CuxSny. That is, the bonding layer 700 includes only a second copper-tin alloy having a chemical formula of Cu 3 Sn 1 .
  • FIG. 6 is a view for explaining the composition and composition ratio change of the bonding layer.
  • the bonding layer 700 before thermocompression bonding of the plurality of insulating layers includes a metal of a single composition.
  • the bonding layer 700 before thermal compression includes a first metal layer 750.
  • the first metal layer 750 is tin (Sn).
  • 6(b) to 6(d) are diagrams for explaining changes in the composition and composition ratio of the bonding layer 700 during the thermal compression bonding process.
  • the composition and composition ratio of the first metal layer 750 may be variously changed.
  • the first metal layer 750 reacts with the wiring pattern 200 and the conductive layer 600 to form a plurality of alloys.
  • the bonding layer 700 may include the first metal layer 750 and a plurality of alloys.
  • the first alloy layer 761 and the first alloy layer 761 having a chemical formula of CuxSny are formed in the region between the first metal layer 750 and the wiring pattern 200 and the region between the first metal layer 750 and the conductive layer 600.
  • 2 alloy layer 762 is formed.
  • the first alloy layer 761 is formed between the second alloy layer 762 .
  • the second alloy layer 762 is formed in a region between the first alloy layer 761 and the wiring pattern 200 and in a region between the first alloy layer 761 and the conductive layer 600 .
  • the first alloy layer 761 and the second alloy layer 762 have the same composition as each other.
  • the first alloy layer 761 and the second alloy layer 762 have different composition ratios.
  • the size of the x value and the size of the y value of the first alloy layer 761 and the second alloy layer 762 are different.
  • the first alloy layer 761 may have a chemical formula of Cu 6 Sn 5
  • the second alloy layer 762 may have a chemical formula of Cu 3 Sn 1 .
  • the sizes of the first alloy layer 761 and the second alloy layer 762 may be different.
  • the volume or area of the first alloy layer 761 is greater than the volume or area of the second alloy layer 762,
  • the sizes of the first alloy layer 761 and the second alloy layer 762 change.
  • the volume or area of the second alloy layer 762 may be greater than or equal to the volume or area of the first alloy layer 761 .
  • the sizes of the first alloy layer 761 and the second alloy layer 762 change.
  • the amount of copper diffused into the bonding layer 700 increases. Accordingly, the volume or area of the second alloy layer 762 becomes larger than that of the first alloy layer 761 .
  • the volume or area of the second alloy layer 762 is changed to be larger than that of the first alloy layer 761 .
  • the bonding layer 700 may be changed so that the volume or area of the second alloy layer 762 is greater than that of the first alloy layer 761 .
  • the bonding layer 700 may be changed to include only the second alloy layer 762 .
  • first alloy layer 761 and the second alloy layer 762 may correspond to the first alloy 701 and the second alloy 702 of FIG. 4 described above, respectively.
  • the first alloy 701 and the second alloy 702 disposed in the first region 1A and the second region 2A of the bonding layer 700 have different physical properties. That is, since the first alloy 701 and the second alloy 702 have different composition ratios, they have different physical properties.
  • the thermal diffusivity of the second alloy 702 is greater than that of the first alloy 701.
  • the heat capacity of the second alloy 702 is greater than that of the first alloy 701 .
  • the thermal conductivity of the second alloy 702 is greater than that of the first alloy 701.
  • the second region 2A has improved thermal characteristics compared to the first region 1A. That is, since the bonding layer 700 includes the second region 2A in a larger ratio than the first region 1A, thermal characteristics are improved. Accordingly, the multilayer wiring board 100 including the bonding layer 700 has improved thermal characteristics.
  • the density of the second alloy 702 is greater than that of the first alloy 701 . Accordingly, the second region 2A has improved strength compared to the first region 1A. That is, the second region 2A has improved mechanical properties compared to the first region 1A. Accordingly, since the bonding layer 700 includes the second region 2A in a larger ratio than the first region 1A, mechanical properties are improved. Accordingly, the multilayer wiring board 100 including the bonding layer 700 has improved mechanical properties.
  • the resistance of the second alloy 702 is smaller than that of the first alloy 701 . Accordingly, the second region 2A has improved electrical characteristics compared to the first region 1A. That is, since the bonding layer 700 includes the second region 2A in a larger ratio than the first region 1A, electrical characteristics are improved. Accordingly, the multilayer wiring board 100 including the bonding layer 700 has improved electrical characteristics.
  • the bonding layer 700 is disposed between the wiring pattern 200 and the conductive layer 600 .
  • the bonding layer 700 includes an overlapping area OLA overlapping the via hole V in the longitudinal direction of the via hole V and a non-overlapping area NOLA not overlapping the via hole.
  • the bonding layer 700 includes a contact area CA contacting the conductive layer 600 and a non-contact area NCA not contacting the conductive layer 700 .
  • the thickness of the bonding layer 700 is different from the thickness of the insulating layer 100 .
  • the thickness of the bonding layer 700 is different from the thickness of the wiring pattern 700, and the thickness of the bonding layer 700 is different from the thickness of the conductive layer 600.
  • the thickness T1 of the bonding layer 700 is smaller than the thickness of the insulating layer 100 .
  • the thickness T1 of the bonding layer 700 is smaller than the thickness of the wiring pattern 200 .
  • the thickness T1 of the bonding layer 700 is defined as the maximum thickness of the bonding layer.
  • the thickness T1 of the bonding layer 700 may be 1% to 20% of the thickness of the insulating layer 100 . Also, the thickness T1 of the bonding layer 700 may be 5% to 25% of the thickness of the wiring pattern 200 .
  • the thickness T1 of the bonding layer 700 may be 1 ⁇ m or more.
  • the thickness T1 of the bonding layer 700 may be 1 ⁇ m to 4 ⁇ m.
  • the thickness T1 of the bonding layer 700 may be 1 ⁇ m to 3 ⁇ m.
  • the thickness T1 of the bonding layer 700 may be 1.5 ⁇ m to 2 ⁇ m.
  • the thickness T1 of the bonding layer 700 is less than 1 ⁇ m, voids may be formed inside the bonding layer 700 due to surface roughness formed on the surface of the bonding layer 700 . As a result, reliability of the bonding layer 700 may be reduced.
  • the adhesive strength between the wiring pattern 700 and the bonding layer 700 may decrease.
  • the bonding layer 700 is disposed inside the via hole (V), and the bonding layer 700 is disposed outside the via hole (V). That is, the bonding layer 700 is disposed both inside and outside the via hole (V).
  • the bonding layer 700 includes an inner area IA disposed inside the via hole V and an outer area OA disposed outside the via hole V.
  • the inner area IA is disposed in contact with the conductive layer 600 inside the via hole V.
  • the external area OA is disposed outside the via hole V and in contact with the wiring pattern 200 .
  • the inner area IA and the outer area OA may have different thicknesses.
  • the thickness of the inner area IA may be greater than that of the outer area OA.
  • the bonding layer 700 may have a thickness disposed inside the via hole V greater than a thickness disposed outside the via hole V.
  • the thickness of the inner area IA may be smaller than that of the outer area OA.
  • the bonding layer 700 may have a thickness disposed inside the via hole (V) smaller than a thickness disposed outside the via hole (V).
  • the inner area IA and the outer area OA may have the same or similar thickness to each other.
  • the thickness of the inner area IA and the thickness of the outer area OA may be the same within a tolerance range.
  • the thickness disposed inside the via hole V and the thickness disposed outside the via hole V may be the same within a tolerance range.
  • the bonding layer 700 is disposed inside the via hole V, two layers may be disposed inside the via hole V. That is, the conductive layer 600 and the bonding layer 700 are disposed inside the via hole V.
  • the conductive layer 600 and the bonding layer 700 are disposed to have different thicknesses.
  • the thickness of the conductive layer 600 in the via hole V is greater than the thickness of the bonding layer 700 . More specifically, the thickness of the bonding layer 700 inside the via hole V is 3% to 10% of the thickness of the conductive layer 600 .
  • the conductive layer 600 having relatively higher electrical and thermal conductivity is disposed inside the via hole V than the bonding layer 700 . Accordingly, the heat dissipation effect and the connection characteristics of the wiring patterns may be improved through the conductive layer 600 of the via hole (V).
  • the bonding layer 700 may be disposed on a side surface of the conductive layer 600 .
  • the bonding layer 700 may be disposed in contact with the side surface of the conductive layer 600 .
  • the bonding layer 700 may be disposed between the side surface of the interconductive layer 600 and the inner surface of the via hole (V).
  • the bonding layer 700 is melted by the process of thermally compressing the insulating layer 100 .
  • the melting bonding layer 700 may move between the side surface of the conductive layer 600 and the inner surface of the via hole V. Accordingly, the bonding layer 700 may also be disposed between the side surface of the conductive layer 600 and the inner surface of the via hole (V).
  • the bonding layer 700 may serve as a buffer layer protecting the conductive layer 600 .
  • FIG. 13 and 14 are views showing the grain size of the bonding layer according to Examples and Comparative Examples.
  • FIG. 13 is a graph showing the grain size distribution of the bonding layer described above
  • FIG. 14 is a graph showing the grain size distribution of the conductive layer, which is cured by filling the via hole with a copper-tin paste.
  • the bonding layer according to the embodiment has a very wide grain size distribution.
  • the conductive layer according to Comparative Example has a very narrow grain size distribution.
  • the bonding layer according to the embodiment has a grain size distribution similar to that of the conductive layer of copper metal disposed inside the via hole.
  • a multilayer wiring board includes a via hole for connecting a plurality of wiring patterns, a conductive layer disposed inside the via hole, and a bonding layer between the conductive layer and the wiring pattern.
  • the bonding layer may include at least one alloy.
  • the bonding layer may include at least one alloy having a chemical formula of CuxSny.
  • the bonding layer may include a first copper-tin alloy and a second copper-tin alloy.
  • the bonding layer may include the first copper-tin alloy in a greater proportion than the second copper-tin alloy. Accordingly, thermal properties, electrical properties, mechanical properties, and adhesion properties with metal of the bonding layer may be improved.
  • adhesion between the wiring pattern and the conductive layer may be improved through the bonding layer.
  • it may have improved electrical properties, mechanical properties and thermal properties through the adhesive layer.
  • the bonding layer is disposed inside and outside the via hole.
  • the thickness of the bonding layer is smaller than the thickness of the conductive layer inside the via hole. That is, the conductive layer is more disposed inside the via hole than the bonding layer.
  • the bonding layer may be disposed between a side surface of the conductive layer and an inner surface of the via hole in the via hole. Accordingly, the bonding layer may protect the conductive layer inside the via hole. Accordingly, it is possible to prevent an external impact from being directly transmitted to the conductive layer inside the via hole.
  • the conductive layer and the bonding layer may be disposed inside the via hole through a plating method and a thermal compression method. Accordingly, the diameter of the via hole may be reduced compared to filling the inside of the via hole using a paste method. Thus, the overall size of the multilayer wiring board can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시예에 따른 다층 배선기판은 순차적으로 적층되는 복수의 절연층; 및 상기 절연층 상에 배치되는 배선패턴을 포함하고, 상기 절연층은 적어도 하나의 비아홀을 포함하고, 상기 비아홀 내부에는 전도층이 배치되고, 상기 배선패턴과 상기 전도층 사이에는 접합층이 배치되고, 상기 접합층은 CuxSny의 화학식을 가지는 제 1 영역 및 제 2 영역 중 적어도 하나의 영역을 포함하고, 상기 제 2 영역의 x/x+y의 값은 상기 제 1 영역의 x/x+y의 값보다 크고, 상기 제 2 영역의 부피 또는 면적은 상기 제 1 영역의 부피 또는 면적보다 크다.

Description

다층 배선기판
실시예는 다층 배선기판에 관한 것이다.
다층 배선기판은 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 형성한 것이다. 다층 배선기판은 전자부품을 탑재하기 직전의 기판(Board)을 의미한다.
상기 다층 배선기판 상에 실장되는 부품들에서 발생하는 신호는 각 부품들과 연결되는 배선패턴을 통해 이동될 수 있다.
이러한 다층 배선기판은 배선패턴이 형성된 복수의 절연성 기판을 열압착하여 제조될 수 있다. 즉, 다층 배선기판은 복수의 절연층을 열압착하여 접착하여 형성할 수 있다.
상기 다층 다층 배선기판은 서로 다른 절연층 상에 배치되는 배선패턴들을 전기적으로 연결하기 위해 각각의 절연층에 형성되는 비아홀을 포함한다.
상기 비아홀 내부에는 전도성 물질이 충진된다. 서로 다른 절연층 상에 배치되는 배선패턴들은 상기 전도성 물질에 의해 형성되는 전도층을 통해 전기적으로 연결된다.
종래에는 상기 비아홀 내부에 전도성 페이스트를 충진하여 전도층을 형성하였다. 이에 따라, 상기 비아홀은 전도성 페이스트를 충진하기 위하여 설정된 폭 이상의 크기를 가져야 했다. 이에 의해, 다층 배선기판의 크기가 증가되었다.
또한, 상기 전도성 페이스트는 이종 물질을 포함하였다. 이에 의해, 상기 페이스트가 경화되어 형성되는 전도층 내부에 공극 및 플럭스(Flux)가 발생하였다. 이에 따라, 상기 공극 및 플럭스에 의해 비아홀 내부의 전도층의 기계적 강도가 감소되었다.
또한, 이종 물질을 포함하는 전도성 페이스트는 열압착 되면서 이종물질들의 반응에 의해 복수의 합금층이 형성되었다. 즉, 비아홀 내부의 전도층은 서로 조성비가 다른 복수의 합금을 포함하였다. 이에 의해 상기 전도층의 전기적 특성, 열적 특성이 감소하고, 배선패턴과의 접착력이 감소하는 문제점이 있었다.
이에 따라, 상기 전도층을 포함하는 다층 배선기판의 기계적 특성, 열적 특성, 전기적 특성이 가소되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결할 수 있는 새로운 구조의 다층 배선기판이 요구된다.
실시예는 향상된 전기적 특성, 기계적 특성, 열적 특성을 가지는 다층 배선기판을 제공하고자 한다.
실시예에 따른 다층 배선기판은 순차적으로 적층되는 복수의 절연층; 및 상기 절연층 상에 배치되는 배선패턴을 포함하고, 상기 절연층은 적어도 하나의 비아홀을 포함하고, 상기 비아홀 내부에는 전도층이 배치되고, 상기 배선패턴과 상기 전도층 사이에는 접합층이 배치되고, 상기 접합층은 CuxSny의 화학식을 가지는 제 1 영역 및 제 2 영역 중 적어도 하나의 영역을 포함하고, 상기 제 2 영역의 x/x+y의 값은 상기 제 1 영역의 x/x+y의 값보다 크고, 상기 제 2 영역의 부피 또는 면적은 상기 제 1 영역의 부피 또는 면적보다 크다.
실시예에 따른 다층 배선기판은 복수의 배선패턴을 연결하기 위한 비아홀, 상기 비아홀 내부에 배치되는 전도층 및 상기 전도층과 배선패턴 사이의 접합층을 포함한다.
상기 접합층은 적어도 하나의 합금을 포함할 수 있다. 자세하게, 상기 접합층은 CuxSny의 화학식을 가지는 적어도 하나의 합금을 포함할 수 있다.
이때, 상기 접합층의 합금의 비율은 조절될 수 있다. 자세하게, 상기 접합층은 제 1 구리-주석 합금 및 제 2 구리-주석 합금을 포함할 수 있다. 상기 접합층은 상기 제 1 구리-주석 합금을 상기 제 2 구리-주석 합금에 비해 많은 비율로 포함할 수 있다. 이에 따라, 상기 접합층의 열적 특성, 전기적 특성, 기계적 특성 및 금속과의 접착 특성이 향상될 수 있다.
따라서, 실시예에 따른 다층 배선기판은 상기 접합층을 통해 배선 패턴과 전도층의 접착력을 향상시킬 수 있다. 또한, 상기 접착층을 통해 향상된 전기적 특성, 기계적 특성 및 열적 특성을 가질 수 있다.
또한, 상기 접합층은 비아홀 내부 및 외부에 모두 배치된다. 이때, 상기 접합층의 두께는 상기 비아홀 내부의 전도층의 두께보다 작다. 즉, 상기 비아홀 내부에는 상기 전도층이 상기 접합층보다 많이 배치된다.
따라서, 상기 비아홀 내부의 전기적 특성, 기계적 특성 및 열적 특성이 감소하는 것을 방지할 수 있다.
또한, 상기 접합층은 상기 비아홀 내부에서 상기 전도층의 측면과 비아홀 내측면 사이에 배치될 수 있다. 따라서, 상기 접합층은 상기 비아홀 내부의 전도층을 보호할 수 있다. 따라서, 외부의 충격이 비아홀 내부의 전도층에 직접적으로 전달되는 것을 방지할 수 있다.
또한, 실시예에 따른 다층 배선기판은 상기 전도층 및 상기 접합층이 도금 방식 및 열압착 방식을 통해 비아홀 내부에 배치될 수 있다. 따라서, 페이스트 방식으로 비아홀 내부를 채우는 것에 비해 비아홀 직경을 감소할 수 있다. 따라서, 다층 배선기판의 전체적인 크기가 감소될 수 있다.
도 1은 실시예에 따른 다층 배선기판의 단면도를 도시한 도면이다.
도 2는 실시예에 따른 다층 배선기판의 접합 공정을 설명하기 위한 도면이다.
도 3은 도 1의 A 영역의 확대도를 도시한 도면이다.
도 4 및 도 5는 도 3의 C 영역의 확대도를 도시한 도면들이다.
도 6은 실시예에 따른 다층 배선기판의 접합층의 조성 및 조성비 변화를 설명하기 위한 도면들이다.
도 7은 실시예에 따른 다층 배선기판의 접합층 내부의 합급층의 특성을 설명하기 위한 표이다.
도 8 내지 도 11은 도 1의 B 영역의 확대도를 도시한 도면이다.
도 12는 실시예예 따른 접합층의 광학 사진을 도시한 도면이다.
도 13 및 도 14는 각각 실시예 및 비교예에 따른 접합층의 결정입도(grain size) 크기의 분포를 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 도면들을 참조하여, 실시예들에 따른 다층 배선기판을 설명한다. 이하에서 설명하는 다층 배선기판은 리지드한 다층 배선기판 또는 플렉서블 다층 배선기판을 포함할 수 있다. 또한, 상기 다층 배선기판은 안테나 기판일 수 있다.
도 1을 참조하면, 실시예에 따른 다층 배선기판(1000)은 절연층(100) 및 배선패턴(200)을 포함한다.
상기 절연층(100)은 절연 물질을 포함한다. 즉, 상기 절연층(100)은 전도성을 가지지 않는 절연 기판이다.
상기 절연층(100)은 상기 배선패턴(200)을 지지한다. 자세하게, 상기 배선패턴(200)은 상기 절연층(100)의 일면 및 타면 중 적어도 하나의 면 상에 배치된다. 즉, 상기 절연층(100)은 상기 배선패턴(200)을 지지하는 지지 기판이다,
상기 다층 배선기판(1000)은 복수의 절연층(100)을 포함한다. 예를 들어, 상기 다층 배선기판(1000)은 제 1 절연층(110), 상기 제 1 절연층(110) 상의 제 2 절연층(120), 상기 제 2 절연층(120) 상의 제 3 절연층(130), 상기 제 3 절연층(130) 상의 제 4 절연층(140) 및 상기 제 4 절연층(140) 상의 제 5 절연층(150)을 포함할 수 있다.
그러나, 실시예는 이에 제한되지 않는다, 즉, 상기 다층 배선기판(1000)은 5개 미만의 절연층을 포함할 수 있다. 또는, 상기 다층 배선기판(1000)은 5개 초과의 절연층을 포함할 수 있다. 이하에서는 설명의 편의를 위해 상기 다층 배선기판(1000)이 상기 제 1 절연층(110), 상기 제 2 (120), 상기 제 3 절연층(130), 상기 제 4 절연층(140) 및 상기 제 5 절연층(150)을 포함하는 것으로 설명한다.
상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 3 절연층(130), 상기 제 4 절연층(140) 및 상기 제 5 절연층(150)은 순차적으로 적층되어 배치된다.
상기 절연층(100)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 상기 절연층(100)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(100)의 끝단은 곡면을 가지면서 휘어질 수 있다. 또는, 상기 절연층(100)은 랜덤한 곡률을 포함하는 표면을 가지면서 휘어질 수 있다.
또한, 상기 절연층(100)은 플렉서블(flexible) 절연층일 수 있다. 또한, 상기 절연층(100)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다.
즉, 상기 절연층(100)을 포함하는 다층 배선기판은 플렉서블 다층 배선기판을 포함할 수 있다.
상기 절연층(100)은 수지 물질을 포함할 수 있다. 예를 들어, 상기 절연층(100)은 온도에 따라 물리적 특성이 변하는 수지 물질을 포함할 수 있다. 자세하게, 상기 절연층(100)은 열가소성 수지를 포함한다.
일례로, 상기 절연층(100)은 액정고분자물질(liquid crystal polymer)을 포함할 수 있다.
상기 액정고분자물질은 액체 상태 및 고체 상태의 특성을 모두 가지는 물질이다. 즉, 액정고분자물질은 액체 상태에서도 고체 상태와 같이 규칙적인 결정 배향을 가진다.
따라서, 상기 절연층(100)이 액정고분자물질(liquid crystal polymer)을 포함하므로, 다층 배선기판의 내열성을 향상시킬 수 있다. 또한, 소재의 유전율에 따른 신호 손실을 감소시킬 수 있으므로, 다층 배선기판의 신호 전달 특성을 향상시킬 수 있다.
상기 절연층(100)은 설정된 범위의 두께를 가진다. 자세하게, 상기 절연층(100)은 150㎛ 이하의 두께, 25㎛ 내지 150㎛의 두께, 또는 50㎛ 내지 100㎛의 두께를 가질 수 있다.
상기 절연층(100)의 두께(T2)가 25㎛ 미만인 경우, 상기 절연층(100)이 배선패턴(200)을 충분하게 지지하기 어렵고, 다층 배선기판의 전체적인 강도가 저하될 수 있다. 또한, 상기 절연층(100)의 두께가 150㎛ 초과인 경우, 상기 절연층(100)의 두께 증가에 의해 비아홀(V) 형성 공정시간이 길어지고, 다층 배선기판의 전체적인 크기가 증가될 수 있다.
상기 배선패턴(200)은 상기 절연층(100) 상에 배치된다. 자세하게, 상기 배선패턴(200)은 상기 절연층(100)의 일면 및 타면 중 적어도 하나의 면 상에 배치된다.
상기 배선패턴(200)은 상기 절연층(100)과 직접 접촉할 수 있다. 즉, 상기 절연층(100)과 상기 배선패턴(200) 사이에는 별도의 접착층이 배치되지 않는다. 이에 따라, 상기 다층 배선기판(1000)의 전체적인 두께가 감소된다.
상기 배선패턴(200)은 상기 다층 배선기판(1000)의 전기 신호를 전달하는 경로이다. 즉, 상기 다층 배선기판(1000)은 상기 배선패턴(200)을 통해 상기 다층 배선기판(1000)과 연결되는 다른 부재로 전기 신호를 전달할 수 있다. 또는, 상기 다층 배선기판(1000)은 상기 배선패턴(200)을 통해 상기 다른 부재에서 발생하는 전기 신호를 전달받을 수 있다.
이에 따라, 상기 배선패턴(200)은 전도성이 높은 물질을 포함할 수 있다. 자세하게, 상기 배선패턴(200)은 금속을 포함할 수 있다. 예를 들어, 상기 배선패턴(200)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있다. 바람직하게는, 상기 배선패턴(200)은 구리(Cu)를 포함한다. 다시 말해, 상기 배선패턴(200)은 구리(Cu)이다,
상기 배선패턴(200)은 통상적인 인쇄다층 배선기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 또는 SAP(Semi Additive Process) 공정을 통해 상기 절연층(100) 상에 배치될 수 있다.
상기 배선패턴(200)은 설정된 범위의 선폭 및 두께를 가진다. 자세하게, 상기 배선패턴(200)은 40㎛ 내지 150㎛의 선폭을 가질 수 있다. 더 자세하게, 상기 배선패턴(200)은 70㎛ 내지 120㎛의 선폭을 가질 수 있다.
상기 배선패턴(200)의 선폭을 40㎛ 미만으로 하는 경우 공정 효율이 감소할 수 있다. 또한, 상기 배선패턴(200)의 선폭이 150㎛ 초과하는 경우, 상기 다층 배선기판의 크기가 증가될 수 있다.
또한, 상기 배선패턴(200)은 15㎛ 이하의 두께를 가질 수 있다. 더 자세하게, 상기 배선패턴(200)은 10㎛ 내지 15㎛의 두께를 가질 수 있다. 더 자세하게, 상기 배선패턴(200)은 11㎛ 내지 14㎛의 두께를 가질 수 있다.
상기 배선패턴(200)의 두께(T3)가 10㎛ 미만인 경우, 상기 배선패턴(200)의 전기적 특성이 감소될 수 있다. 또한, 상기 배선패턴(200)의 두께가 15㎛ 초과인 경우, 다층 배선기판의 크기가 증가될 수 있다.
상기 절연층(100)은 적어도 하나의 비아홀(V)을 포함한다. 자세하게, 상기 제 1 절연층(110), 상기 제 2 절연층(120), 상기 제 3 절연층(130), 상기 제 4 절연층(140) 및 상기 제 5 절연층(150) 중 적어도 하나의 절연층은 적어도 하나의 비아홀(V)을 포함할 수 있다.
상기 비아홀(V)은 상기 절연층(100)을 관통하며 형성된다. 또한, 상기 비아홀(V)의 내부에는 전도층(600)이 배치된다. 자세하게, 상기 비아홀(V)의 내부에는 전도성 물질을 포함하는 전도층(600)이 배치된다. 상기 비아홀(V) 및 상기 전도층(600)을 통해 서로 다른 절연층들 상에 배치되는 배선패턴들은 전기적으로 연결된다.
상기 전도층(600)은 전도성 물질을 포함한다. 자세하게, 상기 전도층(600)은 금속을 포함한다. 예를 들어, 상기 전도층(600)은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 팔라듐(Pd) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있다. 바람직하게는, 상기 전도층(600)은 구리(Cu)를 포함한다. 즉, 상기 전도층(600)은 구리(Cu)이다.
상기 전도층(600)은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering) 또는 증발법(Evaporation)을 이용하여 상기 비아홀(V) 내부에 배치될 수 있다. 바람직하게는, 상기 전도층(600)은 무전해 도금 또는 전해 도금의 방식으로 상기 비아홀(V) 내부에 배치된다.
상기 다층 배선기판(1000)의 상부 및 하부에는 각각 패드부가 배치된다. 자세하게, 상기 다층 배선기판(1000)의 상부에는 제 1 패드부(310)가 배치된다. 또한, 상기 다층 배선기판(1000)의 하부에는 제 2 패드부(320)가 배치된다.
예를 들어, 상기 제 1 패드부(310)는 상기 다층 배선기판(1000)의 최상부 절연층인 상기 제 5 절연층(150)의 상부에 배치된다. 상기 제 1 패드부(310)는 상기 제 5 절연층(150) 상에 적어도 하나 이상 배치될 수 있다. 상기 제 1 패드부(310)들 중 적어도 하나의 제 1 패드부는 신호 전달을 위한 패턴 역할을 할 수 있다. 또한, 적어도 하나의 다른 제 1 패드부는 상기 다층 배선기판(1000)과 연결되는 전자 부품(500)과의 연결을 위한 이너 리드 역할을 할 수 있다.
또한, 상기 제 2 패드부(320)는 상기 다층 배선기판(1000)의 최하부 절연층인 상기 제 1 절연층(110)의 하부에 배치될 수 있다. 상기 제 2 패드부(320)들 중 적어도 하나의 제 2 패드부 신호 전달을 위한 패턴 역할을 할 수 있다. 또한, 상기 제 2 패드부(320)들 중 적어도 하나의 다른 제 2 패드부는 외부 기판과의 연결을 위한 아우터 리드 역할을 할 수 있다.
또한, 상기 다층 배선기판(1000)의 최상부 절연층과 최하부 절연층에는 각각 보호층(160, 170)이 배치된다.
한편, 상기 다층 배선기판(1000)과 연결되는 상기 전자부품(500)은 소자나 칩을 모두 포함할 수 있다. 결론적으로, 상기 전자부품(5000)은 반도체 칩, 발광 다이오드 칩 및 기타 구동 칩을 모두 포함한다.
앞서 설명하였듯이, 상기 다층 배선기판(1000)은 배선패턴이 형성되는 복수의 절연층들이 적층되어 형성된다. 자세하게, 상기 절연층들은 설정된 온도 범위에서 열압착을 통해 접착된다. 자세하게, 복수의 절연층(110, 120, 130, 140, 150)들은 설정된 범위의 온도에서 열압착 공정을 통해 서로 접착된다.
예를 들어, 도 2를 참조하면, 복수의 절연층(110, 120, 130, 140, 150)들 각각에는 배선패턴(200) 및 비아홀(V)이 형성된다. 또한, 상기 비아홀(V) 내부에는 전도층(600)이 배치된다. 또한, 상기 배선패턴(200) 및 상기 비아홀(V)이 형성된 복수의 절연층(110, 120, 130, 140, 150)들은 설정된 온도 범위에서 열압착 공정을 통해 서로 접착될 수 있다.
상기 전도층(600)은 상기 배선패턴(200)을 형성하는 공정과 동시에 형성될 수 있다. 즉, 상기 전도층(600)은 도금 공정을 통해 상기 비아홀 내부에 배치된다.
상기 열압착 공정은 상기 절연층(110, 120, 130, 140, 150)의 녹는점 이상의 온도에서 진행될 수 있다. 즉, 상기 절연층(110, 120, 130, 140, 150)의 녹는점 이상의 온도에서 상기 절연층(110, 120, 130, 140, 150)은 용융된다. 이어서, 용융된 상기 절연층(110, 120, 130, 140, 150)들은 서로 접착된다.
이때, 서로 다른 절연층 상에 배치되는 배선패턴(200)들은 상기 비아홀(V) 내부의 전도층(600)을 통해 전기적으로 연결된다. 즉, 상기 복수의 절연층(110, 120, 130, 140, 150)들 상에서 상기 비아홀(V)이 형성되는 영역은 다른 영역과 다르게 배선패턴(200)의 금속 물질과 전도층(600)의 금속 물질이 접착되는 영역이다.
그러나, 상기 배선패턴(200)의 금속 물질의 녹는점은 상기 절연층의 녹는점보다 크다. 이에 따라, 상기 전도층(600)과 상기 배선패턴(200)이 동일한 구리 금속을 포함하는 경우, 상기 절연층의 용융 온도에서 상기 전도층(600)과 상기 배선패턴(200)은 용융되지 않는다. 이에 따라, 상기 전도층(600)과 상기 배선패턴(200)은 서로 접착되지 않을 수 있다.
따라서, 상기 전도층(600)과 상기 배선패턴(200) 사이에는 접합물질(770)이 배치될 수 있다. 상기 접합물질(770)은 도금 공정을 통해 상기 전도층(600) 상에 배치된다.
상기 접합물질(770)은 상기 배선패턴(200) 및 상기 전도층(600)보다 녹는점이 낮은 금속 물질을 포함한다. 따라서, 상기 절연층의 녹는점과 가까운 온도로 열압착 공정을 진행하여도, 상기 비아홀 내부의 전도층과 배선패턴은 상기 접합물질(770)을 통해 접착될 수 있다.
한편, 상기 접합물질(770)은 용융되면서 상기 접합물질(770)의 금속 물질, 상기 배선패턴(200)의 금속 물질 및 상기 전도층(600)의 금속 물질의 반응에 의해 합금이 형성될 수 있다.
이러한 합급은 조성에 따라 다양한 전기적 특성, 열적 특성, 기계적 특성을 가질 수 있다. 이에 따라, 상기 합금의 조성에 따라 상기 전도층과 배선패턴의 접착 특성, 상기 다층 배선기판의 전기적 특성, 열적 특성 및 기계적 특성이 달라진다.
따라서, 이하에서는 상기 전도층(600)과 상기 배선패턴(200) 사이의 접합물질(770)에 의해 형성되는 접합층의 조성비를 조절하고, 이에 의해 향상된 전기적 특성, 열적 특성 및 기계적 특성을 가지는 다층 배선기판을 설명한다.
도 3은 도 1의 A 영역을 확대한 도면이다. 즉, 도 3은 다층 배선기판의 비아홀이 형성되는 영역을 확대한 도면이다.
도 3을 참조하면, 상기 절연층(100)의 내부에는 전도층(600)이 배치된다. 자세하게, 상기 절연층(100)에는 복수의 비아홀(V)이 형성되고, 상기 전도층(600)은 상기 비아홀(V) 내부에 배치된다.
상기 제 4 절연층(140)을 기준으로, 상기 전도층(600)의 상부면 및 하부면에는 각각 배선패턴(200)이 배치된다. 예를 들어, 상기 전도층(600)의 하부면에는 제 1 배선패턴(210)이 배치되고, 상기 전도층(600)의 상부면에는 제 2 배선패턴(220)이 배치된다. 상기 제 1 배선패턴(210)은 상기 제 3 절연층(130) 상에 배치되는 배선패턴이고, 상기 제 2 배선패턴(220)은 상기 제 4 절연층(140) 상에 배치되는 배선패턴이다.
서로 다른 절연층 상에 배치되는 상기 제 1 배선패턴(210) 및 상기 제 2 배선패턴(220)은 상기 비아홀(V) 내부에 배치되는 전도층(600)을 통해 전기적으로 연결된다.
상기 전도층(600)과 상기 제 1 배선패턴(210)은 동일 공정에 의해 동시에 형성된다. 즉, 상기 비아홀(V) 내부의 전도층(600)과 상기 제 4 절연층(140) 상에 배치되는 제 1 배선패턴(210)은 도금 공정에 의해 동시에 형성된다. 이에 따라, 상기 전도층(600)과 상기 제 1 배선패턴(210)은 일체로 형성된다.
상기 전도층(600)과 상기 제 5 절연층(150) 상의 제 2 배선패턴(220) 사이에는 접합층(700)이 배치된다. 자세하게, 상기 비아홀(V) 내부의 전도층(600)과 상기 제 2 배선패턴(220) 사이에는 상기 접합물질(770)에 의해 형성되는 접합층(700)이 배치된다.
상기 접합층(700)은 비아홀(V)의 상부에 배치된다. 자세하게, 상기 접합층(700)은 상기 비아홀(V)에서 직경이 큰 비아홀(V)의 상부에 배치된디.
상기 배선패턴(210, 220), 상기 전도층(600) 및 상기 접합층(700)은 서로 다른 물질을 포함할 수 있다. 자세하게, 상기 배선패턴(210, 220), 상기 전도층(600) 및 상기 접합층(700)은 서로 다른 금속 물질을 포함할 수 있다
예를 들어, 상기 배선패턴(210, 220)과 상기 전도층(600)은 동일한 금속 물질을 포함한다. 또한, 상기 접합층(700)은 상기 배선패턴(210) 및 상기 전도층(600) 중 적어도 하나와 다른 금속 물질을 포함한다.
상기 접합층(700)은 제 1 영역(1A) 및 제 2 영역(2A)을 포함한다. 자세하게, 상기 접착층(700)은 상기 비아홀(V)의 깊이 방향으로 경계를 형성하는 제 1 영역(1A) 및 제 2 영역(2A)을 포함한다. 상기 제 2 영역(2A)은 상기 제 1 영역(1A)의 상부 및 하부에 배치된다. 이에 따라, 상기 제 1 영역(1A)은 상기 제 2 영역(2A)들 사이에 배치된다.
상기 제 2 영역(2A)은 상기 제 1 영역(1A)보다 상기 배선패턴(200)과 가깝게 배치된다. 또한, 상기 제 2 영역(2A)은 상기 제 1 영역(1A)과 배선패턴(200) 사이에 배치된다.
상기 접합층(700)의 제 1 영역(1A)과 제 2 영역(2A)에는 합금이 배치된다. 자세하게, 상기 접합층(700)의 제 1 영역(1A)과 제 2 영역(2A)에는 동일한 조성을 가지는 합금이 배치된다. 또한, 상기 접합층(700)의 제 1 영역(1A)과 제 2 영역(2A)에는 동일한 조성비를 가지는 합금이 배치된다. 또한, 상기 접합층(700)의 제 1 영역(1A)과 제 2 영역(2A)에는 다른 조성비를 가지는 합금이 배치된다
도 4 및 도 5는 상기 접합층의 확대도를 도시한 도면들이다.
도 4를 참조하면, 상기 접합층(700)은 제 1 영역(1A)과 제 2 영역(2A)이 정의된다. 상기 제 1 영역(1A)과 상기 제 2 영역(2A)에는 각각 합금이 배치된다. 자세하게, 상기 제 1 영역(1A)과 상기 제 2 영역(2A)에는 동일한 조성을 가지고, 다른 조성비를 가지는 합금이 배치된다. 예를 들어, 상기 제 1 영역(1A)에는 제 1 합금(701)이 배치되고, 상기 제 2 영역(2A)에는 제 2 합금(702)이 배치된다.
예를 들어, 상기 제 1 영역(1A) 및 상기 제 2 영역(2A)에는 CuxSny의 화학식을 가지는 합금이 배치된다. 이때, x+y는 0 < x+y < 12, 또는 x+y는 4 ≤ x+y ≤ 11을 만족한다.
즉, 상기 제 1 영역(1A)에는 제 1 구리-주석 합금이 배치된다. 또한, 상기 제 2 영역(2A)에는 제 2 구리-주석 합금이 배치된다. 상기 제 1 구리-주석 합금과 상기 제 2 구리 주석 합금은 서로 다른 조성비를 가진다. 자세하게, 상기 제 2 구리-주석 합금의 x/x+y의 값은 상기 제 1 구리-주석 합금의 x/x+y의 값보다 크다. 다시 말해, 상기 제 2 구리-주석 합금의 구리 비율은 상기 제 1 구리-주석 합금의 구리 비율보다 크다.
일례로, 상기 제 1 구리-주석 합금은 Cu6Sn5의 화학식을 가지고, 상기 제 2 구리-주석 합금은 Cu3Sn1의 화학식을 가진다. 즉, 상기 제 1 영역(1A)에는 Cu6Sn5의 화학식을 가지는 제 1 구리-주석 합금이 배치되고, 상기 제 2 영역(2A)에는 Cu3Sn1의 화학식을 가지는 제 2 구리-주석 합금이 배치된다.
따라서, 상기 배선패턴(200)과 가까운 영역에는 Cu3Sn1의 화학식을 가지는 제 2 구리-주석 합금이 배치되고, 상기 배선패턴(200)과 먼 영역에는 Cu6Sn5의 화학식을 가지는 제 1 구리-주석 합금이 배치된다.
이에 따라, 상기 접합층(700)은 상기 제 1 영역(1A)에서 상기 제 2 영역(OA) 방향으로 연장하면서 구리의 양이 증가한다. 또한, 상기 접합층(700)은 상기 제 2 영역(2A)에서 상기 제 1 영역(1A) 방향으로 연장하면서 주석의 양이 증가한다.
상기 제 1 영역(1A)과 상기 제 2 영역(2A)은 서로 다른 크기로 배치된다. 예를 들어, 상기 제 1 영역(1A)과 상기 제 2 영역(2A)은 서로 다른 부피로 배치된다. 또는, 상기 제 1 영역(1A)과 상기 제 2 영역(2A)은 서로 다른 면적으로 배치된다.
자세하게, 상기 제 2 영역(2A)의 부피 또는 면적은 상기 제 1 영역(1A)의 부피 또는 면적보다 크다.
자세하게, 상기 제 1 영역(1A) 및 상기 제 2 영역(2A)의 부피 전체를 100%로 하였을 때, 상기 제 2 영역(2A)의 부피는 상기 제 1 영역(1A)의 부피보다 크다. 예를 들어, 상기 제 2 영역(2A)은 50% 초과의 부피를 가질 수 있다. 더 자세하게, 상기 제 2 영역(2A)은 50% 내지 100% 미만의 부피를 가질 수 있다. 바람직하게는, 상기 제 2 영역(2A)은 90% 이상의 부피를 가진다. 더 바람직하게는, 상기 제 2 영역(2A)은 95% 이상의 부피를 가진다.
또한, 상기 제 1 영역(1A)은 50% 미만의 부피를 가질 수 있다. 더 자세하게, 상기 제 1 영역(1A)은 0% 초과 내지 50% 미만의 부피를 가질 수 있다. 바람직하게는, 상기 제 1 영역(1A)은 10% 이하의 부피를 가진다. 더 바람직하게는, 상기 제 1 영역(1A)은 5% 이하의 부피를 가진다.
또는, 상기 제 1 영역(1A) 및 상기 제 2 영역(2A)의 면적 전체를 100%로 하였을 때, 상기 제 2 영역(2A)의 면적은 상기 제 1 영역(1A)의 면적보다 크다. 예를 들어, 상기 제 2 영역(2A)은 50% 초과의 면적을 가질 수 있다. 더 자세하게, 상기 제 2 영역(2A)은 50% 내지 100% 미만의 면적을 가질 수 있다. 바람직하게는, 상기 제 2 영역(2A)은 90% 이상의 면적을 가진다. 더 바람직하게는, 상기 제 2 영역(2A)은 95% 이상의 면적을 가진다.
또한, 상기 제 1 영역(1A)은 50% 미만의 면적을 가질 수 있다. 더 자세하게, 상기 제 1 영역(1A)은 0% 초과 내지 50% 미만의 면적을 가질 수 있다. 바람직하게는, 상기 제 1 영역(1A)은 10% 이하의 면적을 가진다. 더 바람직하게는, 상기 제 1 영역(1A)은 5% 이하의 면적을 가진다.
한편, 도 5를 참조하면, 상기 접합층(700)은 하나의 영역만을 포함할 수도 있다. 자세하게, 상기 접합층(700)은 단일 조성 및 조성비를 가지는 합금이 배치되는 하나의 영역을 포함할 수 있다. 즉, 상기 접합층(700)은 앞서 설명한 제 2 영역(2A) 만을 포함한다.
즉, 상기 접합층(700)은 CuxSny의 화학식을 가지는 제 2 합금(702) 만을 포함한다. 즉, 상기 접합층(700)은 Cu3Sn1의 화학식을 가지는 제 2 구리-주석 합금만을 포함한다.
도 6은 상기 접합층의 조성 및 조성비 변화를 설명하기 위한 도면이다.
도 6(a)를 참조하면, 복수의 절연층들을 열압착하기 전의 접합층(700)은 단일 조성의 금속을 포함한다. 예를 들어, 열압착 전의 접합층(700)은 제 1 금속층(750)을 포함한다, 일례로, 상기 제 1 금속층(750)은 주석(Sn)이다.
도 6(b) 내지 도 6(d)는 열압착 공정 중 상기 접합층(700)의 조성 및 조성비의 변화를 설명하기 위한 도면들이다.
도 6(b)를 참조하면, 열압착 공정 초기에는 상기 제 1 금속층(750)의 조성 및 조성비가 다양하게 변화할 수 있다. 자세하게, 상기 제 1 금속층(750)은 배선패턴(200) 및 전도층(600)과 반응하여 복수의 합금이 형성된다. 이에 의해, 상기 접합층(700)은 상기 제 1 금속층(750) 및 복수의 합금을 포함할 수 있다.
자세하게, 상기 제 1 금속층(750)과 상기 배선패턴(200) 사이 영역 및 상기 제 1 금속층(750)과 상기 전도층(600) 사이 영역에는 CuxSny의 화학식을 가지는 제 1 합금층(761) 및 제 2 합금층(762)이 형성된다. 더 자세하게, 상기 제 1 합금층(761)은 상기 제 2 합금층(762) 사이에 형성된다. 또한, 상기 제 2 합금층(762)은 상기 제 1 합금층(761)과 상기 배선패턴(200) 사이 영역 및 상기 제 1 합금층(761)과 상기 전도층(600) 사이 영역에 형성된다.
상기 제 1 합금층(761) 및 상기 제 2 합금층(762)은 서로 동일한 조성을 가진다. 또한, 상기 제 1 합금층(761) 및 상기 제 2 합금층(762)은 서로 다른 조성비를 가진다. 예를 들어, 상기 제 1 합금층(761) 및 상기 제 2 합금층(762)의 x값의 크기 및 y값의 크기는 다르다.
예를 들어, 상기 제 1 합금층(761)은 Cu6Sn5의 화학식을 가질 수 있고, 상기 제 2 합금층(762)은 Cu3Sn1의 화학식을 가질 수 있다.
또한, 상기 제 1 합금층(761) 및 상기 제 2 합금층(762)의 크기는 다를 수 있다. 자세하게, 상기 제 1 합금층(761)의 부피 또는 면적은 상기 제 2 합금층(762)의 부피 또는 면적보다 크다,
이어서, 도 6(c)를 참조하면, 열압착 공정 중기에는 상기 제 1 합금층(761) 및 상기 제 2 합금층(762)의 크기가 변화한다.
자세하게, 도 6(c)를 참조하면, 열압착 공정 중기에는 상기 접합층(700) 내부로 확산되는 구리의 양이 증가된다. 이에 의해, 상기 제 2 합급층(762)의 부피 또는 면적이 상기 제 1 합금층(761)의 부피 또는 면적 이상이 될 수 있다.
이어서, 도 6(d)를 참조하면, 열압착 공정 말기에는 상기 제 1 합금층(761) 및 상기 제 2 합금층(762)의 크기가 변화한다.
자세하게, 도 6(d)를 참조하면, 열압착 공정 말기에는 상기 접합층(700)내부로 확산되는 구리의 양이 증가된다. 이에 의해, 상기 제 2 합급층(762)의 부피 또는 면적이 상기 제 1 합금층(761)의 부피 또는 면적보다 커지게 된다.
즉, 상기 제 2 합금층(762)의 부피 또는 면적은 상기 제 1 합금층(761)의 부피 또는 면적보다 커지도록 변화한다.
따라서, 상기 접합층(700)은 상기 제 2 합금층(762)의 부피 또는 면적이 상기 제 1 합금층(761)의 부피 또는 면적보다 커지도록 변할 수 있다. 또는, 상기 접합층(700)은 상기 제 2 합금층(762)만을 포함하도록 변화될 수 있다.
즉, 상기 제 1 합금층(761)과 상기 제 2 합금층(762)은 각각 앞서 설명한 도 4의 제 1 합금(701) 및 상기 제 2 합금(702)과 대응할 수 있다.
도 7은 서로 다른 조성을 가지는 합금층의 특성을 설명하기 위한 표이다.
도 7을 참조하면, 상기 접합층(700)의 제 1 영역(1A) 및 제 2 영역(2A)에 배치되는 제 1 합금(701) 및 제 2 합금(702)은 서로 다른 물리적 특성을 가진다. 즉, 상기 제 1 합금(701) 및 상기 제 2 합금(702)은 서로 다른 조성비를 가지므로 서로 다른 물리적 특성을 가진다.
자세하게, 상기 제 2 합금(702)의 열확산율(thermal diffusivity)은 상기 제 1 합금(701)의 열확산율보다 크다. 또한, 상기 제 2 합금(702)의 열용량(heat capacity)은 상기 제 1 합금(701)의 열용량보다 크다. 또한, 상기 제 2 합금(702)의 열전도도(thermal conductivity)는 상기 제 1 합금(701)의 열전도도보다 크다.
이에 따라, 상기 제 2 영역(2A)은 상기 제 1 영역(1A)에 비해 향상된 열적 특성을 가진다. 즉, 상기 접합층(700)은 상기 제 2 영역(2A)을 상기 제 1 영역(1A)보다 많은 비율로 포함하므로 열적 특성이 향상된다. 따라서, 상기 접합층(700)을 포함하는 상기 다층 배선기판(100)은 향상된 열적 특성을 가진다.
또한, 상기 제 2 합금(702)의 밀도는 상기 제 1 합금(701)의 밀도보다 크다. 따라서, 상기 제 2 영역(2A)은 상기 제 1 영역(1A)에 비해 향상된 강도를 가진다. 즉, 상기 제 2 영역(2A)은 상기 제 1 영역(1A)에 비해 향상된 기계적 특성을 가진다. 따라서, 상기 접합층(700)은 상기 제 2 영역(2A)을 상기 제 1 영역(1A)보다 많은 비율로 포함하므로 기계적 특성이 향상된다. 따라서, 상기 접합층(700)을 포함하는 상기 다층 배선기판(100)은 향상된 기계적 특성을 가진다.
또한, 상기 제 2 합금(702)의 저항은 상기 제 1 합금(701)의 저항보다 작다. 따라서, 상기 제 2 영역(2A)은 상기 제 1 영역(1A)에 비해 향상된 전기적 특성을 가진다. 즉, 상기 접합층(700)은 상기 제 2 영역(2A)을 상기 제 1 영역(1A)보다 많은 비율로 포함하므로 전기적 특성이 향상된다. 따라서, 상기 접합층(700)을 포함하는 상기 다층 배선기판(100)은 향상된 전기적 특성을 가진다.
이하, 도 8 내지 도 11을 참조하여, 실시예에 따른 다층 배선기판의 접합층의 배치를 상세하게 설명한다.
도 8 내지 도 10을 참조하면, 상기 접합층(700)은 상기 배선패턴(200)과 상기 전도층(600) 사이에 배치된다.
자세하게, 상기 접합층(700)은 상기 비아홀(V)과 상기 비아홀(V)의 길이 방향으로 중첩되는 중첩 영역(OLA) 및 상기 비아홀과 중첩되지 않는 비중첩 영역(NOLA)을 포함한다. 더 자세하게, 상기 접합층(700)은 상기 전도층(600)과 접촉되는 접촉 영역(CA) 및 상기 전도층(700)과 접촉되지 않는 비접촉 영역(NCA)을 포함한다.
상기 접합층(700)의 두께는 상기 절연층(100)의 두께와 다르다. 또한, 상기 접합층(700)의 두께는 상기 배선패턴(700)의 두께와 다르다, 또한, 상기 접합층(700)의 두께는 상기 전도층(600)의 두께와 다르다.
자세하게, 상기 접합층(700)의 두께(T1)는 상기 절연층(100)의 두께보다 작다. 또한, 상기 접합층(700)의 두께(T1)는 상기 배선패턴(200)의 두께보다 작다. 여기서 상기 접합층(700)의 두께(T1)는 상기 접합층의 최대 두께로 정의된다.
예를 들어, 상기 접합층(700)의 두께(T1)는 상기 절연층(100)의 두께에 대해 1% 내지 20%일 수 있다. 또한, 상기 접합층(700)의 두께(T1)는 상기 배선패턴(200)의 두께에 대해 5% 내지 25%일 수 있다.
예를 들어, 상기 접합층(700)의 두께(T1)는 1㎛ 이상일 수 있다. 자세하게, 상기 접합층(700)의 두께(T1)는 1㎛ 내지 4㎛일 수 있다. 더 자세하게, 상기 접합층(700)의 두께(T1)는 1㎛ 내지 3㎛일 수 있다. 더 자세하게, 상기 접합층(700)의 두께(T1)는 1.5㎛ 내지 2㎛일 수 있다.
상기 접합층(700)의 두께(T1)가 1㎛ 미만인 경우, 상기 접합층(700)의 표면에 형성되는 표면조도에 의해 상기 접합층(700) 내부에 보이드(void)가 형성될 수 있다. 이에 의해, 상기 접합층(700)의 신뢰성이 감소될 수 있다.
또한, 상기 접합층(700)의 두께(T1)가 1㎛ 미만인 경우, 상기 배선패턴(700)과 상기 접합층(700)의 접착력이 감소될 수 있다.
상기 접합층(700)은 상기 비아홀(V) 내부에 배치된다, 또한, 상기 접합층(700)은 상기 비아홀(V) 외부에 배치된다. 즉, 상기 접합층(700)은 상기 비아홀(V)의 내부 및 외부에 모두 배치된다.
도 8 내지 도 10을 참조하면, 상기 접합층(700)은 상기 비아홀(V) 내부에 배치되는 내부 영역(IA) 및 상기 비아홀(V) 외부에 배치되는 외부 영역(OA)을 포함한다. 상기 내부 영역(IA)은 상기 비아홀(V) 내부에서 상기 전도층(600)과 접촉되며 배치된다. 또한, 상기 외부 영역(OA)은 상기 비아홀(V) 외부에서 상기 배선패턴(200)과 접촉하며 배치된다.
상기 내부 영역(IA) 및 상기 외부 영역(OA) 은 서로 다른 두께로 배치될 수 있다. 예를 들어, 도 8과 같이 상기 내부 영역(IA)의 두께는 상기 외부 영역(OA)의 두께보다 클 수 있다. 자세하게, 상기 접합층(700)은 상기 비아홀(V) 내부에 배치되는 두께가 상기 비아홀(V) 외부에 배치되는 두께보다 클 수 있다.
또는, 도 9와 같이 상기 내부 영역(IA)의 두께는 상기 외부 영역(OA)의 두께보다 작을 수 있다. 자세하게, 상기 접합층(700)은 상기 비아홀(V) 내부에 배치되는 두께가 상기 비아홀(V) 외부에 배치되는 두께보다 작을 수 있다.
또는, 상기 내부 영역(IA) 및 상기 외부 영역(OA)은 서로 동일하거나 유사한 두께로 배치될 수 있다. 예를 들어, 도 10과 같이 상기 내부 영역(IA)의 두께와 상기 외부 영역(OA)의 두께는 공차 범위에서 동일할 수 있다. 자세하게, 상기 접합층(700)은 상기 비아홀(V) 내부에 배치되는 두께와 상기 비아홀(V) 외부에 배치되는 두께는 공차 범위에서 동일할 수 있다.
상기 접합층(700)이 상기 비아홀(V) 내부에도 배치되므로, 상기 비아홀(V) 내부에는 2개의 층이 배치될 수 있다. 즉, 상기 비아홀(V) 내부에는 상기 전도층(600)과 상기 접합층(700)이 배치된다.
상기 비아홀(V) 내부에서 상기 전도층(600)과 상기 접합층(700)은 다른 두께로 배치된다. 자세하게, 상기 비아홀(V) 내부에서 상기 전도층(600)의 두께는 상기 접합층(700)의 두께보다 크다. 더 자세하게, 상기 비아홀(V) 내부에서 상기 접합층(700)의 두께는 상기 전도층(600) 두께의 3% 내지 10%이다.
따라서, 상기 비아홀(V) 내부에는 전기 전도성 및 열전도성이 상대적으로 더 높은 상기 전도층(600)이 상기 접합층(700)보다 많이 배치된다. 이에 따라, 상기 비아홀(V)의 전도층(600)을 통해 열방출 효과 및 상기 배선패턴들의 연결 특성을 향상시킬 수 있다.
도 11 및 도 12를 참조하면, 상기 접합층(700)은 상기 전도층(600)의 측면 상에 배치될 수 있다. 자세하게, 상기 접합층(700)은 상기 전도층(600)의 측면과 접촉하며 배치될 수 있다. 더 자세하게, 상기 접합층(700)은 사이 전도층(600)의 측면과 상기 비아홀(V)의 내측면 사이에 배치될 수 있다.
상기 절연층(100)을 열압착 하는 공정에 의해 상기 접합층(700)은 용융된다. 용융되는 상기 접합층(700)은 상기 전도층(600)의 측면과 상기 비아홀(V) 내측면 사이로 이동될 수 있다. 이에 따라, 상기 접합층(700)은 상기 전도층(600)의 측면과 상기 비아홀(V) 내측면 사이에도 배치될 수 있다.
이에 따라, 상기 비아홀(V) 내부의 전도층(600)의 손상을 방지할 수 있다. 즉, 상기 전도층(600)의 측면과 상기 비아홀(V) 내측면 사이에 추가층이 더 배치된디. 이에 따라, 상기 비아홀(V) 내부의 전도층(600)으로 외부 충격이 직접 전달되는 것을 방지할 수 있다. 즉, 상기 접합층(700)은 상기 전도층(600)을 보호하는 버퍼층 역할을 할 수 있다.
도 13 및 도 14는 실시예 및 비교예에 따른 접합층의 결정입도 크기를 도시한 도면이다. 자세하게, 도 13은 앞서 설명한 접합층의 결정입도 분포를 도시한 그래프이고, 도 14는 비아홀 내부에 구리-주석 페이스틀 충진하여 경화시킨 전도층의 결정입도 분포를 도시한 그래프이다.
도 13 및 도 14를 참조하면, 접합 물질을 도금하고, 열압착 공정에 의해 형성되는 접합층의 결정입도는 구리-주석 페이스트를 비아홀 내부에 충진하여 형성한 전도층의 결정입도와 다른 것을 알 수 있다.
즉, 도 13을 참조하면, 실시예에 따른 접합층은 결정입도의 분포가 매우 넓은 것을 알 수 있다. 반면에, 도 14를 참조하면, 비교예에 따른 전도층은 결정입도의 분포가 매우 좁은 것을 알 수 있다.
즉, 실시예에 따른 접합층은 비아홀 내부에 배치되는 구리 금속의 전도층과 유사한 결정입도 분포를 가지는 접합층이 배치되는 것을 알 수 있다.
실시예에 따른 다층 배선기판은 복수의 배선패턴을 연결하기 위한 비아홀, 상기 비아홀 내부에 배치되는 전도층 및 상기 전도층과 배선패턴 사이의 접합층을 포함한다.
상기 접합층은 적어도 하나의 합금을 포함할 수 있다. 자세하게, 상기 접합층은 CuxSny의 화학식을 가지는 적어도 하나의 합금을 포함할 수 있다.
이때, 상기 접합층의 합금의 비율은 조절될 수 있다. 자세하게, 상기 접합층은 제 1 구리-주석 합금 및 제 2 구리-주석 합금을 포함할 수 있다. 상기 접합층은 상기 제 1 구리-주석 합금을 상기 제 2 구리-주석 합금에 비해 많은 비율로 포함할 수 있다. 이에 따라, 상기 접합층의 열적 특성, 전기적 특성, 기계적 특성 및 금속과의 접착 특성이 향상될 수 있다.
따라서, 실시예에 따른 다층 배선기판은 상기 접합층을 통해 배선 패턴과 전도층의 접착력을 향상시킬 수 있다. 또한, 상기 접착층을 통해 향상된 전기적 특성, 기계적 특성 및 열적 특성을 가질 수 있다.
또한, 상기 접합층은 비아홀 내부 및 외부에 모두 배치된다. 이때, 상기 접합층의 두께는 상기 비아홀 내부의 전도층의 두께보다 작다. 즉, 상기 비아홀 내부에는 상기 전도층이 상기 접합층보다 많이 배치된다.
따라서, 상기 비아홀 내부의 전기적 특성, 기계적 특성 및 열적 특성이 감소하는 것을 방지할 수 있다.
또한, 상기 접합층은 상기 비아홀 내부에서 상기 전도층의 측면과 비아홀 내측면 사이에 배치될 수 있다. 따라서, 상기 접합층은 상기 비아홀 내부의 전도층을 보호할 수 있다. 따라서, 외부의 충격이 비아홀 내부의 전도층에 직접적으로 전달되는 것을 방지할 수 있다.
또한, 실시예에 따른 다층 배선기판은 상기 전도층 및 상기 접합층이 도금 방식 및 열압착 방식을 통해 비아홀 내부에 배치될 수 있다. 따라서, 페이스트 방식으로 비아홀 내부를 채우는 것에 비해 비아홀 직경을 감소할 수 있다. 따라서, 다층 배선기판의 전체적인 크기가 감소될 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 순차적으로 적층되는 복수의 절연층; 및
    상기 절연층 상에 배치되는 배선패턴을 포함하고,
    상기 절연층은 적어도 하나의 비아홀을 포함하고,
    상기 비아홀 내부에는 전도층이 배치되고,
    상기 배선패턴과 상기 전도층 사이에는 접합층이 배치되고,
    상기 접합층은 CuxSny의 화학식을 가지는 제 1 영역 및 제 2 영역 중 적어도 하나의 영역을 포함하고,
    상기 제 2 영역의 x/x+y의 값은 상기 제 1 영역의 x/x+y의 값보다 크고,
    상기 제 2 영역의 부피 또는 면적은 상기 제 1 영역의 부피 또는 면적보다 큰 다층 배선기판.
  2. 제 1항에 있어서,
    상기 접합층은 상기 제 1 영역에 배치되는 제 1 층; 및 상기 제 2 영역에 배치되는 제 2 층을 포함하고,
    상기 제 1 층은 Cu6Sn5의 화학식을 가지는 제 1 구리-주석 합금이고,
    상기 제 2 층은 Cu3Sn1의 화학식을 가지는 제 2 구리-주석 합금인 다층 배선기판.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 2 영역은 상기 제 1 영역보다 상기 배선패턴에 가깝게 배치되는 다층 배선기판.
  4. 제 1항 또는 제 2항에 있어서,
    상기 접합층은 상기 비아홀과 상기 비아홀의 깊이 방향으로 중첩되는 중첩 영역 및 중첩되지 않는 비중첩 영역을 포함하는 다층 배선기판.
  5. 제 1항 또는 제 2항에 있어서,
    상기 접합층은 상기 전도층과 접촉되는 접촉 영역 및 접촉되지 않는 비접촉 영역을 포함하는 다층 배선기판.
  6. 제 1항 또는 제 2항에 있어서,
    상기 접합층은 상기 비아홀 내부에 배치되는 내부 영역 및 상기 비아홀 외부에 배치되는 외부 영역을 포함하는 다층 배선기판.
  7. 제 1항 또는 제 2항에 있어서,
    상기 내부 영역의 두께는 상기 전도층의 두께보다 작은 다층 배선기판.
  8. 제 1항 또는 제 2항에 있어서,
    상기 접합층의 두께는 1㎛ 내지 4㎛인 다층 배선기판.
  9. 제 1항 또는 제 2항에 있어서,
    상기 접합층은 상기 전도층의 측면 및 상기 비아홀의 내측면 사이에 배치되는 다층 배선기판.
  10. 제 1항 또는 제 2항에 있어서,
    상기 절연층은 액정고분자물질(liquid crystal polymer)을 포함하는 다층 배선기판.
  11. 제 1항 또는 제 2항에 있어서,
    상기 배선패턴 및 상기 전도층은 구리(Cu)인 다층 배선기판.
  12. 제 1항에 있어서,
    상기 접합층은 제 2 영역만을 포함하고,
    상기 제 2 영역은 Cu3Sn1의 화학식을 가지는 제 2 구리-주석 합금을 포함하는 다층 배선기판.
  13. 제 1항에 있어서,
    상기 배선패턴과 상기 전도층의 녹는점은 상기 절연층의 녹는점보다 큰 다층 배선기판.
  14. 제 1항에 있어서,
    상기 접합층은 접합 물질을 포함하고,
    상기 접합 물질의 녹는점은 상기 배선패턴과 상기 전도층의 녹는점보다 작은 다층 배선기판.
  15. 제 1항에 있어서,
    상기 복수의 절연층은 열압착 방식에 의해 접착되는 다층 배선기판.
  16. 제 1항에 있어서,
    상기 배선패턴과 상기 전도층은 일체로 형성되는 다층 배선기판.
  17. 제 1항에 있어서,
    상기 접합층은 상기 제 1 영역에 배치되는 제 1 층; 및 상기 제 2 영역에 배치되는 제 2 층을 포함하고,
    상기 제 2 층의 열확산율은 상기 제 1 층의 열확산율보다 큰 다층 배선 기판.
  18. 제 17항에 있어서,
    상기 제 2 층의 열용량은 상기 제 1 층의 열용량보다 큰 다층 배선 기판.
  19. 제 17항에 있어서,
    상기 제 2 층의 밀도는 상기 제 1 층의 밀도보다 큰 다층 배선 기판.
  20. 제 17항에 있어서,
    상기 제 2 층의 저항은 상기 제 1 층의 저항보다 작은 다층 배선 기판.
PCT/KR2022/018851 2021-12-16 2022-11-25 다층 배선기판 WO2023113289A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210180548A KR20230091436A (ko) 2021-12-16 2021-12-16 다층배선기판
KR10-2021-0180548 2021-12-16

Publications (1)

Publication Number Publication Date
WO2023113289A1 true WO2023113289A1 (ko) 2023-06-22

Family

ID=86773039

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/018851 WO2023113289A1 (ko) 2021-12-16 2022-11-25 다층 배선기판

Country Status (2)

Country Link
KR (1) KR20230091436A (ko)
WO (1) WO2023113289A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240582A (ja) * 1994-02-28 1995-09-12 Hitachi Ltd 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置
JP2003101219A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
KR20090042556A (ko) * 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100132358A (ko) * 2009-06-09 2010-12-17 엘지이노텍 주식회사 범프비아를 구비한 인쇄회로기판의 제조방법
JP2014007256A (ja) * 2012-06-22 2014-01-16 Murata Mfg Co Ltd 配線基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240582A (ja) * 1994-02-28 1995-09-12 Hitachi Ltd 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置
JP2003101219A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
KR20090042556A (ko) * 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100132358A (ko) * 2009-06-09 2010-12-17 엘지이노텍 주식회사 범프비아를 구비한 인쇄회로기판의 제조방법
JP2014007256A (ja) * 2012-06-22 2014-01-16 Murata Mfg Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
KR20230091436A (ko) 2023-06-23

Similar Documents

Publication Publication Date Title
CN101356641B (zh) 半导体搭载用布线基板、其制造方法及布线基板组件
WO2020262961A1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
WO2015119396A1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
WO2021080305A1 (ko) 인쇄회로기판
WO2012011701A2 (en) Radiant heat circuit board and method for manufacturing the same
WO2020262891A1 (ko) 회로기판
WO2018101503A1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
WO2020122626A1 (ko) 인쇄회로기판
WO2013176519A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2021145664A1 (ko) 회로기판
WO2019194517A1 (ko) 인쇄회로기판 및 인쇄회로기판 스트립
WO2022005099A1 (ko) 파워모듈 및 그 제조방법
WO2013176520A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2021242012A1 (ko) 패키지기판
WO2013085229A1 (en) Printed circuit board and method of manufacturing the same
WO2023113289A1 (ko) 다층 배선기판
WO2020166901A1 (ko) 회로기판
WO2022005183A1 (ko) 파워모듈
WO2021235920A1 (ko) 회로기판
WO2020166996A1 (ko) 회로기판
WO2024043595A1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
WO2020246755A1 (ko) 회로기판
WO2024063476A1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 장치
WO2022045752A1 (ko) 회로 기판 및 이를 포함하는 반도체 패키지 기판
WO2021010754A1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22907758

Country of ref document: EP

Kind code of ref document: A1