WO2021235920A1 - 회로기판 - Google Patents

회로기판 Download PDF

Info

Publication number
WO2021235920A1
WO2021235920A1 PCT/KR2021/095047 KR2021095047W WO2021235920A1 WO 2021235920 A1 WO2021235920 A1 WO 2021235920A1 KR 2021095047 W KR2021095047 W KR 2021095047W WO 2021235920 A1 WO2021235920 A1 WO 2021235920A1
Authority
WO
WIPO (PCT)
Prior art keywords
width
insulating layer
via part
region
circuit board
Prior art date
Application number
PCT/KR2021/095047
Other languages
English (en)
French (fr)
Inventor
김동선
남상혁
류성욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US17/926,294 priority Critical patent/US20230217592A1/en
Publication of WO2021235920A1 publication Critical patent/WO2021235920A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical

Definitions

  • the embodiment relates to a circuit board.
  • the line width of circuits is becoming smaller.
  • the circuit line width of the package substrate or circuit board on which the semiconductor chip is mounted is reduced to several micrometers or less.
  • 'ETS' Embedded Trace Substrate
  • the ETS method is advantageous in reducing the circuit pitch because there is no circuit loss due to etching because the copper foil circuit is manufactured by embedding it in the insulating layer instead of forming it on the surface of the insulating layer.
  • the 5G communication system uses an ultra-high frequency (mmWave) band (sub 6 gigabytes (6GHz), 28 gigabytes 28GHz, 38 gigabytes 38GHz or higher frequencies) to achieve high data rates.
  • mmWave ultra-high frequency
  • antennas and AP modules are patterned or mounted on a circuit board, low loss of the circuit board is very important. This means that several substrates constituting the active antenna system, ie, an antenna substrate, an antenna feeding substrate, a transceiver substrate, and a baseband substrate, must be integrated into one compact unit. .
  • such a circuit board includes vias.
  • the vias perform various functions, for example, signal transmission, heat dissipation, and shielding functions.
  • the conventional circuit board has a problem such as a void in forming a via in a raw material of 0.15T or more.
  • a circuit board including a via having a new structure and a method for manufacturing the same are provided.
  • the embodiment provides a circuit board including a via having at least two or more side bending portions and a method of manufacturing the same.
  • a circuit board includes an upper surface and a lower surface, and an insulating layer having a via hole passing through the upper surface and the lower surface in a thickness direction from the upper surface to the lower surface, wherein the via hole is adjacent to the upper surface and a first via part having a constant inclination angle along the thickness direction; a second via part adjacent to the lower surface and having a constant inclination angle along the vertical direction; and a third via part disposed between the first via part and the second via part and having an inclination angle different from an inclination angle of the first via part and an inclination angle of the second via part.
  • the width of the first via part decreases from the upper surface of the insulating layer toward the lower surface of the insulating layer
  • the width of the second via part decreases from the lower surface of the insulating layer toward the upper surface of the insulating layer. This decreases
  • first via part is adjacent to the third via part and includes a first portion having the narrowest width
  • second via part is adjacent to the third via part and includes a second portion having the narrowest width.
  • a central portion of the third via part in the thickness direction has a width greater than a width of the first part and the second part.
  • the via hole may include: a first curved portion between the first via part and the third via part; a second curved portion between the second via part and the third via part; a third inflection portion between the first inflection portion and the second inflection portion, the width increases from the first inflection portion toward the third inflection portion, and from the third inflection portion toward the second inflection portion
  • the width decreases as the width increases
  • the third via part includes a 3-1 via part whose width increases from the first curved portion toward the lower surface and a third via part whose width decreases from the second curved portion toward the upper surface.
  • -2 includes via parts.
  • a maximum width of a central portion of the third via part is equal to or greater than a width of the first part of the first via part or a width of the second part of the second via part.
  • the insulating layer includes a first region corresponding to the first via part and including glass fibers having a first content, and a second region corresponding to the second via part and including glass fibers having a second content. and a third region corresponding to the third via part and including glass fibers having a third content smaller than the first and second content.
  • first and second regions of the insulating layer include a resin impregnated with glass fibers, and the third region of the insulating layer includes only the resin.
  • the circuit pattern may also include a circuit pattern disposed on the via hole, wherein a width of the circuit pattern is greater than a width of the via hole.
  • the via hole has the largest width at the center of the third via part.
  • a side surface of the third via part includes a curved surface.
  • the circuit board according to the embodiment includes an insulating layer including a first region located on the upper portion, a second region located on the lower portion, and a third region between the first region and the second region; and a first via part formed in the first region, a second via part formed in the second region, and a third via part formed in the third region, wherein the first via part passes through the insulating layer.
  • a via wherein a first curved part is formed between the first via part and the third via part, and a second curved part is formed between the second via part and the third via part, and The width is changed based on the first and second bent portions.
  • a width of the first via part decreases from an upper portion toward the first curved portion, and a width of the second via part decreases from a lower portion toward the second curved portion.
  • a third curved portion is formed on a side surface of the third via part between the first and second curved portions, and the third via part increases from the first curved portion toward the third curved portion.
  • the width increases and the width decreases from the third curved portion to the second curved portion.
  • the first region of the insulating layer contains glass fibers of a first content
  • the second region of the insulating layer contains glass fibers of a second content
  • the third region of the insulating layer contains the A third amount of glass fibers less than the first and second amounts is included.
  • first and second regions of the insulating layer include a resin impregnated with glass fibers, and the third region of the insulating layer includes only the resin.
  • the insulating layer is composed of a single layer.
  • a width of the third via part in the third curved part is equal to or greater than a width of an upper surface of the first via part or a width of a lower surface of the second via part.
  • a width of an upper surface of the first via part or a width of a lower surface of the second via part is in a range of 70 ⁇ m to 150 ⁇ m
  • a width of the third via part in the third inflection part is 70 It has a range between ⁇ m and 200 ⁇ m.
  • a side surface of the third via part includes a curved surface.
  • the third via part has a rhombus shape.
  • the method of manufacturing a circuit board prepares an insulating layer including a first region located on the upper portion, a second region located on the lower portion, and a third region between the first region and the second region, Forming a primary hole above the insulating layer, forming a secondary hole below the insulating layer, forming a via hole penetrating the insulating layer, and forming a via filling the inside of the via hole and a glass fiber content in the second region of the insulating layer is lower than a glass fiber content in the first and second regions, and the via includes a first via part formed in the first region; a second via part formed in a second region and a third via part formed in the third region, and a via formed through the insulating layer, wherein the via includes the first via part and A first curved portion is formed between the third via parts, a second curved portion is formed between the second via part and the third via part, and the width is changed based on the first and second curved portions.
  • the width of the first via part decreases from the upper part toward the first curved part
  • the width of the second via part decreases from the lower part toward the second curved part
  • a third curved portion is formed on a side surface of the third via part between the first and second curved portions, and the third via part increases from the first curved portion toward the third curved portion.
  • the width increases and the width decreases from the third curved portion to the second curved portion.
  • first and second regions of the insulating layer include a resin impregnated with glass fibers, and the third region of the insulating layer includes only the resin.
  • a width of the third via part in the third curved part is equal to or greater than a width of an upper surface of the first via part or a width of a lower surface of the second via part.
  • a side surface of the third via part includes a curved surface.
  • the third via part has a rhombus shape.
  • a via having at least two or more side bent portions includes a first via part disposed in a first region of the insulating layer, a second via part disposed in a second region of the via, and a third region disposed between the first and second regions. and a third via part.
  • the first via part may have a shape in which the width gradually decreases from the upper surface to the lower surface.
  • the second via part may have a shape in which a width gradually increases from the upper surface to the lower surface.
  • the third via part may have a curved portion between the upper surface and the lower surface.
  • the width of the third via part may gradually increase from the upper surface toward the inflection part.
  • the width of the third via part may gradually decrease from the curved portion toward the lower surface.
  • the width of the center region (third via part) of the via may be greater than or equal to the width of the upper region (first via part) and the lower region (second via part).
  • the plating clogging phenomenon due to the completion of plating in the center region before the upper region or the lower region may be solved.
  • the void problem can be solved by changing the shape of the via, and thus, the open defect caused by the via crack can be minimized.
  • a via capable of securing reliability even in a high temperature and high humidity environment may be provided, thereby improving user satisfaction.
  • FIG. 1 is a view showing a circuit board according to a comparative example.
  • FIGS. 2 and 3 are views showing a circuit board according to the first embodiment.
  • FIG. 4 to 10 are views showing the manufacturing method of the circuit board shown in FIG. 2 in order of process.
  • FIG. 11 is a diagram illustrating a circuit board according to a second embodiment.
  • FIG. 12 is a view showing a circuit board according to a third embodiment.
  • FIG. 1 is a view showing a circuit board according to a comparative example.
  • the circuit board of the comparative example includes an insulating layer 10 , a circuit pattern 20 formed on a surface of the insulating layer, and a via 30 formed in the insulating layer 10 .
  • the insulating layer 10 may be, for example, copper clad laminate (CCL).
  • the insulating layer 10 may include a resin 11 , and has a structure in which the glass fiber 12 and the filler 13 are impregnated in the resin 11 .
  • a circuit pattern 20 is formed on the surface of the insulating layer 10 .
  • the circuit pattern 20 is disposed on the upper and lower surfaces of the insulating layer 10 , respectively.
  • the via 30 is formed in the insulating layer 10 .
  • the via 30 electrically connects the circuit pattern 20 disposed on the upper surface of the insulating layer 10 and the circuit pattern 20 disposed on the lower surface of the insulating layer 10 .
  • the via 30 is formed to pass through the insulating layer 10 .
  • the via 30 is formed by forming a via hole passing through the insulating layer 10 and filling the formed via hole with a metal material.
  • the via 30 may be formed through a process of plating the inside of the via hole with a metal material.
  • the insulating layer 10 has a thickness of 0.15T or more.
  • the insulating layer 10 has a thickness of 0.15T or more, it may be difficult to form a via hole in the insulating layer 10 in one process.
  • the via hole in the comparative example has an hourglass shape.
  • the via 30 has an hourglass shape corresponding to the shape of the via hole.
  • the via hole in the comparative example has a shape in which the width of the center part is narrow compared to the upper part or the lower part. Therefore, in the comparative example, when plating is blocked as plating proceeds first in the center portion during the process of plating the metal material inside the via hole, a void such as an empty space in which plating is not performed inside the via ) can cause problems.
  • an empty space may exist inside, such as a void.
  • the via including the void may have a crack due to stress due to low physical rigidity, and finally, when exposed to a high temperature or high humidity environment, there is a problem that an open defect due to a via crack occurs.
  • the embodiment provides a circuit board having a new structure that solves the void problem in the comparative example as described above.
  • FIGS. 2 and 3 are views showing a circuit board according to the first embodiment.
  • the circuit board includes an insulating layer 110 , a circuit pattern 120 , and a via 130 .
  • the circuit board is illustrated as having a one-layer structure based on the insulating layer in FIGS. 2 and 3 , the present invention is not limited thereto.
  • the circuit board may have at least one insulating layer additionally stacked on the upper and lower surfaces of the insulating layer 110 shown in FIGS. 2 and 3 , respectively, and thus may have a multi-layered structure.
  • the embodiment only a specific insulating layer 110 disposed inside a circuit board having a multilayer structure is illustrated.
  • the insulating layer 110 may have a flat plate structure.
  • the insulating layer 110 may constitute one layer of a printed circuit board (PCB).
  • the insulating layer 110 may be implemented as a multilayer substrate in which a plurality of insulating layers are successively stacked as described above.
  • circuit pattern 120 may be disposed on the surface of the insulating layer 110 .
  • circuit patterns 120 may be disposed on the upper and lower surfaces of the insulating layer 110 .
  • the circuit pattern may include a via pad connected to a via, a connection pad connected to an external substrate, a mounting pad on which an electronic component is mounted, and a trace serving as a signal transmission line between the pads.
  • the insulating layer 110 is a substrate on which an electric circuit capable of changing wiring is formed, and may include all of a printed circuit board and an insulating substrate made of an insulating material capable of forming a circuit pattern on the surface of the insulating layer.
  • the insulating layer 110 may include a prepreg including glass fibers.
  • the insulating layer 110 may include an epoxy resin and a material in which glass fibers and fillers are dispersed in the epoxy resin.
  • the insulating layer 110 may be made of copper clad laminate (CCL).
  • the insulating layer 110 may include a resin and have a structure in which glass fibers and fillers are dispersed in the resin.
  • the glass fiber has a very low coefficient of thermal expansion and a very high modulus, thus playing a very important role in increasing the strength of a circuit board. Accordingly, an insulating layer impregnated with glass fibers is used as the innermost layer of a general circuit board.
  • the glass fiber impregnated in the insulating layer 110 may include E-glass, D-glass, T-glass, or NE-glass.
  • the dielectric loss factor of D-glass or NE-glass is lower than that of E-glass or T-glass.
  • the insulating layer 110 may have different material properties for each region.
  • glass fibers and fillers may be impregnated in a specific region of the insulating layer 110 .
  • glass fibers and fillers may not be included in areas other than the specific area of the insulating layer 110 .
  • the other region of the insulating layer 110 may include only resin, but is not limited thereto.
  • the other region in the embodiment may contain a lower content of glass fibers than the specific region.
  • the insulating layer 110 is divided into a plurality of regions in a vertical direction, and internal material structures in the plurality of regions may be different from each other.
  • the insulating layer 110 may include a first region 111 , a second region 112 , and a third region 113 . That is, the insulating layer 110 is a single layer, and the single layer may be divided into three regions.
  • the first region 111 of the insulating layer 110 may be an upper region.
  • the second region 112 of the insulating layer 110 may be a lower region.
  • the third region 113 of the insulating layer 110 may be a region between the first region 111 and the second region 112 .
  • the third region 113 of the insulating layer 110 may be a center region.
  • the content of the glass fiber contained in at least one of the insulating layer 110, the first region 111, the second region 112, and the third region 113 in the embodiment is the glass contained in the other region. It may be lower than the fiber content.
  • the third region 113 of the insulating layer 110 may be formed of only resin, but is not limited thereto. That is, the third region 113 of the insulating layer 110 in the embodiment may be composed of only resin, but may also contain a certain amount of glass fibers. However, when glass fibers are included in the third region 113 of the insulating layer 110 in the embodiment, the glass fiber content in the third region 113 is determined by the glass fiber content in the first region 111 . content or less than the glass fiber content in the second region 112 .
  • the insulating layer 110 of copper clad laminate (CCL) is included.
  • the insulating layer 110 may mean a single layer. That is, the circuit pattern 120 may be disposed on the upper and lower surfaces of the insulating layer 110 . In addition, the circuit pattern 120 cannot be disposed in the inner region except for the upper and lower surfaces of the insulating layer 110 .
  • the glass fiber content in the upper first region 111 and the lower second region 112 is higher than that of the center.
  • the glass fiber content in the third region 113 is low to be impregnated.
  • the glass fiber content in the first region 111 of the insulating layer 110 is set to be the same as the glass fiber content in the second region 112 .
  • the glass fiber content in the first region 111 of the insulating layer 110 and the glass fiber content in the second region 112 of the insulating layer 110 are equal to each other to solve the warpage problem let it do
  • glass fibers and fillers are formed in the upper first region 111 and the lower second region 112 . to be impregnated.
  • glass fibers and fillers are not present.
  • the third region 113 of the insulating layer 110 in the embodiment may include only resin.
  • the glass fiber is impregnated only in a specific region of the insulating layer 110 as described above.
  • the glass fiber content in the central third region 113 of the insulating layer 110 is the glass fiber content in the upper first region 111 and the lower second region 112 . make it lower.
  • the reason not to include the glass fiber in the third region 113 of the insulating layer 110 is that the third region of the insulating layer 110 is formed when a via hole passing through the insulating layer 110 is formed. This is so that the size of the via hole in the region 113 is larger than the size of the via hole in the first region 111 and/or the second region 112 .
  • the via 130 having a shape different from that in the comparative example may be provided by the structure of the insulating layer 110 as described above.
  • the via 130 in the embodiment may have a shape in which the width increases including the inflection portion in the third region 113 , thereby solving the void problem. This will be described in detail below.
  • the insulating layer 110 may have a thickness between 100 ⁇ m and 500 ⁇ m.
  • the insulating layer 110 may have a thickness between 120 ⁇ m and 400 ⁇ m.
  • the insulating layer 110 may have a thickness of 150 ⁇ m to 250 ⁇ m.
  • the thickness of the insulating layer 110 is less than 100 ⁇ m, the bending characteristic of the circuit board may be deteriorated.
  • the thickness of the insulating layer 110 exceeds 500 ⁇ m, the overall thickness of the circuit board may increase.
  • Circuit patterns 120 are respectively disposed on the upper and lower surfaces of the insulating layer 110 .
  • the circuit pattern 120 may include a via pad connected to a via, a connection pad connected to an external substrate, a mounting pad on which an electronic component is mounted, and a trace serving as a signal transmission line between the pads.
  • the circuit pattern 120 may have a plurality of layer structures.
  • the circuit pattern 120 may have a three-layer structure.
  • the circuit pattern 120 may include a metal layer 121 disposed on the insulating layer 110 .
  • the metal layer 121 may be formed of a copper clad laminate (CCL).
  • the metal layer 121 may be a copper foil layer disposed on the insulating layer 110 constituting a Copper Clad Laminate (CCL).
  • the circuit pattern 120 may include a first plating layer 122 disposed on the metal layer 121 .
  • the first plating layer 122 may be a metal seed layer.
  • the circuit pattern 120 may include a second plating layer 123 disposed on the first plating layer 122 .
  • the second plating layer 123 may be a plating layer plated using the first plating layer 122 as a seed layer so that the circuit pattern 120 may have a predetermined thickness.
  • the circuit pattern 120 may have a two-layer structure according to a manufacturing method.
  • a process of forming the first plating layer 122 may be performed after the metal layer 121 is removed.
  • the circuit pattern 120 may have a two-layer structure.
  • the circuit pattern 120 is made of at least one metal material selected from gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). can be formed.
  • the circuit pattern 120 is selected from among gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn) having excellent bonding strength. It may be formed of a paste including at least one metal material or a solder paste. Preferably, the circuit pattern 120 may be formed of copper (Cu), which has high electrical conductivity and is relatively inexpensive.
  • the circuit pattern 120 may be formed by an additive process, a subtractive process, a modified semi additive process (MSAP), and a semi additive process (SAP) process, which are typical circuit board manufacturing processes. and a detailed description thereof will be omitted here.
  • MSAP modified semi additive process
  • SAP semi additive process
  • the via 130 may be disposed in the insulating layer 110 .
  • the via 130 may be formed to pass through the insulating layer 110 .
  • one end of the via 130 may directly contact the circuit pattern formed on the upper surface of the insulating layer 110 .
  • the other end of the via 130 may directly contact the circuit pattern formed on the lower surface of the insulating layer 110 .
  • the via 130 may electrically connect the circuit pattern disposed on the upper surface of the insulating layer 110 and the circuit pattern disposed on the lower surface of the insulating layer 110 .
  • the via 130 may be divided into a plurality of parts.
  • the via 130 includes a first via part 131 formed in the first region 111 of the insulating layer 110 and a second via part formed in the second region 112 of the insulating layer 110 . 132 and a third via part 133 formed in the third region 113 of the insulating layer 110 .
  • the first via part 131 of the via 130 may have a first shape.
  • the first via part 131 of the via 130 may have a shape in which the width gradually decreases from the upper surface to the lower surface.
  • the first via part 131 of the via 130 may have a trapezoidal shape in which the width of the upper surface is greater than the width of the lower surface.
  • the second via part 132 of the via 130 may have a second shape.
  • the second via part 132 of the via 130 may have a shape that gradually increases in width from the top surface to the bottom surface.
  • the second via part 132 of the via 130 may have a trapezoidal shape in which the width of the upper surface is smaller than the width of the lower surface.
  • the first via part 131 and the second via part 132 may have mutually symmetrical shapes.
  • the third via part 133 of the via 130 may have a third shape.
  • the third via part 133 of the via 130 may include a curved portion on a side surface thereof.
  • the third via part 133 of the via 130 may have a shape in which the width gradually increases from the top surface to the inflection part.
  • the third via part 133 of the via 130 may have a shape in which the width gradually decreases from the bent portion toward the lower surface.
  • the third via part 133 of the via 130 may have a shape in which the width gradually increases and then decreases based on the bent portion.
  • the side surface of the third via part 133 of the via 130 in the first embodiment may include a curved surface.
  • the side surface of the third via part 133 of the via 130 has a first portion having a first curvature with respect to the inflection portion and a second curvature different from the first curvature. It may include a second part.
  • the third via part 133 of the via 130 may have an elliptical shape that gradually increases and then decreases in width based on the inflection portion. That is, in the embodiment, the via 130 includes the third via part 133 having the largest width at the center. Accordingly, in the embodiment, in the embodiment, in the embodiment, in the plating process for filling the via 130 , it is possible to solve the problem of voids occurring as plating is first completed in the third via part 133 , which is the center of the via 130 .
  • the third via part 133 may include a first curved part and a second curved part.
  • the third via part 133 includes a 3-1 via part that increases in width from the first curved part toward the bottom and a 3-2 via part that decreases in width from the second curved part toward the top. may include.
  • the maximum width of the third via part may be equal to or greater than the width of the upper surface of the first via part or the width of the lower surface of the second via part.
  • the via 130 may be formed by filling an inside of a via hole (not shown) penetrating the insulating layer 110 with a conductive material.
  • a via hole (not shown) penetrating the insulating layer 110 with a conductive material.
  • the inside of the via hole may be formed through a plating process.
  • the via hole may be formed by any one of machining methods, including mechanical, laser, and chemical machining.
  • machining methods including mechanical, laser, and chemical machining.
  • methods such as milling, drilling, and routing can be used, and when formed by laser processing, UV or CO 2 laser method is used.
  • UV or CO 2 laser method is used.
  • the insulating layer 110 may be opened using chemicals including aminosilane, ketones, and the like.
  • the processing by the laser is a cutting method in which a part of the material is melted and evaporated by concentrating optical energy on the surface to take a desired shape, and complex formation by a computer program can be easily processed, and in other methods, cutting Even difficult composite materials can be machined.
  • the processing by the laser can have a cutting diameter of at least 0.005mm, and has a wide advantage in a range of possible thicknesses.
  • the laser processing drill it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a CO 2 laser, or an ultraviolet (UV) laser.
  • the YAG laser is a laser that can process both the copper foil layer and the insulating layer
  • the CO 2 laser is a laser that can process only the insulating layer.
  • a chemical copper plating process may be performed on the inner wall of the via hole to form the first plating layer 122 .
  • the via 130 may be formed by filling the inside of the via hole with a conductive material using the first plating layer 122 as a seed layer.
  • the metal material forming the via 130 may be any one material selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd). .
  • the via 130 may use any one or a combination of electroless plating, screen printing, sputtering, evaporation, inkjetting, and dispensing. .
  • the via 130 includes the first via part 131 formed in the first region 111 of the insulating layer 110 and the second via formed in the second region 112 of the insulating layer 110 . It may include a part 132 and a third via part 133 formed in the third region 113 of the insulating layer 110 .
  • the first via part 131 and the second via part 132 may have a symmetrical shape or the same shape as described above.
  • the first via part 131 and the second via part 132 are respectively formed in the first region 111 and the second region 112 of the insulating layer 110 .
  • the content of glass fibers included in the first region 111 of the insulating layer 110 is substantially the same as the content of glass fibers included in the second region 112 of the insulating layer 110 .
  • the first via part 131 and the second via part 132 may have substantially the same shape.
  • the first via part 131 is positioned on the insulating layer 110
  • the second via part 132 is positioned on the lower part of the insulating layer 110 . Accordingly, the first via part 131 and the second via part 132 have a symmetrical shape or an inverted shape.
  • the second via part 133 is formed in the third region 113 of the insulating layer 110 .
  • the third region 113 of the insulating layer 110 may not be impregnated with glass fibers and may be formed of only resin.
  • the glass fiber content in the third region 113 of the insulating layer 110 may be lower than the glass fiber content in the first region 111 or the second region 112 of the insulating layer 110 .
  • the via 130 in the embodiment may have a first curved portion at the interface between the first via part 131 and the third via part 133 . That is, the width of the via 130 gradually decreases from the top surface of the first via part 131 to the top surface of the third via part 133 .
  • a width change occurs in the via 130 at the first curved portion.
  • the width of the via 130 may increase again at the first curved portion.
  • the via 130 may have a shape in which the width decreases from the upper surface to the first curved portion, and then increases in width again at the second curved portion.
  • the via 130 may have a second curved portion at the interface between the second via part 132 and the third via part 133 . That is, the width of the via 130 gradually decreases from the lower surface of the second via part 132 to the lower surface of the third via part 133 .
  • a width change occurs in the via 130 at the second curved portion.
  • the width of the via 130 may increase again at the second curved portion.
  • the via 130 may have a shape in which the width decreases from the lower surface to the second curved portion, and then increases in width again at the second curved portion.
  • the via 130 in the embodiment has at least two curved portions. This may bring about an effect of solving a plating defect that occurs as the width decreases in the central portion of the via 130 .
  • a third curved portion may be formed on a side surface of the third via part 133 of the via 130 in the embodiment.
  • the third via part 133 of the via 130 may have a shape that gradually increases in width from the first curved part to the third curved part.
  • the third via part 133 of the via 130 may have a shape in which the width gradually decreases from the third curved part to the second curved part.
  • the side surface of the third via part 133 may be a curved surface. Accordingly, in the first embodiment, the side surface of the third via part 133 of the via 130 has a first portion having a first curvature with respect to the third inflection portion and a second curvature different from the first curvature. It may include a second portion having a.
  • the third via part 133 of the via 130 may have an elliptical shape that gradually increases and then decreases in width based on the third curved portion.
  • the top surface of the via 130 may have a first width W1 .
  • the top surface of the via 130 may correspond to the top surface of the first via part 131 .
  • the first width W1 of the top surface of the via 130 may be 70 ⁇ m to 150 ⁇ m.
  • the first width W1 of the top surface of the via 130 may be 80 ⁇ m to 130 ⁇ m.
  • the first width W1 of the top surface of the via 130 may be 90 ⁇ m to 120 ⁇ m.
  • the lower surface of the via 130 may have a second width W2 .
  • the lower surface of the via 130 may correspond to the lower surface of the second via part 132 .
  • the second width W2 of the lower surface of the via 130 may be 70 ⁇ m to 150 ⁇ m.
  • the second width W2 of the lower surface of the via 130 may be 80 ⁇ m to 130 ⁇ m.
  • the second width W2 of the lower surface of the via 130 may be 90 ⁇ m to 120 ⁇ m.
  • the upper surface and the lower surface of the via 130 in the embodiment may have the same width.
  • the first width W1 may be the same as the second width W2 .
  • the center portion of the via 130 may have a third width W3 .
  • the width of the center portion of the via 130 may mean a width at the position where the third curved portion of the third via part 133 is formed.
  • the third width W3 of the center portion of the via 130 may be equal to or greater than the first width W1 and the second width W2 .
  • the third width W3 of the center portion of the via 130 may be 70 ⁇ m to 200 ⁇ m.
  • the third width W3 of the center portion of the via 130 may be 80 ⁇ m to 180 ⁇ m.
  • the third width W3 of the center portion of the via 130 may be 90 ⁇ m to 170 ⁇ m.
  • the third width W3 of the center portion of the via 130 in the embodiment is equal to or greater than the width of the upper surface or the width of the lower surface of the via 130 . Accordingly, in the embodiment, it is possible to solve a void problem that may occur in the process of forming the via 130 , thereby improving reliability.
  • a via having at least two or more side bent portions includes a first via part disposed in a first region of the insulating layer, a second via part disposed in a second region of the via, and a third region disposed between the first and second regions. and a third via part.
  • the first via part may have a shape in which the width gradually decreases from the upper surface to the lower surface.
  • the second via part may have a shape in which a width gradually increases from the upper surface to the lower surface.
  • the third via part may have a curved portion between the upper surface and the lower surface.
  • the width of the third via part may gradually increase from the upper surface toward the inflection part.
  • the width of the third via part may gradually decrease from the curved portion toward the lower surface.
  • the width of the center region (third via part) of the via may be greater than or equal to the width of the upper region (first via part) and the lower region (second via part).
  • the plating clogging phenomenon due to the completion of plating in the center region before the upper region or the lower region may be solved.
  • the void problem can be solved by changing the shape of the via, and thus, the open defect caused by the via crack can be minimized.
  • a via capable of securing reliability even in a high temperature and high humidity environment may be provided, thereby improving user satisfaction.
  • FIG. 4 to 10 are views showing the manufacturing method of the circuit board shown in FIG. 2 in order of process.
  • an insulating layer 110 that is a basis for manufacturing a circuit board is prepared.
  • the insulating layer 110 may have a flat plate structure.
  • the insulating layer 110 may constitute one layer of a printed circuit board (PCB).
  • the insulating layer 110 may be implemented as a multilayer substrate in which a plurality of insulating layers are successively stacked as described above.
  • the insulating layer 110 may include a prepreg including glass fibers.
  • the insulating layer 110 may include an epoxy resin and a material in which glass fibers and fillers are dispersed in the epoxy resin.
  • the insulating layer 110 may be made of copper clad laminate (CCL).
  • the metal layer 121 may be formed on the upper surface and the lower surface of the insulating layer 110 , respectively.
  • the insulating layer 110 may include a resin and have a structure in which glass fibers and fillers are dispersed in the resin.
  • the insulating layer 110 may have different material properties for each region.
  • glass fibers and fillers may be impregnated in a specific region of the insulating layer 110 .
  • glass fibers and fillers may not be included in areas other than the specific area of the insulating layer 110 .
  • the other region of the insulating layer 110 may include only resin, but is not limited thereto.
  • the other region in the embodiment may contain a lower content of glass fibers than the specific region.
  • a process of forming the first via hole V1 on the CCL including the prepared insulating layer 110 and the metal layer 121 may be performed.
  • the first via hole V1 is formed by laser processing on the upper side of the insulating layer 110 . Accordingly, the width of the first via hole V1 gradually decreases from the upper region to the lower region of the insulating layer 110 .
  • the insulating layer 110 has a different glass fiber content for each region. That is, the third region 113 of the insulating layer 110 has a lower glass fiber content than the first region 111 . Accordingly, the width of the first via hole V1 gradually decreases from the top to the bottom in the first region 111 .
  • the first via hole V1 is also formed in the second region 112 of the insulating layer 110 .
  • the first via hole V1 has a first curved portion at the interface between the first region 111 and the third region 113 of the insulating layer 110 and a width change occurs. That is, the glass fiber content is low in the third region 113 of the insulating layer 110 , and accordingly, the first via hole V1 has a shape in which the width increases from the first curved portion to the lower portion.
  • a process of forming the second via hole V2 under the CCL including the prepared insulating layer 110 and the metal layer 121 may be performed.
  • the second via hole V2 may have a different shape depending on the region.
  • the insulating layer 110 has a predetermined thickness. Therefore, in the embodiment, the via hole passing through the insulating layer 110 cannot be completely formed by a one-time process. Accordingly, in the embodiment, a process of forming via holes on the upper side and the lower side of the insulating layer 110 is performed, respectively.
  • the second via hole V2 is formed under the insulating layer 110 by laser processing. Accordingly, the width of the second via hole V2 gradually decreases from the lower region to the upper region of the insulating layer 110 .
  • the insulating layer 110 has a different glass fiber content for each region. That is, the third region 113 of the insulating layer 110 has a lower glass fiber content than the second region 112 . Accordingly, the width of the second via hole V2 gradually decreases from the bottom to the top in the second region 112 .
  • the second via hole V2 is also formed in the second region 112 of the insulating layer 110 .
  • the second via hole V2 has a second inflection portion at the interface between the second region 112 and the third region 113 of the insulating layer 110 and a width change occurs. That is, the glass fiber content is low in the third region 113 of the insulating layer 110 , and accordingly, the second via hole V2 has a shape in which the width increases from the second curved portion to the upper portion. can have
  • the via hole has a shape by a combination of the first via hole V1 and the second via hole V2 formed by respectively progressing from the upper side and the lower side of the insulating layer 110 .
  • both the first via hole V1 and the second via hole V2 are formed, and accordingly, the via hole is formed at the center of the third region 113 . have the greatest width.
  • the final via hole formed by the combination of the first via hole V1 and the second via hole V2 may have a third curved portion at the center of the third region 113 of the insulating layer 110 .
  • the final via hole in the embodiment has first to third curved portions. That is, the inner wall of the final via hole in the embodiment may have three points at which the slope or the curvature changes.
  • a process of forming the first plating layer 122 on the surface of the metal layer 121 and the inner wall of the formed via hole may be performed.
  • the first plating layer 122 may be formed through a chemical copper plating process, but is not limited thereto.
  • a process of forming a mask M on the first plating layer 122 may be performed.
  • the mask M may have an opening exposing a portion of an upper surface of the first plating layer 122 . Also, the mask M may have an opening exposing the formed via hole.
  • a process of forming the second plating layer 123 by plating the area exposed through the opening of the mask M may be performed.
  • a portion of the second plating layer 123 disposed inside the via hole constitutes the via 130
  • the second plating layer 123 formed on the first plating layer 122 constitutes the circuit pattern 120 . .
  • a process of removing the mask M and partially removing the metal layer 121 and the first plating layer 122 may be performed.
  • the third width W3 of the center portion of the via 130 is equal to or greater than the width of the upper surface or the width of the lower surface of the via 130 . Accordingly, in the embodiment, it is possible to solve a void problem that may occur in the process of forming the via 130 , thereby improving reliability.
  • a via having at least two or more side bent portions includes a first via part disposed in a first region of the insulating layer, a second via part disposed in a second region of the via, and a third region disposed between the first and second regions. and a third via part.
  • the first via part may have a shape in which the width gradually decreases from the upper surface to the lower surface.
  • the second via part may have a shape in which a width gradually increases from the upper surface to the lower surface.
  • the third via part may have a curved portion between the upper surface and the lower surface.
  • the width of the third via part may gradually increase from the upper surface toward the inflection part.
  • the width of the third via part may gradually decrease from the curved portion toward the lower surface.
  • the width of the center region (third via part) of the via may be greater than or equal to the width of the upper region (first via part) and the lower region (second via part).
  • the plating clogging phenomenon due to the completion of plating in the center region before the upper region or the lower region may be solved.
  • the void problem can be solved by changing the shape of the via, and thus, the open defect caused by the via crack can be minimized.
  • a via capable of securing reliability even in a high temperature and high humidity environment may be provided, thereby improving user satisfaction.
  • FIG. 11 is a diagram illustrating a circuit board according to a second embodiment.
  • the circuit board includes an insulating layer 210 , a circuit pattern 220 , and a via 230 .
  • the insulating layer 210 and the circuit pattern 220 are substantially the same as the corresponding configuration of the circuit board in the first embodiment described with reference to FIGS. 2 and 3 , and thus a detailed description thereof will be omitted. .
  • the via 230 includes a first via part 231 formed in the first region 211 of the insulating layer 210 and a second via part 231 formed in the second region 212 of the insulating layer 210 . It may include a second via part 232 and a third via part 233 formed in the third region 213 of the insulating layer 210 .
  • the first via part 231 and the second via part 232 may have a symmetrical shape or the same shape.
  • the first via part 231 and the second via part 232 are respectively formed in the first region and the second region of the insulating layer 210 .
  • the insulating layer 210 is divided into a plurality of regions, and the glass fiber content in the plurality of regions may be different from each other.
  • the via 230 in the embodiment may have a first curved portion at the interface between the first via part 231 and the third via part 233 . That is, the width of the via 230 gradually decreases from the top surface of the first via part 231 to the top surface of the third via part 233 .
  • a width change occurs in the via 230 at the first curved portion.
  • the width of the via 230 may increase again at the first curved portion.
  • the via 230 may have a shape in which the width decreases from the upper surface to the first curved portion, and then increases in width at the second curved portion.
  • the via 230 may have a second curved portion at the interface between the second via part 232 and the third via part 233 . That is, the width of the via 230 gradually decreases from the lower surface of the second via part 232 to the lower surface of the third via part 233 .
  • a width change occurs in the via 230 at the second curved portion.
  • the width of the via 230 may increase again at the second curved portion.
  • the via 230 may have a shape in which the width decreases from the lower surface to the second curved portion, and then increases in width again at the second curved portion.
  • the via 230 in the embodiment has at least two curved portions. This may have an effect of solving a plating defect that occurs as the width decreases in the central portion of the via 230 .
  • a third curved portion may be formed on a side surface of the third via part 233 of the via 230 in the embodiment.
  • the third via part 233 of the via 230 may have a shape that gradually increases in width from the first curved part to the third curved part. Also, the third via part 233 of the via 230 may have a shape in which a width gradually decreases from the third curved part to the second curved part.
  • the side surface of the third via part 133 may be a straight line.
  • the side surface of the third via part 233 of the via 230 has a first portion having a first inclination with respect to the third inflection portion, and a second inclination different from the first inclination. It may include a second portion having a.
  • the third via part 233 of the via 230 may have a rhombus shape that gradually increases and then decreases in width based on the third curved portion.
  • the top surface of the via 230 may have a first width W1 .
  • the top surface of the via 230 may correspond to the top surface of the first via part 231 .
  • the first width W1 of the top surface of the via 230 may be 70 ⁇ m to 150 ⁇ m.
  • the first width W1 of the top surface of the via 230 may be 80 ⁇ m to 130 ⁇ m.
  • the first width W1 of the top surface of the via 230 may be 90 ⁇ m to 120 ⁇ m.
  • the lower surface of the via 230 may have a second width W2 .
  • a lower surface of the via 230 may correspond to a lower surface of the second via part 232 .
  • the second width W2 of the lower surface of the via 230 may be 70 ⁇ m to 150 ⁇ m.
  • the second width W2 of the lower surface of the via 230 may be 80 ⁇ m to 130 ⁇ m.
  • the second width W2 of the lower surface of the via 230 may be 90 ⁇ m to 120 ⁇ m.
  • the upper and lower surfaces of the via 230 in the embodiment may have the same width.
  • the first width W1 may be the same as the second width W2 .
  • the center portion of the via 230 may have a third width W3 .
  • the width of the center portion of the via 230 may mean a width at a position where the third curved portion of the third via part 233 is formed.
  • the third width W3 of the center portion of the via 230 may be equal to or greater than the first width W1 and the second width W2 .
  • the third width W3 of the center portion of the via 230 may be 70 ⁇ m to 200 ⁇ m.
  • the third width W3 of the center portion of the via 230 may be 80 ⁇ m to 180 ⁇ m.
  • the third width W3 of the center portion of the via 230 may be 90 ⁇ m to 170 ⁇ m.
  • the third width W3 of the center portion of the via 230 is equal to or greater than the width of the upper surface or the width of the lower surface of the via 230 . Accordingly, in the embodiment, it is possible to solve a void problem that may occur in the process of forming the via 230 , and thus reliability can be improved.
  • FIG. 12 is a view showing a circuit board according to a third embodiment.
  • the insulating layer 310 of the circuit board according to the third embodiment may include a first insulating layer 311 , a second insulating layer 312 , and an adhesive layer 313 .
  • the circuit board according to the third embodiment may include via holes penetrating the upper and lower surfaces of the insulating layer 310 in the thickness direction.
  • a via 330 may be formed in the via hole.
  • the circuit board may include a circuit pattern 320 disposed on the insulating layer 310 and connected to an upper surface and/or a lower surface of the via 330 .
  • the first and second embodiments three parts of vias are formed in one insulating layer, but in the third embodiment, one part of one via is formed in each of the three insulating layers, and accordingly, the three One via can be finally formed by combining parts.
  • the first and second insulating layers 311 and 312 may be CCL. Each of the first and second insulating layers 311 and 312 may be impregnated with the same amount of glass fibers in the entire area.
  • the adhesive layer 313 may not contain glass fibers therein.
  • hourglass-shaped via parts may be formed in the first and second insulating layers 311 and 312 , respectively.
  • the first via part 331 having an hourglass shape may be formed on the first insulating layer 311 .
  • a second via part 332 having an hourglass shape may be formed on the second insulating layer 312 .
  • a third via part 333 having a rectangular shape may be formed on the adhesive layer 313 .
  • the third via part 333 may have the same upper width and the same lower width.
  • the upper width or lower width of the third via part 333 may be equal to or greater than the upper width of the first via part 331 or the lower width of the second via part 332 .
  • one via may be formed using a plurality of insulating layers, and thus, via parts formed in each insulating layer may be formed.
  • a via having at least two or more side bent portions includes a first via part disposed in a first region of the insulating layer, a second via part disposed in a second region of the via, and a third region disposed between the first and second regions. and a third via part.
  • the first via part may have a shape in which the width gradually decreases from the upper surface to the lower surface.
  • the second via part may have a shape in which a width gradually increases from the upper surface to the lower surface.
  • the third via part may have a curved portion between the upper surface and the lower surface.
  • the width of the third via part may gradually increase from the upper surface toward the inflection part.
  • the width of the third via part may gradually decrease from the curved portion toward the lower surface.
  • the width of the center region (third via part) of the via may be greater than or equal to the width of the upper region (first via part) and the lower region (second via part).
  • the plating clogging phenomenon due to the completion of plating in the center region before the upper region or the lower region may be solved.
  • the void problem can be solved by changing the shape of the via, and thus, the open defect caused by the via crack can be minimized.
  • a via capable of securing reliability even in a high temperature and high humidity environment may be provided, thereby improving user satisfaction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시 예에 따른 회로 기판은 상면과 하면을 포함하고, 상기 상면에서 상기 하면을 향하는 두께 방향을 따라 상기 상면과 상기 하면을 관통하는 비아홀을 갖는 절연층을 포함하고, 상기 비아홀은, 상기 상면에 인접하고, 상기 두께 방향을 따라 일정한 경사각을 포함하는 제1 비아 파트; 상기 하면에 인접하고, 상기 수직 방향을 따라 일정한 경사각을 포함하는 제2 비아 파트; 및 상기 제1 비아 파트와 상기 제2 비아 파트 사이에 배치되고, 상기 제1 비아 파트의 경사각 및 상기 제2 비아 파트의 경사각과 상이한 경사각을 포함하는 제3 비아 파트를 포함한다.

Description

회로기판
실시 예는 회로기판에 관한 것이다.
전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.
회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰셉(MSAP; modified semi-additive process) 등이 제안되었다.
이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.
한편, 최근 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 여기에서, 5G 통신 시스템은 높은 데이터 전송률을 달성하기 위해 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다.
그리고, 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발되고 있다. 이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커진다.
이러한 안테나 및 AP 모듈은 회로기판에 패턴닝되거나 실장되기 때문에, 회로기판의 저손실이 매우 중요하다. 이는, 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compact unit)로 집적되어야 한다는 것을 의미한다.
한편, 이와 같은 회로기판에는 비아를 포함하고 있다. 상기 비아는 다양한 기능을 하며, 일 예로 신호 전달, 방열 및 차폐 기능 등을 할 수 있다. 그러나, 종래의 회로기판은, 0.15T 이상의 원자재에 비아를 형성함에 있어 보이드(void)와 같은 문제를 가지고 있다.
실시 예에서는 새로운 구조의 비아를 포함하는 회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 적어도 2개 이상의 측면 변곡부를 가지는 비아를 포함하는 회로기판 및 이의 제조 방법을 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 회로 기판은 상면과 하면을 포함하고, 상기 상면에서 상기 하면을 향하는 두께 방향을 따라 상기 상면과 상기 하면을 관통하는 비아홀을 갖는 절연층을 포함하고, 상기 비아홀은, 상기 상면에 인접하고, 상기 두께 방향을 따라 일정한 경사각을 포함하는 제1 비아 파트; 상기 하면에 인접하고, 상기 수직 방향을 따라 일정한 경사각을 포함하는 제2 비아 파트; 및 상기 제1 비아 파트와 상기 제2 비아 파트 사이에 배치되고, 상기 제1 비아 파트의 경사각 및 상기 제2 비아 파트의 경사각과 상이한 경사각을 포함하는 제3 비아 파트를 포함한다.
또한, 상기 제1 비아 파트는 상기 절연층의 상면에서 상기 절연층의 상기 하면을 향할수록 폭이 감소하고, 상기 제2 비아 파트는 상기 절연층의 하면에서 상기 절연층의 상기 상면을 향할수록 폭이 감소한다.
또한, 상기 제1 비아 파트는 상기 제3 비아 파트에 인접하고, 폭이 가장 좁은 제1 부를 포함하고, 상기 제2 비아 파트는 상기 제3 비아 파트에 인접하고, 폭이 가장 좁은 제2 부를 포함하고, 상기 제3 비아 파트의 상기 두께 방향의 중심부는 상기 제1 부 및 상기 제2 부의 폭보다 큰 폭을 갖는다.
또한, 상기 비아 홀은, 상기 제1 비아 파트와 상기 제3 비아 파트 사이의 제1 변곡부; 상기 제2 비아 파트와 상기 제3 비아 파트 사이의 제2 변곡부; 상기 제1 변곡부 및 상기 제2 변곡부 사이의 제3 변곡부를 포함하고, 상기 제1 변곡부에서 상기 제3 변곡부로 향할수록 폭이 증가하고, 상기 제3 변곡부에서 상기 제2 변곡부로 향할수록 폭이 감소하며, 상기 제3 비아 파트는, 상기 제1 변곡부에서 상기 하면으로 갈수록 폭이 증가하는 제3-1 비아 파트와 상기 제2 변곡부에서 상기 상면으로 갈수록 폭이 감소하는 제3-2 비아 파트를 포함한다.
또한, 상기 제3 비아 파트의 중심부의 최대 폭은, 상기 제1 비아 파트의 제1 부의 폭 또는 상기 제2 비아 파트의 제2 부의 폭과 동일하거나 크다.
또한, 상기 절연층은, 상기 제1 비아 파트에 대응되고, 제1 함량의 유리 섬유가 포함된 제1 영역과, 상기 제2 비아 파트에 대응되고, 제2 함량의 유리 섬유가 포함된 제2 영역과, 상기 제3 비아 파트에 대응되고, 상기 제1 및 제2 함량보다 작은 제3 함량의 유리 섬유가 포함된 제3 영역을 포함한다.
또한, 상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고, 상기 절연층의 상기 제3 영역은 레진만을 포함한다.
또한, 상기 비아 홀 상에 배치된 회로 패턴을 포함하고, 상기 회로 패턴의 폭은 상기 비아 홀의 폭보다 크다.
또한, 상기 비아 홀은, 상기 제3 비아 파트의 중심부에서 가장 큰 폭을 가진다.
또한, 상기 제3 비아 파트의 측면은 곡면을 포함한다.
한편, 실시 예에 따른 회로기판은 상부에 위치한 제1 영역과, 하부에 위치한 제2 영역과, 상기 제1 영역 및 제2 영역 사이의 제3 영역을 포함하는 절연층; 및 상기 제1 영역에 형성되는 제1 비아 파트와, 상기 제2 영역에 형성되는 제2 비아 파트와, 상기 제3 영역에 형성되는 제3 비아 파트를 포함하며, 상기 절연층을 관통하며 형성되는 비아를 포함하고, 상기 비아는, 상기 제1 비아 파트와 상기 제3 비아 파트 사이에 제1 변곡부가 형성되고, 상기 제2 비아 파트와 상기 제3 비아 파트 사이에 제2 변곡부가 형성되며, 상기 제1 및 제2 변곡부를 기준으로 폭이 변화한다.
상기 제1 비아 파트는 상부에서 상기 제1 변곡부로 갈수록 폭이 감소하고, 상기 제2 비아 파트는 하부에서 상기 제2 변곡부로 갈수록 폭이 감소한다.
또한, 상기 비아는, 상기 제1 및 제2 변곡부 사이의 상기 제3 비아 파트의 측면에 제3 변곡부가 형성되고, 상기 제3 비아 파트는, 상기 제1 변곡부에서 상기 제3 변곡부로 갈수록 폭이 폭이 증가하고, 상기 제3 변곡부에서 상기 제2 변곡부로 갈수록 폭이 감소한다.
또한, 상기 절연층의 상기 제1 영역에는 제1 함량의 유리 섬유가 포함되고, 상기 절연층의 상기 제2 영역에는 제2 함량의 유리 섬유가 포함되며, 상기 절연층의 상기 제3 영역에는 상기 제1 및 제2 함량보다 작은 제3 함량의 유리 섬유가 포함된다.
또한, 상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고, 상기 절연층의 상기 제3 영역은 레진만을 포함한다.
또한, 상기 절연층은 단일층으로 구성된다.
또한, 상기 제3 변곡부에서의 상기 제3 비아 파트의 폭은, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 크다.
또한, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭은, 70㎛ 내지 150㎛ 사이의 범위를 가지고, 상기 제3 변곡부에서의 제3 비아 파트의 폭은, 70㎛ 내지 200㎛ 사이의 범위를 가진다.
또한, 상기 제3 비아 파트의 측면은 곡면을 포함한다.
또한, 상기 제3 비아 파트는 마름모 형상을 가진다.
한편, 실시 예에 따른 회로기판의 제조 방법은 상부에 위치한 제1 영역과, 하부에 위치한 제2 영역과, 상기 제1 영역 및 제2 영역 사이의 제3 영역을 포함하는 절연층을 준비하고, 상기 절연층의 상측에서 1차 홀을 형성하고, 상기 절연층의 하측에서 2차 홀을 형성하여, 상기 절연층을 관통하는 비아 홀을 형성하고, 상기 비아 홀 내부를 채우는 비아를 형성하는 것을 포함하고, 상기 절연층은, 상기 제2 영역에서의 유리 섬유 함량이 상기 제1 및 제2 영역에서의 유리 섬유 함량보다 낮고, 상기 비아는, 상기 제1 영역에 형성되는 제1 비아 파트와, 상기 제2 영역에 형성되는 제2 비아 파트와, 상기 제3 영역에 형성되는 제3 비아 파트를 포함하며, 상기 절연층을 관통하며 형성되는 비아를 포함하고, 상기 비아는, 상기 제1 비아 파트와 상기 제3 비아 파트 사이에 제1 변곡부가 형성되고, 상기 제2 비아 파트와 상기 제3 비아 파트 사이에 제2 변곡부가 형성되며, 상기 제1 및 제2 변곡부를 기준으로 폭이 변화하는 형상을 가진다.
또한, 상기 제1 비아 파트는 상부에서 상기 제1 변곡부로 갈수록 폭이 감소하고, 상기 제2 비아 파트는 하부에서 상기 제2 변곡부로 갈수록 폭이 감소한다.
또한, 상기 비아는, 상기 제1 및 제2 변곡부 사이의 상기 제3 비아 파트의 측면에 제3 변곡부가 형성되고, 상기 제3 비아 파트는, 상기 제1 변곡부에서 상기 제3 변곡부로 갈수록 폭이 폭이 증가하고, 상기 제3 변곡부에서 상기 제2 변곡부로 갈수록 폭이 감소하는 형상을 가진다.
또한, 상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고, 상기 절연층의 상기 제3 영역은 레진만을 포함한다.
또한, 상기 제3 변곡부에서의 상기 제3 비아 파트의 폭은, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 크다.
또한, 상기 제3 비아 파트의 측면은 곡면을 포함한다.
또한, 상기 제3 비아 파트는 마름모 형상을 가진다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡부를 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡부를 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡부로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡부에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
도 1은 비교 예에 따른 회로기판을 나타낸 도면이다.
도 2 및 도 3는 제1 실시 예에 따른 회로기판을 나타낸 도면이다.
도 4 내지 도 10은 도 2에 도시된 회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 11은 제2 실시 예에 따른 회로기판을 나타낸 도면이다.
도 12는 제3 실시 예에 따른 회로기판을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.
본 실시 예의 설명에 앞서, 본 실시 예와 비교되는 비교 예에 대해 설명하기로 한다.
도 1은 비교 예에 따른 회로기판을 나타낸 도면이다.
도 1을 참조하면, 비교 예의 회로기판은 절연층(10), 상기 절연층의 표면에 형성된 회로 패턴(20) 및 상기 절연층(10) 내에 형성된 비아(30)를 포함한다.
절연층(10)은 예시적으로 CCL(Copper Clad Laminate)일 수 있다. 상기 절연층(10)은 레진(11)을 포함할 수 있고, 레진(11) 내에 유리 섬유(12) 및 필러(13)가 함침된 구조를 가진다.
절연층(10)의 표면에는 회로 패턴(20)에 형성된다.
회로 패턴(20)은 절연층(10)의 상면 및 하면에 각각 배치된다.
또한, 비교 예의 회로기판은 절연층(10) 내에 비아(30)가 형성된다. 비아(30)는 절연층(10)의 상면에 배치된 회로 패턴(20)과 상기 절연층(10)의 하면에 배치된 회로 패턴(20)을 전기적으로 연결한다. 이를 위해, 비아(30)는 상기 절연층(10)을 관통하며 형성된다.
비아(30)는 절연층(10)을 관통하는 비아 홀을 형성하고, 상기 형성된 비아 홀 내부를 금속 물질로 채우는 것에 의해 형성된다. 예를 들어, 상기 비아(30)는 비아 홀 내부를 금속 물질로 도금하는 공정을 통해 형성될 수 있다.
이때, 절연층(10)은 0.15T 이상의 두께를 가진다.
그리고, 절연층(10)이 0.15T 이상의 두께를 가지는 경우, 상기 절연층(10)에 1회 공정으로 비아 홀을 형성하기 어려울 수 있다.
이에 따라, 비교 예에서는 절연층(10)의 상측에서 비아 홀 가공 공정을 하고, 절연층(10)의 하측에서 다시 한번 비아 홀 가공 공정을 하여 최종적인 비아 홀을 형성한다. 따라서, 비교 예에서의 비아 홀은 모래시계 형상을 가지게 된다. 또한, 비아(30)는 상기 비아 홀의 형상에 대응하게 모래 시계 형상을 가지게 된다.
상기와 같이 비교 예에서의 비아 홀은 상부 또는 하부 대비 센터부의 폭이 좁은 형상을 가진다. 따라서, 비교 예에서, 상기 비아 홀 내부에 금속 물질을 도금하는 공정 진행 시, 상기 센터부에서 도금이 먼저 진행됨에 따라 도금이 막히게 되면, 비아 내부에 도금이 진행되지 않은 빈 공간과 같은 보이드(void) 문제가 발생할 수 있다.
그리고, 상기와 같은 비아는, 보이드(void)와 같은 내부에 빈 공간이 존재할 수 있따. 그리고, 상기 보이드를 포함하는 비아는 물리적 강성이 낮음에 따라 응력에 의한 크랙이 발생할 수 있고, 최종적으로 고온이나 고습 환경에 노출 시 비아 크랙에 의한 오픈 불량이 발생하는 문제를 가진다.
따라서 실시 예에서는 상기와 같은 비교 예에서의 보이드(void) 문제를 해결하는 새로운 구조의 회로기판을 제공하도록 한다.
이하에서는 실시 예에 따른 회로기판에 대해 구체적으로 설명하기로 한다.
도 2 및 도 3는 제1 실시 예에 따른 회로기판을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 회로기판은 절연층(110), 회로 패턴(120) 및 비아(130)를 포함한다.
먼저, 도 2 및 도 3에서는 회로기판이 절연층을 기준으로 1층 구조를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 회로기판은 도 2 및 도 3에 도시된 절연층(110)의 상면 및 하면에 각각 적어도 1개 이상의 절연층이 추가 적층될 수 있으며, 이에 따른 다층 구조를 가질 수 있을 것이다. 다만, 실시 예에서는 다층 구조를 가지는 회로기판 중 내부에 배치된 특정 절연층(110)만을 도시한 것이다.
절연층(110)은 평판 구조를 가질 수 있다.
상기 절연층(110)은 회로기판(PCB: Printed Circuit Board)의 일층을 구성할 수 있다. 여기에서, 상기 절연층(110)은 상기 설명한 바와 같이 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.
그리고, 절연층(110)의 표면에는 회로 패턴(120)이 배치될 수 있다. 예를 들어, 절연층(110)의 상면 하면에는 각각 회로 패턴(120)이 배치될 수 있다. 이때, 회로 패턴은 비아와 연결되는 비아 패드, 외부 기판과 연결되는 연결 패드, 전자 부품이 실장되는 실장 패드 및 상기 패드들 사이의 신호 전달 라인인 트레이스를 포함할 수 있다.
상기 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 절연층의 표면에 회로 패턴을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 절연층(110)은 유리섬유를 포함하는 프리프레그(prepreg)를 포함할 수 있다. 자세하게, 절연층(110)은 에폭시 수지 및 상기 에폭시 수지에 유리 섬유 및 필러(filler)가 분산된 물질을 포함할 수 있다. 일 예로, 절연층(110)은 CCL(Copper Clad Laminate)로 구성될 수 있다.
또한, 절연층(110)은 레진을 포함하고, 상기 레진 내에 유리 섬유 및 필러가 분산된 구조를 가질 수 있다.
상기 유리 섬유는 열팽창 계수가 매우 낮고, 모듈러스(modulus)가 매우 높아 회로기판의 강도를 증가시키는데 있어 매우 중요한 역할을 하게 된다. 이에 따라, 일반적인 회로기판의 최내층에는 유리 섬유가 함침된 절연층을 사용하게 된다. 여기에서, 실시 예에서 절연층(110) 내에 함침된 유리 섬유는 E-글래스, D-글래스, T-글래스, 또는 NE-글래스 등을 포함할 수 있다. 특히, D-글래스나 NE-글래스는 E-글래스나 T-글래스에 비하여 유전 손실율이 낮다. 따라서, 실시 예에서의 절연층(110) 내에 D-글래스나 NE-글래스와 같은 유리 섬유가 함침되는 경우, 열팽창계수를 획기적으로 낮추는 효과뿐만 아니라 절연층에 필수적으로 요구되는 절연특성을 향상시키고 불필요한 전력손실을 방지할 수 있다.
한편, 실시 예에서의 절연층(110)은 영역별로 서로 다른 물질 특성을 가질 수 있다. 예를 들어, 절연층(110)의 특정 영역에는 유리 섬유 및 필러가 함침될 수 있다. 또한, 절연층(110)의 상기 특정 영역을 제외한 다른 영역에는 유리 섬유 및 필러가 포함되지 않을 수 있다. 예를 들어, 상기 절연층(110)의 다른 영역은 레진만이 포함될 수 있으나, 이에 한정되지는 않는다. 바람직하게, 실시 예에서의 상기 다른 영역에는 상기 특정 영역보다 낮은 함량의 유리 섬유가 포함될 수 있다.
다만, 실시 예에서의 절연층(110)은 수직 방향으로 복수의 영역으로 구분되고, 상기 복수의 영역에서의 내부 물질 구조가 서로 다를 수 있다.
예를 들어, 절연층(110)은 제1 영역(111), 제2 영역(112) 및 제3 영역(113)을 포함할 수 있다. 즉, 절연층(110)은 단일층이며, 단일층이 3개의 영역으로 구분될 수 있다.
상기 절연층(110)의 제1 영역(111)은 상부 영역일 수 있다.
상기 절연층(110)의 제2 영역(112)은 하부 영역일 수 있다.
상기 절연층(110)의 제3 영역(113)은 상기 제1 영역(111) 및 제2 영역(112)의 사이 영역일 수 있다. 바람직하게, 상기 절연층(110)의 제3 영역(113)은 센터 영역일 수 있다.
이때, 실시 예에서의 절연층(110) 제1 영역(111), 제2 영역(112) 및 제3 영역(113) 중 적어도 하나의 영역에 포함된 유리 섬유의 함량은 다른 영역에 포함된 유리 섬유의 함량보다 낮을 수 있다.
예를 들어, 실시 예에서의 절연층(110)의 제1 영역(111) 및 제2 영역(112)에는 회로기판의 강도 향상을 위해, 레진 내에 유리 섬유 및 필러가 함침될 수 있다. 이와 다르게, 절연층(110)의 제3 영역(113)은 레진만으로 구성될 수 있으나, 이에 한정되지는 않는다. 즉, 실시 예에서의 절연층(110)의 제3 영역(113)은 레진만으로 구성될 수 있으나, 일정 함량의 유리 섬유를 포함할 수도 있다. 다만, 실시 예에서의 절연층(110)의 제3 영역(113)에 유리 섬유가 포함되는 경우, 상기 제3 영역(113)에서의 유리 섬유 함량은 상기 제1 영역(111)에서의 유리 섬유 함량 또는 제2 영역(112)에서의 유리 섬유 함량보다 낮도록 한다.
즉, 실시 예에서는 CCL(Copper Clad Laminate)의 절연층(110)을 포함한다. 상기 절연층(110)은 단일층을 의미할 수 있다. 즉, 절연층(110)의 상면 및 하면에는 회로 패턴(120)이 배치될 수 있다. 그리고, 절연층(110)의 상면 및 하면을 제외한 내부 영역에는 회로 패턴(120)이 배치될 수 없다.
그리고, 실시 예에서는 상기 절연층(110)으로 사용되는 CCL(Copper Clad Laminate)을 제조하는데 있어, 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서의 유리 섬유 함량보다 중앙의 제3 영역(113)에서의 유리 섬유 함량이 낮게 함침되도록 한다.
한편, 상기 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량은 상기 제2 영역(112)에서의 유리 섬유 함량과 같도록 한다. 예를 들어, 상기 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량과 제2 영역(112)에서의 유리 섬유 함량이 서로 다른 경우, 회로기판의 제조 공정에서 휨이 발생할 수 있고, 이에 따른 신뢰성 문제가 발생할 수 있다. 따라서, 실시 예에서는 절연층(110)의 제1 영역(111)에서의 유리 섬유 함량과, 절연층(110)의 제2 영역(112)에서의 유리 섬유 함량이 서로 같도록 하여 휨 문제를 해결하도록 한다.
또한, 이와 다르게 실시 예에서는 상기 절연층(110)으로 사용되는 CCL(Copper Clad Laminate)을 제조하는데 있어, 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서는 유리 섬유 및 필러가 함침되도록 한다. 그리고, 실시 예에서의 절연층(110)의 제3 영역(113)에는 유리 섬유 및 필러가 존재하지 않도록 한다. 예를 들어, 실시 예에서의 절연층(110)의 제3 영역(113)은 레진만을 포함할 수 있다.
실시 예에서는 상기와 같이 유리 섬유가 절연층(110)의 특정 영역에만 함침되도록 한다. 또한, 실시 예에서는 상기와 같이 절연층(110)의 중앙의 제3 영역(113)에서의 유리 섬유 함량이 상부의 제1 영역(111) 및 하부의 제2 영역(112)에서의 유리 섬유 함량보다 낮도록 한다. 이때, 상기 절연층(110)의 제3 영역(113)에 유리 섬유를 포함하지 않도록 하는 이유는, 상기 절연층(110)을 관통하는 비아 홀의 형성 시에, 상기 절연층(110)의 제3 영역(113)에서의 비아 홀의 사이즈가, 상기 제1 영역(111) 및/또는 제2 영역(112)에서의 비아 홀의 사이즈보다 크게 나타나도록 하기 위함이다.
또한, 실시 예에서는 상기와 같은 절연층(110)의 구조에 의해, 비교 예에서와 다른 형상을 가진 비아(130)를 제공할 있다. 예를 들어, 실시 예에서의 비아(130)는 상기 제3 영역(113)에서 변곡부를 포함하여 폭이 증가하는 형상을 가질 수 있으며, 이에 따른 보이드(void) 문제를 해결할 수 있다. 이에 대해서는 하기에서 상세히 설명하기로 한다.
한편, 절연층(110)은 100㎛ 내지 500㎛ 사이의 두께를 가질 수 있다. 예를 들어, 절연층(110)은 120㎛ 내지 400㎛ 사이의 두께를 가질 수 있다. 예를 들어, 절연층(110)은 150㎛ 내지 250㎛ 사이의 두께를 가질 수 있다. 상기 절연층(110)의 두께가 100㎛ 미만이면, 회로 기판의 휨 특성이 저하될 수 있다. 상기 절연층(110)의 두께가 500㎛를 초과하면, 회로 기판의 전체적인 두께가 증가할 수 있다.
절연층(110)의 상면 및 하면에는 각각 회로 패턴(120)이 배치된다.
상기 회로 패턴(120)은 비아와 연결되는 비아 패드, 외부 기판과 연결되는 연결 패드, 전자 부품이 실장되는 실장 패드 및 상기 패드들 사이의 신호 전달 라인인 트레이스를 포함할 수 있다.
실시 예에서 회로 패턴(120)은 복수의 층 구조를 가질 수 있다. 일 예로, 회로 패턴(120)은 3층 구조를 가질 수 있다.
구체적으로, 회로 패턴(120)은 절연층(110) 상에 배치되는 금속층(121)을 포함할 수 있다. 상기 금속층(121)은 CCL(Copper Clad Laminate)의 일 구성일 수 있다. 예를 들어, 금속층(121)은 CCL(Copper Clad Laminate)을 구성하는 절연층(110) 상에 배치된 동박층일 수 있다.
회로 패턴(120)은 금속층(121) 상에 배치되는 제1 도금층(122)을 포함할 수 있다. 상기 제1 도금층(122)은 금속 시드층일 수 있다.
회로 패턴(120)은 제1 도금층(122) 상에 배치되는 제2 도금층(123)을 포함할 수 있다. 제2 도금층(123)은 상기 회로 패턴(120)이 일정 두께를 가질 수 있도록, 상기 제1 도금층(122)을 시드층으로 하여 도금한 도금층일 수 있다.
다만, 도면 상에서는 상기 회로 패턴(120)이 3층 구조를 가진다고 하였으나, 이에 한정되지는 않는다. 예를 들어, 회로 패턴(120)은 제조 공법에 따라 2층 구조를 가질 수도 있을 것이다. 예를 들어, 회로 패턴(120)은 제조 공정 시에, 상기 금속층(121)을 제거한 후에 제1 도금층(122)을 형성하는 공정을 진행할 수 있다. 이와 같은 경우, 상기 회로 패턴(120)은 2층 구조를 가질 수 있다.
상기 회로 패턴(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다.
또한, 상기 회로 패턴(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로 패턴(120)은 전기 전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 회로 패턴(120)은 통상적인 회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
비아(130)는 상기 절연층(110) 내에 배치될 수 있다.
예를 들어, 비아(130)는 절연층(110)을 관통하며 형성될 수 있다.
예를 들어, 비아(130)의 일단은 절연층(110)의 상면에 형성된 회로 패턴과 직접 접촉할 수 있다. 예를 들어, 비아(130)의 타단은 절연층(110)의 하면에 형성된 회로 패턴과 직접 접촉할 수 있다. 이에 따라, 비아(130)는 절연층(110)의 상면에 배치된 회로 패턴과 상기 절연층(110)의 하면에 배치된 회로 패턴 사이를 전기적으로 연결할 수 있다.
비아(130)는 복수의 파트로 구분될 수 있다.
예를 들어, 비아(130)는 절연층(110)의 제1 영역(111)에 형성된 제1 비아 파트(131)와, 절연층(110)의 제2 영역(112)에 형성된 제2 비아 파트(132)와, 상기 절연층(110)의 제3 영역(113)에 형성된 제3 비아 파트(133)를 포함할 수 있다.
비아(130)의 제1 비아 파트(131)는 제1 형상을 가질 수 있다. 예를 들어, 비아(130)의 제1 비아 파트(131)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제1 비아 파트(131)는 상면의 폭이 하면의 폭보다 큰 사다리꼴 형상을 가질 수 있다.
비아(130)의 제2 비아 파트(132)는 제2 형상을 가질 수 있다. 예를 들어, 비아(130)의 제2 비아 파트(132)는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제2 비아 파트(132)는 상면의 폭이 하면의 폭보다 작은 사다리꼴 형상을 가질 수 있다. 예를 들어, 제1 비아 파트(131)와 제2 비아 파트(132)는 상호 대칭 형상을 가질 수 있다.
비아(130)의 제3 비아 파트(133)는 제3 형상을 가질 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 측면에 변곡부를 포함할 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 상면에서 변곡부로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 변곡부에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 예를 들어, 비아(130)의 제3 비아 파트(133)는 변곡부를 기준으로 폭이 점차 증가하였다가 감소하는 형상을 가질 수 있다. 이때, 제1 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면은 곡면을 포함할 수 있다. 이에 따라, 제1 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면은 상기 변곡부를 기준으로 제1 곡률을 가지는 제1 부분과, 상기 제1 곡률과 다른 제2 곡률을 가지는 제2 부분을 포함할 수 있다. 예를 들어, 상기 비아(130)의 제3 비아 파트(133)는 변곡부를 기준으로 폭이 점차 증가하였다가 감소하는 타원 형상을 가질 수 있다. 즉, 실시 예에서의 상기 비아(130)는 중심부에서 가장 큰 폭을 가지는 제3 비아 파트(133)를 포함한다. 이에 따라, 실시 예에서는 상기 비아(130)를 채우는 도금 공정에서, 상기 비아(130)의 중심부인 제3 비아 파트(133)에서 도금이 먼저 완료됨에 따라 발생하는 보이드 문제를 해결할 수 있도록 한다.
또한, 상기 제3 비아 파트(133)는 제1 변곡부 및 제2 변곡부를 포함할 수 있다. 그리고, 상기 제3 비아 파트(133)는 상기 제1 변곡부에서 하부로 갈수록 폭이 증가하는 제3-1 비아 파트와 상기 제2 변곡부에서 상부로 갈수록 폭이 감소하는 제3-2 비아 파트를 포함할 수 있다. 이때, 상기 제3 비아 파트의 최대 폭은, 상기 제1 비아 파트의 상면의 폭 또는 상기 제2 비아 파트의 하면의 폭과 동일하거나 클 수 있다.
비아(130)는 상기 절연층(110)을 관통하는 비아 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다. 일 예로, 상기 비아 홀의 내부는 도금 공정을 통해 형성될 수 있다.
상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되면, 상기 비아 홀 내벽에 화학동도금 공정을 진행하여 제1 도금층(122)을 형성할 수 있다. 그리고, 상기 제1 도금층(122)이 형성되면, 상기 제1 도금층(122)을 시드층으로 하여, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 비아(130)를 형성할 수 있다.
상기 비아(130)를 형성하는 금속물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있다. 다만, 상기에서는 비아(130)가 상기 제1 도금층(122)을 시드층으로 하여 전해 도금으로 형성되는 것으로 설명하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 비아(130)는 무전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
이하에서는 실시 예에 따른 비아(130)에 대해 구체적으로 설명하기로 한다.
상기 설명한 바와 같이, 비아(130)는 절연층(110)의 제1 영역(111)에 형성된 제1 비아 파트(131)와, 절연층(110)의 제2 영역(112)에 형성된 제2 비아 파트(132)와, 상기 절연층(110)의 제3 영역(113)에 형성된 제3 비아 파트(133)를 포함할 수 있다.
상기 제1 비아 파트(131) 및 제2 비아 파트(132)는 상기 설명한 바와 같이 서로 대칭 형상, 또는 동일 형상을 가질 수 있다.
즉, 상기 제1 비아 파트(131) 및 제2 비아 파트(132)는 절연층(110)의 제1 영역(111) 및 제2 영역(112)에 각각 형성된다. 이때, 상기 절연층(110)의 제1 영역(111)에 포함된 유리 섬유 함량은 상기 절연층(110)의 제2 영역(112)에 포함된 유리 섬유 함량과 실질적으로 동일하다. 이에 따라, 상기 제1 비아 파트(131) 및 제2 비아 파트(132)는 실질적으로 서로 동일한 형상을 가질 수 있다. 다만, 제1 비아 파트(131)는 절연층(110)의 상부에 위치하고, 제2 비아 파트(132)는 절연층(110)의 하부에 위치한다. 따라서, 상기 제1 비아 파트(131)와 제2 비아 파트(132)는 서로 대칭 형상 또는 뒤집힌 형상을 가지게 된다.
다만, 상기 제2 비아 파트(133)는 절연층(110)의 제3 영역(113)에 형성된다. 이때, 상기 절연층(110)의 제3 영역(113)은 유리 섬유가 함침되어 있지 않고 레진만으로 구성될 수 있다. 또한, 이와 다르게, 절연층(110)의 제3 영역(113)에서의 유리 섬유 함량은 상기 절연층(110)의 제1 영역(111) 또는 제2 영역(112)에서의 유리 섬유 함량보다 낮을 수 있다.
이에 따라, 실시 예에서의 비아(130)는 상기 제1 비아 파트(131)와 제3 비아 파트(133) 사이의 경계면에서 제1 변곡부를 가질 수 있다. 즉, 비아(130)는 제1 비아 파트(131)의 상면에서 상기 제3 비아 파트(133)의 상면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(130)는 상기 제1 변곡부에서 폭 변화가 발생한다. 예를 들어, 비아(130)는 상기 제1 변곡부에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(130)는 상면에서 상기 제1 변곡부까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡부에서 다시 폭이 증가하는 형상을 가질 수 있다.
또한, 비아(130)는 상기 제2 비아 파트(132)와 제3 비아 파트(133) 사이의 경계면에서 제2 변곡부를 가질 수 있다. 즉, 비아(130)는 제2 비아 파트(132)의 하면에서 상기 제3 비아 파트(133)의 하면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(130)는 상기 제2 변곡부에서 폭 변화가 발생한다. 예를 들어, 비아(130)는 상기 제2 변곡부에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(130)는 하면에서 상기 제2 변곡부까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡부에서 다시 폭이 증가하는 형상을 가질 수 있다.
상기와 같이, 실시 예에서의 비아(130)는 적어도 2개의 변곡부를 가진다. 이는, 상기 비아(130)의 중앙부에서 폭이 감소함에 따라 발생하는 도금 불량을 해결하는 효과를 가져올 수 있다.
한편, 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면에는 제3 변곡부가 형성될 수 있다.
즉, 상기 비아(130)의 제3 비아 파트(133)는 상기 제1 변곡부에서 상기 제3 변곡부로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 상기 비아(130)의 제3 비아 파트(133)는 상기 제3 변곡부에서 상기 제2 변곡부로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다.
그리고, 실시 예에서의 제3 비아 파트(133)의 측면은 곡면일 수 있다. 이에 따라, 제1 실시 예에서의 비아(130)의 제3 비아 파트(133)의 측면은 상기 제3 변곡부를 기준으로 제1 곡률을 가지는 제1 부분과, 상기 제1 곡률과 다른 제2 곡률을 가지는 제2 부분을 포함할 수 있다. 예를 들어, 상기 비아(130)의 제3 비아 파트(133)는 제3 변곡부를 기준으로 폭이 점차 증가하였다가 감소하는 타원 형상을 가질 수 있다.
한편, 실시 예에서의 비아(130)의 상면은 제1 폭(W1)을 가질 수 있다. 이때, 상기 비아(130)의 상면은 상기 제1 비아 파트(131)의 상면에 대응될 수 있다. 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(130)의 상면이 가지는 제1 폭(W1)은 90㎛ 내지 120㎛일 수 있다.
한편, 실시 예에서의 비아(130)의 하면은 제2 폭(W2)을 가질 수 있다. 이때, 상기 비아(130)의 하면은 상기 제2 비아 파트(132)의 하면에 대응될 수 있다. 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(130)의 하면이 가지는 제2 폭(W2)은 90㎛ 내지 120㎛일 수 있다.
즉, 실시 예에서의 비아(130)의 상면과 하면은 서로 동일한 폭을 가질 수 있다. 예를 들어, 상기 제1 폭(W1)은 상기 제2 폭(W2)과 동일할 수 있다.
한편, 실시 예에서의 비아(130)의 센터부는 제3 폭(W3)을 가질 수 있다. 이때, 비아(130)의 센터부의 폭은 상기 제3 비아 파트(133)의 제3 변곡부가 형성된 위치에서의 폭을 의미할 수 있다.
상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 상기 제1 폭(W1) 및 제2 폭(W2)과 동일하거나, 이보다 클 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 70㎛ 내지 200㎛일 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 80㎛ 내지 180㎛일 수 있다. 예를 들어, 상기 비아(130)의 센터부가 가지는 제3 폭(W3)은 90㎛ 내지 170㎛일 수 있다.
상기와 같이, 실시 예에서의 비아(130)의 센터부의 제3 폭(W3)은 상기 비아(130)의 상면의 폭 또는 하면의 폭과 동일하거나, 이보다 크다. 이에 따라, 실시 예에서는 상기 비아(130)의 형성 공정에서 발생할 수 있는 보이드(void) 문제를 해결할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡부를 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡부를 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡부로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡부에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
이하에서는 도 2 및 도 3에 도시된 회로기판의 제조 공정에 대해 설명하기로 한다.
도 4 내지 도 10은 도 2에 도시된 회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 4를 참조하면, 회로기판의 제조에 기초가 되는 절연층(110)을 준비한다. 절연층(110)은 평판 구조를 가질 수 있다.
상기 절연층(110)은 회로기판(PCB: Printed Circuit Board)의 일층을 구성할 수 있다. 여기에서, 상기 절연층(110)은 상기 설명한 바와 같이 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.
상기 절연층(110)은 유리섬유를 포함하는 프리프레그(prepreg)를 포함할 수 있다. 자세하게, 절연층(110)은 에폭시 수지 및 상기 에폭시 수지에 유리 섬유 및 필러(filler)가 분산된 물질을 포함할 수 있다. 일 예로, 절연층(110)은 CCL(Copper Clad Laminate)로 구성될 수 있다.
이에 따라, 절연층(110)의 상면 및 하면에는 각각 금속층(121)이 형성될 수 있다.
이때, 절연층(110)은 레진을 포함하고, 상기 레진 내에 유리 섬유 및 필러가 분산된 구조를 가질 수 있다.
한편, 실시 예에서의 절연층(110)은 영역별로 서로 다른 물질 특성을 가질 수 있다. 예를 들어, 절연층(110)의 특정 영역에는 유리 섬유 및 필러가 함침될 수 있다. 또한, 절연층(110)의 상기 특정 영역을 제외한 다른 영역에는 유리 섬유 및 필러가 포함되지 않을 수 있다. 예를 들어, 상기 절연층(110)의 다른 영역은 레진만이 포함될 수 있으나, 이에 한정되지는 않는다. 바람직하게, 실시 예에서의 상기 다른 영역에는 상기 특정 영역보다 낮은 함량의 유리 섬유가 포함될 수 있다.
다음으로, 도 5를 참조하면, 상기 준비된 절연층(110) 및 금속층(121)을 포함하는 CCL의 상측에서 제1 비아 홀(V1)을 형성하는 공정을 진행할 수 있다.
상기 제1 비아 홀(V1)은 절연층(110)의 상측에서 레이저 가공을 하여 형성된다. 따라서, 상기 제1 비아 홀(V1)은 절연층(110)의 상부 영역에서 하부 영역으로 갈수록 폭이 점차 감소하는 형상을 가진다.
이때, 상기 절연층(110)은 영역별로 서로 다른 유리 섬유 함량을 가진다. 즉, 절연층(110)의 제3 영역(113)은 제1 영역(111)보다 낮은 유리 섬유 함량을 가진다. 따라서, 상기 제1 비아 홀(V1)은 제1 영역(111)에서는 상부에서 하부로 갈수록 폭이 점차 감소하는 형상을 가진다. 또한, 제1 비아 홀(V1)은 상기 절연층(110)의 제2 영역(112)에도 형성된다. 이때, 상기 제1 비아 홀(V1)은 상기 절연층(110)의 제1 영역(111) 및 제3 영역(113)의 경계면에서 제1 변곡부를 가지며 폭 변화가 발생한다. 즉, 상기 절연층(110)의 제3 영역(113)에는 유리 섬유 함량이 낮으며, 이에 따라 제1 비아 홀(V1)은 상기 제1 변곡부에서 하부로 갈수록 다시 폭이 증가하는 형상을 가질 수 있다.
다음으로, 도 6을 참조하면, 상기 준비된 절연층(110) 및 금속층(121)을 포함하는 CCL의 하측에서 제2 비아 홀(V2)을 형성하는 공정을 진행할 수 있다.
이때, 상기 제2 비아 홀(V2)은 영역에 따라 서로 다른 형상을 가질 수 있다. 이때, 상기 절연층(110)은 일정 두께를 가진다. 따라서, 실시 예에서는 1회 공정에 의해 상기 절연층(110)을 관통하는 비아 홀을 완전하게 형성할 수 없다. 이에 따라, 실시 예에서는 절연층(110)의 상측 및 하측에서 각각 비아 홀을 형성하는 공정을 진행한다.
한편, 상기 제2 비아 홀(V2)은 절연층(110)의 하측에서 레이저 가공을 하여 형성된다. 따라서, 상기 제2 비아 홀(V2)은 절연층(110)의 하부 영역에서 상부 영역으로 갈수록 폭이 점차 감소하는 형상을 가진다.
이때, 상기 절연층(110)은 영역별로 서로 다른 유리 섬유 함량을 가진다. 즉, 절연층(110)의 제3 영역(113)은 제2 영역(112)보다 낮은 유리 섬유 함량을 가진다. 따라서, 상기 제2 비아 홀(V2)은 제2 영역(112)에서는 하부에서 상부로 갈수록 폭이 점차 감소하는 형상을 가진다. 또한, 제2 비아 홀(V2)은 상기 절연층(110)의 제2 영역(112)에도 형성된다. 이때, 상기 제2 비아 홀(V2)은 상기 절연층(110)의 제2 영역(112) 및 제3 영역(113)의 경계면에서 제2 변곡부를 가지며 폭 변화가 발생한다. 즉, 상기 절연층(110)의 제3 영역(113)에는 유리 섬유 함량이 낮으며, 이에 따라 상기 제2 비아 홀(V2)은 상기 제2 변곡부에서 상부로 갈수록 다시 폭이 증가하는 형상을 가질 수 있다.
한편, 실시 예에서의 비아 홀은 절연층(110)의 상측 및 하측에서 각각 진행하여 형성한 제1 비아 홀(V1)과 제2 비아 홀(V2)의 조합에 의한 형상을 가진다. 그리고, 상기 절연층(110)의 제3 영역(113)에서는 제1 비아 홀(V1) 및 제2 비아 홀(V2)이 모두 형성되며, 이에 따라 비아 홀은 제3 영역(113)의 센터에서 가장 큰 폭을 가지게 된다.
제1 비아 홀(V1)과 제2 비아 홀(V2)의 조합에 의해 형성된 최종 비아 홀은, 절연층(110)의 제3 영역(113)의 센터에서 제3 변곡부를 가질 수 있다. 다시 말해서, 실시 예에서의 최종 비아 홀은 제1 내지 제3 변곡부를 가진다. 즉, 실시 예에서의 최종 비아 홀의 내벽은 기울기나 곡률이 변화하는 포인트가 3개 존재할 수 있다.
다음으로, 도 7을 참조하면, 상기 금속층(121)의 표면 및 상기 형성한 비아 홀의 내벽에 제1 도금층(122)을 형성하는 공정을 진행할 수 있다.
상기 제1 도금층(122)은 화학동도금 공정을 통해 형성할 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 도 8을 참조하면, 상기 제1 도금층(122) 상에 마스크(M)를 형성하는 공정을 진행할 수 있다. 상기 마스크(M)는 상기 제1 도금층(122)의 상면 중 일부를 노출하는 개구부를 가질 수 있다. 또한, 상기 마스크(M)는 상기 형성된 비아 홀을 노출하는 개구부를 가질 수 있다.
다음으로, 도 9를 참조하면, 상기 마스크(M)의 개구부를 통해 노출된 영역에 도금을 진행하여 제2 도금층(123)을 형성하는 공정을 진행할 수 있다. 이때, 제2 도금층(123) 중 상기 비아 홀 내부에 배치된 부분은 비아(130)를 구성하고, 제1 도금층(122) 상에 형성된 제2 도금층(123)은 회로 패턴(120)을 구성한다.
다음으로, 도 10에 도시된 바와 같이 상기 마스크(M)를 제거하고, 상기 금속층(121) 및 상기 제1 도금층(122)의 일부를 제거하는 공정을 진행할 수 있다.
상기와 같이, 실시 예에서의 비아(130)의 센터부의 제3 폭(W3)은 상기 비아(130)의 상면의 폭 또는 하면의 폭과 동일하거나, 이보다 크다. 이에 따라, 실시 예에서는 상기 비아(130)의 형성 공정에서 발생할 수 있는 보이드(void) 문제를 해결할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡부를 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡부를 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡부로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡부에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
도 11은 제2 실시 예에 따른 회로기판을 나타낸 도면이다.
도 11을 참조하면 회로기판은 절연층(210), 회로 패턴(220) 및 비아(230)를 포함한다.
상기 절연층(210) 및 회로 패턴(220)은 도 2 및 도 3을 참조하여 설명한 제1 실시 예에서의 회로기판의 대응 구성과 실질적으로 동일하며, 이에 따라 이에 대한 상세한 설명은 생략하기로 한다.
제2 실시 예에서의, 비아(230)는 절연층(210)의 제1 영역(211)에 형성된 제1 비아 파트(231)와, 절연층(210)의 제2 영역(212)에 형성된 제2 비아 파트(232)와, 상기 절연층(210)의 제3 영역(213)에 형성된 제3 비아 파트(233)를 포함할 수 있다.
상기 제1 비아 파트(231) 및 제2 비아 파트(232)는 서로 대칭 형상, 또는 동일 형상을 가질 수 있다.
즉, 상기 제1 비아 파트(231) 및 제2 비아 파트(232)는 절연층(210)의 제1 영역 및 제2 영역에 각각 형성된다. 제1 실시 에에서 설명한 바와 같이 절연층(210)은 복수의 영역으로 구분되며, 상기 복수의 영역에서의 유리 섬유 함량은 서로 다를 수 있다.
이에 따라, 실시 예에서의 비아(230)는 상기 제1 비아 파트(231)와 제3 비아 파트(233) 사이의 경계면에서 제1 변곡부를 가질 수 있다. 즉, 비아(230)는 제1 비아 파트(231)의 상면에서 상기 제3 비아 파트(233)의 상면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(230)는 상기 제1 변곡부에서 폭 변화가 발생한다. 예를 들어, 비아(230)는 상기 제1 변곡부에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(230)는 상면에서 상기 제1 변곡부까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡부에서 다시 폭이 증가하는 형상을 가질 수 있다.
또한, 비아(230)는 상기 제2 비아 파트(232)와 제3 비아 파트(233) 사이의 경계면에서 제2 변곡부를 가질 수 있다. 즉, 비아(230)는 제2 비아 파트(232)의 하면에서 상기 제3 비아 파트(233)의 하면으로 갈수록 폭이 점차 감소하게 된다. 그리고, 비아(230)는 상기 제2 변곡부에서 폭 변화가 발생한다. 예를 들어, 비아(230)는 상기 제2 변곡부에서 다시 폭이 증가할 수 있다. 예를 들어, 비아(230)는 하면에서 상기 제2 변곡부까지 폭이 감소하는 형상을 가지다가, 상기 제2 변곡부에서 다시 폭이 증가하는 형상을 가질 수 있다.
상기와 같이, 실시 예에서의 비아(230)는 적어도 2개의 변곡부를 가진다. 이는, 상기 비아(230)의 중앙부에서 폭이 감소함에 따라 발생하는 도금 불량을 해결하는 효과를 가져올 수 있다.
한편, 실시 예에서의 비아(230)의 제3 비아 파트(233)의 측면에는 제3 변곡부가 형성될 수 있다.
즉, 상기 비아(230)의 제3 비아 파트(233)는 상기 제1 변곡부에서 상기 제3 변곡부로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 상기 비아(230)의 제3 비아 파트(233)는 상기 제3 변곡부에서 상기 제2 변곡부로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다.
그리고, 실시 예에서의 제3 비아 파트(133)의 측면은 직선일 수 있다. 이에 따라, 제2 실시 예에서의 비아(230)의 제3 비아 파트(233)의 측면은 상기 제3 변곡부를 기준으로 제1 기울기를 가지는 제1 부분과, 상기 제1 기울기와 다른 제2 기울기를 가지는 제2 부분을 포함할 수 있다. 예를 들어, 상기 비아(230)의 제3 비아 파트(233)는 제3 변곡부를 기준으로 폭이 점차 증가하였다가 감소하는 마름모 형상을 가질 수 있다.
한편, 실시 예에서의 비아(230)의 상면은 제1 폭(W1)을 가질 수 있다. 이때, 상기 비아(230)의 상면은 상기 제1 비아 파트(231)의 상면에 대응될 수 있다. 상기 비아(230)의 상면이 가지는 제1 폭(W1)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(230)의 상면이 가지는 제1 폭(W1)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(230)의 상면이 가지는 제1 폭(W1)은 90㎛ 내지 120㎛일 수 있다.
한편, 실시 예에서의 비아(230)의 하면은 제2 폭(W2)을 가질 수 있다. 이때, 상기 비아(230)의 하면은 상기 제2 비아 파트(232)의 하면에 대응될 수 있다. 상기 비아(230)의 하면이 가지는 제2 폭(W2)은 70㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 비아(230)의 하면이 가지는 제2 폭(W2)은 80㎛ 내지 130㎛일 수 있다. 예를 들어, 상기 비아(230)의 하면이 가지는 제2 폭(W2)은 90㎛ 내지 120㎛일 수 있다.
즉, 실시 예에서의 비아(230)의 상면과 하면은 서로 동일한 폭을 가질 수 있다. 예를 들어, 상기 제1 폭(W1)은 상기 제2 폭(W2)과 동일할 수 있다.
한편, 실시 예에서의 비아(230)의 센터부는 제3 폭(W3)을 가질 수 있다. 이때, 비아(230)의 센터부의 폭은 상기 제3 비아 파트(233)의 제3 변곡부가 형성된 위치에서의 폭을 의미할 수 있다.
상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 상기 제1 폭(W1) 및 제2 폭(W2)과 동일하거나, 이보다 클 수 있다. 예를 들어, 상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 70㎛ 내지 200㎛일 수 있다. 예를 들어, 상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 80㎛ 내지 180㎛일 수 있다. 예를 들어, 상기 비아(230)의 센터부가 가지는 제3 폭(W3)은 90㎛ 내지 170㎛일 수 있다.
상기와 같이, 실시 예에서의 비아(230)의 센터부의 제3 폭(W3)은 상기 비아(230)의 상면의 폭 또는 하면의 폭과 동일하거나, 이보다 크다. 이에 따라, 실시 예에서는 상기 비아(230)의 형성 공정에서 발생할 수 있는 보이드(void) 문제를 해결할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
도 12는 제3 실시 예에 따른 회로기판을 나타낸 도면이다.
도 12를 참조하면, 제3 실시 예에 따른 회로기판의 절연층(310)은, 제1 절연층(311), 제2 절연층(312) 및 접착층(313)을 포함할 수 있다. 또한, 제3 실시 예에 따른 회로 기판은 상기 절연층(310)의 상면 및 하면을 두께 방향으로 관통하는 비아 홀을 포함할 수 있다. 그리고 상기 비아 홀에는 비아(330)가 형성될 수 있다.
또한, 상기 회로 기판은 상기 절연층(310) 상에 배치되고, 상기 비아(330)의 상면 및/또는 하면과 연결되는 회로 패턴(320)을 포함할 수 있다.
이때, 제1 및 제2 실시 예에서는 1개의 절연층에 3개의 파트의 비아가 형성되었지만, 제3 실시 에에서는 3개의 절연층에 각각 1개의 비아의 일 파트가 형성되고, 이에 따라 상기 3개의 파트의 조합에 의해 최종적으로 1개의 비아가 형성될 수 있다.
제1 및 제2 절연층(311, 312)은 CCL일 수 있다. 제1 및 제2 절연층(311, 312) 각각은 전체 영역에서 동일한 함량의 유리 섬유가 함침되어 있을 수 있다.
또한, 상기 접착층(313)은 내부에 유리 섬유가 포함되지 않을 수 있다.
이에 따라, 제1 및 제2 절연층(311, 312)에는 각각 모래시계 형상의 비아 파트가 형성될 수 있다.
즉, 제1 절연층(311)에는 모래 시계 형상의 제1 비아 파트(331)가 형성될수 있다.
또한, 제2 절연층(312)에는 모래 시계 형상의 제2 비아 파트(332)가 형성될 수 있다.
또한, 접착층(313)에는 사각 형상의 제3 비아 파트(333)가 형성될 수 있다.
상기 제3 비아 파트(333)는 상부 폭과 하부 폭이 서로 동일할 수 있다.
이때, 상기 제3 비아 파트(333)의 상부 폭 또는 하부 폭은 상기 제1 비아 파트(331)의 상부 폭 또는 상기 제2 비아 파트(332)의 하부 폭과 동일하거나, 이들보다 클 수 있다.
즉, 제3 실시 예의 회로기판에서는 복수의 절연층을 이용하여 1개의 비아를 형성하도록 하고, 이에 따라 각각의 절연층 내에 형성되는 비아 파트를 형성하도록 할 수 있다.
실시 예에 의하면, 적어도 2개 이상의 측면 변곡부를 가지는 비아를 제공한다. 구체적으로, 비아는 절연층의 제1 영역에 배치된 제1 비아 파트와, 상기 비아의 제2 영역에 배치된 제2 비아 파트와, 상기 제1 및 제2 영역 사이의 제3 영역에 배치된 제3 비아 파트를 포함한다. 이때, 상기 제1 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 또한, 상기 제2 비아 파트는 상면에서 하면으로 갈수록 폭이 점차 증가하는 형상을 가질 수 있다. 또한, 제3 비아 파트는 상면과 하면 사이에 변곡부를 가질 수 있다. 그리고, 상기 제3 비아 파트는 상기 상면에서 상기 변곡부로 갈수록 폭이 점차 증가할 수 있다. 또한, 상기 제3 비아 파트는 상기 변곡부에서 하면으로 갈수록 폭이 점차 감소할 수 있다. 상기와 같은 실시 예의 비아에 의하면, 비아의 센터 영역(제3 비아 파트)의 폭이 상부 영역(제1 비아 파트) 및 하부 영역(제2 비아 파트)의 폭보다 크거나 동일할 수 있다.
이에 따라, 실시 예에서는 비아의 도금 공정에서, 센터 영역이 상부 영역 또는 하부 영역보다 먼저 도금이 완료됨에 따른 도금 막힘 현상을 해결할 수 있다. 또한, 실시 예에서는 비아의 형상의 변경을 통해 보이드 문제를 해결할 수 있으며, 이에 따른 비아 크랙에 의한 오픈 불량을 최소화할 수 있다. 또한, 실시 예에서는 고온 및 고습 환경에서도 신뢰성을 확보할 수 있는 비아를 제공하여, 사용자 만족도를 향상시킬 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 상면과 하면을 포함하고, 상기 상면에서 상기 하면을 향하는 두께 방향을 따라 상기 상면과 상기 하면을 관통하는 비아홀을 갖는 절연층을 포함하고,
    상기 비아홀은,
    상기 상면에 인접하고, 상기 두께 방향을 따라 일정한 경사각을 포함하는 제1 비아 파트;
    상기 하면에 인접하고, 상기 수직 방향을 따라 일정한 경사각을 포함하는 제2 비아 파트; 및
    상기 제1 비아 파트와 상기 제2 비아 파트 사이에 배치되고, 상기 제1 비아 파트의 경사각 및 상기 제2 비아 파트의 경사각과 상이한 경사각을 포함하는 제3 비아 파트를 포함하는 회로 기판.
  2. 제1항에 있어서,
    상기 제1 비아 파트는 상기 절연층의 상면에서 상기 절연층의 상기 하면을 향할수록 폭이 감소하고,
    상기 제2 비아 파트는 상기 절연층의 하면에서 상기 절연층의 상기 상면을 향할수록 폭이 감소하는 회로기판.
  3. 제2항에 있어서,
    상기 제1 비아 파트는 상기 제3 비아 파트에 인접하고, 폭이 가장 좁은 제1 부를 포함하고,
    상기 제2 비아 파트는 상기 제3 비아 파트에 인접하고, 폭이 가장 좁은 제2 부를 포함하고,
    상기 제3 비아 파트의 상기 두께 방향의 중심부는 상기 제1 부 및 상기 제2 부의 폭보다 큰 폭을 갖는 회로 기판.
  4. 제1항에 있어서,
    상기 비아 홀은,
    상기 제1 비아 파트와 상기 제3 비아 파트 사이의 제1 변곡부;
    상기 제2 비아 파트와 상기 제3 비아 파트 사이의 제2 변곡부;
    상기 제1 변곡부 및 상기 제2 변곡부 사이의 제3 변곡부를 포함하고,
    상기 제1 변곡부에서 상기 제3 변곡부로 향할수록 폭이 증가하고,
    상기 제3 변곡부에서 상기 제2 변곡부로 향할수록 폭이 감소하며,
    상기 제3 비아 파트는,
    상기 제1 변곡부에서 상기 하면으로 갈수록 폭이 증가하는 제3-1 비아 파트와
    상기 제2 변곡부에서 상기 상면으로 갈수록 폭이 감소하는 제3-2 비아 파트를 포함하는 회로 기판.
  5. 제3항에 있어서,
    상기 제3 비아 파트의 중심부의 최대 폭은,
    상기 제1 비아 파트의 제1 부의 폭 또는 상기 제2 비아 파트의 제2 부의 폭과 동일하거나 큰, 회로기판.
  6. 제1항에 있어서,
    상기 절연층은,
    상기 제1 비아 파트에 대응되고, 제1 함량의 유리 섬유가 포함된 제1 영역과,
    상기 제2 비아 파트에 대응되고, 제2 함량의 유리 섬유가 포함된 제2 영역과,
    상기 제3 비아 파트에 대응되고, 상기 제1 및 제2 함량보다 작은 제3 함량의 유리 섬유가 포함된 제3 영역을 포함하는, 회로기판.
  7. 제6항에 있어서,
    상기 절연층의 상기 제1 및 제2 영역은 유리 섬유가 함침된 레진을 포함하고,
    상기 절연층의 상기 제3 영역은 레진만을 포함하는 회로기판.
  8. 제1항에 있어서,
    상기 비아 홀 상에 배치된 회로 패턴을 포함하고,
    상기 회로 패턴의 폭은 상기 비아 홀의 폭보다 큰 회로 기판.
  9. 제3항에 있어서,
    상기 비아 홀은,
    상기 제3 비아 파트의 중심부에서 가장 큰 폭을 가지는, 회로 기판.
  10. 제1항에 있어서,
    상기 제3 비아 파트의 측면은 곡면을 포함하는 회로기판.
PCT/KR2021/095047 2020-05-21 2021-05-21 회로기판 WO2021235920A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/926,294 US20230217592A1 (en) 2020-05-21 2021-05-21 Circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200060674A KR20210143997A (ko) 2020-05-21 2020-05-21 인쇄회로기판 및 이의 제조 방법
KR10-2020-0060674 2020-05-21

Publications (1)

Publication Number Publication Date
WO2021235920A1 true WO2021235920A1 (ko) 2021-11-25

Family

ID=78708695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/095047 WO2021235920A1 (ko) 2020-05-21 2021-05-21 회로기판

Country Status (3)

Country Link
US (1) US20230217592A1 (ko)
KR (1) KR20210143997A (ko)
WO (1) WO2021235920A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024035176A1 (ko) * 2022-08-10 2024-02-15 엘지이노텍 주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992972A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2006319314A (ja) * 2005-04-13 2006-11-24 Kyocera Corp 回路基板および回路基板の製造方法
JP2011210795A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 積層板、積層板の製造方法、プリント配線基板および半導体装置
KR20140147894A (ko) * 2012-04-26 2014-12-30 니혼도꾸슈도교 가부시키가이샤 다층배선기판 및 그 제조방법
KR20200013471A (ko) * 2018-07-30 2020-02-07 삼성전기주식회사 인쇄회로기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992972A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2006319314A (ja) * 2005-04-13 2006-11-24 Kyocera Corp 回路基板および回路基板の製造方法
JP2011210795A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 積層板、積層板の製造方法、プリント配線基板および半導体装置
KR20140147894A (ko) * 2012-04-26 2014-12-30 니혼도꾸슈도교 가부시키가이샤 다층배선기판 및 그 제조방법
KR20200013471A (ko) * 2018-07-30 2020-02-07 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
KR20210143997A (ko) 2021-11-30
US20230217592A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
WO2015119396A1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
WO2021080305A1 (ko) 인쇄회로기판
WO2021251795A1 (ko) 회로기판
WO2021235920A1 (ko) 회로기판
WO2021145664A1 (ko) 회로기판
WO2021149979A1 (ko) 회로기판
WO2021242012A1 (ko) 패키지기판
WO2021112499A1 (ko) 인쇄회로기판
WO2021251794A1 (ko) 회로기판
WO2021049859A1 (ko) 인쇄회로기판
WO2021080325A1 (ko) 인쇄회로기판
WO2022164276A1 (ko) 회로기판 및 이를 포함하는 패키지 기판
WO2022060166A1 (ko) 회로기판
WO2021230671A1 (ko) 회로기판
WO2021107654A2 (ko) 인쇄회로기판
WO2022164279A1 (ko) 반도체 패키지
WO2022169330A1 (ko) 반도체 패키지
WO2022177322A1 (ko) 반도체 패키지
WO2023059003A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2021210941A1 (ko) 회로기판
WO2022260462A1 (ko) 회로 기판 및 이를 포함하는 반도체 패키지
WO2023018234A1 (ko) 회로기판
WO2023008965A1 (ko) 회로 기판 및 이를 포함하는 반도체 패키지
WO2023128734A1 (ko) 회로 기판 및 이를 포함하는 반도체 패키지
WO2023059001A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21809632

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21809632

Country of ref document: EP

Kind code of ref document: A1