JP2008103547A - 半田ペースト塗布方法及び電子回路基板 - Google Patents

Abstract

【課題】ブリッジや未半田不良が発生することなく適切に半田接続を行うことができる半田ペーストの塗布方法、及び、適切に半田接続が行われた電子回路基板を提供する。
【解決手段】リフロー方式による表面実装部品の電子回路基板１への接続のための半田ペースト塗布方法において、電子回路基板１上に設けられた、部品の端子が接続されるランド２の表面における、少なくとも端子との重なり領域に部分的に半田ペースト３を塗布する。
【選択図】図１

Description

本発明は、半田ペースト塗布方法及び電子回路基板に関し、詳しくは、リフロー方式によって半導体集積回路を電子回路基板に接続するための半田ペースト塗布方法及び当該半田ペースト塗布方法を用いて半導体集積回路を接続した電子回路基板に関する。

半導体集積回路（半導体ＩＣ）などの実装部品を電子回路基板（プリント配線板）に半田付けによって実装する技術は、回路の高集積化、実装の自動化、電気特性面の利点などのために、ＳＩＰ、ＤＩＰなどの実装部品の端子を基板上のランドの穴に挿入して接続する穴実装の方法から、図９に示すようなＱＦＰ（Quad Flat Package）２００などのフラットパック型の実装部品を平面状のランドに接続する面実装の方法に移行してきている。このようなフラットパック型の実装部品は、高集積化が進み、多くの端子（リード）を備えている。

ＱＦＰ２００などの面実装部品の電子回路基板への接続は、リフロー方式の半田付けによって行われることが多い。リフロー方式では、例えば、電子回路基板上に、所定の穴が穿たれステンレスなどで形成されたメタルマスクを被せ、その上からスキージ（へら）を使って半田ペーストをしごくことにより、ランドなどの必要箇所に一定の厚みで半田ペーストを塗布する。そして、半田ペーストが塗布されたランドに実装部品を実装し、ランドに実装部品が実装された電子回路基板を炉の中で加熱することによって半田ペーストを溶融させ、その後半田を冷却することによって実装部品の端子をランドに接続する。

特許文献１に記載されているような従来のリフロー方式のためのランドへの半田ペーストの塗布方法（当該文献の図１参照）では、図７の（ａ）に示すような電子回路基板１００上のランド５０に対し、図７の（ｂ）に示すようにランド５０の全領域に半田ペースト７０が塗布される。
特開平２００４−２６００４９号公報

ところで、図９に示したような、高集積化され、多くの端子を備えるＱＦＰ２００などのフラットパック型の実装部品は、端子２００ａの間隔が非常に狭くなっており、この端子を接続するために電子回路基板１００上に設けられるランド５０の間隔も当然に狭くなっている。このように端子２００ａの間隔が非常に狭いＱＦＰ２００を、特許文献１に記載されているような従来の半田ペーストの塗布方法を使用して電子回路基板に接続する場合には、配置された間隔の狭い各ランド５０の全領域に半田ペースト７０が塗布されるため、炉により加熱した際に、溶融した半田ペースト７０がランド５０の領域外に押し出され、隣接するランド５０の半田７０と接触し、図８に示すようなブリッジが形成されやすいという問題がある。このようなブリッジ形成の防止策として、ランド５０の間隔を広げるためにランド５０の幅を狭くしたり、ランド５０の長さを短くしたりすることが考えられるが、このような対策を施すことにより却って未半田不良が発生する場合がある。

本発明は、かかる問題に鑑みてなされたものであり、ブリッジや未半田不良が発生することなく適切に半田接続を行うことができる半田ペーストの塗布方法、及び、適切に半田接続が行われた電子回路基板を提供することを目的とする。

上記目的を達成するために、請求項１に記載の半田ペースト塗布方法は、リフロー方式による表面実装部品の電子回路基板への接続のための半田ペースト塗布方法であって、前記電子回路基板上に設けられた、前記部品の端子が接続されるランドの表面における、少なくとも前記端子との重なり領域に部分的に半田ペーストを塗布することを特徴としている。

この方法では、リフロー方式による表面実装部品の電子回路基板への接続のための半田ペースト塗布方法であって、電子回路基板上に設けられた表面実装部品の端子が接続されるランドの表面における、少なくとも表面実装部品の端子との重なり領域に部分的に半田ペーストが塗布される。ここで、「重なり領域」とは、ランドの表面における領域であって、ランドに表面実装部品の端子が接続された際に、表面実装部品の端子が当接する領域のことを意味する。

このように、ランドの表面の表面実装部品の端子との重なり領域に部分的に半田ペーストが塗布されるので、炉の中で半田ペーストが溶融した際に、部分的に塗布されたそれぞれの半田ペーストが一体となって多量の溶融半田を形成することがなく、溶融半田がランドの領域外に押し出されて隣接するランドの溶融半田と接触してブリッジを形成することを防ぐことができる。したがって、表面実装部品の端子をランドに適切に半田接続することができる。

請求項２に記載の半田ペースト塗布方法は、請求項１に記載の半田ペースト塗布方法であって、前記ランドの前記重なり領域の端部に少なくとも半田ペーストを塗布することを特徴としている。

この方法によれば、ランドの表面における表面実装部品の端子との重なり領域の端部に少なくとも半田ペーストが塗布される。したがって、表面実装部品の端部においてフィレットが形成可能となるので、表面実装部品の端子とランドとの接続を強固なものにすることができる。

請求項３に記載の半田ペースト塗布方法は、請求項１に記載の半田ペースト塗布方法であって、前記ランドの前記重なり領域において、提材によって他の領域と区画された前記重なり領域の端部に対して少なくとも半田ペーストの塗布を行うことを特徴としている。

この方法によれば、ランドの表面における表面実装部品の端子との重なり領域において、提材によって他の領域と区画された重なり領域の端部に対して少なくとも半田ペーストが塗布される。

このように、提材によって他の領域と区画された重なり領域の端部に少なくとも半田ペーストが塗布されるので、半田ペーストが炉において溶融した際に、溶融した半田のランドの表面の他の部分への移動が提により防止され、重なり領域の端部における半田の量が十分に確保されるので、フィレットが形成されやすくなる。表面実装部品の端子とランドとの接続を強固なものにすることができる。

請求項４に記載の電子回路基板は、請求項１乃至３のいずれかの記載の半田ペースト塗布方法を使用して、表面実装部品が接続されたことを特徴としている。

このような電子回路基板は、請求項１乃至３のいずれかの記載の半田ペースト塗布方法を使用して表面実装部品が接続されているので、ブリッジが発生せず、フィレットが形成され、適切に半田接続がされた電子回路基板である。

上記目的を達成するために、請求項５に記載の電子回路基板は、リフロー方式によって表面実装部品が半田接続された電子回路基板であって、電子回路基板上に設けられたランドの表面の少なくとも前記部品の端子との重なり領域に部分的に施された半田によって前記部品の端子が接続されていることを特徴としている。

この構成によれば、電子回路基板上に設けられたランドの表面の少なくとも表面実装部品の端子との重なり領域に部分的に施された半田によって表面実装部品の端子が接続されている。ここで、「重なり領域」とは、ランドの表面における領域であって、ランドに接続された表面実装部品の端子が当接している領域のことを意味する。

このように、ランドの表面の少なくとも表面実装部品の端子との重なり領域に部分的に施された半田によって表面実装部品の端子が接続されているので、ランド間にブリッジが発生しにくく、表面実装部品の端子とランドとが適切に半田接続されている。

請求項６に記載の電子回路基板は、請求項５に記載の電子回路基板であって、前記ランドの前記重なり領域の端部に少なくとも施された半田によって前記部品の端子が接続されていることを特徴としている。

この構成によれば、ランドの表面実装部品の端子との重なり領域の端部に少なくとも施された半田によって表面実装部品の端子が接続されている。したがって、表面実装部品の端子の端部にフィレットが形成されており、表面実装部品の端子とランドとの接続が強固である。

請求項７に記載の電子回路基板は、請求項６に記載の電子回路基板であって、前記ランドの前記重なり領域には、前記端部と他の領域とを区画する提材が設けられていることを特徴としている。

この構成によれば、ランドの表面実装部品の端子との重なり領域には、当該重なり領域の端部と他の領域とを区画する提財が設けられている。したがって、重なり領域の端部における半田の量が十分であり、フィレットが形成されているので、表面実装部品の端子とランドとの接続が強固である。

以下、本発明に係る半田ペーストの塗布方法、及び、電子回路基板の例について、図面を参照しつつ説明する。なお、以下の説明に使用する図は、発明に係る半田ペーストの塗布方法、及び、電子回路基板に関する事項を模式的に表したものであり、図示した事物の寸法、及び、事物の相互間の相対的寸法などは、実際の値や関係を示すものではない。

なお、本発明の半田ペーストの塗布方法は、ランドに対する半田ペーストの塗布の位置（及び範囲）に特徴があり、また、本発明の電子回路基板は、ランドにおける半田の設え位置（及び範囲）に特徴があり、その他の部分については、従来の半田ペーストの塗布方法や電子回路基板と同じとすることができるので、この特徴部分についてのみ説明する。

〔第１の実施形態〕
図１の（ａ）は、電子回路基板１上に面実装部品の端子を接続するために設けられた複数のランド２の一部を示す説明図である。ランド２は、例えば、ガラス不織布エポキシ樹脂積層板Ｅの表面に、周知の方法などによって、銅箔によるパターンを形層することにより形成されている。ガラス不織布エポキシ樹脂積層板Ｅの表面は、ランド２の形成部分を除いて、絶縁性のレジスト塗料Ｒによって覆われている。このレジスト塗料Ｒとしては、既存のものを採用することができる。

このランド２は、図９に示すような、フラットパッケージ型の半導体集積回路であるＱＦＰ（Quad Flat Package）２００の端子（リード）２００ａを半田付けによって接続するためのものである。図９に示すように、ＱＦＰ２００は、パッケージ２００ｂの４つの周辺のそれぞれに複数の端子２００ａを非常に狭い間隔で備えている。ランド２はこの端子２００ａを接続するものであるため、端子２００ａと同様に、隣接するランド２の間隔が狭くなっている。

リフロー方式の半田付けによって、このようなランド２にＱＦＰ２００の端子２００ａを接続する場合には、例えば、半田ペーストを塗布する部分に対応した穴を穿いたメタルマスク（不図示）を電子回路基板１の上に被せ、その上からスキージ（不図示）を使って半田ペーストをしごくことによりランド２に半田ペーストを塗布するという塗布工程が実施される。

第１の実施の形態では、半田ペーストの塗布工程（方法）において、メタルマスクとスキージを用いて、図１の（ｂ）に示すように、ランド２の表面に、部分的に半田ペースト３を塗布する。ランド２にＱＦＰ２００の端子２００ａを接続した際に、ランド２の表面の全領域がＱＦＰ２００の端子２００ａに当接（接続）しない場合には、少なくともランド２の表面の端子２００ａと重なる（当接する）領域に、部分的に半田ペースト３を塗布するようにする。なお、図１の（ｂ）に示す例のように、ランド２の表面の端子２００ａとの重なり領域の端部２ａ、つまり、ランド２の長手方向（図面の左右方向）の両端２ａに、少なくとも半田ペースト３（ａ）を塗布することが好ましい。

図２は、第１の実施の形態の半田ペースト塗布方法により半田ペースト３を塗布した後に、半田ペースト３を溶融させてから冷却することによってＱＦＰ２００が接続された電子回路基板１のランド２付近の断面図である。この図からわかるように、ランド２とＱＦＰ２００の端子２００ａとは、ランド２と端子２００ａとの間に部分的に設けられた半田４によって接続されている。上述したように、ランド２には、部分的に半田ペースト３が塗布されるので、炉の中で半田ペースト３が溶融した際に、部分的に塗布されたそれぞれの半田ペースト３が一体となって多量の溶融半田を形成することがなく、溶融半田がランド２の領域外に押し出されて隣接するランド２の溶融半田と接触してブリッジを形成することが防止される。したがって、ＱＦＰ２００の端子２００ａをランド２に適切に半田接続することができる。

また、ランド２の端子２００ａとの重なり領域の端部２ａに半田ペースト３（ａ）が塗布されるので、半田ペースト３（ａ）が溶融後に冷却された際に、ＱＦＰ２００の端子２００ａの端部にフィレット５が形成されるので、半田４（５）によるランド２と端子２００ａの接続がより強固なものとなる。

〔第２の実施形態〕
図３の（ａ）は、電子回路基板１’上に面実装部品の端子を接続するために設けられた複数のランド６の一部を示す説明図である。第２の実施の形態の半田ペーストの塗布工程（方法）においては、第１の実施の形態と同様に、ランド６の表面に、部分的に半田ペースト３を塗布する。ただし、ランド６の表面の端子２００ａとの重なり領域の端部６ａは、レジスト塗料Ｒの塗布により設けられた堤７により、ランド６の表面のその他の部分と区画されており、この提７によって区画された端部６ａに少なくとも半田ペースト３（ａ）を塗布する。

図４は、第２の実施の形態の半田ペースト塗布方法により半田ペースト３を塗布した後に、半田ペースト３を溶融させてから冷却することによってＱＦＰ２００が接続された電子回路基板１’のランド６付近の断面図である。この図からわかるように、ランド６とＱＦＰ２００の端子２００ａとは、ランド６と端子２００ａとの間に部分的に設けられた半田４によって接続されている。上述したように、ランド６には、部分的に半田ペースト３が塗布されるので、炉の中で半田ペースト３が溶融した際に、部分的に塗布されたそれぞれの半田ペースト３が一体となって多量の溶融半田を形成することがなく、溶融半田がランド６の領域外に押し出されて隣接するランド６の溶融半田と接触してブリッジを形成することが防止される。したがって、ＱＦＰ２００の端子２００ａをランド６に適切に半田接続することができる。

また、ランド６の端部６ａは、提７により、ランド６の表面のその他の部分と区画されており、半田ペースト３（ａ）が溶融した際に、溶融した半田のランド６の表面の他の部分への移動が提７により防止されるので、端部６ａにおける半田の量が十分に確保され、フィレット５が形成されやすくなる。したがって、ブリッジの形成を防止しつつ半田接続を強固なものとすることができる。

なお、本発明の実施形態は上述の形態に限らず、本発明の技術的思想の範囲内において種々に変更してもよい。例えば、上述の実施の形態では、ランド２，６には半田ペースト３をランド２，６の長手方向（図面の左右方向）に一列に塗布することとしたが、これに替えて、図５に示すように、個々の半田ペースト３が複数の列をなすように塗布してもよい。また、半田ペースト３は、必ずしも列を成すように規則的に塗布しなくてもよい。

さらに、上述の実施の形態では、ランド２，６毎の半田ペースト３を塗布する位置を同一としたが、これに替えて、ランド２，６毎に半田ペースト３を塗布する位置が異なるようにしてもよい。この場合、例えば、図６に示すように、隣接するランド２，６の１つおきに半田ペースト３を塗布する位置や数を異ならせ、隣接するランド２，６に塗布された半田ペースト３同士の距離が遠くなるようにするとよい。このようにすれば、溶融してランド２，６の領域外に押し出された半田ペースト３が接触しにくくなるので、ブリッジが発生することをより効果的に防止することができる。

なお、ランド２，６に塗布する半田ペースト３の数、位置、形状などや、提７の形状は、上述の実施形態の具体例に限定されるものではない。

本発明は、リフロー方式によって半導体集積回路を電子回路基板に接続するための半田ペースト塗布方法及び当該半田ペースト塗布方法を用いて半導体集積回路を接続した電子回路基板に適用可能である。

本発明の第１の実施の形態の半田ペースト塗布方法及び電子回路基板１を説明するための電子回路基板１のランド２部分の拡大図である。 本発明の第１の実施の形態の半田ペースト塗布方法を用いてＱＦＰ２００が接続された電子回路基板１を説明する断面図である。 本発明の第２の実施の形態の半田ペースト塗布方法及び電子回路基板１’を説明するための電子回路基板１’のランド６部分の拡大図である。 本発明の第２の実施の形態の半田ペースト塗布方法を用いてＱＦＰ２００が接続された電子回路基板１’を説明する断面図である。 本発明のその他の実施の形態を説明するための電子回路基板１のランド２部分の拡大図である。 本発明のその他の実施の形態を説明するための電子回路基板１のランド２部分の拡大図である。 従来の半田ペースト塗布方法を説明するための電子回路基板１００のランド５０部分の拡大図である。 従来の半田ペースト塗布方法によって塗布された半田ペースト７０によってＱＦＰ２００が接続された電子回路基板１００においてランド５０間にブリッジが発生している様子を示す説明図である。 本発明の半田ペースト塗布方法及び電子回路基板１，１’に接続される表面実装部品の一例としてのＱＦＰ２００を示す説明図である。

符号の説明

１ 電子回路基板
１’ 電子回路基板
２ ランド
２ａ 端部
３ 半田ペースト
４ 半田
５ フィレット
６ ランド
６ａ 端部
７ 提
Ｅ ガラス不織布エポキシ樹脂積層板
Ｒ レジスト塗料

Claims (7)

1. リフロー方式による表面実装部品の電子回路基板への接続のための半田ペースト塗布方法であって、
   前記電子回路基板上に設けられた、前記部品の端子が接続されるランドの表面における、少なくとも前記端子との重なり領域に部分的に半田ペーストを塗布することを特徴とする半田ペースト塗布方法。
2. 前記ランドの前記重なり領域の端部に少なくとも半田ペーストを塗布することを特徴とする請求項１に記載の半田ペースト塗布方法。
3. 前記ランドの前記重なり領域において、提材によって他の領域と区画された前記重なり領域の端部に対して少なくとも半田ペーストの塗布を行うことを特徴とする請求項１に記載の半田ペースト塗布方法。
4. 請求項１乃至３のいずれか１に記載の半田ペースト塗布方法を使用して、表面実装部品が接続されたことを特徴とする電子回路基板。
5. リフロー方式によって表面実装部品が半田接続された電子回路基板であって、
   電子回路基板上に設けられたランドの表面の少なくとも前記部品の端子との重なり領域に部分的に施された半田によって前記部品の端子が接続されていることを特徴とする電子回路基板。
6. 前記ランドの前記重なり領域の端部に少なくとも施された半田によって前記部品の端子が接続されていることを特徴とする請求項５に記載の電子回路基板。
7. 前記ランドの前記重なり領域には、前記端部と他の領域とを区画する提材が設けられていることを特徴とする請求項６に記載の電子回路基板。

Images