WO2021171671A1 - Icモジュール及びicモジュールの製造方法 - Google Patents

Icモジュール及びicモジュールの製造方法 Download PDF

Info

Publication number
WO2021171671A1
WO2021171671A1 PCT/JP2020/036706 JP2020036706W WO2021171671A1 WO 2021171671 A1 WO2021171671 A1 WO 2021171671A1 JP 2020036706 W JP2020036706 W JP 2020036706W WO 2021171671 A1 WO2021171671 A1 WO 2021171671A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
insulator layer
thickness
module
land
Prior art date
Application number
PCT/JP2020/036706
Other languages
English (en)
French (fr)
Inventor
加藤 登
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to DE212020000721.7U priority Critical patent/DE212020000721U1/de
Priority to JP2021556524A priority patent/JP7001211B1/ja
Priority to CN202090000914.7U priority patent/CN217404877U/zh
Publication of WO2021171671A1 publication Critical patent/WO2021171671A1/ja
Priority to US17/656,499 priority patent/US20220216174A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/13294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024Applying flux to the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83886Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Definitions

  • the present invention relates to an IC module including a substrate and an IC chip mounted on the substrate, and a method for manufacturing the same.
  • an IC module having the circuit and the IC chip having a predetermined function is used for various electronic components and electronic devices.
  • an RFID (Radio Frequency Identifier) tag attached to an article uses an RFIC module including an RFIC and an impedance matching circuit.
  • Patent Document 1 discloses an RFID tag including a conductor acting as an antenna and an RFIC module coupled to the conductor.
  • Such an RFIC module is required to be thin as a whole, have a flat surface, and structurally protect the mounted RFIC module for the convenience of being attached to an article. In order to reduce the thickness, it is effective to use a thin substrate. Further, for flattening and protection of RFIC, it is effective to attach a cover film to the surface of the substrate on which the IC chip is mounted.
  • An object of the present invention is to provide an IC module in which the IC is protected by a structure around the mounting position of the IC and the thickness can be reduced as a whole.
  • an IC having a terminal electrode and a land having a first surface and a second surface facing each other and to which the terminal electrode of the IC is connected are formed on the first surface. It includes a substrate. An insulator layer that covers the outside of the land formation region on the first surface of the substrate is provided, and the difference between the thickness of the insulator layer and the thickness of the IC is the thickness of the insulator layer and the thickness of the IC. It is characterized in that it is smaller than the difference from the thickness of the substrate, and the thickness of the substrate is thinner than the thickness of the insulator layer.
  • An IC module to which the method for manufacturing an IC module as an example of the present disclosure is applied has an IC having a terminal electrode and a first surface and a second surface facing each other, and the terminal electrode of the IC is placed on the first surface.
  • a substrate on which a land to be connected is formed and an insulator layer that covers the outside of the land formation region on the first surface of the substrate are provided.
  • the manufacturing method thereof is an insulator sheet made of the material of the insulator layer and having a thickness thinner than that of the IC, and the difference between the thickness of the insulator sheet and the thickness of the IC is the insulator sheet.
  • Productivity is improved by using the above-mentioned substrate as an aggregated substrate in which a plurality of IC modules are arranged vertically and horizontally and processing the substrate in this assembled substrate state.
  • an IC module to which the method for manufacturing an IC module as an example of the present disclosure is applied has a first surface and a second surface facing each other with an IC having a terminal electrode, and the terminal of the IC is on the first surface.
  • a substrate on which a land to which an electrode is connected is formed, and an insulator layer that covers the outside of the land formation region on the first surface of the substrate are provided.
  • the manufacturing method includes an insulator sheet processing step of forming an opening at a position facing the land with respect to the insulator sheet made of the material of the insulator layer, and the said that the thickness is thinner than that of the insulator layer.
  • Productivity is improved by using the above-mentioned substrate as an aggregated substrate in which a plurality of IC modules are arranged vertically and horizontally and processing the substrate in this assembled substrate state.
  • the IC module has an appropriate flexibility (hardness) due to the insulator layer, even though the entire thickness is reduced by using a thin substrate. It is maintained, the IC module is flattened by the insulator layer, and the IC of the IC module is protected by the insulator layer. Therefore, it is possible to avoid an increase in thickness due to the coverlay film being provided.
  • the present invention it is possible to obtain an IC module in which the IC is protected by the structure around the mounting position of the IC and the thickness can be reduced as a whole.
  • FIG. 1 is a cross-sectional view of the IC module 101 according to the first embodiment.
  • FIG. 2 is a diagram showing a cross-sectional structure of the IC module in each step during manufacturing of the IC module 101.
  • FIG. 3 is an alternative example of the process shown in FIG.
  • FIG. 4 is a diagram showing a cross-sectional structure of the IC module in each step during manufacturing of the IC module 101.
  • FIG. 5 is a flowchart showing the procedure of the manufacturing method of the IC module 101.
  • FIG. 6 is a cross-sectional view of the IC module 102 according to the second embodiment.
  • FIG. 7 is a diagram showing a cross-sectional structure of the IC module in each step during manufacturing of the IC module 102.
  • FIG. 1 is a cross-sectional view of the IC module 101 according to the first embodiment.
  • FIG. 2 is a diagram showing a cross-sectional structure of the IC module in each step during manufacturing of the IC module 101.
  • FIG. 8 is a diagram showing a cross-sectional structure of the IC module in each step during manufacturing of the IC module 102.
  • FIG. 9A is a cross-sectional view showing a state before mounting the RFID tag RFIC module 103 on the antenna substrate 7, and
  • FIG. 9B is a cross-sectional view showing a state after mounting the RFID tag RFIC module 103.
  • FIG. 10 is a plan view of the RFID tag 203 according to the third embodiment.
  • FIG. 11 is an equivalent circuit diagram of the RFIC module 102 portion of the RFID tag 203.
  • FIG. 12 is a diagram showing two resonance frequencies generated by the impedance matching circuit.
  • FIG. 1 is a cross-sectional view of the IC module 101 according to the first embodiment.
  • FIG. 3 and FIG. 4 are diagrams showing a cross-sectional structure of the IC module in each step of manufacturing the IC module 101.
  • FIG. 5 is a flowchart showing the procedure of the manufacturing method of the IC module 101.
  • FIG. 3 is an alternative example of the process shown in FIG. Actually, a large number of IC modules are manufactured by batch processing on a collective substrate, and individual IC modules are obtained by finally dividing them. However, in FIGS. 2, 3, and 4, for convenience of explanation, a single IC module is obtained. The part is illustrated.
  • the IC module 101 of this embodiment includes an IC 2, a substrate 1, and an insulator layer 3.
  • IC2 is a chip divided from a wafer and has a terminal electrode 21 on the lower surface.
  • the substrate 1 has a first surface MS1 and a second surface MS2 facing each other.
  • a land 12 to which the terminal electrode 21 of the IC 2 is connected is formed on the first surface MS1.
  • Input / output terminals 13 of the IC module 101 are formed on the second surface MS2 of the substrate 1.
  • a conductor pattern 11 is formed on the first surface MS1 and the second surface MS2 of the substrate 1.
  • the conductor pattern 11 is, for example, coiled, thereby forming an inductor.
  • the substrate 1 is, for example, a flexible substrate using polyimide as a base material, and the conductor pattern 11, the land 12, the input / output terminal 13, the interlayer connection conductor 14, and the like are made of copper.
  • the insulator layer 3 covers the outside of the formation region of the land 12 on the first surface MS1 of the substrate 1.
  • the insulator layer 3 is adhered to the first surface MS1 of the substrate 1 via the adhesive layer 31.
  • An opening AP is formed in the insulator layer 3, and this opening AP acts as a cavity for accommodating the IC 2.
  • the insulator layer 3 is, for example, a polyimide sheet.
  • the terminal electrode 21 of the IC 2 is connected to the land 12 of the substrate 1 via the anisotropic conductor layer 17.
  • the thickness of the substrate 1 is, for example, 6 ⁇ m
  • the thickness of the insulator layer 3 is, for example, 100 ⁇ m
  • the thickness of the IC 2 is, for example, 100 ⁇ m. Therefore, in this example, the difference between the thickness of the insulator layer 3 and the thickness of the IC2 is 0, the difference between the thickness of the insulator layer 3 and the thickness of the substrate 1 is 94 ⁇ m, and the thickness of the insulator layer 3 and the IC2
  • the difference from the thickness of the insulator layer 3 is smaller than the difference between the thickness of the insulator layer 3 and the thickness of the substrate 1. Further, the thickness of the substrate 1 is thinner than the thickness of the insulator layer 3. That is, the insulator layer 3 and the IC 2 are as thick as the substrate 1.
  • Steps S0A and S0B in FIG. 2 correspond to the substrate processing step S0 in FIG. 5
  • step S1 in FIG. 2 corresponds to the insulator sheet processing step S1 in FIG. 5
  • step S2 in FIG. 2 corresponds to the insulator layer in FIG.
  • step S3 in FIG. 4 corresponds to the paste forming step S3 in FIG. 5
  • step S4 in FIG. 4 corresponds to the IC mounting step S4 in FIG.
  • step S5 in FIG. 4 corresponds to the pressurizing / heating step in FIG. Corresponds to S5.
  • the conductor pattern 11, the land 12, and the like are formed on the first surface MS1 of the substrate 1, and the conductor pattern 11, the input / output terminal 13, and the like are formed on the second surface MS2. Further, the interlayer connection conductor 14 is formed inside the substrate 1.
  • step S0B a resist film 15 is formed on the second surface MS2 of the substrate 1 to expose only the input / output terminals 13.
  • step S1 an opening AP is formed at a predetermined position of the insulator sheet 3S (a position facing the land 12 formed on the substrate 1), and the adhesive layer 31 is applied to the lower surface.
  • the insulator layer 3 by the insulator sheet 3S is formed on the first surface MS1 of the substrate 1.
  • the substrate 1 with the insulator layer 3 has an appropriate thickness and an appropriate flexibility (hardness). As a result, the handling of the substrate 1 with the insulator layer 3 becomes easy thereafter.
  • the resist film 15 was formed on the second surface MS2 of the substrate 1 before the insulator sheet 3S was adhered, but the resist film was formed after the insulator layer 3 was formed on the substrate 1. 15 may be formed.
  • step S3 of FIG. 4 by applying Anisotropic Conductive Paste (ACP) 17P into the opening AP of the insulator layer 3, the first surface MS1 of the substrate 1 is different. Form the conductive paste 17P.
  • ACP Anisotropic Conductive Paste
  • step S4 the IC2 is placed in the opening AP.
  • step S5 the IC2 is pressurized and heated to form the anisotropic conductor layer 17 between the land 12 of the substrate 1 and the terminal electrode 21 of the IC2 in the anisotropic conductive paste 17P. ..
  • the terminal electrode 21 of the IC 2 is connected to the land 12 of the substrate 1.
  • the uncured anisotropic conductive paste 17P is removed by washing if necessary.
  • the IC module 101 is configured.
  • the IC module 101 in the aggregate substrate state is a collective substrate in which a plurality of lands 12 to which a plurality of ICs 2 are connected are formed.
  • the insulator layer 3 that covers the outside of the formation region of the plurality of lands 12 of the collective substrate is provided.
  • the anisotropic conductive paste 17P is applied to each land 12 of the assembly substrate.
  • a plurality of ICs 2 having terminal electrodes 21 are mounted on an assembly substrate, and a plurality of IC2s are simultaneously pressurized / heated by a pressure plate on the assembly substrate on which these IC2s are mounted.
  • the IC module 101 in the state of the assembly substrate is manufactured in which a plurality of IC2s are electrically bonded to the assembly substrate via the anisotropic conductor layer 17. After that, it is divided into individual IC modules 101.
  • the state of pressurization applied to the IC2 varies depending on the inclination of the pressure plate, the coating amount of the anisotropic conductive paste 17P, the inclination when the IC2 is mounted, and the like, and the IC2 becomes Problems such as cracking and cracking are likely to occur.
  • the thickness of the insulator layer 3 close to the thickness of the IC 2, when the pressure plate pressurizes more than a certain level, the pressure plate comes into contact with the insulator layer 3. Therefore, the insulator layer 3 acts as a stopper for the pressure plate, and cracks and cracks in the IC 2 can be prevented.
  • FIG. 3 is a diagram showing a part of the manufacturing process of the IC module in that case.
  • a conductor pattern 11, a land 12, and the like are formed on the first surface MS1 of the substrate 1, and a conductor pattern 11, an input / output terminal 13, and the like are formed on the second surface MS2. Further, the interlayer connection conductor 14 is formed inside the substrate 1.
  • step S0B a resist film 15 is formed on the second surface MS2 of the substrate 1 to expose only the input / output terminals 13.
  • step S12A the adhesive layer 31 is applied to the lower surface of the insulator sheet 3S, and as shown in step S12B, the insulator sheet 3S is adhered to the first surface MS1 of the substrate 1.
  • the insulator layer 3 is formed by the insulator sheet 3S on the first surface MS1 of the substrate 1.
  • the opening AP is formed by etching a predetermined position of the insulator layer 3 (a position facing the land 12 formed on the substrate 1).
  • the height of the upper surface of the insulator layer 3 is higher than the height of the upper surface of the IC 2, but after pressurization and heating, the upper surface of the IC 2 and the upper surface of the insulator layer 3 are separated from each other. It may be the same surface or almost the same surface.
  • the IC2 is mounted in the opening AP of the insulator layer 3 via the anisotropic conductor layer 17 even though it is in the opening AP of the insulator layer 3. It becomes possible. Then, since the insulator layer 3 is formed around the IC 2 along the first surface MS1 of the substrate 1, the surface of the IC module 101 is flattened and the IC 2 is protected by the insulator layer 3. Further, since it is not necessary to cover the coverlay film, the thickness of the entire IC module 101 can be reduced.
  • Second Embodiment an IC module in which an IC is soldered in an opening of an insulator layer will be illustrated.
  • FIG. 6 is a cross-sectional view of the IC module 102 according to the second embodiment.
  • 7 and 8 are views showing a cross-sectional structure of the IC module in each step during manufacturing of the IC module 102. Actually, a large number of IC modules are manufactured by batch processing and finally divided to obtain individual IC modules, but FIGS. 7 and 8 show a single IC module portion.
  • the IC module 102 of this embodiment includes an IC 2, a substrate 1, and an insulator layer 3. Unlike the example shown in FIG. 1, in the second embodiment, the terminal electrode 21 of the IC 2 is connected to the land 12 of the substrate 1 via the solder 16. Other configurations are the same as those of the IC module 101 shown in the first embodiment.
  • the manufacturing method of the IC module 102 of this embodiment is as follows.
  • a conductor pattern 11, a land 12, and the like are formed on the first surface MS1 of the substrate 1, and a conductor pattern 11, an input / output terminal 13, and the like are formed on the second surface MS2. Further, the interlayer connection conductor 14 is formed inside the substrate 1.
  • step S0B a resist film 15 is formed on the second surface MS2 of the substrate 1 to expose only the input / output terminals 13.
  • step S1 an opening AP is formed at a predetermined position of the insulator sheet 3S (a position facing the land 12 formed on the substrate 1), and the adhesive layer 31 is applied to the lower surface.
  • step S2 by adhering the insulator sheet 3S to the first surface MS1 of the substrate 1, as shown in step S2, the insulator layer 3 by the insulator sheet 3S is formed on the first surface MS1 of the substrate 1.
  • the opening AP may be formed after the insulator layer 3 is formed on the substrate 1.
  • the solder paste 16P is printed in the opening AP of the insulator layer 3 by, for example, a screen mask printing method or a dispenser.
  • step S4 the solder 16 is formed on the upper part of the land 12 by reflow soldering the substrate 1. That is, the soldered land 12 is formed. Then, the residual component of the solder paste is removed by washing if necessary.
  • step S5 the flux 22 is applied to the terminal electrode 21 of the IC2, and this IC2 is mounted on the soldered land 12.
  • step S6 the IC2 is soldered to the land 12 by reflow soldering the substrate 1 on which the IC2 is mounted. Then, the flux component is removed by washing. As a result, the IC module 102 is configured.
  • the height of the insulator layer 3 may be higher than the height of the IC2.
  • the soldered land can be formed in the opening AP of the insulator layer 3, the IC2 is mounted even though it is in the opening AP of the insulator layer 3. It becomes possible. Then, since the insulator layer 3 is formed around the IC 2 along the first surface MS1 of the substrate 1, the surface of the IC module 101 is flattened and the IC 2 is protected by the insulator layer 3. Further, since it is not necessary to cover the coverlay film, the thickness of the entire IC module 102 can be reduced.
  • FIG. 9A is a cross-sectional view showing a state before mounting the RFID tag RFIC module 103 on the antenna substrate 7, and FIG. 9B is a cross-sectional view showing a state after mounting the RFID tag RFIC module 103.
  • the configuration of the RFIC module 103 is the same as the IC module 101 shown in the first embodiment or the IC module 102 shown in the second embodiment.
  • An antenna conductor 71P or the like is formed on the antenna board 7 which is a mounting board of the RFIC module 103, and the input / output terminals 13 of the RFIC module 103 are connected to the antenna conductor 71P via the solder 72.
  • FIG. 10 is a plan view of the RFID tag 203 according to the third embodiment.
  • An antenna conductor pattern 71 is formed on the antenna substrate 7, and the antenna is formed by the antenna conductor pattern 71.
  • the antenna substrate 7 is, for example, a film of polyethylene terephthalate (PET), and the antenna conductor pattern 71 is a pattern of a metal foil such as copper foil.
  • PET polyethylene terephthalate
  • the antenna conductor pattern 71 is composed of antenna conductors 71P, 71L, and 71C.
  • the antenna conductor pattern 71 constitutes a dipole antenna.
  • the RFIC module 103 is mounted on the antenna conductor 71P.
  • the antenna conductor 71L has a meander line shape and acts as a region having a high inductance component.
  • the antenna conductor 71C has a planar shape and acts as a region having a high capacitance component.
  • FIG. 11 is an equivalent circuit diagram of the RFIC module 102 portion of the RFID tag 203.
  • IC2 is an RFIC for RFID, and there is an equivalent capacitance Cp between the two terminals.
  • the inductors L1, L2, L3, and L4 form an impedance matching circuit, and two resonances occur when the impedance matching circuit and the antenna conductor pattern 71 are connected to the IC2.
  • the first resonance is the resonance that occurs in the current path composed of the antenna conductor pattern 71, the inductor L3 and the inductor L4, and the second resonance is the resonance that occurs in the current path (current loop) composed of the inductors L1 to L4. be.
  • These two resonances are coupled by inductors L3 and L4 shared in each current path, and the two currents i1 and i2 corresponding to the two resonances flow as shown in FIG.
  • Both the resonance frequency of the first resonance and the resonance frequency of the second resonance are affected by the inductors L3 and L4.
  • a difference of several tens of MHz (specifically, about 5 to 50 MHz) is generated between the resonance frequency of the first resonance and the resonance frequency of the second resonance.
  • FIG. 12 is a diagram showing two resonance frequencies generated by the impedance matching circuit. These resonance frequency characteristics are represented by curves A and B in FIG. By combining two resonances having such a resonance frequency, a wide-band resonance frequency characteristic as shown by the curve C in FIG. 12 can be obtained.
  • one IC module includes a single IC2, but the present invention can be similarly applied to an IC module including a plurality of ICs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

ICモジュール(101)は、端子電極(21)を有するIC(2)と、互いに対向する第1面(MS1)及び第2面(MS2)を有して第1面(MS1)にIC(2)の端子電極(21)が接続されるランド(12)が形成された基板(1)と、を備える。基板(1)の第1面(MS1)には、ランド(12)の形成領域外を被覆する絶縁体層(3)が形成されている。絶縁体層(3)の厚みとIC(2)の厚みとの差は、絶縁体層(3)の厚みと基板(1)の厚みとの差より小さく、基板(1)の厚みは絶縁体層(3)の厚みより薄い。

Description

ICモジュール及びICモジュールの製造方法
 本発明は、基板とその基板に搭載されたICチップとを備えるICモジュール及びその製造方法に関する。
 所定の回路が構成された基板にICチップを搭載することで、その回路とICチップとで所定の機能をもたせたICモジュールは、各種電子部品や電子機器に用いられる。例えば、物品に付されるRFID(Radio Frequency Identifier)タグには、RFICとインピーダンス整合回路とを備えるRFICモジュールが用いられる。
 特許文献1には、アンテナとして作用させる導体と、その導体に結合するRFICモジュールと、を備えたRFIDタグが示されている。
国際公開第2016/084658号
 このようなRFICモジュールは、物品に貼付する都合上、全体が薄型であること、表面が平坦であること、搭載されているRFICが構造的に保護されていること等が要求される。薄型化のためには、厚みの薄い基板を用いることが有効である。また、平坦化及びRFICの保護のためには、ICチップが搭載された状態の基板の表面にカバーフィルムを貼付することが有効である。
 しかし、薄型化のために厚みの薄い基板を用いることは有効ではあるが、基板を薄くすると、その基板のハンドリングが困難となり、その基板へのICの搭載も困難となる。また、カバーレイフィルムを設ける構造では、カバーレイフィルム及びそれを貼付するための接着剤層の厚みが嵩むので、全体の薄型化のためには適さない。
 上述の事情はRFIDタグ用のRFICモジュールに限らず、各種機能を有する小型・薄型のICモジュールに共通の事柄である。
 本発明の目的は、ICの搭載位置の周囲の構造によりICが保護された、且つ全体に薄型化が可能なICモジュールを提供することにある。
 本開示の一例としてのICモジュールは、端子電極を有するICと、互いに対向する第1面及び第2面を有して前記第1面に前記ICの端子電極が接続されるランドが形成された基板と、を備える。そして、前記基板の前記第1面の前記ランドの形成領域外を被覆する絶縁体層、を備え、前記絶縁体層の厚みと前記ICの厚みとの差は、前記絶縁体層の厚みと前記基板の厚みとの差より小さく、前記基板の厚みは前記絶縁体層の厚みより薄い、ことを特徴とする。
 本開示の一例としてのICモジュールの製造方法を適用するICモジュールは、端子電極を有するICと、互いに対向する第1面及び第2面を有して前記第1面に前記ICの端子電極が接続されるランドが形成された基板と、当該基板の前記第1面の前記ランドの形成領域外を被覆する絶縁体層と、を備える。そして、その製造方法は、前記絶縁体層の材料からなり、前記ICに比べて厚みが薄い絶縁体シートであり、前記絶縁体シートの厚みと前記ICの厚みとの差が、前記絶縁体シートの厚みと前記基板の厚みとの差より小さい関係にある当該絶縁体シートに対して、前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、前記絶縁体層に比べて厚みが薄い前記基板の前記第1面に前記絶縁体シートを接着して前記絶縁体シートによる前記絶縁体層を形成する絶縁体層形成工程と、前記絶縁体層の前記開口内に、加圧及び加熱によって電気的に接続される異方性導電ペーストを形成する異方性導電ペースト形成工程と、前記異方性導電ペースト形成工程より後に、前記基板に対して前記ICを加圧・加熱する、加圧・加熱工程と、を備えることを特徴とする。
 上記基板を、複数のICモジュールが縦横に配置される集合基板とし、この集合基板状態で加工することで、生産性が向上する。
 また、本開示の一例としてのICモジュールの製造方法を適用するICモジュールは、端子電極を有するICと、互いに対向する第1面及び第2面を有して前記第1面に前記ICの端子電極が接続されるランドが形成された基板と、当該基板の前記第1面の前記ランドの形成領域外を被覆する絶縁体層と、を備える。そして、その製造方法は、前記絶縁体層の材料からなる絶縁体シートに対して前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、前記絶縁体層に比べて厚みが薄い前記基板の前記第1面に前記絶縁体シートを接着して前記絶縁体シートによる絶縁体層を形成する絶縁体層形成工程と、前記絶縁体層の前記開口内にはんだペーストを印刷するはんだペースト印刷工程と、前記はんだペースト印刷工程より後に、前記絶縁体層が形成された前記基板をリフローソルダリングすることにより、前記ランドをはんだ付きランドにする第1リフロー工程と、前記ICの端子電極にフラックスを塗布し、当該ICを前記はんだ付きランドに搭載するIC搭載工程と、前記ICが搭載された前記基板をリフローソルダリングすることにより、前記ランドに前記ICをはんだ付けする第2リフロー工程と、を備えることを特徴とする。
 上記基板を、複数のICモジュールが縦横に配置される集合基板とし、この集合基板状態で加工することで、生産性が向上する。
 以上に述べた構造によれば、また、その製造方法によれば、薄い基板を用いて全体に薄型化されるにもかかわらず、ICモジュールは絶縁体層により適度な柔軟性(硬さ)が維持され、ICモジュールは絶縁体層によって平坦化され、かつICモジュールのICが絶縁体層により保護される。そのため、カバーレイフィルムを設けることによる厚みの増大が回避できる。
 本発明によれば、ICの搭載位置の周囲の構造によりICが保護された、且つ全体に薄型化が可能なICモジュールが得られる。
図1は第1の実施形態に係るICモジュール101の断面図である。 図2は、ICモジュール101の製造時の各工程でのICモジュールの断面構造を示す図である。 図3は図2に示す工程の代替例である。 図4は、ICモジュール101の製造時の各工程でのICモジュールの断面構造を示す図である。 図5はICモジュール101の製造方法の手順を示すフローチャートである。 図6は第2の実施形態に係るICモジュール102の断面図である。 図7は、ICモジュール102の製造時の各工程でのICモジュールの断面構造を示す図である。 図8は、ICモジュール102の製造時の各工程でのICモジュールの断面構造を示す図である。 図9(A)は、アンテナ基板7に対するRFIDタグ用RFICモジュール103の実装前の状態を示す断面図であり、図9(B)は、その実装後の状態を示す断面図である。 図10は第3の実施形態に係るRFIDタグ203の平面図である。 図11は、RFIDタグ203におけるRFICモジュール102部分の等価回路図である。 図12は、インピーダンス整合回路により生じる2つの共振周波数について示す図である。
《第1の実施形態》
 図1は第1の実施形態に係るICモジュール101の断面図である。図2、図3、図4は、そのICモジュール101の製造時の各工程でのICモジュールの断面構造を示す図である。図5はICモジュール101の製造方法の手順を示すフローチャートである。なお、図3は図2に示す工程の代替例である。実際には集合基板により多数のICモジュールを一括処理により製造し、最後に分割することで個別のICモジュールを得るが、図2、図3、図4では説明の都合上、単一のICモジュール部分について図示している。
 図1に示すように、本実施形態のICモジュール101はIC2と基板1と絶縁体層3とを備える。IC2はウエハーから分割したチップであり、下面に端子電極21を有する。基板1は、互いに対向する第1面MS1及び第2面MS2を有する。第1面MS1には、IC2の端子電極21が接続されるランド12が形成されている。基板1の第2面MS2には、ICモジュール101の入出力端子13が形成されている。また、基板1の第1面MS1及び第2面MS2には導体パターン11が形成されている。この導体パターン11は例えばコイル状であり、それによってインダクタが構成されている。基板1の内部には導体パターン11と入出力端子13とを導通させる層間接続導体14が形成されている。この基板1は、例えばポリイミドを基材とするフレキシブル基板であり、導体パターン11、ランド12、入出力端子13、層間接続導体14等は銅により形成されている。
 絶縁体層3は基板1の第1面MS1のランド12の形成領域外を被覆する。絶縁体層3は基板1の第1面MS1に対して接着剤層31を介して接着されている。絶縁体層3には開口APが形成されていて、この開口APはIC2を収納するキャビティとして作用する。この絶縁体層3は例えばポリイミドのシートである。IC2の端子電極21は基板1のランド12に対して異方性導電体層17を介して接続されている。
 基板1の厚みは例えば6μm、絶縁体層3の厚みは例えば100μm、IC2の厚みは例えば100μmである。したがって、この例では、絶縁体層3の厚みとIC2の厚みとの差は0、絶縁体層3の厚みと基板1の厚みとの差は94μmであって、絶縁体層3の厚みとIC2の厚みとの差は、絶縁体層3の厚みと基板1の厚みとの差より小さい。また、基板1の厚みは絶縁体層3の厚みより薄い。つまり、絶縁体層3及びIC2は、基板1に比べれば同程度に厚い。
 本実施形態のICモジュール101の製造方法は次のとおりである。図2におけるステップS0A,S0Bは図5における基板加工工程S0に対応し、図2におけるステップS1は図5における絶縁体シート加工工程S1に対応し、図2におけるステップS2は図5における絶縁体層形成工程S2に対応する。また、図4におけるステップS3は図5におけるペースト形成工程S3に対応し、図4におけるステップS4は図5におけるIC搭載工程S4に対応し、図4におけるステップS5は図5における加圧・加熱工程S5に対応する。
 まず、図2のステップS0Aに示すように、基板1の第1面MS1に導体パターン11、ランド12等を形成し、第2面MS2に導体パターン11、入出力端子13等を形成する。また、基板1に内部に層間接続導体14を形成する。
 次に、ステップS0Bに示すように、基板1の第2面MS2にレジスト膜15を形成し、入出力端子13のみを露出させる。
 次に、ステップS1に示すように、絶縁体シート3Sの所定位置(基板1に形成されているランド12に対向する位置)に開口APを形成し、下面に接着剤層31を塗布する。
 次に、基板1の第1面MS1に絶縁体シート3Sを接着することで、ステップS2に示すように、基板1の第1面MS1に絶縁体シート3Sによる絶縁体層3を形成する。このように、基板1より厚い絶縁体層3を形成することにより、この絶縁体層3付き基板1は適度な厚みを持ち、適度な柔軟性(硬さ)をもつことになる。これにより、以降、この絶縁体層3付き基板1のハンドリングが容易となる。
 なお、図2に示した例では、絶縁体シート3Sを接着する前の段階で基板1の第2面MS2にレジスト膜15を形成したが、基板1に絶縁体層3を形成した後にレジスト膜15を形成してもよい。
 その後、図4のステップS3に示すように、絶縁体層3の開口AP内に異方性導電ペースト(ACP:Anisotropic Conductive Paste)17Pを塗布することにより、基板1の第1面MS1に異方性導電ペースト17Pを形成する。この「塗布」は、例えばディスペンサーにより行う。
 次に、ステップS4で、開口AP内にIC2を載置する。その後、ステップS5で、IC2を加圧・加熱することにより、異方性導電ペースト17Pのうち、基板1のランド12とIC2の端子電極21との間に異方性導電体層17を形成する。このことにより、基板1のランド12にIC2の端子電極21を接続する。その後、必要に応じて洗浄することにより、未硬化の異方性導電ペースト17Pを除去する。これにより、ICモジュール101が構成される。
 上記基板1が、複数のICモジュール101が縦横に配置される集合基板である場合、上記集合基板状態のICモジュール101は、複数のIC2が接続される複数のランド12が形成された集合基板と、当該集合基板の複数のランド12の形成領域外を被覆する絶縁体層3とを備える。異方性導電ペースト形成工程では、上記集合基板の各ランド12に異方性導電ペースト17Pを塗布する。加圧・加熱工程では、端子電極21を有する複数のIC2を集合基板に搭載し、これらIC2が搭載された集合基板に対し、複数のIC2を加圧版によって一度に加圧・加熱する。このことにより、集合基板に複数のIC2が異方性導電体層17を介して電気的に接合された、集合基板状態のICモジュール101を製造する。その後、個別のICモジュール101に分割する。
 このように、複数のIC2を一度に加圧すると、加圧板の傾きや異方性導電ペースト17Pの塗布量やIC2の搭載時の傾きなどで、IC2に掛かる加圧の状態がばらつき、IC2が割れたりクラックが入ったりする問題が生じやすい。しかし、絶縁体層3の厚みをIC2の厚みに近づけることで、加圧板が一定以上に加圧すると、加圧板が絶縁体層3に当接する。そのため、絶縁体層3が加圧板に対するストッパーとして作用し、IC2の割れやクラックは未然に防止できる。
 以上に示した例では、絶縁体シート加工工程(S1)の後に絶縁体層形成工程(S2)を行ったが、この工程順は逆にしてもよい。図3はその場合のICモジュールの製造工程の一部を示す図である。
 まず、図3のステップS0Aに示すように、基板1の第1面MS1に導体パターン11、ランド12等を形成し、第2面MS2に導体パターン11、入出力端子13等を形成する。また、基板1に内部に層間接続導体14を形成する。
 次に、ステップS0Bに示すように、基板1の第2面MS2にレジスト膜15を形成し、入出力端子13のみを露出させる。
 次に、ステップS12Aに示すように、絶縁体シート3Sの下面に接着剤層31を塗布し、ステップS12Bに示すように、絶縁体シート3Sを基板1の第1面MS1に接着することで、基板1の第1面MS1に絶縁体シート3Sによる絶縁体層3を形成する。
 その後、図3のステップS12Cに示すように、絶縁体層3の所定位置(基板1に形成されているランド12に対向する位置)をエッチングすることにより、開口APを形成する。
 なお、図1に示した例では、絶縁体層3の上面高さがIC2の上面高さより高い例を示したが、加圧・加熱の後、IC2の上面と絶縁体層3の上面とが同一面又はほぼ同一面となってもよい。
 以上に示したように、本実施形態によれば、絶縁体層3の開口AP内にもかかわらず、絶縁体層3の開口AP内に異方性導電体層17を介してIC2を搭載することが可能となる。そして、基板1の第1面MS1に沿ったIC2の周囲に絶縁体層3が形成されるので、ICモジュール101の表面が平坦化され、かつIC2が絶縁体層3で保護される。また、カバーレイフィルムを被覆する必要がないので、ICモジュール101全体の薄型化が可能である。
《第2の実施形態》
 第2の実施形態では、絶縁体層の開口内にICをはんだ付けしたICモジュールについて例示する。
 図6は第2の実施形態に係るICモジュール102の断面図である。図7、図8は、そのICモジュール102の製造時の各工程でのICモジュールの断面構造を示す図である。実際には多数のICモジュールを一括処理により製造し、最後に分割することで個別のICモジュールを得るが、図7、図8では単一のICモジュール部分について図示している。
 図6に示すように、本実施形態のICモジュール102はIC2と基板1と絶縁体層3とを備える。図1に示した例とは異なり、第2の実施形態では、IC2の端子電極21が基板1のランド12に対してはんだ16を介して接続されている。その他の構成は第1の実施形態で示したICモジュール101と同様である。
 本実施形態のICモジュール102の製造方法は次のとおりである。
 まず、図7のステップS0Aに示すように、基板1の第1面MS1に導体パターン11、ランド12等を形成し、第2面MS2に導体パターン11、入出力端子13等を形成する。また、基板1に内部に層間接続導体14を形成する。
 次に、ステップS0Bに示すように、基板1の第2面MS2にレジスト膜15を形成し、入出力端子13のみを露出させる。
 次に、ステップS1に示すように、絶縁体シート3Sの所定位置(基板1に形成されているランド12に対向する位置)に開口APを形成し、下面に接着剤層31を塗布する。
 次に、基板1の第1面MS1に絶縁体シート3Sを接着することで、ステップS2に示すように、基板1の第1面MS1に絶縁体シート3Sによる絶縁体層3を形成する。
 なお、第1の実施形態において図3に示したように、基板1上に絶縁体層3を形成した後に開口APを形成してもよい。
 その後、図8のステップS3に示すように、絶縁体層3の開口AP内にはんだペースト16Pを、例えばスクリーンマスク印刷法やディスペンサーによって印刷する。
 次に、ステップS4で、基板1をリフローソルダリングすることにより、ランド12の上部にはんだ16を形成する。つまり、はんだ付きランド12を形成する。その後、必要に応じて洗浄することにより、上記はんだペーストの残渣成分を除去する。
 その後、ステップS5に示すように、IC2の端子電極21にフラックス22を塗布し、このIC2を、はんだ付きランド12に搭載する。
 最後に、ステップS6に示すように、IC2が搭載された基板1をリフローソルダリングすることにより、ランド12にIC2をはんだ付けする。その後、洗浄することにより、上記フラックス成分を除去する。これにより、ICモジュール102が構成される。
 第2の実施形態では、iC2に対して加圧する必要がないので、絶縁体層3の高さはIC2の高さより高くてもよい。
 以上に示したように、本実施形態によれば、絶縁体層3の開口AP内にはんだ付きランドを形成することができるので、絶縁体層3の開口AP内にもかかわらずIC2を搭載することが可能となる。そして、基板1の第1面MS1に沿ったIC2の周囲に絶縁体層3が形成されるので、ICモジュール101の表面が平坦化され、かつIC2が絶縁体層3で保護される。また、カバーレイフィルムを被覆する必要がないので、ICモジュール102全体の薄型化が可能である。
《第3の実施形態》
 第3の実施形態では、RFIDタグ用RFICモジュール及びそれを備えるRFIDタグについて例示する。
 図9(A)は、アンテナ基板7に対するRFIDタグ用RFICモジュール103の実装前の状態を示す断面図であり、図9(B)は、その実装後の状態を示す断面図である。
 RFICモジュール103の構成は第1の実施形態で示したICモジュール101又は第2の実施形態で示したICモジュール102と同様である。RFICモジュール103の実装先基板であるアンテナ基板7にはアンテナ導体71P等が形成されていて、RFICモジュール103の入出力端子13ははんだ72を介してアンテナ導体71Pに接続される。
 図10は第3の実施形態に係るRFIDタグ203の平面図である。アンテナ基板7にはアンテナ導体パターン71が形成されていて、このアンテナ導体パターン71によってアンテナが構成されている。アンテナ基板7は例えばポリエチレンテレフタレート(PET)のフィルムであり、アンテナ導体パターン71は例えば銅箔等の金属箔のパターンである。
 アンテナ導体パターン71はアンテナ導体71P,71L,71Cで構成されている。アンテナ導体パターン71はダイポールアンテナを構成する。図9(B)に示したように、アンテナ導体71PにRFICモジュール103が搭載される。アンテナ導体71Lはメアンダライン形状であって、インダクタンス成分の高い領域として作用する。また、アンテナ導体71Cは平面形状であって、キャパシタンス成分の高い領域として作用する。
 図11は、RFIDタグ203におけるRFICモジュール102部分の等価回路図である。IC2はRFID用のRFICであり、2つの端子間には等価的な容量Cpがある。インダクタL1,L2,L3,L4はインピーダンス整合回路を構成し、IC2にこのインピーダンス整合回路とアンテナ導体パターン71が接続された状態で2つの共振が生じる。第1の共振はアンテナ導体パターン71、インダクタL3及びインダクタL4で構成される電流経路に生じる共振であり、第2の共振はインダクタL1~L4で構成される電流経路(電流ループ)に生じる共振である。この2つの共振は、各電流経路に共有されるインダクタL3,L4によって結合され、2つの共振にそれぞれ対応する2つの電流i1,i2は図11に示すように流れる。
 上記第1の共振の共振周波数及び第2の共振の共振周波数のいずれも、インダクタL3,L4の影響を受ける。第1の共振の共振周波数と第2の共振の共振周波数との間には数10MHz(具体的には5~50MHz程度)の差を生じさせている。図12は、インピーダンス整合回路により生じる2つの共振周波数について示す図である。これらの共振周波数特性は図12において曲線A及び曲線Bで表現される。このような共振周波数を有する2つの共振を結合させることで、図12において曲線Cで示すような広帯域の共振周波数特性が得られる。
 最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
 例えば、以上に示した実施形態では、1つのICモジュールが単一のIC2を備える例を示したが、複数のICを備えるICモジュールにも、本発明は同様に適用できる。
AP…開口
L1,L2,L3,L4…インダクタ
MS1…第1面
MS2…第2面
1…基板
2…IC
3…絶縁体層
3S…絶縁体シート
7…アンテナ基板
11…導体パターン
12…ランド
13…入出力端子
14…層間接続導体
15…レジスト膜
16…はんだ
16P…はんだペースト
17…異方性導電体層
17P…異方性導電ペースト
21…端子電極
22…フラックス
31…接着剤層
71…アンテナ導体パターン
71P,71L,71C…アンテナ導体
72…はんだ
101,102…ICモジュール
103…RFIDタグ用RFICモジュール
203…RFIDタグ

Claims (4)

  1.  端子電極を有するICと、互いに対向する第1面及び第2面を有して前記第1面に前記ICの端子電極が接続されるランドが形成された基板と、を備えるICモジュールであって、
     前記基板の前記第1面の前記ランドの形成領域外を被覆する絶縁体層、を備え、
     前記絶縁体層の厚みと前記ICの厚みとの差は、前記絶縁体層の厚みと前記基板の厚みとの差より小さく、
     前記基板の厚みは前記絶縁体層の厚みより薄い、
     ICモジュール。
  2.  前記ICの厚みは前記絶縁体層の厚みより厚く、前記ICの端子電極は前記ランドに対して、加圧及び加熱によって電気的に接続される異方性導電材料で接続されている、
     請求項1に記載のICモジュール。
  3.  端子電極を有するICと、互いに対向する第1面及び第2面を有して前記第1面に前記ICの端子電極が接続されるランドが形成された基板と、当該基板の前記第1面の前記ランドの形成領域外を被覆する絶縁体層と、を備えるICモジュールの製造方法であって、
     前記絶縁体層の材料からなり、前記ICに比べて厚みが薄い絶縁体シートであり、前記絶縁体シートの厚みと前記ICの厚みとの差が、前記絶縁体シートの厚みと前記基板の厚みとの差より小さい関係にある当該絶縁体シートに対して、前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、
     前記絶縁体層に比べて厚みが薄い前記基板の前記第1面に前記絶縁体シートを接着して前記絶縁体シートによる前記絶縁体層を形成する絶縁体層形成工程と、
     前記絶縁体層の前記開口内に、加圧及び加熱によって電気的に接続される異方性導電ペーストを形成する異方性導電ペースト形成工程と、
     前記異方性導電ペースト形成工程より後に、前記基板に対して前記ICを加圧・加熱する、加圧・加熱工程と、
     を備える、ICモジュールの製造方法。
  4.  端子電極を有するICと、互いに対向する第1面及び第2面を有して前記第1面に前記ICの端子電極が接続されるランドが形成された基板と、当該基板の前記第1面の前記ランドの形成領域外を被覆する絶縁体層と、を備えるICモジュールの製造方法であって、
     前記絶縁体層の材料からなる絶縁体シートに対して、前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、
     前記絶縁体層に比べて厚みが薄い前記基板の前記第1面に前記絶縁体シートを接着して前記絶縁体シートによる前記絶縁体層を形成する絶縁体層形成工程と、
     前記絶縁体層の前記開口内にはんだペーストを印刷するはんだペースト印刷工程と、
     前記はんだペースト印刷工程より後に、前記絶縁体層が形成された前記基板をリフローソルダリングすることにより、前記ランドをはんだ付きランドにする第1リフロー工程と、
     前記ICの端子電極にフラックスを塗布し、当該ICを前記はんだ付きランドに搭載するIC搭載工程と、
     前記ICが搭載された前記基板をリフローソルダリングすることにより、前記ランドに前記ICをはんだ付けする第2リフロー工程と、
     を備える、ICモジュールの製造方法。
PCT/JP2020/036706 2020-02-27 2020-09-28 Icモジュール及びicモジュールの製造方法 WO2021171671A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE212020000721.7U DE212020000721U1 (de) 2020-02-27 2020-09-28 IC-Modul
JP2021556524A JP7001211B1 (ja) 2020-02-27 2020-09-28 Icモジュール及びicモジュールの製造方法
CN202090000914.7U CN217404877U (zh) 2020-02-27 2020-09-28 Ic模块
US17/656,499 US20220216174A1 (en) 2020-02-27 2022-03-25 Ic module and method of manufacturing ic module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-031163 2020-02-27
JP2020031163 2020-02-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/656,499 Continuation US20220216174A1 (en) 2020-02-27 2022-03-25 Ic module and method of manufacturing ic module

Publications (1)

Publication Number Publication Date
WO2021171671A1 true WO2021171671A1 (ja) 2021-09-02

Family

ID=77490901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/036706 WO2021171671A1 (ja) 2020-02-27 2020-09-28 Icモジュール及びicモジュールの製造方法

Country Status (5)

Country Link
US (1) US20220216174A1 (ja)
JP (1) JP7001211B1 (ja)
CN (1) CN217404877U (ja)
DE (1) DE212020000721U1 (ja)
WO (1) WO2021171671A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307045A (ja) * 1995-04-28 1996-11-22 Sony Corp 配線基板
JP2000340614A (ja) * 1999-05-28 2000-12-08 Sony Chem Corp 半導体素子の実装方法
JP2017153009A (ja) * 2016-02-26 2017-08-31 日本電波工業株式会社 Sawデバイス及びその製造方法
WO2018194173A1 (ja) * 2017-04-20 2018-10-25 株式会社村田製作所 無線通信デバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8809117B2 (en) * 2011-10-11 2014-08-19 Taiwain Semiconductor Manufacturing Company, Ltd. Packaging process tools and packaging methods for semiconductor devices
KR20130118175A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN110350296B (zh) 2014-11-27 2021-01-05 株式会社村田制作所 Rfic模块以及具备该rfic模块的rfid标签
JP6988493B2 (ja) * 2018-01-11 2022-01-05 住友電気工業株式会社 光モジュール及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307045A (ja) * 1995-04-28 1996-11-22 Sony Corp 配線基板
JP2000340614A (ja) * 1999-05-28 2000-12-08 Sony Chem Corp 半導体素子の実装方法
JP2017153009A (ja) * 2016-02-26 2017-08-31 日本電波工業株式会社 Sawデバイス及びその製造方法
WO2018194173A1 (ja) * 2017-04-20 2018-10-25 株式会社村田製作所 無線通信デバイス

Also Published As

Publication number Publication date
DE212020000721U1 (de) 2022-11-08
US20220216174A1 (en) 2022-07-07
CN217404877U (zh) 2022-09-09
JPWO2021171671A1 (ja) 2021-09-02
JP7001211B1 (ja) 2022-01-19

Similar Documents

Publication Publication Date Title
US8011589B2 (en) Wireless IC device and manufacturing method thereof
CN111033722B (zh) 高频模块及其制造方法
US10467516B2 (en) Component built-in device
US11895769B2 (en) Module, terminal assembly, and method for producing module
TWI495062B (zh) 將電子晶片連接到無線射頻辨識裝置上的方法
US10855010B2 (en) Fixing structure of cable to wiring substrate, and cable, and manufacturing method of cable
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US20180122555A1 (en) Multilayer electronic component and method of manufacturing the same
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
US6357106B1 (en) Method for mounting parts and making an IC card
US9629249B2 (en) Component-embedded substrate and communication module
US20160381784A1 (en) Communication module and method of manufacturing communication module
JP2000223647A (ja) 高周波モジュールの製造方法
WO2021171671A1 (ja) Icモジュール及びicモジュールの製造方法
CN113192935A (zh) 一种半导体封装结构以及半导体封装方法
JP2009302707A (ja) 半導体装置及び回路基板
CN106793538A (zh) 在印刷线路板上用干膜法制造选择性镍钯金的方法
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
CN114980496B (zh) 一种电路板组件、电子设备和电路板组件的加工方法
US20150187676A1 (en) Electronic component module
KR20080017655A (ko) 안테나 모듈, 기판 및 안테나 소자
CN217849776U (zh) 电子设备
CN218383977U (zh) 电路模块和rfid标签
JP2005149778A (ja) シート状基板付き電子部品並びに積層型電子回路装置およびその製造方法
JP2012033519A (ja) 素子チップ、素子内蔵基板及び電子機器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021556524

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20922067

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20922067

Country of ref document: EP

Kind code of ref document: A1