JP7001211B1 - Ｉｃモジュール及びｉｃモジュールの製造方法 - Google Patents

Ｉｃモジュール及びｉｃモジュールの製造方法 Download PDF

Info

Publication number
JP7001211B1
JP7001211B1 JP2021556524A JP2021556524A JP7001211B1 JP 7001211 B1 JP7001211 B1 JP 7001211B1 JP 2021556524 A JP2021556524 A JP 2021556524A JP 2021556524 A JP2021556524 A JP 2021556524A JP 7001211 B1 JP7001211 B1 JP 7001211B1
Authority
JP
Japan
Prior art keywords
substrate
insulator layer
thickness
insulator
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021556524A
Other languages
English (en)
Other versions
JPWO2021171671A1 (ja
Inventor
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021171671A1 publication Critical patent/JPWO2021171671A1/ja
Application granted granted Critical
Publication of JP7001211B1 publication Critical patent/JP7001211B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

ＩＣモジュール（１０１）は、端子電極（２１）を有するＩＣ（２）と、互いに対向する第１面（ＭＳ１）及び第２面（ＭＳ２）を有して第１面（ＭＳ１）にＩＣ（２）の端子電極（２１）が接続されるランド（１２）が形成された基板（１）と、を備える。基板（１）の第１面（ＭＳ１）には、ランド（１２）の形成領域外を被覆する絶縁体層（３）が形成されている。絶縁体層（３）の厚みとＩＣ（２）の厚みとの差は、絶縁体層（３）の厚みと基板（１）の厚みとの差より小さく、基板（１）の厚みは絶縁体層（３）の厚みより薄い。

Description

本発明は、基板とその基板に搭載されたＩＣチップとを備えるＩＣモジュール及びその製造方法に関する。
所定の回路が構成された基板にＩＣチップを搭載することで、その回路とＩＣチップとで所定の機能をもたせたＩＣモジュールは、各種電子部品や電子機器に用いられる。例えば、物品に付されるＲＦＩＤ（Radio Frequency Identifier）タグには、ＲＦＩＣとインピーダンス整合回路とを備えるＲＦＩＣモジュールが用いられる。
特許文献１には、アンテナとして作用させる導体と、その導体に結合するＲＦＩＣモジュールと、を備えたＲＦＩＤタグが示されている。
国際公開第２０１６／０８４６５８号
このようなＲＦＩＣモジュールは、物品に貼付する都合上、全体が薄型であること、表面が平坦であること、搭載されているＲＦＩＣが構造的に保護されていること等が要求される。薄型化のためには、厚みの薄い基板を用いることが有効である。また、平坦化及びＲＦＩＣの保護のためには、ＩＣチップが搭載された状態の基板の表面にカバーフィルムを貼付することが有効である。
しかし、薄型化のために厚みの薄い基板を用いることは有効ではあるが、基板を薄くすると、その基板のハンドリングが困難となり、その基板へのＩＣの搭載も困難となる。また、カバーレイフィルムを設ける構造では、カバーレイフィルム及びそれを貼付するための接着剤層の厚みが嵩むので、全体の薄型化のためには適さない。
上述の事情はＲＦＩＤタグ用のＲＦＩＣモジュールに限らず、各種機能を有する小型・薄型のＩＣモジュールに共通の事柄である。
本発明の目的は、ＩＣの搭載位置の周囲の構造によりＩＣが保護された、且つ全体に薄型化が可能なＩＣモジュールを提供することにある。
本開示の一例としてのＩＣモジュールは、端子電極を有するＩＣと、互いに対向する第１面及び第２面を有して前記第１面に前記ＩＣの端子電極が接続されるランドが形成された基板と、を備える。そして、前記基板の前記第１面の前記ランドの形成領域外を被覆する絶縁体層、を備え、前記絶縁体層の厚みと前記ＩＣの厚みとの差は、前記絶縁体層の厚みと前記基板の厚みとの差より小さく、前記基板の厚みは前記絶縁体層の厚みより薄い、ことを特徴とする。
本開示の一例としてのＩＣモジュールの製造方法を適用するＩＣモジュールは、端子電極を有するＩＣと、互いに対向する第１面及び第２面を有して前記第１面に前記ＩＣの端子電極が接続されるランドが形成された基板と、当該基板の前記第１面の前記ランドの形成領域外を被覆する絶縁体層と、を備える。そして、その製造方法は、前記絶縁体層の材料からなり、前記ＩＣに比べて厚みが薄い絶縁体シートであり、前記絶縁体シートの厚みと前記ＩＣの厚みとの差が、前記絶縁体シートの厚みと前記基板の厚みとの差より小さい関係にある当該絶縁体シートに対して、前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、前記絶縁体層に比べて厚みが薄い前記基板の前記第１面に前記絶縁体シートを接着して前記絶縁体シートによる前記絶縁体層を形成する絶縁体層形成工程と、前記絶縁体層の前記開口内に、加圧及び加熱によって電気的に接続される異方性導電ペーストを形成する異方性導電ペースト形成工程と、前記異方性導電ペースト形成工程より後に、前記基板に対して前記ＩＣを加圧・加熱する、加圧・加熱工程と、を備えることを特徴とする。
上記基板を、複数のＩＣモジュールが縦横に配置される集合基板とし、この集合基板状態で加工することで、生産性が向上する。
また、本開示の一例としてのＩＣモジュールの製造方法を適用するＩＣモジュールは、端子電極を有するＩＣと、互いに対向する第１面及び第２面を有して前記第１面に前記ＩＣの端子電極が接続されるランドが形成された基板と、当該基板の前記第１面の前記ランドの形成領域外を被覆する絶縁体層と、を備える。そして、その製造方法は、前記絶縁体層の材料からなる絶縁体シートに対して前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、前記絶縁体層に比べて厚みが薄い前記基板の前記第１面に前記絶縁体シートを接着して前記絶縁体シートによる絶縁体層を形成する絶縁体層形成工程と、前記絶縁体層の前記開口内にはんだペーストを印刷するはんだペースト印刷工程と、前記はんだペースト印刷工程より後に、前記絶縁体層が形成された前記基板をリフローソルダリングすることにより、前記ランドをはんだ付きランドにする第１リフロー工程と、前記ＩＣの端子電極にフラックスを塗布し、当該ＩＣを前記はんだ付きランドに搭載するＩＣ搭載工程と、前記ＩＣが搭載された前記基板をリフローソルダリングすることにより、前記ランドに前記ＩＣをはんだ付けする第２リフロー工程と、を備えることを特徴とする。
上記基板を、複数のＩＣモジュールが縦横に配置される集合基板とし、この集合基板状態で加工することで、生産性が向上する。
以上に述べた構造によれば、また、その製造方法によれば、薄い基板を用いて全体に薄型化されるにもかかわらず、ＩＣモジュールは絶縁体層により適度な柔軟性（硬さ）が維持され、ＩＣモジュールは絶縁体層によって平坦化され、かつＩＣモジュールのＩＣが絶縁体層により保護される。そのため、カバーレイフィルムを設けることによる厚みの増大が回避できる。
本発明によれば、ＩＣの搭載位置の周囲の構造によりＩＣが保護された、且つ全体に薄型化が可能なＩＣモジュールが得られる。
図１は第１の実施形態に係るＩＣモジュール１０１の断面図である。 図２は、ＩＣモジュール１０１の製造時の各工程でのＩＣモジュールの断面構造を示す図である。 図３は図２に示す工程の代替例である。 図４は、ＩＣモジュール１０１の製造時の各工程でのＩＣモジュールの断面構造を示す図である。 図５はＩＣモジュール１０１の製造方法の手順を示すフローチャートである。 図６は第２の実施形態に係るＩＣモジュール１０２の断面図である。 図７は、ＩＣモジュール１０２の製造時の各工程でのＩＣモジュールの断面構造を示す図である。 図８は、ＩＣモジュール１０２の製造時の各工程でのＩＣモジュールの断面構造を示す図である。 図９（Ａ）は、アンテナ基板７に対するＲＦＩＤタグ用ＲＦＩＣモジュール１０３の実装前の状態を示す断面図であり、図９（Ｂ）は、その実装後の状態を示す断面図である。 図１０は第３の実施形態に係るＲＦＩＤタグ２０３の平面図である。 図１１は、ＲＦＩＤタグ２０３におけるＲＦＩＣモジュール１０２部分の等価回路図である。 図１２は、インピーダンス整合回路により生じる２つの共振周波数について示す図である。
《第１の実施形態》
図１は第１の実施形態に係るＩＣモジュール１０１の断面図である。図２、図３、図４は、そのＩＣモジュール１０１の製造時の各工程でのＩＣモジュールの断面構造を示す図である。図５はＩＣモジュール１０１の製造方法の手順を示すフローチャートである。なお、図３は図２に示す工程の代替例である。実際には集合基板により多数のＩＣモジュールを一括処理により製造し、最後に分割することで個別のＩＣモジュールを得るが、図２、図３、図４では説明の都合上、単一のＩＣモジュール部分について図示している。
図１に示すように、本実施形態のＩＣモジュール１０１はＩＣ２と基板１と絶縁体層３とを備える。ＩＣ２はウエハーから分割したチップであり、下面に端子電極２１を有する。基板１は、互いに対向する第１面ＭＳ１及び第２面ＭＳ２を有する。第１面ＭＳ１には、ＩＣ２の端子電極２１が接続されるランド１２が形成されている。基板１の第２面ＭＳ２には、ＩＣモジュール１０１の入出力端子１３が形成されている。また、基板１の第１面ＭＳ１及び第２面ＭＳ２には導体パターン１１が形成されている。この導体パターン１１は例えばコイル状であり、それによってインダクタが構成されている。基板１の内部には導体パターン１１と入出力端子１３とを導通させる層間接続導体１４が形成されている。この基板１は、例えばポリイミドを基材とするフレキシブル基板であり、導体パターン１１、ランド１２、入出力端子１３、層間接続導体１４等は銅により形成されている。
絶縁体層３は基板１の第１面ＭＳ１のランド１２の形成領域外を被覆する。絶縁体層３は基板１の第１面ＭＳ１に対して接着剤層３１を介して接着されている。絶縁体層３には開口ＡＰが形成されていて、この開口ＡＰはＩＣ２を収納するキャビティとして作用する。この絶縁体層３は例えばポリイミドのシートである。ＩＣ２の端子電極２１は基板１のランド１２に対して異方性導電体層１７を介して接続されている。
基板１の厚みは例えば６μｍ、絶縁体層３の厚みは例えば１００μｍ、ＩＣ２の厚みは例えば１００μｍである。したがって、この例では、絶縁体層３の厚みとＩＣ２の厚みとの差は０、絶縁体層３の厚みと基板１の厚みとの差は９４μｍであって、絶縁体層３の厚みとＩＣ２の厚みとの差は、絶縁体層３の厚みと基板１の厚みとの差より小さい。また、基板１の厚みは絶縁体層３の厚みより薄い。つまり、絶縁体層３及びＩＣ２は、基板１に比べれば同程度に厚い。
本実施形態のＩＣモジュール１０１の製造方法は次のとおりである。図２におけるステップＳ０Ａ，Ｓ０Ｂは図５における基板加工工程Ｓ０に対応し、図２におけるステップＳ１は図５における絶縁体シート加工工程Ｓ１に対応し、図２におけるステップＳ２は図５における絶縁体層形成工程Ｓ２に対応する。また、図４におけるステップＳ３は図５におけるペースト形成工程Ｓ３に対応し、図４におけるステップＳ４は図５におけるＩＣ搭載工程Ｓ４に対応し、図４におけるステップＳ５は図５における加圧・加熱工程Ｓ５に対応する。
まず、図２のステップＳ０Ａに示すように、基板１の第１面ＭＳ１に導体パターン１１、ランド１２等を形成し、第２面ＭＳ２に導体パターン１１、入出力端子１３等を形成する。また、基板１に内部に層間接続導体１４を形成する。
次に、ステップＳ０Ｂに示すように、基板１の第２面ＭＳ２にレジスト膜１５を形成し、入出力端子１３のみを露出させる。
次に、ステップＳ１に示すように、絶縁体シート３Ｓの所定位置（基板１に形成されているランド１２に対向する位置）に開口ＡＰを形成し、下面に接着剤層３１を塗布する。
次に、基板１の第１面ＭＳ１に絶縁体シート３Ｓを接着することで、ステップＳ２に示すように、基板１の第１面ＭＳ１に絶縁体シート３Ｓによる絶縁体層３を形成する。このように、基板１より厚い絶縁体層３を形成することにより、この絶縁体層３付き基板１は適度な厚みを持ち、適度な柔軟性（硬さ）をもつことになる。これにより、以降、この絶縁体層３付き基板１のハンドリングが容易となる。
なお、図２に示した例では、絶縁体シート３Ｓを接着する前の段階で基板１の第２面ＭＳ２にレジスト膜１５を形成したが、基板１に絶縁体層３を形成した後にレジスト膜１５を形成してもよい。
その後、図４のステップＳ３に示すように、絶縁体層３の開口ＡＰ内に異方性導電ペースト（ACP：Anisotropic Conductive Paste）１７Ｐを塗布することにより、基板１の第１面ＭＳ１に異方性導電ペースト１７Ｐを形成する。この「塗布」は、例えばディスペンサーにより行う。
次に、ステップＳ４で、開口ＡＰ内にＩＣ２を載置する。その後、ステップＳ５で、ＩＣ２を加圧・加熱することにより、異方性導電ペースト１７Ｐのうち、基板１のランド１２とＩＣ２の端子電極２１との間に異方性導電体層１７を形成する。このことにより、基板１のランド１２にＩＣ２の端子電極２１を接続する。その後、必要に応じて洗浄することにより、未硬化の異方性導電ペースト１７Ｐを除去する。これにより、ＩＣモジュール１０１が構成される。
上記基板１が、複数のＩＣモジュール１０１が縦横に配置される集合基板である場合、上記集合基板状態のＩＣモジュール１０１は、複数のＩＣ２が接続される複数のランド１２が形成された集合基板と、当該集合基板の複数のランド１２の形成領域外を被覆する絶縁体層３とを備える。異方性導電ペースト形成工程では、上記集合基板の各ランド１２に異方性導電ペースト１７Ｐを塗布する。加圧・加熱工程では、端子電極２１を有する複数のＩＣ２を集合基板に搭載し、これらＩＣ２が搭載された集合基板に対し、複数のＩＣ２を加圧版によって一度に加圧・加熱する。このことにより、集合基板に複数のＩＣ２が異方性導電体層１７を介して電気的に接合された、集合基板状態のＩＣモジュール１０１を製造する。その後、個別のＩＣモジュール１０１に分割する。
このように、複数のＩＣ２を一度に加圧すると、加圧板の傾きや異方性導電ペースト１７Ｐの塗布量やＩＣ２の搭載時の傾きなどで、ＩＣ２に掛かる加圧の状態がばらつき、ＩＣ２が割れたりクラックが入ったりする問題が生じやすい。しかし、絶縁体層３の厚みをＩＣ２の厚みに近づけることで、加圧板が一定以上に加圧すると、加圧板が絶縁体層３に当接する。そのため、絶縁体層３が加圧板に対するストッパーとして作用し、ＩＣ２の割れやクラックは未然に防止できる。
以上に示した例では、絶縁体シート加工工程（Ｓ１）の後に絶縁体層形成工程（Ｓ２）を行ったが、この工程順は逆にしてもよい。図３はその場合のＩＣモジュールの製造工程の一部を示す図である。
まず、図３のステップＳ０Ａに示すように、基板１の第１面ＭＳ１に導体パターン１１、ランド１２等を形成し、第２面ＭＳ２に導体パターン１１、入出力端子１３等を形成する。また、基板１に内部に層間接続導体１４を形成する。
次に、ステップＳ０Ｂに示すように、基板１の第２面ＭＳ２にレジスト膜１５を形成し、入出力端子１３のみを露出させる。
次に、ステップＳ１２Ａに示すように、絶縁体シート３Ｓの下面に接着剤層３１を塗布し、ステップＳ１２Ｂに示すように、絶縁体シート３Ｓを基板１の第１面ＭＳ１に接着することで、基板１の第１面ＭＳ１に絶縁体シート３Ｓによる絶縁体層３を形成する。
その後、図３のステップＳ１２Ｃに示すように、絶縁体層３の所定位置（基板１に形成されているランド１２に対向する位置）をエッチングすることにより、開口ＡＰを形成する。
なお、図１に示した例では、絶縁体層３の上面高さがＩＣ２の上面高さより高い例を示したが、加圧・加熱の後、ＩＣ２の上面と絶縁体層３の上面とが同一面又はほぼ同一面となってもよい。
以上に示したように、本実施形態によれば、絶縁体層３の開口ＡＰ内にもかかわらず、絶縁体層３の開口ＡＰ内に異方性導電体層１７を介してＩＣ２を搭載することが可能となる。そして、基板１の第１面ＭＳ１に沿ったＩＣ２の周囲に絶縁体層３が形成されるので、ＩＣモジュール１０１の表面が平坦化され、かつＩＣ２が絶縁体層３で保護される。また、カバーレイフィルムを被覆する必要がないので、ＩＣモジュール１０１全体の薄型化が可能である。
《第２の実施形態》
第２の実施形態では、絶縁体層の開口内にＩＣをはんだ付けしたＩＣモジュールについて例示する。
図６は第２の実施形態に係るＩＣモジュール１０２の断面図である。図７、図８は、そのＩＣモジュール１０２の製造時の各工程でのＩＣモジュールの断面構造を示す図である。実際には多数のＩＣモジュールを一括処理により製造し、最後に分割することで個別のＩＣモジュールを得るが、図７、図８では単一のＩＣモジュール部分について図示している。
図６に示すように、本実施形態のＩＣモジュール１０２はＩＣ２と基板１と絶縁体層３とを備える。図１に示した例とは異なり、第２の実施形態では、ＩＣ２の端子電極２１が基板１のランド１２に対してはんだ１６を介して接続されている。その他の構成は第１の実施形態で示したＩＣモジュール１０１と同様である。
本実施形態のＩＣモジュール１０２の製造方法は次のとおりである。
まず、図７のステップＳ０Ａに示すように、基板１の第１面ＭＳ１に導体パターン１１、ランド１２等を形成し、第２面ＭＳ２に導体パターン１１、入出力端子１３等を形成する。また、基板１に内部に層間接続導体１４を形成する。
次に、ステップＳ０Ｂに示すように、基板１の第２面ＭＳ２にレジスト膜１５を形成し、入出力端子１３のみを露出させる。
次に、ステップＳ１に示すように、絶縁体シート３Ｓの所定位置（基板１に形成されているランド１２に対向する位置）に開口ＡＰを形成し、下面に接着剤層３１を塗布する。
次に、基板１の第１面ＭＳ１に絶縁体シート３Ｓを接着することで、ステップＳ２に示すように、基板１の第１面ＭＳ１に絶縁体シート３Ｓによる絶縁体層３を形成する。
なお、第１の実施形態において図３に示したように、基板１上に絶縁体層３を形成した後に開口ＡＰを形成してもよい。
その後、図８のステップＳ３に示すように、絶縁体層３の開口ＡＰ内にはんだペースト１６Ｐを、例えばスクリーンマスク印刷法やディスペンサーによって印刷する。
次に、ステップＳ４で、基板１をリフローソルダリングすることにより、ランド１２の上部にはんだ１６を形成する。つまり、はんだ付きランド１２を形成する。その後、必要に応じて洗浄することにより、上記はんだペーストの残渣成分を除去する。
その後、ステップＳ５に示すように、ＩＣ２の端子電極２１にフラックス２２を塗布し、このＩＣ２を、はんだ付きランド１２に搭載する。
最後に、ステップＳ６に示すように、ＩＣ２が搭載された基板１をリフローソルダリングすることにより、ランド１２にＩＣ２をはんだ付けする。その後、洗浄することにより、上記フラックス成分を除去する。これにより、ＩＣモジュール１０２が構成される。
第２の実施形態では、ｉＣ２に対して加圧する必要がないので、絶縁体層３の高さはＩＣ２の高さより高くてもよい。
以上に示したように、本実施形態によれば、絶縁体層３の開口ＡＰ内にはんだ付きランドを形成することができるので、絶縁体層３の開口ＡＰ内にもかかわらずＩＣ２を搭載することが可能となる。そして、基板１の第１面ＭＳ１に沿ったＩＣ２の周囲に絶縁体層３が形成されるので、ＩＣモジュール１０１の表面が平坦化され、かつＩＣ２が絶縁体層３で保護される。また、カバーレイフィルムを被覆する必要がないので、ＩＣモジュール１０２全体の薄型化が可能である。
《第３の実施形態》
第３の実施形態では、ＲＦＩＤタグ用ＲＦＩＣモジュール及びそれを備えるＲＦＩＤタグについて例示する。
図９（Ａ）は、アンテナ基板７に対するＲＦＩＤタグ用ＲＦＩＣモジュール１０３の実装前の状態を示す断面図であり、図９（Ｂ）は、その実装後の状態を示す断面図である。
ＲＦＩＣモジュール１０３の構成は第１の実施形態で示したＩＣモジュール１０１又は第２の実施形態で示したＩＣモジュール１０２と同様である。ＲＦＩＣモジュール１０３の実装先基板であるアンテナ基板７にはアンテナ導体７１Ｐ等が形成されていて、ＲＦＩＣモジュール１０３の入出力端子１３ははんだ７２を介してアンテナ導体７１Ｐに接続される。
図１０は第３の実施形態に係るＲＦＩＤタグ２０３の平面図である。アンテナ基板７にはアンテナ導体パターン７１が形成されていて、このアンテナ導体パターン７１によってアンテナが構成されている。アンテナ基板７は例えばポリエチレンテレフタレート（PET）のフィルムであり、アンテナ導体パターン７１は例えば銅箔等の金属箔のパターンである。
アンテナ導体パターン７１はアンテナ導体７１Ｐ，７１Ｌ，７１Ｃで構成されている。アンテナ導体パターン７１はダイポールアンテナを構成する。図９（Ｂ）に示したように、アンテナ導体７１ＰにＲＦＩＣモジュール１０３が搭載される。アンテナ導体７１Ｌはメアンダライン形状であって、インダクタンス成分の高い領域として作用する。また、アンテナ導体７１Ｃは平面形状であって、キャパシタンス成分の高い領域として作用する。
図１１は、ＲＦＩＤタグ２０３におけるＲＦＩＣモジュール１０２部分の等価回路図である。ＩＣ２はＲＦＩＤ用のＲＦＩＣであり、２つの端子間には等価的な容量Ｃｐがある。インダクタＬ１，Ｌ２，Ｌ３，Ｌ４はインピーダンス整合回路を構成し、ＩＣ２にこのインピーダンス整合回路とアンテナ導体パターン７１が接続された状態で２つの共振が生じる。第１の共振はアンテナ導体パターン７１、インダクタＬ３及びインダクタＬ４で構成される電流経路に生じる共振であり、第２の共振はインダクタＬ１～Ｌ４で構成される電流経路（電流ループ）に生じる共振である。この２つの共振は、各電流経路に共有されるインダクタＬ３，Ｌ４によって結合され、２つの共振にそれぞれ対応する２つの電流ｉ１，ｉ２は図１１に示すように流れる。
上記第１の共振の共振周波数及び第２の共振の共振周波数のいずれも、インダクタＬ３，Ｌ４の影響を受ける。第１の共振の共振周波数と第２の共振の共振周波数との間には数１０ＭＨｚ（具体的には５～５０ＭＨｚ程度）の差を生じさせている。図１２は、インピーダンス整合回路により生じる２つの共振周波数について示す図である。これらの共振周波数特性は図１２において曲線Ａ及び曲線Ｂで表現される。このような共振周波数を有する２つの共振を結合させることで、図１２において曲線Ｃで示すような広帯域の共振周波数特性が得られる。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
例えば、以上に示した実施形態では、１つのＩＣモジュールが単一のＩＣ２を備える例を示したが、複数のＩＣを備えるＩＣモジュールにも、本発明は同様に適用できる。
ＡＰ…開口
Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ
ＭＳ１…第１面
ＭＳ２…第２面
１…基板
２…ＩＣ
３…絶縁体層
３Ｓ…絶縁体シート
７…アンテナ基板
１１…導体パターン
１２…ランド
１３…入出力端子
１４…層間接続導体
１５…レジスト膜
１６…はんだ
１６Ｐ…はんだペースト
１７…異方性導電体層
１７Ｐ…異方性導電ペースト
２１…端子電極
２２…フラックス
３１…接着剤層
７１…アンテナ導体パターン
７１Ｐ，７１Ｌ，７１Ｃ…アンテナ導体
７２…はんだ
１０１，１０２…ＩＣモジュール
１０３…ＲＦＩＤタグ用ＲＦＩＣモジュール
２０３…ＲＦＩＤタグ

Claims (4)

  1. 端子電極を有するＩＣと、互いに対向する第１面及び第２面を有して前記第１面に前記ＩＣの端子電極が接続されるランドが形成された基板と、を備えるＩＣモジュールであって、
    前記基板の前記第１面の前記ランドの形成領域外を被覆する絶縁体層、を備え、
    前記絶縁体層の厚みと前記ＩＣの厚みとの差は、前記絶縁体層の厚みと前記基板の厚みとの差より小さく、
    前記基板の厚みは前記絶縁体層の厚みより薄い、
    ＩＣモジュール。
  2. 前記ＩＣの厚みは前記絶縁体層の厚みより厚く、前記ＩＣの端子電極は前記ランドに対して、加圧及び加熱によって電気的に接続される異方性導電材料で接続されている、
    請求項１に記載のＩＣモジュール。
  3. 端子電極を有するＩＣと、互いに対向する第１面及び第２面を有して前記第１面に前記ＩＣの端子電極が接続されるランドが形成された基板と、当該基板の前記第１面の前記ランドの形成領域外を被覆する絶縁体層と、を備えるＩＣモジュールの製造方法であって、
    前記絶縁体層の材料からなり、前記ＩＣに比べて厚みが薄い絶縁体シートであり、前記絶縁体シートの厚みと前記ＩＣの厚みとの差が、前記絶縁体シートの厚みと前記基板の厚みとの差より小さい関係にある当該絶縁体シートに対して、前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、
    前記絶縁体層に比べて厚みが薄い前記基板の前記第１面に前記絶縁体シートを接着して前記絶縁体シートによる前記絶縁体層を形成する絶縁体層形成工程と、
    前記絶縁体層の前記開口内に、加圧及び加熱によって電気的に接続される異方性導電ペーストを形成する異方性導電ペースト形成工程と、
    前記異方性導電ペースト形成工程より後に、前記基板に対して前記ＩＣを加圧・加熱する、加圧・加熱工程と、
    を備える、ＩＣモジュールの製造方法。
  4. 端子電極を有するＩＣと、互いに対向する第１面及び第２面を有して前記第１面に前記ＩＣの端子電極が接続されるランドが形成された基板と、当該基板の前記第１面の前記ランドの形成領域外を被覆する絶縁体層と、を備えるＩＣモジュールの製造方法であって、
    前記絶縁体層の材料からなる絶縁体シートであり、前記絶縁体シートの厚みと前記ＩＣの厚みとの差が、前記絶縁体シートの厚みと前記基板の厚みとの差より小さい関係にある当該絶縁体シートに対して、前記ランドに対向する位置に開口を形成する絶縁体シート加工工程と、
    前記絶縁体層に比べて厚みが薄い前記基板の前記第１面に前記絶縁体シートを接着して前記絶縁体シートによる前記絶縁体層を形成する絶縁体層形成工程と、
    前記絶縁体層の前記開口内にはんだペーストを印刷するはんだペースト印刷工程と、
    前記はんだペースト印刷工程より後に、前記絶縁体層が形成された前記基板をリフローソルダリングすることにより、前記ランドをはんだ付きランドにする第１リフロー工程と、
    前記ＩＣの端子電極にフラックスを塗布し、当該ＩＣを前記はんだ付きランドに搭載するＩＣ搭載工程と、
    前記ＩＣが搭載された前記基板をリフローソルダリングすることにより、前記ランドに前記ＩＣをはんだ付けする第２リフロー工程と、
    を備える、ＩＣモジュールの製造方法。
JP2021556524A 2020-02-27 2020-09-28 Ｉｃモジュール及びｉｃモジュールの製造方法 Active JP7001211B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020031163 2020-02-27
JP2020031163 2020-02-27
PCT/JP2020/036706 WO2021171671A1 (ja) 2020-02-27 2020-09-28 Ｉｃモジュール及びｉｃモジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2021171671A1 JPWO2021171671A1 (ja) 2021-09-02
JP7001211B1 true JP7001211B1 (ja) 2022-01-19

Family

ID=77490901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021556524A Active JP7001211B1 (ja) 2020-02-27 2020-09-28 Ｉｃモジュール及びｉｃモジュールの製造方法

Country Status (5)

Country Link
US (1) US20220216174A1 (ja)
JP (1) JP7001211B1 (ja)
CN (1) CN217404877U (ja)
DE (1) DE212020000721U1 (ja)
WO (1) WO2021171671A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307045A (ja) * 1995-04-28 1996-11-22 Sony Corp 配線基板
JP2000340614A (ja) * 1999-05-28 2000-12-08 Sony Chem Corp 半導体素子の実装方法
US20130277831A1 (en) * 2012-04-19 2013-10-24 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2017153009A (ja) * 2016-02-26 2017-08-31 日本電波工業株式会社 Ｓａｗデバイス及びその製造方法
WO2018194173A1 (ja) * 2017-04-20 2018-10-25 株式会社村田製作所 無線通信デバイス
JP2019125596A (ja) * 2018-01-11 2019-07-25 住友電気工業株式会社 光モジュール及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8809117B2 (en) * 2011-10-11 2014-08-19 Taiwain Semiconductor Manufacturing Company, Ltd. Packaging process tools and packaging methods for semiconductor devices
CN110350296B (zh) 2014-11-27 2021-01-05 株式会社村田制作所 Rfic模块以及具备该rfic模块的rfid标签

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307045A (ja) * 1995-04-28 1996-11-22 Sony Corp 配線基板
JP2000340614A (ja) * 1999-05-28 2000-12-08 Sony Chem Corp 半導体素子の実装方法
US20130277831A1 (en) * 2012-04-19 2013-10-24 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2017153009A (ja) * 2016-02-26 2017-08-31 日本電波工業株式会社 Ｓａｗデバイス及びその製造方法
WO2018194173A1 (ja) * 2017-04-20 2018-10-25 株式会社村田製作所 無線通信デバイス
JP2019125596A (ja) * 2018-01-11 2019-07-25 住友電気工業株式会社 光モジュール及びその製造方法

Also Published As

Publication number Publication date
WO2021171671A1 (ja) 2021-09-02
CN217404877U (zh) 2022-09-09
DE212020000721U1 (de) 2022-11-08
US20220216174A1 (en) 2022-07-07
JPWO2021171671A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
CN111033722B (zh) 高频模块及其制造方法
US8011589B2 (en) Wireless IC device and manufacturing method thereof
TWI282153B (en) Stacked-type semiconductor device
US11895769B2 (en) Module, terminal assembly, and method for producing module
US10467516B2 (en) Component built-in device
TWI495062B (zh) 將電子晶片連接到無線射頻辨識裝置上的方法
US10855010B2 (en) Fixing structure of cable to wiring substrate, and cable, and manufacturing method of cable
US8841759B2 (en) Semiconductor package and manufacturing method thereof
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JP7111514B2 (ja) 電子部品モジュール
US6357106B1 (en) Method for mounting parts and making an IC card
US20160381784A1 (en) Communication module and method of manufacturing communication module
US9629249B2 (en) Component-embedded substrate and communication module
JP7001211B1 (ja) Ｉｃモジュール及びｉｃモジュールの製造方法
JP2000223647A (ja) 高周波モジュールの製造方法
CN106793538A (zh) 在印刷线路板上用干膜法制造选择性镍钯金的方法
CN114980496B (zh) 一种电路板组件、电子设备和电路板组件的加工方法
JP2009302707A (ja) 半導体装置及び回路基板
JP2006049602A (ja) 半導体装置およびその製造方法
CN217849776U (zh) 电子设备
CN218383977U (zh) 电路模块和rfid标签
US20230223355A1 (en) Electronic component module, and method of manufacturing the same
JP2005149778A (ja) シート状基板付き電子部品並びに積層型電子回路装置およびその製造方法
JP2012033519A (ja) 素子チップ、素子内蔵基板及び電子機器
JP2017116997A (ja) 部品内蔵デバイス、ｒｆｉｄタグ、および部品内蔵デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210917

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211207

R150 Certificate of patent or registration of utility model

Ref document number: 7001211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150