CN106793538A - 在印刷线路板上用干膜法制造选择性镍钯金的方法 - Google Patents

在印刷线路板上用干膜法制造选择性镍钯金的方法 Download PDF

Info

Publication number
CN106793538A
CN106793538A CN201611061770.2A CN201611061770A CN106793538A CN 106793538 A CN106793538 A CN 106793538A CN 201611061770 A CN201611061770 A CN 201611061770A CN 106793538 A CN106793538 A CN 106793538A
Authority
CN
China
Prior art keywords
dry film
wiring board
ground floor
printed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611061770.2A
Other languages
English (en)
Inventor
时睿智
黄伟
高群锋
罗人飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI MEADVILLE ELECTRONICS CO Ltd
Original Assignee
SHANGHAI MEADVILLE ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI MEADVILLE ELECTRONICS CO Ltd filed Critical SHANGHAI MEADVILLE ELECTRONICS CO Ltd
Priority to CN201611061770.2A priority Critical patent/CN106793538A/zh
Publication of CN106793538A publication Critical patent/CN106793538A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及通过在印刷线路板上用干膜法制造选择性镍钯金的方法。所述在印刷线路板上用干膜法制造选择性镍钯金的方法包括第一次贴干膜；对第一层干膜进行曝光处理；第一层干膜进行显影处理；将第二层干膜贴附在所述第一层干膜上；将第二层干膜进行曝光处理，且第二层干膜具有与第一层干膜相同的曝光区域；第二层干膜进行显影处理，以形成图形开窗；对经过上述步骤处理得到的线路板上镀镍钯金；最后，去除第一层干膜及第二层干膜。本发明采用两次干膜的方法，避免了湿膜法对钯缸的污染，增加了干膜成膜厚度、避免了干膜破裂而导致的渗金不良，且方法简单易行。

Description

在印刷线路板上用干膜法制造选择性镍钯金的方法
技术领域
本发明涉及一种电路板制造方法，特别是一种在印刷线路板上用干膜法制造选择性镍钯金的方法。
背景技术
电路板，又可称之为线路板、PCB(Printed Circuit Board，印刷电路板)。电路板具有背对设置的焊接面及元件面。焊接面用于通过焊接实现电子器件的连接。元件面，又可称之为器件面，用于设置电子器件。电路板为了达到相应的承载、连接电子器件等功能需求，一般需要进行相应的工艺处理。特别是随着电子产品朝着轻、薄、高密度化、多功能化发展，电路板上集成电子器件的密度也越来越大，所需要采用的封装技术也越来越多样化。相应地，电路板加工技术要求也日益严格及多样化。
发明内容
本发明的目的之一是为了克服现有技术中的不足，提供一种污染小、膜厚度足的在印刷线路板上用干膜法制造选择性镍钯金的方法。
为实现以上目的，本发明通过以下技术方案实现：
一种在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于，包括如下步骤：
(1)第一次贴干膜，将第一层干膜贴附在线路板的导电层上；
(2)第一次曝光，将第一层干膜进行曝光处理；
(3)第一次显影，将第一层干膜进行显影处理，以形成图形开窗；
(4)第二次贴干膜，将第二层干膜贴附在所述第一层干膜上；
(5)第二次曝光，将第二层干膜进行曝光处理，且第二层干膜具有与第一层干膜相同的曝光区域；
(6)第二次显影，将第二层干膜进行显影处理，以形成图形开窗；
(7)对经过步骤(6)处理得到的线路板上镀镍钯金；
(8)去除第一层干膜及第二层干膜。
优选地，在步骤(1)之前，还包括步骤：在线路板上制造金手指。
优选地，在步骤(8)之后，还包括步骤：对线路板进行打线键合。
优选地，步骤(1)第一次贴干膜和/或步骤(2)第二次贴干膜采用真空贴膜。
优选地，所述第一层干膜和/或第二层干膜具有抗镀金、抗酸性及抗碱性。
优选地，所述第一层干膜与第二干膜的厚度相同。
优选地，所述第一层干膜与第二层干膜的厚度均为40-50μm。
优选地，步骤(7)镀镍钯金处理的镍缸、金缸的浸泡温度为80-90℃。
与现有技术相比，本发明在印刷线路板上用干膜法制造选择性镍钯金的方法，通过两次干膜处理，替代了湿膜法，避免了湿膜析出物污染钯缸而导致的钯缸寿命损减，且提升了钯沉积质量。同时，本发明在印刷线路板上用干膜法制造选择性镍钯金的方法，能够避免因线路板的导电层铜线间隙中存在的气体使得干膜在高温时鼓泡而导致的干膜厚度变薄，进而避免在干膜厚度过薄时发生破裂而导致渗金不良的问题。因而，本发明采用两次干膜的方法，避免了湿膜法对钯缸的污染，增加了干膜成膜厚度，避免了因干膜破裂而导致的渗金不良，且方法简单易行。
附图说明
图1为本发明提供的一种在印刷线路板上用干膜法制造选择性镍钯金的方法的流程图。
具体实施方式
下面结合附图对本发明进行详细的描述：
请参阅图1，其为本发明提供的在印刷线路板上用干膜法制造选择性镍钯金的方法步骤图。
步骤S101：第一次贴干膜，将第一层干膜贴附在线路板的导电层上；
步骤S102：第一次曝光，将第一层干膜进行曝光处理；
步骤S103：第一次显影，将第一层干膜进行显影处理，以形成图形开窗；
步骤S104：第二次贴干膜，将第二层干膜贴附在所述第一层干膜上；
步骤105：第二次曝光，将第二层干膜进行曝光处理，且该第二层干膜具有与第一层干膜相同的曝光区域；
步骤S106：第二次显影，将第二层干膜进行显影处理，以形成与第一层干膜上相同且正对重叠的图形开窗；
步骤S107：对经过步骤S106处理得到的线路板上镀镍钯金；
步骤S108：去除第一层干膜及第二层干膜。
在本实施例中，为了提供更高的通用性能，以增强连接性能，在步骤1之前，还包括步骤：在线路板上制造金手指。为了保护金手指，避免污染，上述“选择性”也即是在只能在非金手指所在的区域进行镀镍钯金。
为了提升表面封装性能，在本实施例中，通过步骤8得到的线路板进行打线键合(Wire bonding)处理。通过镍钯金表面处理的线路板具有优良的耐储时间、焊点更可靠，使得打线键合能够得到更广泛应用。
为了提升干膜贴附在线路板的导电层上的结合力，步骤1中采用真空贴膜的方式将第一层干膜贴附在线路板的导电层上。当然，为了提升第二层干膜贴附在第一层干膜上的结合力，步骤4中采用真空贴膜的方式将第二层干膜贴附在第一层干膜上。
为了适应不同的酸碱环境(譬如钯缸为碱性、镍金缸为酸性)且提升成膜质量，在本实施例中，所述第一层干膜、第二层干膜具有抗镀金、抗酸性及抗碱性。
为了提高材料的可替换性及便于取放干膜，所述第一层干膜与第二层干膜的厚度相同。进一步地，在本实施例中，所述第一层干膜、第二层干膜的厚度均为40—50μm(微米)。因而，通过两次贴膜，最终得到的干膜总厚度为80-100μm，从而提高了厚度，避免了因干膜破裂导致的渗金不良的问题，从而能够获得较高质量的镍钯金镀层。
为了提升镍钯金镀层的质量，在本实施例中，进行步骤7中的镍钯金的浸泡处理的镍缸、金缸的温度为80-90℃。需要说明的是，在本发明中所提及的镀镍钯金，也即是通过依次通过镍缸、钯缸、金缸进行镀镍、镀钯、镀金处理。另外，步骤4将第二层干膜可以选择与第一层干膜相同的形状及结构，且将第二层干膜对准覆盖在第一层干膜上。为了表述方便，在本发明中提及的“步骤1”、“(1)”、“步骤(1)”、“步骤S101”及“S101”均表示第一个步骤，其他步骤表述方式依次类推。
以上仅为本发明较佳的实施例，并不用于局限本发明的保护范围，任何在本发明精神内的修改、等同替换或改进等，都涵盖在本发明的权利要求范围内。

Claims (8)

1.一种在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于，包括如下步骤：
(1)第一次贴干膜，将第一层干膜贴附在线路板的导电层上；
(2)第一次曝光，将第一层干膜进行曝光处理；
(3)第一次显影，将第一层干膜进行显影处理，以形成图形开窗；
(4)第二次贴干膜，将第二层干膜贴附在所述第一层干膜上；
(5)第二次曝光，将第二层干膜进行曝光处理，且第二层干膜具有与第一层干膜相同的曝光区域；
(6)第二次显影，将第二层干膜进行显影处理，以形成图形开窗；
(7)对经过步骤(6)处理得到的线路板上镀镍钯金；
(8)去除第一层干膜及第二层干膜。
2.根据权利要求1所述的在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于：
在步骤(1)之前，还包括步骤：在线路板上制造金手指。
3.根据权利要求1所述的在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于：
在步骤(8)之后，还包括步骤：对线路板进行打线键合。
4.根据权利要求1所述的在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于：
步骤(1)第一次贴干膜和/或步骤(2)第二次贴干膜采用真空贴膜。
5.根据权利要求1所述的在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于：
所述第一层干膜和/或第二层干膜具有抗镀金、抗酸性及抗碱性。
6.根据权利要求1所述的在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于：
所述第一层干膜与第二干膜的厚度相同。
7.根据权利要求6所述的在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于：
所述第一层干膜与第二层干膜的厚度均为40-50μm。
8.根据权利要求1所述的在印刷线路板上用干膜法制造选择性镍钯金的方法，其特征在于：
步骤(7)镀镍钯金处理的镍缸、金缸的浸泡温度为80-90℃。
CN201611061770.2A 2016-11-25 2016-11-25 在印刷线路板上用干膜法制造选择性镍钯金的方法 Pending CN106793538A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611061770.2A CN106793538A (zh) 2016-11-25 2016-11-25 在印刷线路板上用干膜法制造选择性镍钯金的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611061770.2A CN106793538A (zh) 2016-11-25 2016-11-25 在印刷线路板上用干膜法制造选择性镍钯金的方法

Publications (1)

Publication Number Publication Date
CN106793538A true CN106793538A (zh) 2017-05-31

Family

ID=58913234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611061770.2A Pending CN106793538A (zh) 2016-11-25 2016-11-25 在印刷线路板上用干膜法制造选择性镍钯金的方法

Country Status (1)

Country Link
CN (1) CN106793538A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107318224A (zh) * 2017-07-31 2017-11-03 瑞声声学科技(苏州)有限公司 电路板及电路板的制作方法
CN107517541A (zh) * 2017-07-31 2017-12-26 瑞声精密电子沭阳有限公司 电路板及电路板的制作方法
CN112384005A (zh) * 2020-11-03 2021-02-19 珠海杰赛科技有限公司 一种用于全板镀金印刷电路板的导线蚀刻方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636039A (zh) * 2008-07-22 2010-01-27 南亚电路板股份有限公司 成型切割前的印刷电路板与其制法
CN103068177A (zh) * 2011-10-19 2013-04-24 上海嘉捷通信息科技有限公司 一种印制板选择性镀厚金制造方法
CN104582287A (zh) * 2014-12-31 2015-04-29 广州兴森快捷电路科技有限公司 一种无引线镀金板退膜方法
CN105517362A (zh) * 2015-11-24 2016-04-20 广州兴森快捷电路科技有限公司 线路板选择性沉金方法
CN105813393A (zh) * 2016-03-21 2016-07-27 东莞美维电路有限公司 选择性沉金板制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636039A (zh) * 2008-07-22 2010-01-27 南亚电路板股份有限公司 成型切割前的印刷电路板与其制法
CN103068177A (zh) * 2011-10-19 2013-04-24 上海嘉捷通信息科技有限公司 一种印制板选择性镀厚金制造方法
CN104582287A (zh) * 2014-12-31 2015-04-29 广州兴森快捷电路科技有限公司 一种无引线镀金板退膜方法
CN105517362A (zh) * 2015-11-24 2016-04-20 广州兴森快捷电路科技有限公司 线路板选择性沉金方法
CN105813393A (zh) * 2016-03-21 2016-07-27 东莞美维电路有限公司 选择性沉金板制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107318224A (zh) * 2017-07-31 2017-11-03 瑞声声学科技(苏州)有限公司 电路板及电路板的制作方法
CN107517541A (zh) * 2017-07-31 2017-12-26 瑞声精密电子沭阳有限公司 电路板及电路板的制作方法
CN112384005A (zh) * 2020-11-03 2021-02-19 珠海杰赛科技有限公司 一种用于全板镀金印刷电路板的导线蚀刻方法
CN112384005B (zh) * 2020-11-03 2022-04-29 珠海杰赛科技有限公司 一种用于镀金印刷电路板的导线蚀刻方法

Similar Documents

Publication Publication Date Title
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
CN106206508B (zh) 封装板、制造封装板的方法和具有封装板的堆叠式封装件
US20130130493A1 (en) Connecting pad producing method
CN107809855B (zh) 一种类载板的制作方法
KR101106234B1 (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
TW200535954A (en) Semiconductor device and manufacturing method thereof
CN106793538A (zh) 在印刷线路板上用干膜法制造选择性镍钯金的方法
US7859108B2 (en) Flip chip package and method for manufacturing the same
JP2000349198A (ja) チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
TW201233276A (en) Method of manufacturing electronic component embedded rigid-flexible printed circuit board
TW202014070A (zh) 復合電路板及其製造方法
US7368324B2 (en) Method of manufacturing self-supporting contacting structures
CN103871996A (zh) 封装结构及其制作方法
CN109427726A (zh) 电子封装结构及其封装基板与制法
CN105210462A (zh) 元器件内置基板的制造方法及元器件内置基板
TW201325338A (zh) 避免金手指結構沾錫之電路板
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
CN108172570B (zh) 一种光学器件、制备方法及设备
CN100468670C (zh) 带有大面积接线的功率半导体器件的连接技术
TWI278979B (en) Chip package substrate and manufacturing method thereof
JP2003023235A (ja) 陥沈印刷回路基板及びその製造方法
JP2013127993A (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
KR100806789B1 (ko) 에스아이피 반도체 장치의 제조 방법
WO2021171671A1 (ja) Ｉｃモジュール及びｉｃモジュールの製造方法
JP2004288815A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531