WO2022103110A1 - 다중층 선택 소자 및 그 제조 방법 - Google Patents

다중층 선택 소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2022103110A1
WO2022103110A1 PCT/KR2021/016197 KR2021016197W WO2022103110A1 WO 2022103110 A1 WO2022103110 A1 WO 2022103110A1 KR 2021016197 W KR2021016197 W KR 2021016197W WO 2022103110 A1 WO2022103110 A1 WO 2022103110A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive filament
metal
threshold voltage
selection device
Prior art date
Application number
PCT/KR2021/016197
Other languages
English (en)
French (fr)
Inventor
이장식
김광현
박영준
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200151132A external-priority patent/KR102432689B1/ko
Priority claimed from KR1020200151131A external-priority patent/KR102432688B1/ko
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to US17/623,241 priority Critical patent/US11925129B2/en
Publication of WO2022103110A1 publication Critical patent/WO2022103110A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Definitions

  • the technical idea of the present invention relates to a semiconductor device, and more particularly, to a multi-layer selection device and a method of manufacturing the same.
  • a cross-point array structure is likely to be used in a high-density memory device.
  • write errors and read errors may occur due to current leaking from neighboring cells, and thus, it is difficult to increase the size of the array. Therefore, a selection element capable of suppressing such leakage of current is required.
  • tunnel barriers mixed-ionic-electronic conduction (MIEC), insulator-metal-transition (IMT), ovonic threshold switching (ovonic threshold) switching, OTS), and a diode-type selector have been proposed.
  • MIEC mixed-ionic-electronic conduction
  • IMT insulator-metal-transition
  • ovonic threshold switching ovonic threshold switching
  • OTS ovonic threshold switching
  • the technical problem to be achieved by the technical idea of the present invention is to provide a multilayer selection device exhibiting a low leakage current and a method for manufacturing the same.
  • these tasks are exemplary, and the technical spirit of the present invention is not limited thereto.
  • a multi-layer selection device comprises: a substrate; a lower electrode layer positioned on the substrate; a switching layer disposed on the lower electrode layer, performing a switching operation by forming and breaking a conductive filament, and comprising a multi-layered switching layer to control the formation of the conductive filament; and an upper electrode layer positioned on the switching layer.
  • the switching layer may include: a metal doped layer doped with a metal forming the conductive filament; a conductive filament forming layer in which a conductive filament is formed or destroyed by the metal therein; and a threshold voltage control layer configured to control the threshold voltage by controlling the formation of the conductive filament.
  • the switching layer may include a threshold voltage control layer disposed on the lower electrode layer; a conductive filament forming layer positioned on the threshold voltage control layer; and a metal doped layer positioned on the conductive filament forming layer.
  • the switching layer may include a first threshold voltage control layer disposed on the lower electrode layer; a conductive filament forming layer disposed on the first threshold voltage control layer; a metal doped layer positioned on the conductive filament forming layer; and a second threshold voltage control layer disposed on the metal doped layer.
  • the switching layer may include a first threshold voltage control layer disposed on the lower electrode layer; a metal doping layer disposed on the first threshold voltage control layer; a conductive filament forming layer positioned on the metal doped layer; and a second threshold voltage control layer positioned on the conductive filament forming layer.
  • the switching layer may include a first metal doped layer positioned on the lower electrode layer; a first conductive filament forming layer positioned on the first metal doped layer; a threshold voltage control layer disposed on the first conductive filament forming layer; a second conductive filament forming layer disposed on the threshold voltage control layer; and a second metal doped layer positioned on the second conductive filament forming layer.
  • the switching layer the first conductive filament forming layer located on the lower electrode layer; a first metal doped layer positioned on the first conductive filament forming layer; a threshold voltage control layer disposed on the first metal doped layer; a second metal doped layer disposed on the threshold voltage control layer; and a second conductive filament-forming layer positioned on the second metal doped layer.
  • the metal doped into the metal doped layer moves to the conductive filament-forming layer and moves to the conductive layer.
  • a filament may be formed, and the conductive filament may electrically connect the upper electrode layer and the lower electrode layer.
  • the conductive filament formed on the conductive filament forming layer may have a property of being formed when an electrical signal is applied.
  • the conductive filament formed on the conductive filament forming layer may have a volatile characteristic that is formed when an electrical signal is applied and is destroyed when the electrical signal is removed.
  • the multi-layer in the switching layer may have a gradient of doping concentration of the metal forming the conductive filament.
  • the switching layer is located on the lower electrode layer, a first metal doped layer doped with a metal forming the conductive filament, and located on the first metal doped layer, the inside In may include a conductive filament forming layer in which the conductive filament is formed or destroyed by the metal, and a second metal doped layer positioned on the conductive filament forming layer and doped with a metal forming the conductive filament.
  • an adhesive layer interposed between the substrate and the lower electrode layer to bond the substrate and the lower electrode layer to each other may be further included.
  • the method of manufacturing the multi-layer selection device includes: providing a substrate; forming a lower electrode layer on the substrate; forming an insulating layer on the lower electrode layer; removing a portion of the insulating layer to form a via hole exposing the lower electrode layer; forming a multi-layered switching layer to control the formation of the conductive filament in the via hole; and forming an upper electrode layer on the switching layer.
  • the method may further include annealing the multi-layer selection device at a temperature of 100°C to 500°C.
  • a threshold switching selection device having a controllable threshold voltage in a wide range can be provided by inserting a threshold voltage control layer made of silicon oxide (SiO 2 ).
  • a threshold voltage control layer made of silicon oxide (SiO 2 ).
  • This multi-layer selection device utilizes the formation of conductive filaments by movement of ions, and can implement a cross-point array memory with advantages of a simple structure, CMOS compatibility, and high selectivity. In general, it is difficult to control the formation of conductive filaments, so the non-uniformity and reliability of the selection element can be a problem.
  • a multi-layer selection device including a zinc oxide layer doped with silver has been proposed. Using such a multi-layer structure, it is possible to prevent excessive inflow of silver ions in a high on-current state, thereby easily controlling the formation of conductive filaments.
  • the multi-layer selection device may have a tunable threshold voltage characteristic of a multi-layer structure by inserting a threshold voltage control layer made of silicon oxide.
  • FIG. 1 is a graph illustrating a relationship between a threshold voltage and a leakage current for a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 2 is a schematic diagram illustrating a multi-layer selection device according to an embodiment of the present invention.
  • FIG 3 is a cross-sectional view illustrating a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 4 is a schematic diagram illustrating the formation and destruction of a conductive filament in a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view illustrating a switching layer of a multi-layer selection device according to an embodiment of the present invention.
  • 6 to 10 are cross-sectional views illustrating a method of manufacturing a multi-layer selection device according to an embodiment of the present invention according to process steps.
  • FIG. 11 is a scanning electron microscope photograph showing a cross-section of a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 12 is a graph showing current-voltage characteristics of a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 13 is a graph illustrating changes in electrical characteristics according to a thickness of a threshold voltage control layer of a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 14 is a graph illustrating current-voltage characteristics under a compliance current of a multi-layer selection device according to an embodiment of the present invention.
  • 15 is a graph illustrating cumulative probability distributions of an on-state and an off-state of a multi-layer selection device according to an embodiment of the present invention.
  • 16 is a graph illustrating durability characteristics of a multi-layer selection device according to an embodiment of the present invention.
  • 17 is a graph illustrating thermal stability characteristics of a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 18 is a schematic diagram of a 1S-1R device in which a multi-layer selection device and a resistance switching memory device are combined according to an embodiment of the present invention.
  • 19 is a graph illustrating current-voltage characteristics of a 1S-1R device in which a multi-layer selection device and a resistance switching memory device are combined according to an embodiment of the present invention.
  • FIG. 20 is a schematic diagram of a cross-point array device formed using a 1S-1R device in which a multi-layer selection device and a resistance switching memory device are combined according to an embodiment of the present invention.
  • 21 is a schematic diagram illustrating a multi-layer selection device according to another embodiment of the present invention.
  • FIG. 22 is a schematic diagram illustrating the formation and destruction of conductive filaments in the multilayer selection device of FIG. 21 .
  • FIG. 23 is a graph showing the comparison of current-voltage characteristics of the multi-layer selection device and the single-layer selection device of FIG. 21 .
  • 24 is a graph illustrating a comparison of cumulative probability distributions of threshold voltages of the multi-layer selection device and the single-layer selection device of FIG. 21 .
  • 25 is a graph illustrating durability characteristics of the multi-layer selection device and the single-layer selection device of FIG. 21 by comparison.
  • 26 is a graph showing the effect of annealing temperature of the multilayer selection device of FIG. 21 .
  • a three-dimensional cross-point array device based on a two-terminal memristor has the advantages of a simple structure, high density, and CMOS compatibility, and is therefore in the spotlight as a next-generation technology.
  • the cross-point array memory device has a problem of leakage current caused by a memory cell disposed at an intersection of two access lines. This leakage current limits the maximum size of the array and makes the memory device difficult to operate.
  • IMT insulator-metal-transition
  • MIEC mixed-ion-electron conduction
  • OTS ovonic threshold switching
  • a selection device to which an electrochemical metallization (ECM) technique is applied may be considered.
  • the selection element can suppress leakage current of nonvolatile memory elements, and is an important component in a high-density cross-point array element.
  • Atomic switch-based selection devices use the formation and destruction of conductive filaments, and have the advantage of low leakage current.
  • the selection device based on the electrochemical metallization has a low threshold voltage characteristic that causes incompatibility with the operating voltage range of the memory device during the cross-point array operation, cannot effectively reduce the leakage current, and may cause a sensing error. there is.
  • the threshold voltage of the selection device needs to be matched with the operating voltage of the memory device.
  • a selection device may be configured by including a solid electrolyte and an active metal such as silver (Ag) or copper (Cu).
  • the selection elements are actuated by volatile conductive filaments formed by application of an electric field. When an electric field is applied to the selection element, volatile conductive filaments are formed in the solid electrolyte, and when the electric field is removed, the volatile conductive filaments are spontaneously destroyed.
  • RSM resistive-switching memory
  • the selection elements have a high on-current (I on ) to provide sufficient current for the resistive-switching memory operation. ) is required to have
  • nonvolatile conductive filaments when the selection element operates in a high on-current state of 10 ⁇ A or more, metal atoms are excessively flowed from the active electrode to form nonvolatile conductive filaments. Such nonvolatile conductive filaments generate nonvolatile memory characteristics. In addition, since it is difficult to control the formation of the non-volatile conductive filaments, non-uniform threshold switching behavior may be caused.
  • FIG. 1 is a graph illustrating a relationship between a threshold voltage and a leakage current for a multi-layer selection device according to an embodiment of the present invention.
  • a selection voltage V is applied to the selected cells. select
  • a 1/2 selection voltage 1/2V select
  • the 1/2 selection voltage 1/2V select is smaller than the selection voltage V select .
  • the threshold voltage V th of the selection device 1S is smaller than the 1/2 selection voltage 1/2V select , the selection device is in an on-state during a write operation. In this case, the leakage current of the cross-point array memory device is large, and even when the selection device has a low off current (I off ) and high selectivity, the leakage current is not suppressed and has a large value.
  • the threshold voltage V th of the selection device is greater than the 1/2 selection voltage 1/2V select , the selection devices of neighboring cells are maintained in an off-state. and the selection element of the selected cell is turned on. In this case, the leakage current of the cross-point array memory device may appear small.
  • the threshold voltage of the selection element should have a larger value than the 1/2 selection voltage. Furthermore, in order to reduce the leakage current of the cross-point array memory element, the selection element must have an appropriate threshold voltage characteristic and it is necessary to control the threshold voltage.
  • a multi-layered switching layer is proposed.
  • This multi-layer structure can control defects, in which metal ions can migrate, and increase the interface between switching layers to control filament formation and destruction.
  • FIG. 2 is a schematic diagram illustrating a multi-layer selection device 100 according to an embodiment of the present invention
  • FIG. 3 is a cross-sectional view illustrating the multi-layer selection device 100 according to an embodiment of the present invention.
  • the multilayer selection device 100 includes a substrate 110 , a lower electrode layer 120 , an insulating layer 130 , a switching layer 140 , and an upper electrode layer 150 . .
  • the multilayer selection device 100 includes a substrate 110 ; a lower electrode layer 120 positioned on the substrate; an insulating layer 130 positioned on the lower electrode layer and having a via hole passing through to expose the lower electrode layer; a switching layer 140 positioned on the lower electrode layer in the via hole, performing a switching operation by forming and breaking a conductive filament, and having a multi-layered structure to control the formation of the conductive filament; and an upper electrode layer 150 positioned on the switching layer.
  • the substrate 110 may include various substrates.
  • the substrate 110 may be configured by, for example, a silicon layer 112 and a silicon oxide layer 114 disposed on the silicon layer 112 .
  • this is exemplary and the technical spirit of the present invention is not limited thereto.
  • the lower electrode layer 120 may be positioned on the substrate 110 .
  • the lower electrode layer 120 may include a conductive material, for example, platinum, aluminum, copper, gold, silver, iron, palladium, titanium, zinc, molybdenum, tungsten, nickel, niobium, rubidium, iridium, and alloys thereof. may include at least one of
  • an adhesive layer 122 interposed between the substrate 110 and the lower electrode layer 120 to bond the substrate 110 and the lower electrode layer 120 to each other may be further included.
  • the adhesion between the substrate 110 and the lower electrode layer 120 may be strengthened by the adhesive layer 122 , and uniform adhesion may be achieved.
  • the adhesive layer 122 may include, for example, titanium, titanium nitride, silicon, aluminum, and iridium. However, in some other embodiments, the adhesive layer may be omitted.
  • the insulating layer 130 may be positioned on the lower electrode layer 120 .
  • the insulating layer 130 may include a plurality of via holes 135 penetrating to expose the lower electrode layer 120 .
  • the insulating layer 130 may form a sidewall of the switching layer 140 to individualize the switching layer 140 .
  • the insulating layer 130 may include various insulating materials, and may include, for example, at least one of silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, titanium oxide, tantalum oxide, aluminum oxide, and zirconium oxide. .
  • the switching layer 140 may be positioned on the lower electrode layer 120 in the via hole 135 .
  • the switching layer 140 may perform a switching operation by forming and breaking a conductive filament.
  • the switching layer 140 may be formed of multiple layers to control the threshold voltage by controlling the formation of the conductive filament.
  • the upper electrode layer 150 may be positioned on the switching layer 140 .
  • the upper electrode layer 150 may be formed separately in each of the individualized switching layers 140 .
  • the upper electrode layer 150 may include a conductive material, for example, platinum, aluminum, copper, gold, silver, iron, palladium, titanium, zinc, molybdenum, tungsten, nickel, niobium, rubidium, iridium, and alloys thereof. may include at least one of
  • the switching layer 140 of the multi-layer selection device 100 will be described in detail.
  • the switching layer 140 may include a metal doped layer 160 , a conductive filament forming layer 170 , and a threshold voltage control layer 180 .
  • the switching layer 140 may include a metal doped layer 160 doped with a metal forming the conductive filament; a conductive filament forming layer 170 in which a conductive filament is formed or destroyed by the metal therein; and a threshold voltage control layer 180 for controlling a threshold voltage by controlling the formation of the conductive filament.
  • the metal doped layer 160 may be doped with a metal forming the conductive filament.
  • the metal doped layer 160 may include an insulating material as a matrix, for example, zinc oxide, indium oxide, indium-zinc oxide, indium-gallium oxide, zinc-tin oxide, aluminum-zinc oxide, gallium- Zinc oxide, indium-zinc-tin oxide, indium-gallium-zinc oxide, indium-gallium-tin oxide, hafnium oxide, hafnium-zirconium oxide, zirconium oxide, tantalum oxide, titanium oxide, tungsten oxide, manganese oxide, nickel oxide, and at least one of magnesium oxide.
  • the metal doped layer 160 may be doped with a metal in the insulating material, for example, at least one of silver, copper, iron, gold, titanium, zinc, magnesium, and tin may be doped. .
  • the metal doped layer 160 may have a metal doping concentration in the range of, for example, 0.01% to 50%.
  • a conductive filament may be formed or destroyed by the metal therein.
  • the conductive filaments may be formed or destroyed in the following manner.
  • the conductive filament made of silver when a voltage is applied, silver ions move to the conductive filament-forming layer, and a conductive filament is formed in the conductive filament-forming layer by an oxidation-reduction reaction.
  • the conductive filament expands to electrically connect the upper electrode and the lower electrode. Accordingly, the resistance of the multi-layer selection element is changed from the on-state to the off-state.
  • the applied voltage is removed, the conductive filaments are decomposed into silver ions, and the decomposition may be accelerated by the Rayleigh instability effect.
  • the conductive filament forming layer 170 may include an insulating material as a matrix, for example, zinc oxide, indium oxide, indium-zinc oxide, indium-gallium oxide, zinc-tin oxide, aluminum-zinc oxide, gallium- Zinc oxide, indium-zinc-tin oxide, indium-gallium-zinc oxide, indium-gallium-tin oxide, hafnium oxide, hafnium-zirconium oxide, zirconium oxide, tantalum oxide, titanium oxide, tungsten oxide, manganese oxide, nickel oxide, and at least one of magnesium oxide.
  • the conductive filament forming layer 170 may be configured not to be doped with a metal.
  • the insulating material may be doped with a metal, for example, at least one of silver, copper, iron, gold, titanium, zinc, magnesium, and tin may be doped.
  • the conductive filament forming layer 170 may have, for example, a metal doping concentration in the range of 0.01% to 50%.
  • Insulators constituting each of the metal doped layer 160 and the conductive filament forming layer 170 may be the same or different from each other. Also, the metal doping layer 160 and the conductive filament forming layer 170 may have different metal doping concentrations. The metal doping concentration of the metal doping layer 160 may be greater than the metal doping concentration of the conductive filament forming layer 170 .
  • the threshold voltage control layer 180 may include a material that controls, for example, suppresses the formation of the conductive filament.
  • the threshold voltage control layer 180 may include a material that suppresses diffusion of the metal discharged from the metal doping layer 160 to form the conductive filament.
  • the threshold voltage control layer 180 should not completely block the diffusion of the metal.
  • the material type of the threshold voltage control layer 180, the quality of the layer, and the thickness of the layer need to be controlled to specifically suppress but not completely block the diffusion of the metal. For example, by forming the threshold voltage control layer 180 using an atomic layer deposition method, a layer having a relatively dense quality may be formed and a layer having a relatively thin thickness may be formed.
  • the threshold voltage control layer 180 may include various insulating materials, for example, at least one of silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, titanium oxide, tantalum oxide, aluminum oxide, and zirconium oxide. can do.
  • the metal doped layer 160 may have a thickness of, for example, 3 nm to 20 nm.
  • the conductive filament forming layer 170 may have a thickness of, for example, 15 nm to 50 nm.
  • the threshold voltage control layer 180 may have a thickness of, for example, 1 nm to 5 nm. However, this thickness is exemplary and the technical spirit of the present invention is not limited thereto.
  • the multilayer selection device includes a case that does not include an insulating layer having a via hole.
  • a multi-layer selection device includes: a substrate; a lower electrode layer positioned on the substrate; a switching layer disposed on the lower electrode layer, performing a switching operation by forming and breaking a conductive filament, and comprising a multi-layered switching layer to control a threshold voltage by controlling the formation of the conductive filament; and an upper electrode layer positioned on the switching layer.
  • FIG. 4 is a schematic diagram illustrating the formation and destruction of a conductive filament 190 in the multi-layer selection device 100 according to an embodiment of the present invention.
  • the threshold voltage control layer 180 is not included.
  • the formation and destruction of the conductive filaments 190 formed in the conductive filament forming layer 170 are shown.
  • the metal 192 discharged from the metal doped layer 160 is the lower electrode layer 120 and the upper electrode layer 150 .
  • the metal doped layer 160 may exist by doping the metal 192 in the insulator matrix 168 .
  • the metal may not be doped in the conductive filament forming layer 170 or may be doped to a level that does not form the conductive filament 190 .
  • the conductive filament 190 connecting the lower electrode layer 120 and the upper electrode layer 150 is formed. If it does not form, it does not exhibit a threshold switching behavior, and the off-state is continuously maintained. That is, the conductive filament 190 may be formed only when an electrical signal greater than or equal to the threshold voltage is applied.
  • the metal 192 When an electrical signal is applied from the outside to an on state over a certain level, the metal 192 forms a conductive filament 190 in the conductive filament forming layer 170, and accordingly, the lower electrode layer 120 and the upper electrode layer 150. is electrically connected to The electrical signal becomes a voltage greater than or equal to a threshold voltage. Accordingly, the threshold switching behavior is enabled by the formation of the conductive filament 190 .
  • the movement of the metal 192 in the on state may be performed as follows.
  • the doped metal 192 of the metal doped layer 160 moves to the conductive filament forming layer 170 to move to the conductive filament. (190) can be formed.
  • the metal 192 moves, the metal 192 may move to an atomic state or move to a cation state.
  • the conductive filament 190 the lower electrode layer 120 and the upper electrode layer 150 may be electrically connected. Specifically, the lower electrode layer 120 , the conductive filament forming layer 170 , the metal doped layer 160 , and the upper electrode layer 150 may be physically connected to form an electrical path.
  • the conductive filament 190 may be destroyed, and the metal 192 constituting the conductive filament 190 may move back to the metal doped layer 160 . Accordingly, the conductive filament 190 may have volatile properties. However, this is exemplary and the case where the conductive filament 190 has non-volatile properties is also included in the technical spirit of the present invention.
  • the threshold voltage control layer 180 is included. Similar to the above-described comparative example, the conductive filament 190 may be formed and destroyed. By the formation of the conductive filament 190, the lower electrode layer 120, the threshold voltage control layer 180, the conductive filament forming layer 170, the metal doped layer 160, and the upper electrode layer 150 are physically connected to form an electrical path. can be formed
  • the conductive filament 190 formed on the threshold voltage control layer 180 is in the comparative example. It may be formed under a relatively high voltage, and may have a relatively small dimension. That is, in order to form the conductive filament 190 , the metal 192 must move to the threshold voltage control layer 180 . Since the movement of the metal 192 in the threshold voltage control layer 180 is relatively difficult compared to the conductive filament forming layer 170 , the threshold voltage may be increased.
  • the metal doping layer 160 , the conductive filament forming layer 170 , and the threshold voltage controlling layer 180 constituting the switching layer 140 may be disposed in various ways as follows.
  • FIG 5 is a cross-sectional view showing a switching layer of the multi-layer selection device 100 according to an embodiment of the present invention.
  • the switching layer 140a includes a threshold voltage control layer 180 positioned on the lower electrode layer 120 ; a conductive filament forming layer 170 positioned on the threshold voltage control layer 180; and a metal doped layer 160 positioned on the conductive filament forming layer 170 .
  • the lower electrode layer 120 , the threshold voltage control layer 180 , the conductive filament forming layer 170 , the metal doped layer 160 , and the upper electrode layer 150 may be sequentially stacked.
  • the switching layer 140b includes a metal doped layer 160 positioned on the lower electrode layer 120 ; a conductive filament forming layer 170 positioned on the metal doped layer 160; and a threshold voltage control layer 180 positioned on the conductive filament forming layer 170 .
  • the lower electrode layer 120 , the metal doped layer 160 , the conductive filament forming layer 170 , the threshold voltage control layer 180 , and the upper electrode layer 150 may be sequentially stacked.
  • the threshold voltage control layer 180 may be formed in plurality.
  • the threshold voltage control layer 180 may include a first threshold voltage control layer 181 disposed on a lower side and a second threshold voltage control layer 182 disposed on an upper side thereof.
  • the first threshold voltage control layer 181 may be in physical contact with the lower electrode layer 120 .
  • the second threshold voltage control layer 182 may be in physical contact with the upper electrode layer 150 .
  • the switching layer 140c includes a first threshold voltage control layer 181 positioned on the lower electrode layer 120 ; a conductive filament forming layer 170 positioned on the first threshold voltage control layer 181; a metal doped layer 160 positioned on the conductive filament forming layer 170; and a second threshold voltage control layer 182 positioned on the metal doped layer 160 .
  • the lower electrode layer 120 , the first threshold voltage controlling layer 181 , the conductive filament forming layer 170 , the metal doping layer 160 , the second threshold voltage controlling layer 182 , and the upper electrode layer 150 may be stacked in the order of
  • the switching layer 140d includes a first threshold voltage control layer 181 positioned on the lower electrode layer 120 ; a metal doping layer 160 positioned on the first threshold voltage control layer 181; a conductive filament forming layer 170 positioned on the metal doped layer 160; and a second threshold voltage control layer 182 positioned on the conductive filament forming layer 170 .
  • the lower electrode layer 120 , the first threshold voltage controlling layer 181 , the metal doping layer 160 , the conductive filament forming layer 170 , the second threshold voltage controlling layer 182 , and the upper electrode layer 150 may be stacked in the order of
  • the metal doped layer 160 is positioned on the first threshold voltage control layer 181 and at the same time below the second threshold voltage control layer 182 .
  • a case in which the metal doped layer 160 is located is also included in the technical concept of the present invention. That is, it is a case in which a plurality of metal doped layers 160 are further included.
  • the lower electrode layer 120 , the first threshold voltage control layer 181 , the metal doped layer 160 , the conductive filament forming layer 170 , the metal doped layer 160 , and the second threshold voltage control layer 182 ) and the upper electrode layer 150 may be stacked in this order.
  • a case in which a plurality of conductive filament forming layers 170 are further included is included in the technical concept of the present invention.
  • the lower electrode layer 120 , the first threshold voltage control layer 181 , the conductive filament forming layer 170 , the metal doping layer 160 , the conductive filament forming layer 170 , and the second threshold voltage controlling layer 182 . and an upper electrode layer 150 .
  • the metal doped layer 160 and the conductive filament forming layer 170 may be formed in plurality, respectively.
  • the metal doped layer 160 may include a first metal doped layer 161 disposed on a lower side and a second metal doped layer 162 disposed on an upper side.
  • the conductive filament-forming layer 170 may include a first conductive filament-forming layer 171 disposed on a lower side and a second conductive filament-forming layer 172 disposed on an upper side thereof.
  • the switching layer 140e may include a first metal doped layer 161 disposed on the lower electrode layer 120 ; a first conductive filament forming layer 171 positioned on the first metal doped layer 161; a threshold voltage control layer 180 positioned on the first conductive filament forming layer 171; a second conductive filament forming layer 172 positioned on the threshold voltage control layer 180; and a second metal doped layer 162 positioned on the second conductive filament forming layer 172 .
  • the lower electrode layer 120 , the first metal doped layer 161 , the first conductive filament formation layer 171 , the threshold voltage control layer 180 , the second conductive filament formation layer 172 , and the second metal doped layer 162 , and the upper electrode layer 150 may be stacked in this order.
  • the switching layer 140f includes a first conductive filament forming layer 171 positioned on the lower electrode layer 120 ; a first metal doped layer 161 positioned on the first conductive filament forming layer 171; a threshold voltage control layer 180 positioned on the first metal doped layer 161; a second metal doped layer 162 positioned on the threshold voltage control layer 180; and a second conductive filament forming layer 172 positioned on the second metal doped layer 162 .
  • the lower electrode layer 120 , the first conductive filament forming layer 171 , the first metal doped layer 161 , the threshold voltage control layer 180 , the second metal doped layer 162 , and the second conductive filament forming layer 172 , and the upper electrode layer 150 may be stacked in this order.
  • FIGS. 5 (e) and (f) a case in which either one of the first metal doped layer 161 and the first conductive filament forming layer 171 is omitted is included in the technical concept of the present invention.
  • 6 to 10 are cross-sectional views illustrating a method of manufacturing a multi-layer selection device according to an embodiment of the present invention according to process steps.
  • the formation and removal of various layers for the formation of the multi-layer selection device can be performed using a chemical vapor deposition method, a physical vapor deposition method, and a lithography method well known in the art, so the detailed description is to be omitted.
  • the method of manufacturing the multi-layer selection device may be implemented by applying a conventional CMOS technology.
  • the substrate 110 may be configured by stacking a silicon layer 112 and a silicon oxide layer 114 .
  • the lower electrode layer 120 is formed on the substrate 110 .
  • the adhesive layer 122 may be formed on the substrate 110 .
  • the adhesive layer 122 and the lower electrode layer 120 may be formed using, for example, electron beam evaporation.
  • the insulating layer 130 is formed on the lower electrode layer 120 .
  • the insulating layer 130 may be formed using, for example, plasma enhanced chemical vapor deposition (PECVD).
  • PECVD plasma enhanced chemical vapor deposition
  • a portion of the insulating layer 130 is removed to form a via hole 135 exposing the lower electrode layer 120 .
  • the via hole 135 may be formed using, for example, a KrF lithography method and a reactive ion etching method.
  • a multi-layered switching layer 140 is formed in the via hole 135 to control the formation of the conductive filament to control the threshold voltage.
  • the forming of the switching layer 140 may include: forming a threshold voltage control layer 180 made of an insulating layer and controlling the formation of the conductive filament; forming a conductive filament forming layer 170 on which the conductive filament is formed on the threshold voltage control layer 180 ; and forming a metal doped layer 160 providing a metal to the conductive filaments on the conductive filament forming layer 170 .
  • the forming of the switching layer 140 may include: forming a metal doped layer 160 providing a metal to the conductive filament; forming a conductive filament forming layer 170 on which the conductive filament is formed on the metal doped layer 160; and forming, on the conductive filament forming layer 170 , a threshold voltage control layer 180 including an insulating layer and controlling the formation of the conductive filament.
  • the metal doping layer 160 or the conductive filament forming layer 170 may be formed to have a gradient in the doping concentration of the metal by using simultaneous sputtering using both an oxide target and a metal target.
  • the threshold voltage control layer 180 may be formed using an atomic layer deposition method. Accordingly, a dense and thin layer can be formed.
  • the upper electrode layer 150 is formed on the switching layer 140 to complete the multilayer selection device 100 of FIG. 2 .
  • the upper electrode layer 150 may be formed using, for example, electron beam evaporation.
  • the multilayer selection device 100 may be additionally annealed at a temperature of 100°C to 500°C.
  • a SiO 2 /Si substrate having a silicon oxide layer (SiO 2 ) formed on silicon (Si) was prepared.
  • An adhesive layer and a lower electrode layer were sequentially formed on the substrate by electron beam evaporation.
  • the adhesive layer had a thickness of about 10 nm and included titanium (Ti).
  • the lower electrode layer had a thickness of about 100 nm and included platinum (Pt).
  • an insulating layer was formed on the lower electrode layer using plasma enhanced chemical vapor deposition (PECVD).
  • PECVD plasma enhanced chemical vapor deposition
  • the insulating layer had a thickness of about 100 nm, and included silicon oxide (SiO 2 ).
  • a plurality of via holes passing through the insulating layer were formed using a KrF lithography method and a reactive ion etching method.
  • the via holes had a diameter of 250 nm and a depth of 100 nm.
  • the lower electrode layer was exposed through the via hole.
  • the insulating layer patterned by the via holes is used to isolate cells of the multi-layer selection device.
  • a silicon oxide layer was formed on the lower electrode layer at about 300° C. using an atomic layer deposition method.
  • the silicon oxide layer had a thickness of about 2 nm or a thickness of about 4 nm.
  • a zinc oxide layer was formed on the silicon oxide layer by sputtering.
  • the zinc oxide layer was formed with a zinc oxide target (99.99% purity) in an Ar/O 2 gas environment at a flow rate of 20/1 sccm.
  • the sputtering was performed at a high frequency (RF) power of 150 W.
  • the operating pressure of the sputtering chamber during the formation of the zinc oxide layer was 10 mTorr.
  • the zinc oxide layer had a thickness of about 25 nm.
  • a silver-doped zinc oxide layer was formed on the zinc oxide layer.
  • the silver-doped zinc oxide layer was formed by forming a silver (Ag) target (99.99% purity) and a zinc oxide (ZnO) target (99.99% purity) in an Ar/O 2 gas environment at a flow rate of 20/1 sccm.
  • the silver-doped zinc oxide layers were deposited by simultaneous sputtering.
  • the high frequency (RF) power provided to the zinc oxide target was 150 W
  • the direct current power provided to the silver target was 20 W.
  • the operating pressure of the sputtering chamber during the formation of the silver-doped zinc oxide layer was 10 mTorr.
  • the silver-doped zinc oxide layer had a thickness of about 5 nm.
  • an upper electrode layer was formed on the silver-doped zinc oxide layer by sputtering at 75 W.
  • the upper electrode layer had a thickness of about 60 nm and included platinum (Pt).
  • the silicon oxide layer corresponds to the threshold voltage control layer 180
  • the zinc oxide layer (or silver-undoped zinc oxide layer) corresponds to the conductive filament forming layer 170
  • the silver-doped zinc oxide layer is a metal Corresponds to the doped layer 160 .
  • a single-layer selection device having a Pt/AZO/ZnO/Pt structure was formed in the same manner.
  • the comparative example is a case in which the silicon oxide layer is not included.
  • a ZrO x layer was formed on the lower electrode layer at about 280° C. using an atomic layer deposition method.
  • Zr[N(C 2 H 5 )CH 3 ] 4 TEMAZ
  • ozone was used as an oxygen source.
  • the ZrO x layer had a thickness of about 5 nm.
  • a zinc oxide (ZnO) layer was deposited on the ZrO x layer at 150 W by sputtering.
  • the operating pressure of the sputtering chamber during the formation of the zinc oxide layer was 10 mTorr.
  • the zinc oxide layer had a thickness of about 15 nm.
  • a titanium (Ti) layer was formed on the ZrO x layer by direct current sputtering using a titanium (Ti) target (99.99% purity) at room temperature, and then an upper electrode was formed on the titanium layer.
  • a DC sputtering power of 400 W was applied to the titanium target, and the working pressure of the sputtering chamber was 2 mTorr.
  • the titanium layer could function as an adhesive layer and had a thickness of about 10 nm.
  • the upper electrode layer had a thickness of about 100 nm and included titanium nitride (TiN). Accordingly, a resistance switching memory device having a TiN/Ti/ZnO/ZrO x /Pt structure was completed.
  • the cross-sectional microstructure of the multilayer selection device was observed using a scanning electron microscope (JSM-7800F Prime, JEOL).
  • FIG. 11 is a scanning electron microscope photograph showing a cross-section of a multi-layer selection device according to an embodiment of the present invention.
  • an adhesive layer made of titanium (Ti), a lower electrode layer made of platinum (Pt), and an insulating layer made of silicon oxide (SiO 2 ) are formed on a Si/SiO 2 substrate.
  • a via hole is formed in a portion of the insulating layer. In the via hole, as indicated by a red region, a multi-layer composed of SiO 2 /ZnO/AZO is formed on the lower electrode layer.
  • a silicon oxide layer (SiO 2 ) formed in the via hole is a threshold voltage control layer 180 and may perform a function of controlling a threshold voltage characteristic of the multi-layer selection device.
  • the zinc oxide layer (ZnO) formed in the B-hole is the conductive filament forming layer 170 and may function as a switching layer in which the conductive filament may be formed.
  • FIG. 12 is a graph showing current-voltage characteristics of a multi-layer selection device according to an embodiment of the present invention.
  • the effect of the insertion of the threshold voltage control layer made of silicon oxide on the threshold switching characteristics is examined.
  • an electrical bias was applied to the platinum upper electrode, and the platinum lower electrode was grounded.
  • the threshold voltage control layer is not included.
  • the comparative example had a low level of off current of 10 -13 A.
  • I cc compliance current
  • V th threshold voltage
  • the resistance was changed from the high resistance state (HRS) to the low resistance state (LRS) at a rate of about 10 8 .
  • the low resistance state (LRS) to the high resistance state (HRS) is abruptly changed.
  • the change in resistance from the high resistance state (HRS) to the low resistance state (LRS) is analyzed to be related to the formation of silver (Ag) conductive filaments in the zinc oxide (ZnO) switching layer.
  • a threshold voltage control layer made of silicon oxide having a thickness of 4 nm is included. Examples have low levels of off currents, for example from 10 -14 A to 10 -12 A, for example 10 -13 A.
  • an electroforming phenomenon was exhibited at 3 V at a compliance current of 10 ⁇ A (I cc ). After the electroforming of the device was performed, the voltage was swept from 0 V to 3 V in order to measure the threshold switching of the selection device.
  • a threshold switching behavior of the multi-layer selection device of the embodiment a threshold voltage of 2.2 V, which is higher than that of the comparative example, was measured.
  • the resistance was changed from the high resistance state (HRS) to the low resistance state (LRS) at a ratio of about 10 7 to 10 8 .
  • HRS high resistance state
  • LRS low resistance state
  • the voltage level is different but abruptly changed from the low resistance state (LRS) to the high resistance state (HRS) with a similar behavior to the comparative example.
  • the comparative examples and the examples exhibited a threshold switching behavior with a low off-state current regardless of the presence of the threshold voltage control layer.
  • the threshold voltage control layer made of the 4 nm-thick silicon oxide, it was confirmed that the threshold voltage was changed from 0.7 V to 2.2 V. Accordingly, the threshold voltage control layer may increase the threshold voltage.
  • FIG. 13 is a graph illustrating changes in electrical characteristics according to a thickness of a threshold voltage control layer of a multi-layer selection device according to an embodiment of the present invention.
  • FIG. 13A current-voltage characteristics according to the thickness of the threshold voltage control layer are shown.
  • the comparative example without the threshold voltage control layer exhibited a threshold voltage of 0.7 V.
  • the threshold voltage when the thickness of the threshold voltage control layer made of silicon oxide was 2 nm, the threshold voltage was 1.3 V, and when the thickness of the threshold voltage control layer was 4 nm, the threshold voltage was 2.2 V. it was Accordingly, it can be seen that the threshold voltage increases as the thickness of the threshold voltage control layer increases.
  • the threshold voltage distribution according to the thickness of the threshold voltage control layer is shown.
  • the threshold voltage was measured from 20 repeated threshold switching operations.
  • the comparative example without the threshold voltage control layer showed an average threshold voltage of 0.75 V.
  • the average threshold voltage was 1.27 V
  • the average threshold voltage was 1.95 V. .
  • the threshold voltage of the multi-layer selection device can be increased by inserting the threshold voltage control layer composed of silicon oxide between the conductive filament forming layer composed of zinc oxide and the lower electrode layer, and the thickness of the threshold voltage control layer can also be increased. According to the control, the magnitude of the threshold voltage may be controlled.
  • the silicon oxide layer constituting the threshold voltage control layer When the silicon oxide layer constituting the threshold voltage control layer is formed using an atomic layer deposition method, it has a low density of defects. Silver ions may move through the bonding. Therefore, in order to form a conductive filament by moving silver ions from the metal doped layer composed of silver-doped zinc oxide to the lower electrode layer through the threshold voltage control layer, a high voltage is required because the movement of silver ions in the threshold voltage control layer is difficult. Accordingly, when a threshold voltage control layer is inserted into the electrochemical metallization-based multi-layer selection device, the threshold voltage of the selection device can be controlled.
  • the threshold switching characteristics were measured by applying a pulse to the multilayer selection device of the embodiment.
  • Write pulses of 6 V and 100 ⁇ s and read pulses of 0.6 V and 50 ⁇ s were applied to the upper electrode of the selection device with a relaxation time of 10 ⁇ s.
  • the relaxation time was defined as a time during which a rapid change in the rectification level was measured after the write pulse was applied.
  • the on-switching time of the selection element was measured to be 6 ⁇ s. Also, the selection element returned to its initial off-state at about 10 ⁇ s time. From these results, the multi-layer selection device having the threshold voltage control layer can be stably operated using a pulse operation.
  • FIG. 14 is a graph illustrating current-voltage characteristics under a compliance current of a multi-layer selection device according to an embodiment of the present invention.
  • the threshold switching behavior of the multilayer selection device was measured under various compliance currents (I cc ) of 0.1 ⁇ A, 1 ⁇ A, and 10 ⁇ A.
  • the multilayer selection device had a threshold voltage control layer with a thickness of 4 nm.
  • the selection device having the silicon oxide intervening layer exhibited a low off-state current of 10 -13 A and a high threshold voltage in the range of about 1.8 V to 2 V. Accordingly, it can be seen that the multi-layer selection device has reliable threshold switching characteristics.
  • 15 is a graph illustrating cumulative probability distributions of an on-state and an off-state of a multi-layer selection device according to an embodiment of the present invention.
  • the cumulative probability distribution of the on-state resistance and the off-state resistance was measured using repeated DC measurement.
  • the multilayer selection device had a threshold voltage control layer with a thickness of 4 nm.
  • the resistance distribution was measured during 20 repeated DC voltage operations, and the on-state resistance and off-state resistance were measured at a read voltage of 1 V. As a result, it can be seen that, for example, it has a high selectivity in the range of 10 7 to 10 9 , for example 10 8 , and exhibits reliable on-state resistance distribution and off-state resistance distribution.
  • 16 is a graph illustrating durability characteristics of a multi-layer selection device according to an embodiment of the present invention.
  • the multilayer selection device had a threshold voltage control layer with a thickness of 4 nm.
  • a write pulse of 4 V and 100 ⁇ s and a read pulse of 0.4 V and 50 ⁇ s were repeatedly applied with a relaxation time of 100 ⁇ s between the pulses to evaluate the durability characteristics of the multilayer selection device.
  • the selection element exhibited stable on-operation and off-operation for 10 4 cycles without significant deterioration, and thus it can be seen that it has reliable threshold switching characteristics.
  • 17 is a graph illustrating thermal stability characteristics of a multi-layer selection device according to an embodiment of the present invention.
  • the thermal stability of the multilayer selection device was evaluated at various temperatures.
  • the multilayer selection device had a threshold voltage control layer with a thickness of 4 nm.
  • the on-state resistance and the off-state resistance were measured at 1 V, respectively.
  • the on-state resistance and off-state resistance of the multilayer selection element were maintained up to 300° C. without significant deterioration.
  • the multi-layer selection device including the threshold voltage control layer made of silicon oxide can be used as a selection device for a memory device.
  • FIG. 18 is a schematic diagram of a 1S-1R device in which a multi-layer selection device and a resistance switching memory device are combined according to an embodiment of the present invention.
  • 18A is a case in which a 1S-1R device is configured as a multi-layer selection device that does not include a threshold voltage control layer as a comparative example.
  • 18B is a case in which the 1S-1R device is configured as a multi-layer selection device including a threshold voltage control layer made of silicon oxide having a thickness of 4 nm as an embodiment.
  • the resistance switching memory device has a TiN/Ti/ZnO/ZrO x /Pt structure.
  • the resistance switching memory device includes a lower electrode made of platinum (Pt), a memory layer made of ZrO x and titanium (Ti), and an upper electrode made of titanium nitride (TiN).
  • the lower electrode of the multi-layer selection element and the upper electrode of the resistance switching memory element are electrically connected to each other.
  • a voltage is applied to the upper electrode of the multilayer selection device, and the lower electrode of the resistance switching memory device is grounded.
  • the resistance switching memory device exhibited resistance switching characteristics at a set voltage (V set ) of 2.8 V.
  • 19 is a graph illustrating current-voltage characteristics of a 1S-1R device in which a multi-layer selection device and a resistance switching memory device are combined according to an embodiment of the present invention.
  • a 1S-1R device is configured as a multi-layer selection device that does not include a threshold voltage control layer.
  • the multilayer selection device performed a switching operation at a threshold voltage of 0.7 V, and the resistance switching memory device performed a SET operation at 2.8 V. Since the threshold voltage V th of the multi-layer selection element 1S is smaller than the 1/2 selection voltage 1/2V select , the unselected multi-layer selection element may be in an on-state during a write operation. there is. Accordingly, a large leakage current may appear.
  • a 1S-1R device is configured as a multi-layer selection device including a threshold voltage control layer made of silicon oxide having a thickness of 4 nm.
  • the multilayer selection device when a voltage is applied, the multilayer selection device performs a switching operation at a threshold voltage of 1.9 V, and the resistance switching memory device performs a set operation at 2.8 V. Since the threshold voltage V th of the multi-layer selection element 1S is greater than the 1/2 selection voltage 1/2V select , the unselected multi-layer selection element may be turned off during a write operation. there is. Accordingly, the leakage current may appear small.
  • FIG. 20 is a schematic diagram of a cross-point array device formed using a 1S-1R device in which a multi-layer selection device and a resistance switching memory device are combined according to an embodiment of the present invention.
  • 20A is a case in which a 1S-1R device is configured as a multi-layer selection device that does not include a threshold voltage control layer as a comparative example.
  • 20 (b) is a case in which the 1S-1R device is configured as a multi-layer selection device including a threshold voltage control layer made of silicon oxide having a thickness of 4 nm as an embodiment.
  • the selection voltage V select is required to be greater than the set voltage V set .
  • a 1/2 select voltage (1/2V select ) may be used to operate the 1S-1R cross-point array memory.
  • the write select voltage V select is applied to the word line 1 WL1 , the bit line 4 BL4 is grounded, and the 1/2 select voltage 1/2V select is applied to unselected word lines and bits. applied to the lines. In this case, a leakage current may occur in unselected cells located on the selected word line 1 (WL1) and bit line 4 (BL4).
  • the leakage current at the 1/2 selection voltage (1/2V select ) may be represented as low as 10 -13 A.
  • the leakage current at the 1/2 selection voltage (1/2V select ) is increased to 10 ⁇ 6 A. Also, it may cause a sensing error in other adjacent cells. Therefore, in order to reduce the leakage current of the resistive switching memory device in the cross-point array memory, it is necessary to increase the threshold voltage of the electrochemical metallization-based selection device. From the above results, the threshold voltage control layer made of silicon oxide may affect the threshold voltage and switching characteristics of the multi-layer selection device.
  • an electrochemical metallization-based threshold switching multilayer selection device into which a threshold voltage control layer made of silicon oxide is inserted was manufactured using sputtering and atomic layer deposition.
  • the silicon oxide was formed using an atomic layer deposition method.
  • the manufactured multi-layer selection device had a selectivity of 10 8 and had a controllable threshold voltage characteristic in the range of 0.6 V to 2.2 V by controlling the thickness of the silicon oxide constituting the threshold voltage control layer. By inserting the threshold voltage control layer, a controllable threshold voltage characteristic of the multi-layer selection device is realized.
  • the multilayer selection device exhibited reliable threshold switching characteristics during AC operation up to 10 4 cycles. In addition, the thermal stability of the multilayer selection device was maintained up to a temperature of 300° C. without significant deterioration.
  • the leakage current of the memory device was compared at a 1/2 selection voltage (1/2V select ) depending on selection devices having different threshold voltages.
  • 1/2V select 1/2 selection voltage
  • the threshold voltage of the multi-layer selection device is induced to be higher than the set voltage of the resistance switching memory device, and the leakage current of the memory cell is 10 -6 A to 10 ⁇ It can be controlled to decrease to 13 A.
  • an electrochemical metallization-based threshold switching multilayer selection device having a wide range of controllable threshold voltages can be applied to a high-density cross-point array memory.
  • FIG. 21 is a schematic diagram illustrating a multi-layer selection device 100 according to another embodiment of the present invention.
  • the multi-layer selection device 100 according to this embodiment is a modified or changed configuration of a part of the multi-layer selection device 100 of FIG. 2 , and thus may be referenced to each other, and a duplicate description will be omitted.
  • the multilayer selection device 100 includes a substrate 110 , a lower electrode layer 120 , an insulating layer 130 , a switching layer 140 , and an upper electrode layer 150 .
  • the multi-layer selection device 100 includes a substrate 110 , a lower electrode layer 120 positioned on the substrate; an insulating layer 130 positioned on the lower electrode layer and having a via hole passing through to expose the lower electrode layer; a switching layer 140 positioned on the lower electrode layer in the via hole, performing a switching operation by forming and breaking a conductive filament, and having a doping concentration gradient of a metal forming the conductive filament 140; and an upper electrode layer 150 positioned on the switching layer.
  • the switching layer 140 may include a first metal doped layer 141 , a conductive filament forming layer 142 , and a second metal doped layer 143 .
  • the switching layer 140 is located on the lower electrode layer, the first metal doped layer 141 doped with a metal forming the conductive filament;
  • a conductive filament-forming layer 142 located on the first metal doped layer, in which the conductive filament is formed or destroyed by the metal, and a metal that is located on the conductive filament-forming layer and forms the conductive filament
  • a doped second metal doped layer 143 may be included.
  • first metal doped layer 141 and the second metal doped layer 143 reference may be made to the description of the metal doping 160 of FIG. 2 .
  • the first metal doped layer 141 and the second metal doped layer 143 may be doped with the same metal or doped with different metals.
  • insulating materials constituting each of the first metal doped layer 141 , the conductive filament forming layer 142 , and the second metal doped layer 143 may be the same or different from each other.
  • the conductive filament-forming layer 142 may refer to the conductive filament-forming layer 170 of FIG. 2 .
  • the first metal doped layer 141 , the conductive filament forming layer 142 , and the second metal doped layer 143 constituting the switching layer 140 may have different metal doping concentrations.
  • the first metal doped layer 141 and the second metal doped layer 143 may have a first metal doping concentration, and the conductive filament forming layer 142 may have a second metal doping concentration lower than the first metal doping concentration. there is.
  • first metal doped layer 141 and the second metal doped layer 143 may have a first metal doping concentration, and the conductive filament forming layer 142 may be undoped with a metal.
  • the conductive filament forming layer 142 has a first metal doping concentration
  • the first metal doped layer 141 and the second metal doped layer 143 have a lower second metal than the first metal doping concentration.
  • a case having a doping concentration is also included in the technical spirit of the present invention.
  • the metal doping concentrations of the first metal doped layer 141 and the second metal doped layer 143 may be the same or different from each other.
  • the doping concentration of the first metal and the doping concentration of the second metal may be different depending on a base material and a doped metal.
  • the first metal doping concentration may be, for example, in the range of 0.01% to 50%
  • the second metal doping concentration is, For example, it may range from 0.01% to 50%.
  • FIG. 22 is a schematic diagram illustrating the formation and destruction of conductive filaments in the multilayer selection device of FIG. 21 .
  • the first metal doped layer 141 and the second metal doped layer 143 may exist by doping the insulator matrix 145 with the metal 146 .
  • the metal may not be doped in the conductive filament forming layer 142 or may be doped to a level that does not form the conductive filament 147 .
  • the doped metal of the first metal doped layer 141 and the second metal doped layer 143 is a conductive filament forming layer 142 . ) to form a conductive filament 147 .
  • the metal may move in an atomic state or in a cation state.
  • the conductive filament 147 the lower electrode layer 120 and the upper electrode layer 150 may be electrically connected.
  • the lower electrode layer 120 , the metal 146 doped in the first metal doped layer 141 , the conductive filament 147 , the metal 146 doped in the second metal doped layer 143 , and the upper electrode layer 150 may be physically connected to form an electrical path.
  • the conductive filament 147 may be destroyed, and the metal constituting the conductive filament 147 is again the first metal doped layer 141 or the second metal doped layer 143 . ) can be moved to Accordingly, the conductive filament 147 may have volatile properties. However, this is an example, and a case in which the conductive filament 147 has non-volatile properties is also included in the technical spirit of the present invention.
  • the forming of the switching layer 140 may be formed to have a gradient in the doping concentration of the metal using simultaneous sputtering using both an oxide target and a metal target.
  • FIG. 23 is a graph showing the comparison of current-voltage characteristics of the multi-layer selection device and the single-layer selection device of FIG. 21 .
  • a current-voltage characteristic under a compliance current (I cc ) of 100 ⁇ A for the Pt/AZO/Pt structure as a comparative example is shown.
  • I cc a compliance current
  • the compliance current was increased to exhibit resistance switching memory characteristics in the case of 1 mA.
  • silver ions in the silver-doped zinc oxide layer become excess, and thus the excess silver ions form non-volatile conductive filaments.
  • a negative bias is required to induce Joule heating of the current.
  • a multilayer structure such as AZO/ZnO/AZO may be proposed.
  • the silver-undoped zinc oxide layer interposed between the silver-doped zinc oxide layers may prevent excessive inflow of silver ions, thereby suppressing the formation of nonvolatile conductive filaments.
  • the current-voltage characteristic under a compliance current of 1 mA for the Pt/AZO/ZnO/AZO/Pt structure as an embodiment is shown.
  • the volatile threshold switching characteristic was exhibited even at a relatively high compliance current.
  • the off current (I off ) was rapidly changed from the compliance current.
  • the multilayer selection device has, for example, a high selectivity of 10 10 , a high on-current density of 2 MA cm ⁇ 2 , and a low off current (I off ) of 10 ⁇ 13 A .
  • the multi-layer selection device has a high selectivity of 10 9 to 10 11 , a high on-current density of 1 MA cm -2 to 20 MA cm -2 , and a low off-current of 10 -15 A to 10 -12 A ( I off ) can be seen.
  • threshold switching characteristics of the multi-layer selection device will be described.
  • the threshold switching characteristic may be provided by the formation and destruction of conductive filaments through a solid electrolyte layer such as ZnO.
  • a solid electrolyte layer such as ZnO.
  • silver ions in the silver-doped zinc oxide layers pass through the zinc vacancies by an electric field. It can be easily diffused into the silver-undoped zinc oxide layer.
  • silver ions included in the silver-doped zinc oxide layer diffuse through the silver-doped zinc oxide layer, so that silver atoms on the surface of the upper electrode or the lower electrode are reduced. .
  • the silver atoms may form a conductive filament electrically connected to the upper electrode and the lower electrode.
  • the formed conductive filament has non-volatile properties or volatile properties, depending on the amount of silver present in the silver-undoped zinc oxide layer. For example, when the amount of silver is large, the conductive filament has non-volatile properties. Therefore, it is possible to limit the amount of silver ions diffused into the silver-undoped zinc oxide layer by controlling the silver doping concentration of the silver-doped zinc oxide layer, and accordingly, the volatile conductive filaments in the silver-undoped zinc oxide layer can be induced to form.
  • the volatile conductive filaments When the volatile conductive filaments are formed at the threshold voltage V th , the volatile conductive filaments are maintained while the electric field is maintained, and a current may flow between the upper electrode and the lower electrode.
  • the volatile conductive filaments have a tendency to be decomposed into nanoparticles to reduce surface energy, and thus may have a nano size and a cylindrical shape.
  • silver atoms constituting the volatile conductive filament are ionized into silver ions to reduce surface energy, and thus the volatile conductive filament is decomposed. Accordingly, the multi-layer selection device returns to the current level of the initial off current (I off ) state.
  • 24 is a graph illustrating a comparison of cumulative probability distributions of threshold voltages of the multi-layer selection device and the single-layer selection device of FIG. 21 .
  • the positive threshold voltage was an average of 0.29 V
  • the standard deviation was 0.07 V
  • the negative threshold voltage was the average of -0.26 V
  • the standard deviation was 0.05 V.
  • the positive threshold voltage was an average of 0.73 V
  • the standard deviation was 0.02 V
  • the negative threshold voltage was the average of -0.59 V
  • the standard deviation was 0.04 V.
  • the absolute value of the mean was larger and the standard deviation was smaller. Therefore, it is analyzed that the multilayer selection device of the embodiment has higher reliability.
  • 25 is a graph illustrating durability characteristics of the multi-layer selection device and the single-layer selection device of FIG. 21 by comparison.
  • a program pulse of 2 V and 50 ⁇ s and a read pulse of 0.2 V and 100 ⁇ s are repeatedly applied with a relaxation time of 100 ⁇ s between the pulses to evaluate the durability characteristics of the multilayer selection device did.
  • off-failure was shown after 10 3 cycles.
  • the comparative example showed stable on-operation and off-operation even after 10 4 cycles or more cycles after destruction.
  • conductive filaments may be randomly formed in the switching layer. Random growth of these conductive filaments may reduce the reliability and durability of the single layer selection device.
  • the multilayer selection device since silver ions forming conductive filaments in the silver-undoped zinc oxide layer are insufficient, this tendency of random formation can be relatively reduced. Therefore, it is analyzed that the multilayer selection device of the embodiment has improved reliability characteristics and durability characteristics. It is analyzed that the multi-layer selection device provides stable operation at an operating speed of 180 ns.
  • 26 is a graph showing the effect of annealing temperature of the multilayer selection device of FIG. 21 .
  • the current-voltage characteristics according to the annealing temperature of the multi-layer selection device are shown.
  • the annealing temperature was 100 °C, it exhibited a threshold switching characteristic having an off current of 1.7 x 10 -11 A level, when the annealing temperature is 200 °C, an off current of 1.0 x 10 -12 A level
  • the eggplant exhibited threshold switching characteristics, and when the annealing temperature was 300° C., it exhibited threshold switching characteristics having a relatively low off current of 1.0 ⁇ 10 ⁇ 13 A level. It can be seen that as the annealing temperature increases, the off-state current of the multi-layer selection device decreases. Therefore, it was analyzed that the threshold switching characteristics of the multilayer selection device were significantly affected by the annealing temperatures.
  • the annealing temperature is about 300°C.
  • the off-state resistance R off according to the annealing temperature of the multilayer selection device is shown.
  • the off-state resistance was measured at a voltage of 0.3 V for 20 devices.
  • the cumulative probability distribution of the off-state resistance according to the annealing temperature of the multilayer selection device is shown.
  • the off-state resistance was measured at a voltage of 0.3 V for 40 consecutive operating cycles. Compared to other annealing temperatures, the variation in off-state resistance was small when the annealing temperature was 300°C. It is analyzed that this characteristic can be induced as the crystallinity of the zinc oxide layer increases by the annealing. In the case where the annealing temperature is 300° C., silver ions may easily migrate by increasing the crystallinity of the zinc oxide layer, and defects of zinc oxide that may form conductive filaments may be reduced.
  • annealing at 300° C. can effectively reduce the variance of the off-current (I off ) and off-resistance (R off ) of the multilayer selection device.
  • a multilayer selection device having a Pt/AZO/ZnO/AZO/Pt structure doped with silver at various concentrations was prepared.
  • a multi-layer selective device was manufactured using a sputtering method. By controlling the doping concentration of silver in the silver-doped zinc oxide layer, the formation of conductive filaments was controlled, and a high ion density of 2 MA cm ⁇ 2 was achieved. After annealing at 300° C., the device had a low off current (I off ) of 10 ⁇ 13 A.
  • the selection device to which the multilayer structure is applied has increased ion density and durability compared to the selection device having a single layer structure.
  • the multilayer selection device exhibited a bidirectional threshold switching characteristic having a high selectivity of 10 10 , a low off current of 10 ⁇ 13 A, and a high ion density of 2 MA cm ⁇ 2 .
  • the multilayer selection device exhibited a switching time of 180 ns in a pulsed operation.
  • multi-layer selection device When the multi-layer selection device was connected to a ZrO x -based resistance switching memory to form a 1S-1R device, the leakage current was significantly suppressed to a level of 2 x 10 -13 A, and stable set/reset behavior was exhibited during pulse operations. . Therefore, multi-layer selection devices with controlled silver-doped layers can be applied to high-density cross-point memory devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 문턱 전압을 제어하여 낮은 누설 전류를 나타내는 다중층 선택 소자를 제공한다. 본 발명의 일 실시예에 의하면, 상기 다중층 선택 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층; 상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트의 형성을 제어하도록 다중층으로 이루어진 스위칭층; 및 상기 스위칭층 상에 위치하는 상부 전극층;을 포함한다.

Description

다중층 선택 소자 및 그 제조 방법
본 발명의 기술적 사상은 반도체 소자에 관한 것으로서, 보다 상세하게는 다중층 선택 소자 및 그 제조 방법에 관한 것이다.
차세대 메모리 구조로서, 교차점 어레이(cross-point array) 구조가 고밀도 메모리 소자에 사용될 가능성이 있다. 그러나, 이러한 교차점 어레이 구조는 이웃 셀에서 누설되는 전류에 의하여 쓰기 오류 및 읽기 오류가 발생할 우려가 있으며, 이에 따라 어레이 크기를 증가시키기 어려움이 있다. 따라서, 이러한 전류의 누설을 억제할 수 있는 선택 소자가 요구된다. 현재까지는, 이러한 선택 소자로서, 터널 장벽, 혼합-이온-전자 전도(mixed-ionic-electronic conduction, MIEC), 절연체-금속-전이(insulator-metal-transition, IMT), 오보닉 문턱 스위칭(ovonic threshold switching, OTS), 및 다이오드형 셀렉터 등이 제안되고 있다. 그러나, 상기 선택 소자들에서도 누설 전류가 여전히 높은 수준으로 나타나는 문제점이 있다.
<선행기술문헌>
<특허문헌>
한국특허출원번호 제10-2016-0010338호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 낮은 누설 전류를 나타내는 다중층 선택 소자 및 그 제조방법을 제공하는 것이다. 그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
본 발명의 일 관점에 의하면, 다중층 선택 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트의 형성을 제어하도록 다중층으로 이루어진 스위칭층; 및 상기 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층은, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층; 그 내부에서 상기 금속에 의하여 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층; 및 상기 전도성 필라멘트의 형성을 제어하여 문턱전압을 제어하는 문턱전압 제어층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층은, 상기 하부 전극층 상에 위치한 문턱전압 제어층; 상기 문턱전압 제어층 상에 위치한 전도성 필라멘트 형성층; 및 상기 전도성 필라멘트 형성층 상에 위치한 금속 도핑층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층은, 상기 하부 전극층 상에 위치한 제1 문턱전압 제어층; 상기 제1 문턱전압 제어층 상에 위치한 전도성 필라멘트 형성층; 상기 전도성 필라멘트 형성층 상에 위치한 금속 도핑층; 및 상기 금속 도핑층 상에 위치한 제2 문턱전압 제어층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층은, 상기 하부 전극층 상에 위치한 제1 문턱전압 제어층; 상기 제1 문턱전압 제어층 상에 위치한 금속 도핑층; 상기 금속 도핑층 상에 위치한 전도성 필라멘트 형성층; 및 상기 전도성 필라멘트 형성층 상에 위치한 제2 문턱전압 제어층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층은, 상기 하부 전극층 상에 위치한 제1 금속 도핑층; 상기 제1 금속 도핑층 상에 위치한 제1 전도성 필라멘트 형성층; 상기 제1 전도성 필라멘트 형성층 상에 위치한 문턱전압 제어층; 상기 문턱전압 제어층 상에 위치한 제2 전도성 필라멘트 형성층; 및 상기 제2 전도성 필라멘트 형성층 상에 위치한 제2 금속 도핑층;을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 스위칭층은, 상기 하부 전극층 상에 위치한 제1 전도성 필라멘트 형성층; 상기 제1 전도성 필라멘트 형성층 상에 위치한 제1 금속 도핑층; 상기 제1 금속 도핑층 상에 위치한 문턱전압 제어층; 상기 문턱전압 제어층 상에 위치한 제2 금속 도핑층; 및 상기 제2 금속 도핑층 상에 위치한 제2 전도성 필라멘트 형성층;을 포함할 수 있다.본 발명의 일 실시예에 의하면, 상기 금속 도핑층에 도핑된 상기 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하고, 상기 전도성 필라멘트는 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되고, 상기 전기적 신호가 제거되면 파괴되는 휘발성 특성을 가질 수 있다.
본 발명의 일 실시에에 따르면, 상기 스위칭층에서 상기 다중층은 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가질 수 있다.
본 발명의 일 실시에에 따르면, 상기 스위칭층은, 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층과, 상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층과, 상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 다중층 선택 소자의 제조방법은, 기판을 제공하는 단계; 상기 기판 상에 하부 전극층을 형성하는 단계; 상기 하부 전극층 상에 절연층을 형성하는 단계; 상기 절연층의 일부 영역을 제거하여, 상기 하부 전극층을 노출하는 비아홀을 형성하는 단계; 상기 비아홀 내에 상기 전도성 필라멘트의 형성을 제어하도록 다중층으로 이루어진 스위칭층을 형성하는 단계; 및 상기 스위칭층 상에 상부 전극층을 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 상부 전극층을 형성하는 단계를 수행한 후에, 상기 다중층 선택 소자를 100℃ 내지 500℃의 온도에서 어닐링하는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상에 의할 경우, 실리콘 산화물(SiO2)로 구성된 문턱전압 제어층의 삽입에 의하여 넓은 범위의 제어가능한 문턱 전압을 가지는 문턱 스위칭 선택 소자를 제공할 수 있다. 또한, 이러한 다중층 구조를 사용하면, 높은 온-전류 상태에서 은 이온들이 과잉으로 유입되는 것을 방지하여, 전도성 필라멘트들의 형성을 용이하게 제어할 수 있다.
이러한 다중층 선택 소자는, 이온들의 이동에 의한 전도성 필라멘트들의 형성을 이용하며, 단순한 구조, CMOS 호환성 및 높은 선택성의 장점으로 교차점 어레이 메모리를 구현할 수 있다. 일반적으로 전도성 필라멘트들의 형성을 제어하기가 어려우므로, 선택 소자의 불균일성과 신뢰성이 문제가 될 수 있다. 여기에서, 은이 도핑된 아연 산화물층을 포함하는 다중층 선택 소자가 제안되었다. 이러한 다중층 구조를 사용하면, 높은 온-전류 상태에서 은 이온들이 과잉으로 유입되는 것을 방지하여, 전도성 필라멘트들의 형성을 용이하게 제어할 수 있다.
또한, 상기 다중층 선택 소자는 실리콘 산화물로 구성된 문턱전압 제어층을 삽입함으로써, 다중층 구조의 제어가능한(Tunable) 문턱 전압 특성을 가질 수 있다.
본 발명의 기술적 사상에 따른, 넓은 범위의 제어가능한 문턱 전압 특성을 가지는 다중층 선택 소자를 이용하여 문턱 전압을 제어하여 고밀도 교차점 어레이 소자의 누설 전류를 감소시킬 수 있다. 상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 다중층 선택 소자에 대하여 문턱 전압과 누설 전류의 관계를 설명하는 그래프들이다.
도 2는 본 발명의 일실시예에 따른 다중층 선택 소자를 나타내는 개략도이다.
도 3은 본 발명의 일실시예에 따른 다중층 선택 소자를 나타내는 단면도이다.
도 4는 본 발명의 일실시예에 따른 다중층 선택 소자에서 전도성 필라멘트의 형성과 파괴를 설명하는 개략도이다.
도 5는 본 발명의 일실시예에 따른 다중층 선택 소자의 스위칭층을 나타내는 단면도들이다.
도 6 내지 도 10은 본 발명의 일실시예에 따른 다중층 선택 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.
도 11은 본 발명의 일실시예에 따른 다중층 선택 소자의 단면을 나타내는 주사전자현미경 사진이다.
도 12는 본 발명의 일실시예에 따른 다중층 선택 소자의 전류-전압 특성을 나타내는 그래프들이다.
도 13는 본 발명의 일실시예에 따른 다중층 선택 소자의 문턱전압 제어층의 두께에 따른 전기적 특성 변화를 나타내는 그래프들이다.
도 14는 본 발명의 일실시예에 따른 다중층 선택 소자의 컴플라이언스 전류 하에서의 전류-전압 특성을 나타내는 그래프이다.
도 15는 본 발명의 일실시예에 따른 다중층 선택 소자의 온-상태 및 오프-상태의 누적확률분포를 나타내는 그래프이다.
도 16은 본 발명의 일실시예에 따른 다중층 선택 소자의 내구성 특성을 나타내는 그래프이다.
도 17은 본 발명의 일실시예에 따른 다중층 선택 소자의 열안정성 특성을 나타내는 그래프이다.
도 18은 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 결합된 1S-1R 소자의 개략도이다.
도 19는 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 결합된 1S-1R 소자의 전류-전압 특성을 나타내는 그래프들이다.
도 20은 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 결합된 1S-1R 소자를 이용하여 형성한 교차점 어레이 소자의 개략도이다.
도 21은 본 발명의 다른 실시예에 따른 다중층 선택 소자를 나타내는 개략도이다.
도 22는 도 21의 다중층 선택 소자에서 전도성 필라멘트의 형성과 파괴를 설명하는 개략도이다.
도 23은 도 21의 다중층 선택 소자와 단일층 선택 소자의 전류-전압 특성을 비교하여 나타내는 그래프이다.
도 24는 도 21의 다중층 선택 소자와 단일층 선택 소자의 문턱 전압의 누적확률분포를 비교하여 나타내는 그래프이다.
도 25는 도 21의 다중층 선택 소자와 단일층 선택 소자의 내구성 특성을 비교하여 나타내는 그래프이다.
도 26은 도 21의 다중층 선택 소자의 어닐링 온도 영향을 나타내는 그래프들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
2 단자 멤리스터(memristor)를 기반하는 3차원 교차점 어레이 소자는 단순한 구조, 고밀도, 및 CMOS 호환성의 장점을 가지므로 차세대 기술로 각광을 받고 있다. 그러나, 상기 교차점 어레이 메모리 소자는 두 개의 엑세스 라인들의 교차점에 배치된 메모리 셀에서 야기되는 누설 전류의 문제점이 있다. 이러한 누설 전류에 의하여, 상기 어레이의 최대 크기가 제한되고, 메모리 소자가 작동하기 어렵게 된다. 따라서, 상기 누설 전류에 관련된 문제점을 극복하기 위하여, 고집적 메모리 구조에서 다양한 소자들이 연구되어 왔고, 예를 들어 절연체-금속-전이(insulator-metal-transition, IMT), 혼합-이온-전자 전도(mixed-ionic-electronic conduction, MIEC), 오보닉 문턱 스위칭(ovonic threshold switching, OTS) 등이 제안되고 있다. 그러나, 이러한 소자들은 높은 오프 전류에 의하여 높은 수준의 누설 전류가 발생하는 한계가 있다.
낮은 누설 전류를 구현하기 위한 방법으로서, 전기화학적 금속화(electrochemical metallization, ECM) 기술을 적용한 선택소자를 고려할 수 있다. 선택 소자는 비휘발성 메모리 소자들의 누설 전류를 억제할 수 있고, 고밀도 교차점 어레이 소자에서 중요한 구성요소이다. 원자 스위치 기반의 선택 소자들은 전도성 필라멘트들의 형성과 파괴를 이용하며, 낮은 누설 전류를 가지는 장점이 있다.
그러나, 전기화학적 금속화를 기반한 선택 소자는 교차점 어레이 동작 도중에 메모리 소자의 동작 전압 범위에 호환되지 못하는 문제점을 야기하는 낮은 문턱 전압 특성을 가지며, 누설 전류를 효과적으로 감소시키기 못하고, 감지 오류를 발생시킬 수 있다. 다시 말하면, 상기 전기화학적 금속화 기반 선택 소자의 낮은 누설 전류 특성을 유지하기 위하여, 상기 선택 소자의 문턱 전압이 메모리 소자의 동작 전압과 조화될 필요가 있다.
이러한 전기화학적 금속화를 위하여는, 고상 전해질과 은(Ag) 또는 구리(Cu) 등과 같은 활성 금속을 포함하여 선택 소자를 구성할 수 있다. 상기 선택 소자들은, 전기장이 인가에 의하여 형성된 휘발성 전도성 필라멘트들에 의하여 작동된다. 상기 선택 소자에 전기장이 인가되면, 고상 전해질 내에 휘발성 전도성 필라멘트들이 형성되고, 전기장이 제거되면, 상기 휘발성 전도성 필라멘트들이 자발적으로 파괴된다. 이러한 전기화학적 금속화 기반 선택 소자들이 저항 스위칭 메모리(resistive-switching memory, RSM)와 연결되어 작동되는 경우에는, 상기 선택 소자들은 저항 스위칭 메모리 동작을 위한 충분한 전류를 제공하도록 높은 온-전류(Ion)를 가지는 것이 요구된다.
그러나, 상기 선택 소자가 10 μA 이상의 높은 온-전류 상태에서 작동하는 경우에는, 활성 전극으로부터 금속 원자들이 과잉 유입되어, 비휘발성 전도성 필라멘트들이 형성된다. 이러한 비휘발성 전도성 필라멘트에 의하여, 비휘발성 메모리 특성이 발생하게 된다. 또한, 상기 비휘발성 전도성 필라멘트의 형성을 제어하는 것이 어려우므로, 불균일한 문턱 스위칭 거동이 야기될 수 있다.
따라서, 신뢰성있는 문턱 스위칭 거동을 위해 금속 원자들의 과잉 유입을 방지할 필요가 있다. 이러한 과잉 유입 방지를 위하여 다른 농도의 은을 가지는 다중층 구조가 선택 소자들에 적용될 수 있고, 농도 조절을 통해 유입 되는 금속 원자들의 양을 제어할 수 있고 이에 따라 소자의 선택성과 신뢰성을 증가시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 다중층 선택 소자에 대하여 문턱 전압과 누설 전류의 관계를 설명하는 그래프들이다.
도 1의 (a)를 참조하면, 1S-1R(one selector-one resistor)로 구성된 교차점 어레이 메모리 소자에서, 전체 셀의 절반이 선택되어 메모리 동작을 수행하는 경우에는, 선택된 셀들에는 선택 전압(Vselect)이 인가되고, 선택되지 않은 이웃 셀들에 1/2 선택 전압(1/2Vselect)이 인가된다. 상기 1/2 선택 전압(1/2Vselect)은 상기 선택 전압(Vselect)에 비하여 작다. 선택 소자(1S)의 문턱 전압(Vth)이 상기 1/2 선택 전압(1/2Vselect)에 비하여 작은 경우에는, 쓰기 동작 동안에 상기 선택 소자는 온-상태가 된다. 이러한 경우에는, 상기 교차점 어레이 메모리 소자의 누설 전류가 크게 나타나며, 심지어는 상기 선택 소자가 낮은 오프 전류(Ioff)를 가지고 높은 선택성을 가지는 경우에도 상기 누설 전류가 억제되지 않고 큰 값을 가지게 된다.
도 1의 (b)를 참조하면, 상기 선택 소자의 문턱 전압(Vth)이 상기 1/2 선택 전압(1/2Vselect)에 비하여 큰 경우에는, 이웃 셀들의 선택 소자들은 오프-상태로 유지되고, 선택된 셀의 선택 소자는 온-상태가 된다. 이러한 경우에는, 교차점 어레이 메모리 소자의 누설 전류가 작게 나타날 수 있다.
따라서, 상기 이웃 셀들에 의하여 야기되는 누설 전류를 방지하기 위하여, 상기 선택 소자의 문턱 전압은 상기 1/2 선택 전압에 비하여 큰 수치를 가져야 한다. 더 나아가. 상기 교차점 어레이 메모리 소자의 누설 전류를 감소시키기 위하여, 상기 선택 소자는 적절한 문턱 전압 특성을 가져야 하며, 문턱 전압을 제어할 필요가 있다.
본 발명의 기술적 사상에 따르면, 이러한 전기화학적 금속화 기반 선택 소자의 문턱 전압을 제어하기 위하여, 다중층 구조의 스위칭층을 제안한다. 이러한 다중층 구조는 결함들을 제어할 수 있고, 상기 결함에서는 금속 이온들이 이동할 수 있고, 필라멘트 형성 및 파괴를 제어하도록 스위칭층들 사이의 계면을 증가시킬 수 있다.
도 2는 본 발명의 일실시예에 따른 다중층 선택 소자(100)를 나타내는 개략도이고, 도 3은 본 발명의 일실시예에 따른 다중층 선택 소자(100)를 나타내는 단면도이다.
도 2 및 도 3을 참조하면, 다중층 선택 소자(100)는, 기판(110), 하부 전극층(120), 절연층(130), 스위칭층(140), 및 상부 전극층(150)을 포함한다.
구체적으로, 다중층 선택 소자(100)는, 기판(110); 상기 기판 상에 위치하는 하부 전극층(120); 상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층(130); 상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트의 형성을 제어하도록 다중층으로 이루어진 스위칭층(140); 및 상기 스위칭층 상에 위치하는 상부 전극층(150);을 포함할 수 있다.
기판(110)은 다양한 기판을 포함할 수 있다. 기판(110)은, 예를 들어 실리콘층(112) 및 실리콘층(112) 상에 실리콘 산화물층(114)이 위치하여 구성될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
하부 전극층(120)은 기판(110) 상에 위치할 수 있다. 하부 전극층(120)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
또한, 기판(110)과 하부 전극층(120) 사이에 개재되어, 기판(110)과 하부 전극층(120)을 서로 접착시키는 접착층(122)을 더 포함할 수 있다. 접착층(122)에 의하여 기판(110)과 하부 전극층(120) 사이의 접착이 더 강해질 수 있고, 균일한 접착이 이루어 질 수 있다. 접착층(122)은, 예를 들어 티타늄, 티타늄 질화물, 실리콘, 알루미늄, 및 이리듐을 포함할 수 있다. 그러나, 몇몇 다른 실시 예들에 있어서, 접착층은 생략될 수도 있다.
절연층(130)은 하부 전극층(120) 상에 위치할 수 있다. 절연층(130)은 하부 전극층(120)을 노출하도록 관통하는 복수의 비아홀들(135)을 포함할 수 있다. 절연층(130)은 스위칭층(140)의 측벽을 형성하여, 스위칭층(140)을 개별화할 수 있다. 절연층(130)은 다양한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 지르코늄 산화물 중 적어도 어느 하나를 포함할 수 있다.
스위칭층(140)은 비아홀(135) 내에서 하부 전극층(120) 상에 위치할 수 있다. 스위칭층(140)은 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행할 수 있다. 나아가, 스위칭층(140)은 상기 전도성 필라멘트의 형성을 제어하여 문턱전압을 제어하도록 다중층으로 이루어질 수 있다.
상부 전극층(150)은 스위칭층(140) 상에 위치할 수 있다. 상부 전극층(150)은 개별화된 스위칭층(140) 각각에 분리되어 형성될 수 있다. 상부 전극층(150)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
이하에서는, 다중층 선택 소자(100)의 스위칭층(140)에 대하여 상세하게 설명하기로 한다.
스위칭층(140)은, 금속 도핑층(160), 전도성 필라멘트 형성층(170), 및 문턱전압 제어층(180)을 포함할 수 있다.
구체적으로, 스위칭층(140)은, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층(160); 그 내부에서 상기 금속에 의하여 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층(170); 및 상기 전도성 필라멘트의 형성을 제어하여 문턱전압을 제어하는 문턱전압 제어층(180);을 포함할 수 있다.
금속 도핑층(160)은 상기 전도성 필라멘트를 형성하는 금속이 도핑될 수 있다. 금속 도핑층(160)은 기지(matrix)로서 절연물을 포함할 수 있고, 예를 들어 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함할 수 있다. 또한, 금속 도핑층(160)은 상기 절연물에 금속이 도핑될 수 있고, 예를 들어 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 및 주석 중 적어도 어느 하나가 도핑될 수 있다. 금속 도핑층(160)은, 예를 들어 0.01% 내지 50% 범위의 금속 도핑 농도를 가질 수 있다.
전도성 필라멘트 형성층(170)은 그 내부에서 상기 금속에 의하여 전도성 필라멘트가 형성되거나 또는 파괴될 수 있다. 상기 전도성 필라멘트는 다음과 같은 방식으로 형성되거나 또는 파괴될 수 있다. 상기 은으로 구성된 전도성 필라멘트가 형성되는 상기 다중층 선택 소자에서, 전압이 인가되면, 은 이온들이 전도성 필라멘트 형성층으로 이동하고, 산화-환원 반응에 의하여 상기 전도성 필라멘트 형성층 내에 전도성 필라멘트를 형성한다. 상기 문턱 전압에서 상기 전도성 필라멘트는 확장되어, 상부 전극과 하부 전극을 전기적으로 연결한다. 이에 따라 상기 다중층 선택 소자의 저항을 온-상태에서 오프-상태로 변화시킨다. 반면, 인가된 전압을 제거하면, 상기 전도성 필라멘트들은 은 이온들로 분해되며, 상기 분해는 레일리(Rayleigh) 불안정성 효과에 의하여 가속될 수 있다.
전도성 필라멘트 형성층(170)은 기지(matrix)로서 절연물을 포함할 수 있고, 예를 들어 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함할 수 있다. 전도성 필라멘트 형성층(170)은 금속이 도핑되지 않도록 구성될 수 있다. 또는, 전도성 필라멘트 형성층(170)은 상기 절연물에 금속이 도핑될 수 있고, 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 및 주석 중 적어도 어느 하나가 도핑될 수 있다. 전도성 필라멘트 형성층(170)은, 예를 들어 0.01% 내지 50% 범위의 금속 도핑 농도를 가질 수 있다.
금속 도핑층(160)과 전도성 필라멘트 형성층(170)을 각각 구성하는 절연물은 동일하거나 서로 다를 수 있다. 또한, 금속 도핑층(160)과 전도성 필라멘트 형성층(170)은 금속 도핑 농도가 상이할 수 있다. 금속 도핑층(160)의 금속 도핑 농도는 전도성 필라멘트 형성층(170)의 금속 도핑 농도에 비하여 클 수 있다.
문턱전압 제어층(180)은 상기 전도성 필라멘트의 형성을 제어하는, 예를 들어 억제하는 물질을 포함할 수 있다. 구체적으로, 문턱전압 제어층(180)은 상기 금속 도핑층(160)에서 배출되어 상기 전도성 필라멘트를 형성하는 상기 금속의 확산을 억제하는 물질을 포함할 수 있다. 다만, 문턱전압 제어층(180)은 상기 금속의 확산을 완전히 차단하지 않아야 한다. 이러한 상기 금속의 확산의 제어를 위하여, 구체적으로 상기 금속의 확산을 억제하지만 완전히 차단하지 않도록, 문턱전압 제어층(180)의 물질 종류와 층의 품질 및 층의 두께가 제어될 필요가 있다. 예를 들어, 문턱전압 제어층(180)을 원자층 증착법을 이용하여 형성함으로써, 상대적으로 치밀한 품질의 층을 형성할 수 있고, 또한 상대적으로 얇은 두께의 층을 형성할 수 있다.
문턱전압 제어층(180)은, 다양한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 지르코늄 산화물 중 적어도 어느 하나를 포함할 수 있다.
금속 도핑층(160)은, 예를 들어 3 nm 내지 20 nm의 두께를 가질 수 있다. 전도성 필라멘트 형성층(170)은, 예를 들어 15 nm 내지 50 nm의 두께를 가질 수 있다. 문턱전압 제어층(180)은, 예를 들어 1 nm 내지 5 nm의 두께를 가질 수 있다. 그러나, 이러한 두께는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
또한, 본 발명의 일실시예에 따른 다중층 선택 소자는, 비아홀을 구비한 절연층을 포함하지 않는 경우도 포함된다. 예를 들어, 본 발명의 일실시예에 따른 다중층 선택 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트의 형성을 제어하여 문턱전압을 제어하도록 다중층으로 이루어진 스위칭층; 및 상기 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.
도 4는 본 발명의 일실시예에 따른 다중층 선택 소자(100)에서 전도성 필라멘트(190)의 형성과 파괴를 설명하는 개략도이다.
도 4의 (a)를 참조하면, 비교예로서 문턱전압 제어층(180)을 포함하지 않는 경우이다. 전도성 필라멘트 형성층(170)에 형성되는 전도성 필라멘트(190)의 형성과 파괴가 도시되어 있다.
외부에서 전기적 신호가 인가되지 않거나 낮은 수준으로 인가된 오프 상태에서는 전도성 필라멘트를 형성하지 못하고 있고, 구체적으로 금속 도핑층(160)에서 배출된 금속(192)이 하부 전극층(120)과 상부 전극층(150)을 전기적으로 연결하지 못한 상태이다. 예를 들어, 금속 도핑층(160)은 절연물 기지(168)에 금속(192)이 도핑되어 존재할 수 있다. 전도성 필라멘트 형성층(170)에는 상기 금속이 도핑되지 않거나, 또는 전도성 필라멘트(190)를 형성하지 못하는 수준으로 도핑될 수 있다.
외부에서 전기적 신호가 인가되어 금속 도핑층(160)으로부터 금속(192)이 전도성 필라멘트 형성층(170)으로 이동하여도, 하부 전극층(120)과 상부 전극층(150)을 연결하는 전도성 필라멘트(190)를 형성하지 못하면, 문턱 스위칭 거동을 나타내지 못하고, 오프-상태가 계속 유지된다. 즉, 문턱 전압 이상의 전기적 신호가 인가되어야 전도성 필라멘트(190)를 형성할 수 있다.
외부에서 일정 수준 이상으로 전기적 신호가 인가된 온 상태가 되면, 금속(192)이 전도성 필라멘트 형성층(170)에 전도성 필라멘트(190)를 형성하고, 이에 따라 하부 전극층(120)과 상부 전극층(150)을 전기적으로 연결된다. 상기 전기적 신호는 문턱 전압 이상의 전압이 된다. 따라서, 전도성 필라멘트(190)의 형성에 의하여 문턱 스위칭 거동이 가능하게 된다.
상기 온 상태에서의 금속(192)의 이동을 다음과 같이 이루어질 수 있다. 외부에서 일정 수준 이상으로 전기적 신호가 하부 전극층(120)과 상부 전극층(150)에 인가되면, 금속 도핑층(160)의 상기 도핑된 금속(192)이 전도성 필라멘트 형성층(170)로 이동하여 전도성 필라멘트(190)를 형성할 수 있다. 금속(192)이 이동하는 경우, 금속(192)은 원자 상태로 이동하거나 또는 양이온 상태로 이동할 수 있다. 전도성 필라멘트(190)의 형성에 의하여 하부 전극층(120)과 상부 전극층(150)은 전기적으로 연결될 수 있다. 구체적으로, 하부 전극층(120), 전도성 필라멘트 형성층(170), 금속 도핑층(160) 및 상부 전극층(150)이 물리적으로 연결되어 전기적 경로를 형성할 수 있다.
다시 오프 상태가 되면, 전도성 필라멘트(190)가 파괴될 수 있고, 전도성 필라멘트(190)를 구성하는 금속(192)은 다시 금속 도핑층(160)으로 이동할 수 있다. 따라서, 전도성 필라멘트(190)는 휘발성 특성을 가질 수 있다. 그러나, 이는 예시적이며 전도성 필라멘트(190)가 비휘발성 특성을 가지는 경우도 본 발명의 기술적 사상에 포함된다.
도 4의 (b)를 참조하면, 실시예로서 문턱전압 제어층(180)을 포함하는 경우이다. 상술한 비교예와 유사하게 전도성 필라멘트(190)가 형성 및 파괴될 수 있다. 전도성 필라멘트(190)의 형성에 의하여 하부 전극층(120), 문턱전압 제어층(180), 전도성 필라멘트 형성층(170), 금속 도핑층(160) 및 상부 전극층(150)이 물리적으로 연결되어 전기적 경로를 형성할 수 있다.
다만, 실시예의 경우에는, 전도성 필라멘트(190)의 형성을 억제할 수 있는 문턱전압 제어층(180)을 더 포함하므로, 문턱전압 제어층(180)에 형성되는 전도성 필라멘트(190)는 비교예에 비하여 상대적으로 높은 전압 하에서 형성될 수 있고, 상대적으로 작은 치수를 가질 수 있다. 즉, 전도성 필라멘트(190)를 형성하기 위하여는, 금속(192)이 문턱전압 제어층(180)으로 이동하여야 한다. 문턱전압 제어층(180)에서의 금속(192)의 이동은 전도성 필라멘트 형성층(170)에 비하여 상대적으로 어려우므로, 문턱 전압이 증가될 수 있다.
스위칭층(140)을 구성하는 금속 도핑층(160), 전도성 필라멘트 형성층(170), 및 문턱전압 제어층(180)은 하기와 같이 다양한 방식으로 배치될 수 있다.
도 5는 본 발명의 일실시예에 따른 다중층 선택 소자(100)의 스위칭층을 나타내는 단면도들이다.
도 5의 (a)를 참조하면, 스위칭층(140a)은, 하부 전극층(120) 상에 위치한 문턱전압 제어층(180); 문턱전압 제어층(180) 상에 위치한 전도성 필라멘트 형성층(170); 및 전도성 필라멘트 형성층(170) 상에 위치한 금속 도핑층(160);을 포함할 수 있다. 이러한 경우에는, 하부 전극층(120), 문턱전압 제어층(180), 전도성 필라멘트 형성층(170), 금속 도핑층(160), 및 상부 전극층(150)의 순서로 적층될 수 있다.
도 5의 (b)를 참조하면, 스위칭층(140b)은, 하부 전극층(120) 상에 위치한 금속 도핑층(160); 금속 도핑층(160) 상에 위치한 전도성 필라멘트 형성층(170); 및 전도성 필라멘트 형성층(170) 상에 위치한 문턱전압 제어층(180);을 포함할 수 있다.
이러한 경우에는, 하부 전극층(120), 금속 도핑층(160), 전도성 필라멘트 형성층(170), 문턱전압 제어층(180), 및 상부 전극층(150)의 순서로 적층될 수 있다.
한편, 문턱전압 제어층(180)은 복수로 형성될 수 있다. 문턱전압 제어층(180)은 하측에 배치된 제1 문턱전압 제어층(181) 및 상측에 배치된 제2 문턱전압 제어층(182)을 포함할 수 있다. 제1 문턱전압 제어층(181)은 하부 전극층(120)과 물리적으로 접촉할 수 있다. 제2 문턱전압 제어층(182)은 상부 전극층(150)과 물리적으로 접촉할 수 있다.
도 5의 (c)를 참조하면, 스위칭층(140c)은, 하부 전극층(120) 상에 위치한 제1 문턱전압 제어층(181); 제1 문턱전압 제어층(181) 상에 위치한 전도성 필라멘트 형성층(170); 전도성 필라멘트 형성층(170) 상에 위치한 금속 도핑층(160); 및 금속 도핑층(160) 상에 위치한 제2 문턱전압 제어층(182);을 포함할 수 있다. 이러한 경우에는, 하부 전극층(120), 제1 문턱전압 제어층(181), 전도성 필라멘트 형성층(170), 금속 도핑층(160), 제2 문턱전압 제어층(182), 및 상부 전극층(150)의 순서로 적층될 수 있다.
도 5의 (d)를 참조하면, 스위칭층(140d)은, 하부 전극층(120) 상에 위치한 제1 문턱전압 제어층(181); 제1 문턱전압 제어층(181) 상에 위치한 금속 도핑층(160); 금속 도핑층(160) 상에 위치한 전도성 필라멘트 형성층(170); 및 전도성 필라멘트 형성층(170) 상에 위치한 제2 문턱전압 제어층(182);을 포함할 수 있다. 이러한 경우에는, 하부 전극층(120), 제1 문턱전압 제어층(181), 금속 도핑층(160), 전도성 필라멘트 형성층(170), 제2 문턱전압 제어층(182), 및 상부 전극층(150)의 순서로 적층될 수 있다.
또한, 스위칭층(140c)과 스위칭층(140d)을 조합하여, 제1 문턱전압 제어층(181) 상에 금속 도핑층(160)이 위치하고, 동시에 제2 문턱전압 제어층(182)의 하측에 금속 도핑층(160)이 위치하는 경우도 본 발명의 기술적 사상에 포함된다. 즉, 금속 도핑층(160)을 복수로 더 포함하는 경우이다. 이러한 경우에는, 하부 전극층(120), 제1 문턱전압 제어층(181), 금속 도핑층(160), 전도성 필라멘트 형성층(170), 금속 도핑층(160), 제2 문턱전압 제어층(182)및 상부 전극층(150)의 순서로 적층될 수 있다.
또한, 전도성 필라멘트 형성층(170)을 복수로 더 포함하는 경우도 본 발명의 기술적 사상에 포함된다. 이러한 경우에는, 하부 전극층(120), 제1 문턱전압 제어층(181), 전도성 필라멘트 형성층(170), 금속 도핑층(160), 전도성 필라멘트 형성층(170), 제2 문턱전압 제어층(182), 및 상부 전극층(150)으로 적층될 수 있다.
금속 도핑층(160) 및 전도성 필라멘트 형성층(170)은 각각 복수로 형성될 수 있다. 금속 도핑층(160)은 하측에 배치된 제1 금속 도핑층(161) 및 상측에 배치된 제2 금속 도핑층(162)을 포함할 수 있다. 전도성 필라멘트 형성층(170)은 하측에 배치된 제1 전도성 필라멘트 형성층(171) 및 상측에 배치된 제2 전도성 필라멘트 형성층(172)을 포함할 수 있다.
도 5의 (e)를 참조하면, 스위칭층(140e)은, 하부 전극층(120) 상에 위치한 제1 금속 도핑층(161); 제1 금속 도핑층(161) 상에 위치한 제1 전도성 필라멘트 형성층(171); 제1 전도성 필라멘트 형성층(171) 상에 위치한 문턱전압 제어층(180); 문턱전압 제어층(180) 상에 위치한 제2 전도성 필라멘트 형성층(172); 및 제2 전도성 필라멘트 형성층(172) 상에 위치한 제2 금속 도핑층(162);을 포함할 수 있다. 이러한 경우에는, 하부 전극층(120), 제1 금속 도핑층(161), 제1 전도성 필라멘트 형성층(171), 문턱전압 제어층(180), 제2 전도성 필라멘트 형성층(172), 제2 금속 도핑층(162), 및 상부 전극층(150)의 순서로 적층될 수 있다.
도 5의 (f)를 참조하면, 스위칭층(140f)은, 하부 전극층(120) 상에 위치한 제1 전도성 필라멘트 형성층(171); 제1 전도성 필라멘트 형성층(171) 상에 위치한 제1 금속 도핑층(161); 제1 금속 도핑층(161) 상에 위치한 문턱전압 제어층(180); 문턱전압 제어층(180) 상에 위치한 제2 금속 도핑층(162); 및 제2 금속 도핑층(162) 상에 위치한 제2 전도성 필라멘트 형성층(172);을 포함할 수 있다. 이러한 경우에는, 하부 전극층(120), 제1 전도성 필라멘트 형성층(171), 제1 금속 도핑층(161), 문턱전압 제어층(180), 제2 금속 도핑층(162), 제2 전도성 필라멘트 형성층(172), 및 상부 전극층(150)의 순서로 적층될 수 있다.
도 5의 (e) 및 (f)에서, 또한, 제1 금속 도핑층(161)과 제1 전도성 필라멘트 형성층(171) 중 어느 하나가 생략되는 경우도 본 발명의 기술적 사상에 포함된다. 또한, 제2 금속 도핑층(162)과 제2 전도성 필라멘트 형성층(172) 중 어느 하나가 생략되는 경우도 본 발명의 기술적 사상에 포함된다.
도 6 내지 도 10은 본 발명의 일실시예에 따른 다중층 선택 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.
도 6 내지 도 10에서, 상기 다중층 선택 소자의 형성을 위한 다양한 층의 형성과 제거는 본 기술 분야에서 잘 알려진 화학기상증착법, 물리기상증착법, 리소그래피 방법을 이용하여 수행할 수 있으므로, 상세한 설명은 생략하기로 한다. 상기 다중층 선택 소자의 제조 방법은 통상적인 CMOS 기술을 적용하여 구현될 수 있다.
도 6을 참조하면, 기판(110)을 제공한다. 기판(110)은, 실리콘층(112) 및 실리콘 산화물층(114)이 적층되어 구성될 수 있다.
도 7을 참조하면, 기판(110) 상에 하부 전극층(120)을 형성한다. 선택적으로, 하부 전극층(120)을 형성하기 전에 기판(110) 상에 접착층(122)을 형성할 수 있다. 접착층(122)과 하부 전극층(120)은, 예를 들어 전자빔 증발을 이용하여 형성할 수 있다.
도 8을 참조하면, 하부 전극층(120) 상에 절연층(130)을 형성한다. 절연층(130)은, 예를 들어 플라즈마 강화 화학기상증착법(PECVD)을 이용하여 형성할 수 있다.
도 9를 참조하면, 절연층(130)의 일부 영역을 제거하여, 하부 전극층(120)을 노출하는 비아홀(135)을 형성한다. 비아홀(135)은, 예를 들어 KrF 리소그래피 방법과 반응성 이온 식각 방법을 이용하여 형성할 수 있다.
도 10을 참조하면, 비아홀(135) 내에 상기 전도성 필라멘트의 형성을 제어하여 문턱전압을 제어하도록 다중층으로 이루어진 스위칭층(140)을 형성한다.
스위칭층(140)을 형성하는 단계는, 절연층으로 구성되고, 상기 전도성 필라멘트의 형성을 제어하는 문턱전압 제어층(180)을 형성하는 단계; 문턱전압 제어층(180) 상에 상기 전도성 필라멘트가 형성되는 전도성 필라멘트 형성층(170)을 형성하는 단계; 및 전도성 필라멘트 형성층(170) 상에 상기 전도성 필라멘트에 금속을 제공하는 금속 도핑층(160)을 형성하는 단계;를 포함할 수 있다.
또는, 스위칭층(140)을 형성하는 단계는, 상기 전도성 필라멘트에 금속을 제공하는 금속 도핑층(160)을 형성하는 단계; 금속 도핑층(160) 상에 상기 전도성 필라멘트가 형성되는 전도성 필라멘트 형성층(170)을 형성하는 단계; 및 전도성 필라멘트 형성층(170) 상에, 절연층으로 구성되고, 상기 전도성 필라멘트의 형성을 제어하는 문턱전압 제어층(180)을 형성하는 단계;를 포함할 수 있다.
금속 도핑층(160) 또는 전도성 필라멘트 형성층(170)은 산화물 타겟과 금속 타겟을 함께 사용하는 동시 스퍼터링을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성할 수 있다.
문턱전압 제어층(180)은 원자층 증착법을 이용하여 형성할 수 있다. 이에 따라, 치밀하고 얇은 두께의 층을 형성할 수 있다.
이어서, 스위칭층(140) 상에 상부 전극층(150)을 형성하여, 도 2의 다중층 선택 소자(100)를 완성한다. 상부 전극층(150)은, 예를 들어 전자빔 증발을 이용하여 형성할 수 있다.
또한, 추가적으로 다중층 선택 소자(100)를 100℃ 내지 500℃의 온도에서 어닐링할 수 있다.
실험예
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
다중층 선택 소자의 제조
실리콘(Si) 상에 실리콘 산화물층(SiO2)이 형성된 SiO2/Si 기판을 준비하였다. 상기 기판 상에 전자빔 증발을 이용하여 접착층과 하부 전극층을 순차적으로 형성하였다. 상기 접착층은 약 10 nm 두께를 가지며, 티타늄(Ti)을 포함하였다. 상기 하부 전극층은 약 100 nm 두께를 가지며, 백금(Pt)을 포함하였다. 이어서, 플라즈마 강화 화학기상증착법(PECVD)을 이용하여, 상기 하부 전극층 상에 절연층을 형성하였다. 상기 절연층은 약 100 nm 두께를 가지며, 실리콘 산화물(SiO2)을 포함하였다.
이어서, KrF 리소그래피 방법과 반응성 이온 식각 방법을 이용하여, 상기 절연층을 관통하는 복수의 비아홀을 형성하였다. 상기 비아홀들은 250 nm의 직경과 100 nm의 깊이를 가졌다. 상기 비아홀에 의하여 상기 하부 전극층이 노출되었다. 상기 비아홀들에 의하여 패터닝된 상기 절연층은 다중층 선택 소자의 셀들을 격리하기 위하여 사용된다.
이어서, 상기 비아홀 내에서, 상기 하부 전극층 상에 실리콘 산화물층을 원자층 증착법을 이용하여 약 300℃에서 형성하였다. 상기 실리콘 산화물층은 약 2 nm의 두께를 가지거나 또는 약 4 nm의 두께를 가졌다.
이어서, 상기 비아홀 내에서, 상기 실리콘 산화물층 상에 스퍼터링을 이용하여 아연 산화물층을 형성하였다. 상기 아연 산화물층은 아연 산화물 타겟(99.99% 순도)을 20/1 sccm 유동 속도의 Ar/O2 가스 환경에서 형성하였다. 상기 스퍼터링은 150 W의 고주파수(RF) 전력에서 수행되었다. 상기 아연 산화물층이 형성되는 동안의 상기 스퍼터링 챔버의 작동 압력은 10 mTorr 이었다. 상기 아연 산화물층은 약 25 nm 두께를 가졌다.
이어서, 상기 비아홀 내에서, 상기 아연 산화물층 상에 은-도핑 아연 산화물층을 형성하였다. 상기 은-도핑 아연 산화물층은 은(Ag) 타겟(99.99% 순도) 및 아연 산화물(ZnO) 타겟(99.99% 순도)을 20/1 sccm 유동 속도의 Ar/O2 가스 환경에서 형성하였다. 상기 은-도핑 아연 산화물층들은 동시 스퍼터링에 의하여 증착하였다. 이때에, 상기 아연 산화물 타겟에 제공된 고주파수(RF) 전력은 150 W 이었고, 상기 은 타겟에 제공된 직류 전력은 20 W 이었다. 상기 은-도핑 아연 산화물층이 형성되는 동안의 상기 스퍼터링 챔버의 작동 압력은 10 mTorr 이었다. 상기 은-도핑 아연 산화물층은 약 5 nm 두께를 가졌다.
이어서, 상기 은-도핑 아연 산화물층 상에 75 W의 스퍼터링을 이용하여 상부 전극층을 형성하였다. 상기 상부 전극층은 약 60 nm 두께를 가지며, 백금(Pt)을 포함하였다.
상기 실리콘 산화물층은 문턱전압 제어층(180)에 상응하고, 상기 아연 산화물층(또는 은-미도핑 아연 산화물층)은 전도성 필라멘트 형성층(170)에 상응하고, 상기 은-도핑 아연 산화물층은 금속 도핑층(160)에 상응한다.
이어서, 대기 조건 하에서 300℃의 온도에서 약 10분 동안 어닐링하였다. 이에 따라, Pt/Ag-doped Zno(AZO/ZnO/ SiO2/Pt 구조를 가지는 다중층 선택 소자를 형성하였다.
비교예로서, 동일한 방식으로, Pt/AZO/ZnO/Pt 구조의 단일층 선택 소자를 형성하였다. 상기 비교예는 실리콘 산화물층을 포함하지 않는 경우이다.
저항 스위칭 메모리 소자의 제조
상술한 바와 같이, SiO2/Si 기판을 준비하고, 접착층, 하부 전극층, 및 절연층을 형성한 후에, 상기 절연층을 관통하고 상기 하부 전극층을 노출하는 복수의 비아홀을 형성하였다.
이어서, 상기 비아홀 내에서, 상기 하부 전극층 상에 ZrOx 층을 원자층 증착법을 이용하여 약 280℃에서 형성하였다. 상기 ZrOx 층을 형성하기 위하여, 지르코늄 전구체로서 Zr[N(C2H5)CH3]4 (TEMAZ)를 사용하였고 산소 소스로서 오존을 사용하였다. 상기 ZrOx 층은 약 5 nm의 두께를 가졌다.
이어서, 상기 비아홀 내에서, 상기 ZrOx 층 상에 아연 산화물(ZnO)층을 스퍼터링을 이용하여 150 W에서 증착하였다. 상기 아연 산화물층이 형성되는 동안의 상기 스퍼터링 챔버의 작동 압력은 10 mTorr 이었다. 상기 아연 산화물층은 약 15 nm의 두께를 가졌다.
이어서, 상기 ZrOx 층 상에 티타늄(Ti) 타겟(99.99% 순도)을 이용하여 직류 스퍼터링으로 상온에서 티타늄층(Ti)을 형성하였고, 이어서 상기 티타늄층 상에 상부 전극을 형성하였다. 상기 스퍼터링 동안에, 상기 티타늄 타겟에 400 W의 직류 스퍼터링 전력을 인가하였고, 스퍼터링 챔버의 작동 압력은 2 mTorr 이었다. 상기 티타늄층은 접착층으로 기능할 수 있고, 약 10 nm의 두께를 가졌다. 상기 상부 전극층은 약 100 nm 두께를 가지며, 티타늄 질화물(TiN)을 포함하였다. 이에 따라, TiN/Ti/ZnO/ZrOx/Pt 구조의 저항 스위칭 메모리 소자를 완성하였다.
다중층 선택 소자의 특성 분석
상기 다중층 선택 소자의 전기적 특성을 반도체 파라미터 분석기(4200A-SCS, Keithley)를 이용하여 대기 조건하에서 상온에서 측정하였다. 상기 다중층 선택 소자의 스위칭 특성을 펄스 발생기(33600A, Keysight) 및 오실로스코프(TDS 5054, Tektronix)를 이용하여 측정하였다. 상기 다중층 선택 소자의 전기적 특성 분석을 위하여, 백금으로 구성된 상부 전극에 바이어스 전압을 인가하였고, 하부 전극은 접지하였다.
상기 다중층 선택 소자의 단면 미세조직을 주사전자현미경(JSM-7800F Prime, JEOL)을 이용하여 관찰하였다.
결과 및 논의
도 11은 본 발명의 일실시예에 따른 다중층 선택 소자의 단면을 나타내는 주사전자현미경 사진이다.
도 11을 참조하면, Si/SiO2 기판 상에 티타늄(Ti)으로 구성된 접착층, 백금(Pt)으로 구성된 하부 전극층, 및 실리콘 산화물(SiO2)로 구성된 절연층이 형성되어 있다. 상기 절연층의 일부 영역에 비아홀이 형성되어 있다. 상기 비아홀 내에, 적색 영역으로 표시된 바와 같이, 상기 하부 전극층 상에 SiO2/ZnO/AZO으로 구성된 다중층이 형성되어 있다.
상기 비아홀 내에 형성된 실리콘 산화물층(SiO2)은 문턱전압 제어층(180)으로서, 상기 다중층 선택 소자의 문턱 전압 특성을 제어하는 기능을 수행할 수 있다. 상기 비이홀 내에 형성된 아연 산화물층(ZnO)은 전도성 필라멘트 형성층(170)으로서, 상기 전도성 필라멘트가 형성될 수 있는 스위칭층으로 기능할 수 있다.
도 12는 본 발명의 일실시예에 따른 다중층 선택 소자의 전류-전압 특성을 나타내는 그래프들이다.
도 12를 참조하면, 상기 다중층 선택 소자의 전류 전압(I-V) 특성을 측정하여, 실리콘 산화물로 구성된 문턱전압 제어층의 삽입에 따른 문턱 스위칭 특성에의 영향을 검토한다. 전기적 측정 동안에, 백금 상부 전극에 전기적 바이어스를 인가하였고, 백금 하부 전극은 접지하였다.
도 12의 (a)를 참조하면, 비교예로서 상기 문턱전압 제어층을 포함하지 않는 경우이다. 비교예는, 10-13 A의 낮은 수준의 오프 전류를 가졌다. 또한, 10 μA의 컴플라이언스 전류(Icc)에서 전압을 0 V 에서 3 V 로 스위프하면, 0.7 V의 문턱 전압(Vth)에서 문턱 스위칭 거동이 관찰되었다. 이때에, 저항은 약 108 의 비율로 고저항 상태(HRS)에서 저저항 상태(LRS)로 변화되었다. 이어서, 전압을 반대 방향으로 3 V 에서 0 V 로 스위프하면, 저저항 상태(LRS)에서 고저항 상태(HRS)로 급격하게 변화되었다. 고저항 상태(HRS)에서 저저항 상태(LRS)로의 저항의 변화는 아연 산화물(ZnO) 스위칭층 내의 은(Ag) 전도성 필라멘트의 형성과 관련된 것으로 분석된다.
도 12의 (b)를 참조하면, 실시예로서 4 nm 두께의 실리콘 산화물로 구성된 문턱전압 제어층을 포함하는 경우이다. 실시예는, 예를 들어 10-14 A 내지 10-12 A, 예를 들어 10-13 A의 낮은 수준의 오프 전류를 가졌다. 또한, 10 μA의 컴플라이언스 전류(Icc)에서 3 V에서 일렉트로포밍(electroforming) 현상을 나타내었다. 상기 소자의 일렉트로포밍이 수행된 후에, 상기 선택 소자의 문턱 스위칭을 측정하기 위하여, 상기 전압을 0 V 에서 3 V 로 스위프하였다. 실시예의 상기 다중층 선택 소자의 문턱 스위칭 거동으로서, 비교예에 비하여 높은 2.2 V의 문턱 전압이 측정되었다. 이때에, 저항은 약 107 ~ 108 의 비율로 고저항 상태(HRS)에서 저저항 상태(LRS)로 변화되었다. 전압을 반대 방향으로 3 V 에서 0 V 로 스위프하면, 전압 수준은 상이하지만 비교예와 유사한 거동으로 저저항 상태(LRS)에서 고저항 상태(HRS)로 급격하게 변화되었다.
비교예와 실시예 모두, 문턱전압 제어층의 존재와 무관하게, 낮은 오프 전류를 가지는 문턱 스위칭 거동을 나타내었다. 그러나, 상기 4 nm 두께의 실리콘 산화물로 구성된 상기 문턱전압 제어층을 가지는 실시예는, 문턱 전압이 0.7 V 에서 2.2 V 로 변화됨을 확인하였다. 따라서, 상기 문턱전압 제어층은 문턱 전압을 증가시킬 수 있다.
도 13는 본 발명의 일실시예에 따른 다중층 선택 소자의 문턱전압 제어층의 두께에 따른 전기적 특성 변화를 나타내는 그래프들이다.
도 13의 (a)를 참조하면, 문턱전압 제어층의 두께에 따른 전류-전압 특성이 나타나있다. 상기 문턱전압 제어층이 없는 비교예는 0.7 V의 문턱 전압을 나타내었다. 반면, 실시예의 경우로서, 실리콘 산화물로 구성된 문턱전압 제어층의 두께가 2 nm 경우는 1.3 V의 문턱 전압을 나타내었고, 상기 문턱전압 제어층의 두께가 4 nm 경우는 2.2 V의 문턱 전압을 나타내었다. 따라서, 문턱전압 제어층의 두께가 증가됨에 따라 상기 문턱 전압이 증가됨을 알 수 있다.
도 13의 (b)를 참조하면, 문턱전압 제어층의 두께에 따른 문턱 전압 분포가 나타나있다. 각각의 경우는 20 회의 반복적인 문턱 스위칭 동작으로부터 문턱 전압을 측정하였다. 상기 문턱전압 제어층이 없는 비교예는 0.75 V의 평균 문턱 전압을 나타내었다. 반면, 실시예의 경우로서, 상기 문턱전압 제어층의 두께가 2 nm 경우는 1.27 V의 평균 문턱 전압을 나타내었고, 상기 문턱전압 제어층의 두께가 4 nm 경우는 1.95 V의 평균 문턱 전압을 나타내었다.
상기 결과로부터, 다중층 선택 소자의 문턱 전압은 아연 산화물로 구성된 전도성 필라멘트 형성층과 하부 전극층 사이에 상기 실리콘 산화물로 구성된 문턱전압 제어층을 삽입함에 따라 증가될 수 있고, 또한 문턱전압 제어층의 두께를 제어함에 따라 상기 문턱 전압의 크기를 제어할 수 있다.
상기 문턱전압 제어층을 구성하는 실리콘 산화물층을 원자층 증착법을 이용하여 형성하면, 낮은 밀도의 결함을 가지게 된다. 상기 결합을 통하여 은 이온들이 이동할 수 있다. 따라서, 은-도핑 아연 산화물로 구성된 금속 도핑층으로부터 문턱전압 제어층을 통하여 하부 전극층으로 은 이온을 이동시켜 전도성 필라멘트를 형성하려면, 문턱전압 제어층에 은 이온의 이동이 어려우므로 고전압이 요구된다. 따라서, 상기 전기화학적 금속화 기반의 다중층 선택 소자에 문턱전압 제어층을 삽입하면, 상기 선택 소자의 문턱 전압을 제어할 수 있다.
실시예의 다중층 선택 소자에 펄스를 인가하여 문턱 스위칭 특성을 측정하였다. 6 V 및 100 μs 의 쓰기 펄스와 0.6 V 및 50 μs 의 읽기 펄스를 10 μs 의 완화 시간으로 상기 선택 소자의 상부 전극에 인가하였다. 상기 완화 시간은 상기 쓰기 펄스를 인가한 후에 정류 수준의 급격한 변화가 측정되는 시간으로 정의하였다. 상기 선택 소자의 온-스위칭 시간은 6 μs 로 측정되었다. 또한, 상기 선택 소자는 약 10 μs 시간에서 초기 오프-상태로 되돌아갔다. 이러한 결과로부터, 문턱전압 제어층을 가지는 다중층 선택 소자는 펄스 동작을 이용하여 안정적으로 동작할 수 있다.
도 14는 본 발명의 일실시예에 따른 다중층 선택 소자의 컴플라이언스 전류 하에서의 전류-전압 특성을 나타내는 그래프이다.
도 14를 참조하면, 0.1 μA, 1 μA, 및 10 μA 의 다양한 컴플라이언스 전류(Icc) 하에서 상기 다중층 선택 소자의 문턱 스위칭 거동을 측정하였다. 상기 다중층 선택 소자는 4 nm 두께의 문턱전압 제어층을 가졌다. 상기 다양한 컴플라이언스 전류 하에서, 상기 실리콘 산화물 개재층을 가지는 상기 선택 소자는 10-13 A 의 낮은 오프 전류를 나타내었고, 약 1.8 V 내지 2 V 범위의 높은 문턱 전압을 나타내었다. 따라서, 상기 다중층 선택 소자는 신뢰성있는 문턱 스위칭 특성을 가짐을 알 수 있다.
도 15는 본 발명의 일실시예에 따른 다중층 선택 소자의 온-상태 및 오프-상태의 누적확률분포를 나타내는 그래프이다.
도 15를 참조하면, 반복적인 직류 측정을 이용하여 온-상태 저항과 오프-상태 저항의 누적확률분포를 측정하였다. 상기 다중층 선택 소자는 4 nm 두께의 문턱전압 제어층을 가졌다. 상기 저항 분포는 20 회의 반복적인 직류 전압 동작 동안 측정되었고, 온-상태 저항과 오프-상태 저항은 1 V 의 읽기 전압에서 측정되었다. 결과적으로, 예를 들어 107 내지 109 범위, 예를 들어 108 의 높은 선택성을 가지며, 신뢰성있는 온-상태 저항 분포 및 오프-상태 저항 분포를 나타냄을 알 수 있다.
도 16은 본 발명의 일실시예에 따른 다중층 선택 소자의 내구성 특성을 나타내는 그래프이다.
도 16을 참조하면, 반복적인 동작 동안의 선택 소자의 안정성을 평가하기 위하여, 반복적인 펄스 동작을 이용하여 내구성 특성을 측정하였다. 상기 다중층 선택 소자는 4 nm 두께의 문턱전압 제어층을 가졌다. 4 V 및 100 μs 의 쓰기 펄스와 0.4 V 및 50 μs 의 읽기 펄스를 상기 펄스들 사이에 100 μs 의 완화 시간으로 반복하여 인가하여, 상기 다중층 선택 소자의 내구성 특성을 평가하였다. 상기 선택 소자는 두드러진 열화 없이 104 사이클에 대하여 안정된 온-동작 및 오프-동작을 나타내었고, 따라서 신뢰성있는 문턱 스위칭 특성을 가짐을 알 수 있다.
도 17은 본 발명의 일실시예에 따른 다중층 선택 소자의 열안정성 특성을 나타내는 그래프이다.
도 17을 참조하면, 상기 다중층 선택 소자의 열안정성을 다양한 온도들에서 평가하였다. 상기 다중층 선택 소자는 4 nm 두께의 문턱전압 제어층을 가졌다. 온 상태 저항과 오프-상태의 저항은 각각 1 V에서 측정하였다. 상기 다중층 선택 소자의 온-상태 저항과 오프-상태 저항은 300℃까지 두드러진 열화없이 유지되었다.
이러한 결과로부터, 상기 실리콘 산화물로 구성된 문턱전압 제어층을 포함하는 다중층 선택 소자는 메모리 장치를 위한 선택 소자로서 사용될 수 있다.
도 18은 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 결합된 1S-1R 소자의 개략도이다.
도 18의 (a)는, 비교예로서 문턱전압 제어층을 포함하지 않는 다중층 선택 소자로 1S-1R 소자를 구성한 경우이다. 도 18의 (b)는, 실시예로서 4 nm 두께의 실리콘 산화물로 구성된 문턱전압 제어층을 포함하는 다중층 선택 소자로 1S-1R 소자를 구성한 경우이다.
도 18을 참조하면, 이러한 결합으로서, 상기 다중층 선택 소자와 상기 저항 스위칭 메모리 소자의 호환성을 확인할 수 있다. 상기 저항 스위칭 메모리 소자는 TiN/Ti/ZnO/ZrOx/Pt 구조를 가진다. 상기 저항 스위칭 메모리 소자는 백금(Pt)으로 구성된 하부 전극과, ZrOx 및 티타늄(Ti)으로 구성된 메모리층, 및 티타늄 질화물(TiN)로 구성된 상부 전극을 포함한다. 상기 다중층 선택 소자의 하부 전극과 상기 저항 스위칭 메모리 소자의 상부 전극이 전기적으로 연결되어 있다. 상기 다중층 선택 소자의 상부 전극에는 전압이 인가되고, 상기 저항 스위칭 메모리 소자의 하부 전극은 접지되어 있다. 상기 저항 스위칭 메모리 소자는 2.8 V 의 셋 전압(Vset)에서 저항 스위칭 특성을 나타내었다.
도 19는 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 결합된 1S-1R 소자의 전류-전압 특성을 나타내는 그래프들이다.
도 19의 (a)를 참조하면, 비교예로서 문턱전압 제어층을 포함하지 않는 다중층 선택 소자로 1S-1R 소자를 구성한 경우이다. 비교예의 경우, 전압을 인가하면 상기 다중층 선택 소자는, 0.7 V의 문턱 전압에서 스위칭 동작을 수행하였고, 상기 저항 스위칭 메모리 소자는 2.8 V 에서 셋(SET) 동작을 수행하였다. 상기 다중층 선택 소자(1S)의 문턱 전압(Vth)이 상기 1/2 선택 전압(1/2Vselect)에 비하여 작으므로, 쓰기 동작 동안에 선택되지 않은 다중층 선택 소자가 온-상태가 될 수 있다. 따라서, 누설 전류가 크게 나타날 수 있다.
도 19의 (b)를 참조하면, 실시예로서 4 nm 두께의 실리콘 산화물로 구성된 문턱전압 제어층을 포함하는 다중층 선택 소자로 1S-1R 소자를 구성한 경우이다. 실시예의 경우, 전압을 인가하면 상기 다중층 선택 소자는 1.9 V의 문턱 전압에서 스위칭 동작을 수행하였고, 상기 저항 스위칭 메모리 소자는 2.8 V 에서 셋 동작을 수행하였다. 상기 다중층 선택 소자(1S)의 문턱 전압(Vth)이 상기 1/2 선택 전압(1/2Vselect)에 비하여 크므로, 쓰기 동작 동안에 선택되지 않은 다중층 선택 소자가 오프-상태가 될 수 있다. 따라서, 누설 전류가 작게 나타날 수 있다.
도 20은 본 발명의 일실시예에 따른 다중층 선택 소자와 저항 스위칭 메모리 소자가 결합된 1S-1R 소자를 이용하여 형성한 교차점 어레이 소자의 개략도이다.
도 20의 (a)는, 비교예로서 문턱전압 제어층을 포함하지 않는 다중층 선택 소자로 1S-1R 소자를 구성한 경우이다. 도 20의 (b)는, 실시예로서 4 nm 두께의 실리콘 산화물로 구성된 문턱전압 제어층을 포함하는 다중층 선택 소자로 1S-1R 소자를 구성한 경우이다.
도 20을 참조하면, 상기 1S-1R 소자의 쓰기 동작에서는, 선택 전압(Vselect)이 셋 전압(Vset)에 비하여 클 것이 요구된다. 상기 1S-1R 소자들이 교차점 어레이 메모리를 구성하면, 누설 전류의 차이가 생길 수 있다. 상기 1S-1R 교차점 어레이 메모리를 동작시키기 위하여 1/2 선택 전압(1/2Vselect)을 이용할 수 있다.
즉, 쓰기 선택 전압(Vselect)이 워드라인1(WL1)에 인가되고, 비트라인4(BL4)는 접지되고, 1/2 선택 전압(1/2Vselect)은 선택되지 않은 워드라인들과 비트라인들에 인가된다. 이때에, 상기 선택된 워드라인1(WL1) 및 비트라인4(BL4) 상에 위치한 선택되지 않은 셀들에서 누설 전류가 발생할 수 잇다.
실시예와 같이, 상기 선택 소자가 높은 문턱 전압을 가지는 경우에는, 1/2 선택 전압(1/2Vselect)에서의 누설 전류는 10-13 A 으로 낮은 수준으로 나타낼 수 있다. 그러나, 비교예와 같이 상기 선택 소자가 낮은 문턱 전압을 가지는 경우에는, 1/2 선택 전압(1/2Vselect)에서의 누설 전류는 10-6 A 으로 증가된다. 또한, 인접한 다른 셀들에 감지 오류를 유발할 수 있다. 따라서, 상기 교차점 어레이 메모리에서 저항 스위칭 메모리 소자의 누설 전류를 감소시키기 위하여, 상기 전기화학적 금속화 기반 선택 소자의 문턱 전압을 증가시킬 필요가 있다. 상기 결과로부터, 실리콘 산화물로 구성된 문턱전압 제어층은 상기 다중층 선택 소자의 문턱 전압 및 스위칭 특성에 영향을 줄 수 있다.
전술한 바와 같이, 스퍼터링 및 원자층 증착법을 이용하여 실리콘 산화물로 구성된 문턱전압 제어층이 삽입된 전기화학적 금속화 기반 문턱 스위칭 다중층 선택 소자를 제조하였다. 상기 실리콘 산화물은 원자층증착법을 이용하여 형성하였다.
제조된 다중층 선택 소자는 108 의 선택성을 가지며, 상기 문턱전압 제어층을 구성하는 상기 실리콘 산화물의 두께를 제어함에 따라 0.6 V 내지 2.2 V 범위의 제어가능한 문턱 전압 특성을 가졌다. 상기 문턱전압 제어층을 삽입하여, 상기 다중층 선택 소자의 제어가능한 문턱 전압 특성이 구현되었다. 상기 다중층 선택 소자는 104 사이클까지의 교류 동작 동안에, 신뢰성있는 문턱 스위칭 특성을 나타내었다. 또한, 상기 다중층 선택 소자의 열안정성은 두드러진 열화 없이 300℃의 온도 까지 유지되었다.
상기 다중층 선택 소자와 저항 스위칭 메모리 소자를 연결하여, 다른 문턱 전압을 가지는 선택 소자에 의존하는 1/2 선택 전압(1/2Vselect)에서 상기 메모리 소자의 누설 전류를 비교하였다. 상기 다중층 선택 소자에 문턱전압 제어층을 삽입하면, 상기 다중층 선택 소자의 문턱 전압이 상기 저항 스위칭 메모리 소자의 셋 전압에 비하여 높게 유도되었고, 메모리 셀의 누설 전류는10-6 A 내지 10-13 A 로 감소되도록 제어할 수 있다.
이러한 결과들로부터, 넓은 범위의 제어가능한 문턱 전압을 가지는 전기화학적 금속화 기반의 문턱 스위칭 다중층 선택 소자를 고밀도 교차점 어레이 메모리에 적용될 수 있다. 또한, 문턱전압 제어층을 구성하는 실리콘 산화물의 두께를 제어하여 제어가능한 문턱 전압 특성을 가지는 다중층 선택 소자를 구현할 수 있고, 상기 다중층 선택 소자를 이용하여 고밀도 교차점 어레이 메모리의 누설 전류를 효과적으로 감소시킬 수 있다.
도 21은 본 발명의 다른 실시예에 따른 다중층 선택 소자(100)를 나타내는 개략도이다. 이 실시예에 따른 다중층 선택 소자(100)는 도 2의 다중층 선택 소자(100)에서 일부 구성을 변형하거나 변경한 것으로 서로 참조될 수 있는 바 중복된 설명은 생략된다.
도 21을 참조하면, 다중층 선택 소자(100)는, 기판(110), 하부 전극층(120), 절연층(130), 스위칭층(140), 및 상부 전극층(150)을 포함한다.
구체적으로, 다중층 선택 소자(100)는, 기판(110), 상기 기판 상에 위치하는 하부 전극층(120); 상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층(130); 상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어진 스위칭층(140); 및 상기 스위칭층 상에 위치하는 상부 전극층(150)을 포함할 수 있다.
스위칭층(140)은, 제1 금속 도핑층(141), 전도성 필라멘트 형성층(142), 및 제2 금속 도핑층(143)을 포함할 수 있다. 예를 들어, 스위칭층(140)은 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층(141); 상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층(142), 및 상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층(143)을 포함할 수 있다.
제1 금속 도핑층(141) 및 제2 금속 도핑층(143)에 대해서는 도 2의 금속 도핑핑(160)에 대한 설명을 참조할 수 있다. 제1 금속 도핑층(141)과 제2 금속 도핑층(143)은 동일한 금속이 도핑되거나 또는 서로 다른 금속이 도핑될 수 있다. 또한, 제1 금속 도핑층(141), 전도성 필라멘트 형성층(142), 및 제2 금속 도핑층(143)을 각각 구성하는 절연물은 동일하거나 서로 다를 수 있다.
전도성 필라멘트 형성층(142)은 도 2의 전도성 필라멘트 형성층(170)을 참조할 수 있다.
스위칭층(140)을 구성하는 제1 금속 도핑층(141), 전도성 필라멘트 형성층(142), 및 제2 금속 도핑층(143)은 다른 금속 도핑 농도를 가질 수 있다.
제1 금속 도핑층(141) 및 제2 금속 도핑층(143)은 제1 금속 도핑 농도를 가지고, 전도성 필라멘트 형성층(142)은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가질 수 있다.
또한, 제1 금속 도핑층(141) 및 제2 금속 도핑층(143)은 제1 금속 도핑 농도를 가지고, 전도성 필라멘트 형성층(142)은 금속이 미도핑될 수 있다.
또는, 이와 반대로, 전도성 필라멘트 형성층(142)은 제1 금속 도핑 농도를 가지고, 제1 금속 도핑층(141) 및 제2 금속 도핑층(143)은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가지는 경우도 본 발명의 기술적 사상에 포함된다.
또한, 제1 금속 도핑층(141)과 제2 금속 도핑층(143)의 금속 도핑 농도가 동일하거나 또는 서로 다를 수 있다.
상기 제1 금속 도핑 농도와 상기 제2 금속 도핑 농도는 기지 물질 및 도핑되는 금속에 따라 상이할 수 있다. 예를 들어, 상기 기지 물질이 아연 산화물이고, 상기 도핑되는 금속이 은인 경우에, 상기 제1 금속 도핑 농도는, 예를 들어 0.01% 내지 50% 범위일 수 있고, 상기 제2 금속 도핑 농도는, 예를 들어 0.01% 내지 50% 범위일 수 있다.
도 22는 도 21의 다중층 선택 소자에서 전도성 필라멘트의 형성과 파괴를 설명하는 개략도이다.
도 22를 참조하면, 초기 상태에서는, 제1 금속 도핑층(141)과 제2 금속 도핑층(143)은 절연물 기지(145)에 금속(146)이 도핑되어 존재할 수 있다. 반면, 전도성 필라멘트 형성층(142)에는 상기 금속이 도핑되지 않거나, 또는 전도성 필라멘트(147)를 형성하지 못하는 수준으로 도핑될 수 있다.
이어서, 외부에서 전기적 신호가 하부 전극층(120)과 상부 전극층(150)에 인가되면, 제1 금속 도핑층(141)과 제2 금속 도핑층(143)의 상기 도핑된 금속이 전도성 필라멘트 형성층(142)로 이동하여 전도성 필라멘트(147)를 형성할 수 있다. 상기 금속이 이동하는 경우, 상기 금속은 원자 상태로 이동하거나 또는 양이온 상태로 이동할 수 있다. 이러한 전도성 필라멘트(147)의 형성에 의하여 하부 전극층(120)과 상부 전극층(150)은 전기적으로 연결될 수 있다. 구체적으로, 하부 전극층(120), 제1 금속 도핑층(141)에 도핑된 금속(146), 전도성 필라멘트(147), 제2 금속 도핑층(143)에 도핑된 금속(146), 및 상부 전극층(150)이 물리적으로 연결되어 전기적 경로를 형성할 수 있다.
이어서, 외부에서 인가하는 전기적 신호를 제거하면, 전도성 필라멘트(147)가 파괴될 수 있고, 전도성 필라멘트(147)를 구성하는 금속은 다시 제1 금속 도핑층(141) 또는 제2 금속 도핑층(143)으로 이동할 수 있다. 따라서, 전도성 필라멘트(147)는 휘발성 특성을 가질 수 있다. 그러나, 이는 예시적이며 전도성 필라멘트(147)가 비휘발성 특성을 가지는 경우도 본 발명의 기술적 사상에 포함된다.
일부 실시예에서, 스위칭층(140)을 형성하는 단계는 산화물 타겟과 금속 타겟을 함께 사용하는 동시 스퍼터링을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성할 수 있다.
도 23은 도 21의 다중층 선택 소자와 단일층 선택 소자의 전류-전압 특성을 비교하여 나타내는 그래프이다.
도 23의 (a)를 참조하면, 비교예인 Pt/AZO/Pt 구조에 대하여 100 μA의 컴플라이언스 전류(Icc) 하에서의 전류-전압 특성이 나타나있다. 비교예의 단일층 선택 소자의 경우에는, 100 μA의 컴플라이언스 전류에서는 양방향 휘발성 문턱 스위칭 특성을 나타내었다. 그러나, 상기 컴플라이언스 전류가 증가되어 1 mA의 경우에는 저항 스위칭 메모리 특성을 나타내었다. 상기 컴플라이언스 전류를 증가시키면, 상기 은-도핑 아연 산화물층에서 은 이온들이 과잉되고, 이에 따라 상기 과잉된 은 이온들이 비휘발성 전도성 필라멘트들을 형성시키게 된다. 상기 비휘발성 전도성 필라멘트를 파괴하려면, 전류의 줄가열을 유도하도록 음의 바이어스(bias)가 필요하다.
상기 비휘발성 전도성 필라멘트들의 형성을 억제하기 위하여, AZO/ZnO/AZO와 같은 다중층 구조가 제안될 수 있다. 그 이유는, 상기 다중층 구조 내에서 은-도핑 아연 산화물층들 사이에 개재된 은-미도핑 아연 산화물층이 은 이온의 과잉 유입을 방지하여 비휘발성 전도성 필라멘트들의 형성을 억제할 수 있다.
도 23의 (b)를 참조하면, 실시예인 Pt/AZO/ZnO/AZO/Pt 구조에 대하여 1 mA의 컴플라이언스 전류 하에서의 전류-전압 특성이 나타나있다. 실시예의 다중층 선택소자의 경우에는 상대적으로 높은 컴플라이언스 전류에서도 휘발성 문턱 스위칭 특성을 나타내었다. 또한, 0.62 V 및 -0.53 V의 전압에서, 오프 전류(Ioff)에서 컴플라이언스 전류로 급격하게 변화되었다.
상기 다중층 선택 소자는, 예를 들어, 1010 의 높은 선택성, 2 MA cm-2 의 높은 온-전류 밀도, 및 10-13 A 의 낮은 오프 전류(Ioff)를 가짐을 알 수 있다. 또한, 상기 다중층 선택 소자는 109 내지 1011 의 높은 선택성, 1 MA cm-2 내지 20 MA cm-2 의 높은 온-전류 밀도, 및 10-15 A 내지 10-12A 의 낮은 오프 전류(Ioff)를 가짐을 알 수 있다.
이하에서는 상기 다중층 선택 소자의 문턱 스위칭 특성에 대하여 설명하기로 한다.
상기 문턱 스위칭 특성은 ZnO와 같은 고상 전해질 층을 통한 전도성 필라멘트의 형성과 파괴에 의하여 제공될 수 있다. 상기 은-미도핑 아연 산화물층 내에서, 은 이온들이 큰 확산 계수를 가지고 아연(Zn) 공공들의 이동 장벽이 작으면, 은-도핑 아연 산화물층들 내의 은 이온들이 전기장에 의하여 상기 아연 공공들을 통하여 상기 은-미도핑 아연 산화물층으로 용이하게 확산될 수 있다. 상기 다중층 선택 소자에 전압이 인가되면, 상기 은-도핑 아연 산화물층에 포함된 은 이온들이 상기 은-도핑 아연 산화물층을 통하여 확산되므로, 상부 전극 또는 하부 전극의 표면에서 은 원자들이 감소되게 된다.
상기 은 원자들은 상부 전극과 하부 전극과 전기적으로 연결된 전도성 필라멘트를 형성할 수 있다. 이러한 과정에서, 형성된 전도성 필라멘트는 상기 은-미도핑 아연 산화물층에 존재하는 은의 양에 의존하여, 비휘발성 특성 또는 휘발성 특성을 가지게 된다. 예를 들어, 상기 은의 양이 많으면 상기 전도성 필라멘트는 비휘발성 특성을 가지게 된다. 따라서, 은-도핑 아연 산화물층의 은의 도핑 농도를 제어하여 상기 은-미도핑 아연 산화물층 내로 확산되는 은 이온의 양을 제한할 수 있고, 이에 따라 상기 은-미도핑 아연 산화물층에 휘발성 전도성 필라멘트가 형성되도록 유도할 수 있다.
문턱 전압(Vth)에서 상기 휘발성 전도성 필라멘트들이 형성되면, 전기장이 유지되는 동안에는 상기 휘발성 전도성 필라멘트들이 유지되며, 상부 전극과 하부 전극 사이에 전류가 흐를 수 있다. 상기 휘발성 전도성 필라멘트들은, 표면 에너지를 감소시키도록 나노 입자들로 분해되는 경향을 가지게 되어 나노 크기를 가질 수 있고, 원기둥 형상을 가질 수 있다. 상기 전기장을 제거하면, 레일리(Rayleigh) 불안정성 효과에 따라, 표면 에너지의 감소를 위하여, 상기 휘발성 전도성 필라멘트를 구성하는 은 원자들이 은 이온으로 이온화되고, 이에 따라 상기 휘발성 전도성 필라멘트가 분해된다. 이에 따라, 상기 다중층 선택 소자는 초기의 오프 전류(Ioff) 상태의 전류 수준으로 되돌아 가게 된다.
도 24는 도 21의 다중층 선택 소자와 단일층 선택 소자의 문턱 전압의 누적확률분포를 비교하여 나타내는 그래프이다.
도 24를 참조하면, 비교예의 단일층 선택 소자와 다중층 선택 소자를 각각 20개에 대한 문턱 전압(Vth)의 누적확률분포(cumulative probability)를 나타낸다. 비교예의 경우에는 양의 문턱 전압은 평균 0.29 V 이고, 표준편차는 0.07 V 이었고, 음의 문턱 전압은 평균 -0.26 V 이고, 표준편차는 0.05 V 이었다. 실시예의 경우에는 양의 문턱 전압은 평균 0.73 V 이고, 표준편차는 0.02 V 이었고, 음의 문턱 전압은 평균 -0.59 V 이고, 표준편차는 0.04 V 이었다. 실시예의 경우가, 평균의 절대값은 더 크게 나타났고, 표준편차는 더 작게 나타났다. 따라서, 실시예의 다중층 선택 소자가 신뢰성이 더 높은 것으로 분석된다.
도 25는 도 21의 다중층 선택 소자와 단일층 선택 소자의 내구성 특성을 비교하여 나타내는 그래프이다.
도 25를 참조하면, 2 V 및 50 μs 의 프로그램 펄스와 0.2 V 및 100 μs 의 읽기 펄스를 상기 펄스들 사이에 100 μs 의 완화 시간으로 반복하여 인가하여, 상기 다중층 선택 소자의 내구성 특성을 평가하였다. 비교예의 경우에는 103 사이클 이후에 오프-파괴(off-failure)를 나타내었다. 반면, 실시예의 경우에는, 두드러진 열화가 나타나지 않고, 비교예가 파괴된 이후의 104 사이클 이상의 사이클에서도 안정된 온-동작 및 오프-동작을 나타내었다.
전기화학적 금속화 현상을 이용한 단일층 선택 소자에 전압을 인가하면 스위칭층에 전도성 필라멘트들이 무작위로 형성될 수 있다. 이러한 전도성 필라멘트들의 무작위 성장은 상기 단일층 선택 소자의 신뢰성과 내구성을 감소시킬 수 있다. 그러나, 다중층 선택 소자에서는, 은-미도핑 아연 산화물층 내에서 전도성 필라멘트를 형성하는 은 이온들이 부족하므로, 이러한 무작위 형성 경향이 상대적으로 감소될 수 있다. 따라서, 실시예의 다중층 선택 소자는 향상된 신뢰성 특성과 내구성 특성을 가지는 것으로 분석된다. 상기 다중층 선택 소자는 180 ns 의 동작 속도로 안정적 동작을 제공하는 것으로 분석된다.
도 26은 도 21의 다중층 선택 소자의 어닐링 온도 영향을 나타내는 그래프들이다.
도 26의 (a)를 참조하면, 상기 다중층 선택 소자의 어닐링 온도에 따른 전류-전압 특성이 나타나있다. 상기 어닐링 온도가 100℃ 인 경우에는, 1.7 x 10-11 A 수준의 오프 전류를 가지는 문턱 스위칭 특성을 나타내었고, 상기 어닐링 온도가 200℃ 인 경우에는, 1.0 x 10-12 A 수준의 오프 전류를 가지는 문턱 스위칭 특성을 나타내었고, 상기 어닐링 온도가 300℃ 인 경우에는, 1.0 x 10-13 A 수준의 상대적으로 낮은 오프 전류를 가지는 문턱 스위칭 특성을 나타내었다. 상기 어닐링 온도가 증가될수록 상기 다중층 선택 소자의 오프 전류가 감소함을 알 수 있다. 따라서, 상기 다중층 선택 소자의 문턱 스위칭 특성은 어닐링 온도들에 상당히 영향을 받는 것으로 분석되었다. 상기 어닐링 온도는 약 300℃인 것이 바람직하다.
도 26의 (b)를 참조하면, 상기 다중층 선택 소자의 어닐링 온도에 따른 오프-상태 저항(Roff)이 나타나있다. 상기 오프-상태 저항은 20 개의 소자들에 대하여 0.3 V의 전압에서 측정되었다.
상기 어닐링 온도가 100℃ 인 경우에는, 6.5 x 109 Ω 수준의 오프-상태 저항을 나타내었고, 상기 어닐링 온도가 200℃ 인 경우에는, 1011 Ω 수준의 오프-상태 저항을 나타내었고, 상기 어닐링 온도가 300℃ 인 경우에는, 2 x 1012 Ω 의 수준의 상대적으로 높은 오프-상태 저항을 나타내었다. 상기 어닐링 온도가 증가될수록 상기 다중층 선택 소자의 오프-상태 저항이 증가함을 알 수 있다. 따라서, 상기 다중층 선택 소자의 오프-상태 저항은 어닐링 온도들에 상당히 영향을 받는 것으로 분석되었다.
도 26의 (c)를 참조하면, 상기 다중층 선택 소자의 어닐링 온도에 따른 오프-상태 저항의 누적확률분포가 나타나있다. 상기 오프-상태 저항은 40 회의 연속된 동작 사이클에 대하여 0.3 V의 전압에서 측정되었다. 다른 어닐링 온도에 비하여, 상기 어닐링 온도가 300℃ 인 경우가 오프-상태 저항의 변동이 작게 나타났다. 이러한 특성은 상기 어닐링에 의하여, 상기 아연 산화물층의 결정도가 증가됨에 따라 유도될 수 있다고 분석된다. 상기 어닐링 온도가 300℃ 인 경우에서, 아연 산화물층의 결정화도가 증가됨에 의해 은 이온들이 용이하게 이동할 수 있고, 전도성 필라멘트들을 형성할 수 있는 아연 산화물의 결함이 감소될 수 있다. 상기 전도성 필라멘트가 한번 생성된 후에는, 상기 전도성 필라멘트의 가장 약한 부분에서 상기 전도성 필라멘트의 형성과 파괴가 반복적으로 발생하므로, 상기 다중층 선택 소자의 문턱 전압(Vth)은 두드러진 변화를 나타내지 않았다. 이러한 결과로부터, 300℃에서의 어닐링은 상기 다중층 선택 소자의 오프 전류(Ioff)와 오프-저항(Roff)의 분산(variance)을 효과적으로 감소시킬 수 있다.
전술한 바와 같이, 은을 다양한 농도로서 도핑한 Pt/AZO/ZnO/AZO/Pt 구조의 다중층 선택 소자를 제조하였다. CMOS 호환 공정으로 균일한 박막들을 증착하기 위하여, 스퍼터링 방법을 이용하여 다중층 선택 소자를 제조하였다. 상기 은-도핑 아연 산화물층 내의 은의 도핑 농도를 제어함으로써, 전도성 필라멘트들의 형성이 조절되었고, 2 MA cm-2 의 높은 이온 밀도를 달성하였다. 300℃에서 어닐링한 후에, 상기 소자는 10-13 A 의 낮은 오프 전류(Ioff)를 가졌다.
또한, 다중층 구조가 적용된 선택 소자는, 단일층 구조의 선택 소자에 비하여 이온 밀도와 내구성이 증가되었다. 또한, 미도핑된 아연 산화물층의 두께를 제어하여 선택 소자의 문턱 전압 특성을 변화시킬 수 있었다. 상기 다중층 선택 소자는 1010 의 높은 선택성, 10-13 A의 낮은 오프 전류 및 2 MA cm-2 의 높은 이온 밀도를 가지는 양방향 문턱 스위칭 특성을 나타내었다. 또한, 상기 다중층 선택 소자는 펄스 동작에서 180 ns의 스위칭 시간을 나타내었다.
상기 다중층 선택 소자가 ZrOx 기반한 저항 스위칭 메모리와 연결되어 1S-1R 소자를 형성하면, 누설 전류를 2 x 10-13 A 수준으로 상당히 억제하였고, 펄스 동작들 중에 안정된 셋/리셋 거동을 나타내었다. 따라서, 은-도핑된 층들을 제어한 다중층 선택 소자들은 고밀도 교차점 메모리 소자들에 적용될 수 있다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 기판;
    상기 기판 상에 위치하는 하부 전극층;
    상기 하부 전극층 상에 위치하고, 전도성 필라멘트의 형성과 파괴에 의하여 스위칭 동작을 수행하고, 상기 전도성 필라멘트의 형성을 제어하도록 다중층으로 이루어진 스위칭층; 및
    상기 스위칭층 상에 위치하는 상부 전극층;을 포함하는,
    다중층 선택 소자.
  2. 제 1 항에 있어서,
    상기 스위칭층은,
    상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층;
    그 내부에서 상기 금속에 의하여 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층; 및
    상기 전도성 필라멘트의 형성을 제어하여 문턱전압을 제어하는 문턱전압 제어층;을 포함하는, 다중층 선택 소자.
  3. 제 1 항에 있어서, 상기 스위칭층은,
    상기 하부 전극층 상에 위치한 문턱전압 제어층;
    상기 문턱전압 제어층 상에 위치한 전도성 필라멘트 형성층; 및
    상기 전도성 필라멘트 형성층 상에 위치한 금속 도핑층;을 포함하는,
    다중층 선택 소자.
  4. 제 1 항에 있어서, 상기 스위칭층은,
    상기 하부 전극층 상에 위치한 제1 문턱전압 제어층;
    상기 제1 문턱전압 제어층 상에 위치한 전도성 필라멘트 형성층;
    상기 전도성 필라멘트 형성층 상에 위치한 금속 도핑층; 및
    상기 금속 도핑층 상에 위치한 제2 문턱전압 제어층;을 포함하는,
    다중층 선택 소자.
  5. 제 1 항에 있어서, 상기 스위칭층은,
    상기 하부 전극층 상에 위치한 제1 문턱전압 제어층;
    상기 제1 문턱전압 제어층 상에 위치한 금속 도핑층;
    상기 금속 도핑층 상에 위치한 전도성 필라멘트 형성층; 및
    상기 전도성 필라멘트 형성층 상에 위치한 제2 문턱전압 제어층;을 포함하는, 다중층 선택 소자.
  6. 제 1 항에 있어서, 상기 스위칭층은,
    상기 하부 전극층 상에 위치한 제1 금속 도핑층;
    상기 제1 금속 도핑층 상에 위치한 제1 전도성 필라멘트 형성층;
    상기 제1 전도성 필라멘트 형성층 상에 위치한 문턱전압 제어층;
    상기 문턱전압 제어층 상에 위치한 제2 전도성 필라멘트 형성층; 및
    상기 제2 전도성 필라멘트 형성층 상에 위치한 제2 금속 도핑층;을 포함하는, 다중층 선택 소자.
  7. 제 1 항에 있어서, 상기 스위칭층은,
    상기 하부 전극층 상에 위치한 제1 전도성 필라멘트 형성층;
    상기 제1 전도성 필라멘트 형성층 상에 위치한 제1 금속 도핑층;
    상기 제1 금속 도핑층 상에 위치한 문턱전압 제어층;
    상기 문턱전압 제어층 상에 위치한 제2 금속 도핑층; 및
    상기 제2 금속 도핑층 상에 위치한 제2 전도성 필라멘트 형성층;을 포함하는, 다중층 선택 소자.
  8. 제 1 항에 있어서, 상기 스위칭층에서 상기 다중층은 상기 전도성 필라멘트를 형성하는 금속의 도핑 농도의 구배를 가지는, 다중층 선택 소자.
  9. 제 8 항에 있어서, 상기 스위칭층은,
    상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제1 금속 도핑층;
    상기 제1 금속 도핑층 상에 위치하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층; 및
    상기 전도성 필라멘트 형성층 상에 위치하고, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 제2 금속 도핑층;을 포함하는, 다중층 선택 소자.
  10. 제 9 항에 있어서, 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 제1 금속 도핑 농도를 가지고,
    상기 전도성 필라멘트 형성층은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가지는, 다중층 선택 소자.
  11. 제 9 항에 있어서, 상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 제1 금속 도핑 농도를 가지고,
    상기 전도성 필라멘트 형성층은 금속이 미도핑된, 다중층 선택 소자.
  12. 제 9 항에 있어서, 상기 전도성 필라멘트 형성층은 제1 금속 도핑 농도를 가지고,
    상기 제1 금속 도핑층 및 상기 제2 금속 도핑층은 상기 제1 금속 도핑 농도에 비하여 낮은 제2 금속 도핑 농도를 가지는, 다중층 선택 소자.
  13. 제 2 항에 있어서, 상기 문턱전압 제어층은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 지르코늄 산화물 중 적어도 어느 하나를 포함하는, 다중층 선택 소자.
  14. 제 2 항에 있어서, 상기 전도성 필라멘트 형성층 또는 상기 금속 도핑층은, 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 및 마그네슘 산화물 중 적어도 어느 하나를 포함하는, 다중층 선택 소자.
  15. 제 1 항에 있어서, 상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함하는, 다중층 선택 소자.
  16. 기판을 제공하는 단계;
    상기 기판 상에 하부 전극층을 형성하는 단계;
    상기 하부 전극층 상에 절연층을 형성하는 단계;
    상기 절연층의 일부 영역을 제거하여, 상기 하부 전극층을 노출하는 비아홀을 형성하는 단계;
    상기 비아홀 내에 상기 전도성 필라멘트의 형성을 제어하도록 다중층으로 이루어진 스위칭층을 형성하는 단계; 및
    상기 스위칭층 상에 상부 전극층을 형성하는 단계;를 포함하는,
    다중층 선택 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 스위칭층은 상기 비아홀 내에 금속의 도핑 농도의 구배를 가지는 다중층으로 이루어지고,
    상기 스위칭층을 형성하는 단계는,
    산화물 타겟과 금속 타겟을 함께 사용하는 동시 스퍼터링을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성하는,
    다중층 선택 소자의 제조방법.
  18. 제 16 항에 있어서, 상기 스위칭층을 형성하는 단계는,
    절연층으로 구성되고, 상기 전도성 필라멘트의 형성을 제어하는 문턱전압 제어층을 형성하는 단계;
    상기 문턱전압 제어층 상에 상기 전도성 필라멘트가 형성되는 전도성 필라멘트 형성층을 형성하는 단계; 및
    상기 전도성 필라멘트 형성층 상에 상기 전도성 필라멘트에 금속을 제공하는 금속 도핑층을 형성하는 단계;를 포함하는, 다중층 선택 소자의 제조방법.
  19. 제 16 항에 있어서, 상기 스위칭층을 형성하는 단계는,
    상기 전도성 필라멘트에 금속을 제공하는 금속 도핑층을 형성하는 단계;
    상기 금속 도핑층 상에 상기 전도성 필라멘트가 형성되는 전도성 필라멘트 형성층을 형성하는 단계; 및
    상기 전도성 필라멘트 형성층 상에, 절연층으로 구성되고, 상기 전도성 필라멘트의 형성을 제어하는 문턱전압 제어층을 형성하는 단계;를 포함하는,
    다중층 선택 소자의 제조방법.
  20. 제 16 항에 있어서, 상기 상부 전극층을 형성하는 단계를 수행한 후에,
    상기 다중층 선택 소자를 100℃ 내지 500℃의 온도에서 어닐링하는 단계를 더 포함하는, 다중층 선택 소자의 제조방법.
PCT/KR2021/016197 2020-11-12 2021-11-09 다중층 선택 소자 및 그 제조 방법 WO2022103110A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/623,241 US11925129B2 (en) 2020-11-12 2021-11-09 Multi-layer selector device and method of fabricating the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020200151132A KR102432689B1 (ko) 2020-11-12 2020-11-12 다중층 선택 소자 및 그 제조 방법
KR1020200151131A KR102432688B1 (ko) 2020-11-12 2020-11-12 다중층 선택 소자 및 그 제조 방법
KR10-2020-0151132 2020-11-12
KR10-2020-0151131 2020-11-12

Publications (1)

Publication Number Publication Date
WO2022103110A1 true WO2022103110A1 (ko) 2022-05-19

Family

ID=81601515

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/016197 WO2022103110A1 (ko) 2020-11-12 2021-11-09 다중층 선택 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US11925129B2 (ko)
WO (1) WO2022103110A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100090969A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 상변화 메모리 소자의 제조방법
KR20130007923A (ko) * 2011-07-11 2013-01-21 광주과학기술원 저항 변화 메모리 소자 및 이의 제조방법
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子
KR20170083446A (ko) * 2016-01-08 2017-07-18 에스케이하이닉스 주식회사 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
JP2017195399A (ja) * 2012-06-22 2017-10-26 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
KR20170137562A (ko) * 2016-06-03 2017-12-13 에스케이하이닉스 주식회사 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102464065B1 (ko) 2016-01-27 2022-11-08 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US10522754B2 (en) * 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
KR102465179B1 (ko) 2018-01-18 2022-11-08 에스케이하이닉스 주식회사 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100090969A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 상변화 메모리 소자의 제조방법
KR20130007923A (ko) * 2011-07-11 2013-01-21 광주과학기술원 저항 변화 메모리 소자 및 이의 제조방법
JP2017195399A (ja) * 2012-06-22 2017-10-26 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子
KR20170083446A (ko) * 2016-01-08 2017-07-18 에스케이하이닉스 주식회사 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
KR20170137562A (ko) * 2016-06-03 2017-12-13 에스케이하이닉스 주식회사 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법

Also Published As

Publication number Publication date
US11925129B2 (en) 2024-03-05
US20220367809A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
WO2018225993A1 (ko) 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
US4804490A (en) Method of fabricating stabilized threshold switching material
US8093575B2 (en) Memristive device with a bi-metallic electrode
KR101052875B1 (ko) 저항성 램 소자의 제조방법
US20070105390A1 (en) Oxygen depleted etching process
EP0269225A2 (en) Thin film electrical devices with amorphous carbon electrodes and method of making same
US8872246B1 (en) Memristor using a transition metal nitride insulator
WO2019074177A1 (ko) 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
US8501621B2 (en) Method of fabrication of the memristive device
US20230030038A1 (en) Ferroelectric components and cross point array devices including the ferroelectric components
KR100859717B1 (ko) 3 단자 ｍｉｔ 스위치, 그 스위치를 이용한 스위칭 시스템,및 그 스위치의 ｍｉｔ 제어방법
WO2018012868A1 (ko) 스위칭 원자 트랜지스터 및 이의 동작방법
WO2022103110A1 (ko) 다중층 선택 소자 및 그 제조 방법
KR20150017040A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8501533B2 (en) Method of etching a programmable memory microelectronic device
WO2019245106A1 (ko) 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법
WO2019177347A1 (ko) 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법
WO2021054737A1 (ko) 저항 스위칭 소자 및 이를 포함하는 메모리 장치
CN111554810B (zh) 选通器件及其制备方法
WO2021095974A1 (ko) 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
Arun et al. Fabrication of HfO2 based MOS and RRAM devices: A study of thermal annealing effects on these devices
US5811841A (en) Photoconductive switching with thin layer enhanced breakdown charateristics
KR102432689B1 (ko) 다중층 선택 소자 및 그 제조 방법
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법
WO2023200072A1 (ko) 선택 소자와 그 제조 방법 및 선택 소자를 포함하는 비휘발성 메모리 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21892278

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21892278

Country of ref document: EP

Kind code of ref document: A1