WO2020250582A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2020250582A1 WO2020250582A1 PCT/JP2020/017826 JP2020017826W WO2020250582A1 WO 2020250582 A1 WO2020250582 A1 WO 2020250582A1 JP 2020017826 W JP2020017826 W JP 2020017826W WO 2020250582 A1 WO2020250582 A1 WO 2020250582A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode
- region
- semiconductor chip
- wire
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0605—Shape
- H01L2224/06051—Bonding areas having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Definitions
- the gate runner 33 is electrically connected to the gate of each IGBT (or power MOFET) in the electrode regions 32a, 32b, 32c, 32d, and 32e. Further, in the active region 32, the area becomes larger so as to be separated from the gate 31 along the extending direction of the gate runner 33.
- the electrode regions 32a and 32b are 10.6 mm 2 , respectively, and an output current of 30.7 A is output in each of the electrode regions 32a and 32b.
- the electrode regions 32c and 32d are 11.9 mm 2 , respectively, and an output current of 34.5 A is output in each of the electrode regions 32c and 32d.
- the electrode region 32e is 24.5 mm 2 , and an output current of 71.0 A is output.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
パワーサイクル耐量の低下を抑制することができる。 電極領域(32a,32b,32c,32d,32e)により構成され、電極領域(32a,32b,32c,32d,32e)から出力電流がそれぞれ出力される活性領域(32)をおもて面(34)に備える半導体チップ(30)を備えている。また、電極領域(32a,32b,32c,32d,32e)のそれぞれに少なくとも1本接続されるワイヤを備えている。さらに、半導体装置(10)では、ワイヤは、接続される電極領域(32a,32b,32c,32d,32e)の位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される。これにより、電流が通電することによるワイヤの発熱を抑制することができる。
Description
本発明は、半導体装置に関する。
半導体装置は、IGBT(Insulated Gate Bipolar Transistor)、FWD(Free Wheeling Diode)等の半導体素子を含んでいる。半導体装置は、半導体素子間等をワイヤにより電気的に接続して、例えば、電力変換装置として利用されている。この際、ワイヤはその抵抗により電流が導通することにより発熱してしまう。特に、ワイヤは、半導体素子等のレイアウトに応じて、所定の長さを超えると、発熱量が大きくなる。そこで、このような長いワイヤの配線領域には、ワイヤの本数を増やすことで、ワイヤ1本当たりの電流を減らし、発熱量の増加を抑制している。
しかし、上記のように長いワイヤの本数を増やしても、実際にはワイヤによる発熱を十分に抑制することができない。また、半導体素子のボンディング面積に応じて、接続できるワイヤの本数は限られる。このため、ワイヤの温度の上昇に伴い、ワイヤの溶断が生じてしまう。また、ワイヤに対する通電に応じて発熱による温度の上昇並びに下降が繰り返し行われると、ワイヤの接続部の剥離が生じてしまう。このように半導体装置はパワーサイクル耐量を確保できず、半導体装置の信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり、パワーサイクル耐量の低下を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、複数の電極領域により構成され、前記複数の電極領域から出力電流がそれぞれ出力される出力電極部をおもて面に備える第1半導体チップと、前記複数の電極領域のそれぞれに少なくとも1本接続されるワイヤと、を備え、前記ワイヤは、接続される電極領域の位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される、半導体装置が提供される。
開示の技術によれば、パワーサイクル耐量の低下を抑制し、半導体装置の信頼性の低下を抑制することができる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図1の半導体装置10において、上側を向いた面を表す。同様に、「上」とは、図1の半導体装置10において、上側の方向を表す。「裏面」及び「下面」とは、図1の半導体装置10において、下側を向いた面を表す。同様に、「下」とは、図1の半導体装置10において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
実施の形態の半導体装置について、図1及び図2を用いて説明する。図1は、実施の形態における半導体装置の側断面図である。図2は、実施の形態における半導体装置の平面図である。なお、図1は、図2の一点鎖線X-Xに対応する箇所の断面図である。また、図2では、半導体装置10のセラミック回路基板20a,20bのみを記載している。
半導体装置10は、図1に示されるように、セラミック回路基板20a,20bと、放熱板60と、を有している。セラミック回路基板20a,20bには、図2に示されるように、半導体チップ30a,30b,40a,40bが配置されている。また、半導体装置10は、ケース部70と、ケース部70の開口上部に設けられた蓋部74と、を有している。この際、ケース部70は、セラミック回路基板20a,20bを取り囲み、放熱板60の周縁領域に接着剤(図示を省略)を介して設けられている。また、ケース部70及び蓋部74には、配線部材71,72,73が取り付けられている。配線部材71の一端はセラミック回路基板20aに電気的に接続されて、他端である端子71aはケース部70に露出されている。配線部材72の一端はセラミック回路基板20bに電気的に接続されて、他端である端子72aはケース部70に露出されている。配線部材73の一端はセラミック回路基板20aに電気的に接続されて、他端である端子73aはケース部70に露出されている。そして、ケース部70内のセラミック回路基板20a,20bは封止部材75により封止されている。この場合の封止部材75は、シリコーンゲル、封止樹脂である。
セラミック回路基板20a,20bは、図1及び図2に示されるように、絶縁板21a,21bと、絶縁板21a,21bのおもて面に形成された導電パターン22a1~22a3,22b1~22b4と、絶縁板21a,21bの裏面に形成された金属板23a,23bと、を有している。なお、導電パターン22a1~22a3,22b1~22b4の形状、個数は一例である。絶縁板21a,21bは、熱伝導性に優れた、高熱伝導性のセラミックスにより構成されている。このセラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素である。導電パターン22a1~22a3,22b1~22b4は、導電性に優れた金属により構成されている。この金属は、例えば、銅あるいは銅合金である。金属板23a,23bは、熱伝導性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。このような構成を有するセラミック回路基板20a,20bとして、例えば、DCB(Direct Copper Bonding)基板、AMB(Active Metal Brazed)基板を用いることができる。セラミック回路基板20a,20bは、半導体チップ30a,30b,40a,40bで発生した熱を導電パターン22a2,22b2、絶縁板21a,21b及び金属板23a,23bを介して、図1中下側に伝導させて放熱することができる。なお、導電パターン22a1~22a3,22b1~22b4の厚さは、好ましくは、0.10mm以上、1.00mm以下であり、より好ましくは、0.20mm以上、0.50mm以下である。また、このようなセラミック回路基板20aの導電パターン22a2には、配線部材71がはんだ(図示を省略)を介して接続されている。導電パターン22b2には、配線部材72がはんだ(図示を省略)を介して接続されている。導電パターン22a3には、配線部材73がはんだ(図示を省略)を介して接続されている。なお、導電パターン22a2,22b2,22a3に示されている四角は、配線部材71,72,73の接続領域を表している。
半導体チップ30a,30bは、シリコンまたは炭化シリコンから構成されている。また、半導体チップ30a,30bは、スイッチング素子を含んでいる。スイッチング素子は、例えば、IGBT、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。このような半導体チップ30a,30bは、例えば、裏面に主電極として入力電極(ドレイン電極またはコレクタ電極)を、おもて面に、制御電極(ゲート電極)及び主電極として出力電極(ソース電極またはエミッタ電極)をそれぞれ備えている。上記の半導体チップ30a,30bは、その裏面側が導電パターン22a2,22b2上にはんだ(図示を省略)により接続されている。半導体チップ40a,40bは、シリコンまたは炭化シリコンから構成されている。また、半導体チップ40a,40bは、ダイオードを含んでいる。ダイオードは、例えば、SBD(Schottky Barrier Diode)、FWDである。このような半導体チップ40a,40bは、裏面に主電極として出力電極(カソード電極)を、おもて面に主電極として入力電極(アノード電極)をそれぞれ備えている。上記の半導体チップ40a,40bは、その裏面側が導電パターン22a2,22b2上にはんだ(図示を省略)により接続されている。
このようなセラミック回路基板20a,20b及び半導体チップ30a,30b,40a,40bに対して以下のようにワイヤ50が配線されている。なお、図1及び図2では、制御用配線以外の各部間を接続し、入出力電流用の主電流配線であるワイヤの総称をワイヤ50としている。制御用配線であるワイヤ55a,55bは、導電パターン22a1,22b1と半導体チップ30a,30bのゲートとにそれぞれ電気的に接続している。主電流配線のワイヤ50は、半導体チップ30a,30b、半導体チップ40a,40b、導電パターン22a3,22b3,22b4の間を適宜電気的に接続している。なお、ワイヤ50,55a,55bは、導電性に優れた金属により構成されている。この金属は、例えば、アルミニウムや銅、または、少なくともこれらの一種を含む合金である。また、これらの直径は、100μm以上、1.00mm以下であることが好ましい。主電流配線のワイヤ50の直径は、250μm以上、500μm以下であることが好ましい。この範囲よりも細くなるほど、電流容量が足りず、ワイヤが破断する恐れがある。この範囲よりも太くなるほど、半導体チップ30a,30bにボンディングする際に半導体チップ30a,30bにダメージを与える恐れがある。
配線部材71,72,73は、導電性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により配線部材71,72,73の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル-リン合金や、ニッケル-ボロン合金等がある。さらに、ニッケル-リン合金上に金を積層してもよい。
放熱板60は、セラミック回路基板20a,20bにはんだ(図示を省略)を介して設けられている。このような放熱板60は、熱伝導性に優れた、金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板60の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル-リン合金、ニッケル-ボロン合金等がある。なお、この放熱板60の裏面側に冷却器(図示を省略)をはんだまたは銀ろう等を介して取り付けることも可能である。これにより、放熱性を向上させることができる。この場合の冷却器は、熱伝導性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板60は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れた金属により構成される。この金属もまた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板60の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル-リン合金、ニッケル-ボロン合金等がある。ケース部70及び蓋部74は、それぞれ、例えば、箱状及び平板状を成しており、熱可塑性樹脂により構成されている。このような樹脂として、PPS樹脂、PBT樹脂、PBS樹脂、PA樹脂、または、ABS樹脂等がある。また、ケース部70及び蓋部74は配線部材71,72,73の端子71a,72a,73aが挿入する開口孔(図示を省略)が形成されている。
次に、半導体チップ30a,30bの詳細について図3を用いて説明する。なお、以降、半導体チップ30a,30bの総称を半導体チップ30とする。図3は、実施の形態における半導体チップの平面図である。半導体チップ30は、平面視で矩形状である。半導体チップ30は、そのおもて面の端部中央部にゲート31(制御電極部)及び活性領域32(出力電極部)を備える。なお、半導体チップ30のサイズは、例えば、縦12mm、横10mmである。
ゲート31は、制御電圧が入力される。活性領域32は、ワイヤ50が接続されて、半導体チップ30がオン状態の時に、出力電流が出力される領域である。このような活性領域32は、図3に示されるように、ゲート31から当該ゲート31に対向する端部に向かう方向(延伸方向)にそれぞれ配置される電極領域32a,32b、電極領域32c,32d、電極領域32eにより構成されている。また、電極領域32a,32b,32c,32d,32eはそれぞれに複数のIGBTが設けられたトランジスタ領域である。なお、それぞれの電極領域32a,32b,32c,32d,32eに、複数のIGBT及び還流ダイオードが共に設けられていてもよい。電極領域32a,32b,32c,32d,32e間は互いに絶縁されており、電極領域32a,32b,32c,32d,32eはそれぞれ独立した出力電流を出力する。また、活性領域32は、ゲート31から延伸方向に電極領域32c,32dまで延伸するゲートランナ33を備えている。すなわち、ゲートランナ33は、トランジスタ領域である電極領域32a,32c及び電極領域32b,32dとの境界部に沿って設けられている。したがって、電極領域32a,32b、電極領域32c,32dは、ゲートランナ33の両側に当該方向に沿ってそれぞれ順に配置されている。なお、この場合において、ゲート31から延伸方向に離間する位置(離間位置)に応じて複数の電極領域32a,32b,32c,32d,32eをそれぞれ特定することができる。例えば、離間位置が1列目であれば、電極領域32a,32b(最近電極領域)、2列目であれば、電極領域32c,32d(中間電極領域)、3列目であれば、電極領域32e(最遠電極領域)を特定することができる。
ゲートランナ33は、電極領域32a,32b,32c,32d,32eの各IGBT(または、パワーMOFET)のゲートに電気的に接続されている。また、活性領域32では、ゲート31からゲートランナ33の延伸方向に沿って離間するほど面積が広くなっている。例えば、電極領域32a,32bは、それぞれ、10.6mm2であって、各電極領域32a,32bにて30.7Aの出力電流が出力される。電極領域32c,32dは、それぞれ、11.9mm2であって、各電極領域32c,32dにて34.5Aの出力電流が出力される。電極領域32eは、24.5mm2であって、71.0Aの出力電流が出力される。
次に、このような半導体チップ30に対するワイヤのボンディング箇所について図4を用いて説明する。図4及び図5は、実施の形態における半導体チップに対するワイヤボンディング箇所を説明するための図である。なお、図4では、図3の半導体チップ30に対して所定の領域にそれぞれ網掛けして各領域を識別している。半導体チップ30は、図4で示されるように、各電極領域32a,32b,32c,32d,32eに示した破線の矩形領域にワイヤ50がボンディングされる。このような半導体チップ30のおもて面34には、図4に示されるように、中央領域34a1と中央領域34a1を取り囲む(U字型の)周縁領域34a2とが設定されている。中央領域34a1は、おもて面34のゲート31の長辺の幅とゲートランナ33の長さとで構成される。また、周縁領域34a2において、中央領域34a1の延伸方向前方に延長中央領域34a7が設定されている。
半導体チップ30は、ゲート31に制御電圧が印加されるとゲートランナ33を経由して電極領域32a,32b,32c,32dの各IGBTのゲートに印加される。このため、ゲート31及びゲートランナ33の近傍の温度が上昇する。そして、ゲートランナ33からゲートランナ33に対して垂直方向に離れていくと温度が低下していく。すなわち、半導体チップ30は、中央領域34a1は周縁領域34a2よりも温度が高くなることが考えられる。ゲート31に繰り返し電圧が印加されるに伴って中央領域34a1では温度の上昇、降下が繰り返し生じる。このような中央領域34a1にボンディングされたワイヤ50はこのような温度差により剥離等が生じやすくなる。そこで、半導体チップ30では、中央領域34a1よりも外側の周縁領域34a2の電極領域32a,32b,32c,32dにワイヤ50をボンディングするようにしている。特に、電極領域32eは延長中央領域34a7の両側にそれぞれワイヤ50をボンディングするようにしている。
また、ワイヤ50は、接続される電極領域32a,32b,32c,32d,32eの面積及び位置に応じた所定本数が接続される。この所定本数は温度の上昇を抑制できる最低本数が設定される。これにより、各電極領域32a,32b,32c,32d,32eから電流が出力されると、一本のワイヤ50を通電する出力電流(単位本数当たりの電流量)が所定値以下となり、一本のワイヤ50の発熱を抑制することができる。例えば、直径400μmのワイヤ50で、半導体チップ30の場合には、面積が11mm2以下であれば、所定本数は2本、面積が12mm2以下であれば、所定本数は3本である。さらに、面積が22mm2以上、25mm2以下であれば、所定本数は6本である。これらの場合において、出力電流の所定値は、15.5A/本である。したがって、電極領域32a,32b(各面積は10.6mm2)は、2本のワイヤ50をそれぞれボンディングする。この際のワイヤ50を通電する出力電流は15.3A/本となる。電極領域32c,32d(各面積は11.9mm2)は、それぞれ、3本のワイヤ50をそれぞれボンディングする。この際のワイヤ50を通電する出力電流は11.4A/本となる。電極領域32e(各面積は24.5mm2)は、6本のワイヤ50をそれぞれボンディングする。この際のワイヤ50を通電する出力電流は11.7A/本となる。
さらに、ワイヤ50は、接続される電極領域32a,32b,32c,32d,32eのゲート31から当該ゲート31に対向する端部に向かう延伸方向への離間位置に応じて、ワイヤ50の単位本数あたりに通電可能な電流が異なる。そのため、ワイヤ50は、接続される電極領域32a,32b,32c,32d,32eの位置に応じた所定本数が接続される。離間位置がゲート31から最も近い電極領域32a,32b(最近電極領域)は、ワイヤ1本あたりを通電する出力電流が15.3A/本である。離間位置がゲート31から最も離れた電極領域32e(最遠電極領域)は、ワイヤ1本あたりを通電する出力電流が11.7A/本である。最近電極領域32a,32bと最遠電極領域32eとの間に位置する電極領域32c,32d(中間電極領域)は、ワイヤ1本あたりを通電する出力電流が11.4A/本である。このように、それぞれに接続するワイヤ50の単位本数当たりの出力電流が、中間電極領域32c,32d、最遠電極領域32e、最近電極領域32a,32bの順に小さい。これにより、各電極領域32a,32b,32c,32d,32eから電流が出力されると、それぞれのワイヤ50の発熱を抑制することができる。
また、図4では、ワイヤ50がボンディングされない領域、ボンディングされる領域としておもて面34に対して中央領域34a1と中央領域34a1を取り囲む周縁領域34a2とが設定されている場合を例に挙げて説明した。この場合に限らず、図5に示されるように中央領域34b1及び周縁領域34b2,34b3を設定することも可能である。すなわち、図5に示されるように中央領域34b1は、ゲート31の長辺の幅とゲート31に対向する端部までの長さで構成される範囲で設定される。また、周縁領域34b2,34b3は、中央領域34a1の両側に設定される。また、中央領域34b1のゲートランナ33の延伸方向前方であって、図4の延長中央領域34a7に対応して、周縁領域34b2,34b3で挟持された延長中央領域34b7が設定されている。
さらに、半導体チップ30のおもて面34に設定される領域の別の例について図6を用いて説明する。図6は、実施の形態における半導体チップに対するワイヤボンディング箇所を説明するための図である。半導体チップ30のおもて面34は、さらに、各領域における温度の上昇具合に応じて、以下のように設定することができる。半導体チップ30のおもて面34は、図6に示されるように、中央領域34c1と内側周縁領域34c2,34c3と外側周縁領域34c4,34c5と最遠周縁領域34c6とを含む。中央領域34c1は、おもて面34のゲート31の長辺の幅とゲートランナ33の長さとで構成される領域である。内側周縁領域34c2,34c3は、中央領域34c1の延伸方向に対して両側の周縁領域であって、ゲートランナ33寄りの領域である。外側周縁領域34c4,34c5は、内側周縁領域34c2,34c3のさらなる外側の領域である。最遠周縁領域34c6は、ゲート31から最も離れた領域の周縁領域である。また、最遠周縁領域34c6において、中央領域34c1の延伸方向前方に延長中央領域34c7が設定されている。既述の通り、中央領域34c1は、内側周縁領域34c2,34c3、外側周縁領域34c4,34c5、最遠周縁領域34c6よりも温度が高くなることが考えられる。また、同様にゲートランナ33に近いほど温度が高くなることから、内側周縁領域34c2,34c3は外側周縁領域34c4,34c5よりも温度が高くなることが考えられる。また、最遠周縁領域34c6では、延長中央領域34c7から外側に行くにつれて温度が下がることが考えられる。
次に、このような半導体装置10における半導体チップ30a,40a及び導電パターン22a3の間のワイヤのボンディングの詳細について図7~図11並びに図6を用いて説明する。図7は、実施の形態における半導体装置の半導体チップからのワイヤボンディングを説明するための平面図である。図8は、実施の形態における半導体装置の半導体チップからのワイヤボンディングを説明するための側面図である。図9~図11は、実施の形態における半導体装置の半導体チップのボンディング箇所に応じたワイヤボンディングを説明するための平面図である。なお、図7~図11では、図2の半導体チップ30a,40a及び導電パターン22a3の要部のみの平面図及び側面図をそれぞれ示している。また、図9~図11は、図7及び図8のワイヤ50のうちワイヤ51,52,53についてそれぞれ記載したものである。なお、半導体チップ30b,40b及び導電パターン22b3,22b4についても、ここで説明する半導体チップ30a,40a及び導電パターン22a3と同様にボンディングすることができる。
図7に示されるように、半導体チップ30aと、半導体チップ30のゲート31の反対側に半導体チップ40aと、半導体チップ40aの半導体チップ30aの反対側に導電パターン22a3とが放熱板60(図7では図示を省略)に配置されている。半導体チップ30a,40a及び導電パターン22a3の間がワイヤ50で接続されている。但し、半導体チップ40aと導電パターン22a3はワイヤ54で電気的に接続されている。なお、図7では、図2で示したワイヤ55aの記載を省略している。また、ここでは、セラミック回路基板20aの導電パターン22a3に対してワイヤ50を接続する場合を例示している。セラミック回路基板20aの導電パターン22a3に限らず、別の半導体チップ、導電板等の導電部材に対してワイヤ50を接続することができる。
まず、ワイヤ50のうちワイヤ51は、図9及び図8に示されるように、半導体チップ30aの活性領域32の電極領域32a,32bと導電パターン22a3との間を電気的に直接接続する。また、ワイヤ51は、半導体チップ30aの活性領域32の電極領域32c,32dの縁部側と導電パターン22a3との間を電気的に直接接続する。すなわち、ワイヤ51は、電極領域32c,32dのうち図6で示した外側周縁領域34c4,34c5に接続される。外側周縁領域34c4,34c5は、中央領域34c1及び内側周縁領域34c2,34c3よりも温度が低い。このため、電極領域32c,32dから発せられてワイヤ51を経由して導電パターン22a3に伝導する熱量は十分少なく、ワイヤ51の導電パターン22a3に対する接続部分の剥離等の発生が抑制される。
ワイヤ50のうちワイヤ52は、図10及び図8に示されるように、半導体チップ30aの活性領域32の電極領域32c,32dの内側(ゲートランナ33寄り)と導電パターン22a3との間を電気的に接続する。この際、ワイヤ52は、半導体チップ30aと導電パターン22a3との間の半導体チップ40aの主電極と一旦接続されている。すなわち、ワイヤ52は、電極領域32c,32dのうち図6で示した内側周縁領域34c2,34c3に接続される。内側周縁領域34c2,34c3は、中央領域34c1よりも温度が低いものの、外側周縁領域34c4,34c5よりも温度が高い。このため、電極領域32c,32d(内側周縁領域34c2,34c3)と導電パターン22a3とワイヤ52とを直接接続した場合には、ワイヤ52を経由して導電パターン22a3に伝導する熱量は比較的大きいことが考えられる。このため、ワイヤ52の導電パターン22a3に対する接続部分の剥離等が発生してしまうおそれがある。そこで、ワイヤ52は、電極領域32c,32d(内側周縁領域34c2,34c3)と導電パターン22a3とを接続する際には、半導体チップ40aを経由するようにした。これにより、電極領域32c,32d(内側周縁領域34c2,34c3)からの熱の一部が半導体チップ40aに放熱される。このため、電極領域32c,32d(内側周縁領域34c2,34c3)からワイヤ52を通じて導電パターン22a3に伝導する熱量を減少させることができ、ワイヤ52の導電パターン22a3に対する接続部分の剥離等の発生が抑制される。
ワイヤ50のうちワイヤ53は、図11及び図8に示されるように、半導体チップ30aの活性領域32の電極領域32eと導電パターン22a3との間を電気的に接続する。この際、ワイヤ53は、半導体チップ30aと導電パターン22a3との間の半導体チップ40aの主電極と一旦接続されている。この際、ワイヤ54も導電パターン22a3と半導体チップ40aとを電気的に接続していることもあり、ワイヤ53は、半導体チップ30aのゲート31から遠く離れた電極領域32eに対して電流が流れ込みやすくなる。また、ワイヤ53は、電極領域32eであって、図6で示した最遠周縁領域34c6における延長中央領域34c7の外側に接続される。このため、電極領域32eからワイヤ53に伝導する熱量をより低減することができる。これにより、電極領域32e(最遠周縁領域34c6)とワイヤ53との接続部分の剥離等の発生が抑制される。また、電極領域32e(最遠周縁領域34c6)からの熱の一部が半導体チップ40aに放熱される。このため、電極領域32e(最遠周縁領域34c6)からワイヤ53を通じて導電パターン22a3に伝導する熱量を減少させることができ、ワイヤ53の導電パターン22a3に対する接続部分の剥離等の発生が抑制される。
上記半導体装置10では、電極領域32a,32b,32c,32d,32eにより構成され、電極領域32a,32b,32c,32d,32eから出力電流がそれぞれ出力される活性領域32をおもて面に備える半導体チップ30を備えている。また、電極領域32a,32b,32c,32d,32eのそれぞれに少なくとも1本接続されるワイヤ50を備えている。さらに、半導体装置10では、ワイヤ50は、接続される電極領域32a,32b,32c,32d,32eの位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される。これにより、電流が通電することによるワイヤ50の発熱を抑制することができる。
また、半導体チップ30のおもて面34は、平面視で矩形状である。半導体チップ30は、おもて面34の端部中央部に制御電圧が入力されるゲート31とゲート31からゲート31に対向する端部に向かう延伸方向にゲート31から所定の位置まで延伸するゲートランナ33とをさらに備える。さらに、電極領域32a,32b,32c,32d,32eは、ゲートランナ33の両側に、その延伸方向に沿ってそれぞれ配置されて、ワイヤ50の本数は、電極領域32a,32b,32c,32d,32eのゲート31からのその延伸方向への離間位置に応じて異なる。これにより、電流が通電することによるワイヤ50の発熱をさらに、抑制して、パワーサイクル耐量の低下を抑制し、半導体装置10の信頼性の低下を抑制することができる。
なお、上記では、図3の半導体チップ30のようにゲート31からゲート31に対向する端部に向かう延伸方向に対して3列(電極領域32a,32b、電極領域32c,32d、電極領域32e)に分割された場合を例に挙げて説明した。分割数は半導体チップ30の場合に限らない。別の半導体チップについて図12を用いて説明する。図12は、実施の形態における別の半導体チップの平面図である。
半導体チップ130は、図12に示されるように、平面視で矩形状であって、そのおもて面の端部中央部にゲート131(制御電極部)及び活性領域132(出力電極部)を備える。なお、半導体チップ130のサイズは、例えば、縦12mm、横10mmである。活性領域132は、図12に示されるように、ゲート131から当該ゲート131に対向する端部に向かう延伸方向にそれぞれ4列で配置される電極領域132a,132b、電極領域132c,132d、電極領域132e,132f、電極領域132gにより構成されている。また、電極領域132a,132b,132c,132d,132e,132f,132gはそれぞれに複数のIGBTが設けられたトランジスタ領域である。電極領域132a,132b,132c,132d,132e,132f,132g間は互いに絶縁されており、電極領域132a,132b,132c,132d,132e,132f,132gはそれぞれ独立した出力電流を出力する。トランジスタ領域には、ゲート131に電気的に接続されているゲートランナ133がゲート131からゲート131に対向する端部に向かう方向であって、電極領域132a,132c、電極領域132b,132d、電極領域132e,132fとの境界部に沿って電極領域132e,132fまで延伸して設けられている。すなわち、電極領域132a,132b、電極領域132c,132d、電極領域132e,132fは、ゲートランナ133の両側に当該方向に沿ってそれぞれ順に配置されている。また、活性領域132では、ゲート131からゲートランナ133に沿って離れるほど面積が広くなっている。
このような半導体チップ130も、図12で示されるように、各電極領域132a,132b,132c,132d,132e,132f,132gに示した破線の矩形領域にワイヤ50がボンディングされる。また、この場合においても、ワイヤ50は、接続される電極領域132a,132b,132c,132d,132e,132f,132gの面積に応じた所定本数以下の単位面積当たりの本数が接続される。
さらに、ワイヤ50は、接続される電極領域132a,132b,132c,132d,132e,132f,132gのゲート131から当該ゲート131に対向する端部に向かう延伸方向への離間位置に応じて、ワイヤ50の単位本数あたりに通電可能な電流が異なる。それぞれに接続するワイヤ50の単位本数当たりの出力電流が、電極領域132e,132f(中間電極領域)、電極領域132c,132d(中間電極領域)、電極領域132g(最遠電極領域)、電極領域132a,132b(最近電極領域)の順に小さい。これにより、各電極領域132a,132b,132c,132d,132e,132f,132gから電流が出力されると、それぞれのワイヤ50の発熱を抑制することができる。
また、半導体チップ130でも図4~図6に示したような領域の設定が適用される。図4を適用する場合には、ゲート131の長辺の幅とゲートランナ133の長さとで構成される中央領域34a1と中央領域34a1を取り囲む周縁領域34a2とが設定される。図5を適用する場合には、中央領域34b1は、ゲート131の長辺の幅とゲート131に対向する端部までの長さで構成される範囲で設定される。また、周縁領域34b2,34b3は、中央領域34b1の両側に設定される。
また、図6を適用する場合には、中央領域34c1は、ゲート131の長辺の幅とゲートランナ133の長さとで構成される領域が設定される。内側周縁領域34c2,34c3は、中央領域34c1の両側の周縁領域であって、ゲートランナ133寄りの領域が設定される。すなわち、内側周縁領域34c2,34c3には、電極領域132c,132d,132e,132fのゲートランナ133寄りのボンディング箇所が含まれる。外側周縁領域34c4,34c5は、内側周縁領域34c2,34c3のさらなる外側の領域が設定される。最遠周縁領域34c6は、ゲート131から最も離れた領域の周縁領域(電極領域132g)が設定される。そして、このような半導体チップ130を図7の半導体チップ30aに代えて適用すると、内側周縁領域34c2,34c3、外側周縁領域34c4,34c5及び最遠周縁領域34c6に接続されたワイヤ50が図7の場合と同様に導電パターン22a3に接続される。このような半導体チップ130でも半導体チップ30aを用いた場合と同様に、電流が通電することによるワイヤ50の発熱を抑制することができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
10 半導体装置
20a,20b セラミック回路基板
21a,21b 絶縁板
22a1~22a3,22b1~22b4 導電パターン
23a,23b 金属板
30,30a,30b,40a,40b,130 半導体チップ
31,131 ゲート
32,132 活性領域
32a,32b,32c,32d,32e,132a,132b,132c,132d,132e,132f,132g 電極領域
33,133 ゲートランナ
34 おもて面
34a1,34b1,34c1 中央領域
34a2,34b2,34b3 周縁領域
34a7,34b7,34c7 延長中央領域
34c2,34c3 内側周縁領域
34c4,34c5 外側周縁領域
34c6 最遠周縁領域
50,51,52,53,54,55a,55b ワイヤ
60 放熱板
70 ケース部
71,72,73 配線部材
71a,72a,73a 端子
74 蓋部
75 封止部材
20a,20b セラミック回路基板
21a,21b 絶縁板
22a1~22a3,22b1~22b4 導電パターン
23a,23b 金属板
30,30a,30b,40a,40b,130 半導体チップ
31,131 ゲート
32,132 活性領域
32a,32b,32c,32d,32e,132a,132b,132c,132d,132e,132f,132g 電極領域
33,133 ゲートランナ
34 おもて面
34a1,34b1,34c1 中央領域
34a2,34b2,34b3 周縁領域
34a7,34b7,34c7 延長中央領域
34c2,34c3 内側周縁領域
34c4,34c5 外側周縁領域
34c6 最遠周縁領域
50,51,52,53,54,55a,55b ワイヤ
60 放熱板
70 ケース部
71,72,73 配線部材
71a,72a,73a 端子
74 蓋部
75 封止部材
Claims (15)
- 複数の電極領域により構成され、前記複数の電極領域から出力電流がそれぞれ出力される出力電極部をおもて面に備える第1半導体チップと、
前記複数の電極領域のそれぞれに少なくとも1本接続されるワイヤと、
を備え、
前記ワイヤは、接続される電極領域の位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される、
半導体装置。 - 前記第1半導体チップは、スイッチング素子を含んでいる、
請求項1に記載の半導体装置。 - 前記第1半導体チップの前記おもて面は、平面視で矩形状であって、前記おもて面の端部中央部に制御電圧が入力される制御電極部をさらに備え、
前記複数の電極領域は、前記制御電極部から前記制御電極部に対向する端部に向かう延伸方向に沿ってそれぞれ配置されて、
前記複数の電極領域は、前記複数の電極領域の前記制御電極部からの前記延伸方向への離間位置に応じて、前記離間位置が前記制御電極部から最も近い最近電極領域と、前記離間位置が前記制御電極部から最も離れた最遠電極領域と、前記最近電極領域と前記最遠電極領域との間に位置する中間電極領域とを有し、
前記電流量は、前記離間位置に応じた領域によって異なる、
請求項1または2に記載の半導体装置。 - 前記複数の電極領域のうち、前記中間電極領域に接続される前記ワイヤから出力される単位本数当たりの第1出力電流が最も小さい、
請求項3に記載の半導体装置。 - 前記複数の電極領域のうち、前記最遠電極領域に接続される前記ワイヤから出力される単位本数当たりの第2出力電流は前記第1出力電流の次に小さい、
請求項4に記載の半導体装置。 - 前記第1半導体チップに対して、前記制御電極部の反対側に前記第1半導体チップから離間して設けられた導電板をさらに有し、
前記ワイヤは、一端が前記出力電極部に接続され、他端が前記導電板に接続される、
請求項3乃至5のいずれかに記載の半導体装置。 - 前記第1半導体チップの前記おもて面は、前記延伸方向に前記制御電極部から前記中間電極領域まで延伸するゲートランナをさらに備え、
前記ワイヤは、前記最近電極領域及び前記中間電極領域であって、前記制御電極部の幅に対応する中央領域の前記延伸方向に対する両側の周縁領域にそれぞれ接続される、
請求項3乃至6のいずれかに記載の半導体装置。 - 前記第1半導体チップに対して、前記制御電極部の反対側に設けられた、おもて面に主電極が設けられた第2半導体チップと、
前記第2半導体チップの前記第1半導体チップの反対側に設けられた導電板と、をさらに有し、
前記ワイヤは、一端が前記出力電極部に接続され、他端が前記導電板に接続され、前記一端及び前記他端の中間部が、前記第2半導体チップの前記主電極に接続されている、
請求項3乃至5のいずれかに記載の半導体装置。 - 前記第2半導体チップは、ダイオード素子を含む、
請求項8に記載の半導体装置。 - 前記ワイヤは、一端が前記最近電極領域に接続され、他端が、直接、前記導電板に接続されている、
請求項8または9に記載の半導体装置。 - 前記ワイヤは、一端が前記最遠電極領域に接続され、他端が前記導電板に接続され、前記一端及び前記他端の中間部が前記第2半導体チップの前記主電極に接続されている、
請求項8乃至10のいずれかに記載の半導体装置。 - 前記第1半導体チップの前記おもて面は、前記延伸方向に前記制御電極部から前記中間電極領域まで延伸するゲートランナをさらに備え、
前記ワイヤは、前記最近電極領域及び前記中間電極領域であって、前記制御電極部の幅に対応する中央領域の前記延伸方向に対する両側の周縁領域にそれぞれ接続される、
請求項8に記載の半導体装置。 - 前記ワイヤは、前記最遠電極領域であって、前記中央領域から前記延伸方向に延長された延長中央領域の前記延伸方向に対する両側に接続される、
請求項7または12に記載の半導体装置。 - 前記ワイヤは、一端が前記中間電極領域であって、前記周縁領域の前記ゲートランナ側の内側周縁領域に接続され、他端が前記導電板に接続され、前記一端及び前記他端の中間部が前記第2半導体チップの前記主電極に接続されている、
請求項12に記載の半導体装置。 - 前記ワイヤは、一端が前記中間電極領域であって、前記周縁領域の前記ゲートランナから離れた外側周縁領域に接続され、他端が、直接、前記導電板に接続されている、
請求項12に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE112020000131.8T DE112020000131T5 (de) | 2019-06-12 | 2020-04-24 | Halbleitervorrichtung |
CN202080006402.6A CN113169163A (zh) | 2019-06-12 | 2020-04-24 | 半导体装置 |
JP2021525935A JP7218806B2 (ja) | 2019-06-12 | 2020-04-24 | 半導体装置 |
US17/332,590 US11901328B2 (en) | 2019-06-12 | 2021-05-27 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019109496 | 2019-06-12 | ||
JP2019-109496 | 2019-06-12 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US17/332,590 Continuation US11901328B2 (en) | 2019-06-12 | 2021-05-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020250582A1 true WO2020250582A1 (ja) | 2020-12-17 |
Family
ID=73781752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/017826 WO2020250582A1 (ja) | 2019-06-12 | 2020-04-24 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11901328B2 (ja) |
JP (1) | JP7218806B2 (ja) |
CN (1) | CN113169163A (ja) |
DE (1) | DE112020000131T5 (ja) |
WO (1) | WO2020250582A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165151A (ja) * | 2004-12-06 | 2006-06-22 | Mitsubishi Electric Corp | 電力半導体装置 |
JP2008186957A (ja) * | 2007-01-29 | 2008-08-14 | Honda Motor Co Ltd | 半導体装置およびその製造方法 |
WO2018211735A1 (ja) * | 2017-05-19 | 2018-11-22 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63213968A (ja) | 1987-03-03 | 1988-09-06 | Mitsubishi Electric Corp | 半導体装置 |
JP4248953B2 (ja) * | 2003-06-30 | 2009-04-02 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US20060151785A1 (en) * | 2005-01-13 | 2006-07-13 | Campbell Robert J | Semiconductor device with split pad design |
JP5561922B2 (ja) * | 2008-05-20 | 2014-07-30 | 三菱電機株式会社 | パワー半導体装置 |
JP5598386B2 (ja) * | 2011-03-10 | 2014-10-01 | 株式会社デンソー | 半導体装置 |
JP6737024B2 (ja) | 2016-07-19 | 2020-08-05 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
US10692863B2 (en) * | 2016-09-30 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor package |
EP3480846A1 (en) * | 2017-11-03 | 2019-05-08 | Infineon Technologies AG | Semiconductor arrangement with reliably switching controllable semiconductor elements |
-
2020
- 2020-04-24 JP JP2021525935A patent/JP7218806B2/ja active Active
- 2020-04-24 CN CN202080006402.6A patent/CN113169163A/zh active Pending
- 2020-04-24 WO PCT/JP2020/017826 patent/WO2020250582A1/ja active Application Filing
- 2020-04-24 DE DE112020000131.8T patent/DE112020000131T5/de active Pending
-
2021
- 2021-05-27 US US17/332,590 patent/US11901328B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165151A (ja) * | 2004-12-06 | 2006-06-22 | Mitsubishi Electric Corp | 電力半導体装置 |
JP2008186957A (ja) * | 2007-01-29 | 2008-08-14 | Honda Motor Co Ltd | 半導体装置およびその製造方法 |
WO2018211735A1 (ja) * | 2017-05-19 | 2018-11-22 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210288020A1 (en) | 2021-09-16 |
CN113169163A (zh) | 2021-07-23 |
DE112020000131T5 (de) | 2021-07-15 |
US11901328B2 (en) | 2024-02-13 |
JP7218806B2 (ja) | 2023-02-07 |
JPWO2020250582A1 (ja) | 2021-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11133271B2 (en) | Semiconductor device | |
JP7060104B2 (ja) | 半導体装置 | |
JP6885175B2 (ja) | 半導体装置 | |
JP7201066B2 (ja) | 半導体装置 | |
JP2018137283A (ja) | 半導体装置 | |
CN112786556A (zh) | 半导体装置及半导体装置的制造方法 | |
US20240186221A1 (en) | Semiconductor device | |
JPWO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
JP7070661B2 (ja) | 半導体装置 | |
JP2021064707A (ja) | 半導体モジュール | |
WO2020250582A1 (ja) | 半導体装置 | |
JP7392319B2 (ja) | 半導体装置 | |
US11456285B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP7413720B2 (ja) | 半導体モジュール | |
JP2021132111A (ja) | 半導体モジュール | |
US11270970B2 (en) | Semiconductor device | |
JP2020061455A (ja) | 半導体装置 | |
JP2005268496A (ja) | 半導体装置 | |
US11996347B2 (en) | Semiconductor device | |
US20220208685A1 (en) | Semiconductor device | |
JP2024050081A (ja) | 半導体装置 | |
JP2023128114A (ja) | 半導体装置 | |
JP2021125617A (ja) | 半導体装置 | |
JP2002134560A (ja) | 半導体装置 | |
JP2013143408A (ja) | 半導体パッケージ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20821986 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021525935 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20821986 Country of ref document: EP Kind code of ref document: A1 |