WO2020250582A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020250582A1
WO2020250582A1 PCT/JP2020/017826 JP2020017826W WO2020250582A1 WO 2020250582 A1 WO2020250582 A1 WO 2020250582A1 JP 2020017826 W JP2020017826 W JP 2020017826W WO 2020250582 A1 WO2020250582 A1 WO 2020250582A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
region
semiconductor chip
wire
semiconductor device
Prior art date
Application number
PCT/JP2020/017826
Other languages
English (en)
French (fr)
Inventor
健史 寺島
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112020000131.8T priority Critical patent/DE112020000131T5/de
Priority to CN202080006402.6A priority patent/CN113169163A/zh
Priority to JP2021525935A priority patent/JP7218806B2/ja
Publication of WO2020250582A1 publication Critical patent/WO2020250582A1/ja
Priority to US17/332,590 priority patent/US11901328B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the gate runner 33 is electrically connected to the gate of each IGBT (or power MOFET) in the electrode regions 32a, 32b, 32c, 32d, and 32e. Further, in the active region 32, the area becomes larger so as to be separated from the gate 31 along the extending direction of the gate runner 33.
  • the electrode regions 32a and 32b are 10.6 mm 2 , respectively, and an output current of 30.7 A is output in each of the electrode regions 32a and 32b.
  • the electrode regions 32c and 32d are 11.9 mm 2 , respectively, and an output current of 34.5 A is output in each of the electrode regions 32c and 32d.
  • the electrode region 32e is 24.5 mm 2 , and an output current of 71.0 A is output.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

パワーサイクル耐量の低下を抑制することができる。　電極領域（３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ）により構成され、電極領域（３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ）から出力電流がそれぞれ出力される活性領域（３２）をおもて面（３４）に備える半導体チップ（３０）を備えている。また、電極領域（３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ）のそれぞれに少なくとも１本接続されるワイヤを備えている。さらに、半導体装置（１０）では、ワイヤは、接続される電極領域（３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ）の位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される。これにより、電流が通電することによるワイヤの発熱を抑制することができる。

Description

半導体装置
　本発明は、半導体装置に関する。
　半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子を含んでいる。半導体装置は、半導体素子間等をワイヤにより電気的に接続して、例えば、電力変換装置として利用されている。この際、ワイヤはその抵抗により電流が導通することにより発熱してしまう。特に、ワイヤは、半導体素子等のレイアウトに応じて、所定の長さを超えると、発熱量が大きくなる。そこで、このような長いワイヤの配線領域には、ワイヤの本数を増やすことで、ワイヤ１本当たりの電流を減らし、発熱量の増加を抑制している。
特開２０１８－０１４３５４号公報
　しかし、上記のように長いワイヤの本数を増やしても、実際にはワイヤによる発熱を十分に抑制することができない。また、半導体素子のボンディング面積に応じて、接続できるワイヤの本数は限られる。このため、ワイヤの温度の上昇に伴い、ワイヤの溶断が生じてしまう。また、ワイヤに対する通電に応じて発熱による温度の上昇並びに下降が繰り返し行われると、ワイヤの接続部の剥離が生じてしまう。このように半導体装置はパワーサイクル耐量を確保できず、半導体装置の信頼性が低下してしまう。
　本発明は、このような点に鑑みてなされたものであり、パワーサイクル耐量の低下を抑制することができる半導体装置を提供することを目的とする。
　本発明の一観点によれば、複数の電極領域により構成され、前記複数の電極領域から出力電流がそれぞれ出力される出力電極部をおもて面に備える第１半導体チップと、前記複数の電極領域のそれぞれに少なくとも１本接続されるワイヤと、を備え、前記ワイヤは、接続される電極領域の位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される、半導体装置が提供される。
　開示の技術によれば、パワーサイクル耐量の低下を抑制し、半導体装置の信頼性の低下を抑制することができる。
　本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
実施の形態における半導体装置の側断面図である。 実施の形態における半導体装置の平面図である。 実施の形態における半導体チップの平面図である。 実施の形態における半導体チップに対するワイヤボンディング箇所を説明するための図（その１）である。 実施の形態における半導体チップに対するワイヤボンディング箇所を説明するための図（その２）である。 実施の形態における半導体チップに対するワイヤボンディング箇所を説明するための図（その３）である。 実施の形態における半導体装置の半導体チップからのワイヤボンディングを説明するための平面図である。 実施の形態における半導体装置の半導体チップからのワイヤボンディングを説明するための側面図である。 実施の形態における半導体装置の半導体チップのボンディング箇所に応じたワイヤボンディングを説明するための平面図（その１）である。 実施の形態における半導体装置の半導体チップのボンディング箇所に応じたワイヤボンディングを説明するための平面図（その２）である。 実施の形態における半導体装置の半導体チップのボンディング箇所に応じたワイヤボンディングを説明するための平面図（その３）である。 実施の形態における別の半導体チップの平面図である。
　以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
　実施の形態の半導体装置について、図１及び図２を用いて説明する。図１は、実施の形態における半導体装置の側断面図である。図２は、実施の形態における半導体装置の平面図である。なお、図１は、図２の一点鎖線Ｘ－Ｘに対応する箇所の断面図である。また、図２では、半導体装置１０のセラミック回路基板２０ａ，２０ｂのみを記載している。
　半導体装置１０は、図１に示されるように、セラミック回路基板２０ａ，２０ｂと、放熱板６０と、を有している。セラミック回路基板２０ａ，２０ｂには、図２に示されるように、半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂが配置されている。また、半導体装置１０は、ケース部７０と、ケース部７０の開口上部に設けられた蓋部７４と、を有している。この際、ケース部７０は、セラミック回路基板２０ａ，２０ｂを取り囲み、放熱板６０の周縁領域に接着剤（図示を省略）を介して設けられている。また、ケース部７０及び蓋部７４には、配線部材７１，７２，７３が取り付けられている。配線部材７１の一端はセラミック回路基板２０ａに電気的に接続されて、他端である端子７１ａはケース部７０に露出されている。配線部材７２の一端はセラミック回路基板２０ｂに電気的に接続されて、他端である端子７２ａはケース部７０に露出されている。配線部材７３の一端はセラミック回路基板２０ａに電気的に接続されて、他端である端子７３ａはケース部７０に露出されている。そして、ケース部７０内のセラミック回路基板２０ａ，２０ｂは封止部材７５により封止されている。この場合の封止部材７５は、シリコーンゲル、封止樹脂である。
　セラミック回路基板２０ａ，２０ｂは、図１及び図２に示されるように、絶縁板２１ａ，２１ｂと、絶縁板２１ａ，２１ｂのおもて面に形成された導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ４と、絶縁板２１ａ，２１ｂの裏面に形成された金属板２３ａ，２３ｂと、を有している。なお、導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ４の形状、個数は一例である。絶縁板２１ａ，２１ｂは、熱伝導性に優れた、高熱伝導性のセラミックスにより構成されている。このセラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素である。導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ４は、導電性に優れた金属により構成されている。この金属は、例えば、銅あるいは銅合金である。金属板２３ａ，２３ｂは、熱伝導性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。このような構成を有するセラミック回路基板２０ａ，２０ｂとして、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板２０ａ，２０ｂは、半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂで発生した熱を導電パターン２２ａ２，２２ｂ２、絶縁板２１ａ，２１ｂ及び金属板２３ａ，２３ｂを介して、図１中下側に伝導させて放熱することができる。なお、導電パターン２２ａ１～２２ａ３，２２ｂ１～２２ｂ４の厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。また、このようなセラミック回路基板２０ａの導電パターン２２ａ２には、配線部材７１がはんだ（図示を省略）を介して接続されている。導電パターン２２ｂ２には、配線部材７２がはんだ（図示を省略）を介して接続されている。導電パターン２２ａ３には、配線部材７３がはんだ（図示を省略）を介して接続されている。なお、導電パターン２２ａ２，２２ｂ２，２２ａ３に示されている四角は、配線部材７１，７２，７３の接続領域を表している。
　半導体チップ３０ａ，３０ｂは、シリコンまたは炭化シリコンから構成されている。また、半導体チップ３０ａ，３０ｂは、スイッチング素子を含んでいる。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。このような半導体チップ３０ａ，３０ｂは、例えば、裏面に主電極として入力電極（ドレイン電極またはコレクタ電極）を、おもて面に、制御電極（ゲート電極）及び主電極として出力電極（ソース電極またはエミッタ電極）をそれぞれ備えている。上記の半導体チップ３０ａ，３０ｂは、その裏面側が導電パターン２２ａ２，２２ｂ２上にはんだ（図示を省略）により接続されている。半導体チップ４０ａ，４０ｂは、シリコンまたは炭化シリコンから構成されている。また、半導体チップ４０ａ，４０ｂは、ダイオードを含んでいる。ダイオードは、例えば、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤである。このような半導体チップ４０ａ，４０ｂは、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の半導体チップ４０ａ，４０ｂは、その裏面側が導電パターン２２ａ２，２２ｂ２上にはんだ（図示を省略）により接続されている。
　このようなセラミック回路基板２０ａ，２０ｂ及び半導体チップ３０ａ，３０ｂ，４０ａ，４０ｂに対して以下のようにワイヤ５０が配線されている。なお、図１及び図２では、制御用配線以外の各部間を接続し、入出力電流用の主電流配線であるワイヤの総称をワイヤ５０としている。制御用配線であるワイヤ５５ａ，５５ｂは、導電パターン２２ａ１，２２ｂ１と半導体チップ３０ａ，３０ｂのゲートとにそれぞれ電気的に接続している。主電流配線のワイヤ５０は、半導体チップ３０ａ，３０ｂ、半導体チップ４０ａ，４０ｂ、導電パターン２２ａ３，２２ｂ３，２２ｂ４の間を適宜電気的に接続している。なお、ワイヤ５０，５５ａ，５５ｂは、導電性に優れた金属により構成されている。この金属は、例えば、アルミニウムや銅、または、少なくともこれらの一種を含む合金である。また、これらの直径は、１００μｍ以上、１．００ｍｍ以下であることが好ましい。主電流配線のワイヤ５０の直径は、２５０μｍ以上、５００μｍ以下であることが好ましい。この範囲よりも細くなるほど、電流容量が足りず、ワイヤが破断する恐れがある。この範囲よりも太くなるほど、半導体チップ３０ａ，３０ｂにボンディングする際に半導体チップ３０ａ，３０ｂにダメージを与える恐れがある。
　配線部材７１，７２，７３は、導電性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により配線部材７１，７２，７３の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル－リン合金や、ニッケル－ボロン合金等がある。さらに、ニッケル－リン合金上に金を積層してもよい。
　放熱板６０は、セラミック回路基板２０ａ，２０ｂにはんだ（図示を省略）を介して設けられている。このような放熱板６０は、熱伝導性に優れた、金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板６０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。なお、この放熱板６０の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して取り付けることも可能である。これにより、放熱性を向上させることができる。この場合の冷却器は、熱伝導性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板６０は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れた金属により構成される。この金属もまた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板６０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。ケース部７０及び蓋部７４は、それぞれ、例えば、箱状及び平板状を成しており、熱可塑性樹脂により構成されている。このような樹脂として、ＰＰＳ樹脂、ＰＢＴ樹脂、ＰＢＳ樹脂、ＰＡ樹脂、または、ＡＢＳ樹脂等がある。また、ケース部７０及び蓋部７４は配線部材７１，７２，７３の端子７１ａ，７２ａ，７３ａが挿入する開口孔（図示を省略）が形成されている。
　次に、半導体チップ３０ａ，３０ｂの詳細について図３を用いて説明する。なお、以降、半導体チップ３０ａ，３０ｂの総称を半導体チップ３０とする。図３は、実施の形態における半導体チップの平面図である。半導体チップ３０は、平面視で矩形状である。半導体チップ３０は、そのおもて面の端部中央部にゲート３１（制御電極部）及び活性領域３２（出力電極部）を備える。なお、半導体チップ３０のサイズは、例えば、縦１２ｍｍ、横１０ｍｍである。
　ゲート３１は、制御電圧が入力される。活性領域３２は、ワイヤ５０が接続されて、半導体チップ３０がオン状態の時に、出力電流が出力される領域である。このような活性領域３２は、図３に示されるように、ゲート３１から当該ゲート３１に対向する端部に向かう方向（延伸方向）にそれぞれ配置される電極領域３２ａ，３２ｂ、電極領域３２ｃ，３２ｄ、電極領域３２ｅにより構成されている。また、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅはそれぞれに複数のＩＧＢＴが設けられたトランジスタ領域である。なお、それぞれの電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅに、複数のＩＧＢＴ及び還流ダイオードが共に設けられていてもよい。電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ間は互いに絶縁されており、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅはそれぞれ独立した出力電流を出力する。また、活性領域３２は、ゲート３１から延伸方向に電極領域３２ｃ，３２ｄまで延伸するゲートランナ３３を備えている。すなわち、ゲートランナ３３は、トランジスタ領域である電極領域３２ａ，３２ｃ及び電極領域３２ｂ，３２ｄとの境界部に沿って設けられている。したがって、電極領域３２ａ，３２ｂ、電極領域３２ｃ，３２ｄは、ゲートランナ３３の両側に当該方向に沿ってそれぞれ順に配置されている。なお、この場合において、ゲート３１から延伸方向に離間する位置（離間位置）に応じて複数の電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅをそれぞれ特定することができる。例えば、離間位置が１列目であれば、電極領域３２ａ，３２ｂ（最近電極領域）、２列目であれば、電極領域３２ｃ，３２ｄ（中間電極領域）、３列目であれば、電極領域３２ｅ（最遠電極領域）を特定することができる。
　ゲートランナ３３は、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅの各ＩＧＢＴ（または、パワーＭＯＦＥＴ）のゲートに電気的に接続されている。また、活性領域３２では、ゲート３１からゲートランナ３３の延伸方向に沿って離間するほど面積が広くなっている。例えば、電極領域３２ａ，３２ｂは、それぞれ、１０．６ｍｍ２であって、各電極領域３２ａ，３２ｂにて３０．７Ａの出力電流が出力される。電極領域３２ｃ，３２ｄは、それぞれ、１１．９ｍｍ２であって、各電極領域３２ｃ，３２ｄにて３４．５Ａの出力電流が出力される。電極領域３２ｅは、２４．５ｍｍ２であって、７１．０Ａの出力電流が出力される。
　次に、このような半導体チップ３０に対するワイヤのボンディング箇所について図４を用いて説明する。図４及び図５は、実施の形態における半導体チップに対するワイヤボンディング箇所を説明するための図である。なお、図４では、図３の半導体チップ３０に対して所定の領域にそれぞれ網掛けして各領域を識別している。半導体チップ３０は、図４で示されるように、各電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅに示した破線の矩形領域にワイヤ５０がボンディングされる。このような半導体チップ３０のおもて面３４には、図４に示されるように、中央領域３４ａ１と中央領域３４ａ１を取り囲む（Ｕ字型の）周縁領域３４ａ２とが設定されている。中央領域３４ａ１は、おもて面３４のゲート３１の長辺の幅とゲートランナ３３の長さとで構成される。また、周縁領域３４ａ２において、中央領域３４ａ１の延伸方向前方に延長中央領域３４ａ７が設定されている。
　半導体チップ３０は、ゲート３１に制御電圧が印加されるとゲートランナ３３を経由して電極領域３２ａ，３２ｂ，３２ｃ，３２ｄの各ＩＧＢＴのゲートに印加される。このため、ゲート３１及びゲートランナ３３の近傍の温度が上昇する。そして、ゲートランナ３３からゲートランナ３３に対して垂直方向に離れていくと温度が低下していく。すなわち、半導体チップ３０は、中央領域３４ａ１は周縁領域３４ａ２よりも温度が高くなることが考えられる。ゲート３１に繰り返し電圧が印加されるに伴って中央領域３４ａ１では温度の上昇、降下が繰り返し生じる。このような中央領域３４ａ１にボンディングされたワイヤ５０はこのような温度差により剥離等が生じやすくなる。そこで、半導体チップ３０では、中央領域３４ａ１よりも外側の周縁領域３４ａ２の電極領域３２ａ，３２ｂ，３２ｃ，３２ｄにワイヤ５０をボンディングするようにしている。特に、電極領域３２ｅは延長中央領域３４ａ７の両側にそれぞれワイヤ５０をボンディングするようにしている。
　また、ワイヤ５０は、接続される電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅの面積及び位置に応じた所定本数が接続される。この所定本数は温度の上昇を抑制できる最低本数が設定される。これにより、各電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅから電流が出力されると、一本のワイヤ５０を通電する出力電流（単位本数当たりの電流量）が所定値以下となり、一本のワイヤ５０の発熱を抑制することができる。例えば、直径４００μｍのワイヤ５０で、半導体チップ３０の場合には、面積が１１ｍｍ２以下であれば、所定本数は２本、面積が１２ｍｍ２以下であれば、所定本数は３本である。さらに、面積が２２ｍｍ２以上、２５ｍｍ２以下であれば、所定本数は６本である。これらの場合において、出力電流の所定値は、１５．５Ａ／本である。したがって、電極領域３２ａ，３２ｂ（各面積は１０．６ｍｍ２）は、２本のワイヤ５０をそれぞれボンディングする。この際のワイヤ５０を通電する出力電流は１５．３Ａ／本となる。電極領域３２ｃ，３２ｄ（各面積は１１．９ｍｍ２）は、それぞれ、３本のワイヤ５０をそれぞれボンディングする。この際のワイヤ５０を通電する出力電流は１１．４Ａ／本となる。電極領域３２ｅ（各面積は２４．５ｍｍ２）は、６本のワイヤ５０をそれぞれボンディングする。この際のワイヤ５０を通電する出力電流は１１．７Ａ／本となる。
　さらに、ワイヤ５０は、接続される電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅのゲート３１から当該ゲート３１に対向する端部に向かう延伸方向への離間位置に応じて、ワイヤ５０の単位本数あたりに通電可能な電流が異なる。そのため、ワイヤ５０は、接続される電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅの位置に応じた所定本数が接続される。離間位置がゲート３１から最も近い電極領域３２ａ，３２ｂ（最近電極領域）は、ワイヤ１本あたりを通電する出力電流が１５．３Ａ／本である。離間位置がゲート３１から最も離れた電極領域３２ｅ（最遠電極領域）は、ワイヤ１本あたりを通電する出力電流が１１．７Ａ／本である。最近電極領域３２ａ，３２ｂと最遠電極領域３２ｅとの間に位置する電極領域３２ｃ，３２ｄ（中間電極領域）は、ワイヤ１本あたりを通電する出力電流が１１．４Ａ／本である。このように、それぞれに接続するワイヤ５０の単位本数当たりの出力電流が、中間電極領域３２ｃ，３２ｄ、最遠電極領域３２ｅ、最近電極領域３２ａ，３２ｂの順に小さい。これにより、各電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅから電流が出力されると、それぞれのワイヤ５０の発熱を抑制することができる。
　また、図４では、ワイヤ５０がボンディングされない領域、ボンディングされる領域としておもて面３４に対して中央領域３４ａ１と中央領域３４ａ１を取り囲む周縁領域３４ａ２とが設定されている場合を例に挙げて説明した。この場合に限らず、図５に示されるように中央領域３４ｂ１及び周縁領域３４ｂ２，３４ｂ３を設定することも可能である。すなわち、図５に示されるように中央領域３４ｂ１は、ゲート３１の長辺の幅とゲート３１に対向する端部までの長さで構成される範囲で設定される。また、周縁領域３４ｂ２，３４ｂ３は、中央領域３４ａ１の両側に設定される。また、中央領域３４ｂ１のゲートランナ３３の延伸方向前方であって、図４の延長中央領域３４ａ７に対応して、周縁領域３４ｂ２，３４ｂ３で挟持された延長中央領域３４ｂ７が設定されている。
　さらに、半導体チップ３０のおもて面３４に設定される領域の別の例について図６を用いて説明する。図６は、実施の形態における半導体チップに対するワイヤボンディング箇所を説明するための図である。半導体チップ３０のおもて面３４は、さらに、各領域における温度の上昇具合に応じて、以下のように設定することができる。半導体チップ３０のおもて面３４は、図６に示されるように、中央領域３４ｃ１と内側周縁領域３４ｃ２，３４ｃ３と外側周縁領域３４ｃ４，３４ｃ５と最遠周縁領域３４ｃ６とを含む。中央領域３４ｃ１は、おもて面３４のゲート３１の長辺の幅とゲートランナ３３の長さとで構成される領域である。内側周縁領域３４ｃ２，３４ｃ３は、中央領域３４ｃ１の延伸方向に対して両側の周縁領域であって、ゲートランナ３３寄りの領域である。外側周縁領域３４ｃ４，３４ｃ５は、内側周縁領域３４ｃ２，３４ｃ３のさらなる外側の領域である。最遠周縁領域３４ｃ６は、ゲート３１から最も離れた領域の周縁領域である。また、最遠周縁領域３４ｃ６において、中央領域３４ｃ１の延伸方向前方に延長中央領域３４ｃ７が設定されている。既述の通り、中央領域３４ｃ１は、内側周縁領域３４ｃ２，３４ｃ３、外側周縁領域３４ｃ４，３４ｃ５、最遠周縁領域３４ｃ６よりも温度が高くなることが考えられる。また、同様にゲートランナ３３に近いほど温度が高くなることから、内側周縁領域３４ｃ２，３４ｃ３は外側周縁領域３４ｃ４，３４ｃ５よりも温度が高くなることが考えられる。また、最遠周縁領域３４ｃ６では、延長中央領域３４ｃ７から外側に行くにつれて温度が下がることが考えられる。
　次に、このような半導体装置１０における半導体チップ３０ａ，４０ａ及び導電パターン２２ａ３の間のワイヤのボンディングの詳細について図７～図１１並びに図６を用いて説明する。図７は、実施の形態における半導体装置の半導体チップからのワイヤボンディングを説明するための平面図である。図８は、実施の形態における半導体装置の半導体チップからのワイヤボンディングを説明するための側面図である。図９～図１１は、実施の形態における半導体装置の半導体チップのボンディング箇所に応じたワイヤボンディングを説明するための平面図である。なお、図７～図１１では、図２の半導体チップ３０ａ，４０ａ及び導電パターン２２ａ３の要部のみの平面図及び側面図をそれぞれ示している。また、図９～図１１は、図７及び図８のワイヤ５０のうちワイヤ５１，５２，５３についてそれぞれ記載したものである。なお、半導体チップ３０ｂ，４０ｂ及び導電パターン２２ｂ３，２２ｂ４についても、ここで説明する半導体チップ３０ａ，４０ａ及び導電パターン２２ａ３と同様にボンディングすることができる。
　図７に示されるように、半導体チップ３０ａと、半導体チップ３０のゲート３１の反対側に半導体チップ４０ａと、半導体チップ４０ａの半導体チップ３０ａの反対側に導電パターン２２ａ３とが放熱板６０（図７では図示を省略）に配置されている。半導体チップ３０ａ，４０ａ及び導電パターン２２ａ３の間がワイヤ５０で接続されている。但し、半導体チップ４０ａと導電パターン２２ａ３はワイヤ５４で電気的に接続されている。なお、図７では、図２で示したワイヤ５５ａの記載を省略している。また、ここでは、セラミック回路基板２０ａの導電パターン２２ａ３に対してワイヤ５０を接続する場合を例示している。セラミック回路基板２０ａの導電パターン２２ａ３に限らず、別の半導体チップ、導電板等の導電部材に対してワイヤ５０を接続することができる。
　まず、ワイヤ５０のうちワイヤ５１は、図９及び図８に示されるように、半導体チップ３０ａの活性領域３２の電極領域３２ａ，３２ｂと導電パターン２２ａ３との間を電気的に直接接続する。また、ワイヤ５１は、半導体チップ３０ａの活性領域３２の電極領域３２ｃ，３２ｄの縁部側と導電パターン２２ａ３との間を電気的に直接接続する。すなわち、ワイヤ５１は、電極領域３２ｃ，３２ｄのうち図６で示した外側周縁領域３４ｃ４，３４ｃ５に接続される。外側周縁領域３４ｃ４，３４ｃ５は、中央領域３４ｃ１及び内側周縁領域３４ｃ２，３４ｃ３よりも温度が低い。このため、電極領域３２ｃ，３２ｄから発せられてワイヤ５１を経由して導電パターン２２ａ３に伝導する熱量は十分少なく、ワイヤ５１の導電パターン２２ａ３に対する接続部分の剥離等の発生が抑制される。
　ワイヤ５０のうちワイヤ５２は、図１０及び図８に示されるように、半導体チップ３０ａの活性領域３２の電極領域３２ｃ，３２ｄの内側（ゲートランナ３３寄り）と導電パターン２２ａ３との間を電気的に接続する。この際、ワイヤ５２は、半導体チップ３０ａと導電パターン２２ａ３との間の半導体チップ４０ａの主電極と一旦接続されている。すなわち、ワイヤ５２は、電極領域３２ｃ，３２ｄのうち図６で示した内側周縁領域３４ｃ２，３４ｃ３に接続される。内側周縁領域３４ｃ２，３４ｃ３は、中央領域３４ｃ１よりも温度が低いものの、外側周縁領域３４ｃ４，３４ｃ５よりも温度が高い。このため、電極領域３２ｃ，３２ｄ（内側周縁領域３４ｃ２，３４ｃ３）と導電パターン２２ａ３とワイヤ５２とを直接接続した場合には、ワイヤ５２を経由して導電パターン２２ａ３に伝導する熱量は比較的大きいことが考えられる。このため、ワイヤ５２の導電パターン２２ａ３に対する接続部分の剥離等が発生してしまうおそれがある。そこで、ワイヤ５２は、電極領域３２ｃ，３２ｄ（内側周縁領域３４ｃ２，３４ｃ３）と導電パターン２２ａ３とを接続する際には、半導体チップ４０ａを経由するようにした。これにより、電極領域３２ｃ，３２ｄ（内側周縁領域３４ｃ２，３４ｃ３）からの熱の一部が半導体チップ４０ａに放熱される。このため、電極領域３２ｃ，３２ｄ（内側周縁領域３４ｃ２，３４ｃ３）からワイヤ５２を通じて導電パターン２２ａ３に伝導する熱量を減少させることができ、ワイヤ５２の導電パターン２２ａ３に対する接続部分の剥離等の発生が抑制される。
　ワイヤ５０のうちワイヤ５３は、図１１及び図８に示されるように、半導体チップ３０ａの活性領域３２の電極領域３２ｅと導電パターン２２ａ３との間を電気的に接続する。この際、ワイヤ５３は、半導体チップ３０ａと導電パターン２２ａ３との間の半導体チップ４０ａの主電極と一旦接続されている。この際、ワイヤ５４も導電パターン２２ａ３と半導体チップ４０ａとを電気的に接続していることもあり、ワイヤ５３は、半導体チップ３０ａのゲート３１から遠く離れた電極領域３２ｅに対して電流が流れ込みやすくなる。また、ワイヤ５３は、電極領域３２ｅであって、図６で示した最遠周縁領域３４ｃ６における延長中央領域３４ｃ７の外側に接続される。このため、電極領域３２ｅからワイヤ５３に伝導する熱量をより低減することができる。これにより、電極領域３２ｅ（最遠周縁領域３４ｃ６）とワイヤ５３との接続部分の剥離等の発生が抑制される。また、電極領域３２ｅ（最遠周縁領域３４ｃ６）からの熱の一部が半導体チップ４０ａに放熱される。このため、電極領域３２ｅ（最遠周縁領域３４ｃ６）からワイヤ５３を通じて導電パターン２２ａ３に伝導する熱量を減少させることができ、ワイヤ５３の導電パターン２２ａ３に対する接続部分の剥離等の発生が抑制される。
　上記半導体装置１０では、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅにより構成され、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅから出力電流がそれぞれ出力される活性領域３２をおもて面に備える半導体チップ３０を備えている。また、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅのそれぞれに少なくとも１本接続されるワイヤ５０を備えている。さらに、半導体装置１０では、ワイヤ５０は、接続される電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅの位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される。これにより、電流が通電することによるワイヤ５０の発熱を抑制することができる。
　また、半導体チップ３０のおもて面３４は、平面視で矩形状である。半導体チップ３０は、おもて面３４の端部中央部に制御電圧が入力されるゲート３１とゲート３１からゲート３１に対向する端部に向かう延伸方向にゲート３１から所定の位置まで延伸するゲートランナ３３とをさらに備える。さらに、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅは、ゲートランナ３３の両側に、その延伸方向に沿ってそれぞれ配置されて、ワイヤ５０の本数は、電極領域３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅのゲート３１からのその延伸方向への離間位置に応じて異なる。これにより、電流が通電することによるワイヤ５０の発熱をさらに、抑制して、パワーサイクル耐量の低下を抑制し、半導体装置１０の信頼性の低下を抑制することができる。
　なお、上記では、図３の半導体チップ３０のようにゲート３１からゲート３１に対向する端部に向かう延伸方向に対して３列（電極領域３２ａ，３２ｂ、電極領域３２ｃ，３２ｄ、電極領域３２ｅ）に分割された場合を例に挙げて説明した。分割数は半導体チップ３０の場合に限らない。別の半導体チップについて図１２を用いて説明する。図１２は、実施の形態における別の半導体チップの平面図である。
　半導体チップ１３０は、図１２に示されるように、平面視で矩形状であって、そのおもて面の端部中央部にゲート１３１（制御電極部）及び活性領域１３２（出力電極部）を備える。なお、半導体チップ１３０のサイズは、例えば、縦１２ｍｍ、横１０ｍｍである。活性領域１３２は、図１２に示されるように、ゲート１３１から当該ゲート１３１に対向する端部に向かう延伸方向にそれぞれ４列で配置される電極領域１３２ａ，１３２ｂ、電極領域１３２ｃ，１３２ｄ、電極領域１３２ｅ，１３２ｆ、電極領域１３２ｇにより構成されている。また、電極領域１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇはそれぞれに複数のＩＧＢＴが設けられたトランジスタ領域である。電極領域１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇ間は互いに絶縁されており、電極領域１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇはそれぞれ独立した出力電流を出力する。トランジスタ領域には、ゲート１３１に電気的に接続されているゲートランナ１３３がゲート１３１からゲート１３１に対向する端部に向かう方向であって、電極領域１３２ａ，１３２ｃ、電極領域１３２ｂ，１３２ｄ、電極領域１３２ｅ，１３２ｆとの境界部に沿って電極領域１３２ｅ，１３２ｆまで延伸して設けられている。すなわち、電極領域１３２ａ，１３２ｂ、電極領域１３２ｃ，１３２ｄ、電極領域１３２ｅ，１３２ｆは、ゲートランナ１３３の両側に当該方向に沿ってそれぞれ順に配置されている。また、活性領域１３２では、ゲート１３１からゲートランナ１３３に沿って離れるほど面積が広くなっている。
　このような半導体チップ１３０も、図１２で示されるように、各電極領域１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇに示した破線の矩形領域にワイヤ５０がボンディングされる。また、この場合においても、ワイヤ５０は、接続される電極領域１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇの面積に応じた所定本数以下の単位面積当たりの本数が接続される。
　さらに、ワイヤ５０は、接続される電極領域１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇのゲート１３１から当該ゲート１３１に対向する端部に向かう延伸方向への離間位置に応じて、ワイヤ５０の単位本数あたりに通電可能な電流が異なる。それぞれに接続するワイヤ５０の単位本数当たりの出力電流が、電極領域１３２ｅ，１３２ｆ（中間電極領域）、電極領域１３２ｃ，１３２ｄ（中間電極領域）、電極領域１３２ｇ（最遠電極領域）、電極領域１３２ａ，１３２ｂ（最近電極領域）の順に小さい。これにより、各電極領域１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇから電流が出力されると、それぞれのワイヤ５０の発熱を抑制することができる。
　また、半導体チップ１３０でも図４～図６に示したような領域の設定が適用される。図４を適用する場合には、ゲート１３１の長辺の幅とゲートランナ１３３の長さとで構成される中央領域３４ａ１と中央領域３４ａ１を取り囲む周縁領域３４ａ２とが設定される。図５を適用する場合には、中央領域３４ｂ１は、ゲート１３１の長辺の幅とゲート１３１に対向する端部までの長さで構成される範囲で設定される。また、周縁領域３４ｂ２，３４ｂ３は、中央領域３４ｂ１の両側に設定される。
　また、図６を適用する場合には、中央領域３４ｃ１は、ゲート１３１の長辺の幅とゲートランナ１３３の長さとで構成される領域が設定される。内側周縁領域３４ｃ２，３４ｃ３は、中央領域３４ｃ１の両側の周縁領域であって、ゲートランナ１３３寄りの領域が設定される。すなわち、内側周縁領域３４ｃ２，３４ｃ３には、電極領域１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆのゲートランナ１３３寄りのボンディング箇所が含まれる。外側周縁領域３４ｃ４，３４ｃ５は、内側周縁領域３４ｃ２，３４ｃ３のさらなる外側の領域が設定される。最遠周縁領域３４ｃ６は、ゲート１３１から最も離れた領域の周縁領域（電極領域１３２ｇ）が設定される。そして、このような半導体チップ１３０を図７の半導体チップ３０ａに代えて適用すると、内側周縁領域３４ｃ２，３４ｃ３、外側周縁領域３４ｃ４，３４ｃ５及び最遠周縁領域３４ｃ６に接続されたワイヤ５０が図７の場合と同様に導電パターン２２ａ３に接続される。このような半導体チップ１３０でも半導体チップ３０ａを用いた場合と同様に、電流が通電することによるワイヤ５０の発熱を抑制することができる。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
　１０　半導体装置
　２０ａ，２０ｂ　セラミック回路基板
　２１ａ，２１ｂ　絶縁板
　２２ａ１～２２ａ３，２２ｂ１～２２ｂ４　導電パターン
　２３ａ，２３ｂ　金属板
　３０，３０ａ，３０ｂ，４０ａ，４０ｂ，１３０　半導体チップ
　３１，１３１　ゲート
　３２，１３２　活性領域
　３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅ，１３２ｆ，１３２ｇ　電極領域
　３３，１３３　ゲートランナ
　３４　おもて面
　３４ａ１，３４ｂ１，３４ｃ１　中央領域
　３４ａ２，３４ｂ２，３４ｂ３　周縁領域
　３４ａ７，３４ｂ７，３４ｃ７　延長中央領域
　３４ｃ２，３４ｃ３　内側周縁領域
　３４ｃ４，３４ｃ５　外側周縁領域
　３４ｃ６　最遠周縁領域
　５０，５１，５２，５３，５４，５５ａ，５５ｂ　ワイヤ
　６０　放熱板
　７０　ケース部
　７１，７２，７３　配線部材
　７１ａ，７２ａ，７３ａ　端子
　７４　蓋部
　７５　封止部材

Claims (15)

  1. 　複数の電極領域により構成され、前記複数の電極領域から出力電流がそれぞれ出力される出力電極部をおもて面に備える第１半導体チップと、
    　前記複数の電極領域のそれぞれに少なくとも１本接続されるワイヤと、
    　を備え、
    　前記ワイヤは、接続される電極領域の位置に応じた単位本数当たりの電流量が所定値以下になる本数が接続される、
    　半導体装置。
  2. 　前記第１半導体チップは、スイッチング素子を含んでいる、
    　請求項１に記載の半導体装置。
  3. 　前記第１半導体チップの前記おもて面は、平面視で矩形状であって、前記おもて面の端部中央部に制御電圧が入力される制御電極部をさらに備え、
    　前記複数の電極領域は、前記制御電極部から前記制御電極部に対向する端部に向かう延伸方向に沿ってそれぞれ配置されて、
    　前記複数の電極領域は、前記複数の電極領域の前記制御電極部からの前記延伸方向への離間位置に応じて、前記離間位置が前記制御電極部から最も近い最近電極領域と、前記離間位置が前記制御電極部から最も離れた最遠電極領域と、前記最近電極領域と前記最遠電極領域との間に位置する中間電極領域とを有し、
    　前記電流量は、前記離間位置に応じた領域によって異なる、
    　請求項１または２に記載の半導体装置。
  4. 　前記複数の電極領域のうち、前記中間電極領域に接続される前記ワイヤから出力される単位本数当たりの第１出力電流が最も小さい、
    　請求項３に記載の半導体装置。
  5. 　前記複数の電極領域のうち、前記最遠電極領域に接続される前記ワイヤから出力される単位本数当たりの第２出力電流は前記第１出力電流の次に小さい、
    　請求項４に記載の半導体装置。
  6. 　前記第１半導体チップに対して、前記制御電極部の反対側に前記第１半導体チップから離間して設けられた導電板をさらに有し、
    　前記ワイヤは、一端が前記出力電極部に接続され、他端が前記導電板に接続される、
    　請求項３乃至５のいずれかに記載の半導体装置。
  7. 　前記第１半導体チップの前記おもて面は、前記延伸方向に前記制御電極部から前記中間電極領域まで延伸するゲートランナをさらに備え、
    　前記ワイヤは、前記最近電極領域及び前記中間電極領域であって、前記制御電極部の幅に対応する中央領域の前記延伸方向に対する両側の周縁領域にそれぞれ接続される、
    　請求項３乃至６のいずれかに記載の半導体装置。
  8. 　前記第１半導体チップに対して、前記制御電極部の反対側に設けられた、おもて面に主電極が設けられた第２半導体チップと、
    　前記第２半導体チップの前記第１半導体チップの反対側に設けられた導電板と、をさらに有し、
    　前記ワイヤは、一端が前記出力電極部に接続され、他端が前記導電板に接続され、前記一端及び前記他端の中間部が、前記第２半導体チップの前記主電極に接続されている、
    　請求項３乃至５のいずれかに記載の半導体装置。
  9. 　前記第２半導体チップは、ダイオード素子を含む、
    　請求項８に記載の半導体装置。
  10. 　前記ワイヤは、一端が前記最近電極領域に接続され、他端が、直接、前記導電板に接続されている、
    　請求項８または９に記載の半導体装置。
  11. 　前記ワイヤは、一端が前記最遠電極領域に接続され、他端が前記導電板に接続され、前記一端及び前記他端の中間部が前記第２半導体チップの前記主電極に接続されている、
    　請求項８乃至１０のいずれかに記載の半導体装置。
  12. 　前記第１半導体チップの前記おもて面は、前記延伸方向に前記制御電極部から前記中間電極領域まで延伸するゲートランナをさらに備え、
    　前記ワイヤは、前記最近電極領域及び前記中間電極領域であって、前記制御電極部の幅に対応する中央領域の前記延伸方向に対する両側の周縁領域にそれぞれ接続される、
    　請求項８に記載の半導体装置。
  13. 　前記ワイヤは、前記最遠電極領域であって、前記中央領域から前記延伸方向に延長された延長中央領域の前記延伸方向に対する両側に接続される、
    　請求項７または１２に記載の半導体装置。
  14. 　前記ワイヤは、一端が前記中間電極領域であって、前記周縁領域の前記ゲートランナ側の内側周縁領域に接続され、他端が前記導電板に接続され、前記一端及び前記他端の中間部が前記第２半導体チップの前記主電極に接続されている、
    　請求項１２に記載の半導体装置。
  15. 　前記ワイヤは、一端が前記中間電極領域であって、前記周縁領域の前記ゲートランナから離れた外側周縁領域に接続され、他端が、直接、前記導電板に接続されている、
    　請求項１２に記載の半導体装置。
     
PCT/JP2020/017826 2019-06-12 2020-04-24 半導体装置 WO2020250582A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112020000131.8T DE112020000131T5 (de) 2019-06-12 2020-04-24 Halbleitervorrichtung
CN202080006402.6A CN113169163A (zh) 2019-06-12 2020-04-24 半导体装置
JP2021525935A JP7218806B2 (ja) 2019-06-12 2020-04-24 半導体装置
US17/332,590 US11901328B2 (en) 2019-06-12 2021-05-27 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019109496 2019-06-12
JP2019-109496 2019-06-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/332,590 Continuation US11901328B2 (en) 2019-06-12 2021-05-27 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2020250582A1 true WO2020250582A1 (ja) 2020-12-17

Family

ID=73781752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017826 WO2020250582A1 (ja) 2019-06-12 2020-04-24 半導体装置

Country Status (5)

Country Link
US (1) US11901328B2 (ja)
JP (1) JP7218806B2 (ja)
CN (1) CN113169163A (ja)
DE (1) DE112020000131T5 (ja)
WO (1) WO2020250582A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165151A (ja) * 2004-12-06 2006-06-22 Mitsubishi Electric Corp 電力半導体装置
JP2008186957A (ja) * 2007-01-29 2008-08-14 Honda Motor Co Ltd 半導体装置およびその製造方法
WO2018211735A1 (ja) * 2017-05-19 2018-11-22 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213968A (ja) 1987-03-03 1988-09-06 Mitsubishi Electric Corp 半導体装置
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20060151785A1 (en) * 2005-01-13 2006-07-13 Campbell Robert J Semiconductor device with split pad design
JP5561922B2 (ja) * 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
JP5598386B2 (ja) * 2011-03-10 2014-10-01 株式会社デンソー 半導体装置
JP6737024B2 (ja) 2016-07-19 2020-08-05 富士電機株式会社 半導体装置の製造方法及び半導体装置
US10692863B2 (en) * 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
EP3480846A1 (en) * 2017-11-03 2019-05-08 Infineon Technologies AG Semiconductor arrangement with reliably switching controllable semiconductor elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165151A (ja) * 2004-12-06 2006-06-22 Mitsubishi Electric Corp 電力半導体装置
JP2008186957A (ja) * 2007-01-29 2008-08-14 Honda Motor Co Ltd 半導体装置およびその製造方法
WO2018211735A1 (ja) * 2017-05-19 2018-11-22 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20210288020A1 (en) 2021-09-16
CN113169163A (zh) 2021-07-23
DE112020000131T5 (de) 2021-07-15
US11901328B2 (en) 2024-02-13
JP7218806B2 (ja) 2023-02-07
JPWO2020250582A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
US11133271B2 (en) Semiconductor device
JP7060104B2 (ja) 半導体装置
JP6885175B2 (ja) 半導体装置
JP7201066B2 (ja) 半導体装置
JP2018137283A (ja) 半導体装置
CN112786556A (zh) 半导体装置及半导体装置的制造方法
US20240186221A1 (en) Semiconductor device
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
JP7070661B2 (ja) 半導体装置
JP2021064707A (ja) 半導体モジュール
WO2020250582A1 (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7413720B2 (ja) 半導体モジュール
JP2021132111A (ja) 半導体モジュール
US11270970B2 (en) Semiconductor device
JP2020061455A (ja) 半導体装置
JP2005268496A (ja) 半導体装置
US11996347B2 (en) Semiconductor device
US20220208685A1 (en) Semiconductor device
JP2024050081A (ja) 半導体装置
JP2023128114A (ja) 半導体装置
JP2021125617A (ja) 半導体装置
JP2002134560A (ja) 半導体装置
JP2013143408A (ja) 半導体パッケージ及び半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20821986

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021525935

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20821986

Country of ref document: EP

Kind code of ref document: A1