JP2021125617A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021125617A
JP2021125617A JP2020019373A JP2020019373A JP2021125617A JP 2021125617 A JP2021125617 A JP 2021125617A JP 2020019373 A JP2020019373 A JP 2020019373A JP 2020019373 A JP2020019373 A JP 2020019373A JP 2021125617 A JP2021125617 A JP 2021125617A
Authority
JP
Japan
Prior art keywords
outer edge
circuit patterns
insulating plate
semiconductor device
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020019373A
Other languages
English (en)
Other versions
JP7459539B2 (ja
Inventor
健志 甲斐
Kenshi Kai
健志 甲斐
力宏 丸山
Rikihiro Maruyama
力宏 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020019373A priority Critical patent/JP7459539B2/ja
Priority to CN202011558639.3A priority patent/CN113257776A/zh
Priority to DE102020134951.3A priority patent/DE102020134951A1/de
Priority to US17/134,972 priority patent/US11337306B2/en
Publication of JP2021125617A publication Critical patent/JP2021125617A/ja
Application granted granted Critical
Publication of JP7459539B2 publication Critical patent/JP7459539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】絶縁回路基板に対する損傷の発生を抑制できる。
【解決手段】複数の回路パターン１２における絶縁板１１の外縁部に対面する外縁角部Ｒ１〜Ｒ５０において、絶縁板１１の角部に対応する外縁角部Ｒ１，Ｒ２０，Ｒ２５，Ｒ４４の曲率の方が、絶縁板１１の角部に対応していない外縁角部Ｒ２〜Ｒ１９，Ｒ２１〜Ｒ２４，Ｒ２６〜Ｒ４３，Ｒ４５〜Ｒ５０の曲率よりも小さい。このため、絶縁板１１の外縁部に対して発生する熱応力を緩和することができる。特に、絶縁板１１の外縁部において、角部に対して発生するより大きな熱応力を緩和することができる。したがって、絶縁回路基板１０の損傷の発生を抑制することができ、半導体装置５０の信頼性の低下を防止することができる。
【選択図】図２

Description

本発明は、半導体装置に関する。
半導体装置は、パワーデバイスを含み、電力変換装置として利用されている。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体チップである。このような半導体装置は、当該半導体チップと、半導体チップがはんだを介して配置される絶縁回路基板とを含んでいる。絶縁回路基板は、絶縁板と当該絶縁板上に形成される複数の回路パターンと当該絶縁板の裏面に形成される金属板とを備えている。複数の回路パターンのいずれかに半導体チップがはんだを介して配置される。
このような半導体装置の絶縁回路基板は、熱サイクルにより、絶縁板と複数の回路パターンとの熱膨張係数の差により応力の集中が発生し、絶縁板にクラック等の損傷が生じてしまうことがある。このような問題に対して、例えば、以下のような技術が提案されている。回路パターンの角部の端面と金属板の角部の端面とが平面視で一致するように回路パターン及び金属板を絶縁板に設け、さらに、回路パターンの角部の曲率を金属板の角部の曲率よりも大きくする（例えば、特許文献１参照）。また、回路パターンの角部の端面が金属板の角部の端面よりも平面視で内側となるように回路パターン及び金属板を絶縁板に設け、さらに、回路パターンの角部の曲率を金属板の角部の曲率よりも大きくする（例えば、特許文献２参照）。
また、半導体装置では、絶縁回路基板の金属板の裏面にはんだを介して放熱板を配置した場合、経時的にはんだと金属板との界面に応力の集中が生じることがある。そこで、回路パターンの面積を金属板の面積よりも小さくし、回路パターンの少なくとも一つの角部が金属板の角部と平面視で重なるようにすることも提案されている（例えば、特許文献３参照）。
特開２００５−０１１８６２号公報 特開２０１６−０５８５９５号公報 特開２０１０−２３２５４５号公報
しかしながら、半導体装置では、様々な応力の集中を防止する方法が提案されても、回路パターンの個数、形状、配置位置により絶縁回路基板に対する応力の集中が生じて絶縁回路基板が損傷を受けてしまう。絶縁回路基板に損傷が生じると半導体装置の信頼性が低下してしまう。このため、このような問題の解決に寄与できる様々な技術の提案が望まれる。
本発明は、このような点に鑑みてなされたものであり、絶縁回路基板に対する損傷の発生を抑制できる半導体装置を提供することを目的とする。
本発明の一観点によれば、絶縁板と前記絶縁板のおもて面に形成され、複数の回路パターンとを有する絶縁回路基板を有し、前記複数の回路パターンにおける前記絶縁板の外縁部に対面する外縁角部において、前記絶縁板の角部に対応する前記外縁角部の曲率の方が、前記絶縁板の角部に対応していない前記外縁角部の曲率よりも小さい、半導体装置が提供される。
開示の技術によれば、絶縁回路基板に対する損傷の発生を抑制でき、信頼性の低下が抑制された半導体装置を提供することができる。
第１の実施の形態の半導体装置の側断面図である。 第１の実施の形態の半導体装置に含まれる絶縁回路基板の平面図（おもて面）である。 第１の実施の形態の半導体装置に含まれる絶縁回路基板の平面図（裏面）である。 第１の実施の形態の絶縁回路基板の一部を拡大した平面図である。 第２の実施の形態の半導体装置に含まれる絶縁回路基板の回路パターンの平面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置５０において、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置５０において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体装置５０において、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置５０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、曲率（１／ｒ）は、２辺の角部における平均値を表す。また、曲率半径（ｒ）は、曲率の逆数である。
［第１の実施の形態］
第１実施の形態の半導体装置について図１〜図３を用いて説明する。図１は、第１の実施の形態の半導体装置の側断面図であり、図２は、第１の実施の形態の半導体装置に含まれる絶縁回路基板の平面図（おもて面）である。なお、図２では、封止部材及びケースの図示を省略している。図３は、第１の実施の形態の半導体装置に含まれる絶縁回路基板の平面図（裏面）である。なお、図３は、図２に示す絶縁回路基板１０の裏面の平面図である。おもて面側の回路パターン１２についてはその位置を破線で示している。また、第１の実施の形態では、複数の回路パターン１２、複数の半導体チップ２０，２１、複数のコンタクト部品３０、複数のボンディングワイヤ１５、複数の外部接続端子４０に対して、それぞれ区別しない場合には、同じ符号を付して説明する。なお、これら以外の構成部品についても、複数あるものはそれぞれ区別することなく、同じ符号を付して同じ符号で説明する。
半導体装置５０は、図１及び図２に示されるように、絶縁回路基板１０と絶縁回路基板１０のおもて面に接合された半導体チップ２０，２１並びに電子部品２２とを有している。半導体装置５０は、絶縁回路基板１０のおもて面に接合されたコンタクト部品３０を有している。半導体チップ２０，２１、電子部品２２及びコンタクト部品３０は、絶縁回路基板１０のおもて面にはんだ等の接合部材（図示を省略）を介して接合されている。また、半導体装置５０は、絶縁回路基板１０のおもて面と半導体チップ２０，２１の主電極とを電気的に接続するボンディングワイヤ１５を有している。また、コンタクト部品３０には外部接続端子４０が圧入されて取り付けられている。半導体装置５０は、これらがケース４１により覆われている。ケース４１の開口部が、絶縁回路基板１０の絶縁板１１の外周部に接着剤（図示を省略）を介して接合されている。なお、外部接続端子４０の先端部はケース４１から上方に延出している。さらに、半導体装置５０は、ケース４１内が封止部材４２で封止されている。
絶縁回路基板１０は、絶縁板１１と絶縁板１１のおもて面に形成された複数の回路パターン１２と絶縁板１１の裏面に形成された金属板１３とを有している。絶縁板１１は、絶縁性を備え、熱伝導性に優れたセラミックスまたは絶縁樹脂により構成されている。セラミックスは、酸化アルミニウム、窒化アルミニウム、窒化珪素等である。絶縁樹脂は、紙フェノール基板、紙エポキシ基板、ガラスコンポジット基板、ガラスエポキシ基板等である。このような絶縁板１１の厚さは、０．２ｍｍ以上、２．５ｍｍ以下である。
複数の回路パターン１２は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、または、銅合金等により構成されている。このような複数の回路パターン１２の厚さは、０．１ｍｍ以上、２．５ｍｍ以下である。そして、回路パターン１２の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜を形成してもよい。めっき膜に用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。複数の回路パターン１２が形成されている絶縁板１１の領域（第１形成領域）は平面視で矩形状を成している。
また、図２のように、複数の回路パターン１２において、絶縁板１１の外縁部に対面するそれぞれの角部を外縁角部Ｒ１〜Ｒ５０とする。絶縁板１１の外縁部に対面していない複数の回路パターン１２の当該外縁部に対して内側の角部を内側角部とする。また、絶縁板１１の角部に対面する回路パターン１２の部分をコーナー領域Ａ１〜Ａ４とする。絶縁板１１のコーナー領域Ａ１〜Ａ４を除き、外縁部に対面する回路パターン１２の部分をサイド領域Ｂ１〜Ｂ４とする。つまり、複数の回路パターン１２のそれぞれの角部は、コーナー領域Ａ１〜Ａ４にある外縁角部Ｒ１，Ｒ２０，Ｒ２５，Ｒ４４、サイド領域Ｂ１〜Ｂ４にある外縁角部Ｒ２〜Ｒ１９，Ｒ２１〜Ｒ２４，Ｒ２６〜Ｒ４３，Ｒ４５〜Ｒ５０、及び、内側角部とを含む。矩形状の絶縁板１１においては、複数の回路パターン１２は、絶縁板１１の四隅に対するコーナー領域Ａ１〜Ａ４にある外縁角部Ｒ１，Ｒ２０，Ｒ２５，Ｒ４４と、絶縁板１１の四隅を除く四辺に対するサイド領域Ｂ１〜Ｂ４にある外縁角部Ｒ２〜Ｒ１９，Ｒ２１〜Ｒ２４，Ｒ２６〜Ｒ４３，Ｒ４５〜Ｒ５０、及び、内側角部とを含む。複数の回路パターン１２のうち、コーナー領域Ａ１〜Ａ４及びサイド領域Ｂ１〜Ｂ４を含む回路パターン１２は絶縁板１１の外縁部側に位置している。外縁部側の回路パターン１２とは、絶縁板１１の外縁部に面する部分を含んでいればよい。このような絶縁板１１の外縁部側の回路パターン１２の面積は、絶縁板１１の内側の回路パターン１２の面積よりも小さいものが多く配置されている。特に、面積が小さめの回路パターン１２は、絶縁板１１の長手方向に沿って絶縁板１１の外縁部側に多く設けられている。
コンタクト部品３０は、複数の回路パターン１２のうち、絶縁板１１の外縁部側の回路パターン１２に設けられていることが多い。一方、半導体チップ２０，２１は、複数の回路パターン１２のうち、外縁部側の回路パターン１２よりも内側の回路パターン１２に配置されていることが多い。
特に、絶縁板１１の長手方向において、外縁部側の回路パターン１２には、コンタクト部品３０が設けられ、半導体チップ２０，２１はコンタクト部品３０より内側に設けられる。また、半導体チップ２０，２１は、コーナー領域Ａ１〜Ａ４及びサイド領域Ｂ１，Ｂ３には設けられていない。半導体チップ２０，２１は、コーナー領域Ａ１〜Ａ４及びサイド領域Ｂ１，Ｂ３よりも内側に配置される。半導体チップ２０，２１は、絶縁板１１の長手方向の外縁部側の回路パターン１２よりも内側の回路パターン１２に配置されている。または、半導体チップ２０，２１は、絶縁板１１の長手方向の外縁部側の回路パターン１２に配置される場合には、コンタクト部品３０に対して後述する溝部１４を介して内側に配置されている。さらに、絶縁板１１の角部に対する回路パターン１２には、コンタクト部品３０が設けられ、半導体チップ２０，２１は設けられていない。このような複数の回路パターン１２の角部の詳細については後述する。
また、このような回路パターン１２には、溝部１４が適宜形成されている。溝部１４は、半導体チップ２０，２１が配置される配置領域の間、当該配置領域とコンタクト部品３０等の端子や電子部品２２が配置される領域との間に形成される。
金属板１３は、熱伝導性に優れた金属により構成されている。このような金属は、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等である。また、金属板１３の裏面に放熱板や冷却ユニット（図示を省略）が形成されていてもよい。このような金属板１３の厚さは、複数の回路パターン１２の厚さと同じであって、０．１ｍｍ以上、２．５ｍｍ以下である。なお、絶縁板１１及び金属板１３は平面視で、図３に示されるように、矩形状を成している。また、金属板１３は平面視で、絶縁板１１よりも面積が小さく、回路パターン１２が形成されている領域の面積よりも広く、矩形状を成している。さらに、金属板１３は、平面視で、回路パターン１２が形成されている領域の外側であり、外縁部に沿って、複数のディンプル（凹部）１３ａが形成されている。ディンプル１３ａは、例えば、円形状である。その径は、５０μｍ以上、１．０ｍｍ以下である。したがって、絶縁回路基板１０は、矩形状を成している。また、絶縁回路基板１０では、回路パターン１２の総体積は、金属板１３の体積よりも小さい。
ボンディングワイヤ１５は、半導体チップ２０，２１と回路パターン１２との間、または、複数の半導体チップ２０，２１間を適宜電気的に接続する。このようなボンディングワイヤ１５は、導電性に優れた材質により構成されている。このような材質として、金、銀、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されている。また、ボンディングワイヤ１５の径は、例えば、１００μｍ以上、２００μｍ以下である。その他のボンディングワイヤ１５の径は、例えば、３５０μｍ以上、５００μｍ以下である。
このような構成を有する絶縁回路基板１０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板、樹脂絶縁基板を用いることができる。また、絶縁回路基板１０の金属板１３に既述の通り冷却ユニット（図示を省略）を金属酸化物のフィラーが混入されたシリコーン等のサーマルグリースを介して取り付けて放熱性を向上させることも可能である。この場合の冷却ユニットは、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却ユニットとして、１枚または複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。
半導体チップ２０は、シリコンまたは炭化シリコンから構成されるパワーデバイス素子を含んでいる。パワーデバイス素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子である。このような半導体チップ２０は、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。また、半導体チップ２１は、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体チップ２１は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体チップ２０，２１は、その裏面側が所定の回路パターン１２上に接合されている。なお、半導体チップ２０，２１は、回路パターン１２上にはんだ（図示を省略）を介して接合されている。なお、はんだは、鉛フリーはんだを基体としている。鉛フリーはんだは、例えば、錫及び銀からなる合金、錫及びアンチモンからなる合金、錫及び亜鉛からなる合金、錫及び銅からなる合金のうち少なくともいずれかの合金を主成分とする。また、はんだには、添加物が含まれてもよい。添加物は、例えば、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコンである。また、図示を省略するものの、半導体チップ２０，２１に代わって、ＩＧＢＴとＦＷＤとの機能を合わせ持つＲＣ（Reverse-Conducting）−ＩＧＢＴを用いてもよい。また、必要に応じて、半導体チップ２０，２１に代わり、例えば、リードフレーム、外部接続端子（ピン端子、コンタクト部品等）、電子部品（サーミスタ、電流センサ）等を配置することが可能である。なお、このような半導体チップ２０，２１の厚さは、例えば、１８０μｍ以上、２２０μｍ以下であって、平均は、２００μｍ程度である。電子部品２２は、コンデンサ、抵抗、サーミスタ、電流センサ、制御ＩＣ（Integrated Circuit）等を含む。
コンタクト部品３０は、内部に円筒状の貫通孔が形成された本体部と本体部の開口端部にそれぞれ設けられた鍔状のフランジとを備えている。コンタクト部品３０は、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。コンタクト部品３０の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜を形成してもよい。めっき膜に用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。このようなコンタクト部品３０において、開口端部における貫通孔の半径は、０．１ｍｍ以上、１．０ｍｍ以下である。また、開口端部におけるフランジの外径の半径は、０．５ｍｍ以上、２．０ｍｍ以下である。
外部接続端子４０は、棒状の本体部と本体部の両端部にそれぞれ形成された、テーパ状の先端部とを有している。本体部は、角柱状を成す。外部接続端子４０の断面の対角線の長さは、コンタクト部品３０の本体部の径よりも数％長い。このため、外部接続端子４０はコンタクト部品３０に対して圧入できる。また、外部接続端子４０も、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。
ケース４１は、箱状を成しており、熱可塑性樹脂により構成されている。このような樹脂として、ＰＰＳ樹脂、ＰＢＴ樹脂、ＰＢＳ樹脂、ＰＡ樹脂、または、ＡＢＳ樹脂等がある。また、ケース４１は外部接続端子４０がケース４１外に延出する開口孔（図示を省略）が形成されている。このようなケース４１の開口部の縁部が絶縁回路基板１０の絶縁板１１の外縁部に接着剤を介して接合される。
封止部材４２は、例えば、シリコーンゲルであってよい。また、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。このような封止部材４２の一例として、エポキシ樹脂とエポキシ樹脂にフィラーとして二酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材とを含んでいる。
ここで、絶縁回路基板１０において複数の回路パターン１２の各角部の曲率が等しい場合について説明する。絶縁板１１、回路パターン１２及び金属板１３はそれぞれ熱膨張係数が異なっている。さらに、金属板１３及び複数の回路パターン１２の厚さは等しく、また、平面視で金属板１３の面積は、複数の回路パターン１２の形成領域よりも広い。つまり、絶縁板１１に対して金属板１３の体積は、複数の回路パターン１２の総体積よりも大きい。例えば、金属板１３の体積は、複数の回路パターン１２の総体積よりも、１０％以上、１００％以下、大きい。このような絶縁回路基板１０は熱サイクルを受けると熱膨張係数の差に起因して熱応力を受けて絶縁板１１が損傷を受けてしまう。特に、絶縁回路基板１０では、複数の回路パターン１２のうち絶縁板１１の外縁部側の回路パターン１２が絶縁板１１の内側の回路パターン１２よりも比較的小さいものが配置されている。このため、絶縁板１１の外縁部により大きな熱応力が発生してしまう。さらに、絶縁板１１の外縁部において側部よりも角部により大きな熱応力が発生する。
そこで、第１の実施の形態の絶縁回路基板１０の複数の回路パターン１２は、絶縁板１１の外縁部に対面する外縁角部Ｒ１〜Ｒ５０の曲率を絶縁板１１の外縁部に対面していない内側角部より小さくしている。さらに、外縁角部Ｒ１〜Ｒ５０の曲率のうち、絶縁板１１の角部に対応する外縁角部Ｒ１，Ｒ２０，Ｒ２５，Ｒ４４の曲率が絶縁板１１の角部に対応していない外縁角部Ｒ２〜Ｒ１９，Ｒ２１〜Ｒ２４，Ｒ２６〜Ｒ４３，Ｒ４５〜Ｒ５０の曲率より小さくなるようにしている。つまり、複数の回路パターン１２の角部の曲率は、内側角部、サイド領域Ｂ１〜Ｂ４にある外縁角部Ｒ２〜Ｒ１９，Ｒ２１〜Ｒ２４，Ｒ２６〜Ｒ４３，Ｒ４５〜Ｒ５０、コーナー領域Ａ１〜Ａ４にある外縁角部Ｒ１，Ｒ２０，Ｒ２５，Ｒ４４の順に小さい。
この詳細について、図４を用いて説明する。図４は、第１の実施の形態の絶縁回路基板の一部を拡大した平面図である。なお、図４は、図２の左上部の拡大図である。また、図４では、ボンディングワイヤ１５の図示、半導体チップ２０，２１及びコンタクト部品３０の図示は省略している。これによれば、コーナー領域Ａ１及びサイド領域Ｂ１，Ｂ４の回路パターン１２の外縁角部Ｒ１〜Ｒ５０は、これら以外の角部である内側角部よりも曲率が小さい。さらに、外縁角部Ｒ１〜Ｒ１１，Ｒ４７〜Ｒ５０のうち、コーナー領域Ａ１の外縁角部Ｒ１の曲率は、サイド領域Ｂ１，Ｂ４の外縁角部Ｒ２〜Ｒ１１，Ｒ４７〜Ｒ５０の曲率よりもさらに小さい。例えば、外縁角部Ｒ１の曲率半径ｒは１．０ｍｍ程度であって、外縁角部Ｒ２〜Ｒ１１，Ｒ４７〜Ｒ５０の曲率半径ｒは０．８ｍｍ程度である。また、コーナー領域Ａ１及びサイド領域Ｂ１，Ｂ４以外の回路パターン１２の角部（内側角部）の曲率半径ｒは０．５ｍｍ程度である。外縁角部Ｒ１の曲率半径ｒは０．８ｍｍ以上であって、好ましくは、０．８ｍｍ以上、１．１ｍｍ以下である。外縁角部Ｒ２〜Ｒ１１，Ｒ４７〜Ｒ５０の曲率半径ｒは０．６ｍｍ以上であって、好ましくは０．６ｍｍ以上、０．９ｍｍ以下である。また、コーナー領域Ａ１及びサイド領域Ｂ１，Ｂ４以外の回路パターン１２の角部（内側角部）の曲率半径ｒは０．３ｍｍ以上であって、好ましくは、０．３ｍｍ以上、０．７ｍｍ以下である。こうすることで、絶縁回路基板１０におけるクラックの発生を抑制でき、なおかつ、必要な電極面積を確保できる。また、図４には示されていない、コーナー領域Ａ２〜Ａ４及びサイド領域Ｂ１〜Ｂ３の外縁角部Ｒ１２〜Ｒ４６の曲率もまた絶縁板１１の内側の回路パターン１２の角部（内側角部）の曲率よりも小さい。さらに、コーナー領域Ａ２〜Ａ４の外縁角部Ｒ２０，Ｒ２５，Ｒ４４の曲率もまた、サイド領域Ｂ１〜Ｂ３の外縁角部Ｒ１２〜Ｒ１９，Ｒ２１〜Ｒ２４，Ｒ２６〜Ｒ４３の曲率よりも小さい。これにより、絶縁回路基板１０において絶縁板１１の外縁部に対して発生する熱応力を緩和することができる。絶縁板１１の外縁部において、角部に対して発生するより大きな熱応力を緩和することができる。
また、コンタクト部品３０は、コーナー領域Ａ１を含む回路パターン１２に配置される。コンタクト部品の接合部分は平面視で円形状である。こうすることで、小さい曲率を有する回路パターン１２のおもて面の領域を有効に利用できる。一方、半導体チップ２０，２１は、コーナー領域Ａ１を含む回路パターン１２には配置されない。半導体チップ２０，２１の接合部分は平面視で矩形状である。このため、小さい曲率を有する回路パターン１２のおもて面の領域の角部近傍に半導体チップ２０，２１を配置することができない。半導体チップ２０，２１を配置する場合には、接合部分の形状に合うように多くの面積を要する。したがって、コンタクト部品３０は、コーナー領域Ａ１及びサイド領域Ｂ１，Ｂ４を含む回路パターン１２に配置されることが好ましい。一方、半導体チップ２０，２１は、コーナー領域Ａ１及びサイド領域Ｂ１，Ｂ４を含む回路パターン１２に配置されず、コーナー領域Ａ１及びサイド領域Ｂ１，Ｂ４を含む回路パターン１２より内側の回路パターン１２に配置されることが好ましい。このように半導体チップ２０，２１及びコンタクト部品３０を、角部の曲率が異なる回路パターン１２に応じて配置させることで、回路パターン１２のおもて面の領域を有効に利用できる。
上記半導体装置５０は、絶縁板１１と絶縁板１１のおもて面に形成され、複数の回路パターン１２とを有する絶縁回路基板１０を有している。この際、複数の回路パターン１２における絶縁板１１の外縁部に対面する外縁角部Ｒ１〜Ｒ５０の曲率のうち絶縁板１１の角部に対応する外縁角部Ｒ１，Ｒ２０，Ｒ２５，Ｒ４４の曲率が小さい。このため、絶縁板１１の外縁部に対して発生する熱応力を緩和することができる。特に、絶縁板１１の外縁部において、角部に対して発生するより大きな熱応力を緩和することができる。したがって、絶縁回路基板１０の損傷の発生を抑制することができ、半導体装置５０の信頼性の低下を防止することができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の絶縁回路基板１０に含まれる回路パターン１２の別の形態について図５を用いて説明する。なお、第２の実施の形態の半導体装置は、以下に説明する回路パターン１２以外は、第１の実施の形態と同様の構成を有している。図５は、第２の実施の形態の半導体装置に含まれる絶縁回路基板の回路パターンの平面図である。図５に示す回路パターン１２は、絶縁板１１において外縁部に沿って設けられたものであって、コンタクト部品３０が配置されるものに適用される。図５では、一例として、図２における外縁角部Ｒ３３，Ｒ３４を含む回路パターン１２に関する３種類を示している。
第１の実施の形態で説明したように、複数の回路パターン１２は、コーナー領域Ａ１〜Ａ４及びサイド領域Ｂ１〜Ｂ４に含まれる外縁角部Ｒ１〜Ｒ５０の曲率は、回路パターン１２の内側角部の曲率よりも小さい。しかしながら、外縁角部Ｒ１〜Ｒ５０の曲率を小さくし過ぎると、外縁角部Ｒ１〜Ｒ５０を含む回路パターン１２の面積が制限されてしまう。そこで、コンタクト部品３０が配置される回路パターン１２の外縁角部を、当該コンタクト部品３０の開口端部における外径の曲率半径以上であって、当該コンタクト部品３０が搭載された回路パターン１２の幅の半分を半径とする曲率半径以下にする。例えば、図５（Ａ）では、回路パターン１２の外縁角部Ｒ３３，Ｒ３４の曲率半径がコンタクト部品３０の開口部の外周の曲率半径と略同一である場合を示している。また、図５（Ｂ）では、回路パターン１２の外縁角部Ｒ３３，Ｒ３４の曲率半径が、コンタクト部品３０が搭載された回路パターン１２の幅の半分を半径とする曲率半径と略同一である場合を示している。図５（Ｃ）では、さらに、回路パターン１２の先端部が、コンタクト部品３０の開口部の中心部を中心とする同心円と略同一の形状である場合を示している。図５（Ａ）〜（Ｃ）のいずれの場合でも、コンタクト部品３０は、回路パターン１２の幅方向の中央に配置される。そして、コンタクト部品３０が配置される回路パターン１２の外縁角部（並びに先端部）の曲率をコンタクト部品３０の開口部の外周に応じて設定することで、コンタクト部品３０の配置領域を制限することなく、外縁角部の曲率を小さくすることができる。
１０ 絶縁回路基板
１１ 絶縁板
１２ 回路パターン
１３ 金属板
１３ａ ディンプル
１４ 溝部
１５ ボンディングワイヤ
２０，２１ 半導体チップ
２２ 電子部品
３０ コンタクト部品
４０ 外部接続端子
４１ ケース
４２ 封止部材
５０ 半導体装置
Ａ１〜Ａ４ コーナー領域
Ｂ１〜Ｂ４ サイド領域
Ｒ１〜Ｒ５０ 外縁角部

Claims (11)

  1. 絶縁板と前記絶縁板のおもて面に形成され、複数の回路パターンとを有する絶縁回路基板を有し、
    前記複数の回路パターンにおける前記絶縁板の外縁部に対面する外縁角部において、前記絶縁板の角部に対応する前記外縁角部の曲率の方が、前記絶縁板の角部に対応していない前記外縁角部の曲率よりも小さい、
    半導体装置。
  2. 前記複数の回路パターンは、平面視で矩形状の第１形成領域内にそれぞれ配置されている、
    請求項１に記載の半導体装置。
  3. 前記複数の回路パターンにおける前記外縁角部を除いた内側角部の曲率は、前記外縁角部の曲率よりも大きい、
    請求項２に記載の半導体装置。
  4. 前記絶縁回路基板は前記絶縁板の裏面に形成された金属板をさらに備え、
    前記複数の回路パターンを全て合わせた体積は、前記金属板の体積よりも小さい、
    請求項１に記載の半導体装置。
  5. 前記複数の回路パターンの表面はめっき膜によりめっき処理されている、
    請求項１に記載の半導体装置。
  6. 半導体チップをさらに有し、
    前記複数の回路パターンは、前記半導体チップが配置される、前記絶縁板の内側に配置された複数の第１回路パターンと前記外縁角部を含みつつ、前記複数の回路パターンの外縁部に配置された複数の第２回路パターンとを含んでいる、
    請求項１に記載の半導体装置。
  7. 外部接続端子と、
    前記複数の第２回路パターンに配置される、前記外部接続端子が圧入される円筒状のコンタクト部品と、
    をさらに有し、
    前記コンタクト部品が配置される前記複数の第２回路パターンの外縁角部は、前記コンタクト部品の曲率半径以上、コンタクト部品が配置された前記複数の第２回路パターンの幅の半分を半径とする曲率半径以下である、
    請求項６に記載の半導体装置。
  8. 前記複数の第２回路パターンのそれぞれの面積は、前記複数の第１回路パターンのそれぞれの面積よりも小さいものを含む、
    請求項７に記載の半導体装置。
  9. 前記絶縁回路基板は前記絶縁板の裏面に形成された金属板をさらに備え、
    前記金属板の裏面であって、平面視で前記複数の第２回路パターンよりも外側にそれぞれ形成された複数の凹部をさらに備える、
    請求項８に記載の半導体装置。
  10. 前記絶縁回路基板は前記絶縁板の裏面の第２形成領域に形成された金属板をさらに備え、
    平面視で、前記第１形成領域は前記第２形成領域よりも内側に設けられている、
    請求項２に記載の半導体装置。
  11. コンタクト部品と、
    絶縁板と前記絶縁板のおもて面に形成され、前記絶縁板の外縁部側に設けられ、前記コンタクト部品が配置される第１回路パターンを含む複数の回路パターンとを含む絶縁回路基板とを有し、
    前記第１回路パターンの外縁角部は、前記コンタクト部品の曲率半径以上、前記コンタクト部品が配置された前記第１回路パターンの幅の半分を半径とする曲率半径以下である、
    半導体装置。
JP2020019373A 2020-02-07 2020-02-07 半導体装置 Active JP7459539B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020019373A JP7459539B2 (ja) 2020-02-07 2020-02-07 半導体装置
CN202011558639.3A CN113257776A (zh) 2020-02-07 2020-12-25 半导体装置
DE102020134951.3A DE102020134951A1 (de) 2020-02-07 2020-12-28 Halbleitervorrichtung
US17/134,972 US11337306B2 (en) 2020-02-07 2020-12-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020019373A JP7459539B2 (ja) 2020-02-07 2020-02-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2021125617A true JP2021125617A (ja) 2021-08-30
JP7459539B2 JP7459539B2 (ja) 2024-04-02

Family

ID=76968755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020019373A Active JP7459539B2 (ja) 2020-02-07 2020-02-07 半導体装置

Country Status (4)

Country Link
US (1) US11337306B2 (ja)
JP (1) JP7459539B2 (ja)
CN (1) CN113257776A (ja)
DE (1) DE102020134951A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JP3953442B2 (ja) 2003-06-17 2007-08-08 三菱電機株式会社 半導体装置
JP2010232545A (ja) 2009-03-27 2010-10-14 Honda Motor Co Ltd 半導体装置
DE112014006293T5 (de) 2014-01-29 2016-12-29 NGK Electronics Devices, Inc. Substrat für ein Leistungsmodul und Verfahren zu dessen Herstellung sowie das Substrat für ein Leistungsmodul verwendendes Leistungsmodul
JP6191775B2 (ja) 2014-07-18 2017-09-06 富士電機株式会社 半導体装置
JP6395530B2 (ja) 2014-09-11 2018-09-26 三菱電機株式会社 半導体装置
CN109219880B (zh) 2016-12-20 2022-06-14 富士电机株式会社 半导体模块
JP7013717B2 (ja) 2017-08-17 2022-02-01 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
WO2019167509A1 (ja) 2018-03-01 2019-09-06 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11337306B2 (en) 2022-05-17
US20210251075A1 (en) 2021-08-12
DE102020134951A1 (de) 2021-08-12
CN113257776A (zh) 2021-08-13
JP7459539B2 (ja) 2024-04-02

Similar Documents

Publication Publication Date Title
JP7047895B2 (ja) 半導体装置
US9105601B2 (en) Power module package
JP3630070B2 (ja) 半導体チップおよび半導体装置
JP2019040971A (ja) 半導体装置
JPH09260550A (ja) 半導体装置
US20190080979A1 (en) Semiconductor device
US20240186221A1 (en) Semiconductor device
JP2017050441A (ja) 半導体装置
US11887902B2 (en) Semiconductor device
JP7459539B2 (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
WO2024128062A1 (ja) 半導体装置
WO2020250582A1 (ja) 半導体装置
US20240007014A1 (en) Power conversion device
US11721633B2 (en) Semiconductor device
US11996347B2 (en) Semiconductor device
US20230282563A1 (en) Semiconductor device
US20230067156A1 (en) Semiconductor device
JP7451905B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022020969A (ja) 半導体装置
US20220148999A1 (en) Semiconductor device
US20230109985A1 (en) Semiconductor module
JP2023141693A (ja) 半導体装置
CN112768515A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7459539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150