WO2020166512A1 - 半導体装置、および、半導体装置の製造方法 - Google Patents
半導体装置、および、半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2020166512A1 WO2020166512A1 PCT/JP2020/004860 JP2020004860W WO2020166512A1 WO 2020166512 A1 WO2020166512 A1 WO 2020166512A1 JP 2020004860 W JP2020004860 W JP 2020004860W WO 2020166512 A1 WO2020166512 A1 WO 2020166512A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- plating layer
- semiconductor device
- lead
- main surface
- back surface
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 196
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 238000000034 method Methods 0.000 title claims description 46
- 229920005989 resin Polymers 0.000 claims abstract description 139
- 239000011347 resin Substances 0.000 claims abstract description 139
- 238000007789 sealing Methods 0.000 claims abstract description 82
- 238000007747 plating Methods 0.000 claims description 250
- 238000005520 cutting process Methods 0.000 claims description 77
- 239000000463 material Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 238000011179 visual inspection Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- WABPQHHGFIMREM-AKLPVKDBSA-N lead-210 Chemical compound [210Pb] WABPQHHGFIMREM-AKLPVKDBSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Definitions
- the present disclosure relates to a semiconductor device and a method for manufacturing the semiconductor device.
- semiconductor devices including semiconductor elements (transistors, etc.).
- semiconductor elements transistors, etc.
- the semiconductor device there is a semiconductor device in which a semiconductor element is covered with a sealing resin.
- a semiconductor element is mounted on a lead frame, the semiconductor element (and part of the lead frame) is covered with a sealing resin, and then the lead frame and the sealing resin are cut along a predetermined cutting line. It is manufactured by cutting.
- Patent Document 1 teaches that an inclination is provided at an edge portion of a back surface (a surface facing a circuit board) of a semiconductor device. Specifically, according to the teaching of the document, after the semiconductor element is mounted on the lead frame and the sealing resin is formed, the lead frame is half-cut from the back surface to form an inclined cut surface. Further, a plating layer is formed on the back surface and the cut surface of the lead frame, and the lead frame is subjected to full cutting.
- the manufacturing process of the semiconductor device disclosed in Patent Document 1 includes, in addition to the above-mentioned processes, a wire bonding process for connecting the electrodes of the semiconductor element and the lead frame with wires. Further, before the wire bonding step, for example, an Ag plating layer is formed on the lead frame in order to improve the adhesiveness of the bonding wire. At this time, in order to prevent the adhesiveness between the lead frame and the sealing resin from being deteriorated by the Ag plating layer, the Ag plating layer is formed only in the region where the bonding wire is bonded. In addition, before the half-cutting process, for example, an Sn plating layer is formed on the back surface of the lead frame in order to prevent burrs from being generated on the lead frame due to cutting. Furthermore, as described above, after the half cut step, the Sn plating layer is formed again to cover the cut surface exposed by the half cut. That is, the conventional manufacturing method requires at least three plating steps.
- an object of the present disclosure is to provide a semiconductor device that can simplify the manufacturing process.
- a semiconductor device provided based on the present disclosure has a first main surface and a first back surface that face opposite sides in the thickness direction, and a first recessed portion that is recessed from the first back surface to the first main surface side.
- the first concave portion is exposed from the sealing resin portion.
- the first plating layer has a first portion that covers the first back surface.
- the second plating layer is formed in contact with the first recess and the first portion.
- FIG. 3 is a perspective view showing the semiconductor device according to the first embodiment.
- FIG. 2 is a perspective view of the semiconductor device shown in FIG. 1, showing a state in which a bottom surface side is on an upper side. It is a top view of the semiconductor device shown in FIG. It is a bottom view of the semiconductor device shown in FIG.
- FIG. 5 is a sectional view taken along line VV of FIG. 3.
- FIG. 6 is a sectional view taken along line VI-VI in FIG. 3. It is sectional drawing which follows the VII-VII line of FIG.
- FIG. 2 is an enlarged cross-sectional view of a main part of the semiconductor device shown in FIG. 1.
- FIG. 3 is a plan view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a plan view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1.
- FIG. 9 is an enlarged cross-sectional view of a main part of a modified example of the semiconductor device shown in FIG. 1.
- FIG. 9 is an enlarged cross-sectional view of a main part of a modified example of the semiconductor device shown in FIG. 1.
- FIG. 9 is an enlarged cross-sectional view of a main part of a modified example of the semiconductor device shown in FIG. 1.
- It is a perspective view showing the semiconductor device concerning a 2nd embodiment, and shows the state where the bottom side was the upper side.
- FIG. 21 is a bottom view of the semiconductor device shown in FIG. 20.
- FIG. 21 is a plan view showing a manufacturing process of the semiconductor device shown in FIG. 20.
- FIG. 21 is a bottom view showing the manufacturing process of the semiconductor device shown in FIG. 20.
- It is sectional drawing which shows the semiconductor device concerning 3rd Embodiment. It is a top view which shows the semiconductor device concerning 4th Embodiment.
- the illustrated semiconductor device A1 includes a plurality of leads 1 to 3, a semiconductor element 6, bonding wires 71 and 72, and a sealing resin portion 8.
- FIG. 1 is a perspective view showing the semiconductor device A1.
- FIG. 2 is a perspective view showing the semiconductor device A1, with the bottom side facing up.
- FIG. 3 is a plan view showing the semiconductor device A1.
- the outer shape of the sealing resin portion 8 is shown by an imaginary line (two-dot chain line) through the sealing resin portion 8.
- FIG. 4 is a bottom view showing the semiconductor device A1.
- FIG. 5 is a sectional view taken along the line VV of FIG.
- FIG. 6 is a sectional view taken along line VI-VI in FIG.
- FIG. 7 is a sectional view taken along the line VII-VII of FIG.
- FIG. 8 is an enlarged cross-sectional view of a main part in which a circle B in FIG. 5 is enlarged.
- the semiconductor device A1 is a device that is surface-mounted on the circuit boards of various devices.
- the semiconductor device A1 has a rectangular shape when viewed in the thickness direction.
- the thickness direction of the semiconductor device A1 is defined as the z direction, and the direction (left-right direction in FIG. 3) along one side of the semiconductor device A1 orthogonal to the z direction is orthogonal to the x direction, the z direction, and the x direction.
- the direction (vertical direction in FIG. 3) is the y direction.
- the size of the semiconductor device A1 is not particularly limited, and in the example shown in the figure, for example, the x-direction dimension is about 1 to 3 mm, the y-direction dimension is about 1 to 3 mm, and the z-direction dimension is about 0.3 to 1 mm. ..
- the lead 1 (first lead) supports the semiconductor element 6, and the leads 2 and 3 (second and third leads) are connected to the semiconductor element 6 and a bonding wire (described later). And is conducting.
- the leads 1 to 3 are formed by, for example, punching or etching a metal plate.
- the leads 1 to 3 are made of a metal, preferably Cu or Ni, or an alloy thereof, 42 alloy or the like. In the example shown in the figure, the leads 1 to 3 are made of Cu.
- the thickness of the leads 1 to 3 is, for example, 0.08 to 0.3 mm, and is about 0.2 mm in the example shown in the drawing.
- the first lead 1 is arranged at one end (upper side in FIG. 3) of the semiconductor device A1 in the y direction and extends over the entire x direction.
- the second lead 2 and the third lead 3 are separated from the first lead 1 at the other end (lower side in FIG. 3) of the semiconductor device A1 in the y direction, and are also arranged side by side in the x direction. Are arranged.
- the first lead 1 has the largest dimension (area) in the z direction
- the third lead 3 has the smallest dimension (area).
- the first lead 1 includes a mounting portion 110, a plurality of terminal portions 120, and a plurality of connecting portions 130.
- the mounting portion 110 has a substantially rectangular shape when viewed in the z direction.
- the mounting portion 110 has a mounting portion main surface 111, a mounting portion rear surface 112, and a mounting portion recess 113.
- the mounting portion main surface 111 and the mounting portion rear surface 112 face opposite sides in the z direction.
- the mounting portion main surface 111 is a surface facing upward in FIGS. 5 to 7.
- the mounting portion main surface 111 is a surface on which the semiconductor element 6 is mounted.
- the mounting portion rear surface 112 is a surface facing downward in FIGS. 5 to 7.
- the mounting portion rear surface 112 is exposed from the sealing resin portion 8 and becomes a rear surface terminal.
- the mounting portion recess 113 is a portion in which a part of the mounting portion 110 is recessed from the mounting portion back surface 112 toward the mounting portion main surface 111 side.
- the thickness (dimension in the z direction) of the portion of the mounting portion 110 where the mounting portion recess 113 is located is about half the thickness of the portion where the mounting portion back surface 112 is located.
- the mounting portion recess 113 is formed by, for example, a half etching process. As shown in FIG. 7, the mounting portion recess 113 is not exposed from the sealing resin portion 8 and is covered with the sealing resin portion 8. This prevents the first lead 1 from peeling off from the sealing resin portion 8.
- the shape of the mounting portion 110 is not limited to the illustrated example.
- the mounting portion 110 may not include the mounting portion recess 113.
- the terminal part 120 is connected to the mounting part 110 and has a substantially rectangular shape when viewed in the z direction.
- a total of four terminal portions 120 are arranged, two on each end surface of the mounting portion 110 in the x direction.
- Each terminal portion 120 has a terminal portion main surface 121, a terminal portion rear surface 122, a terminal portion end surface 123, and a terminal portion recess 124.
- the terminal portion main surface 121 and the terminal portion rear surface 122 face each other in the z direction.
- the terminal portion main surface 121 is a surface facing upward in FIGS. 5 to 7.
- the terminal portion main surface 121 and the mounting portion main surface 111 are flush with each other.
- the terminal portion rear surface 122 is a surface facing downward in FIGS. 5 to 7.
- the terminal portion back surface 122 and the mounting portion back surface 112 are flush with each other.
- the terminal portion end surface 123 is a surface that is orthogonal to the terminal portion main surface 121 and the terminal portion rear surface 122, is connected to the terminal portion main surface 121, and is a surface facing outward in the x direction.
- the terminal end surface 123 is formed by full-cut dicing in the first cutting process in the manufacturing process described later.
- the terminal portion recessed portion 124 is recessed from the terminal portion rear surface 122 toward the terminal portion main surface 121 side, is located at the outer edge of the terminal portion rear surface 122 in the x direction, and extends to both ends in the y direction.
- the terminal portion recess 124 is connected to the terminal portion rear surface 122 and the terminal portion end surface 123.
- the terminal portion recess 124 is formed by half-cut dicing in the groove forming step in the manufacturing process described later.
- the terminal portion end surface 123, the terminal portion rear surface 122, and the terminal portion recessed portion 124 are exposed from the sealing resin portion 8 and are connected to each other to form a terminal (see FIGS. 4 and 5 ).
- the shape, arrangement position, and number of terminal portions 120 are not limited.
- the connecting portion 130 is connected to the mounting portion 110 and has a substantially rectangular shape when viewed in the z direction.
- Three connecting portions 130 are arranged side by side in the x direction on one end surface of the mounting portion 110 in the y direction (the end surface facing upward in FIG. 3 ).
- the thickness (dimension in the z direction) of the connecting portion 130 is approximately the same as the thickness of the mounting portion 110 in which the mounting portion recess 113 is located.
- the connection part 130 is formed by, for example, a half etching process.
- Each connecting portion 130 has a connecting portion main surface 131, a connecting portion rear surface 132, and a connecting portion end surface 133.
- the connecting portion main surface 131 and the connecting portion rear surface 132 face each other in the z direction.
- the connecting portion main surface 131 is a surface facing upward in FIGS. 5 to 7.
- the connecting portion main surface 131 and the mounting portion main surface 111 are flush with each other. Therefore, the mounting portion main surface 111, the terminal portion main surface 121, and the connecting portion main surface 131 are flush and integrated (see FIG. 3 ).
- the back surface 132 of the connecting portion is a surface facing downward in FIGS. 5 to 7.
- the back surface 132 of the connecting portion and the recess 113 of the mounting portion are flush with each other.
- the connecting portion end surface 133 is a surface that connects the connecting portion main surface 131 and the connecting portion rear surface 132, and is a surface facing outward in the y direction.
- the connecting portion end face 133 is formed by full-cut dicing in the second cutting process in the manufacturing process described later.
- the connecting portion end surface 133 is exposed from the sealing resin portion 8.
- the shape, arrangement position, and number of connecting portions 130 are not limited.
- the first plating layer 41 is formed by laminating a Ni plating layer (inner layer) 411, a Pd plating layer (intermediate layer) 412, and an Au plating layer (outer layer) 413.
- the Ni plating layer 411 is formed so as to contact the first lead 1.
- the Ni plating layer 411 is made of Ni or a Ni alloy. A rough Ni layer may be formed on the surface of the Ni plating layer 411 (the surface opposite to the first lead 1 ).
- the thickness of the Ni plating layer 411 is, for example, 0.5 ⁇ m to 2.0 ⁇ m.
- the Pd plated layer 412 is formed so as to be in contact with and overlap with the Ni plated layer 411.
- the thickness of the Pd plating layer 412 is, for example, 0.01 ⁇ m to 0.15 ⁇ m.
- the Au plating layer 413 is formed so as to be in contact with and overlap with the Pd plating layer 412.
- the thickness of the Au plating layer 413 is, for example, 0.003 ⁇ m to 0.015 ⁇ m.
- the structure of the first plating layer 41 is not limited.
- the first plating layer 41 is formed on the entire surface of the lead frame, but the terminal end face 123 and the connecting end face 133 are cut by the first cutting process or the second cutting process. Since it is a surface, the first plating layer 41 is not formed.
- the first plating layer 41 has a portion (“first portion”) formed on the mounting portion rear surface 112 and the terminal portion rear surface 122.
- a second plating layer 42 is formed on the first portion of the first plating layer 41 and the terminal portion recess 124.
- the second plating layer 42 is formed of a material having higher solder wettability than Cu, which is the base material of the first lead 1.
- the second plating layer 42 is made of an alloy containing Sn as a main component. Specifically, the alloy is a lead-free solder such as Sn—Sb alloy or Sn—Ag alloy.
- the configuration of the second plating layer 42 is not limited.
- the first plating layer 41 and the second plating layer 42 are not formed on the terminal end surface 123, but the second plating layer 42 is formed on the terminal recess 124. Therefore, when the semiconductor device A1 is mounted on the circuit board, the solder fillet is formed on the second plating layer 42 of the terminal recess 124. As a result, the mounting strength of the semiconductor device A1 on the circuit board can be increased. In addition, the joint state between the first lead 1 and the circuit board after mounting can be easily determined by visual inspection.
- the second lead 2 is arranged at a corner (lower right corner in FIG. 3) of the semiconductor device A1 when viewed in the z direction, and includes a wire bonding portion 210, a terminal portion 220, and a connecting portion 230.
- the wire bonding portion 210 has a substantially rectangular shape that is long in the x direction when viewed in the z direction, and is located on the first lead 1 side of the second lead 2.
- the wire bonding portion 210 has a wire bonding portion main surface 211, a wire bonding portion back surface 212, and a wire bonding portion recess 213.
- the wire bonding portion main surface 211 and the wire bonding portion back surface 212 face opposite sides in the z direction.
- the wire bonding portion main surface 211 is a surface facing upward in FIGS. 5 to 7.
- the wire bonding portion main surface 211 is a surface to which the bonding wire 71 is bonded.
- the back surface 212 of the wire bonding portion is a surface facing downward in FIGS. 5 to 7.
- the back surface 212 of the wire bonding portion is exposed from the sealing resin portion 8 and becomes a back surface terminal.
- the wire bonding portion recess 213 is a portion where a part of the wire bonding portion 210 is recessed from the wire bonding portion back surface 212 toward the wire bonding portion main surface 211 side.
- the thickness (dimension in the z direction) of the portion of the wire bonding portion 210 where the wire bonding portion recess 213 is located is about half the thickness of the portion where the wire bonding portion back surface 212 is located.
- the wire bonding portion recess 213 is formed by, for example, a half etching process. As shown in FIGS.
- the wire bonding portion recess 213 is not exposed from the sealing resin portion 8 and is covered with the sealing resin portion 8. This prevents the second lead 2 from peeling off from the sealing resin portion 8.
- the shape of the wire bonding portion 210 is not limited.
- the wire bonding portion recess 213 may be omitted.
- the terminal portion 220 is connected to the wire bonding portion 210 and has a substantially rectangular shape when viewed in the z direction.
- the terminal portion 220 is located on the opposite side of the wire bonding portion 210 from the third lead 3, and one terminal portion 220 is arranged on one end face in the x direction (the end face on the right side in FIG. 3 ).
- the terminal portion 220 has a terminal portion main surface 221, a terminal portion rear surface 222, a terminal portion end surface 223, and a terminal portion recess 224.
- the terminal portion main surface 221 and the terminal portion rear surface 222 face opposite sides in the z direction.
- the terminal portion main surface 221 is a surface facing upward in FIGS. 5 to 7.
- the terminal portion main surface 221 and the wire bonding portion main surface 211 are flush with each other.
- the terminal part rear surface 222 is a surface facing downward in FIGS. 5 to 7.
- the terminal portion back surface 222 and the wire bonding portion back surface 212 are flush with each other.
- the terminal portion end surface 223 is a surface that is orthogonal to the terminal portion main surface 221 and the terminal portion rear surface 222, is connected to the terminal portion main surface 221, and faces the x direction outside.
- the terminal portion end face 223 is formed by full-cut dicing in the first cutting process in the manufacturing process described later.
- the terminal portion recess 224 is recessed from the terminal portion rear surface 222 to the terminal portion main surface 221 side, is located at the outer edge of the terminal portion rear surface 222 in the x direction, and extends to both ends in the y direction.
- the terminal portion recess 224 is connected to the terminal portion rear surface 222 and the terminal portion end surface 223.
- the terminal portion recess 224 is formed by half-cut dicing in the groove forming step in the manufacturing process described later.
- the terminal portion end surface 223, the terminal portion rear surface 222, and the terminal portion concave portion 224 are exposed from the sealing resin portion 8 and are connected to each other to form a terminal (see FIGS. 4 and 6 ).
- the shape, arrangement position, and number of terminal portions 220 are not limited.
- the connecting portion 230 is connected to the wire bonding portion 210 and has a substantially rectangular shape when viewed in the z direction.
- Two connecting portions 230 are arranged side by side in the x direction on one end surface of the wire bonding portion 210 in the y direction (the end surface facing downward in FIG. 3).
- the thickness (dimension in the z direction) of the connecting portion 230 is approximately the same as the thickness of the wire bonding portion 210 in which the wire bonding portion recess 213 is located.
- the connection part 230 is formed by, for example, a half etching process.
- Each connecting portion 230 has a connecting portion main surface 231, a connecting portion rear surface 232, and a connecting portion end surface 233.
- the connecting portion main surface 231 and the connecting portion rear surface 232 face mutually opposite sides in the z direction.
- the connecting portion main surface 231 is a surface facing upward in FIGS. 5 to 7.
- the connecting portion main surface 231 and the wire bonding portion main surface 211 are flush with each other. Therefore, the wire bonding portion main surface 211, the terminal portion main surface 221, and the connecting portion main surface 231 are flush and integrated (see FIG. 3 ).
- the connection portion rear surface 232 is a surface facing downward in FIGS. 5 to 7.
- the back surface 232 of the connecting portion and the recess 213 of the wire bonding portion are flush with each other.
- the connecting portion end surface 233 is a surface that connects the connecting portion main surface 231 and the connecting portion rear surface 232, and is a surface facing outward in the y direction.
- the connecting portion end face 233 is formed by full-cut dicing in the second cutting process in the manufacturing process described later.
- the connecting portion end surface 233 is exposed from the sealing resin portion 8.
- the shape, the arrangement position, and the number of the connecting portions 230 are not limited.
- the first plating layer 41 is formed on the terminal portion rear surface 222 and the coupling portion rear surface 232.
- the first plating layer 41 is the same as the first plating layer 41 formed on the first lead 1.
- the first plating layer 41 is formed on the entire surface of the lead frame, but the terminal end face 223 and the connecting end face 233 are cut by the first cutting process or the second cutting process. Since it is a surface, the first plating layer 41 is not formed.
- the first plating layer 41 has a portion (“second portion”) formed on the wire bonding portion back surface 212 and the terminal portion back surface 222.
- a second plating layer 42 is formed on the second portion of the first plating layer 41 and the terminal recess 224.
- the second plating layer 42 is the same as the second plating layer 42 formed on the first lead 1.
- the first plating layer 41 and the second plating layer 42 are not formed on the terminal end face 223, but the second plating layer 42 is formed on the terminal recess 224. Therefore, when the semiconductor device A1 is mounted on the circuit board, the solder fillet is formed on the second plating layer 42 of the terminal recess 224. As a result, the mounting strength of the semiconductor device A1 on the circuit board can be increased. Further, the joint state between the second lead 2 and the circuit board after mounting can be easily judged by the visual inspection.
- the third lead 3 is arranged at a corner portion (lower left corner portion in FIG. 3) of the semiconductor device A1 when viewed in the z direction, and includes a wire bonding portion 310, a terminal portion 320, and a connecting portion 330.
- the wire bonding portion 310 has a substantially rectangular shape when viewed in the z direction, and is located on the first lead 1 side of the third lead 3.
- the wire bonding portion 310 has a wire bonding portion main surface 311, a wire bonding portion back surface 312, and a wire bonding portion recess 313.
- the wire bonding portion main surface 311 and the wire bonding portion back surface 312 face opposite sides in the z direction.
- the wire bonding portion main surface 311 is a surface facing upward in FIGS. 5 to 7.
- the wire bonding portion main surface 311 is a surface to which the bonding wire 72 is bonded.
- the back surface 312 of the wire bonding portion is a surface facing downward in FIGS. 5 to 7.
- the back surface 312 of the wire bonding portion is exposed from the sealing resin portion 8 and becomes a back surface terminal.
- the wire bonding portion recess 313 is a portion where a part of the wire bonding portion 310 is recessed from the wire bonding portion back surface 312 toward the wire bonding portion main surface 311 side.
- the thickness (dimension in the z direction) of the portion of the wire bonding portion 310 where the wire bonding portion recess 313 is located is about half the thickness of the portion where the wire bonding portion back surface 312 is located.
- the wire bonding portion recess 313 is formed by, for example, a half etching process. As shown in FIG. 6, the wire bonding portion recess 313 is not exposed from the sealing resin portion 8 and is covered with the sealing resin portion 8. This prevents the third lead 3 from peeling off from the sealing resin portion 8.
- the shape of the wire bonding portion 310 is not limited.
- the wire bonding portion recess 313 may be omitted.
- the terminal portion 320 is connected to the wire bonding portion 310 and has a substantially rectangular shape when viewed in the z direction.
- the terminal portion 320 is located on the opposite side of the wire bonding portion 310 from the second lead 2, and one terminal portion 320 is arranged on one end face in the x direction (the end face on the left side in FIG. 3).
- the terminal portion 320 has a terminal portion main surface 321, a terminal portion rear surface 322, a terminal portion end surface 323, and a terminal portion recess 324.
- the terminal portion main surface 321 and the terminal portion rear surface 322 face opposite sides in the z direction.
- the terminal portion main surface 321 is a surface facing upward in FIGS. 5 to 7.
- the terminal portion main surface 321 and the wire bonding portion main surface 311 are flush with each other.
- the terminal portion rear surface 322 is a surface facing downward in FIGS. 5 to 7.
- the terminal portion back surface 322 and the wire bonding portion back surface 312 are flush with each other.
- the terminal portion end surface 323 is a surface that is orthogonal to the terminal portion main surface 321 and the terminal portion rear surface 322, is connected to the terminal portion main surface 321, and is a surface facing outward in the x direction.
- the terminal portion end face 323 is formed by full-cut dicing in the first cutting process in the manufacturing process described later.
- the terminal portion recess 324 is recessed from the terminal portion rear surface 322 toward the terminal portion main surface 321 side, is located at the outer edge of the terminal portion rear surface 322 in the x direction, and extends to both ends in the y direction.
- the terminal portion recess 324 is connected to the terminal portion rear surface 322 and the terminal portion end surface 323.
- the terminal portion recess 324 is formed by half-cut dicing in the groove forming step in the manufacturing process described later.
- the terminal portion end surface 323, the terminal portion rear surface 322, and the terminal portion recess 324 are exposed from the sealing resin portion 8 and are connected to each other to form a terminal (see FIGS. 4 and 6).
- the shape, arrangement position, and number of terminal portions 320 are not limited.
- the connecting portion 330 is connected to the wire bonding portion 310 and has a substantially rectangular shape when viewed in the z direction.
- One connecting part 330 is arranged on one end face of the wire bonding part 310 in the y direction (the end face facing downward in FIG. 3).
- the thickness (dimension in the z direction) of the connecting portion 330 is approximately the same as the thickness of the wire bonding portion 310 in which the wire bonding portion recess 313 is located.
- the connection part 330 is formed by, for example, a half etching process.
- the connecting portion 330 has a connecting portion main surface 331, a connecting portion rear surface 332, and a connecting portion end surface 333.
- the connecting portion main surface 331 and the connecting portion rear surface 332 face opposite sides in the z direction.
- the connecting portion main surface 331 is a surface facing upward in FIGS. 5 to 7.
- the connection portion main surface 331 and the wire bonding portion main surface 311 are flush with each other. Therefore, the wire bonding portion main surface 311, the terminal portion main surface 321, and the connecting portion main surface 331 are flush and integrated (see FIG. 3 ).
- the back surface 332 of the connecting portion is a surface facing downward in FIGS. 5 to 7.
- the back surface 332 of the connecting portion and the recess 313 of the wire bonding portion are flush with each other.
- the connecting portion end surface 333 is a surface that connects the connecting portion main surface 331 and the connecting portion rear surface 332, and is a surface facing outward in the y direction.
- the connecting portion end face 333 is formed by full-cut dicing in the second cutting process in the manufacturing process described later.
- the connecting portion end surface 333 is exposed from the sealing resin portion 8.
- the shape, arrangement position, and number of connecting portions 330 are not limited.
- the first plating layer 41 is formed on the back surface 322 and the rear surface 332 of the connecting portion.
- the first plating layer 41 is the same as the first plating layer 41 formed on the first lead 1.
- the first plating layer 41 is formed on the entire surface of the lead frame, but the terminal end face 323 and the connecting end face 333 are cut by the first cutting process or the second cutting process. Since it is a surface, the first plating layer 41 is not formed.
- the second plating layer 42 is formed on the first plating layer 41 formed on the wire bonding portion back surface 312 and the terminal portion back surface 322 and the terminal portion recess 324.
- the second plating layer 42 is the same as the second plating layer 42 formed on the first lead 1.
- the first plating layer 41 and the second plating layer 42 are not formed on the terminal end face 323, but the second plating layer 42 is formed on the terminal recess 324. Therefore, when the semiconductor device A1 is mounted on the circuit board, the solder fillet is formed on the second plating layer 42 of the terminal portion recess 324. As a result, the mounting strength of the semiconductor device A1 on the circuit board can be increased. Further, the joint state between the third lead 3 and the circuit board after mounting can be easily judged by the visual inspection.
- the semiconductor element 6 is an element that exhibits the electrical function of the semiconductor device A1.
- the type of semiconductor element 6 is not particularly limited.
- the semiconductor element 6 is a transistor such as a MOSFET (metal-oxide-semiconductor field-effect transistor).
- the semiconductor element 6 has an element body 60, a first electrode 61, a second electrode 62 and a third electrode 63.
- the first electrode 61 and the second electrode 62 are provided on the surface of the element body 60 facing the side opposite to the first lead 1.
- the third electrode 63 is provided on the surface of the element body 60 facing the first lead 1.
- the first electrode 61 is a gate electrode
- the second electrode 62 is a source electrode
- the third electrode 63 is a drain electrode.
- the semiconductor element 6 is mounted in the center of the mounting portion main surface 111 of the first lead 1 on which the first plating layer 41 is formed, via a conductive bonding material (not shown). As a result, the third electrode 63 of the semiconductor element 6 is electrically connected to the first lead 1 by the conductive bonding material.
- the bonding wire 71 is connected to the first electrode 61 of the semiconductor element 6 and the wire bonding portion main surface 311 of the third lead 3 on which the first plating layer 41 is formed. As a result, the first electrode 61 of the semiconductor element 6 is electrically connected to the third lead 3.
- the plurality of bonding wires 72 are connected to the second electrode 62 of the semiconductor element 6 and the wire bonding portion main surface 211 of the second lead 2 on which the first plating layer 41 is formed. As a result, the second electrode 62 of the semiconductor element 6 is electrically connected to the second lead 2.
- the configuration of the semiconductor element 6 and the method of connecting with the leads 1 to 3 described above are examples.
- the type, the number of mounted semiconductor devices 6 and the arrangement of the semiconductor devices 6 are not limited, and the connection method is not limited.
- the sealing resin portion 8 covers a part of each of the leads 1 to 3, the semiconductor element 6, and the bonding wires 71 and 72.
- the sealing resin portion 8 is made of, for example, black epoxy resin.
- the sealing resin portion 8 has a resin main surface 81, a resin back surface 82, a resin first side surface 83, a resin second side surface 84, and a resin recess 85.
- the resin main surface 81 and the resin back surface 82 face each other in the z direction.
- the resin main surface 81 is a surface facing upward in FIGS. 5 to 7
- the resin back surface 82 is a surface facing downward in FIGS. 5 to 7.
- the resin first side surface 83 is a surface that connects the resin main surface 81 and the resin back surface 82, and is a surface that faces the outside in the y direction.
- the resin first side surface 83 is formed by full-cut dicing in the second cutting process in the manufacturing process described later.
- the resin second side surface 84 is a surface that is orthogonal to the resin main surface 81 and the resin back surface 82, is connected to the resin main surface 81, and is a surface facing the outside in the x direction.
- the resin second side surface 84 is formed by full-cut dicing in the first cutting process in the manufacturing process described later.
- the resin recesses 85 are recessed from the resin back surface 82 toward the resin main surface 81 side, respectively located at both edges in the x direction of the resin back surface 82, and extend to both ends in the y direction.
- the resin recess 85 is connected to the resin back surface 82 and the resin second side surface 84.
- the resin recess 85 is formed by half-cut dicing in the groove forming process in the manufacturing process described later.
- connection end surface 133 of the first lead 1 is flush with one (lower side in FIG. 4) resin first side surface 83, and each connection end surface 233 of the second lead 2 and the third lead 3 are connected.
- the connecting portion end surface 333 is flush with the other (upper side in FIG. 4) resin first side surface 83.
- Each terminal end surface 123 of the first lead 1 on the one side in the x direction (right side in FIG. 4) and the terminal end surface 223 of the second lead 2 are on the one side (right side in FIG. 4) of the resin second side surface 84. And are flush with each other.
- the terminal end surface 123 on the other side (left side in FIG. 4) of the first lead 1 and the terminal end surface 323 of the third lead 3 are on the other side (left side in FIG. 4) of the resin second side surface 84. And are flush with each other.
- the lead frame 900 is prepared as shown in FIG. 9 (preparation process).
- the lead frame 900 is a plate-shaped material that becomes the leads 1 to 3.
- the base material of the lead frame 900 is made of Cu.
- the lead frame 900 is formed by etching a metal plate.
- the lead frame 900 may be formed by another method, for example, by punching a metal plate.
- the lead frame 900 has a main surface 901, a back surface 902, a recess 903, and a through hole 906.
- the main surface 901 and the back surface 902 face opposite sides in the z direction.
- the main surface 901 is a surface facing upward in FIG. 10, and is the mounting portion main surface 111 of the first lead 1, the terminal portion main surface 121 and the connecting portion main surface 131, and the wire bonding portion main surface 211 of the second lead 2.
- the back surface 902 is a surface facing downward in FIG. 10, and is the mounting portion back surface 112 and the terminal portion back surface 122 of the first lead 1, the wire bonding portion back surface 212 and the terminal portion back surface 222 of the second lead 2, and the third lead.
- 3 is a rear surface 312 of the wire bonding portion and a rear surface 322 of the terminal portion.
- the recessed portion 903 is a portion recessed from the back surface 902 toward the main surface 901, and is formed by, for example, half etching processing.
- the recessed portion 903 includes the mounting portion recessed portion 113 and the connecting portion rear surface 132 of the first lead 1, the wire bonding portion recessed portion 213 and the connecting portion rear surface 232 of the second lead 2, the wire bonding portion recessed portion 313 and the connecting portion of the third lead 3. This is the back surface 332.
- the boundary line between the back surface 902 and the recess 903 is indicated by a broken line.
- the through hole 906 is a portion penetrating from the main surface 901 to the back surface 902 or the recess 903, and is formed by, for example, an etching process.
- the portions that have been subjected to the etching treatment from the main surface 901 side and the back surface 902 side are penetrated to form through holes 906, and the portions that have been subjected to the etching treatment only from the back surface 902 side are the recesses 903. become.
- the region that extends in the y direction among the relatively rough hatched regions is the first removal region S1 that is removed in the first cutting step described below.
- the first removal region S1 is set so as to extend in the y direction between portions of the lead frame 900 that are adjacent to each other in the x direction and serve as the first leads 1.
- a region that extends in the x-direction among the relatively rough hatched regions is a second removal region S2 that is removed in the second cutting process described below.
- the second removal region S2 is set to extend in the x direction between the portions of the lead frame 900 where the adjacent semiconductor devices A1 are formed.
- a region including a relatively densely hatched region and a relatively coarsely hatched region extending in the y-direction is a groove portion forming step to be described later.
- the groove portion formation region S3 is set so as to extend in the y direction between portions of the lead frame 900 that are adjacent to each other in the x direction and serve as the first leads 1.
- the groove portion formation region S3 has a width that is a dimension in the x direction larger than the width of the first removal region S1, and includes the first removal region S1 at the center in the x direction. That is, the width of the first removal region S1 is narrower than that of the groove forming region S3, and all of them overlap the groove forming region S3.
- a first plating layer 911 is formed on the entire surface of the lead frame 900 (first plating step).
- the first plating layer 911 is formed by electrolytic plating using the lead frame 900 as a conductive path.
- the first plating layer 911 may be formed by electroless plating.
- the first plating layer 911 is formed by sequentially stacking the Ni plating layer 411, the Pd plating layer 412, and the Au plating layer 413.
- the first plating layer 911 is formed on the main surface 901, the back surface 902, the recess 903, and the side surface of the through hole 906.
- the first plating layer 911 becomes the first plating layer 41.
- the semiconductor element 6 is mounted on the lead frame 900 (mounting process).
- the mounting step first, the semiconductor element 6 is bonded to the portion of the main surface 901 of the lead frame 900 that will become the mounting portion main surface 111 of the first lead 1 with a conductive bonding material.
- the bonding wires 72 are bonded to the first electrode 61 of the semiconductor element 6 and the portion of the third lead 3 that becomes the wire bonding portion main surface 311, and the plurality of bonding wires 71 are connected to the second electrode 62 of the semiconductor element 6 and the second electrode 62. Bonding is performed on the portion of the lead 2 which becomes the main surface 211 of the wire bonding portion.
- the bonding wires 71 and 72 have good adhesiveness.
- a resin material is cured to form a sealing resin 920 that covers a part of the lead frame 900, the semiconductor element 6, and the bonding wires 71 and 72 (resin forming step).
- the sealing resin 920 is made of, for example, a black epoxy resin.
- the resin forming step since the fluidized resin material is poured into the mold while the back surface 902 of the lead frame 900 is in contact with the mold, the back surface 902 of the lead frame 900 is exposed from the sealing resin 920 and leads The back surface 902 of the frame 900 and the surface of the sealing resin 920 facing the same direction as the back surface 902 are flush with each other. Since the resin material flows between the mold and the recess 903, the recess 903 is covered with the sealing resin 920.
- the sealing resin 920 becomes the sealing resin portion 8.
- a groove 904 is formed (groove forming step).
- the groove portion 904 is a groove that is recessed from the back surface 902 side of the lead frame 900 to the main surface 901 side and extends in the y direction, and is formed at a position corresponding to the groove portion formation region S3 shown in FIG.
- the groove portion 904 is formed so as to straddle the lead frame 900 and the sealing resin 920.
- the groove portion 904 has a bottom surface 904a and a side surface 904b.
- the bottom surface 904a is a surface facing the same direction as the back surface 902 of the lead frame 900.
- the side surface 904b is a surface connecting the back surface 902 of the lead frame 900, the surface of the sealing resin 920 facing the same direction as the back surface 902, and the bottom surface 904a.
- the groove portion 904 formed in the portion of the lead frame 900 that becomes the terminal portion 120 of the first lead 1 becomes the terminal portion recess 124, and the groove portion 904 formed in the portion that becomes the terminal portion 220 of the second lead 2 becomes the terminal portion.
- the groove portion 904 formed in the concave portion 224 and in the portion which becomes the terminal portion 320 of the third lead 3 becomes the terminal portion concave portion 324. Further, a part of the groove portion 904 formed in the sealing resin 920 becomes the resin concave portion 85.
- the groove forming step is performed by a half-cut dicing process in which the back surface 902 of the lead frame 900 is cut by the first blade 951.
- the thickness (dimension in the x direction) of the first blade 951 is matched with the dimension in the x direction of the groove forming region S3.
- a portion corresponding to the groove forming region S3 shown in FIG. 9 is cut from the back surface 902 side.
- the lead frame 900 is cut halfway in the z direction (see the first blade 951 shown by the chain double-dashed line in FIG. 12).
- the cutting depth is, for example, more than half the thickness (dimension in the z direction) of the lead frame 900, and is about 3/4 as an example.
- the groove 904 may be formed by a method other than half-cut dicing with a blade.
- a second plating layer 912 is formed (second plating step).
- the second plating layer 912 is formed by electrolytic plating using the lead frame 900 as a conductive path.
- the second plating layer 912 may be formed by electroless plating.
- the second plating layer 912 is a portion of the lead frame 900 exposed from the sealing resin 920, that is, a portion of the first plating layer 911 formed on the back surface 902 and the bottom surface 904a and the side surface 904b of the groove 904. And formed.
- the second plating layer 912 becomes the second plating layer 42.
- a protective tape 970 is attached to the surface of the sealing resin 920 facing the same direction as the main surface 901 of the lead frame 900.
- the protective tape 970 prevents the individual pieces from falling apart in a first cutting step and a second cutting step described later.
- the lead frame 900 and the sealing resin 920 are cut along the y direction without cutting the protective tape 970 (first cutting step).
- the first cutting step is performed by a full-cut dicing process of cutting with a second blade 952 from the back surface 902 side of the lead frame 900.
- the thickness (dimension in the x direction) of the second blade 952 matches the dimension in the x direction of the first removal region S1 and is thinner than the thickness of the first blade 951 used in the groove forming step.
- the portion corresponding to the first removal area S1 shown in FIG. 9 is cut from the back surface 902 side until the protection tape 970 is reached.
- the portions of the lead frame 900 and the sealing resin 920 that overlap the first removal region S1 when viewed in the z direction are removed in the entire z direction.
- a cut surface facing the x direction is formed on the lead frame 900.
- the cut surface formed in the portion that becomes the terminal portion 120 of the first lead 1 becomes the terminal end surface 123
- the cut surface formed in the portion that becomes the terminal portion 220 of the second lead 2 becomes the terminal.
- the cut surface formed in the portion end surface 223 and in the portion that becomes the terminal portion 320 of the third lead 3 becomes the terminal portion end surface 323.
- the cut surface formed in the sealing resin 920 becomes the second resin side surface 84.
- cutting may be performed by a method other than full-cut dicing with a blade.
- cutting may be performed by plasma dicing or laser dicing.
- the lead frame 900 and the sealing resin 920 are divided in the x direction by the first cutting process.
- the lead frame 900 and the sealing resin 920 are cut along the x direction without cutting the protective tape 970 (second cutting step).
- the second cutting step is performed by a full-cut dicing process of cutting with the second blade 952 from the back surface 902 side of the lead frame 900.
- the portion corresponding to the second removal area S2 shown in FIG. 9 is cut from the back surface 902 side. Therefore, the portions of the lead frame 900 and the sealing resin 920 that overlap the second removal region S2 when viewed in the z direction are removed in the entire z direction. As a result, a cut surface facing the y direction is formed on the lead frame 900.
- the cut surface formed in the portion that becomes the connecting portion 130 of the first lead 1 becomes the connecting portion end surface 133, and the cut surface that is formed in the portion that becomes the connecting portion 230 of the second lead 2 is connected.
- the cut surface formed in the portion end surface 233 and in the portion that becomes the connecting portion 330 of the third lead 3 becomes the connecting portion end surface 333.
- the cut surface formed in the sealing resin 920 becomes the resin first side surface 83. Since the first plating layer 911 is formed in the recess 903 of the lead frame 900, the occurrence of burrs due to the cutting of the lead frame 900 is suppressed.
- cutting may be performed by a method other than full-cut dicing with a blade.
- the cutting may be performed by plasma dicing or laser dicing.
- the lead frame 900 and the sealing resin 920 are divided in the y direction, and a plurality of individual pieces for each semiconductor element 6 are connected by the protective tape 970.
- each semiconductor element 6 is divided into a plurality of pieces.
- the semiconductor device A1 shown in FIGS. 1 to 7 is obtained.
- the first plating layer 41 is formed in contact with each main surface and each back surface of the leads 1 to 3.
- the first plating layer 41 is formed on the entire surface of the lead frame 900 in the first plating step.
- the second plating layer 42 is formed in contact with the first plating layer 41 formed on the back surface of each of the leads 1 to 3 and each of the terminal portion recesses 124, 224, 324.
- the second plating layer 42 is formed in the first plating layer 911 formed on the back surface 902 of the lead frame 900 and the groove portion 904 in the second plating step.
- the semiconductor device A1 is manufactured by two plating steps, a first plating step and a second plating step.
- the manufacturing process can be simplified as compared with the conventional semiconductor device which requires three plating steps. Further, in the first plating step, the first plating layer 911 is formed on the entire surface of the lead frame 900, so that no mask is required. Therefore, the manufacturing cost can be suppressed as compared with the case where the Ag plating layer is formed only in the region where the bonding wire is bonded.
- the first plating layer 911 is formed on the back surface 902 of the lead frame 900 in the first plating process. Therefore, in the groove forming step, the generation of burrs due to the cutting of the lead frame 900 is suppressed.
- the second plating layer 912 is formed on the bottom surface 904a of the groove 904 in the second plating step. Therefore, in the first cutting step, generation of burrs due to cutting of the lead frame 900 is suppressed. Further, since the first plating layer 911 is formed in the recess 903 of the lead frame 900 in the first plating step, the occurrence of burrs due to the cutting of the lead frame 900 is suppressed also in the second cutting step.
- the first plating layer 911 is formed on the main surface 901 of the lead frame 900 in the first plating process.
- the first plating layer 41 is formed on the wire bonding portion main surface 211 and the wire bonding portion main surface 311. Therefore, the adhesiveness of the bonding wires 71, 72 is good.
- the second plating layer 42 is formed in each of the terminal portion recesses 124, 224, 324. Therefore, when the semiconductor device A1 is mounted on the circuit board, the solder fillet is formed on the second plating layer 42 of each of the terminal recesses 124, 224, 324. As a result, the mounting strength of the semiconductor device A1 on the circuit board can be increased. In addition, the joint state between the leads 1 to 3 and the circuit board after mounting can be easily determined by visual inspection.
- the first plating layer 41 is formed by stacking the Ni plating layer 411, the Pd plating layer 412, and the Au plating layer 413. Unlike this, as shown in FIG. 17, the first plating layer 41 may be one in which the Pd plating layer 412 is not stacked and the Ni plating layer 411 and the Au plating layer 413 are stacked. Further, as shown in FIG. 18, the first plating layer 41 may be one in which the Ni plating layer 411 and the Pd plating layer 412 are stacked without the Au plating layer 413 being stacked. Further, as shown in FIG. 19, the first plating layer 41 does not have to be a stack of a plurality of plating layers, and may be formed of only one plating layer.
- the first plating layer 41 may be formed of an alloy containing Sn as a main component.
- the first plating layer 41 may be one that can suppress the generation of burrs as compared with the case where the lead frame 900 is directly cut. It is desirable that the first plating layer 41 has high adhesion to the leads 1 to 3 (lead frame 900) and high adhesion to the bonding wires 71 and 72.
- the second plating layer 42 is made of an alloy containing Sn as a main component, but the present disclosure is not limited to this.
- the second plating layer 42 may be formed of, for example, an alloy containing Au as a main component.
- the second plating layer 42 may be a layer in which the Ni plating layer 411, the Pd plating layer 412, and the Au plating layer 413 are laminated.
- the second plating layer 42 may be any material that has a higher solder wettability than the base material of the leads 1 to 3 (lead frame 900).
- FIG. 20 is a perspective view showing the semiconductor device A2, with the bottom side facing up.
- FIG. 21 is a bottom view showing the semiconductor device A2.
- FIG. 22 is a plan view showing the steps of the method for manufacturing the semiconductor device A2.
- FIG. 23 is a bottom view showing the steps involved in the method for manufacturing the semiconductor device A2.
- each terminal portion 120, 220, 320 is also arranged at the end portion in the y direction of the semiconductor device A1, and the recess formed on the bottom surface side is not limited to both end portions in the x direction.
- the semiconductor device A1 differs from the semiconductor device A1 of the first embodiment in that it is also arranged at both ends in the y-direction.
- the first lead 1 has the terminal portions 120 arranged not only at both ends in the x direction but also at the ends in the y direction. That is, the terminal portion 120 is arranged in place of the connecting portion 130.
- the terminal portion recess 124 is formed at the end edge of the terminal portion back surface 122 on the outer side in the y direction.
- the terminal portion recess 124 is formed by half-cut dicing in the second groove forming step in the manufacturing process described later.
- the terminal portion end surface 123, the terminal portion rear surface 122, and the terminal portion concave portion 124 are exposed from the sealing resin portion 8 and are connected to each other to form a terminal (FIG. 21).
- the first plating layer 41 is formed on the terminal portion main surface 121 and the terminal portion back surface 122, and the second plating is formed on the first plating layer 41 formed on the terminal portion back surface 122 and the terminal portion recess 124.
- the layer 42 is formed.
- the second lead 2 has the terminal portion 220 arranged not only at the end portion in the x direction but also at the end portion in the y direction. That is, the terminal portion 220 is arranged in place of the connecting portion 230.
- the terminal portion recess 224 is formed at the edge of the terminal portion back surface 222 on the outer side in the y direction.
- the terminal portion recess 224 is formed by half-cut dicing in the second groove forming step in the manufacturing process described later.
- the terminal portion end surface 223, the terminal portion rear surface 222, and the terminal portion recess 224 are exposed from the sealing resin portion 8 and are connected to each other to form a terminal (see FIG. 21).
- the first plating layer 41 is formed on the terminal portion main surface 221 and the terminal portion rear surface 222, and the second plating is performed on the first plating layer 41 formed on the terminal portion rear surface 222 and the terminal portion recess 224.
- the layer 42 is formed.
- the third lead 3 has the terminal portion 320 arranged not only at the end portion in the x direction but also at the end portion in the y direction. That is, the terminal portion 320 is arranged in place of the connecting portion 330.
- the terminal portion recess 324 is formed on the edge of the terminal portion back surface 322 on the outer side in the y direction.
- the terminal portion recess 324 is formed by half-cut dicing in the second groove forming step in the manufacturing process described later.
- the terminal portion end surface 323, the terminal portion rear surface 322, and the terminal portion recess 324 are exposed from the sealing resin portion 8 and are connected to each other to form a terminal (see FIG. 21).
- the first plating layer 41 is formed on the terminal portion main surface 321 and the terminal portion back surface 322, and the first plating layer 41 formed on the terminal portion back surface 322 and the terminal portion recess 324 have a first plating layer 41.
- the two-plated layer 42 is formed.
- the sealing resin portion 8 has a resin recess 86.
- the resin recesses 86 are recessed from the resin back surface 82 to the resin main surface 81 side, respectively located at both edges of the resin back surface 82 in the y direction, and extend to both ends in the x direction.
- the resin concave portion 86 is connected to the resin back surface 82 and the resin first side surface 83.
- the resin concave portion 86 is formed by half-cut dicing in the second groove portion forming step in the manufacturing step described later.
- the lead frame 900 is prepared as shown in FIG. 22 (preparation process).
- a second groove forming area S4 is set.
- the second groove portion formation region S4 is a relatively densely hatched region extending in the x direction and a relatively rough hatched region extending in the x direction (second removal region S2). And a region where a groove is formed on the back surface 902 in a second groove forming step described later.
- the second groove forming region S4 is set to extend in the x direction between the portions of the lead frame 900 where the adjacent semiconductor devices A2 are formed.
- the width of the second groove portion formation region S4 which is the dimension in the y direction, is larger than the width of the second removal region S2, and includes the second removal region S2 at the center in the y direction. That is, the width of the second removal region S2 is narrower than that of the second groove portion formation region S4, and all of them overlap the second groove portion formation region S4.
- a first plating layer 911 is formed on the entire surface of the lead frame 900 (first plating step), the semiconductor element 6 is mounted on the lead frame 900 (mounting step), and a sealing resin 920 is formed (resin forming step).
- the groove 904 is formed (groove forming step).
- a groove 905 is formed (second groove forming step).
- the encapsulating resin 920 is indicated by a dotted pattern.
- the groove portion 905 is a groove that is recessed from the back surface 902 side of the lead frame 900 to the main surface 901 side and extends in the x direction, and is formed at a position corresponding to the second groove portion formation region S4 shown in FIG.
- the groove portion 905 is formed over the lead frame 900 and the sealing resin 920.
- the groove portion 905 has a bottom surface 905a and a side surface 905b.
- the bottom surface 905a is a surface facing the same direction as the back surface 902 of the lead frame 900.
- the side surface 905b is a surface that connects the back surface 902 of the lead frame 900, the surface of the sealing resin 920 facing the same direction as the back surface 902, and the bottom surface 905a.
- the groove portion 905 formed in the portion of the lead frame 900 that becomes the terminal portion 120 of the first lead 1 becomes the terminal portion recess 124, and the groove portion 905 formed in the portion that becomes the terminal portion 220 of the second lead 2 becomes the terminal portion.
- the groove portion 905 formed in the portion which becomes the concave portion 224 and becomes the terminal portion 320 of the third lead 3 becomes the terminal portion concave portion 324.
- a part of the groove portion 905 formed in the sealing resin 920 becomes the resin concave portion 86.
- the second groove forming step is also performed by the half-cut dicing process of cutting the back surface 902 of the lead frame 900 with the first blade 951.
- the portion corresponding to the second groove portion formation region S4 shown in FIG. 22 is cut from the back surface 902 side.
- cutting is performed halfway in the z direction of the lead frame 900. In the example shown in the drawing, cutting is performed to a depth of at least half of the thickness (dimension in the z direction) of the lead frame 900, for example, about 3/4.
- the groove 905 may be formed by a method other than half-cut dicing with a blade.
- the second plating layer 912 is formed (second plating step), the protective tape 970 is attached, and the lead frame 900 and the sealing resin 920 are cut along the y direction (first cutting step). Next, the lead frame 900 and the sealing resin 920 are cut along the x direction (second cutting step). These steps are the same as those in the first embodiment.
- the semiconductor device A2 is manufactured by two plating steps, a first plating step and a second plating step. Therefore, the manufacturing process can be simplified as compared with the conventional semiconductor device which requires three plating steps. Further, in the first plating step, the first plating layer 911 is formed on the entire surface of the lead frame 900, so that no mask is required. Therefore, the manufacturing cost can be suppressed as compared with the case where the Ag plating layer is formed only in the region where the bonding wire is bonded.
- the first plating layer 911 is formed on the back surface 902 of the lead frame 900 in the first plating process. Therefore, in the groove forming step and the second groove forming step, the occurrence of burrs due to the cutting of the lead frame 900 is suppressed.
- the second plating layer 912 is formed on the bottom surface 904a of the groove 904 and the bottom surface 905a of the groove 905. Therefore, in the first cutting process and the second cutting process, generation of burrs due to cutting of the lead frame 900 is suppressed.
- the first plating layer 911 is formed on the main surface 901 of the lead frame 900 in the first plating process.
- the first plating layer 41 is formed on the wire bonding portion main surface 211 and the wire bonding portion main surface 311. Therefore, the adhesiveness of the bonding wires 71, 72 is good.
- the second plating layer 42 is formed in each terminal portion recess 124, 224, 324. Therefore, when the semiconductor device A2 is mounted on the circuit board, the solder fillet is formed on the second plating layer 42 of each of the terminal recesses 124, 224, 324. As a result, the mounting strength of the semiconductor device A2 on the circuit board can be increased. In addition, the joint state between the leads 1 to 3 and the circuit board after mounting can be easily determined by visual inspection.
- FIG. 24 is a cross-sectional view showing the semiconductor device A3 and corresponds to FIG. 7 in the first embodiment.
- the first plating layer 41 is not formed on the entire surface of each of the leads 1 to 3, but the first plating layer 41 is formed only on a part thereof. It is different from the semiconductor device A1 of the embodiment.
- the first lead 1 has the first plating layer 41 formed only on the mounting portion back surface 112, the mounting portion recess 113, the terminal portion rear surface 122, and the coupling portion rear surface 132.
- the first plating layer 41 is not formed on the mounting portion main surface 111, the terminal portion main surface 121, and the connecting portion main surface 131 of the first lead 1.
- the second lead 2 is provided on the back surface 212 of the wire bonding portion, the recess 213 of the wire bonding portion, the back surface 232 of the terminal portion, the back surface 232 of the connecting portion, and the area of the main surface 211 of the wire bonding portion to which the bonding wire 71 is bonded. Only, the first plating layer 41 is formed. Although not shown in FIG.
- the third lead 3 includes the wire bonding portion back surface 312, the wire bonding portion recess 313, the terminal portion back surface 322, and the connecting portion back surface 332, and the bonding wire 72 of the wire bonding portion main surface 311.
- the first plating layer 41 is formed only in the region to which is bonded.
- the first plating layer 911 is formed on the entire surface of the back surface 902 and the recess 903 of the lead frame 900.
- the first plating layer 41 is formed only in the regions where the bonding wires 71 and 72 are bonded.
- the semiconductor device A3 is manufactured by two plating processes, a first plating process and a second plating process. Therefore, the manufacturing process can be simplified as compared with the conventional semiconductor device which requires three plating steps.
- the first plating layer 911 is formed on the back surface 902 of the lead frame 900 in the first plating process. Therefore, in the groove forming step, the generation of burrs due to the cutting of the lead frame 900 is suppressed.
- the second plating layer 912 is formed on the bottom surface 904a of the groove 904 in the second plating step. Therefore, in the first cutting step, generation of burrs due to cutting of the lead frame 900 is suppressed. Further, since the first plating layer 911 is formed in the recess 903 of the lead frame 900 in the first plating step, the occurrence of burrs due to the cutting of the lead frame 900 is suppressed also in the second cutting step.
- the first plating layer 911 is formed in the area required for bonding the main surface 901 of the lead frame 900 in the first plating step.
- the first plating layer 41 is formed in the regions required for bonding the wire bonding portion main surface 211 and the wire bonding portion main surface 311. Therefore, the adhesiveness of the bonding wires 71, 72 is good.
- the second plating layer 42 is formed in each terminal portion recess 124, 224, 324. Therefore, when the semiconductor device A3 is mounted on the circuit board, the solder fillet is formed on the second plating layer 42 of each of the terminal recesses 124, 224, 324. As a result, the mounting strength of the semiconductor device A3 on the circuit board can be increased. In addition, the joint state between the leads 1 to 3 and the circuit board after mounting can be easily determined by visual inspection.
- the first plating layer 41 is formed only on the area required for bonding on the main surface 901 of the lead frame 900, the amount of plating used can be suppressed.
- FIG. 25 is a plan view showing the semiconductor device A4 and corresponds to FIG. 3 in the first embodiment.
- the outer shape of the sealing resin portion 8 is shown by an imaginary line (two-dot chain line) through the sealing resin portion 8.
- the illustrated semiconductor device A4 differs from the semiconductor device A1 according to the first embodiment in that the semiconductor element 6 is a diode.
- the semiconductor device A4 does not include the third lead 3, and the second lead 2 is arranged at the other end (lower side in FIG. 25) of the semiconductor device A4 in the y direction so as to spread over the entire x direction. There is.
- the shape, arrangement position, and number of the second leads 2 are not limited to the illustrated example.
- the diode (semiconductor element) 6 has an element body 60, a first electrode 61, and a third electrode 63.
- the first electrode 61 is provided on the surface of the element body 60 facing the side opposite to the first lead 1.
- the third electrode 63 is provided on the surface of the element body 60 facing the first lead 1.
- the first electrode 61 is an anode electrode and the third electrode 63 is a cathode electrode.
- the diode 6 is mounted in the center of the mounting portion main surface 111 of the first lead 1 on which the first plating layer 41 is formed via a conductive bonding material (not shown). As a result, the third electrode 63 of the diode 6 is electrically connected to the first lead 1 by the conductive bonding material.
- the plurality of bonding wires 71 are connected to the first electrode 61 of the diode 6 and the wire bonding portion main surface 211 of the second lead 2 on which the first plating layer 41 is formed. As a result, the first electrode 61 of the diode 6 is electrically connected to the second lead 2.
- the semiconductor device A4 is manufactured by the two plating steps of the first plating step and the second plating step, and can achieve the same effect as that of the first embodiment.
- the semiconductor device and the semiconductor device manufacturing method according to the present disclosure are not limited to the above-described embodiments.
- the specific configuration of each part of the semiconductor device and the manufacturing method of the semiconductor device according to the present disclosure can be variously changed in design.
- Appendix 1 A first lead having a first main surface and a first back surface facing away from each other in the thickness direction, and a first recess recessed from the first back surface to the first main surface side; A semiconductor element mounted on the first main surface; A sealing resin portion that covers the semiconductor element, A first plating layer formed in contact with the first main surface and the first back surface; A second plating layer, Equipped with The first concave portion is exposed from the sealing resin portion, The first plating layer has a first portion that covers the first back surface, The semiconductor device, wherein the second plating layer is formed in contact with the first recess and the first portion. Appendix 2.
- the semiconductor device according to Appendix 1 wherein the first plating layer suppresses the occurrence of burrs due to the formation of the first recess.
- Appendix 3. 3. The semiconductor device according to appendix 1 or 2, wherein the first plating layer includes a first layer that contains Ni and is in contact with the first lead.
- Appendix 4. 4. The semiconductor device according to Appendix 3, wherein the first plating layer includes a second layer that contains Au and is in contact with the second plating layer.
- Appendix 5. 5.
- the semiconductor device according to appendix 3 or 4 wherein the first plating layer includes a third layer containing Pd and being in contact with the first layer. Appendix 6. 6.
- Appendix 7. The semiconductor device according to any one of appendices 1 to 6, wherein the second plating layer contains Sn.
- Appendix 8. The semiconductor device according to any one of appendices 1 to 7, wherein the first lead contains Cu.
- Appendix 9. The semiconductor device according to any one of appendices 1 to 8, wherein the first lead includes a second recessed portion that is recessed from the first back surface toward the first main surface and is covered with the sealing resin portion. .. Appendix 10.
- the second lead has a second main surface and a second back surface facing opposite sides in the thickness direction, and a first recessed portion that is recessed from the second back surface to the second main surface side is formed,
- the bonding wire is connected to the semiconductor element and the second main surface,
- the first recess of the second lead is exposed from the sealing resin portion,
- the first plating layer has a second portion that covers the second back surface, 10.
- the semiconductor device according to appendix 10 wherein the first plating layer is made of a material having better adhesiveness to the bonding wire than the first lead.
- Appendix 12. The semiconductor device according to appendix 10 or 11, wherein the second lead includes a second recess that is recessed from the second back surface toward the second main surface and is covered with the sealing resin portion. Appendix 13.
- a method for manufacturing a semiconductor device comprising: Appendix 14.
- the groove portion is formed by half-cut dicing with a first blade, 14.
- Appendix 15. The semiconductor device according to appendix 13 or 14, wherein in the groove forming step, a first groove extending along a first direction orthogonal to the thickness direction and a second groove extending orthogonal to the first groove are formed. Production method.
- Appendix 15 includes a first cutting step of removing in a first removal region along the first groove portion and a second cutting step of removing in a second removal region along the second groove portion.
- A1 to A4 Semiconductor device 1: First lead 110: Mounting portion 111: Mounting portion main surface 112: Mounting portion rear surface 113: Mounting portion recess 120: Terminal portion 121: Terminal portion main surface 122: Terminal portion rear surface 123: Terminal portion End surface 124: Terminal portion recess 130: Connection portion 131: Connection portion main surface 132: Connection portion rear surface 133: Connection portion end surface 2: Second lead 210: Wire bonding portion 211: Wire bonding portion main surface 212: Wire bonding portion rear surface 213 : Wire bonding portion concave portion 220: Terminal portion 221, Terminal portion main surface 222: Terminal portion rear surface 223: Terminal portion end surface 224: Terminal portion concave portion 230: Connection portion 231, Connection portion main surface 232: Connection portion rear surface 233: Connection portion end surface 3: Third lead 310: Wire bonding portion 311: Wire bonding portion main surface 312: Wire bonding portion back surface 313: Wire bonding portion recess 320: Terminal portion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
半導体装置は、第1リードと、半導体素子と、封止樹脂部と、第1めっき層と、第2めっき層とを備える。前記第1リードは、厚さ方向において互いに反対側を向く第1主面および第1裏面を有するとともに、前記第1裏面から前記第1主面側に凹む第1凹部を有している。前記半導体素子は、前記第1主面に搭載されている。前記封止樹脂部は、前記半導体素子を覆う。前記第1めっき層は、前記第1主面および前記第1裏面に接して形成されている。前記第1凹部は、前記封止樹脂部から露出している。前記第1めっき層は、前記第1裏面を覆う第1部を有している。前記第2めっき層は、前記第1凹部および前記第1部に接して形成されている。
Description
本開示は、半導体装置、および、半導体装置の製造方法に関する。
半導体素子(トランジスタ等)を備えた半導体装置は、様々な構成が提案されている。半導体装置の一例として、半導体素子が封止樹脂で覆われた半導体装置がある。このような半導体装置は、リードフレームに半導体素子を搭載し、当該半導体素子(およびリードフレームの一部)を封止樹脂で覆った後、リードフレームおよび封止樹脂を所定の切断線に沿って切断することで製造される。
上述した構成を有する半導体装置は、たとえば、接合材を介して回路基板に実装される。この際に、半導体装置が適切に回路基板に実装されているか否かを確認する手段として、接合材の状態を外部から視認できることが望ましい。その一例として、特許文献1は、半導体装置の裏面(回路基板に対向する面)の縁部に傾斜を設けることを教示している。具体的には、同文献の教示によれば、リードフレームに半導体素子が搭載されて封止樹脂が形成されたのち、リードフレームを裏面からハーフカットすることで傾斜した切断面が形成される。さらに、リードフレームの裏面および切断面にめっき層を形成し、リードフレームに対してフルカットが行われる。
特許文献1に開示された半導体装置の製造工程には、上述の工程のほか、半導体素子の電極とリードフレームとをワイヤでつなぐワイヤボンディング工程が含まれる。また、ワイヤボンディング工程の前には、ボンディングワイヤの接着性を向上させるため、リードフレーム上にたとえばAgめっき層が形成される。このとき、Agめっき層によるリードフレームと封止樹脂との密着性低下を防ぐために、Agめっき層はボンディングワイヤがボンディングされる領域だけに限定して形成される。また、ハーフカット工程の前には、切削によりリードフレームにバリが発生することを抑制するため、リードフレームの裏面にたとえばSnめっき層が形成される。さらに、上述したように、ハーフカット工程の後には、ハーフカットにより露出した切断面を覆うために再度Snめっき層が形成される。つまり、従来の製造方法によれば、少なくとも3回のめっき工程が必要になる。
上記した事情に鑑み、本開示は、製造工程を簡略化できる半導体装置を提供することをその課題とする。
本開示に基づき提供される半導体装置は、厚さ方向において互いに反対側を向く第1主面および第1裏面と、前記第1裏面から前記第1主面側に凹む第1凹部と、を有する第1リードと;前記第1主面に搭載された半導体素子と;前記半導体素子を覆う封止樹脂部と;前記第1主面および前記第1裏面に接して形成された第1めっき層と;第2めっき層と、を備える。前記第1凹部は、前記封止樹脂部から露出している。前記第1めっき層は、前記第1裏面を覆う第1部を有している。前記第2めっき層は、前記第1凹部および前記第1部に接して形成されている。このような構成によれば、第1めっき層の形成と第2めっき層の形成の2回のめっき工程で、半導体装置を製造することができ、製造工程の簡略化に資する。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
図1~図7に基づき、本開示の第1実施形態にかかる半導体装置A1について説明する。図示された半導体装置A1は、複数のリード1~3、半導体素子6、ボンディングワイヤ71,72、および封止樹脂部8を備える。
図1は、半導体装置A1を示す斜視図である。図2は、半導体装置A1を示す斜視図であって、底面側を上側にした状態の図である。図3は、半導体装置A1を示す平面図である。図3においては、理解の便宜上、封止樹脂部8を透過して、封止樹脂部8の外形を想像線(二点鎖線)で示している。図4は、半導体装置A1を示す底面図である。図5は、図3のV-V線に沿う断面図である。図6は、図3のVI-VI線に沿う断面図である。図7は、図3のVII-VII線に沿う断面図である。図8は、図5の丸Bの部分を拡大した要部拡大断面図である。
半導体装置A1は、様々な機器の回路基板に表面実装される装置である。半導体装置A1の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置A1の厚さ方向をz方向とし、z方向に直交する半導体装置A1の一方の辺に沿う方向(図3における左右方向)をx方向、z方向およびx方向に直交する方向(図3における上下方向)をy方向とする。半導体装置A1の大きさは特に限定されず、図に示す例においては、たとえばx方向寸法が1~3mm程度、y方向寸法が1~3mm程度、z方向寸法が0.3~1mm程度である。
図3に示すように、リード1(第1リード)は、半導体素子6を支持しており、リード2,3(第2、第3リード)は、半導体素子6とボンディングワイヤ(後述)を介して導通している。リード1~3は、たとえば、金属板に打ち抜き加工やエッチング処理等を施すことにより形成されている。リード1~3は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。図に示す例においては、リード1~3は、Cuからなる。リード1~3の厚さは、たとえば0.08~0.3mmであり、図に示す例においては0.2mm程度である。
図3に示すように、第1リード1は、半導体装置A1のy方向の一方端(図3においては上側)に配置され、x方向の全体に広がっている。第2リード2と第3リード3とは、半導体装置A1のy方向の他方端(図3においては下側)に、それぞれ第1リード1から離間して、また、x方向に並んで互いに離間して配置されている。z方向視寸法(面積)は、第1リード1が最大であり、第3リード3が最小である。
図に示す例では、第1リード1は、搭載部110、複数の端子部120、および複数の連結部130を備える。
搭載部110は、z方向視略矩形状である。搭載部110は、搭載部主面111、搭載部裏面112、および搭載部凹部113を有する。搭載部主面111および搭載部裏面112は、z方向において互いに反対側を向いている。搭載部主面111は、図5~図7の上方を向く面である。搭載部主面111は、半導体素子6が搭載される面である。搭載部裏面112は、図5~図7の下方を向く面である。搭載部裏面112は、封止樹脂部8から露出して、裏面端子になる。搭載部凹部113は、搭載部110の一部が搭載部裏面112から搭載部主面111側に凹んだ部分である。搭載部110のうち搭載部凹部113が位置する部分の厚さ(z方向の寸法)は、搭載部裏面112が位置する部分の厚さの半分程度である。搭載部凹部113は、たとえばハーフエッチング処理により形成される。図7に示すように、搭載部凹部113は、封止樹脂部8から露出せず、封止樹脂部8によって覆われている。これにより、第1リード1が封止樹脂部8から剥離することが抑制される。搭載部110の形状は図示の例に限定されない。搭載部110は、搭載部凹部113を備えなくてもよい。
端子部120は、搭載部110に繋がっており、z方向視略矩形状である。端子部120は、搭載部110のx方向の両端面にそれぞれ2個ずつ合計4個配置されている。各端子部120は、端子部主面121、端子部裏面122、端子部端面123、および端子部凹部124を有する。端子部主面121および端子部裏面122は、z方向において互いに反対側を向いている。端子部主面121は、図5~図7の上方を向く面である。端子部主面121と搭載部主面111とは、面一になっている。端子部裏面122は、図5~図7の下方を向く面である。端子部裏面122と搭載部裏面112とは、面一になっている。端子部端面123は、端子部主面121および端子部裏面122に直交し、端子部主面121に繋がる面であり、x方向外側を向く面である。端子部端面123は、後述する製造工程における第1切断工程でのフルカットダイシングにより形成される。端子部凹部124は、端子部裏面122から端子部主面121側に凹んでおり、端子部裏面122のx方向外側の端縁に位置し、y方向の両端まで延びている。端子部凹部124は、端子部裏面122および端子部端面123に繋がっている。端子部凹部124は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。端子部端面123、端子部裏面122、および端子部凹部124は、それぞれ封止樹脂部8から露出して互いに繋がっており、端子になる(図4および図5参照)。端子部120の形状、配置位置および個数は限定されない。
連結部130は、搭載部110に繋がっており、z方向視略矩形状である。連結部130は、搭載部110のy方向の一方端面(図3においては上方を向く端面)にx方向に3個並んで配置されている。連結部130の厚さ(z方向の寸法)は、搭載部凹部113が位置する搭載部110の厚さと同程度である。連結部130は、たとえばハーフエッチング処理により形成される。各連結部130は、連結部主面131、連結部裏面132、および連結部端面133を有する。連結部主面131および連結部裏面132は、z方向において互いに反対側を向いている。連結部主面131は、図5~図7の上方を向く面である。連結部主面131と搭載部主面111とは、面一になっている。したがって、搭載部主面111、端子部主面121および連結部主面131は、面一の一体となった面になっている(図3参照)。連結部裏面132は、図5~図7の下方を向く面である。連結部裏面132と搭載部凹部113とは、面一になっている。連結部端面133は、連結部主面131および連結部裏面132を繋ぐ面であり、y方向外側を向く面である。連結部端面133は、後述する製造工程における第2切断工程でのフルカットダイシングにより形成される。連結部端面133は、封止樹脂部8から露出している。連結部130の形状、配置位置および個数は限定されない。
図5、図7、および図8に示すように、第1リード1の表面の大部分は、第1めっき層41により覆われている。具体的には、第1リード1における搭載部主面111、端子部主面121および連結部主面131が第1めっき層41により覆われ、かつ、第1リード1における搭載部裏面112、搭載部凹部113、端子部裏面122および連結部裏面132が第1めっき層41により覆われている。図8に示すように、第1めっき層41は、Niめっき層(内側層)411、Pdめっき層(中間層)412およびAuめっき層(外側層)413が積層されたものである。
Niめっき層411は、第1リード1に接するように形成されている。Niめっき層411は、NiまたはNi合金からなる。Niめっき層411の表面(第1リード1とは反対側の面)には、粗いNiの層が形成されていてもよい。Niめっき層411の厚さは、たとえば0.5μm~2.0μmである。Pdめっき層412は、Niめっき層411に接し且つ重なるように形成されている。Pdめっき層412の厚さは、たとえば0.01μm~0.15μmである。Auめっき層413は、Pdめっき層412に接し且つ重なるように形成されている。Auめっき層413の厚さは、たとえば0.003μm~0.015μmである。第1めっき層41の構成は限定されない。
後述するように、製造工程において、リードフレームの全面に第1めっき層41が形成されるが、端子部端面123および連結部端面133は、第1切断工程または第2切断工程で切断された切断面なので、第1めっき層41が形成されていない。
図5および図7に示すように、第1めっき層41は、搭載部裏面112および端子部裏面122に形成された部分(「第1部」)を有する。この第1めっき層41の第1部と端子部凹部124とには、第2めっき層42が形成されている。第2めっき層42は、第1リード1の母材であるCuよりはんだ濡れ性が高い材料で形成される。第2めっき層42は、Snを主成分とする合金からなる。当該合金として具体的には、Sn-Sb系合金またはSn-Ag系合金などの鉛フリーはんだである。第2めっき層42の構成は限定されない。
端子部端面123には第1めっき層41および第2めっき層42が形成されていないが、端子部凹部124には第2めっき層42が形成されている。したがって、半導体装置A1を回路基板に実装した場合、端子部凹部124の第2めっき層42にはんだフィレットが形成される。これにより、半導体装置A1の回路基板への実装強度を高めることができる。また、実装後の第1リード1と回路基板との接合状態を、外観検査により容易に判断できる。
第2リード2は、z方向視において、半導体装置A1の角部(図3においては右下の角部)に配置され、ワイヤボンディング部210、端子部220、および連結部230を備えている。
ワイヤボンディング部210は、z方向視においてx方向に長い略矩形状であり、第2リード2において第1リード1側に位置する。ワイヤボンディング部210は、ワイヤボンディング部主面211、ワイヤボンディング部裏面212、およびワイヤボンディング部凹部213を有する。ワイヤボンディング部主面211およびワイヤボンディング部裏面212は、z方向において互いに反対側を向いている。ワイヤボンディング部主面211は、図5~図7の上方を向く面である。ワイヤボンディング部主面211は、ボンディングワイヤ71がボンディングされる面である。ワイヤボンディング部裏面212は、図5~図7の下方を向く面である。ワイヤボンディング部裏面212は、封止樹脂部8から露出して、裏面端子になる。ワイヤボンディング部凹部213は、ワイヤボンディング部210の一部がワイヤボンディング部裏面212からワイヤボンディング部主面211側に凹んだ部分である。ワイヤボンディング部210のうちワイヤボンディング部凹部213が位置する部分の厚さ(z方向の寸法)は、ワイヤボンディング部裏面212が位置する部分の厚さの半分程度である。ワイヤボンディング部凹部213は、たとえばハーフエッチング処理により形成される。図6および図7に示すように、ワイヤボンディング部凹部213は、封止樹脂部8から露出せず、封止樹脂部8によって覆われている。これにより、第2リード2が封止樹脂部8から剥離することが抑制される。ワイヤボンディング部210の形状は限定されない。たとえば、ワイヤボンディング部凹部213はなくてもよい。
端子部220は、ワイヤボンディング部210に繋がっており、z方向視略矩形状である。端子部220は、ワイヤボンディング部210の第3リード3とは反対側に位置し、x方向の一方端面(図3においては右側の端面)に1個配置されている。端子部220は、端子部主面221、端子部裏面222、端子部端面223、および端子部凹部224を有する。端子部主面221および端子部裏面222は、z方向において互いに反対側を向いている。端子部主面221は、図5~図7の上方を向く面である。端子部主面221とワイヤボンディング部主面211とは、面一になっている。端子部裏面222は、図5~図7の下方を向く面である。端子部裏面222とワイヤボンディング部裏面212とは、面一になっている。端子部端面223は、端子部主面221および端子部裏面222に直交し、端子部主面221に繋がる面であり、x方向外側を向く面である。端子部端面223は、後述する製造工程における第1切断工程でのフルカットダイシングにより形成される。端子部凹部224は、端子部裏面222から端子部主面221側に凹んでおり、端子部裏面222のx方向外側の端縁に位置し、y方向の両端まで延びている。端子部凹部224は、端子部裏面222および端子部端面223に繋がっている。端子部凹部224は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。端子部端面223、端子部裏面222、および端子部凹部224は、それぞれ封止樹脂部8から露出して互いに繋がっており、端子になる(図4および図6参照)。端子部220の形状、配置位置および個数は限定されない。
連結部230は、ワイヤボンディング部210に繋がっており、z方向視略矩形状である。連結部230は、ワイヤボンディング部210のy方向の一方端面(図3においては下方を向く端面)にx方向に2個並んで配置されている。連結部230の厚さ(z方向の寸法)は、ワイヤボンディング部凹部213が位置するワイヤボンディング部210の厚さと同程度である。連結部230は、たとえばハーフエッチング処理により形成される。各連結部230は、連結部主面231、連結部裏面232、および連結部端面233を有する。連結部主面231および連結部裏面232は、z方向において互いに反対側を向いている。連結部主面231は、図5~図7の上方を向く面である。連結部主面231とワイヤボンディング部主面211とは、面一になっている。したがって、ワイヤボンディング部主面211、端子部主面221および連結部主面231は、面一の一体となった面になっている(図3参照)。連結部裏面232は、図5~図7の下方を向く面である。連結部裏面232とワイヤボンディング部凹部213とは、面一になっている。連結部端面233は、連結部主面231および連結部裏面232を繋ぐ面であり、y方向外側を向く面である。連結部端面233は、後述する製造工程における第2切断工程でのフルカットダイシングにより形成される。連結部端面233は、封止樹脂部8から露出している。連結部230の形状、配置位置および個数は限定されない。
図6および図7に示すように、第2リード2の表面のうち、ワイヤボンディング部主面211、端子部主面221、連結部主面231、ワイヤボンディング部裏面212、ワイヤボンディング部凹部213、端子部裏面222、および連結部裏面232には、第1めっき層41が形成されている。第1めっき層41は、第1リード1に形成されている第1めっき層41と同じものである。後述するように、製造工程において、リードフレームの全面に第1めっき層41が形成されるが、端子部端面223および連結部端面233は、第1切断工程または第2切断工程で切断された切断面なので、第1めっき層41が形成されていない。
図6および図7に示すように、第1めっき層41は、ワイヤボンディング部裏面212および端子部裏面222に形成された部分(「第2部」)を有する。この第1めっき層41の第2部と端子部凹部224とには、第2めっき層42が形成されている。第2めっき層42は、第1リード1に形成されている第2めっき層42と同じものである。
端子部端面223には第1めっき層41および第2めっき層42が形成されていないが、端子部凹部224には第2めっき層42が形成されている。したがって、半導体装置A1を回路基板に実装した場合、端子部凹部224の第2めっき層42にはんだフィレットが形成される。これにより、半導体装置A1の回路基板への実装強度を高めることができる。また、実装後の第2リード2と回路基板との接合状態を、外観検査により容易に判断できる。
第3リード3は、z方向視において、半導体装置A1の角部(図3においては左下の角部)に配置され、ワイヤボンディング部310、端子部320、および連結部330を備えている。
ワイヤボンディング部310は、z方向視において略矩形状であり、第3リード3において第1リード1側に位置する。ワイヤボンディング部310は、ワイヤボンディング部主面311、ワイヤボンディング部裏面312、およびワイヤボンディング部凹部313を有する。ワイヤボンディング部主面311およびワイヤボンディング部裏面312は、z方向において互いに反対側を向いている。ワイヤボンディング部主面311は、図5~図7の上方を向く面である。ワイヤボンディング部主面311は、ボンディングワイヤ72がボンディングされる面である。ワイヤボンディング部裏面312は、図5~図7の下方を向く面である。ワイヤボンディング部裏面312は、封止樹脂部8から露出して、裏面端子になる。ワイヤボンディング部凹部313は、ワイヤボンディング部310の一部がワイヤボンディング部裏面312からワイヤボンディング部主面311側に凹んだ部分である。ワイヤボンディング部310のうちワイヤボンディング部凹部313が位置する部分の厚さ(z方向の寸法)は、ワイヤボンディング部裏面312が位置する部分の厚さの半分程度である。ワイヤボンディング部凹部313は、たとえばハーフエッチング処理により形成される。図6に示すように、ワイヤボンディング部凹部313は、封止樹脂部8から露出せず、封止樹脂部8によって覆われている。これにより、第3リード3が封止樹脂部8から剥離することが抑制される。なお、ワイヤボンディング部310の形状は限定されない。たとえば、ワイヤボンディング部凹部313はなくてもよい。
端子部320は、ワイヤボンディング部310に繋がっており、z方向視略矩形状である。端子部320は、ワイヤボンディング部310の第2リード2とは反対側に位置し、x方向の一方端面(図3においては左側の端面)に1個配置されている。端子部320は、端子部主面321、端子部裏面322、端子部端面323、および端子部凹部324を有する。端子部主面321および端子部裏面322は、z方向において互いに反対側を向いている。端子部主面321は、図5~図7の上方を向く面である。端子部主面321とワイヤボンディング部主面311とは、面一になっている。端子部裏面322は、図5~図7の下方を向く面である。端子部裏面322とワイヤボンディング部裏面312とは、面一になっている。端子部端面323は、端子部主面321および端子部裏面322に直交し、端子部主面321に繋がる面であり、x方向外側を向く面である。端子部端面323は、後述する製造工程における第1切断工程でのフルカットダイシングにより形成される。端子部凹部324は、端子部裏面322から端子部主面321側に凹んでおり、端子部裏面322のx方向外側の端縁に位置し、y方向の両端まで延びている。端子部凹部324は、端子部裏面322および端子部端面323に繋がっている。端子部凹部324は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。端子部端面323、端子部裏面322、および端子部凹部324は、封止樹脂部8から露出して繋がっており、端子になる(図4および図6参照)。端子部320の形状、配置位置および個数は限定されない。
連結部330は、ワイヤボンディング部310に繋がっており、z方向視略矩形状である。連結部330は、ワイヤボンディング部310のy方向の一方端面(図3においては下方を向く端面)に1個配置されている。連結部330の厚さ(z方向の寸法)は、ワイヤボンディング部凹部313が位置するワイヤボンディング部310の厚さと同程度である。連結部330は、たとえばハーフエッチング処理により形成される。連結部330は、連結部主面331、連結部裏面332、および連結部端面333を有する。連結部主面331および連結部裏面332は、z方向において互いに反対側を向いている。連結部主面331は、図5~図7の上方を向く面である。連結部主面331とワイヤボンディング部主面311とは、面一になっている。したがって、ワイヤボンディング部主面311、端子部主面321および連結部主面331は、面一の一体となった面になっている(図3参照)。連結部裏面332は、図5~図7の下方を向く面である。連結部裏面332とワイヤボンディング部凹部313とは、面一になっている。連結部端面333は、連結部主面331および連結部裏面332を繋ぐ面であり、y方向外側を向く面である。連結部端面333は、後述する製造工程における第2切断工程でのフルカットダイシングにより形成される。連結部端面333は、封止樹脂部8から露出している。連結部330の形状、配置位置および個数は限定されない。
図6に示すように、第3リード3の表面のうち、ワイヤボンディング部主面311、端子部主面321、連結部主面331、ワイヤボンディング部裏面312、ワイヤボンディング部凹部313、端子部裏面322、および連結部裏面332には、第1めっき層41が形成されている。第1めっき層41は、第1リード1に形成されている第1めっき層41と同じものである。後述するように、製造工程において、リードフレームの全面に第1めっき層41が形成されるが、端子部端面323および連結部端面333は、第1切断工程または第2切断工程で切断された切断面なので、第1めっき層41が形成されていない。
図6に示すように、ワイヤボンディング部裏面312および端子部裏面322に形成された第1めっき層41と、端子部凹部324とには、第2めっき層42が形成されている。第2めっき層42は、第1リード1に形成されている第2めっき層42と同じものである。
端子部端面323には第1めっき層41および第2めっき層42が形成されていないが、端子部凹部324には第2めっき層42が形成されている。したがって、半導体装置A1を回路基板に実装した場合、端子部凹部324の第2めっき層42にはんだフィレットが形成される。これにより、半導体装置A1の回路基板への実装強度を高めることができる。また、実装後の第3リード3と回路基板との接合状態を、外観検査により容易に判断できる。
半導体素子6は、半導体装置A1の電気的機能を発揮する要素である。半導体素子6の種類は特に限定さない。たとえば、半導体素子6は、MOSFET(metal-oxide-semiconductor field-effect transistor)などのトランジスタである。半導体素子6は、素子本体60、第1電極61、第2電極62および第3電極63を有する。
第1電極61および第2電極62は、素子本体60のうち第1リード1とは反対側を向く面に設けられている。第3電極63は、素子本体60のうち第1リード1に対向する面に設けられている。図に示す例においては、第1電極61はゲート電極であり、第2電極62はソース電極であり、第3電極63はドレイン電極である。
半導体素子6は、図示しない導電性接合材を介して、第1めっき層41が形成された第1リード1の搭載部主面111の中央に搭載されている。これにより、半導体素子6の第3電極63は、導電性接合材によって、第1リード1に電気的に接続されている。ボンディングワイヤ71は、半導体素子6の第1電極61と、第1めっき層41が形成された第3リード3のワイヤボンディング部主面311とに接続されている。これにより、半導体素子6の第1電極61は、第3リード3に電気的に接続されている。複数のボンディングワイヤ72は、半導体素子6の第2電極62と、第1めっき層41が形成された第2リード2のワイヤボンディング部主面211とに接続されている。これにより、半導体素子6の第2電極62は、第2リード2に電気的に接続されている。
上述した半導体素子6の構成および各リード1~3との接続方法は一例である。半導体素子6の種類、搭載数および配置は限定されず、接続方法も限定されない。
封止樹脂部8は、リード1~3の各々の一部と、半導体素子6と、ボンディングワイヤ71,72とを覆っている。封止樹脂部8は、たとえば黒色のエポキシ樹脂からなる。
封止樹脂部8は、樹脂主面81、樹脂裏面82、樹脂第1側面83、樹脂第2側面84、および樹脂凹部85を有する。樹脂主面81と樹脂裏面82とは、z方向において互いに反対側を向いている。樹脂主面81は、図5~図7の上方を向く面であり、樹脂裏面82は、図5~図7の下方を向く面である。樹脂第1側面83は、樹脂主面81および樹脂裏面82を繋ぐ面であり、y方向の外側を向く面である。樹脂第1側面83は、後述する製造工程における第2切断工程でのフルカットダイシングにより形成される。樹脂第2側面84は、樹脂主面81および樹脂裏面82に直交し、樹脂主面81に繋がる面であり、x方向の外側を向く面である。樹脂第2側面84は、後述する製造工程における第1切断工程でのフルカットダイシングにより形成される。樹脂凹部85は、樹脂裏面82から樹脂主面81側に凹んでおり、樹脂裏面82のx方向の両端縁にそれぞれ位置し、y方向の両端まで延びている。樹脂凹部85は、樹脂裏面82および樹脂第2側面84に繋がっている。樹脂凹部85は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。
第1リード1の各連結部端面133は、一方(図4においては下側)の樹脂第1側面83と互いに面一であり、第2リード2の各連結部端面233および第3リード3の連結部端面333は、他方(図4においては上側)の樹脂第1側面83と互いに面一である。第1リード1のx方向の一方側(図4においては右側)の各端子部端面123および第2リード2の端子部端面223は、一方側(図4においては右側)の樹脂第2側面84と互いに面一である。第1リード1のx方向の他方側(図4においては左側)の各端子部端面123および第3リード3の端子部端面323は、他方側(図4においては左側)の樹脂第2側面84と互いに面一である。
次に、半導体装置A1の製造方法の一例について、図9~図16を参照して以下に説明する。
まず、図9に示すようにリードフレーム900を準備する(準備工程)。リードフレーム900は、各リード1~3となる板状の材料である。図に示す例においては、リードフレーム900の母材は、Cuからなる。たとえば、リードフレーム900は、金属板にエッチング処理を施すことにより形成される。なお、リードフレーム900は、他の方法で形成されてもよく、たとえば金属板に打ち抜き加工を施すことにより形成される。リードフレーム900は、主面901、裏面902、凹部903、および貫通孔906を有する。
主面901および裏面902は、z方向において互いに反対側を向いている。主面901は、図10の上方を向く面であり、第1リード1の搭載部主面111、端子部主面121および連結部主面131と、第2リード2のワイヤボンディング部主面211、端子部主面221および連結部主面231と、第3リード3のワイヤボンディング部主面311、端子部主面321および連結部主面331となる面である。裏面902は、図10の下方を向く面であり、第1リード1の搭載部裏面112および端子部裏面122と、第2リード2のワイヤボンディング部裏面212および端子部裏面222と、第3リード3のワイヤボンディング部裏面312および端子部裏面322となる面である。
凹部903は、裏面902から主面901側に凹んだ部分であり、たとえばハーフエッチング処理により形成される。凹部903は、第1リード1の搭載部凹部113および連結部裏面132と、第2リード2のワイヤボンディング部凹部213および連結部裏面232と、第3リード3のワイヤボンディング部凹部313および連結部裏面332となる面である。図9においては、裏面902と凹部903との境界線を破線で示している。貫通孔906は、主面901から裏面902または凹部903まで貫通した部分であり、たとえばエッチング処理により形成される。リードフレーム900の母材である板材において、主面901側および裏面902側からエッチング処理を行った部分が貫通して貫通孔906になり、裏面902側からのみエッチング処理を行った部分が凹部903になる。
図9において、比較的粗であるハッチングが施された領域のうちy方向に延びる領域は、後述する第1切断工程において除去される第1除去領域S1である。第1除去領域S1は、リードフレーム900のx方向に隣り合う第1リード1となる部分の間でy方向に延びるように設定されている。比較的粗であるハッチングが施された領域のうちx方向に延びる領域は、後述する第2切断工程において除去される第2除去領域S2である。第2除去領域S2は、リードフレーム900の隣り合う半導体装置A1が形成される部分の間でx方向に延びるように設定されている。図9において、比較的密であるハッチングが施された領域と比較的粗であるハッチングが施されたy方向に延びる領域(第1除去領域S1)とを合わせた領域は、後述する溝部形成工程において裏面902に溝部が形成される溝部形成領域S3である。溝部形成領域S3は、リードフレーム900のx方向に隣り合う第1リード1となる部分の間でy方向に延びるように設定されている。溝部形成領域S3は、x方向の寸法である幅が第1除去領域S1の幅より大きく、x方向の中央に第1除去領域S1を含んでいる。つまり、第1除去領域S1は、幅が溝部形成領域S3より狭く、そのすべてが溝部形成領域S3に重なっている。
次いで、図10に示すように、リードフレーム900の全面に、第1めっき層911を形成する(第1めっき工程)。第1めっき層911は、リードフレーム900を導電経路とした電解めっきにより形成される。第1めっき層911は、無電解めっきにより形成されてもよい。図に示す例では、第1めっき層911は、Niめっき層411、Pdめっき層412およびAuめっき層413を順に積層させることで形成される。第1めっき層911は、主面901、裏面902、凹部903、および貫通孔906の側面に形成される。第1めっき層911が第1めっき層41になる。
次いで、図11に示すように、リードフレーム900に半導体素子6を搭載する(搭載工程)。搭載工程では、まず、リードフレーム900の主面901のうち、第1リード1の搭載部主面111になる部分に、半導体素子6を導電性接合材によってボンディングする。次いで、ボンディングワイヤ72を半導体素子6の第1電極61と第3リード3のワイヤボンディング部主面311になる部分とにボンディングし、複数のボンディングワイヤ71を半導体素子6の第2電極62と第2リード2のワイヤボンディング部主面211になる部分とにボンディングする。このとき、リードフレーム900の主面901に第1めっき層911が形成されているので、ボンディングワイヤ71,72の接着性がよい。
次いで、図12に示すように、樹脂材料を硬化させることにより、リードフレーム900の一部、半導体素子6、およびボンディングワイヤ71,72を覆う封止樹脂920を形成する(樹脂形成工程)。封止樹脂920は、たとえば、黒色のエポキシ樹脂からなる。樹脂形成工程では、リードフレーム900の裏面902を金型に当接させた状態で流動化させた樹脂材料を金型に流し込むので、リードフレーム900の裏面902が封止樹脂920から露出し、リードフレーム900の裏面902と、封止樹脂920の裏面902と同じ方向を向く面とが、互いに面一になる。金型と凹部903との間には樹脂材料が流れ込むので、凹部903は、封止樹脂920に覆われる。封止樹脂920が封止樹脂部8になる。
次いで、図13に示すように、溝部904を形成する(溝部形成工程)。溝部904は、リードフレーム900の裏面902側から主面901側に凹み、y方向に延びる溝であり、図9に示す溝部形成領域S3に対応する位置に形成される。溝部904は、リードフレーム900および封止樹脂920にまたがって形成される。溝部904は、底面904aおよび側面904bを有する。底面904aは、リードフレーム900の裏面902と同じ方向を向く面である。側面904bは、リードフレーム900の裏面902、および、裏面902と同じ方向を向く封止樹脂920の面と、底面904aとを繋ぐ面である。リードフレーム900のうち第1リード1の端子部120になる部分に形成された溝部904が端子部凹部124になり、第2リード2の端子部220になる部分に形成された溝部904が端子部凹部224になり、第3リード3の端子部320になる部分に形成された溝部904が端子部凹部324になる。また、封止樹脂920に形成された溝部904のうちの一部が、樹脂凹部85になる。
溝部形成工程は、図12に示すように、リードフレーム900の裏面902を第1ブレード951で切削するハーフカットダイシング処理により行われる。第1ブレード951の厚さ(x方向の寸法)は、溝部形成領域S3のx方向の寸法に合わせている。当該ハーフカットダイシング処理では、裏面902側から、図9に示す溝部形成領域S3に該当する部分を切削する。また、当該ハーフカットダイシング処理では、リードフレーム900のz方向の途中まで、切削を行う(図12に2点鎖線で示す第1ブレード951参照)。切削の深さは、たとえば、リードフレーム900の厚さ(z方向の寸法)の半分以上であり、一例として4分の3程度である。図に示す例では、リードフレーム900の裏面902に第1めっき層911が形成されているので、リードフレーム900の切削によるバリの発生が抑制される。溝部形成工程では、ブレードによるハーフカットダイシング以外の方法で、溝部904を形成してもよい。
次いで、図14に示すように、第2めっき層912を形成する(第2めっき工程)。第2めっき層912は、リードフレーム900を導電経路とした電解めっきにより形成される。第2めっき層912は、無電解めっきにより形成されてもよい。第2めっき層912は、リードフレーム900のうち封止樹脂920から露出している部分、すなわち、裏面902に形成された第1めっき層911と、溝部904の底面904aおよび側面904bに位置する部分とに形成される。第2めっき層912が第2めっき層42になる。
次いで、図15に示すように、封止樹脂920の、リードフレーム900の主面901と同じ方向を向く面に、保護テープ970を貼り付ける。保護テープ970は、後述する第1切断工程および第2切断工程で、各個片がバラバラになるのを防ぐ。
次いで、図16に示すように、保護テープ970を切断することなく、リードフレーム900および封止樹脂920を、y方向に沿って切断する(第1切断工程)。第1切断工程は、図15に示すように、リードフレーム900の裏面902側から、第2ブレード952で切削するフルカットダイシング処理により行われる。第2ブレード952の厚さ(x方向の寸法)は、第1除去領域S1のx方向の寸法に合わせており、溝部形成工程で使用される第1ブレード951の厚さより薄い。当該フルカットダイシング処理では、裏面902側から、図9に示す第1除去領域S1に該当する部分を、保護テープ970に達するまで切削する。したがって、リードフレーム900および封止樹脂920の、z方向視において第1除去領域S1に重なる部分は、z方向の全域において除去される。これにより、リードフレーム900にx方向を向く切断面が形成される。これらの切断面のうち第1リード1の端子部120になる部分に形成された切断面が端子部端面123になり、第2リード2の端子部220になる部分に形成された切断面が端子部端面223になり、第3リード3の端子部320になる部分に形成された切断面が端子部端面323になる。封止樹脂920に形成された切断面が、樹脂第2側面84になる。図に示す例では、リードフレーム900の溝部904に第2めっき層912が形成されているので、リードフレーム900の切削によるバリの発生が抑制される。第1切断工程では、ブレードによるフルカットダイシング以外の方法で切断を行ってもよい。たとえば、第1切断工程では、プラズマダイシングやレーザダイシングにより切断を行ってもよい。第1切断工程によって、リードフレーム900および封止樹脂920がx方向に分割される。
次いで、保護テープ970を切断することなく、リードフレーム900および封止樹脂920を、x方向に沿って切断する(第2切断工程)。図に示す例においては、第2切断工程は、リードフレーム900の裏面902側から、第2ブレード952で切削するフルカットダイシング処理により行われる。当該フルカットダイシング処理では、裏面902側から、図9に示す第2除去領域S2に該当する部分を切削する。したがって、リードフレーム900および封止樹脂920の、z方向視において第2除去領域S2に重なる部分は、z方向の全域において除去される。これにより、リードフレーム900にy方向を向く切断面が形成される。これらの切断面のうち第1リード1の連結部130になる部分に形成された切断面が連結部端面133になり、第2リード2の連結部230になる部分に形成された切断面が連結部端面233になり、第3リード3の連結部330になる部分に形成された切断面が連結部端面333になる。封止樹脂920に形成された切断面が、樹脂第1側面83になる。リードフレーム900の凹部903に第1めっき層911が形成されているので、リードフレーム900の切削によるバリの発生が抑制される。第2切断工程では、ブレードによるフルカットダイシング以外の方法で切断を行ってもよい。たとえば、第2切断工程では、プラズマダイシングやレーザダイシングにより切断を行ってもよい。第2切断工程によって、リードフレーム900および封止樹脂920がy方向に分割され、半導体素子6ごとの複数の個片が保護テープ970で繋がった状態になる。
次いで、保護テープ970を剥離する。これにより、半導体素子6ごとの複数の個片に分割される。以上の工程を経ることにより、図1~図7に示す半導体装置A1が得られる。
次に、半導体装置A1の作用効果について説明する。
上述した実施形態によると、第1めっき層41が、リード1~3の各主面および各裏面に接して形成されている。第1めっき層41は、第1めっき工程において、リードフレーム900の全面に形成されたものである。また、第2めっき層42が、リード1~3の各裏面に形成された第1めっき層41と、各端子部凹部124,224,324とに接して形成されている。第2めっき層42は、第2めっき工程において、リードフレーム900の裏面902に形成された第1めっき層911と、溝部904とに形成されたものである。半導体装置A1は、第1めっき工程および第2めっき工程の2回のめっき工程で製造される。したがって、めっき工程が3回必要な従来の半導体装置より、製造工程を簡略化できる。また、第1めっき工程において、リードフレーム900の全面に第1めっき層911を形成しており、マスクを必要としない。よって、Agめっき層をボンディングワイヤがボンディングされる領域だけに限定して形成する場合と比べて、製造コストを抑制できる。
上述した実施形態によると、第1めっき工程でリードフレーム900の裏面902に第1めっき層911が形成される。したがって、溝部形成工程において、リードフレーム900の切削によるバリの発生が抑制される。また、第2めっき工程で溝部904の底面904aに第2めっき層912が形成される。したがって、第1切断工程において、リードフレーム900の切削によるバリの発生が抑制される。また、第1めっき工程でリードフレーム900の凹部903に第1めっき層911が形成されているので、第2切断工程においても、リードフレーム900の切削によるバリの発生が抑制される。
上述した実施形態によると、第1めっき工程でリードフレーム900の主面901に第1めっき層911が形成される。これにより、ワイヤボンディング部主面211およびワイヤボンディング部主面311には第1めっき層41が形成されている。したがって、ボンディングワイヤ71,72の接着性がよい。
上述した本実施形態によると、第2めっき層42が、各端子部凹部124,224,324に形成されている。したがって、半導体装置A1を回路基板に実装した場合、各端子部凹部124,224,324の第2めっき層42にはんだフィレットが形成される。これにより、半導体装置A1の回路基板への実装強度を高めることができる。また、実装後の各リード1~3と回路基板との接合状態を、外観検査により容易に判断できる。
上述した実施形態では、第1めっき層41は、Niめっき層411、Pdめっき層412およびAuめっき層413が積層されたものである。これとは異なり、図17に示すように、第1めっき層41は、Pdめっき層412が積層されず、Niめっき層411およびAuめっき層413が積層されたものであってもよい。また、図18に示すように、第1めっき層41は、Auめっき層413が積層されず、Niめっき層411およびPdめっき層412が積層されたものであってもよい。また、図19に示すように、第1めっき層41は、複数のめっき層が積層されたものでなくてもよく、1つのめっき層だけで形成されてもよい。例えば、第1めっき層41は、Snを主成分とする合金などで形成されてもよい。第1めっき層41は、リードフレーム900を直接切削した場合よりバリの発生を抑制できるものであればよい。第1めっき層41は、リード1~3(リードフレーム900)との密着性が高く、ボンディングワイヤ71,72の接着性が高いものが望ましい。
上述した実施形態では、第2めっき層42は、Snを主成分とする合金からなるが、本開示はこれに限定されない。第2めっき層42は、たとえばAuを主成分とする合金などで形成されてもよい。また、第2めっき層42は、Niめっき層411、Pdめっき層412およびAuめっき層413が積層されたものなどであってもよい。第2めっき層42は、リード1~3(リードフレーム900)の母材よりはんだ濡れ性が高い材料であればよい。
図20~図23に基づき、本開示の第2実施形態にかかる半導体装置A2について説明する。各図において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図20は、半導体装置A2を示す斜視図であって、底面側を上側にした状態の図である。図21は、半導体装置A2を示す底面図である。図22は、半導体装置A2の製造方法にかかる工程を示す平面図である。図23は、半導体装置A2の製造方法にかかる工程を示す底面図である。
図示された半導体装置A2は、各端子部120,220,320が半導体装置A1のy方向の端部にも配置されており、底面側に形成された凹部が、x方向の両端部だけでなく、y方向の両端部にも配置されている点で、第1実施形態の半導体装置A1と異なる。
半導体装置A2において、第1リード1は、端子部120がx方向の両端部だけでなくy方向の端部にも配置されている。すなわち、連結部130に代えて端子部120が配置されている。y方向の端部に配置された端子部120は、端子部裏面122のy方向外側の端縁に端子部凹部124が形成されている。当該端子部凹部124は、後述する製造工程における第2溝部形成工程でのハーフカットダイシングにより形成される。y方向の端部に配置された端子部120においても、端子部端面123、端子部裏面122、および端子部凹部124は、封止樹脂部8から露出して繋がっており、端子になる(図21参照)。端子部主面121および端子部裏面122には、第1めっき層41が形成されており、端子部裏面122に形成された第1めっき層41と、端子部凹部124とには、第2めっき層42が形成されている。
半導体装置A2において、第2リード2は、端子部220がx方向の端部だけでなくy方向の端部にも配置されている。すなわち、連結部230に代えて端子部220が配置されている。y方向の端部に配置された端子部220は、端子部裏面222のy方向外側の端縁に端子部凹部224が形成されている。当該端子部凹部224は、後述する製造工程における第2溝部形成工程でのハーフカットダイシングにより形成される。y方向の端部に配置された端子部220においても、端子部端面223、端子部裏面222、および端子部凹部224は、封止樹脂部8から露出して繋がっており、端子になる(図21参照)。端子部主面221および端子部裏面222には、第1めっき層41が形成されており、端子部裏面222に形成された第1めっき層41と、端子部凹部224とには、第2めっき層42が形成されている。
半導体装置A2において、第3リード3は、端子部320がx方向の端部だけでなくy方向の端部にも配置されている。すなわち、連結部330に代えて端子部320が配置されている。y方向の端部に配置された端子部320は、端子部裏面322のy方向外側の端縁に端子部凹部324が形成されている。当該端子部凹部324は、後述する製造工程における第2溝部形成工程でのハーフカットダイシングにより形成される。y方向の端部に配置された端子部320においても、端子部端面323、端子部裏面322、および端子部凹部324は、封止樹脂部8から露出して繋がっており、端子になる(図21参照)。また、端子部主面321および端子部裏面322には、第1めっき層41が形成されており、端子部裏面322に形成された第1めっき層41と、端子部凹部324とには、第2めっき層42が形成されている。
半導体装置A2において、封止樹脂部8は、樹脂凹部86を有する。樹脂凹部86は、樹脂裏面82から樹脂主面81側に凹んでおり、樹脂裏面82のy方向の両端縁にそれぞれ位置し、x方向の両端まで延びている。樹脂凹部86は、樹脂裏面82および樹脂第1側面83に繋がっている。樹脂凹部86は、後述する製造工程における第2溝部形成工程でのハーフカットダイシングにより形成される。
次に、半導体装置A2の製造方法の一例について、図22~図23を参照して以下に説明する。第1実施形態にかかる半導体装置A1の製造方法と共通する部分は説明を省略する。
まず、図22に示すようにリードフレーム900を準備する(準備工程)。リードフレーム900には、第2溝部形成領域S4が設定されている。第2溝部形成領域S4は、図22において、比較的密であるハッチングが施されたx方向に延びる領域と比較的粗であるハッチングが施されたx方向に延びる領域(第2除去領域S2)とを合わせた領域であり、後述する第2溝部形成工程において裏面902に溝部が形成される領域である。第2溝部形成領域S4は、リードフレーム900の隣り合う半導体装置A2が形成される部分の間でx方向に延びるように設定されている。第2溝部形成領域S4は、y方向の寸法である幅が第2除去領域S2の幅より大きく、y方向の中央に第2除去領域S2を含んでいる。つまり、第2除去領域S2は、幅が第2溝部形成領域S4より狭く、そのすべてが第2溝部形成領域S4に重なっている。
次いで、リードフレーム900の全面に第1めっき層911を形成し(第1めっき工程)、リードフレーム900に半導体素子6を搭載し(搭載工程)、封止樹脂920を形成し(樹脂形成工程)、溝部904を形成する(溝部形成工程)。これらの工程は、第1実施形態と同様である。
次いで、図23に示すように、溝部905を形成する(第2溝部形成工程)。図23においては、封止樹脂920に点描を付している。溝部905は、リードフレーム900の裏面902側から主面901側に凹み、x方向に延びる溝であり、図22に示す第2溝部形成領域S4に対応する位置に形成される。図23に示すように、溝部905は、リードフレーム900および封止樹脂920にまたがって形成される。溝部905は、底面905aおよび側面905bを有する。底面905aは、リードフレーム900の裏面902と同じ方向を向く面である。側面905bは、リードフレーム900の裏面902、および、裏面902と同じ方向を向く封止樹脂920の面と、底面905aとを繋ぐ面である。リードフレーム900のうち第1リード1の端子部120になる部分に形成された溝部905が端子部凹部124になり、第2リード2の端子部220になる部分に形成された溝部905が端子部凹部224になり、第3リード3の端子部320になる部分に形成された溝部905が端子部凹部324になる。封止樹脂920に形成された溝部905のうちの一部が、樹脂凹部86になる。
第2溝部形成工程も溝部形成工程と同様に、リードフレーム900の裏面902を第1ブレード951で切削するハーフカットダイシング処理により行われる。当該ハーフカットダイシング処理では、裏面902側から、図22に示す第2溝部形成領域S4に該当する部分を切削する。当該ハーフカットダイシング処理では、リードフレーム900のz方向の途中までで、切削を行う。図に示す例では、リードフレーム900の厚さ(z方向の寸法)の半分以上、たとえば4分の3程度の深さまで切削を行う。リードフレーム900の裏面902に第1めっき層911が形成されているので、リードフレーム900の切削によるバリの発生が抑制される。第2溝部形成工程では、ブレードによるハーフカットダイシング以外の方法で、溝部905を形成してもよい。
次いで、第2めっき層912を形成し(第2めっき工程)、保護テープ970を貼り付け、リードフレーム900および封止樹脂920を、y方向に沿って切断する(第1切断工程)。次いで、リードフレーム900および封止樹脂920を、x方向に沿って切断する(第2切断工程)。これらの工程は、第1実施形態と同様である。
半導体装置A2は、第1めっき工程および第2めっき工程の2回のめっき工程で製造される。したがって、めっき工程が3回必要な従来の半導体装置より、製造工程を簡略化できる。また、第1めっき工程において、リードフレーム900の全面に第1めっき層911を形成しており、マスクを必要としない。よって、Agめっき層をボンディングワイヤがボンディングされる領域だけに限定して形成する場合と比べて、製造コストを抑制できる。
本実施形態によると、第1めっき工程でリードフレーム900の裏面902に第1めっき層911が形成される。したがって、溝部形成工程および第2溝部形成工程において、リードフレーム900の切削によるバリの発生が抑制される。また、第2めっき工程で溝部904の底面904aおよび溝部905の底面905aに第2めっき層912が形成される。したがって、第1切断工程および第2切断工程において、リードフレーム900の切削によるバリの発生が抑制される。
本実施形態によると、第1めっき工程でリードフレーム900の主面901に第1めっき層911が形成される。これにより、ワイヤボンディング部主面211およびワイヤボンディング部主面311には第1めっき層41が形成されている。したがって、ボンディングワイヤ71,72の接着性がよい。
本実施形態によると、第2めっき層42が、各端子部凹部124,224,324に形成されている。したがって、半導体装置A2を回路基板に実装した場合、各端子部凹部124,224,324の第2めっき層42にはんだフィレットが形成される。これにより、半導体装置A2の回路基板への実装強度を高めることができる。また、実装後の各リード1~3と回路基板との接合状態を、外観検査により容易に判断できる。
図24に基づき、本開示の第3実施形態にかかる半導体装置A3について説明する。図24において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図24は、半導体装置A3を示す断面図であって、第1実施形態における図7に対応する図である。
図示された半導体装置A3は、各リード1~3の全面に第1めっき層41が形成されているのではなく、一部にのみ第1めっき層41が形成されている点で、第1実施形態の半導体装置A1と異なる。
半導体装置A3において、第1リード1は、搭載部裏面112、搭載部凹部113、端子部裏面122、および連結部裏面132にのみ、第1めっき層41が形成されている。第1リード1の搭載部主面111、端子部主面121および連結部主面131には、第1めっき層41が形成されていない。また、第2リード2は、ワイヤボンディング部裏面212、ワイヤボンディング部凹部213、端子部裏面222、および連結部裏面232と、ワイヤボンディング部主面211のうちボンディングワイヤ71がボンディングされる領域とにのみ、第1めっき層41が形成されている。図24には表れていないが、第3リード3は、ワイヤボンディング部裏面312、ワイヤボンディング部凹部313、端子部裏面322、および連結部裏面332と、ワイヤボンディング部主面311のうちボンディングワイヤ72がボンディングされる領域とにのみ、第1めっき層41が形成されている。
半導体装置A3の製造工程における第1めっき工程では、リードフレーム900の裏面902および凹部903の全面に、第1めっき層911を形成する。一方、リードフレーム900の主面901においては、マスクを用いて、ボンディングワイヤ71,72がボンディングされる領域にのみ、第1めっき層41を形成する。
半導体装置A3は、第1めっき工程および第2めっき工程の2回のめっき工程で製造される。したがって、めっき工程が3回必要な従来の半導体装置より、製造工程を簡略化できる。
本実施形態によると、第1めっき工程でリードフレーム900の裏面902に第1めっき層911が形成される。したがって、溝部形成工程において、リードフレーム900の切削によるバリの発生が抑制される。また、第2めっき工程で溝部904の底面904aに第2めっき層912が形成される。したがって、第1切断工程において、リードフレーム900の切削によるバリの発生が抑制される。また、第1めっき工程でリードフレーム900の凹部903に第1めっき層911が形成されているので、第2切断工程においても、リードフレーム900の切削によるバリの発生が抑制される。
本実施形態によると、第1めっき工程でリードフレーム900の主面901のボンディングに必要な領域に第1めっき層911が形成される。これにより、ワイヤボンディング部主面211およびワイヤボンディング部主面311のボンディングに必要な領域には第1めっき層41が形成されている。したがって、ボンディングワイヤ71,72の接着性がよい。
本実施形態によると、第2めっき層42が、各端子部凹部124,224,324に形成されている。したがって、半導体装置A3を回路基板に実装した場合、各端子部凹部124,224,324の第2めっき層42にはんだフィレットが形成される。これにより、半導体装置A3の回路基板への実装強度を高めることができる。また、実装後の各リード1~3と回路基板との接合状態を、外観検査により容易に判断できる。
本実施形態によると、リードフレーム900の主面901においては、ボンディングに必要な領域にのみ、第1めっき層41が形成されるので、めっきの使用量を抑制することができる。
図25に基づき、本開示の第4実施形態にかかる半導体装置A4について説明する。図25において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図25は、半導体装置A4を示す平面図であって、第1実施形態における図3に対応する図である。図3においては、理解の便宜上、封止樹脂部8を透過して、封止樹脂部8の外形を想像線(二点鎖線)で示している。
図示された半導体装置A4は、半導体素子6がダイオードである点で、第1実施形態にかかる半導体装置A1と異なる。
半導体装置A4は、第3リード3を備えておらず、第2リード2が、半導体装置A4のy方向の他方端(図25においては下側)に、x方向の全体に広がって配置されている。第2リード2の形状、配置位置および個数は、図示の例に限定されない。
ダイオード(半導体素子)6は、素子本体60、第1電極61および第3電極63を有する。第1電極61は、素子本体60のうち第1リード1とは反対側を向く面に設けられている。第3電極63は、素子本体60のうち第1リード1に対向する面に設けられている。図に示す例においては、第1電極61はアノード電極であり、第3電極63はカソード電極である。ダイオード6は、図示しない導電性接合材を介して、第1めっき層41が形成された第1リード1の搭載部主面111の中央に搭載されている。これにより、ダイオード6の第3電極63は、導電性接合材によって、第1リード1に電気的に接続されている。複数のボンディングワイヤ71は、ダイオード6の第1電極61と、第1めっき層41が形成された第2リード2のワイヤボンディング部主面211とに接続されている。これにより、ダイオード6の第1電極61は、第2リード2に電気的に接続されている。
半導体装置A4は、第1めっき工程および第2めっき工程の2回のめっき工程で製造され、第1実施形態と同様の効果を奏することができる。
本開示にかかる半導体装置および半導体装置の製造方法は、上述の実施形態に限定されるものではない。本開示にかかる半導体装置および半導体装置の製造方法の各部の具体的な構成は、種々に設計変更自在である。
付記1.
厚さ方向において互いに反対側を向く第1主面および第1裏面と、前記第1裏面から前記第1主面側に凹む第1凹部と、を有する第1リードと、
前記第1主面に搭載された半導体素子と、
前記半導体素子を覆う封止樹脂部と、
前記第1主面および前記第1裏面に接して形成された第1めっき層と、
第2めっき層と、
を備え、
前記第1凹部は、前記封止樹脂部から露出し、
前記第1めっき層は、前記第1裏面を覆う第1部を有し、
前記第2めっき層は、前記第1凹部および前記第1部に接して形成されている、半導体装置。
付記2.
前記第1めっき層は、前記第1凹部の形成に伴うバリの発生を抑制する、付記1に記載の半導体装置。
付記3.
前記第1めっき層は、Niを含み且つ前記第1リードに接する第1層を備える、付記1または2に記載の半導体装置。
付記4.
前記第1めっき層は、Auを含み且つ前記第2めっき層に接する第2層を備える、付記3に記載の半導体装置。
付記5.
前記第1めっき層は、Pdを含み且つ前記第1層に接する第3層を備える、付記3または4に記載の半導体装置。
付記6.
前記第2めっき層は、前記第1リードよりはんだ濡れ性が高い材料からなる、付記1ないし5のいずれか1つに記載の半導体装置。
付記7.
前記第2めっき層はSnを含んでいる、付記1ないし6のいずれか1つに記載の半導体装置。
付記8.
前記第1リードは、Cuを含んでいる、付記1ないし7のいずれか1つに記載の半導体装置。
付記9.
前記第1リードは、前記第1裏面から前記第1主面側に凹み且つ前記封止樹脂部によって覆われている第2凹部を備える、付記1ないし8のいずれか1つに記載の半導体装置。
付記10.
前記第1リードから離間した第2リードと、ボンディングワイヤとをさらに備えており、
前記第2リードは、前記厚さ方向において互いに反対側を向く第2主面および第2裏面を有するとともに、前記第2裏面から前記第2主面側に凹む第1凹部が形成されており、
前記ボンディングワイヤは、前記半導体素子と前記第2主面とに接続されており、
前記第2リードの前記第1凹部は、前記封止樹脂部から露出し、
前記第1めっき層は、前記第2裏面を覆う第2部を有し、
前記第2めっき層は、前記第2リードの前記第1凹部および前記第2部に接して形成されている、付記1ないし9のいずれか1つに記載の半導体装置。
付記11.
前記第1めっき層は、前記第1リードより前記ボンディングワイヤとの接着性がよい材料からなる、付記10に記載の半導体装置。
付記12.
前記第2リードは、前記第2裏面から前記第2主面側に凹み且つ前記封止樹脂部によって覆われている第2凹部を備える、付記10または11に記載の半導体装置。
付記13.
厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、
前記主面および前記裏面に第1めっき層を形成する第1めっき工程と、
前記主面に半導体素子を搭載する搭載工程と、
前記半導体素子を封止樹脂で覆う樹脂形成工程と、
前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、
前記裏面および前記溝部に第2めっき層を形成する第2めっき工程と、
前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程と、
を備える、半導体装置の製造方法。
付記14.
前記溝部形成工程では、第1ブレードでのハーフカットダイシングにより前記溝部を形成し、
前記切断工程では、前記第1ブレードより薄い第2ブレードでのフルカットダイシングにより除去を行う、付記13に記載の半導体装置の製造方法。
付記15.
前記溝部形成工程では、前記厚さ方向に直交する第1方向に沿って延びる第1溝部と、前記第1溝部に直交する第2溝部とを形成する、付記13または14に記載の半導体装置の製造方法。
付記16.
前記切断工程は、前記第1溝部に沿う第1除去領域において除去を行う第1切断工程と、前記第2溝部に沿う第2除去領域において除去を行う第2切断工程とを備える、付記15に記載の半導体装置の製造方法。
厚さ方向において互いに反対側を向く第1主面および第1裏面と、前記第1裏面から前記第1主面側に凹む第1凹部と、を有する第1リードと、
前記第1主面に搭載された半導体素子と、
前記半導体素子を覆う封止樹脂部と、
前記第1主面および前記第1裏面に接して形成された第1めっき層と、
第2めっき層と、
を備え、
前記第1凹部は、前記封止樹脂部から露出し、
前記第1めっき層は、前記第1裏面を覆う第1部を有し、
前記第2めっき層は、前記第1凹部および前記第1部に接して形成されている、半導体装置。
付記2.
前記第1めっき層は、前記第1凹部の形成に伴うバリの発生を抑制する、付記1に記載の半導体装置。
付記3.
前記第1めっき層は、Niを含み且つ前記第1リードに接する第1層を備える、付記1または2に記載の半導体装置。
付記4.
前記第1めっき層は、Auを含み且つ前記第2めっき層に接する第2層を備える、付記3に記載の半導体装置。
付記5.
前記第1めっき層は、Pdを含み且つ前記第1層に接する第3層を備える、付記3または4に記載の半導体装置。
付記6.
前記第2めっき層は、前記第1リードよりはんだ濡れ性が高い材料からなる、付記1ないし5のいずれか1つに記載の半導体装置。
付記7.
前記第2めっき層はSnを含んでいる、付記1ないし6のいずれか1つに記載の半導体装置。
付記8.
前記第1リードは、Cuを含んでいる、付記1ないし7のいずれか1つに記載の半導体装置。
付記9.
前記第1リードは、前記第1裏面から前記第1主面側に凹み且つ前記封止樹脂部によって覆われている第2凹部を備える、付記1ないし8のいずれか1つに記載の半導体装置。
付記10.
前記第1リードから離間した第2リードと、ボンディングワイヤとをさらに備えており、
前記第2リードは、前記厚さ方向において互いに反対側を向く第2主面および第2裏面を有するとともに、前記第2裏面から前記第2主面側に凹む第1凹部が形成されており、
前記ボンディングワイヤは、前記半導体素子と前記第2主面とに接続されており、
前記第2リードの前記第1凹部は、前記封止樹脂部から露出し、
前記第1めっき層は、前記第2裏面を覆う第2部を有し、
前記第2めっき層は、前記第2リードの前記第1凹部および前記第2部に接して形成されている、付記1ないし9のいずれか1つに記載の半導体装置。
付記11.
前記第1めっき層は、前記第1リードより前記ボンディングワイヤとの接着性がよい材料からなる、付記10に記載の半導体装置。
付記12.
前記第2リードは、前記第2裏面から前記第2主面側に凹み且つ前記封止樹脂部によって覆われている第2凹部を備える、付記10または11に記載の半導体装置。
付記13.
厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、
前記主面および前記裏面に第1めっき層を形成する第1めっき工程と、
前記主面に半導体素子を搭載する搭載工程と、
前記半導体素子を封止樹脂で覆う樹脂形成工程と、
前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、
前記裏面および前記溝部に第2めっき層を形成する第2めっき工程と、
前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程と、
を備える、半導体装置の製造方法。
付記14.
前記溝部形成工程では、第1ブレードでのハーフカットダイシングにより前記溝部を形成し、
前記切断工程では、前記第1ブレードより薄い第2ブレードでのフルカットダイシングにより除去を行う、付記13に記載の半導体装置の製造方法。
付記15.
前記溝部形成工程では、前記厚さ方向に直交する第1方向に沿って延びる第1溝部と、前記第1溝部に直交する第2溝部とを形成する、付記13または14に記載の半導体装置の製造方法。
付記16.
前記切断工程は、前記第1溝部に沿う第1除去領域において除去を行う第1切断工程と、前記第2溝部に沿う第2除去領域において除去を行う第2切断工程とを備える、付記15に記載の半導体装置の製造方法。
A1~A4:半導体装置
1 :第1リード
110 :搭載部
111 :搭載部主面
112 :搭載部裏面
113 :搭載部凹部
120 :端子部
121 :端子部主面
122 :端子部裏面
123 :端子部端面
124 :端子部凹部
130 :連結部
131 :連結部主面
132 :連結部裏面
133 :連結部端面
2 :第2リード
210 :ワイヤボンディング部
211 :ワイヤボンディング部主面
212 :ワイヤボンディング部裏面
213 :ワイヤボンディング部凹部
220 :端子部
221 :端子部主面
222 :端子部裏面
223 :端子部端面
224 :端子部凹部
230 :連結部
231 :連結部主面
232 :連結部裏面
233 :連結部端面
3 :第3リード
310 :ワイヤボンディング部
311 :ワイヤボンディング部主面
312 :ワイヤボンディング部裏面
313 :ワイヤボンディング部凹部
320 :端子部
321 :端子部主面
322 :端子部裏面
323 :端子部端面
324 :端子部凹部
330 :連結部
331 :連結部主面
332 :連結部裏面
333 :連結部端面
41 :第1めっき層
411 :Niめっき層
412 :Pdめっき層
413 :Auめっき層
42 :第2めっき層
6 :半導体素子
60 :素子本体
61 :第1電極
62 :第2電極
63 :第3電極
71,72:ボンディングワイヤ
8 :封止樹脂部
81 :樹脂主面
82 :樹脂裏面
83 :樹脂第1側面
84 :樹脂第2側面
85,86:樹脂凹部
900 :リードフレーム
901 :主面
902 :裏面
903 :凹部
904 :溝部
904a :底面
904b :側面
905 :溝部
905a :底面
905b :側面
906 :貫通孔
911 :第1めっき層
912 :第2めっき層
920 :封止樹脂
951 :第1ブレード
952 :第2ブレード
970 :保護テープ
S1 :第1除去領域
S2 :第2除去領域
S3 :溝部形成領域
S4 :第2溝部形成領域
1 :第1リード
110 :搭載部
111 :搭載部主面
112 :搭載部裏面
113 :搭載部凹部
120 :端子部
121 :端子部主面
122 :端子部裏面
123 :端子部端面
124 :端子部凹部
130 :連結部
131 :連結部主面
132 :連結部裏面
133 :連結部端面
2 :第2リード
210 :ワイヤボンディング部
211 :ワイヤボンディング部主面
212 :ワイヤボンディング部裏面
213 :ワイヤボンディング部凹部
220 :端子部
221 :端子部主面
222 :端子部裏面
223 :端子部端面
224 :端子部凹部
230 :連結部
231 :連結部主面
232 :連結部裏面
233 :連結部端面
3 :第3リード
310 :ワイヤボンディング部
311 :ワイヤボンディング部主面
312 :ワイヤボンディング部裏面
313 :ワイヤボンディング部凹部
320 :端子部
321 :端子部主面
322 :端子部裏面
323 :端子部端面
324 :端子部凹部
330 :連結部
331 :連結部主面
332 :連結部裏面
333 :連結部端面
41 :第1めっき層
411 :Niめっき層
412 :Pdめっき層
413 :Auめっき層
42 :第2めっき層
6 :半導体素子
60 :素子本体
61 :第1電極
62 :第2電極
63 :第3電極
71,72:ボンディングワイヤ
8 :封止樹脂部
81 :樹脂主面
82 :樹脂裏面
83 :樹脂第1側面
84 :樹脂第2側面
85,86:樹脂凹部
900 :リードフレーム
901 :主面
902 :裏面
903 :凹部
904 :溝部
904a :底面
904b :側面
905 :溝部
905a :底面
905b :側面
906 :貫通孔
911 :第1めっき層
912 :第2めっき層
920 :封止樹脂
951 :第1ブレード
952 :第2ブレード
970 :保護テープ
S1 :第1除去領域
S2 :第2除去領域
S3 :溝部形成領域
S4 :第2溝部形成領域
Claims (16)
- 厚さ方向において互いに反対側を向く第1主面および第1裏面と、前記第1裏面から前記第1主面側に凹む第1凹部と、を有する第1リードと、
前記第1主面に搭載された半導体素子と、
前記半導体素子を覆う封止樹脂部と、
前記第1主面および前記第1裏面に接して形成された第1めっき層と、
第2めっき層と、
を備え、
前記第1凹部は、前記封止樹脂部から露出し、
前記第1めっき層は、前記第1裏面を覆う第1部を有し、
前記第2めっき層は、前記第1凹部および前記第1部に接して形成されている、半導体装置。 - 前記第1めっき層は、前記第1凹部の形成に伴うバリの発生を抑制する、請求項1に記載の半導体装置。
- 前記第1めっき層は、Niを含み且つ前記第1リードに接する第1層を備える、請求項1または2に記載の半導体装置。
- 前記第1めっき層は、Auを含み且つ前記第2めっき層に接する第2層を備える、請求項3に記載の半導体装置。
- 前記第1めっき層は、Pdを含み且つ前記第1層に接する第3層を備える、請求項3または4に記載の半導体装置。
- 前記第2めっき層は、前記第1リードよりはんだ濡れ性が高い材料からなる、請求項1ないし5のいずれか1つに記載の半導体装置。
- 前記第2めっき層はSnを含んでいる、請求項1ないし6のいずれか1つに記載の半導体装置。
- 前記第1リードは、Cuを含んでいる、請求項1ないし7のいずれか1つに記載の半導体装置。
- 前記第1リードは、前記第1裏面から前記第1主面側に凹み且つ前記封止樹脂部によって覆われている第2凹部を備える、請求項1ないし8のいずれか1つに記載の半導体装置。
- 前記第1リードから離間した第2リードと、ボンディングワイヤとをさらに備えており、
前記第2リードは、前記厚さ方向において互いに反対側を向く第2主面および第2裏面を有するとともに、前記第2裏面から前記第2主面側に凹む第1凹部が形成されており、
前記ボンディングワイヤは、前記半導体素子と前記第2主面とに接続されており、
前記第2リードの前記第1凹部は、前記封止樹脂部から露出し、
前記第1めっき層は、前記第2裏面を覆う第2部を有し、
前記第2めっき層は、前記第2リードの前記第1凹部および前記第2部に接して形成されている、請求項1ないし9のいずれか1つに記載の半導体装置。 - 前記第1めっき層は、前記第1リードより前記ボンディングワイヤとの接着性がよい材料からなる、請求項10に記載の半導体装置。
- 前記第2リードは、前記第2裏面から前記第2主面側に凹み且つ前記封止樹脂によって覆われている第2凹部を備える、請求項10または11に記載の半導体装置。
- 厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、
前記主面および前記裏面に第1めっき層を形成する第1めっき工程と、
前記主面に半導体素子を搭載する搭載工程と、
前記半導体素子を封止樹脂で覆う樹脂形成工程と、
前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、
前記裏面および前記溝部に第2めっき層を形成する第2めっき工程と、
前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程と、
を備える、半導体装置の製造方法。 - 前記溝部形成工程では、第1ブレードでのハーフカットダイシングにより前記溝部を形成し、
前記切断工程では、前記第1ブレードより薄い第2ブレードでのフルカットダイシングにより除去を行う、請求項13に記載の半導体装置の製造方法。 - 前記溝部形成工程では、前記厚さ方向に直交する第1方向に沿って延びる第1溝部と、前記第1溝部に直交する第2溝部とを形成する、請求項13または14に記載の半導体装置の製造方法。
- 前記切断工程は、前記第1溝部に沿う第1除去領域において除去を行う第1切断工程と、前記第2溝部に沿う第2除去領域において除去を行う第2切断工程とを備える、請求項15に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE112020000826.6T DE112020000826T5 (de) | 2019-02-15 | 2020-02-07 | Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils |
CN202080014266.5A CN113424311A (zh) | 2019-02-15 | 2020-02-07 | 半导体器件和半导体器件的制造方法 |
US17/425,212 US20220084912A1 (en) | 2019-02-15 | 2020-02-07 | Semiconductor device and method for manufacturing semiconductor device |
JP2020572222A JP7382354B2 (ja) | 2019-02-15 | 2020-02-07 | 半導体装置、および、半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019025016 | 2019-02-15 | ||
JP2019-025016 | 2019-02-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020166512A1 true WO2020166512A1 (ja) | 2020-08-20 |
Family
ID=72044432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/004860 WO2020166512A1 (ja) | 2019-02-15 | 2020-02-07 | 半導体装置、および、半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220084912A1 (ja) |
JP (1) | JP7382354B2 (ja) |
CN (1) | CN113424311A (ja) |
DE (1) | DE112020000826T5 (ja) |
WO (1) | WO2020166512A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115116977A (zh) * | 2021-03-18 | 2022-09-27 | 株式会社东芝 | 半导体装置及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005038927A (ja) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2008112961A (ja) * | 2006-10-04 | 2008-05-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2012109529A (ja) * | 2010-09-16 | 2012-06-07 | Hitachi Cable Ltd | 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置 |
JP2014007287A (ja) * | 2012-06-25 | 2014-01-16 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2017201675A (ja) * | 2016-05-02 | 2017-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018190882A (ja) * | 2017-05-10 | 2018-11-29 | ローム株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3789443B2 (ja) * | 2003-09-01 | 2006-06-21 | Necエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
CN102117753A (zh) * | 2010-01-05 | 2011-07-06 | 飞思卡尔半导体公司 | 封装半导体器件的方法 |
US20130098659A1 (en) * | 2011-10-25 | 2013-04-25 | Yiu Fai KWAN | Pre-plated lead frame for copper wire bonding |
US10242934B1 (en) * | 2014-05-07 | 2019-03-26 | Utac Headquarters Pte Ltd. | Semiconductor package with full plating on contact side surfaces and methods thereof |
US9391007B1 (en) * | 2015-06-22 | 2016-07-12 | Nxp B.V. | Built-up lead frame QFN and DFN packages and method of making thereof |
JP6721346B2 (ja) * | 2016-01-27 | 2020-07-15 | ローム株式会社 | 半導体装置 |
US10388616B2 (en) * | 2016-05-02 | 2019-08-20 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10366943B2 (en) * | 2017-09-16 | 2019-07-30 | Amkor Technology, Inc. | Packaged electronic device having stepped conductive structure and related methods |
-
2020
- 2020-02-07 DE DE112020000826.6T patent/DE112020000826T5/de active Pending
- 2020-02-07 CN CN202080014266.5A patent/CN113424311A/zh active Pending
- 2020-02-07 US US17/425,212 patent/US20220084912A1/en active Pending
- 2020-02-07 WO PCT/JP2020/004860 patent/WO2020166512A1/ja active Application Filing
- 2020-02-07 JP JP2020572222A patent/JP7382354B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005038927A (ja) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2008112961A (ja) * | 2006-10-04 | 2008-05-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2012109529A (ja) * | 2010-09-16 | 2012-06-07 | Hitachi Cable Ltd | 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置 |
JP2014007287A (ja) * | 2012-06-25 | 2014-01-16 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2017201675A (ja) * | 2016-05-02 | 2017-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018190882A (ja) * | 2017-05-10 | 2018-11-29 | ローム株式会社 | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115116977A (zh) * | 2021-03-18 | 2022-09-27 | 株式会社东芝 | 半导体装置及其制造方法 |
JP7450575B2 (ja) | 2021-03-18 | 2024-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20220084912A1 (en) | 2022-03-17 |
JP7382354B2 (ja) | 2023-11-16 |
DE112020000826T5 (de) | 2021-10-28 |
CN113424311A (zh) | 2021-09-21 |
JPWO2020166512A1 (ja) | 2021-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
JP5141076B2 (ja) | 半導体装置 | |
TWI627721B (zh) | 半導體裝置之製造方法 | |
JP2005353700A (ja) | 面実装型電子部品とその製造方法 | |
JP2006294701A (ja) | 半導体装置及びその製造方法 | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
JP2013197209A (ja) | 半導体装置及びその製造方法 | |
JP6752639B2 (ja) | 半導体装置の製造方法 | |
JP2022168158A (ja) | 半導体装置 | |
US8193643B2 (en) | Semiconductor device and method for fabricating the same | |
WO2020166512A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP7147501B2 (ja) | 半導体装置の製造方法 | |
WO2008075686A1 (ja) | 配線基板およびその製造方法 | |
JP5383407B2 (ja) | 多数個取り配線基板 | |
JP7173487B2 (ja) | 半導体装置 | |
JP2019057587A (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018085487A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5011879B2 (ja) | 半導体装置及びリードフレーム組立体の製法 | |
WO2023058487A1 (ja) | 電子装置 | |
TWI814424B (zh) | 薄型化半導體封裝件及其封裝方法 | |
WO2022113661A1 (ja) | 半導体装置 | |
JP2008251596A (ja) | プリント配線基板の配線パターン | |
JP2020205365A (ja) | 電子装置 | |
JP2021034573A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20754880 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020572222 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20754880 Country of ref document: EP Kind code of ref document: A1 |