JP5006108B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5006108B2
JP5006108B2 JP2007146465A JP2007146465A JP5006108B2 JP 5006108 B2 JP5006108 B2 JP 5006108B2 JP 2007146465 A JP2007146465 A JP 2007146465A JP 2007146465 A JP2007146465 A JP 2007146465A JP 5006108 B2 JP5006108 B2 JP 5006108B2
Authority
JP
Japan
Prior art keywords
conductive film
layer
film
pixel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007146465A
Other languages
English (en)
Other versions
JP2008300260A (ja
Inventor
長谷川  篤
尚紀 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2007146465A priority Critical patent/JP5006108B2/ja
Priority to CN200810109802.0A priority patent/CN101315945B/zh
Priority to US12/155,206 priority patent/US8729794B2/en
Publication of JP2008300260A publication Critical patent/JP2008300260A/ja
Application granted granted Critical
Publication of JP5006108B2 publication Critical patent/JP5006108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/856Arrangements for extracting light from the devices comprising reflective means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/878Arrangements for extracting light from the devices comprising reflective means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

表示装置の画素構造に関する。
アクティブマトリクス型の表示装置の一つに、有機EL表示装置(Organic electroluminescent display device)がある。
この有機EL表示装置を表示面の向きと有機EL素子の形成面との関係から分類すると、(1)有機EL素子の形成面の裏面側を表面とするボトムエミッション型と、(2)ボトムエミッション型とは逆に有機EL素子の形成面側を表面とするトップエミッション型とに大別される。
トップエミッション型(TE型)のアクティブマトリクス(AM)有機EL表示装置(OLED)の従来技術として特許文献1や特許文献2がある。
AM-OLEDは、ガラス基板上にアクティブ素子を備えている。アクティブ素子よりも上層にアクティブ素子と接続された画素電極を備えている。このアクティブ素子と画素電極との間には、第1層間絶縁膜がある。
特許文献1には、第1層間絶縁膜の上にITO(Indium Tin-Oxide)又は金属の画素電極を用いたTE型AM-OLEDが開示されている。
特許文献2には、第1層間絶縁膜の上に画素毎に分離されたAlの反射膜を備えた構造が開示されている。さらに、この文献には、この反射膜の上にはさらに二酸化シリコン(SiO2)や窒化シリコン(SiN)で構成されたシリコン系の第2層間絶縁膜を備え、この第2層間絶縁膜の上に、ITOで構成された画素電極を備えたTE型AM-OLEDが開示されている。
特開2007-103098号公報 特開2007-102181号公報
特許文献1のように、TE型AM-OLEDの画素電極をアルミニウム(以下、「Al」と表記する。)が剥き出しである場合、画素電極の上のバンクをエッチングする際に生じるヒロック等により表面が荒れやすくなり、安定したホールの注入が不可能になる。
特許文献2に記載されている反射膜と透明導電膜の画素電極との間にシリコン系の層間絶縁膜を介在させる構造は、通常、スパッタ(反射膜)、CVD(層間絶縁膜)、スパッタ(透明導電膜)の順に形成するのが一般的であり、シリコン系の層間絶縁膜を設ける分だけプロセスが多くなる。
本発明者らは、特許文献2に記載されたシリコン系の層間絶縁膜を形成しない構造を検討した。
スパッタで成膜したAl/モリブデンタングステン合金(MoW)を、一括でウェットエッチングして反射膜を形成した後、その上に直接ITOを画素電極として形成した。具体的には、ITOをスパッタで成膜し、反射膜の外縁を覆うパターンにウェットエッチングした。このように、ITOでAlの反射膜の外縁を覆っているので、ITOとAlが同時に露出することがないので、レジスト剥離液中における電池反応がほとんどおきなくなり、Alの表面にシリコン系の絶縁膜を形成する必要がなくなるので、プロセスを簡略化できる。また、アクティブ素子との電気的な接続はAl/MoWの層で行うのではなく、ITO同士で直接行うようにした。従って、反射層を電極に兼用するよりも、発光層への電流注入効率が向上する。
また、特許文献2には、全画素共通の共通電極の面内における抵抗を均一にするために、補助配線を用いることが開示されている。そして、その一例として、画素電極と同層に補助配線を形成し、バンクに開口を設けて共通電極とそのコンタクトホールで接続することが開示されている。
この特許文献2のように、補助配線と画素電極とが同じ層構造、同じプロセスで形成することが低コストの基本である。
しかし、補助配線をITOで形成すると、ITOの抵抗が金属や合金の配線に比べて高いため、共通電極の抵抗を下げる効果は小さい。
そこで、本発明者らは、画素電極となるITOと反射膜となるAlの積層構造をそのまま補助配線として用いることを考えた。補助配線の機能を考えれば、Alの積層構造に電流が流れなければ効果が小さい。Alに電流を流すためには、ITOとAlの間の界面の抵抗を低くすることが重要である。この抵抗は、Alの自然酸化膜だけでなく、Alが拡散し、厚くアルミナが形成されることにより高まる。
配線の積層構造でも同様の問題があり、高融点金属の酸化物はアルミナよりも抵抗が小さいため、MoW等の高融点金属の導電膜をAlの上面ITOの界面に配置することで対処されてきた。
しかし、高融点金属の多くは反射率が低いため、補助配線と同じ層の金属膜で表示装置の反射膜を形成すると、画素の反射率を下げることになってしまう。反射率が低下すると、結果的に寿命が縮まることになる。従って、従来の配線の積層構造の手法は、単純には適用できない。
そこで、本発明者らは、反射率を低下させずに、高い補助配線の効果を得られるようにする構造も考え出した。
まず、本発明者らは、ITO2(最上層)/Al/MoW(「Al/MoW」で中間層)/ITO1(最下層)の積層構造を採用し、ITO1とITO2を直接接続するようにすることを考えた。ITO2とAlとの界面はアルミナが生成されるが、中間層の下面でAlはMoWを介してITO1と通電が可能であるので、Al/MoW自体も補助配線として利用可能になっている。
さらに、好適な構造例1として、積層構造の各層の外縁(幅)が以下の式1の関係を満たし、さらに、最上層が中間層の露出面を覆い、さらに、中間層が最下層の露出面を覆う構造を考え出した。
ITO1<Al≒MoW(一括エッチング)<ITO2 ・・・ 式1
但し、中間層の一部にコンタクトホールや切り欠き(式1の例外)を設けて、ITO1とITO2を直接接続する。
この積層構造は、最上層が中間層全体を覆い、さらに、中間層が最下層全体を覆っているので、中間層のAlとITO1又はITO2とがレジスト剥離液に同時に直接接する可能性が低くなっている。
また、好適な構造例2として、積層構造の各層の幅が以下の式2の関係を満たし、さらに、中間層(Al/MoW)の外縁が最下層の外縁と同じ又は内側にあり、ITO2でITO1の露出面を覆い、中間層の上に載っているITO2(最上層)と、中間層の端から露出しているITO1(最下層)との接続を確保した構造を考え出した。
Al≒MoW(一括エッチング)≦ITO1<ITO2 ・・・ 式2
このように、最下層のITO1が中間層から露出しているので、レジスト剥離液に最下層のITO1と中間層のAlが接するが、最上層のITO2と中間層は、レジスト剥離液に接しないので、最上層のITO2に起因した電池反応は抑制できる。
なお、これらの下層のITO1に代え、Crを適用することも可能である。
また、これらの構造例1と構造例2は、画素電極及び補助配線の一方のみに適用してもよく、また、同じ構造例を双方に適用したり、一方には構造例1を適用し、他方には構造例2を適用することも可能である。
本発明によれば、高反射率と配線の低抵抗化を実現した表示装置を提供することができる。
本発明を適用した有機EL表示装置の実施例を以下に説明する。
図1に、有機EL表示装置の外観を示す。この有機EL表示装置は、有機EL表示パネル(以下、単にパネルとも称する。)の表示領域ARが露出する開口を備えた前面フレームFFと、有機EL表示パネルの裏面全体を覆い、前面フレームFFに固定されている裏面フレームBFと、裏面フレームBFのさらに裏面に配置された第3基板SUB3と、有機EL表示パネルと第3基板SUB3の端子PADとの間に取り付けられた第1フレキシブル回路基板FPC1と、第4基板と、第3基板と第4基板との間を接続する第2フレキシブル回路基板FPC2を備えた構造である。
前面フレームFFと裏面フレームBFとの間に挟まれた有機EL表示パネルの断面構造を図2、図3を用いて説明する。
図2は、表示面斜上方から見た有機EL表示パネルの分解図である。前面フレームFFの側から、光学フィルムOF、有機EL表示パネルPNL、放熱接着シートTDS、裏面フレームBFの順に配置されている。
図3は、図2に示したxy方向断面図で、(A)はx方向であるA-A'断面図、(B)はy方向であるB-B'断面図である。
前面フレームFFと裏面フレームBFは鉄とニッケルを主成分とする金属で構成され、アンバーやインバーと呼ばれる鉄を約36%含有する材料で構成された合金で構成された金属フレームである。なお、この金属は、インバーにニッケルを含有させたスーパーインバーで構成された金属フレームでもよい。また、ステンレスや鉄を用いた場合、廉価で容易に製造できる。
前面フレームFFは、裏面フレームBFに向かって折り曲げられた形状をしており、第1基板SUB1の表示領域よりも一回り大きい開口を備えている。
裏面フレームBFは、光学フィルムOF、第1基板SUB1、第2基板SUB2及び放熱接着シートTDSを内包できるように、前面フレームFFに向かって折り曲げられている。
また、上面は光学フィルムOF、第1基板SUB1、第2基板SUB2及び接着シートADFが収まるように、これらのいずれよりも大きな底面積を備えている。
図4に光学フィルムOFの層構造を示す。光学フィルムOFは外側から、静電・反射防止層OF1、直線偏光層OF2、接着層ADF1、1/2波長位相板OF3、接着層ADF2、1/4波長位相板OF4、接着層ADF3、視角補償層OF5、接着層ADF4、コレステリック液晶層OF6、接着層ADF5、保護層OF7の積層構造である。なお、視角補償層OF5はコレステリック液晶層による透過光の視角依存性を補償する層である。
この光学フィルムOFは、直線偏光板OF2と2層の位相板OF3,4により円偏光板を構成し、コレステリック液晶層OF6によって偏光分離フィルムを構成し、この偏光分離フィルムによって視角依存性の補償を視角補償層OF5によって行っている。この光学フィルムOFは前面フレームBFの開口よりも大きく構成されている。また、各光学フィルムOF1からOF6は、ほぼ同一サイズで、接着層ADF1からADF5もほぼ同一サイズである。
第1基板SUB1は、有機EL素子が形成され、基材がガラスである基板であって、その外形は光学フィルムOFよりも大きくなっている。また、第1基板SUB1は、一辺の周辺領域は露出しており、その露出領域に駆動回路VDRVとして、データドライバICが異方性導電フィルムACFによりCOG(Chip On Glass)実装方式で搭載されている。
第2基板SUB2は、有機EL素子及びLTPS内臓回路を封止空間内に内蔵するための封止基板であり、その外形は第1基板SUB1よりも小さく、光学フィルムOFよりも大きい。第1基板SUB1の一辺の周辺領域を露出させるように、配置されている。
また、第2基板SUB2は、凹部を備え、乾燥気密封止のために、その凹部に額縁上にバインダに溶かしたゼオライトを塗布、乾燥することで形成されたデシカントを有している。
第2基板SUB2の凹部の側壁で構成される凸部の第2基板SUB2の対向面(凸部上面)と第1基板SUB1とがスペーサが混合されたカチオン重合型の紫外線硬化樹脂接着剤で固定されている。
図5は、フレームFF,BFと光学フィルムOFを取り外した有機EL表示パネルの構造を示す図である。フレームFF,BFと光学フィルムOFを取り外した有機EL表示パネルは、前述の第1基板SUB1及び第2基板SUB2と、第1基板SUB1の外部接続端子PAD1と外部接続端子PAD2及びPAD3(図示せず)との間がフレキシブル回路基板FPC1で接続された第3基板SUB3と、第3基板SUB3の外部接続端子PAD4と外部接続端子PAD5との間がフレキシブル回路基板FPC2で接続された第4基板SUB4とを備えている。
第3基板SUB3は、第1基板SUB1の発光素子駆動用の電源IC(OP-IC)、第1基板のLTPS回路用の電源IC(LP-IC)、タイミング制御IC(TCON-IC)を備えている。
第4基板SUB4は、外部インターフェース基板であり、電源及び外部からのRGB毎の階調信号を第3基板へ各画素のLVDS等の通信規格で供給する基板である。
第1基板上の主要な構成を図6を用いて説明する。
第1基板SUB1は、表示画素領域AR、ダミー画素領域DUMR、データ線Data、電流供給線CSL、電流供給バスラインCSBL、発光制御線ILM、リセット線RES、データ線駆動回路HDRV、第1走査線駆動回路VDRV1、第2走査線駆動回路VDRV2、共通電極COM、ダミー画素DPXL、画素PXL、共通電極バスラインCDBL、共通電極コンタクトCDC、シール領域SEAL、外部端子PADを備えている。
表示画素領域ARは、第1基板SUB1の中央に配置され、マトリクス状に表示画素PXLが配置されている。
ダミー画素領域DUMRは、表示画素領域ARの周囲4辺に配置され、表示画素PXLと同じ画素レイアウトを備えている。
データ線駆動回路HDRVは、第1基板の上辺に沿って、シール領域SEAL外に配置されている。このデータ線駆動回路HDRVは、1フレーム期間を2つの期間に分けて、前半の期間に1フレーム分のデータ信号を階調信号電圧としてデータ線Dataへ供給するとともに、後半の期間に三角波を出力する。
第1走査線駆動回路VDRV1は、第1基板の左辺に沿って、シール領域SEALとダミー画素領域DUMRの間に配置されている。
第2走査線駆動回路VRV2は、第1基板の右辺に沿って、シール領域SEALとダミー画素領域DUMRの間に配置されている。
共通電極コンタクトCDCは、左右の走査線駆動回路VDRV1,VDRV2のそれぞれとシール領域SEALとの間に配置されている。この共通電極コンタクトCDCは接続パッドであり、バンクやバンクの下地絶縁膜に設けられた開口部の下に配置されている。
共通電極COMは、表示画素領域AR、ダミー画素DUMR、第1走査線駆動回路HDRV1、第2走査線駆動回路HDRV2、及び共通電極コンタクトCDCを覆っている。また、共通電極COMはバンクやバンクの下地絶縁膜に設けられた開口部で共通電極コンタクトCDCに接続されている。
データ線Dataは、データ線駆動回路HDRVに電気的に接続され、上下に並ぶ各画素(DPXL、PXL)を通過するように配置されている。電流供給線CSLは、データ線Dataの間に上下に並ぶ各画素(DPXL、PXL)を通過するように配置されている。電流供給バスラインCSBLは、各電流供給線CSLを接続し、外部端子PADまで引き回す配線であり、データ線駆動回路VDRVの左右を通って外部端子に接続されている。発光制御線ILMは、第1走査線駆動回路VDRV1に電気的に接続され、左右に並ぶ各画素(DPXL、PXL)を通過するように接続されている。リセット線RESは、第2走査線駆動回路VDRV2に電気的に接続され、左右に並ぶ各画素(DPXL、PXL)を通過するように接続されている。なお、表示画素PXLを通過する、データ線Data、電流供給線CSL、発光制御線ILM及びリセット線RESは信号を供給できるようになっているが、ダミー画素DPXLを通過する配線には信号が供給されないように配線を切断されており、ダミー画素DPXLが発光しないようになっている。外部端子PADは、第1基板SUB1の上辺に並んでいる。シール領域SEALは、共通電極を囲むように配置されている。
図7に、ダミー画素DPXLと表示画素PXLのそれぞれに配置する画素回路の等価回路を示す。
前述の通り、各画素は、上下方向に伸びたデータ線Data及び電流供給線CSL、左右方向に伸びている発光制御線ILM及びリセット線RESを備えている。さらに、各画素は、容量CAPと、リセットスイッチTFT-R、発光制御スイッチTFT-I、駆動スイッチTFT-D及び有機EL素子ELDを備えている。駆動スイッチTFT-Dのソース及びドレインの一方は電流供給線に電気的に接続され、他方は有機EL素子ELDのアノード電極となる画素電極に電気的に接続されている。発光制御スイッチTFT-Iは、ゲートが発光制御線ILMに電気的に接続され、駆動スイッチTFT-Dと有機EL素子ELDとの間にソースとドレインが電気的に接続されている。容量CAPは、データ線Dataと駆動スイッチTFT-Dのゲートとの間に電気的に接続されている。リセットスイッチTFT-Rは、容量CAPと駆動スイッチTFT-Dの間にソースとドレインの一方が電気的に接続され、駆動スイッチTFT-Dと発光制御スイッチTFT-Iの間に他方が電気的に接続され、リセット線RESにゲートが電気的に接続されている。
この画素回路は、次のように発光制御がなされる。まず、1フレームを前半と後半に分け、前半にリセットスイッチTFT-Rと発光制御スイッチTFT-Iの双方を同時にオン状態にし、ダイオード接続された駆動スイッチTFT-D及び発光制御スイッチTFT-Iを介して電流供給線CSLから電流が流れる。この際に駆動スイッチTFT-Dのゲート電圧は有機EL素子OLEDの駆動電流に見合ったゲート電圧に引き下げられる。次に、発光制御線ILMによって発光制御スイッチTFT-Iがオフすると、駆動スイッチTFT-Dのドレイン端は電源電圧から閾値電圧Vthを引いた電圧値に向かって飽和し、その時点で駆動スイッチTFT-Dはオフする。リセット線RESによってリセットスイッチTFT-Rがオフすることによって、データ線Dataから供給された階調電圧と上記閾値電圧Vthの差が容量CAPに記憶され、画素への階調電圧の書込みが完了する。
次いで、階調電圧の書込みが次の行の画素に移行し、当該画素は後半の発光期間へ移行する。発光制御スイッチTFT-Iをオン、リセットスイッチTFT-Rをオフの状態にしたまま、データ線Dataに三角波を供給する。駆動スイッチTFT-Dのゲートに、三角波の電圧と容量CAPに記憶された電圧の和が印加され、駆動スイッチTFT-Dのゲート電圧が閾値電圧を越えた時点で駆動スイッチTFT-Dがターンオンして発光が開始し、閾値電圧よりも低くなった時点で駆動スイッチTFT-Dがターンオフして発光を中止する。つまり、三角波電圧を容量CAPを介して駆動スイッチTFT-Dのゲートに印加しているので、階調電圧によって容量CAPに保持された電圧の大きさと、三角波電圧の大きさの時間変化によって、駆動スイッチTFT-Dのゲート電圧が時間とともに変化し、駆動スイッチTFT-Dの閾値電圧Vthを越える期間が制御される。
<画素の従来態様>
次に、画素の従来の積層構造を説明する。
図8に、左右隣接する2画素の上面図を示す。図9は図8のA-A'断面図である。
各画素PXLは、ガラス基板SUB上に薄膜トランジスタであるスイッチTFTを複数備えている。このスイッチTFT上に絶縁膜INSが配置されている。ここまでの層を回路層CIRと称する。この絶縁膜INSには開口が配置されている。絶縁膜INSの上には、この開口を介してスイッチTFTに接続された反射金属であるAlSi/MoWで構成された画素電極兼反射膜PIX1(REF)がある。この第1画素PIX1の上には、透明導電膜(例えば、ITO)で構成された第2画素電極PIX2がある。隣接する第1画素電極及び第2画素電極を絶縁分離するバンクBANKが形成されている。このバンクは、第1画素電極PIX1の外縁と第2画素電極PIX2の外縁を覆っており、第2画素電極PIX2の中央を露出させたバンク開口BANK-Oを備えている。このバンクBANKの上には、発光層を含む有機機能層OLEが配置されている。この有機機能層OLEの上には、透明導電膜(例えば、IZO)が共通電極COMとして配置されている。この有機機能層は、第2画素電極の表面から、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層されている。
画素PXLの上下の間には、図8に示すように、補助配線COM-SUPが形成されている。具体的には、第1画素電極REFの間に、反射金属が絶縁分離された状態で配置されている。補助配線COM-SUPは、左右の画素間で共通の電極で、左右方向に長い電極である。反射膜REFのちょうど間には補助配線COM-SUPと共通電極COMとのコンタクトを確保するコンタクトホールである共通電極コンタクトホールCOM-CHが配置されている。
(画素の態様1)
本発明を適用した画素構造の態様1を図10乃至16に示す。
従来の態様と異なるのは、回路層CIRの上に形成された画素電極及び反射電極の断面構造である。
図10に、画素の断面構造を示す(図8のA-A'断面図に相当)。図11乃至16にその製造プロセスを示す。
ガラス基板SUBは、厚さ0.7mmの無アルカリガラスである。このガラス基板SUB上に、厚さ150nmの窒化シリコン層SiNと、厚み100nmの二酸化シリコン層SiO2の積層膜をP-CVDによって形成した。
この積層膜の上には、ポリシリコン層FGをP-CVDで成膜し、ホトリソでパターンニングした。ポリシリコン層FGを、薄膜トランジスタ(以下、TFT)の形成個所及び容量CAP形成箇所に、島状に形成した。このポリシリコンの代わりに、アモルファスシリコンを採用しても構わないが、本態様ではTFT特性を向上させるために、アモルファスシリコンをエキシマレーザで再結晶化させた。
このポリシリコン層FGの上に、ゲート絶縁層GIを形成した。本実施例では、ゲート絶縁層GIとして、TEOS膜と言われるP-CVDで成膜された厚さ110nmの二酸化シリコンSiO2で構成した。
ゲート絶縁層GIの上の、ポリシリコン層FGのチャンネル領域と重なる位置に、金属ゲート電極層SGを形成した。金属ゲート電極層SGは、スパッタで厚さ150nmのMoWを成膜し、ホトリソによるパターン加工を施すことで形成した。
金属ゲート電極層SGの上とゲート絶縁層GIの上に、第1層間絶縁膜INS1を全面に形成した。第1層間絶縁膜INS1は、厚さ500nmの二酸化シリコンSiO2をP-CVDによって成膜した。なお、この第1層間絶縁膜INS1の所定位置(ソース、ドレイン領域上)に、開口を設けておいた。
ソース・ドレイン金属層SDを、最下層のソース・ドレイン金属層SDL、中間層のソース・ドレイン金属層SDM、最上層のソース・ドレイン金属層SDHの3層積層構造にした。なお、第1層間絶縁膜INS1の前述の開口でポリシリコン層FGと接触するようなパターンにして第1コンタクトホールを形成した。積層構造は、基板側からMoW(75nm)/AlSi(500nm)/MoW(38nm)の積層構造となるように、スパッタで成膜し、ホトリソで配線のパターンに加工した。ここまで製造した基板の断面構造図は、図11である。
第1層間絶縁膜INS1の上とソース・ドレイン金属層SDHの上に、第2層間絶縁膜INS2を全面に形成した。第2層間絶縁膜INS2は、プラズマCVDによって厚さ500nmの窒化シリコンSiN形成した。その上に、さらに、塗布、焼成して1μmの厚みにしたアクリル、ポリイミド又はエポキシで構成された有機絶縁膜を形成した。この第2層間絶縁膜INS2は、第1コンタクトホールとはずれた位置に、開口を設けた。この開口は画素電極によって第2コンタクトホールとなる。これにより、コンタクト不良の抑制やコンタクトホールの接地面積を小さくする効果を得ている。ここまでの層が回路層CIRである。ここまで製造した基板の断面構造図は、図12である。
回路層CIRの最上層である第2層間絶縁膜INS2の上に画素電極を形成した。画素電極として、基板SUB側から順に、第1画素電極PIX1、第1反射電極REF1、第2反射電極REF2及び第2画素電極PIX2の4層をスパッタで積層し、ホトリソでパターニングした。
まず、第1画素電極PIXを、図13のように形成した。つまり、ITOのスパッタ成膜、ホトリソによって所定の画素パターンに成膜加工し、熱で結晶化した。なお、この第1画素電極PIX1はクロムCrでも構わない。
次に、第1反射電極REF1と第2反射電極REF2を図14のように形成した。つまり、連続的にスパッタでMoWとAlSiを順次成膜し、ホトリソによって所定の画素パターンに成膜加工した。この加工パターンは第1画素電極PIX1よりも大きく、そして、第1画素電極PIX1全てを覆うパターンである。
次に、第2画素電極PIX2を、図15のように形成した。つまり、ITOのスパッタ成膜、ホトリソによって所定の画素パターンに成膜加工し、熱で結晶化した。
この第1画素電極PIX1と第2画素電極PIX2を、第1反射電極REF1と第2反射電極REF2の中間層に形成されたコンタクトホールPIX-CHで接触させた。
第1反射電極REF1と第2反射電極REF2は同一パターンとし、コンタクトホールPIX-CHを除いて第1画素電極PIX1の全体を覆うパターンとした。
第2画素電極PIX2を、第1反射電極REF1及び第2反射電極REF2の全体を覆うパターンとした。
画素電極となる積層構造の各層の幅が以下の式1の関係を満たし、さらに、最上層が中間層の露出面(上面)全体を覆い、さらに、中間層が最下層の露出面(上面)全体を覆う構造とした。
PIX1(ITO1)<REF2(AlSi)≒REF1(MoW)(一括エッチング)<PIX2(ITO2)・・・式1
但し、中間層の一部にコンタクトホールや切り欠き(式1の例外)を設けて、ITO1とITO2を直接接続する。
この積層構造は、最上層が中間層全体を覆い、さらに、中間層が最下層全体を覆っているので、中間層のAlとITO1又はITO2とがレジスト剥離液に同時に直接接する可能性が低くなっている。
次に、図16の通り、第1画素電極PIX1、第1反射電極REF1、第2反射電極REF2及び第2画素電極PIX2の4層全ての外縁全てをバンクBANKで覆った。バンクBANKは、P-CVDで形成されたSiNで構成し、隣接する第2画素電極PIX2の間の絶縁性を確保する構成とした。また、バンクBANKから第2画素電極PIX2を露出させる開口を形成した。なお、バンクBANKは、ポリイミドのような有機絶縁膜でも構わない。
第2画素電極PIX2及びバンクBANK上の有機物を除去するために、バンクBANKを形成した後、有機機能層OLEを形成する前に、第2画素電極PIX2及びバンクBANKの表面に対して酸素プラズマ処理を施した。このことにより、露出している第2画素電極PIX2の表面の酸素濃度は、バンクBANKの下に隠れた第2画素電極PIX2表面の酸素濃度よりも、高い値を示すようになった。この際、第2画素電極PIX2の仕事関数調整を行うために、UV照射を行った。この酸素プラズマ処理とUV照射とを行うことで、仕事関数を4.8eVから5.3eVまで変化した。
有機機能層OLEのうちホール注入層、ホール輸送層、及び発光層を、第2画素電極PIX2のバンクBANKで囲まれた開口領域とバンクBANK上面にストライプパターンで形成し、電子輸送層を全画素共通の全面パターン(所謂ベターパターン)で蒸着し、電子注入層であるCsCOと電子輸送層の電子輸送材料の共蒸着膜をベターパターンで蒸着した。なお、ストライプパターンに代えてデルタパターンでも構わない。
これらの有機機能層OLEの上にIZO(酸化インジウム亜鉛)の共通電極COMをスパッタで成膜し、ホトリソにより全画素共通パターンにパターニングした。
(補助配線の態様1)
補助配線に本発明を適用した態様1を示す。
図17に、本態様における図8のB-B'断面図に相当する断面図を示し、図18に、本態様における図8のC-C'断面図に相当する断面図を示す。
回路層CIRの上に、基板SUBから順に、第1画素電極PIX1、第1反射電極REF1、第2反射電極REF2、第2画素電極PIX2の4層と同じ材料、同じ層構造、同時プロセスで第1補助配線COM-SUP1〜第4補助配線COM-SUP4の4層をそれぞれ積層形成した。
第1補助配線COM-SUP1はITO又はCrで構成し、図17及び18に示すとおり、最も細い形状とした。
第2補助配線COM-SUP2はMoW、第3補助配線COM-SUP3はAlSiで構成され、第2補助配線と第3補助配線COM-SUP3は、同じパターンとした。第3補助配線COM-SUP3の表面には酸化膜であるアルミナができているので、第2補助配線COM-SUP2及び第3補助配線COM-SUP3の一部を反射電極のホトリソ時に除去して開口を形成した。このコンタクトホールにより、第1補助配線COM-SUP1とこの後形成する第4補助配線COM-SUP4との電気的な導通を確保した。
第4補助配線COM-SUP4は第3補助配線COM-SUP3の上面と側面を覆うように形成されている。
この4層の補助配線はバンクBANKで外縁が覆われ、中央が一部だけが開口している。この開口の上から共通電極COMとなるIZOをスパッタ成膜、ホトリソ加工するので、第4補助配線COM-SUP4と共通電極COMとの電気的な導通が確保された構造となっている。
つまり、図8では、この第1補助配線COM-SUP1、第2補助配線COM-SUP2、第3補助配線COM-SUP3及び第4補助配線COM-SUP4は同一パターンとして描画したが、この態様では補助配線においても、積層構造の各層の幅が以下の式1の関係を満たし、さらに、最上層が中間層の露出面を覆い、さらに、中間層が最下層の露出面を覆う構造とした。
第1補助配線COM-SUP1(ITO1)<第2補助配線COM-SUP2(MoW)≒第3補助配線COM-SUP3(AlSi)<第4補助配線COM-SUP4(ITO2)・・・式3
但し、中間層の一部にコンタクトホールや切り欠き(式1の例外)を設けて、第1補助配線COM-SUP1と第4補助配線COM-SUP4を直接接続する。
(補助配線の態様2)
次に、補助配線に本発明を適用した態様2を示す。
図19に、図8のB-B'断面図に相当する断面図を示し、図20に、図8のC-C'断面図に相当する断面図を示す。
回路層CIRの上に、第1反射電極REF1と第2反射電極REF2と同層の反射性の金属で構成された第2補助配線COM-SUP2と第3補助配線COM-SUP3とを反射電極と同じプロセスで同時に形成した。第3補助配線COM-SUP3の上に、第2画素電極PIX2と同層のITOで構成された第4補助配線COM-SUP4を第2画素電極ITO2と同じプロセスで同時に形成した。この第4補助配線COM-SUP4の上に開口BANK-Oを備えたバンクBANKを配置した。
つまり、図8では、この第2、第3補助配線COM-SUP2、3と第4補助配線COM-SUP4は同一パターンとして描画したが、この態様では、図20で示すように、下層の第2,第3補助配線COM-SUP2,3は上層の第4補助配線COM-SUP4よりも幅を狭くし、下層の第2,第3補助配線COM-SUP2,3の全体は上層の第4補助配線COM-SUP4によって覆われるようにした。
(補助配線の態様3)
次に、補助配線に本発明を適用した態様3を示す。
図21に、図8のB-B'断面図に相当する断面図を示し、図22に、図8のC-C'断面図に相当する断面図を示す。
図22の構造は、回路層CIRの上に、第1反射電極REF1と第2反射電極REF2と同層の反射性の金属で構成された第2補助配線COM-SUP2と第3補助配線COM-SUP3とを反射電極と同じプロセスで同時に形成した。第3補助配線COM-SUP3の上に、第2画素電極PIX2と同層のITOで構成された第4補助配線COM-SUP4を第2画素電極ITO2と同じプロセスで同時に形成した。この第4補助配線COM-SUP4の上に開口BANK-Oを備えたバンクBANKを配置した。IZOで構成された共通電極COMをその上から配置し、開口BANK-Oで第4補助配線COM-SUP4と接続した。
図22の構造は、図17の第2補助電極COM-SUP2及び第3補助電極COM-SUP3よりも、第1補助電極COM-SUP1及び第4補助電極COM-SUP4の方が幅広く、第1補助電極COM-SUP1の全体を、第4補助電極COM-SUP4で覆っている点に特徴がある。そして、コンタクトホールSUP-CHを設ける代わりに、第2補助電極COM-SUP2及び第3補助電極COM-SUP3の横から、第1補助電極COM-SUP1と第4補助電極COM-SUP4を接続している。
図8では、この第1補助電極COM-SUP1〜第4補助配線COM-SUP4は同一パターンとして描画したが、この態様では、積層構造の各層の幅が以下の式2の関係を満たし、さらに、中間層(第3補助電極COM-SUP3/第2補助電極COM-SUP2)の外縁が最下層(第1補助電極COM-SUP1)の外縁と同じ又は内側にあり、最上層(第4補助電極COM-SUP4)で最下層の露出面を覆い、中間層の上に載っている最上層と中間層の端から露出している最下層とを接続することで、電気的な接続を確保した構造である。
第2補助電極COM-SUP2≒第3補助電極COM-SUP3≦第1補助電極COM-SUP1<第4補助電極COM-SUP4 ・・・ 式4
このように、最下層のITOが中間層のアルミニウムから露出しているので、レジスト剥離液に最下層のITOと中間層のアルミニウムは接するが、最上層のITOと中間層のアルミニウムはレジスト剥離液に接しないので、最上層のITOに起因した電池反応は抑制できる。
なお、これらの最下層のITOの代わり、Crを適用することができる。
<画素構造の態様2>
次に、補助配線に本発明を適用した断面構造図を示す。
図23に、本態様における図8のA-A'断面図に相当する断面構造図を示す。
図10と図23との相違点は、第1画素電極PIX1を、第1反射電極REF1及び第2反射電極REF2よりも大きく形成している点である。そのことにより、第1反射電極REF1及び第2反射電極REF2にコンタクトホールPIX-CHを形成せずに、第1反射電極REF1及び第2反射電極REF2が形成されていない領域で、第1画素電極PIX1と第2画素電極PIX2との接触が可能となる。この接触が保持されることにより、第2画素電極PIX2への確実な電流供給を実現できる。
第1反射電極REF1及び第2反射電極REF2にコンタクトホールPIX-CHを形成せずに、第1反射電極REF1及び第2反射電極REF2が形成されていない外側領域で、第1画素電極PIX1と第2画素電極PIX2との接触が可能となる。この接触が保持されることにより、第2画素電極PIX2への確実な電流供給を実現できる。
つまり、画素構造の態様2は、積層構造の各層の幅が以下の式2の関係を満たし、さらに、中間層(REF2(AlSi)/REF1(MoW))の外縁が最下層の第1画素電極PIX1(ITO1)の外縁と同じ又は内側にあり、第2画素電極PIX2(ITO2)で第1画素電極PIX1の露出面を覆い、中間層の上に載っている第2画素電極PIX2と、中間層の端から露出している第1画素電極PIX1との接続を確保した構造である。
REF1(Mo)≒REF2(AlSi)≦PIX1(ITO1)<PIX2(ITO2) ・・・ 式2
このように、最下層のITO1が中間層から露出しているので、レジスト剥離液に最下層のITO1と中間層のAlが接するが、最上層のITO2と中間層は、レジスト剥離液に接しないので、最上層のITO2に起因した電池反応は抑制できる。
なお、これらの下層のITO1に代え、Crを適用することができる。
さらに、これらの補助配線の態様1乃至3と画素構造の態様1又は2は任意に組み合わせることができる。
有機EL表示装置の外観を示す図である。 表示面斜上方から見た有機EL表示パネルの分解図である。 図2に示したxy方向断面図で、(A)はx方向であるA-A'断面図、(B)はy方向であるB-B'断面図である。 光学フィルムOFの層構造を示す図である。 フレームFF,BFと光学フィルムOFを取り外した有機EL表示パネルのモジュール構造を示す図である。 第1基板上の主要な構成図である。 ダミー画素DPXLと表示画素PXLに配置する画素等価回路図である。 左右隣接する2画素分の上面図である。 従来態様における図8のA-A'断面図である。 画素構造の態様1における図8のA-A'断面図に相当する断面図である。 製造プロセスを示す図である。 製造プロセスを示す図である。 製造プロセスを示す図である。 製造プロセスを示す図である。 製造プロセスを示す図である。 製造プロセスを示す図である。 補助配線の態様1における図8のB-B'断面図に相当する断面図である。 補助配線の態様1における図8のC-C'断面図に相当する断面図である。 補助配線の態様2における図8のB-B'断面図に相当する断面図である。 補助配線の態様2における図8のC-C'断面図に相当する断面図である。 補助配線の態様3における図8のB-B'断面図に相当する断面図である。 補助配線の態様3における図8のC-C'断面図に相当する断面図である。 画素構造の態様2における図8のA-A'断面図に相当する断面図である。
符号の説明
PIX1・・・第1画素電極、PIX2・・・第2画素電極、REF1・・・第1反射電極、REF2・・・第2反射電極、COM-SUP1・・・第1補助配線、COM-SUP2・・・第2補助配線、COM-SUP3・・・第3補助配線、COM-SUP4・・・第4補助配線。

Claims (6)

  1. 基板上に、複数のアクティブ素子と、複数のアクティブ素子を覆う第1絶縁膜と、前記第1絶縁膜上画素毎に分離した状態で配置された導電膜と、前記アクティブ素子と前記導電膜とを導通させるため前記第1絶縁膜に設けられたスルーホールと、前記導電膜の上層に配置された発光層と、前記発光層の上層に配置された共通電極と、を備え、
    前記導電膜は、第1導電膜と第2導電膜と第3導電膜との積層膜を備え、
    前記第1導電膜は、クロムを含む材料で構成され、
    前記第1導電膜は、前記第2導電膜よりも前記基板近くに配置され、
    前記第2導電膜は、アルミニウムを含む材料で構成され、
    前記第2導電膜は、前記第1導電膜の一部を覆っており、
    前記第3導電膜は、ITOを含み、
    前記第3導電膜は、前記第1導電膜及び前記第2導電膜よりも前記共通電極に近い層であり、
    前記第1導電膜と前記第3導電膜は接触しており、
    前記接触は、前記スルーホールが形成された部分を含む領域でなされ、
    前記第2導電膜の上面は前記第3導電膜で覆われていることを特徴とする表示装置。
  2. 基板上に、複数のアクティブ素子と、複数のアクティブ素子を覆う第1絶縁膜と、前記第1絶縁膜上画素毎に分離した状態で配置された導電膜と、前記導電膜の上層に配置された発光層と、前記発光層の上層に配置された共通電極と、を備え、
    前記導電膜は、第1導電膜と第2導電膜と第3導電膜との積層膜を備え、
    前記第1導電膜は、ITO又はクロムを含む材料で構成され、
    前記第1導電膜は、前記第2導電膜よりも前記基板近くに配置され、
    前記第2導電膜は、アルミニウムを含む材料で構成され、
    前記第2導電膜は、前記第1導電膜の外縁を覆っており、
    前記第3導電膜は、ITOを含み、
    前記第3導電膜は、前記第1導電膜及び前記第2導電膜よりも前記共通電極に近い層であり、
    前記第1導電膜と前記第3導電膜は接触しており、
    前記接触は、前記第2導電膜の中の第1コンタクトホールでなされ、
    前記第2導電膜の上面は前記第3導電膜で覆われていることを特徴とする表示装置。
  3. 請求項1又は2において、
    前記第1導電膜の上面は、第3導電膜で覆われていることを特徴とする表示装置。
  4. 請求項2において、
    前記第3導電膜と共通電極との間に、前記第1導電膜の外縁を覆う第2絶縁膜を備え、
    前記第1コンタクトホールは、前記第2絶縁膜で覆われていることを特徴とする表示装置。
  5. 請求項1において、
    前記第3導電膜と共通電極との間に、前記第1導電膜の外縁を覆う第2絶縁膜を備え、
    前記第3導電膜は、前記スルーホールを介して前記アクティブ素子から電流が供給され、
    前記スルーホールは、前記第2絶縁膜で覆われていることを特徴とする表示装置。
  6. 請求項4において、
    前記第1絶縁膜中にスルーホールを備え、
    前記第3導電膜は、前記スルーホールを介して前記アクティブ素子から電流が供給され、
    前記スルーホールは、前記第2絶縁膜で覆われていることを特徴とする表示装置。
JP2007146465A 2007-06-01 2007-06-01 表示装置 Active JP5006108B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007146465A JP5006108B2 (ja) 2007-06-01 2007-06-01 表示装置
CN200810109802.0A CN101315945B (zh) 2007-06-01 2008-05-30 有机el显示装置
US12/155,206 US8729794B2 (en) 2007-06-01 2008-05-30 Display device having three layer electroconductive film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007146465A JP5006108B2 (ja) 2007-06-01 2007-06-01 表示装置

Publications (2)

Publication Number Publication Date
JP2008300260A JP2008300260A (ja) 2008-12-11
JP5006108B2 true JP5006108B2 (ja) 2012-08-22

Family

ID=40106861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007146465A Active JP5006108B2 (ja) 2007-06-01 2007-06-01 表示装置

Country Status (3)

Country Link
US (1) US8729794B2 (ja)
JP (1) JP5006108B2 (ja)
CN (1) CN101315945B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2629590A1 (en) * 2008-06-17 2013-08-21 Hitachi Ltd. An organic light-emitting device
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5435260B2 (ja) 2009-04-03 2014-03-05 ソニー株式会社 表示装置およびその製造方法
KR101041146B1 (ko) * 2009-09-02 2011-06-13 삼성모바일디스플레이주식회사 표시 장치
CN104094431B (zh) * 2012-02-03 2018-03-27 皇家飞利浦有限公司 Oled设备及其制造
WO2013128602A1 (ja) * 2012-02-29 2013-09-06 パイオニア株式会社 有機el装置及びその製造方法
CN102830857B (zh) * 2012-08-07 2016-01-20 京东方科技集团股份有限公司 触摸显示面板及其制备方法、显示装置
KR20140074740A (ko) * 2012-12-10 2014-06-18 삼성디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
CN104078597B (zh) * 2013-03-27 2016-09-07 上海和辉光电有限公司 提高oled结构中铝反射率的方法
JP6557999B2 (ja) * 2015-03-12 2019-08-14 セイコーエプソン株式会社 発光素子、電気光学装置、電子機器、及び発光素子の製造方法
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102483434B1 (ko) * 2015-05-28 2022-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106206656B (zh) * 2015-05-28 2019-11-15 乐金显示有限公司 有机发光显示装置及其制造方法
KR102545253B1 (ko) 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102452198B1 (ko) * 2015-05-28 2022-10-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) * 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102431716B1 (ko) * 2015-08-13 2022-08-12 삼성디스플레이 주식회사 색 미러 기판, 이의 제조 방법 및 색 미러 표시 장치
CN105046243B (zh) * 2015-08-25 2019-12-20 业成光电(深圳)有限公司 显示装置
KR101795579B1 (ko) * 2015-11-10 2017-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106228931A (zh) * 2016-09-23 2016-12-14 深圳市国显科技有限公司 一种新型oled显示器及其制作工艺
JP2018060743A (ja) * 2016-10-07 2018-04-12 株式会社ジャパンディスプレイ 表示装置
CN108649136B (zh) * 2018-04-27 2020-05-05 武汉华星光电半导体显示技术有限公司 一种柔性oled显示面板
US11997863B2 (en) * 2018-11-20 2024-05-28 Sony Semiconductor Solutions Corporation Display device, method for manufacturing display device, and electronic device
JP7220084B2 (ja) * 2019-01-25 2023-02-09 株式会社ジャパンディスプレイ 表示装置
CN110010003B (zh) * 2019-03-06 2021-07-06 武汉华星光电半导体显示技术有限公司 一种柔性显示面板
US11810907B2 (en) * 2021-01-27 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel structure for displays

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953320B2 (ja) * 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
JP2003323131A (ja) * 2002-05-08 2003-11-14 Sharp Corp 表示用電極基板および表示装置
KR100477746B1 (ko) * 2002-06-22 2005-03-18 삼성에스디아이 주식회사 다층 구조의 애노드를 채용한 유기 전계 발광 소자
JP2004144826A (ja) 2002-10-22 2004-05-20 Nec Corp 液晶表示装置とその製造方法
KR100527193B1 (ko) * 2003-06-03 2005-11-08 삼성에스디아이 주식회사 다층구조 화소전극을 갖는 유기전계발광소자 및 그의제조방법
JP4461726B2 (ja) * 2003-07-16 2010-05-12 ソニー株式会社 有機発光素子およびその製造方法、ならびに表示装置
KR100543005B1 (ko) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치
KR100615211B1 (ko) * 2004-02-26 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
JP2005322564A (ja) * 2004-05-11 2005-11-17 Sony Corp 表示装置の製造方法および表示装置
KR101112534B1 (ko) * 2005-03-04 2012-03-13 삼성전자주식회사 유기 발광 표시 소자 및 그 제조 방법
JP4604778B2 (ja) * 2005-03-17 2011-01-05 セイコーエプソン株式会社 有機el装置、電子機器
JP4802896B2 (ja) * 2005-09-09 2011-10-26 セイコーエプソン株式会社 電気光学装置の製造方法
JP4774891B2 (ja) * 2005-09-28 2011-09-14 カシオ計算機株式会社 表示装置及びその製造方法
JP2007103098A (ja) 2005-09-30 2007-04-19 Seiko Epson Corp 有機el装置の製造方法、有機el装置及び電子機器
KR100667081B1 (ko) * 2005-11-02 2007-01-11 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
JP4864546B2 (ja) * 2006-05-29 2012-02-01 三菱電機株式会社 有機el表示装置およびその製造方法

Also Published As

Publication number Publication date
US8729794B2 (en) 2014-05-20
CN101315945A (zh) 2008-12-03
US20080309233A1 (en) 2008-12-18
CN101315945B (zh) 2010-06-16
JP2008300260A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5006108B2 (ja) 表示装置
US10204846B2 (en) Display device
CN105609529B (zh) 窄边框大面积有机发光二极管显示器
US11054953B2 (en) Display device with integrated circuits stack structure
JP2016031499A (ja) 表示装置
JP2015069854A (ja) 有機el表示装置及び有機el表示装置の製造方法
US10134828B2 (en) Display device and method of manufacturing a display device
JP5253686B2 (ja) アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
KR102380158B1 (ko) 표시 장치 및 그 제조 방법
KR20190036617A (ko) 유기 발광 표시 장치
US11349098B2 (en) Display device with an improved sealing layer
KR20200021569A (ko) 유기 발광 표시 장치
CN110993670A (zh) Oled显示面板
KR20120080913A (ko) 유기 발광 표시 장치
CN108122947B (zh) 柔性显示装置
WO2019187151A1 (ja) 表示デバイス
US20220199729A1 (en) Display device
US20210143373A1 (en) Display device
US11462700B2 (en) Display device comprising flexible display panel
US11094774B2 (en) Organic light emitting diode display device
US11094759B2 (en) Display device and method of manufacturing display device
US11803261B2 (en) Display device
KR102567299B1 (ko) 표시 장치
US11289563B2 (en) Electrode contact structure, display control driver, and display device
CN110476198B (zh) 显示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100531

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5006108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250