WO2020141861A1 - 양면 발광 led 칩 - Google Patents

양면 발광 led 칩 Download PDF

Info

Publication number
WO2020141861A1
WO2020141861A1 PCT/KR2019/018807 KR2019018807W WO2020141861A1 WO 2020141861 A1 WO2020141861 A1 WO 2020141861A1 KR 2019018807 W KR2019018807 W KR 2019018807W WO 2020141861 A1 WO2020141861 A1 WO 2020141861A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
forming
led chip
ohmic contact
connecting portion
Prior art date
Application number
PCT/KR2019/018807
Other languages
English (en)
French (fr)
Inventor
박두진
장필국
Original Assignee
주식회사 나노엑스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 나노엑스 filed Critical 주식회사 나노엑스
Priority to CN201980087439.3A priority Critical patent/CN113228308A/zh
Priority to US17/419,623 priority patent/US20220085262A1/en
Priority to JP2021538768A priority patent/JP7466933B2/ja
Publication of WO2020141861A1 publication Critical patent/WO2020141861A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Definitions

  • the present invention relates to an LED chip that emits light on both sides.
  • it relates to a double-sided light-emitting LED chip that emits light upwards and downwards as a single LED chip.
  • An object of the present invention is to provide a structure of an LED chip that emits light on both sides.
  • Another object of the present invention is to provide a method for manufacturing the double-sided light emitting LED chip.
  • the present invention provides a P chip and an LED chip using an electroluminescent effect of a PN junction including an N layer provided in a lower direction of the P layer, the upper direction of the P layer and the N layer It provides a double-sided light-emitting LED chip, characterized in that each emitting light in the downward direction.
  • the present invention it is possible to apply as a single chip to a field requiring double-sided light emission, thereby miniaturizing the applied equipment, increasing power efficiency, and reducing manufacturing cost.
  • the double-sided light emitting LED chip manufactured according to the present invention can be manufactured in a batch process, a separate packaging process is not required.
  • the double-sided light emitting LED chip according to the present invention has an effect of increasing the light efficiency by reducing the total internal reflection of light generated from the LED.
  • FIG. 1 is a perspective view showing a double-sided light emitting LED chip according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a double-sided light emitting LED chip according to a first embodiment of the present invention.
  • Figure 3 is a perspective view showing a vertically cut by separating the double-sided light emitting LED chip according to the first embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing a P-N junction according to a first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a light emitting unit in the P direction according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an N-direction light emitting unit according to a first embodiment of the present invention.
  • FIG. 7 is a plan view showing an N-direction ohmic contact electrode according to a first embodiment of the present invention.
  • FIG. 8 is a cross-sectional view showing a coupling relationship between a P-N junction, a P-direction light emitting portion, and an N-direction light emitting portion according to the first embodiment of the present invention.
  • FIG. 9 is a flowchart illustrating a method of manufacturing a double-sided light emitting LED chip according to a first embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing a first step of forming a P-N junction according to the first embodiment of the present invention.
  • FIG. 11 is a flowchart illustrating a second step of forming the P-direction light emitting portion according to the first embodiment of the present invention.
  • FIG. 12 is a cross-sectional view showing a P-direction mesa etching step according to a first embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing a separation etching step according to a first embodiment of the present invention.
  • FIG. 14 is a cross-sectional view showing a P-direction insulation treatment step according to the first embodiment of the present invention.
  • 15 is a cross-sectional view showing a step of forming a P-direction ohmic contact electrode according to a first embodiment of the present invention.
  • 16 is a flowchart illustrating a P-direction selective plating step according to a first embodiment of the present invention.
  • 17 is a cross-sectional view showing a P-direction seed metal forming step according to the first embodiment of the present invention.
  • FIG. 18 is a cross-sectional view showing a step of forming a P-direction photoresist according to a first embodiment of the present invention.
  • 19 is a cross-sectional view showing a P-direction plating step according to a first embodiment of the present invention.
  • 20 is a cross-sectional view illustrating a P-direction photoresist removal step according to the first embodiment of the present invention.
  • 21 is a cross-sectional view showing a step of forming a P connection electrode according to a first embodiment of the present invention.
  • FIG. 22 is a cross-sectional view showing a step of forming a P connection electrode provided with a branch structure according to another embodiment of the present invention.
  • FIG. 23 is a plan view showing a P connection electrode provided with a branch structure according to another embodiment of the present invention.
  • FIG. 24 is a cross-sectional view showing a step of forming a P-direction encapsulant layer according to a first embodiment of the present invention.
  • 25 is a cross-sectional view showing a third step of applying the adhesive and attaching the supporting substrate according to the first embodiment of the present invention.
  • 26 is a cross-sectional view showing a fourth step of separating the substrate according to the first embodiment of the present invention.
  • 27 is a cross-sectional view showing a fifth step of inverting the top and bottom of the chip array according to the first embodiment of the present invention.
  • FIG. 28 is a flowchart illustrating a sixth step of forming an N-direction light emitting unit according to the first embodiment of the present invention.
  • 29 is a cross-sectional view illustrating an N-direction mesa etching step according to a first embodiment of the present invention.
  • FIG. 30 is a cross-sectional view showing an N-direction insulation processing step according to the first embodiment of the present invention.
  • FIG. 31 is a cross-sectional view showing an N-direction ohmic contact electrode forming step according to the first embodiment of the present invention.
  • FIG. 32 is a flowchart illustrating an N-direction selective plating step according to a first embodiment of the present invention.
  • FIG 33 is a cross-sectional view showing an N-direction seed metal forming step according to the first embodiment of the present invention.
  • FIG. 34 is a sectional view showing an N-direction photoresist forming step according to the first embodiment of the present invention.
  • 35 is a cross-sectional view showing an N-direction plating step according to a first embodiment of the present invention.
  • 36 is a sectional view showing an N-direction photoresist removal step according to the first embodiment of the present invention.
  • FIG. 37 is a cross-sectional view showing an N connection electrode forming step according to the first embodiment of the present invention.
  • FIG. 38 is a cross-sectional view showing an N-direction encapsulant layer forming step according to the first embodiment of the present invention.
  • 39 is a cross-sectional view showing a double-sided light emitting LED chip after removing the adhesive and the supporting substrate according to the first embodiment of the present invention.
  • FIG. 40 is a cross-sectional view showing a double-sided light emitting LED chip according to a second embodiment of the present invention.
  • 41 is a flowchart illustrating steps 2-1 of forming a P-direction light-emitting unit according to a second embodiment of the present invention.
  • FIG. 42 is a cross-sectional view showing a second P-direction insulation process according to the second embodiment of the present invention.
  • FIG. 43 is a flowchart illustrating steps 6-1 of forming an N-direction light-emitting unit according to a second embodiment of the present invention.
  • FIG 44 is a cross-sectional view showing a second N-direction ohmic contact electrode forming step according to a second embodiment of the present invention.
  • the upper side of the P layer (P) A double-sided light emitting LED chip characterized in that it emits light in the direction and in the downward direction of the N layer (N), respectively.
  • FIG. 1 is a perspective view showing a double-sided light emitting LED chip according to a first embodiment of the present invention.
  • the double-sided light emitting LED chip according to the present invention has a light emitting surface in the upper direction and the lower direction, respectively, and the shape of the light emitting surface may vary depending on the design. In this embodiment, description will be made on the basis of having a rectangular light emitting surface. According to the present invention, the double-sided light emitting LED chip emits light on both sides through upper light emission (Emit 1) and lower light emission (Emit 2) in a vertical direction from one surface.
  • the double-sided light emitting LED chip according to the present invention is provided by stacking a P-type semiconductor, an N-type semiconductor and an electrode.
  • Figure 3 is a perspective view showing a vertically cut by separating the double-sided light emitting LED chip according to the first embodiment of the present invention.
  • the double-sided light emitting LED chip includes a P-N junction 10, a P-direction connecting portion 20, and an N-direction connecting portion 30.
  • the P-N junction 10 will be described with reference to FIG. 4
  • the P-direction connecting portion 20 will be described with reference to FIG. 5
  • the N-direction connecting portion 30 will be described in detail with reference to FIG. 6.
  • the P-N junction 10 includes a P layer (P), an active layer (A), and an N layer (N), and is configured to emit light by an electroluminescent effect.
  • the PN junction 10 is an N layer (N) formed of an N-type semiconductor and provided with a predetermined first thickness, and an active layer (A) provided with a predetermined second thickness on the upper surface of the N layer (N).
  • a P layer P formed of a P-type semiconductor on the upper surface of the active layer A and provided with a predetermined third thickness.
  • the P layer P is a layer made of a P-type semiconductor in which holes are used as charge transporters, and the material may be changed according to the optical characteristics of the target LED chip. In this description, it will be described based on P-GaN.
  • the active layer (A) is a layer in which electrons and holes are combined to emit light.
  • description will be made on the basis of an InGaN or GaN layer.
  • the N layer (N) is a layer made of an N-type semiconductor in which free electrons are used as a charge transporter, and the material may be changed according to the optical characteristics of the target LED chip. In this description, it will be described based on N-GaN.
  • the P-N junction 10 may be provided with a Mesa structure so that heat can be easily generated by increasing the surface area of each layer.
  • the'mesa structure' means a structure in which a surface of each layer is engraved by a predetermined depth, a plurality of islands are formed, and an edge portion of each island is provided with vertical cliffs or slopes.
  • the P-N junction includes a P-direction mesa structure (PMS) formed on the P-layer surface and an N-direction mesa structure (NMS) formed on the N-layer surface.
  • the P-direction mesa structure PMS is a mesa structure formed by engraving from a top surface of the P layer P to a predetermined depth of the N layer N, and forms a plurality of P-direction islands 110. Depending on the design, the number of P-direction islands 110 may vary. Since the P-direction mesa structure (PMS) penetrates the active layer (A) from the upper surface of the P layer (P) and is engraved to a predetermined depth of the N layer (N), heat generated in each layer can be efficiently released.
  • the N-direction mesa structure is a mesa structure formed by being engraved to a predetermined depth from the lower surface of the N layer (N) to form a plurality of N-direction islands 120. Depending on the design, the number of N-direction islands 120 may vary. Since the N layer N is generally provided with a thicker thickness than the P layer P, the N-direction mesa structure NMS is formed only on the N layer N.
  • the P-direction insulating portion 210 and the N-direction insulating portion 220 may be provided.
  • the P-direction insulating portion 210 is a membrane-like configuration provided on the outer surface of the PN junction 10 and the outer surface of the P-direction mesa structure PMS.
  • silicon dioxide (SiO 2 ) or silicon nitride (SiN x ) may be used as the material of the P-direction insulating portion 210.
  • the N-direction insulating portion 220 is provided in contact with the lower surface of the P-direction insulating portion 210 and has a film-like configuration for insulating the edge portion of the N layer N.
  • the material of the N-direction insulating part 220 may be silicon dioxide (SiO 2 ) or silicon nitride (SiN x ).
  • the P-N junction 10 has an effect of being insulated to expose only the top surface of the P layer (P) and the top surface of the N layer (N).
  • the P-direction connecting portion 20 is provided on the upper surface of the P layer P to connect the electrodes to the P layer P, protect the upper surface of the P-N junction 10, and is configured for conversion of the P-direction emission color.
  • the P direction connecting portion 20 includes a P direction ohmic contact electrode 310, a P connection electrode 610 and a P direction encapsulant layer 710.
  • the P-direction ohmic contact electrode 310 is a configuration for forming an ohmic contact with the P layer P.
  • the P-direction ohmic contact electrode 310 is formed by depositing a predetermined thickness on the upper surface of the P layer P and the P-direction insulating portion 210, and forms an ohmic contact with each P-direction island 110.
  • indium tin oxide (ITO), NiAu alloy, or NiPt alloy may be used as the P-direction ohmic contact electrode 310 according to the present embodiment.
  • the P-direction encapsulant layer 710 protects the top surface of the P-N junction 10 and is a configuration for converting the P-direction emission color.
  • the P-direction encapsulant layer 710 is provided on the P-direction ohmic contact electrode 310 to convert the color of transmitted light.
  • the P connection electrode 610 must be connected to the P direction ohmic contact electrode 310
  • the P direction encapsulant layer 710 is provided on the top surface of the P direction ohmic contact electrode 310, but the P direction ohmic contact electrode 310 )
  • the top edge is formed to be exposed.
  • the material of the P-direction encapsulant layer 710 may be a mixture of general phosphors and silicon or silicon, Phosphor in Glass (PIG) or Remote Phosphor.
  • the P connection electrode 610 is connected to the P-direction ohmic contact electrode 310 and is configured to function as an anode.
  • the P connection electrode surrounds the side surface of the P-direction encapsulant layer 710 and is provided to be connected to the upper edge of the P-direction ohmic contact electrode 310.
  • the P connection electrode 610 acts as a reflector, thereby preventing light from escaping through the side surface of the P direction encapsulant layer 710.
  • any of alloys or metals such as Ti/Ag, Ti/Al, Ti/Au, Ag, Al, Cu, Ni, Ti/Al/Ni/Au or Cr/Ni/Au One can be used.
  • the P-direction connecting portion 20 may include a P-direction supporting metal portion 510.
  • the P-direction supporting metal part 510 is provided on the outer surfaces of the P-direction insulating part 210, the P-direction ohmic contact electrode 310, and the P-connection electrode 610, thereby connecting the PN junction 10 and the P-direction.
  • the P-direction supporting metal part 510 may be any one of metals such as Cu, CuW, Ni, or Au.
  • the P-direction seed metal 410 may be provided to form the P-direction supporting metal part 510.
  • the P-direction seed metal 410 is coated with a thin film on the outer surfaces of the P-direction insulating portion 210 and the P-direction ohmic contact electrode 310, so that the P-direction supporting metal portion 510 is in the P-direction. It may be formed by an electroplating process through the seed metal 410.
  • the N-direction connecting portion 30 is provided on the lower surface of the N layer (N) to connect the electrodes to the N layer (N), protect the lower surface of the P-N junction 10, and is configured for conversion of the N-direction luminous color.
  • the N-direction connecting portion 30 includes an N-direction ohmic contact electrode 320, an N-connection electrode 620, and an N-direction encapsulant layer 720.
  • the N-direction ohmic contact electrode 320 is configured to form an ohmic contact to the N layer N.
  • the N-direction ohmic contact electrode 320 is provided by depositing a predetermined thickness on the lower surface of the N layer (N) and the lower surface of the N-direction insulating portion 220, and forms ohmic contact with each N-direction island 120.
  • an opaque alloy material such as Ti/Al/Ni/Au or Cr/Ni/Au may be used as the N-direction ohmic contact electrode 320.
  • the N-direction ohmic contact electrode 320 is provided with an N-direction branch structure (NBS) to partially expose the lower surface of the N layer (N).
  • NSS N-direction branch structure
  • the'branch structure' means a structure including a rim portion and a branch portion extending from the rim portion in an inner direction.
  • N-direction branch structure NSS
  • N-ohmic edge portion 321 is formed at the edge portion of the N-layer N, and the N-ohmic edge portion 321 is formed.
  • N ohmic branches 322 extending in the inner direction and split into several branches are formed in each N-direction mesa structure (NMS).
  • the N-ohmic edge portion 321 is configured to be connected to the N-connection electrode 620, which will be described later, and the N-ohmic branch portion 322 is the N-ohmic edge portion 321 to increase the contact area with the N layer (N) It extends from) and is in contact with the N-direction mesa structure (NMS).
  • each N-direction mesa structure (NMS) is 10
  • the entire PN junction of each N-direction mesa structure (NMS) is 10
  • FIG. 7 a larger number of N-direction mesa structures (NMS) and N-ohmic branches 322 may be provided, and each N-direction mesa structure (NMS) may be provided with a relatively fine width relative to the entire PN junction 10.
  • the N-direction encapsulant layer 720 protects the lower surface of the P-N junction 10 and is a configuration for converting the N-direction emission color.
  • the N-direction encapsulant layer 720 is provided on the lower surface of the N-direction ohmic contact electrode 320 to convert the color of transmitted light.
  • the N connection electrode 620 needs to be connected to the N direction ohmic contact electrode 320
  • the N direction encapsulation material layer 720 is provided on the lower surface of the N direction ohmic contact electrode 320, and the N direction ohmic contact electrode 320 )
  • the bottom edge is formed to be exposed.
  • the material of the N-direction encapsulant layer 720 may be a mixture of general phosphor and silicon or silicon, Phosphor in Glass (PIG) or Remote Phosphor.
  • the N connection electrode 620 is connected to the N-direction ohmic contact electrode 320 and is configured to function as a cathode.
  • the N connection electrode surrounds the side surface of the N-direction encapsulant layer 720 and is provided to be connected to the lower edge of the N-direction ohmic contact electrode 320.
  • the N connection electrode 620 acts as a reflector, thereby preventing light from escaping through the side of the N-direction encapsulant layer 720.
  • any one of alloys or metals such as Ti/Ag, Ti/Al, Ti/Au, Ag, Al, Cu, or Ni can be used.
  • the N-direction connecting portion 30 may include an N-direction supporting metal portion 520.
  • the N-direction supporting metal part 520 is provided on the outer surfaces of the N-direction ohmic contact electrode 320 and the N-connection electrode 620 to protect the structure of the N-direction connection part 30.
  • the N-direction supporting metal part 520 may be any one of metals such as Cu, CuW, Ni, or Au.
  • an N-direction seed metal 420 may be provided to form the N-direction supporting metal portion 520.
  • the N-direction seed metal 420 is coated with a thin film on the outer surface of the N-direction ohmic contact electrode 320 and the lower surface of the N-direction insulating unit 220, thereby providing the N-direction supporting metal 520. It may be formed by an electroplating process through the N-direction seed metal 420.
  • the P-direction connecting portion 20 is provided on the upper surface of the P layer P to connect the electrodes to the P layer P, protect the upper surface of the P-N junction 10, and convert the P-direction emission color.
  • the N-direction connecting portion 30 is provided on the lower surface of the N layer N to connect the electrode to the N layer N, protect the lower surface of the P-N junction 10, and convert the N-direction emission color.
  • the LED chip composed of a single P-N junction 10 emits light on both sides by the P-direction connecting portion 20 and the N-direction connecting portion 30.
  • FIG. 9 is a flowchart illustrating a method of manufacturing a double-sided light emitting LED chip according to a first embodiment of the present invention.
  • a method of manufacturing a double-sided light-emitting LED chip includes a first step (S100) of forming a PN junction 10 on a substrate upper surface, a second step of forming a P-direction connecting portion 20 (S200), coating of an adhesive, and The third step (S300) of attaching the support substrate, the fourth step (S400) of separating the substrate, the fifth step (S500) of inverting the top and bottom of the chip array, and the sixth step of forming the N-direction LED structure (S600) , A seventh step (S700) of removing the support substrate and the adhesive, and an eighth step (S800) of separating a single chip by cutting the chip array.
  • FIG. 10 is a cross-sectional view illustrating a first step S100 of forming a P-N junction on an upper surface of a substrate Sub1 according to a first embodiment of the present invention.
  • the first step (S100) is a step in which the semiconductor layer used for the LED is formed on the upper surface of the substrate (Sub1), N layer (N), the active layer (A) and P layer (P) on the upper surface of the substrate (Sub1) in order Is formed.
  • Each layer of the N layer (N), the active layer (A), and the P layer (P) may be formed by epitaxial growth (EPI growth) by equipment such as metal-organic chemical vapor deposition (MOCVD).
  • the substrate Sub1 is a substrate on which a semiconductor is grown on an upper surface to form an LED, and is formed of any one of single crystal substrates such as sapphire (Al 2 O 3 ), Si, or SiC. In this description, description will be made based on the use of a sapphire substrate having a predetermined thickness.
  • FIG. 11 is a flowchart illustrating a second step S200 of forming the P-direction connecting portion 20 according to the first embodiment of the present invention.
  • the second step (S200) is a step of forming an electrode structure and an encapsulant structure on the upper surface of the P layer.
  • the second step (S200) includes a P direction mesa etching step (S210), a separation etching step (S220), a P direction insulation treatment (Passivation) step (S230), and a P direction ohmic contact.
  • FIG. 12 is a cross-sectional view showing a P direction mesa etching step (S210) according to the first embodiment of the present invention.
  • the P-direction mesa etching step (S210) is a step for forming a P-direction mesa structure (PMS), and is a step in which the P layer P is cut from the upper surface to a predetermined depth of the N layer N to be engraved.
  • a portion corresponding to a preset pattern is cut from the upper surface of the P layer P by a predetermined first depth through a dry etching method such as reactive-ion etching (RIE) or inductively coupled plasma etching (ICP).
  • RIE reactive-ion etching
  • ICP inductively coupled plasma etching
  • FIG. 13 is a cross-sectional view showing a separation etching step (S220) according to the first embodiment of the present invention.
  • the separate etching step (S220) is a step of etching and removing individual chips to separate a plurality of chips by dividing the P layer (P), the active layer (A), and the N layer (N) horizontally and vertically.
  • the drawing of this description shows a single chip among arrays of a plurality of chips, and shows that the outer part of the single chip is removed by etching.
  • a part exposed by the substrate through the separation etching step will be described as a separation unit.
  • a dry etching method such as reactive-ion etching (RIE) or inductively coupled plasma etching (ICP) may be used.
  • FIG. 14 is a cross-sectional view showing a P-direction insulation processing step (S230) according to the first embodiment of the present invention.
  • the P-direction insulation processing step (S230) is a step of forming the P-direction insulation unit 210.
  • 15 is a cross-sectional view showing a step (S240) of forming a P-direction ohmic contact electrode 310 according to a first embodiment of the present invention.
  • the forming of the P-direction ohmic contact electrode 310 is a step of forming the P-direction ohmic contact electrode 310 on the P-N junction 10.
  • the P-direction ohmic contact electrode 310 is deposited on the upper surface of the PN junction 10 by a predetermined fifth thickness, and the formed P-direction ohmic contact electrode 310 contacts the upper surface of each P-direction island 110. do.
  • 16 is a flowchart illustrating a P-direction selective plating step (S250) according to the first embodiment of the present invention.
  • the P-direction selective plating step (S250) is a step of forming the P-direction supporting metal part 510.
  • the P-direction selective plating step (S250) includes a P-direction seed metal 410 forming step (S251), a P-direction photoresist 511 forming step (S252), a P-direction plating step (S253), and a P-direction photoresist. It includes a removal step (S254).
  • 17 is a cross-sectional view showing a step (S251) of forming the P-direction seed metal 410 according to the first embodiment of the present invention.
  • the P-direction seed metal 410 forming step (S251) is a step of coating the seed metal required for the electroplating process used in the P-direction plating step (S253), which will be described later.
  • S253 the P-direction plating step
  • FIG. 18 is a cross-sectional view showing a step (S252) of forming the P-direction photoresist 511 according to the first embodiment of the present invention.
  • the P-direction photoresist 511 forming step S252 is a step of forming the P-direction photoresist 511 for selective plating through photolithography.
  • the photoresist 511 is formed on the upper surface of the P-N junction 10 so that the upper portion of the P-N junction 10 is not plated. Therefore, only the P-direction seed metal 410 is exposed.
  • 19 is a cross-sectional view showing a P-direction plating step (S253) according to the first embodiment of the present invention.
  • the P-direction plating step (S253) is a step of forming the P-direction supporting metal part 510 by an electroplating process through the exposed P-direction seed metal 410.
  • the P-direction supporting metal portion 510 is formed only on the exposed P-direction seed metal 410 due to the electroplating process, and the PN junction 10 is damaged during the electroplating process by the photoresist 511. Things are prevented.
  • FIG. 20 is a cross-sectional view showing a P-direction photoresist removal step (S254) according to the first embodiment of the present invention.
  • the P-direction photoresist removal step S254 is a step in which the photoresist 511 used for selective plating is removed. Therefore, the top surface of the P-direction ohmic contact electrode 310 is exposed again.
  • 21 is a cross-sectional view showing a step (S260) of forming a P connection electrode 610 according to the first embodiment of the present invention.
  • the P connection electrode 610 forming step (S260) is a step of forming the P connection electrode 610 connected to the P-direction ohmic contact electrode 310.
  • the P connection electrode 610 is formed to contact the upper edge of the P-direction ohmic contact electrode 310 and contact the inner wall of the P-direction supporting metal part 510.
  • it is preferably formed to be exposed to a predetermined width on the upper surface of the P-direction supporting metal portion 510 to facilitate connection with a power source.
  • the P-direction ohmic contact electrode 310 has a high resistance, charge transfer with the P-connection electrode 610 may not be easy, so the P-connection electrode 610 has a contact area with the P-direction ohmic contact electrode 310. It may have a P-direction branch structure (PBS) for raising.
  • PBS P-direction branch structure
  • the'branch structure' refers to a structure including a rim portion and a branch portion extending in an inner direction from the rim portion, as in the above-described N-direction branch structure (NBS).
  • FIG. 22 is a cross-sectional view showing a step (S260') of forming a P connection electrode 610' provided with a branch structure according to another embodiment of the present invention
  • FIG. 23 is provided with a branch structure according to another embodiment of the present invention. It is a top view showing the P connection electrode 610'.
  • three P electrode branch portions 612 are provided for the sake of simplicity of the drawings, and the relative width of the entire PN junction 10 of each P electrode branch portion 612 is illustrated based on a wide reference. In practice, as shown in FIG. 23, a larger number of P electrode branch portions 612 may be provided, and each P electrode branch portion 612 may be provided with a relatively fine width relative to the entire PN junction 10. .
  • the P-direction branch structure (PBS) will be described in detail.
  • the P-electrode rim portion 611 is in contact with the top-surface rim of the P-direction ohmic contact electrode, and is attached to the inner wall and top surface of the P-direction plated metal. It is formed to be in contact.
  • a plurality of P electrode branch portions 612 extending in the inner direction from the P electrode edge portion 611 and split into several branches are formed on the upper surface of the P direction ohmic contact electrode 310. Since the P electrode edge portion 611 and the P electrode branch portion 612 are formed in contact with the P-direction ohmic contact electrode 310, charge transfer is facilitated.
  • PBS P-direction branch structure
  • FIG 24 is a cross-sectional view showing a step (S270) of forming the P-direction encapsulant layer 710 according to the first embodiment of the present invention.
  • the forming of the P-direction encapsulant layer 710 is a step of forming the P-direction encapsulant layer 710 on the top surface of the P-direction ohmic contact electrode 310.
  • the P-direction encapsulant layer 710 is formed by applying an encapsulant to a space surrounded by the P-direction ohmic contact electrode 310 and the P-connection electrode 610.
  • 25 is a cross-sectional view showing a third step (S300) of applying the adhesive (G) and attaching the supporting substrate (Sub2) according to the first embodiment of the present invention.
  • the third step (S300) of applying the adhesive G and attaching the supporting substrate Sub2 is a step of attaching the supporting substrate Sub2 to the upper surface of the P-direction connecting portion 20 for a step to be described later.
  • the supporting substrate Sub2 any one of glass, Si, metal, and ceramic may be used.
  • 26 is a cross-sectional view illustrating a fourth step S400 of separating the substrate Sub1 according to the first embodiment of the present invention.
  • the fourth step of removing the substrate (S400) is a step of separating and removing the substrate Sub1 to form the N-direction connecting portion 30 on the lower surface of the N layer (N).
  • the substrate Sub1 may be separated through a laser lift-off and chemical lift-off method.
  • FIG. 27 is a cross-sectional view showing a fifth step (S500) of inverting the top and bottom of the chip array according to the first embodiment of the present invention.
  • the fifth step of inverting the top and bottom of the chip array is a step of inverting the top and bottom of the chip array in order to facilitate the formation of the N-direction connecting portion 30.
  • N an inverted N layer
  • P P layer
  • FIG. 28 is a flowchart illustrating a sixth step (S600) of forming the N-direction connecting portion 30 according to the first embodiment of the present invention.
  • the sixth step (S600) is a step of forming an electrode structure and an encapsulant structure on the upper surface of the N layer.
  • the sixth step (S600) includes an N-direction mesa etching step (S610), an N-direction insulation treatment (Sassivation) step (S620), and an N-direction ohmic contact electrode 320 forming step (S630), N It includes a direction selective plating step (S640), N connection electrode 620 forming step (S650) and N-direction encapsulant layer 720 forming step (S660).
  • 29 is a cross-sectional view showing an N-direction mesa etching step (S610) according to the first embodiment of the present invention.
  • the N-direction mesa etching step (S610) is a step for forming an N-direction mesa structure (NMS), and is a step of engraving and engraving a predetermined depth from the upper surface of the N layer (N).
  • NMS N-direction mesa structure
  • RIE reactive-ion etching
  • ICP inductively coupled plasma etching
  • S620 N-direction insulation treatment step
  • the N-direction insulation processing step (S620) is a step of forming the N-direction insulation unit 220.
  • the insulating film of a portion corresponding to the upper surface of each N layer N is exposed so that the upper surface of the N layer N is exposed. do.
  • an insulating film is not formed in the N-direction mesa structure NMS.
  • FIG. 31 is a cross-sectional view showing an N-direction ohmic contact electrode 320 forming step S630 according to the first embodiment of the present invention.
  • the N-direction ohmic contact electrode 320 forming step (S630) is a step of forming the N-direction ohmic contact electrode 320 on the top surface of the P-N junction 10.
  • the N-direction ohmic contact electrode 320 is deposited on the upper surface of the PN junction 10 by a predetermined fifth thickness, and is formed of the above-described N-direction branch structure (NBS), so that each N-ohmic branch portion 322 Is provided to contact the N-direction mesa structure (NMS).
  • S640 N-direction selective plating step
  • the N-direction selective plating step (S640) is a step of forming the N-direction supporting metal part 520.
  • the N-direction selective plating step (S640) includes an N-direction seed metal 420 forming step (S641), an N-direction photoresist 521 forming step (S642), an N-direction plating step (S643), and an N-direction photoresist. It includes a removal step (S644).
  • FIG 33 is a cross-sectional view showing an N-direction seed metal 420 forming step S641 according to the first embodiment of the present invention.
  • the N-direction seed metal 420 forming step (S641) is a step of coating the seed metal required for the electroplating process used in the N-direction plating step (S643), which will be described later.
  • S643 the N-direction plating step
  • FIG. 34 is a cross-sectional view showing an N-direction photoresist 521 forming step S642 according to the first embodiment of the present invention.
  • the N-direction photoresist 521 forming step S642 is a step of forming the N-direction photoresist 521 for selective plating through photolithography.
  • the photoresist 521 is formed on the upper surface of the P-N junction 10 so that the upper surface portion of the P-N junction 10 is not plated. Therefore, only the N-direction seed metal 420 is exposed.
  • 35 is a cross-sectional view showing an N-direction plating step (S643) according to the first embodiment of the present invention.
  • the N-direction plating step (S643) is a step of forming the N-direction supporting metal part 520 by an electroplating process through the exposed N-direction seed metal 420.
  • the N-direction supporting metal portion 520 is formed only on the exposed N-direction seed metal 420 due to the electroplating process, and the PN junction 10 is damaged during the electroplating process by the photoresist 521. Things are prevented.
  • FIG. 36 is a cross-sectional view showing an N-direction photoresist removal step (S644) according to the first embodiment of the present invention.
  • the N-direction photoresist removal step S644 is a step in which the photoresist 521 used for selective plating is removed. Therefore, the top surface of the N-direction ohmic contact electrode 320 and the top surface of each N-direction island 120 are exposed again.
  • FIG. 37 is a cross-sectional view showing an N connection electrode 620 forming step (S650) according to the first embodiment of the present invention.
  • the N connection electrode 620 forming step (S650) is a step of forming the N connection electrode 620 connected to the N-direction ohmic contact electrode 320.
  • the N connection electrode 620 is formed to contact the upper surface of the N ohmic edge portion 321 and to contact the inner wall of the N-direction supporting metal portion 520.
  • it is preferably formed to be exposed to a predetermined width on the upper surface of the N-direction supporting metal portion 520 to facilitate connection with a power source.
  • FIG. 38 is a cross-sectional view showing an N-direction encapsulant layer 720 forming step S660 according to the first embodiment of the present invention.
  • the N-direction encapsulant layer 720 forming step (S660) is a step of forming the N-direction encapsulant layer 720 on the N-direction ohmic contact electrode 320 upper surface and the N-layer (N) upper surface.
  • the N-direction encapsulant layer 720 is formed by applying an encapsulant to a space surrounded by the N-direction ohmic contact electrode 320, the N layer N, and the N connection electrode 620.
  • the eighth step of separating a single chip by cutting a chip array is a step of cutting and separating a plurality of chips forming an array, respectively.
  • Each single chip can be cut through a laser scribing process or a dicing process.
  • 39 is a cross-sectional view showing a double-sided light emitting LED chip after removing the adhesive and the supporting substrate according to the first embodiment of the present invention. After the seventh step (S700) and the eighth step (S800) described above, a single-sided light emitting LED chip is completed.
  • a double-sided light emitting LED chip having a flat structure without a P-direction mesa structure (PMS) and/or an N-direction mesa structure (NMS) may be provided.
  • the N layer (N), the active layer (A), and the P layer (P) are provided in a flat structure without a mesa structure, and each P-direction island 110 and each N-direction island A double-sided light emitting LED chip on which 120 is not formed may be provided.
  • the insulating portion 210' is provided.
  • the N-direction ohmic contact electrode 320 forming step (S630) according to the first embodiment the N-ohmic branch portion 322 formed in the N-direction mesa structure (NMS) is in the N-direction mesa structure (NMS). Instead of being formed, it is formed of a deformed N-direction branch structure (NBS') that contacts the upper surface of the N layer (N).
  • FIG. 41 is a flow chart illustrating steps 2-1 (S200') of forming the P-direction light emitting unit 20' according to the second embodiment of the present invention.
  • Step 2-1 (S200') is a step of replacing the second step S200 of the first embodiment.
  • the P-direction mesa etching step (S210) is excluded, and the P-direction insulation processing step (S230) is replaced by a modified P-direction insulation processing step (S230').
  • the second P-direction insulation processing step (S230') is characterized in that the insulating film formed in the P-direction mesa structure (PMS) is excluded in the P-direction insulation processing step (S230) in the first embodiment.
  • PMS P-direction mesa structure
  • S230 the insulating film formed in the P-direction mesa structure
  • the mesa structure is not formed, only the chip separation portion is insulated.
  • the insulating film of the portion corresponding to the upper surface of the P layer P is removed.
  • Step 6-1 (S600') is a step of replacing the sixth step (S600) of the first embodiment.
  • the N-direction mesa etching step (S610) is excluded, and the N-direction ohmic contact electrode 320 forming step (S630) is a modified N-direction ohmic contact electrode 320' forming step (S630').
  • N-direction ohmic contact electrode 320 is formed in the N-direction ohmic contact electrode 320 in the first embodiment (S630). It is characterized in that it is formed of a deformed N-direction branch structure (NBS') that contacts the upper surface of the N layer (N) instead of being formed in the structure (NMS).
  • NSS' N-direction branch structure
  • the present invention it is possible to apply as a single chip to a field requiring double-sided light emission, thereby miniaturizing the applied equipment, increasing power efficiency, and reducing manufacturing cost.
  • the double-sided light emitting LED chip manufactured according to the present invention can be manufactured in a batch process, a separate packaging process is not required.
  • the double-sided light emitting LED chip according to the present invention has an effect of increasing the light efficiency by reducing the total internal reflection of light generated from the LED.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 P-N 접합의 상측 및 하측으로 각각 발광하는 양면 발광 LED 칩으로서, P층 및 상기 P층의 하측 방향에 구비된 N층을 포함하는 P-N접합의 전계 발광효과를 이용한 LED 칩에 있어서, 상기 P층의 상측 방향 및 상기 N층의 하측 방향으로 각각 발광하는 것을 특징으로 하는 양면 발광 LED 칩을 제공한다. 본 발명에 따르면, 양면 발광이 필요한 분야에 단일 칩으로서 적용이 가능하여 적용 장비의 소형화가 가능하고, 전력 효율이 증가하며, 제작 비용이 감소하는 효과가 있다. 또한, 본 발명에 따라 제조된 양면 발광 LED 칩은 일괄 공정으로 제작 가능하므로 별도의 패키징 공정이 필요하지 않게 된다. 또한, 본 발명에 따른 양면 발광 LED 칩은 LED에서 발생한 빛의 내부 전반사가 감소하여 광 효율이 증가하는 효과가 있다.

Description

양면 발광 LED 칩
본 발명은 양면으로 발광하는 LED 칩에 관한 것이다. 상세하게, 단일 LED 칩으로서 상측 및 하측으로 각각 발광하는 양면 발광 LED 칩에 관한 것이다.
종래의 LED 칩은 P-N 접합면을 기준으로 일방향으로만 발광한다. 따라서 종래의 LED 칩을 사용하여 양면으로 빛을 발하도록 하기 위해선 각 면에 LED 칩이 각각 장착되어야 하며, 이 경우 두께가 두꺼워지는 문제, 전력 낭비가 심한 문제 및 제작 비용이 증가하는 문제가 있다.
[선행기술문헌]
[특허문헌]
선행문헌1: 대한민국 공개특허 제10-2012-0040972호 (2012년 04월 30일 공개)
선행문헌2: 대한민국 등록특허 제10-1342418호 (2013년 12월 11일 등록)
본 발명의 과제는 양면으로 발광하는 LED 칩의 구조를 제공하는 것이다.
본 발명의 다른 과제는 상기 양면 발광 LED 칩의 제조 방법을 제공하는 것이다.
상기한 과제를 해결하기 위해 본 발명은 P층 및 상기 P층의 하측 방향에 구비된 N층을 포함하는 P-N접합의 전계 발광효과를 이용한 LED 칩에 있어서, 상기 P층의 상측 방향 및 상기 N층의 하측 방향으로 각각 발광하는 것을 특징으로 하는 양면 발광 LED 칩을 제공한다.
본 발명에 따르면, 양면 발광이 필요한 분야에 단일 칩으로서 적용이 가능하여 적용 장비의 소형화가 가능하고, 전력 효율이 증가하며, 제작 비용이 감소하는 효과가 있다.
또한, 본 발명에 따라 제조된 양면 발광 LED 칩은 일괄 공정으로 제작 가능하므로 별도의 패키징 공정이 필요하지 않게 된다.
또한, 본 발명에 따른 양면 발광 LED 칩은 LED에서 발생한 빛의 내부 전반사가 감소하여 광 효율이 증가하는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도다.
도 3은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 분리하여 수직으로 절단한 것을 나타낸 사시도이다.
도 4는 본 발명의 제1 실시예에 따른 P-N접합을 나타낸 단면도다.
도 5는 본 발명의 제1 실시예에 따른 P방향 발광부를 나타낸 단면도다.
도 6은 본 발명의 제1 실시예에 따른 N방향 발광부를 나타낸 단면도다.
도 7은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극을 나타낸 평면도이다.
도 8은 본 발명의 제1 실시예에 따른 P-N접합, P방향 발광부 및 N방향 발광부의 결합관계를 나타낸 단면도다.
도 9는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 제조 방법을 나타낸 순서도이다.
도 10은 본 발명의 제1 실시예에 따른 P-N접합을 형성하는 제1 단계를 나타낸 단면도이다.
도 11은 본 발명의 제1 실시예에 따른 P방향 발광부를 형성하는 제2 단계를 나타낸 순서도이다.
도 12는 본 발명의 제1 실시예에 따른 P방향 메사 식각 단계를 나타낸 단면도이다.
도 13은 본 발명의 제1 실시예에 따른 분리 식각 단계를 나타낸 단면도이다.
도 14는 본 발명의 제1 실시예에 따른 P방향 절연 처리 단계를 나타낸 단면도이다.
도 15는 본 발명의 제1 실시예에 따른 P방향 오믹 접촉 전극 형성 단계를 나타낸 단면도이다.
도 16은 본 발명의 제1 실시예에 따른 P방향 선택적 도금 단계를 나타낸 순서도이다.
도 17은 본 발명의 제1 실시예에 따른 P방향 시드 메탈 형성 단계를 나타낸 단면도이다.
도 18은 본 발명의 제1 실시예에 따른 P방향 포토레지스트 형성 단계를 나타낸 단면도이다.
도 19는 본 발명의 제1 실시예에 따른 P방향 도금 단계를 나타낸 단면도이다.
도 20은 본 발명의 제1 실시예에 따른 P방향 포토레지스트 제거 단계를 나타낸 단면도이다.
도 21은 본 발명의 제1 실시예에 따른 P연결 전극 형성 단계를 나타낸 단면도이다.
도 22는 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극 형성 단계를 나타낸 단면도이다.
도 23은 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극을 나타낸 평면도이다.
도 24는 본 발명의 제1 실시예에 따른 P방향 봉지재층 형성 단계를 나타낸 단면도이다.
도 25는 본 발명의 제1 실시예에 따른 접착제 도포 및 지지 기판을 부착하는 제3 단계를 나타낸 단면도이다.
도 26은 본 발명의 제1 실시예에 따른 기판을 분리하는 제4 단계를 나타낸 단면도이다.
도 27은 본 발명의 제1 실시예에 따른 칩 어레이의 상하를 반전시키는 제5 단계를 나타낸 단면도이다.
도 28은 본 발명의 제1 실시예에 따른 N방향 발광부를 형성하는 제6 단계를 나타낸 순서도이다.
도 29는 본 발명의 제1 실시예에 따른 N방향 메사 식각 단계를 나타낸 단면도이다.
도 30은 본 발명의 제1 실시예에 따른 N방향 절연 처리 단계를 나타낸 단면도이다.
도 31은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극 형성 단계를 나타낸 단면도이다.
도 32는 본 발명의 제1 실시예에 따른 N방향 선택적 도금 단계를 나타낸 순서도이다.
도 33은 본 발명의 제1 실시예에 따른 N방향 시드 메탈 형성 단계를 나타낸 단면도이다.
도 34는 본 발명의 제1 실시예에 따른 N방향 포토레지스트 형성 단계를 나타낸 단면도이다.
도 35는 본 발명의 제1 실시예에 따른 N방향 도금 단계를 나타낸 단면도이다.
도 36는 본 발명의 제1 실시예에 따른 N방향 포토레지스트 제거 단계를 나타낸 단면도이다.
도 37은 본 발명의 제1 실시예에 따른 N연결 전극 형성 단계를 나타낸 단면도이다.
도 38은 본 발명의 제1 실시예에 따른 N방향 봉지재층 형성 단계를 나타낸 단면도이다.
도 39는 본 발명의 제1 실시예에 따른 접착제 및 지지 기판을 제거한 후의 양면 발광 LED 칩을 나타낸 단면도이다.
도 40은 본 발명의 제2 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도이다.
도 41은 본 발명의 제2 실시예에 따른 P방향 발광부를 형성하는 제2-1 단계를 나타낸 순서도이다.
도 42는 본 발명의 제2 실시예에 따른 제2 P방향 절연 처리 단계를 나타낸 단면도이다.
도 43은 본 발명의 제2 실시예에 따른 N방향 발광부를 형성하는 제6-1 단계를 나타낸 순서도이다.
도 44는 본 발명의 제2 실시예에 따른 제2 N방향 오믹 접촉 전극 형성 단계를 나타낸 단면도이다.
P층(P) 및 상기 P층(P)의 하측 방향에 구비된 N층(N)을 포함하는 P-N접합(10)의 전계 발광효과를 이용한 LED 칩에 있어서, 상기 P층(P)의 상측 방향 및 상기 N층(N)의 하측 방향으로 각각 발광하는 것을 특징으로 하는 양면 발광 LED 칩.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명의 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 발명을 상세히 설명하기에 앞서, 본 명세서에서 '상측'은 도면에서 위쪽 방향을 의미하고, '하측'은 도면에서 아래쪽 방향을 의미한다.
이하, 첨부된 도면을 통해 본 발명에 따른 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 사시도이다.
본 발명에 따른 양면 발광 LED 칩은 상측 방향 및 하측 방향에 각각 발광면을 갖되, 발광면의 형태는 설계에 따라 달라질 수 있다. 본 실시예에서는 사각형 발광면을 갖는 것을 기준으로 설명한다. 본 발명에 따르면 양면 발광 LED 칩은 일면으로부터 수직인 방향으로 상측 발광(Emit 1) 및 하측 발광(Emit 2)을 통해 양면으로 발광한다.
도 2는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도다. 본 발명에 따른 양면 발광 LED 칩은 P형 반도체, N형 반도체 및 전극 등이 적층되어 구비된다.
이하, 도 3 내지 도 9를 참조하여 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 구조에 대하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 양면 발광 LED 칩을 분리하여 수직으로 절단한 것을 나타낸 사시도이다. 본 발명에 따르면 양면 발광 LED 칩은, P-N접합(10), P방향 연결부(20) 및 N방향 연결부(30)를 포함한다. 이하, 도 4를 참조하여 P-N접합(10)에 대하여, 도 5를 참조하여 P방향 연결부(20)에 대하여, 도 6을 참조하여 N방향 연결부(30)에 대하여 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 P-N접합(10)을 나타낸 단면도다. P-N접합(10)은 P층(P), 활성층(A) 및 N층(N)을 포함하며, 전계 발광 효과에 의해 빛을 발하는 구성이다. 상세하게, P-N접합(10)은 N형 반도체로 형성되어 소정의 제1 두께로 구비되는 N층(N), 상기 N층(N)의 상면에 소정의 제2 두께로 구비되는 활성층(A) 및 상기 활성층(A)의 상면에 P형 반도체로 형성되어 소정의 제3 두께로 구비되는 P층(P)을 포함한다.
P층(P)은 전하 수송자로 정공(hole)이 사용되는 P형 반도체로 이루어진 층으로서, 목적으로 하는 LED 칩의 광학적 특성에 따라 소재가 달라질 수 있다. 본 설명에서는 P-GaN을 기준으로 설명한다.
활성층(A)은 전자와 정공이 결합하여 빛을 발하는 층으로서, 본 설명에서는 InGaN 또는 GaN 층으로 형성되는 것을 기준으로 설명한다.
N층(N)은 전하 수송자로 자유전자(free electron)가 사용되는 N형 반도체로 이루어진 층으로서, 목적으로 하는 LED 칩의 광학적 특성에 따라 소재가 달라질 수 있다. 본 설명에서는 N-GaN을 기준으로 설명한다.
한편, P-N접합(10)에서는 발광 효과와 아울러 열이 발생한다. 따라서 각 층 의 표면적을 늘려 발열이 용이할 수 있도록, P-N접합(10)은 메사구조(Mesa structure)로 구비될 수 있다. 여기서 '메사구조'란 각 층의 표면이 소정 깊이만큼 음각되어, 복수개의 섬이 형성되고 각 섬의 가장자리 부분은 수직 벼랑 내지는 사면으로 구비되는 구조를 의미한다. 본 발명의 제1 실시예에 따르면 P-N접합은 P층 표면에 형성되는 P방향 메사구조(PMS) 및 N층 표면에 형성되는 N방향 메사구조(NMS)를 포함한다.
P방향 메사구조(PMS)는 P층(P) 상면으로부터 N층(N)의 소정 깊이까지 음각되어 형성되는 메사구조며, 복수개의 P방향 섬(110)을 형성한다. 설계에 따라 P방향 섬(110)의 갯수는 달라질 수 있다. P방향 메사구조(PMS)가 P층(P) 상면으로부터 활성층(A)을 관통하여 N층(N)의 소정 깊이까지 음각되어 구비되므로 각 층에서 발생하는 열이 효율적으로 방출될 수 있다.
N방향 메사구조(NMS)는 N층(N) 하면으로부터 소정 깊이로 음각되어 형성되는 메사구조며, 복수개의 N방향 섬(120)을 형성한다. 설계에 따라 N방향 섬(120)의 개수는 달라질 수 있다. N층(N)은 P층(P)에 비해 두꺼운 두께로 구비되는 것이 일반적이므로 N방향 메사구조(NMS)는 N층(N)에만 형성된다.
또한, P-N접합(10)의 측면 및 상기 P방향 메사구조(PMS)의 측면은 금속으로 형성되는 부재가 접합되었을 때, 전하가 P층(P), 활성층(A) 및 N(층)을 통하지 않고 상기 부재를 통하여 이동함으로써 LED 칩의 정상 기능을 방해할 수 있다는 문제점이 있다. 이를 방지하기 위하여, P방향 절연부(210) 및 N방향 절연부(220)가 구비될 수 있다.
P방향 절연부(210)는 P-N접합(10)의 외측면 표면 및 상기 P방향 메사구조(PMS)의 외측면에 구비되는 막 형태의 구성이다. P방향 절연부(210)의 소재는 이산화규소(SiO2) 또는 질화규소(SiNx)가 사용될 수 있다.
N방향 절연부(220)는 P방향 절연부(210)의 하면과 접하여 구비되어 N층(N)의 테두리 부분을 절연시키기 위한 막 형태의 구성이다. N방향 절연부(220)의 소재는 이산화규소(SiO2) 또는 질화규소(SiNx)가 사용될 수 있다.
P방향 절연부(210) 및 N방향 절연부(220)가 서로 접하여 구비됨으로써 P-N접합(10)은 P층(P) 상면 및 N층(N) 상면만 노출되도록 절연처리 되는 효과가 있다.
도 5는 본 발명의 제1 실시예에 따른 P방향 연결부(20)를 나타낸 단면도다. P방향 연결부(20)는 P층(P)의 상면에 구비되어 P층(P)에 전극을 연결하며 P-N접합(10)의 상면을 보호하고 P방향 발광 색의 변환을 위한 구성이다. 상세하게, P방향 연결부(20)는 P방향 오믹 접촉 전극(310), P연결 전극(610) 및 P방향 봉지재층(710)을 포함한다.
P방향 오믹 접촉 전극(310)은, P층(P)에 대한 오믹 접촉(ohmic contact)을 형성하기 위한 구성이다. 상세하게, P방향 오믹 접촉 전극(310)은 P층(P) 상면 및 P방향 절연부(210) 상면에 소정 두께만큼 증착되어 형성되고, 각 P방향 섬(110)과의 오믹 접촉을 형성한다. 본 실시예에 따른 P방향 오믹 접촉 전극(310)으로는 산화 인듐 주석(Indium Tin Oxide, ITO), NiAu alloy 또는 NiPt alloy 등이 사용될 수 있다.
P방향 봉지재층(710)은 P-N접합(10)의 상면을 보호하며 P방향 발광 색의 변환을 위한 구성이다. 상세하게, P방향 봉지재층(710)은 P방향 오믹 접촉 전극(310) 상면에 구비되어 투과하는 빛의 색을 변환시킨다. 단, P연결 전극(610)이 P방향 오믹 접촉 전극(310)과 연결되어야 하므로 P방향 봉지재층(710)은 P방향 오믹 접촉 전극(310)의 상면에 구비되되, P방향 오믹 접촉 전극(310) 상면 가장자리는 노출되도록 형성된다. P방향 봉지재층(710)의 소재로는 일반 형광체 및 실리콘의 혼합물 또는 실리콘, PIG(Phosphor in Glass) 또는 Remote Phosphor 일 수 있다.
P연결 전극(610)은 P방향 오믹 접촉 전극(310)과 연결되어 애노드(Anode) 역할을 하기 위한 구성이다. 상세하게, P연결 전극은 P방향 봉지재층(710)의 측면을 둘러싸며 P방향 오믹 접촉 전극(310)의 상면 가장자리에 연결되어 구비된다. 또한, P연결 전극(610)은 반사판 역할을 하여 P방향 봉지재층(710)의 측면을 통해 빛이 빠져나가는 것을 방지하는 효과가 있다. P연결 전극(610)의 소재로는 Ti/Ag, Ti/Al, Ti/Au, Ag, Al, Cu, Ni, Ti/Al/Ni/Au 또는 Cr/Ni/Au 등의 합금 또는 금속 중 어느 하나가 사용될 수 있다.
한편, P-N접합(10), P방향 오믹 접촉 전극(310) 및 P방향 봉지재층(710)은 소재의 특성상 손상되기 쉬우며, P연결 전극(610)은 얇게 구비되므로 P방향 봉지재층(710)을 보호하는 역할은 하지 못한다는 문제점이 있다. 이를 해결하기 위하여, P방향 연결부(20)는 P방향 지지 금속부(510)를 포함할 수 있다. 상세하게, P방향 지지 금속부(510)는 P방향 절연부(210), P방향 오믹 접촉 전극(310) 및 P연결 전극(610)의 외측면에 구비되어 P-N접합(10) 및 P방향 연결부(20)의 구조를 보호한다. P방향 지지 금속부(510)는 Cu, CuW, Ni 또는 Au 등의 금속 중 어느 하나가 사용될 수 있다.
또한, P방향 지지 금속부(510)를 형성하기 위하여 P방향 시드 메탈(410)이 구비될 수 있다. 상세하게, P방향 시드 메탈(410)은 P방향 절연부(210) 및 P방향 오믹 접촉 전극(310)의 외측면에 얇은 막으로 코팅되어 구비됨으로써, P방향 지지 금속부(510)가 P방향 시드 메탈(410)을 통한 전해도금공정으로 형성될 수 있다.
도 6은 본 발명의 제1 실시예에 따른 N방향 연결부(30)를 나타낸 단면도다. N방향 연결부(30)는 N층(N)의 하면에 구비되어 N층(N)에 전극을 연결하며 P-N접합(10)의 하면을 보호하고 N방향 발광 색의 변환을 위한 구성이다. 상세하게, N방향 연결부(30)는 N방향 오믹 접촉 전극(320), N연결 전극(620) 및 N방향 봉지재층(720)을 포함한다.
N방향 오믹 접촉 전극(320)은, N층(N)에 대한 오믹 접촉(ohmic contact)을 형성하기 위한 구성이다. 상세하게, N방향 오믹 접촉 전극(320)은 N층(N) 하면 및 N방향 절연부(220) 하면에 소정 두께만큼 증착되어 구비되고, 각 N방향 섬(120)과의 오믹 접촉을 형성한다. 한편, P방향 오믹 접촉 전극(310)과 다르게, N방향 오믹 접촉 전극(320)으로는 Ti/Al/Ni/Au 또는 Cr/Ni/Au 등의 불투명한 합금소재가 사용될 수 있다. 따라서, N방향 오믹 접촉 전극(320)은 N방향 가지구조(NBS)로 구비되어 N층(N)의 하면을 부분적으로 노출시키도록 구비된다. 여기서, '가지구조'란 테두리부 및 테두리부로부터 내부 방향으로 뻗어나온 가지부를 포함하는 구조를 의미한다.
도 7은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극(320)을 나타낸 평면도이다. 도 7을 참조하여 N방향 가지구조(NBS)에 대하여 상세히 설명하면, N층(N) 하면 가장자리 부분에 사각 테두리 형태의 N오믹 테두리부(321)가 형성되고, 상기 N오믹 테두리부(321)에서 내부 방향으로 뻗어 나와 여러 갈래로 갈라지는 N오믹 가지부(322)가 각 N방향 메사구조(NMS)에 형성된다. N오믹 테두리부(321)는 후술할 N연결 전극(620)과 연결되기 위한 구성이며, N오믹 가지부(322)는 N층(N)과의 접촉 면적을 넓히기 위해 상기 N오믹 테두리부(321)로부터 뻗어나와 N방향 메사구조(NMS)에 접하는 구성이다.
단, 도 2 내지 도 6에서는 도면의 간결화를 위해 3개의 N방향 메사구조(NMS) 및 3개의 N오믹 가지부(322)가 구비되고, 각 N방향 메사구조(NMS)의 전체 P-N접합(10)에 대한 상대적 폭이 넓은 것을 기준으로 도시하였지만, 실제로는 도 7에서와 같이 더 많은 수의 N방향 메사구조(NMS) 및 N오믹 가지부(322)가 구비될 수 있으며, 각 N방향 메사구조(NMS)는 전체 P-N접합(10)에 대해 상대적으로 미세한 폭으로 구비될 수 있다.
N방향 봉지재층(720)은 P-N접합(10)의 하면을 보호하며 N방향 발광 색의 변환을 위한 구성이다. 상세하게, N방향 봉지재층(720)은 N방향 오믹 접촉 전극(320) 하면에 구비되어 투과하는 빛의 색을 변환시킨다. 단, N연결 전극(620)이 N방향 오믹 접촉 전극(320)과 연결되어야 하므로 N방향 봉지재층(720)은 N방향 오믹 접촉 전극(320)의 하면에 구비되되, N방향 오믹 접촉 전극(320) 하면 가장자리는 노출되도록 형성된다. N방향 봉지재층(720)의 소재로는 일반 형광체 및 실리콘의 혼합물 또는 실리콘, PIG(Phosphor in Glass) 또는 Remote Phosphor 일 수 있다.
N연결 전극(620)은 N방향 오믹 접촉 전극(320)과 연결되어 캐소드(Cathode) 역할을 하기 위한 구성이다. 상세하게, N연결 전극은 N방향 봉지재층(720)의 측면을 둘러싸며 N방향 오믹 접촉 전극(320)의 하면 가장자리에 연결되어 구비된다. 또한, N연결 전극(620)은 반사판 역할을 하여 N방향 봉지재층(720)의 측면을 통해 빛이 빠져나가는 것을 방지하는 효과가 있다. N연결 전극(620)의 소재로는 Ti/Ag, Ti/Al, Ti/Au, Ag, Al, Cu 또는 Ni 등의 합금 또는 금속 중 어느 하나가 사용될 수 있다.
한편, N방향 오믹 접촉 전극(320) 및 N방향 봉지재층(720)은 소재의 특성상 손상되기 쉬우며, N연결 전극(620)은 얇게 구비되므로 N방향 봉지재층(720)을 보호하는 역할은 하지 못한다는 문제점이 있다. 이를 해결하기 위하여, N방향 연결부(30)는 N방향 지지 금속부(520)를 포함할 수 있다. 상세하게, N방향 지지 금속부(520)는 N방향 오믹 접촉 전극(320) 및 N연결 전극(620)의 외측면에 구비되어 N방향 연결부(30)의 구조를 보호한다. N방향 지지 금속부(520)는 Cu, CuW, Ni 또는 Au 등의 금속 중 어느 하나가 사용될 수 있다.
또한, N방향 지지 금속부(520)를 형성하기 위하여 N방향 시드 메탈(420)이 구비될 수 있다. 상세하게, N방향 시드 메탈(420)은 N방향 오믹 접촉 전극(320)의 외측면 및 N방향 절연부(220)의 하면에 얇은 막으로 코팅되어 구비됨으로써, N방향 지지 금속부(520)가 N방향 시드 메탈(420)을 통한 전해도금공정으로 형성될 수 있다.
도 8은 본 발명의 제1 실시예에 따른 P-N접합(10), P방향 연결부(20) 및 N방향 연결부(30)의 결합관계를 나타낸 단면도다. P방향 연결부(20)는 P층(P) 상면에 구비되어 P층(P)에 전극을 연결하며 P-N접합(10)의 상면을 보호하고 P방향 발광 색을 변환한다. N방향 연결부(30)는 N층(N)의 하면에 구비되어 N층(N)에 전극을 연결하며 P-N접합(10)의 하면을 보호하고 N방향 발광 색을 변환한다. 그 결과, 단일 P-N접합(10)으로 구성된 LED칩이 P방향 연결부(20) 및 N방향 연결부(30)에 의해 양면으로 발광하게 된다.
이하, 도 9 내지 도 44를 참조하여 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 제조 방법에 대하여 상세히 설명한다.
도 9는 본 발명의 제1 실시예에 따른 양면 발광 LED 칩의 제조 방법을 나타낸 순서도이다.
본 발명에 따르면 양면 발광 LED 칩의 제조 방법은, 기판 상면에 P-N접합(10)을 형성하는 제1 단계(S100), P방향 연결부(20)를 형성하는 제2 단계(S200), 접착제 도포 및 지지 기판을 부착하는 제3 단계(S300), 기판을 분리하는 제4 단계(S400), 칩 어레이의 상하를 반전시키는 제5 단계(S500), N방향 LED 구조를 형성하는 제6 단계(S600), 지지 기판 및 접착제를 제거하는 제7 단계(S700) 및 칩 어레이를 절단하여 단일 칩을 분리하는 제8 단계(S800)를 포함하는 것을 특징으로 한다.
도 10은 본 발명의 제1 실시예에 따른 기판(Sub1) 상면에 P-N접합을 형성하는 제1 단계(S100)를 나타낸 단면도이다.
제1 단계(S100)는 LED에 사용되는 반도체 층이 기판(Sub1) 상면에 형성되는 단계로서, 기판(Sub1) 상면에 N층(N), 활성층(A) 및 P층(P)이 순서대로 형성된다. N층(N), 활성층(A) 및 P층(P)의 각 층은 MOCVD(Metal-Organic chemical vapor deposition) 등의 장비에 의해 애피택셜 성장(EPI Growth)으로 형성될 수 있다.
기판(Sub1)은 LED를 형성하기 위해 상면에 반도체가 성장되는 기판으로서, 사파이어(Al2O3), Si 또는 SiC 등의 단결정성 기판 중 어느 하나의 소재로 구비된다. 본 설명에서는 소정의 두께를 가진 사파이어 기판을 사용하는 것을 기준으로 설명한다.
도 11은 본 발명의 제1 실시예에 따른 P방향 연결부(20)를 형성하는 제2 단계(S200)를 나타낸 순서도이다.
제2 단계(S200)는, P층 상면에 전극 구조 및 봉지재 구조를 형성하는 단계이다. 상세하게, 제2 단계(S200)는 P방향 메사 식각(Mesa Etching) 단계(S210), 분리 식각(Isolation Etching) 단계(S220), P방향 절연 처리(Passivation) 단계(S230), P방향 오믹 접촉 전극(310) 형성 단계(S240), P방향 선택적 도금 단계(S250), P연결 전극(610) 형성 단계(S260) 및 P방향 봉지재층(710) 형성 단계(S270)를 포함한다.
도 12는 본 발명의 제1 실시예에 따른 P방향 메사 식각 단계(S210)를 나타낸 단면도이다.
P방향 메사 식각 단계(S210)는 P방향 메사구조(PMS)를 형성하기 위한 단계로서, P층(P) 상면으로부터 N층(N)의 소정 깊이까지 깎아내어 음각하는 단계이다. 상세하게, P층(P)의 상면으로부터 미리 설정한 패턴에 해당되는 부분을 RIE(Reactive-ion etching) 또는 ICP(Inductively Coupled Plasma Etching)등의 건식 식각 방식을 통해 소정의 제1 깊이만큼 깎아낸다. 본 설시예에서는 복수개의 P방향 섬(110)을 형성하는 메사구조인 것을 기준으로 설명하였다.
도 13은 본 발명의 제1 실시예에 따른 분리 식각 단계(S220)를 나타낸 단면도이다.
분리 식각 단계(S220)는 P층(P), 활성층(A) 및 N층(N)을 가로 및 세로로 분리하여 복수개의 칩을 제조하기 위해서, 개별 칩 사이를 식각하여 제거하는 단계이다. 본 설명의 도면은 복수개의 칩으로 된 배열(Array) 중 단일 칩을 나타낸 것으로서, 단일 칩의 바깥 부분이 분리 식각되어 제거된 것으로 도시하였다. 이하, 분리 식각 단계에 의하여 기판이 노출된 부분을 분리부라고 설명한다. 분리 식각 단계는 RIE(Reactive-ion etching) 또는 ICP(Inductively Coupled Plasma Etching)등의 건식 식각 방식이 사용될 수 있다.
도 14는 본 발명의 제1 실시예에 따른 P방향 절연 처리 단계(S230)를 나타낸 단면도이다.
P방향 절연 처리 단계(S230)는 P방향 절연부(210)를 형성하는 단계이다. 상세하게, 기판(Sub1) 및 칩의 전체 표면에 절연막을 소정의 제4 두께만큼 증착시킨 후, 각 P방향 섬(110)의 상면이 노출되도록 각 P방향 섬(110)에 해당되는 부분의 절연막은 제거된다.
도 15는 본 발명의 제1 실시예에 따른 P방향 오믹 접촉 전극(310) 형성 단계(S240)를 나타낸 단면도이다.
P방향 오믹 접촉 전극(310) 형성 단계(S240)는 P-N접합(10) 상면에 P방향 오믹 접촉 전극(310)을 형성하는 단계이다. 상세하게, P-N접합(10)의 상면에 P방향 오믹 접촉 전극(310)이 소정의 제5 두께만큼 증착되고, 형성된 P방향 오믹 접촉 전극(310)은 각 P방향 섬(110)의 상면에 접하게 된다.
도 16은 본 발명의 제1 실시예에 따른 P방향 선택적 도금 단계(S250)를 나타낸 순서도이다.
P방향 선택적 도금 단계(S250)는 P방향 지지 금속부(510)를 형성하는 단계이다. 상세하게, P방향 선택적 도금 단계(S250)는 P방향 시드 메탈(410) 형성 단계(S251), P방향 포토레지스트(511) 형성 단계(S252), P방향 도금 단계(S253) 및 P방향 포토레지스트 제거 단계(S254)를 포함한다.
도 17은 본 발명의 제1 실시예에 따른 P방향 시드 메탈(410) 형성 단계(S251)를 나타낸 단면도이다.
P방향 시드 메탈(410) 형성 단계(S251)는 후술할 P방향 도금 단계(S253)에서 사용되는 전해도금공정을 위해 필요한 시드 메탈을 코팅하는 단계이다. 상세하게, 시드 메탈이 기판 및 P-N접합(10)의 상면에 코팅된 후, P-N접합(10)의 상면에 해당되는 부분은 에칭(Etching) 및 Lift off 공정을 통해 제거된다. 따라서, P방향 오믹 접촉 전극(310)의 상면이 노출된다.
도 18은 본 발명의 제1 실시예에 따른 P방향 포토레지스트(511) 형성 단계(S252)를 나타낸 단면도이다.
P방향 포토레지스트(511) 형성 단계(S252)는 포토리소그라피(Photolithography)를 통한 선택적 도금을 위해 P방향 포토레지스트(511)를 형성하는 단계이다. 상세하게, P-N접합(10)의 상면 부분은 도금이 되지 않도록, P-N접합(10)의 상면에 포토레지스트(511)를 형성한다. 따라서, P방향 시드 메탈(410)만 노출되게 된다.
도 19는 본 발명의 제1 실시예에 따른 P방향 도금 단계(S253)를 나타낸 단면도이다.
P방향 도금 단계(S253)는 노출된 P방향 시드 메탈(410)을 통한 전해도금공정으로 P방향 지지 금속부(510)를 형성하는 단계이다. 상세하게, 전해도금공정으로 인하여 노출된 P방향 시드 메탈(410) 부위에만 P방향 지지 금속부(510)가 형성되며, 포토레지스트(511)에 의해 P-N접합(10)이 전해도금공정 중 손상되는 것이 방지된다.
도 20은 본 발명의 제1 실시예에 따른 P방향 포토레지스트 제거 단계(S254)를 나타낸 단면도이다.
P방향 포토레지스트 제거 단계(S254)는 선택적 도금을 위해 사용된 포토레지스트(511)가 제거되는 단계이다. 따라서, P방향 오믹 접촉 전극(310)의 상면이 다시 노출된다.
도 21은 본 발명의 제1 실시예에 따른 P연결 전극(610) 형성 단계(S260)를 나타낸 단면도이다.
P연결 전극(610) 형성 단계(S260)는, P방향 오믹 접촉 전극(310)에 연결되는 P연결 전극(610)을 형성하는 단계이다. 상세하게, P연결 전극(610)은 P방향 오믹 접촉 전극(310)의 상면 테두리에 접하고, P방향 지지 금속부(510)의 내측벽에 접하도록 형성된다. 또한, 전원과의 연결이 용이하도록 P방향 지지 금속부(510)의 상면에 소정 폭으로 노출되도록 형성되는 것이 바람직하다.
한편, P방향 오믹 접촉 전극(310)은 저항이 높아 P연결 전극(610)과의 전하 이동이 용이하지 않을 수 있으므로 P연결 전극(610)은 P방향 오믹 접촉 전극(310)과의 접촉 면적을 높이기 위한 P방향 가지구조(PBS)를 가질 수 있다. 여기서 '가지구조'란 상술한 N방향 가지구조(NBS)에서와 마찬가지로 테두리부 및 테두리부로부터 내부 방향으로 뻗어나온 가지부를 포함하는 구조를 의미한다.
도 22는 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극(610') 형성 단계(S260')를 나타낸 단면도이며, 도 23은 본 발명의 다른 실시예에 따른 가지구조로 구비된 P연결 전극(610')을 나타낸 평면도이다. 단, 도 22에서는 도면의 간결화를 위해 3개의 P전극 가지부(612)가 구비되고, 각 P전극 가지부(612)의 전체 P-N접합(10)에 대한 상대적 폭이 넓은 것을 기준으로 도시하였지만, 실제로는 도 23에서와 같이 더 많은 수의 P전극 가지부(612)의 구비될 수 있으며, 각 P전극 가지부(612)는 전체 P-N접합(10)에 대해 상대적으로 미세한 폭으로 구비될 수 있다.
도 22 및 도 23을 참조하여 P방향 가지구조(PBS)에 대하여 상세히 설명하면, P전극 테두리부(611)는 P방향 오믹 접촉 전극의 상면 테두리에 접하고, P방향 도금 금속의 내측벽 및 상면에 접하도록 형성된다. 또한, 상기 P전극 테두리부(611)에서 내부 방향으로 뻗어 나와 여러 갈래로 갈라지는 P전극 가지부(612)가 P방향 오믹 접촉 전극(310) 상면에 복수개 형성된다. P전극 테두리부(611) 및 P전극 가지부(612)가 각각 P방향 오믹 접촉 전극(310)과 접촉되어 형성됨으로써, 전하 이동이 용이해진다. 또한, P방향 가지구조(PBS) 및 N방향 가지구조(NBS)가 대칭되도록 구비되는 경우, 스프레딩 효과를 증가시키는 효과가 있다.
도 24는 본 발명의 제1 실시예에 따른 P방향 봉지재층(710) 형성 단계(S270)를 나타낸 단면도이다.
P방향 봉지재층(710) 형성 단계(S270)는, P방향 오믹 접촉 전극(310) 상면에 P방향 봉지재층(710)을 형성하는 단계이다. 상세하게, P방향 오믹 접촉 전극(310) 및 P연결 전극(610)으로 둘러쌓인 공간에 봉지재가 도포됨으로써 P방향 봉지재층(710)이 형성된다.
도 25는 본 발명의 제1 실시예에 따른 접착제(G) 도포 및 지지 기판(Sub2)을 부착하는 제3 단계(S300)를 나타낸 단면도이다.
접착제(G) 도포 및 지지 기판(Sub2)을 부착하는 제3 단계(S300)는 후술할 단계를 위해 P방향 연결부(20) 상면에 지지 기판(Sub2)을 부착하는 단계이다. 지지 기판(Sub2)으로는 유리, Si, 금속, 세라믹 중 어느 하나의 소재가 사용될 수 있다.
도 26은 본 발명의 제1 실시예에 따른 기판(Sub1)을 분리하는 제4 단계(S400)를 나타낸 단면도이다.
기판을 제거하는 제4 단계(S400)는 N층(N) 하면에 N방향 연결부(30)를 형성하기 위해 기판(Sub1)을 분리하여 제거하는 단계이다. 기판(Sub1)은 Laser Lift-off 및 Chemical Lift-off 방식을 통해 분리될 수 있다.
도 27은 본 발명의 제1 실시예에 따른 칩 어레이의 상하를 반전시키는 제5 단계(S500)를 나타낸 단면도이다.
칩 어레이의 상하를 반전시키는 제5 단계(S500)는 N방향 연결부(30)를 형성하기 용이하게 하기 위해 칩 어레이의 상하를 반전시키는 단계이다. 이하, 반전된 N층(N) 방향을 상측, P층(P) 방향을 하측으로 정의하여 설명한다.
도 28은 본 발명의 제1 실시예에 따른 N방향 연결부(30)를 형성하는 제6 단계(S600)를 나타낸 순서도이다.
제6 단계(S600)는, N층 상면에 전극 구조 및 봉지재 구조를 형성하는 단계이다. 상세하게, 제6 단계(S600)는 N방향 메사 식각(Mesa Etching) 단계(S610), N방향 절연 처리(Passivation) 단계(S620), N방향 오믹 접촉 전극(320) 형성 단계(S630), N방향 선택적 도금 단계(S640), N연결 전극(620) 형성 단계(S650) 및 N방향 봉지재층(720) 형성 단계(S660)를 포함한다.
도 29는 본 발명의 제1 실시예에 따른 N방향 메사 식각 단계(S610)를 나타낸 단면도이다.
N방향 메사 식각 단계(S610)는 N방향 메사구조(NMS)를 형성하기 위한 단계로서, N층(N) 상면으로부터 소정 깊이를 깎아내어 음각하는 단계이다. 상세하게, N층(N)의 상면으로부터 미리 설정한 패턴에 해당되는 부분을 RIE(Reactive-ion etching) 또는 ICP(Inductively Coupled Plasma Etching)등의 건식 식각 방식을 통해 소정의 제2 깊이만큼 깎아낸다. 본 설시예에서는 복수개의 N방향 섬(120)을 형성하는 메사구조인 것을 기준으로 설명하였다.
도 30은 본 발명의 제1 실시예에 따른 N방향 절연 처리 단계(S620)를 나타낸 단면도이다.
N방향 절연 처리 단계(S620)는 N방향 절연부(220)를 형성하는 단계이다. 상세하게, 기판(Sub1) 및 칩의 전체 표면에 절연막을 소정의 제4 두께만큼 증착시킨 후, N층(N)의 상면이 노출되도록 각 N층(N) 상면에 해당되는 부분의 절연막은 제거된다. P방향 절연부(210)의 경우와 달리, N방향 메사구조(NMS)에는 절연막이 형성되지 않는다.
도 31은 본 발명의 제1 실시예에 따른 N방향 오믹 접촉 전극(320) 형성 단계(S630)를 나타낸 단면도이다.
N방향 오믹 접촉 전극(320) 형성 단계(S630)는 P-N접합(10) 상면에 N방향 오믹 접촉 전극(320)을 형성하는 단계이다. 상세하게, P-N접합(10)의 상면에 N방향 오믹 접촉 전극(320)이 소정의 제5 두께만큼 증착되되, 상술한 N방향 가지구조(NBS)로 형성됨으로써, 각 N오믹 가지부(322)가 N방향 메사구조(NMS)에 접하도록 구비된다.
도 32는 본 발명의 제1 실시예에 따른 N방향 선택적 도금 단계(S640)를 나타낸 순서도이다.
N방향 선택적 도금 단계(S640)는 N방향 지지 금속부(520)를 형성하는 단계이다. 상세하게, N방향 선택적 도금 단계(S640)는 N방향 시드 메탈(420) 형성 단계(S641), N방향 포토레지스트(521) 형성 단계(S642), N방향 도금 단계(S643) 및 N방향 포토레지스트 제거 단계(S644)를 포함한다.
도 33은 본 발명의 제1 실시예에 따른 N방향 시드 메탈(420) 형성 단계(S641)를 나타낸 단면도이다.
N방향 시드 메탈(420) 형성 단계(S641)는 후술할 N방향 도금 단계(S643)에서 사용되는 전해도금공정을 위해 필요한 시드 메탈을 코팅하는 단계이다. 상세하게, 시드 메탈이 기판 및 P-N접합(10)의 상면에 코팅된 후, P-N접합(10)의 상면에 해당되는 부분은 에칭(Etching) 및 Lift off 공정을 통해 제거된다. 따라서, N방향 오믹 접촉 전극(320) 및 각 N방향 섬(120)의 상면이 노출된다.
도 34는 본 발명의 제1 실시예에 따른 N방향 포토레지스트(521) 형성 단계(S642)를 나타낸 단면도이다.
N방향 포토레지스트(521) 형성 단계(S642)는 포토리소그라피(Photolithography)를 통한 선택적 도금을 위해 N방향 포토레지스트(521)를 형성하는 단계이다. 상세하게, P-N접합(10)의 상면 부분은 도금이 되지 않도록, P-N접합(10)의 상면에 포토레지스트(521)를 형성한다. 따라서, N방향 시드 메탈(420)만 노출되게 된다.
도 35는 본 발명의 제1 실시예에 따른 N방향 도금 단계(S643)를 나타낸 단면도이다.
N방향 도금 단계(S643)는 노출된 N방향 시드 메탈(420)을 통한 전해도금공정으로 N방향 지지 금속부(520)를 형성하는 단계이다. 상세하게, 전해도금공정으로 인하여 노출된 N방향 시드 메탈(420) 부위에만 N방향 지지 금속부(520)가 형성되며, 포토레지스트(521)에 의해 P-N접합(10)이 전해도금공정 중 손상되는 것이 방지된다.
도 36은 본 발명의 제1 실시예에 따른 N방향 포토레지스트 제거 단계(S644)를 나타낸 단면도이다.
N방향 포토레지스트 제거 단계(S644)는 선택적 도금을 위해 사용된 포토레지스트(521)가 제거되는 단계이다. 따라서, N방향 오믹 접촉 전극(320)의 상면 및 각 N방향 섬(120)의 상면이 다시 노출된다.
도 37은 본 발명의 제1 실시예에 따른 N연결 전극(620) 형성 단계(S650)를 나타낸 단면도이다.
N연결 전극(620) 형성 단계(S650)는, N방향 오믹 접촉 전극(320)에 연결되는 N연결 전극(620)을 형성하는 단계이다. 상세하게, N연결 전극(620)은 N오믹 테두리부(321)의 상면에 접하고, N방향 지지 금속부(520)의 내측벽에 접하도록 형성된다. 또한, 전원과의 연결이 용이하도록 N방향 지지 금속부(520)의 상면에 소정 폭으로 노출되도록 형성되는 것이 바람직하다.
도 38은 본 발명의 제1 실시예에 따른 N방향 봉지재층(720) 형성 단계(S660)를 나타낸 단면도이다.
N방향 봉지재층(720) 형성 단계(S660)는, N방향 오믹 접촉 전극(320) 상면 및 N층(N) 상면에 N방향 봉지재층(720)을 형성하는 단계이다. 상세하게, N방향 오믹 접촉 전극(320), N층(N) 및 N연결 전극(620)으로 둘러쌓인 공간에 봉지재가 도포됨으로써 N방향 봉지재층(720)이 형성된다.
지지 기판(Sub2) 및 접착제(G)를 제거하는 제7 단계(S700)는 N방향 연결부(30)를 형성하기 위해 P방향 연결부(20) 하면에 부착되었던 지지 기판(Sub2) 및 접착제(G)를 제거함으로써, P방향 연결부(20)를 다시 노출시키는 단계이다.
칩 어레이를 절단하여 단일 칩을 분리하는 제8 단계(S800)는 어레이를 형성하고 있는 복수개의 칩을 각각 절단하여 분리하는 단계이다. 각 단일 칩은 Laser Scribe 공정 또는 Dicing 공정을 통해 절단될 수 있다.
도 39는 본 발명의 제1 실시예에 따른 접착제 및 지지 기판을 제거한 후의 양면 발광 LED 칩을 나타낸 단면도이다. 상술한 제7 단계(S700) 및 제8 단계(S800)를 거친 후, 단일 양면 발광 LED 칩이 완성된다.
한편, 본 발명의 제2 실시예로서, P방향 메사구조(PMS) 및/또는 N방향 메사구조(NMS)가 없는 플랫 구조의 양면 발광 LED 칩이 제공될 수 있다. 상세하게, 본 발명의 제2 실시예로서 N층(N), 활성층(A) 및 P층(P)은 메사구조가 없는 플랫 구조로 구비되고, 각 P방향 섬(110) 및 각 N방향 섬(120)이 형성되지 않는 양면 발광 LED 칩이 제공될 수 있다.
이하, 도 40 내지 도 44를 참조하여 본 발명의 제2 실시예에 대하여 상세히 설명한다.
도 40은 본 발명의 제2 실시예에 따른 양면 발광 LED 칩을 나타낸 단면도이다. 도 39에 나타난 제1 실시예에 따른 양면 발광 LED 칩과 달리, 상기 제1 실시예에 따른 P방향 절연 처리 단계(S230)에서 P방향 메사구조(PMS)에 형성되었던 절연막이 제외된 변형 P방향 절연부(210')가 구비된다. 또한, 상기 제1 실시예에 따른 N방향 오믹 접촉 전극(320) 형성 단계(S630)에서 N방향 메사구조(NMS)에 형성되었던 N오믹 가지부(322)는, N방향 메사구조(NMS)에 형성되는 대신 N층(N) 상면에 접하는 변형 N방향 가지구조(NBS')로 형성된다.
도 41은 본 발명의 제2 실시예에 따른 P방향 발광부(20')를 형성하는 제2-1 단계(S200')를 나타낸 순서도이다. 제2-1 단계(S200')는 상기 제1 실시예의 제2 단계(S200)를 대체하는 단계이다. 상기 제2 단계(S200)에서 P방향 메사 식각 단계(S210)가 제외되고, P방향 절연 처리단계(S230)는 변형 P방향 절연 처리단계(S230')로 대체된다. 그 외에는 제1 실시예와 같이 분리 식각 단계(S220), P방향 오믹 접촉 전극(310) 형성 단계(S240), P방향 선택적 도금 단계(S250), P연결 전극(610) 형성 단계(S260) 및 P방향 봉지재층(710) 형성 단계(S270)를 포함한다.
도 42는 본 발명의 제2 실시예에 따른 제2 P방향 절연 처리 단계(S230')를 나타낸 단면도이다. 제2 P방향 절연 처리단계(S230')는 상기 제1 실시예에서의 P방향 절연 처리단계(S230)에서 P방향 메사구조(PMS)에 형성되었던 절연막이 제외되는 것을 특징으로 한다. 본 발명의 제2 실시예에 따르면, 메사구조가 형성되지 않으므로 칩 분리 부분만 절연 처리된다. 상세하게, 기판(Sub1) 및 칩의 전체 표면에 절연막을 소정의 제4 두께만큼 증착시킨 후, P층(P) 상면에 해당되는 부분의 절연막은 제거된다.
도 43은 본 발명의 제2 실시예에 따른 N방향 연결부(30)를 형성하는 제6-1 단계(S600')를 나타낸 순서도이다. 제6-1 단계(S600')는 상기 제1 실시예의 제6 단계(S600)를 대체하는 단계이다. 상기 제6 단계(S600)에서 N방향 메사 식각 단계(S610)가 제외되고, N방향 오믹 접촉 전극(320) 형성 단계(S630)는 변형 N방향 오믹 접촉 전극(320') 형성 단계(S630')로 대체된다. 그 외에는 제1 실시예와 같이 N방향 절연 처리 단계(S620), N방향 선택적 도금 단계(S640), N연결 전극(620) 형성 단계(S650) 및 N방향 봉지재층(720) 형성 단계(S660)를 포함한다.
도 44는 본 발명의 제2 실시예에 따른 변형 N방향 오믹 접촉 전극(320') 형성 단계(S630')를 나타낸 단면도이다. 변형 N방향 오믹 접촉 전극(320') 형성 단계(S630')는 상기 제1 실시예에서의 N방향 오믹 접촉 전극(320) 형성 단계(S630) 에서 N방향 오믹 접촉 전극(320)이 N방향 메사구조(NMS)에 형성되는 대신 N층(N) 상면에 접하는 변형 N방향 가지구조(NBS')로 형성되는 것을 특징으로 한다.
본 발명에 따르면, 양면 발광이 필요한 분야에 단일 칩으로서 적용이 가능하여 적용 장비의 소형화가 가능하고, 전력 효율이 증가하며, 제작 비용이 감소하는 효과가 있다.
또한, 본 발명에 따라 제조된 양면 발광 LED 칩은 일괄 공정으로 제작 가능하므로 별도의 패키징 공정이 필요하지 않게 된다.
또한, 본 발명에 따른 양면 발광 LED 칩은 LED에서 발생한 빛의 내부 전반사가 감소하여 광 효율이 증가하는 효과가 있다.

Claims (23)

  1. P층(P) 및 상기 P층(P)의 하측 방향에 구비된 N층(N)을 포함하는 P-N접합(10)의 전계 발광효과를 이용한 LED 칩에 있어서,
    상기 P층(P)의 상측 방향 및 상기 N층(N)의 하측 방향으로 각각 발광하는 것을 특징으로 하는 양면 발광 LED 칩.
  2. 제 1 항에 있어서,
    상기 P층(P)은,
    상기 P층(P)의 상면으로부터 상기 N층(N)의 소정 깊이까지 음각되어 형성되는 1개 이상의 P방향 메사구조(PMS)를 포함하고,
    상기 N층(N)은,
    상기 N층(N)의 하면에 소정 깊이로 음각되어 형성되는 1개 이상의 N방향 메사구조(NMS)를 포함하는 것을 특징으로 하는 양면 발광 LED 칩.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 P층(P)의 상면에 P방향 연결부(20)가 구비되고,
    상기 N층(N)의 하면에 N방향 연결부(30)가 구비되며,
    상기 P방향 연결부(20)는 상기 P층(P)에 전원 연결을 제공하고,
    상기 N방향 연결부(30)는 상기 N층(N)에 전원 연결을 제공하며,
    상기 P-N접합(10)은 상기 P방향 연결부(20) 및 상기 N방향 연결부(30)에 의해 외부 환경으로부터 보호되는 것을 특징으로 하는 양면 발광 LED 칩.
  4. 제 3 항에 있어서,
    상기 P방향 연결부(20)는 상기 P층(P)은 상면에 구비되는 P연결 전극(610)을 포함하고,
    상기 P층(P)은 상기 P연결 전극(610)을 통해 상측 방향으로부터 전원과 연결되며,
    상기 N방향 연결부(30)는 상기 N층(N)은 하면에 구비되는 N연결 전극(620)을 포함하고,
    상기 N층(N)은 상기 N연결 전극(620)을 통해 하측 방향으로부터 전원과 연결되는 것을 특징으로 하는 양면 발광 LED 칩.
  5. 제 4 항에 있어서,
    상기 P방향 연결부(20)는,
    상기 P층(P)과 상기 P연결 전극(610) 사이에 구비되어 상기 P층(P)과 상기 P연결 전극(610) 간 오믹 접촉을 형성하는 P방향 오믹 접촉 전극(310)을 포함하고,
    상기 N방향 연결부(30)는,
    상기 N층(N)과 상기 N연결 전극(620) 사이에 구비되어 상기 N층(N)과 상기 N연결 전극(620) 간 오믹 접촉을 형성하는 N방향 오믹 접촉 전극(320)을 포함하는 것을 특징으로 하는 양면 발광 LED 칩.
  6. 제 5 항에 있어서,
    상기 N방향 오믹 접촉 전극(320)은 가지구조(BS)로 구비되는 것을 특징으로 하는 양면 발광 LED 칩.
  7. 제 4 항에 있어서,
    상기 P연결 전극(610)은 상기 P층(P)의 상면으로부터 가장자리를 따라 소정의 상측 방향 높이의 벽 형태로 구비되고,
    상기 N연결 전극(620)은 상기 N층(N)의 하면으로부터 가장자리를 따라 소정의 하측 방향 높이의 벽의 형태로 구비됨으로써,
    상기 P연결 전극(610)은 P방향 발광의 반사판 역할을 하고,
    상기 N연결 전극(620)은 N방향 발광의 반사판 역할을 하는 것을 특징으로 하는 양면 발광 LED 칩.
  8. 제 7 항에 있어서,
    상기 P방향 연결부(20)는,
    상기 P층(P)의 상면 및 상기 P연결 전극(610)으로 둘러쌓인 공간에 구비되어 상기 P층(P)을 보호하며 P방향 발광 색을 변환하는 P방향 봉지재층(710)을 포함하고,
    상기 N방향 연결부(30)는,
    상기 N층(N)의 상면 및 상기 N연결 전극(620)으로 둘러쌓인 공간에 구비되어 상기 N층(N)을 보호하며 N방향 발광 색을 변환하는 N방향 봉지재층(720)을 포함하는 것을 특징으로 하는 양면 발광 LED 칩.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 P-N접합(10)의 외측면 및 상기 P층(P)의 상면 가장자리에 소정 두께의 막으로 형성되는 P방향 절연부(210)가 구비되고,
    상기 P방향 절연부(210)의 하면 및 상기 N층(N)의 하면 가장자리에 소정 두께의 막으로 형성되는 N방향 절연부(220)가 구비되는 것을 특징으로 하는 양면 발광 LED 칩.
  10. 제 3 항에 있어서,
    상기 P-N접합(10), 상기 P방향 연결부(20) 및 상기 N방향 연결부(30)의 외측면에 도금되어 구비되는 지지 금속부(500)를 더 포함하는 것을 특징으로 하는 양면 발광 LED 칩.
  11. 단일 LED 칩으로서 P-N 접합의 상측 및 하측으로 각각 발광하는 양면 발광 LED 칩의 제조 방법으로서,
    기판(Sub1) 상면에 N층(N) 및 P층(P)을 성장시켜 P-N접합(10)을 형성하는 제1 단계(S100);
    상기 P층(P)의 상면에 상기 P층(P)으로 전원 연결을 제공하는 P방향 연결부(20)를 형성하는 제2 단계(S200);
    상기 P-N접합(10)의 상하를 반전시키는 제5 단계(S500);
    상기 N층(N)의 상면에 상기 N층(N)으로 전원 연결을 제공하는 N방향 연결부(30)를 형성하는 제6 단계(S600); 및
    상기 P-N접합(10), P방향 연결부(20) 및 N방향 연결부(30)를 절단하여 단일 칩으로 분리하는 제7 단계(S700);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  12. 제 11 항에 있어서,
    상기 P방향 연결부(20)를 형성하는 제2 단계(S200)는,
    상기 P층(P)의 상면에 상기 P층(P)의 오믹 접촉을 위한 P방향 오믹 접촉 전극(310)을 적층시키는 단계(S240);
    상기 P-N접합(10)의 외측면에 소정 높이의 벽 형태로 P방향 지지 금속부(510)를 형성하는 단계(S250);
    상기 P방향 지지 금속부(510)의 내측면에 상기 P방향 오믹 접촉 전극(310)과 연결되는 P연결 전극(610)을 형성하는 단계(S260); 및
    상기 P층(P)의 상면 및 상기 P연결 전극(610)으로 둘러쌓인 공간에 봉지재를 도포하여 P방향 봉지재층(710)을 형성하는 단계(S270);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  13. 제 12 항에 있어서,
    상기 P방향 지지 금속부(510)를 형성하는 단계(S250)는,
    상기 P-N접합(10)의 외측면에 전해도금공정에 필요한 P방향 시드 메탈(410)을 형성하는 단계(S251);
    상기 P-N접합(10)의 상면에 P방향 포토레지스트(511)를 형성하는 단계(S252);
    상기 P방향 시드 메탈(410)을 통한 전해도금공정으로 상기 P방향 지지 금속부(510)를 형성하는 단계(S253); 및
    상기 P방향 포토레지스트(511)를 제거하는 단계(S254);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  14. 제 12 항에 있어서,
    상기 P방향 오믹 접촉 전극(310)을 적층시키는 단계(S240) 이전에,
    상기 P-N접합(10)의 외측면 및 상기 P층(P)의 상면 가장자리를 소정 두께의 막으로 코팅시켜 P방향 절연부(210)를 형성하는 단계(S230)를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  15. 제 12 항에 있어서,
    상기 P방향 오믹 접촉 전극(310)을 형성하는 단계(S240) 이전에,
    상기 P층(P) 및 상기 N층(N)을 소정의 폭으로 식각하여 복수개의 P-N접합(10)으로 분리하는 단계(S220);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  16. 제 12 항에 있어서,
    상기 N방향 연결부(30)를 형성하는 제6 단계(S600)는,
    상기 N층(N)의 상면에 상기 N층(N)의 오믹 접촉을 위한 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630);
    상기 P방향 지지 금속부(510)의 상면에 소정 높이의 벽 형태로 N방향 지지 금속부(520)를 형성하는 단계(S640);
    상기 N방향 지지 금속부(520)의 내측면에 상기 N방향 오믹 접촉 전극(320)과 연결되는 N연결 전극(620)을 형성하는 단계(S650); 및
    상기 N층(N)의 상면 및 상기 N연결 전극(620)으로 둘러쌓인 공간에 봉지재를 도포하여 N방향 봉지재층(720)을 형성하는 단계(S660);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  17. 제 16 항에 있어서,
    상기 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630)는,
    가지구조(BS)로 구비되는 N방향 오믹 접촉 전극(320)을 적층시키는 것을 특징으로 하는 양면 발광 LED 칩.
  18. 제 16 항에 있어서,
    상기 N방향 지지 금속부(520)를 형성하는 단계(S640)는,
    상기 P방향 지지 금속부(510)의 상면에 전해도금공정에 필요한 N방향 시드 메탈(420)을 형성하는 단계(S641);
    상기 P-N접합(10)의 상면에 N방향 포토레지스트(521)를 형성하는 단계(S642);
    상기 N방향 시드 메탈(420)을 통한 전해도금공정으로 상기 N방향 지지 금속부(520)를 형성하는 단계(S643); 및
    상기 N방향 포토레지스트(521)를 제거하는 단계(S644);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  19. 제 16 항에 있어서,
    상기 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630) 이전에,
    상기 P방향 지지 금속부(510)의 상면 및 상기 N층(N)의 상면 가장자리를 소정 두께의 막으로 코팅시켜 N방향 절연부(220)를 형성하는 단계(S620)를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  20. 제 12 항에 있어서,
    상기 P방향 오믹 접촉 전극(310)을 적층시키는 단계(S240) 이전에,
    상기 P층(P)의 상면을 소정 깊이만큼 음각하여 P방향 메사구조(PMS)를 형성하는 단계(S210)를 더 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  21. 제 16 항에 있어서,
    상기 N방향 오믹 접촉 전극(320)을 적층시키는 단계(S630) 이전에,
    상기 N층(N)의 상면을 소정 깊이만큼 음각하여 N방향 메사구조(NMS)를 형성하는 단계(S610)를 더 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  22. 제 11 항에 있어서,
    상기 P-N접합(10)의 상하를 반전시키는 제5 단계(S500) 이전에,
    P방향 연결부(20) 상면에 지지 기판(Sub2)을 부착하는 제3 단계(S300); 및
    상기 기판(Sub1)을 제거하는 제4 단계(S400);를 포함하는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
  23. 제 22 항에 있어서,
    상기 단일 칩으로 분리하는 제7 단계(S700) 이후에,
    상기 지지 기판(Sub2)을 제거하는 제8 단계(S800)가 포함되는 것을 특징으로 하는 양면 발광 LED 칩의 제조 방법.
PCT/KR2019/018807 2018-12-31 2019-12-31 양면 발광 led 칩 WO2020141861A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980087439.3A CN113228308A (zh) 2018-12-31 2019-12-31 双面发光led芯片
US17/419,623 US20220085262A1 (en) 2018-12-31 2019-12-31 Dual emission led chip
JP2021538768A JP7466933B2 (ja) 2018-12-31 2019-12-31 両面発光ｌｅｄチップ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0174265 2018-12-31
KR20180174265 2018-12-31
KR20190001089 2019-01-04
KR10-2019-0001089 2019-01-04

Publications (1)

Publication Number Publication Date
WO2020141861A1 true WO2020141861A1 (ko) 2020-07-09

Family

ID=71407312

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/018807 WO2020141861A1 (ko) 2018-12-31 2019-12-31 양면 발광 led 칩

Country Status (5)

Country Link
US (1) US20220085262A1 (ko)
JP (1) JP7466933B2 (ko)
KR (2) KR102346212B1 (ko)
CN (1) CN113228308A (ko)
WO (1) WO2020141861A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156979A (en) * 1986-01-21 1992-10-20 Fuji Electric Co., Ltd. Semiconductor-based radiation-detector element
JP2005347677A (ja) * 2004-06-07 2005-12-15 Toppoly Optoelectronics Corp 発光ダイオード構造
KR100828351B1 (ko) * 2001-04-17 2008-05-08 삼성전자주식회사 발광 소자 및 이를 적용한 디스플레이 장치
KR20080075368A (ko) * 2007-02-12 2008-08-18 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2007207977A (ja) * 2006-02-01 2007-08-16 Canon Inc 発光素子及び発光素子アレイ
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20080012027A1 (en) * 2006-07-13 2008-01-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and method of fabricating light-emitting element
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102792469A (zh) 2010-03-09 2012-11-21 申王均 透明发光二极管晶片组件及其制造方法
US8232117B2 (en) 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
KR20120040972A (ko) 2010-10-20 2012-04-30 삼성엘이디 주식회사 양방향 발광소자 패키지
US20130147348A1 (en) * 2010-10-22 2013-06-13 Panasonic Corporation Mounting board, light emitting device and lamp
KR101342418B1 (ko) 2012-10-25 2013-12-17 한국광기술원 양방향성을 갖는 ｌｅｄ 패키지
CN104091879A (zh) * 2014-07-25 2014-10-08 胡溢文 一种双面发光的led芯片封装结构
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102550698B1 (ko) * 2016-04-11 2023-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 조명 장치
KR102584060B1 (ko) * 2017-09-01 2023-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156979A (en) * 1986-01-21 1992-10-20 Fuji Electric Co., Ltd. Semiconductor-based radiation-detector element
KR100828351B1 (ko) * 2001-04-17 2008-05-08 삼성전자주식회사 발광 소자 및 이를 적용한 디스플레이 장치
JP2005347677A (ja) * 2004-06-07 2005-12-15 Toppoly Optoelectronics Corp 発光ダイオード構造
KR20080075368A (ko) * 2007-02-12 2008-08-18 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
KR102346212B1 (ko) 2022-01-03
JP2022516285A (ja) 2022-02-25
US20220085262A1 (en) 2022-03-17
JP7466933B2 (ja) 2024-04-15
CN113228308A (zh) 2021-08-06
KR20200083363A (ko) 2020-07-08
KR102271149B1 (ko) 2021-06-30
KR20200083364A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2017191923A1 (ko) 발광 다이오드
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2014038794A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
WO2011145794A1 (ko) 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2019088763A1 (ko) 반도체 소자
WO2016021919A1 (ko) 발광 다이오드 및 그 제조 방법
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2010038976A2 (en) Semiconductor light emitting device and method of manufacturing the same
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2016137220A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2021118139A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
WO2016032193A1 (ko) 발광 소자 및 이의 제조 방법
WO2018088851A1 (ko) 반도체 소자
WO2021133124A1 (ko) Led 디스플레이 장치
WO2020149529A1 (ko) 발광 소자 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19907948

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021538768

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19907948

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19907948

Country of ref document: EP

Kind code of ref document: A1